JPH09237164A - Semiconductor disk device - Google Patents

Semiconductor disk device

Info

Publication number
JPH09237164A
JPH09237164A JP4583896A JP4583896A JPH09237164A JP H09237164 A JPH09237164 A JP H09237164A JP 4583896 A JP4583896 A JP 4583896A JP 4583896 A JP4583896 A JP 4583896A JP H09237164 A JPH09237164 A JP H09237164A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
data
semiconductor memory
signal
means
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4583896A
Other languages
Japanese (ja)
Inventor
Manabu Miyata
学 宮田
Original Assignee
Oki Electric Ind Co Ltd
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To shorten the test time of a non-volatile semiconductor memory.
SOLUTION: When a test command is received by a microcontroller 12, a data generating circuit 15 is controlled to generate test data and generated data is written in a buffer memory 13. When the buffer memory 13 becomes full, a sequencer 14 is controlled to write test data in a non-voltaile semiconductor memory 19. After writing test data in the whole area of the non-voltatile semiconductor memory 19 is completed, test data is read from the non-volatile semiconductor memory 19 by the sequencer 14 and written in the buffer memory 13. When the buffer memory 13 becomes full, a reading pulse is generated by a reading circuit 17 and data is read out from the buffer memory 13. The data generating circuit 15 generates test data. A data comparing circuit executes comparison and outputs a status to the microcontroller 12.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体ディスク装置に関するものであり、特に、その内部に搭載される不揮発性半導体などの半導体ディスク装置に対して試験を自動的に行う回路に関するものである。 BACKGROUND OF THE INVENTION The present invention relates to a semiconductor disk device, and more particularly to a circuit for automatically testing the semiconductor disk device such as a nonvolatile semiconductor mounted therein.

【0002】 [0002]

【従来の技術】従来、不揮発性半導体ディスク装置(P Conventionally, the non-volatile semiconductor disk device (P
CMIA−ATAフラッシュメモリカードなど)は、ホストとなるコンピュータに接続されて使用される。 Such CMIA-ATA flash memory card) is used is connected to a computer serving as a host. 一般には、ホストは不揮発性ディスク装置へデータを書き込む場合、またはデータを読み出す場合、不揮発性半導体ディスク装置へコマンドを発行して、セクタ(512バイト)単位でデータの読み書きを行う。 In general, the host to write data to the nonvolatile disk device, or when data is read, and issues a command to the nonvolatile semiconductor disk device reads and writes data in a sector (512 bytes). 図2は、従来の不揮発性半導体ディスク装置の構成図である。 Figure 2 is a block diagram of a conventional nonvolatile semiconductor disk device. 図2に示すように、ホストが不揮発性半導体ディスク装置にデータを書き込む場合、ホストが先ず不揮発性半導体ディスク装置に対してデータの書き込みを指示するコマンドを出す。 2, the host may write the data to a nonvolatile semiconductor disk device, issues a command to the host first instructs the writing of data to the nonvolatile semiconductor disk device. 不揮発性半導体ディスク装置は、ホストインタフェース1を介してコマンドを受け取ると、マイクロコントローラ2に通知され、マイクロコントローラ2はデータの書き込み動作のフローに従って不揮発性半導体ディスク装置内のシーケンサ4及びバッファメモリ3を制御する。 The nonvolatile semiconductor disk device receives a command via the host interface 1, is notified to the microcontroller 2, a sequencer 4 and the buffer memory 3 of the microcontroller 2 is a nonvolatile semiconductor disk device according to the flow of the write operation of the data Control. 先ず、ホストから書き込まれたデータはホストインタフェースを一旦、バッファメモリ3に格納され、1 First, data written from the host is stored host interface temporarily in the buffer memory 3, 1
セクタ(512バイト)のデータが溜まると、バッファメモリ3からマイクロコントローラ2に対して、バッファメモリにデータが溜まったことを示す信号が送られる。 When the data of the sector (512 bytes) is accumulated with respect to the micro-controller 2 from the buffer memory 3, a signal is sent indicating that the data is accumulated in the buffer memory.

【0003】マイクロコントローラ2は、シーケンサ4 [0003] The micro-controller 2, the sequencer 4
を制御して、シーケンサ4は、バッファメモリ3からデータを順次読み出し、不揮発性半導体アレイ5のインタフェースに合わせてフォーマット変換して、不揮発性半導体アレイ5に書き込む。 And it controls the sequencer 4 sequentially reads out data from the buffer memory 3, and format conversion in accordance with the interface of the non-volatile semiconductor array 5 is written into the non-volatile semiconductor array 5. この動作をバッファメモリ3 This operation buffer memory 3
のセクタカウンタにて指示された回数だけ実行する。 Just run the number of times that has been instructed by the sector counter. また、ホストが不揮発性半導体ディスク装置からデータを読み出す場合、ホストが先ず、不揮発性半導体ディスク装置に対してデータの読み出しを指示するコマンドを出す。 Also, when the host reads data from the nonvolatile semiconductor disk device, the host first issues a command for instructing reading of data to the nonvolatile semiconductor disk device. 不揮発性半導体ディスク装置は、ホストインタフェース1を介して、コマンドを受け取ると、マイクロコントローラ2に通知され、マイクロコントローラ2は、データの読み出し動作のフローに従って不揮発性半導体ディスク装置内のシーケンサ4及びをバッファメモリ3を制御する。 The nonvolatile semiconductor disk device via the host interface 1 receives the command, notifies the microcontroller 2, the microcontroller 2, buffer sequencer 4 and a nonvolatile semiconductor disk device according to the flow data read operation to control the memory 3. 先ず、マイクロコントローラ2は、シーケンサ4を制御し、シーケンサ4は、不揮発性半導体アレイ5より1セクタのデータを読み出して、バッファメモリ3に格納する。 First, the micro-controller 2 controls the sequencer 4, the sequencer 4 reads the data of one sector from the non-volatile semiconductor array 5 is stored in the buffer memory 3. バッファメモリ3に1セクタのデータが溜まると、マイクロコントローラ2を介して、ホストに通知される。 1 when sector data is accumulated in the buffer memory 3, via the microcontroller 2, it is notified to the host. ホストがホストインタフェース1を介してバッファメモリ3から読み出す。 Host reads from the buffer memory 3 via the host interface 1. この動作をセクタカウンタにて指示された回数だけ実行する。 Only the number of times it is instructed to this behavior in the sector counter to run.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、従来の不揮発性半導体ディスク装置は、以下の課題があった。 [SUMMARY OF THE INVENTION However, the conventional nonvolatile semiconductor disk device, has the following problems.
不揮発性半導体5への書き込みは、1回のコマンドで1 Writing to the non-volatile semiconductor 5, 1 with a single command
トラック単位、または最大256セクタ(通常、転送するセクタ数はセクタカウンタの値で指定されるため)しか連続してできない。 Track units or up 256 sectors (typically, the number of sectors to be transferred because it is specified by the value of the sector counter), only Deki continuously. ところが、不揮発性半導体ディスク装置内の不揮発性半導体アレイ5の試験をしようとすると全ての記憶領域に対して、書き込みと読み出しとをする必要があり、そのため、ホストは何回もコマンドを発行しなければならない。 However, for all of the storage area when trying to test the non-volatile semiconductor array 5 of the nonvolatile semiconductor disk device, it is necessary to writing and reading, therefore, the host also be issued a command several times shall. そのため、試験などで不揮発性半導体ディスク装置内の不揮発性半導体の全ての記憶領域が正常であるかを調べるには時間がかかる。 Therefore, all the storage areas of the nonvolatile semiconductor nonvolatile semiconductor disk device takes time to find out whether it is normal in such tests. また、 Also,
1台の不揮発性半導体ディスクを調べるには、コマンドの送信とデータの送受信を何度も行う必要がありその間はホストをすることになり結局、1台のホストが必要となり、1個の半導体ディスク装置の試験で時間がかかることを補うために、複数個を並列的に試験しようとすると複数台のホストが必要となり、コストがかかるという問題点がある。 To determine the one of the nonvolatile semiconductor disk, between which it is necessary to transmit and receive transmission and data commands many times end up to the host, it requires one host, one semiconductor disc to compensate for it takes time in the test apparatus, a plurality of hosts is required when you try to test a plurality in parallel, there is a problem that cost.

【0005】 [0005]

【課題を解決するための手段】第1の発明は、前記課題を解決するために、ホストコンピータに接続されて使用され、該ホストコンピュータからのコマンドに従って、 [Summary of the first invention, in order to solve the above problems, is used connected to the host con repeater, in accordance with a command from the host computer,
半導体記憶装置にデータの書き込み及び該半導体記憶装置からデータの読み出しをする半導体ディスク装置において、以下の手段を備えている。 A semiconductor disk device for reading data in the semiconductor memory device from the writing and the semiconductor memory device of the data, and includes the following means. 前記ホストコンピュータからの試験を指示するコマンドを受信して、前記半導体記憶装置へのデータの書き込み及び前記半導体記憶装置からの読み出しを制御する制御手段と、ライト信号に基づいてデータを書き込み、リード信号に基づいて書き込んだデータを読み出すバッファメモリと、前記制御手段によって動作が制御され、試験用のデータと照合用のデータを生成するデータ生成手段と、前記制御手段によって動作が制御され、前記データ生成手段で生成した試験用のデータを前記バッファメモリに書き込むための前記ライト信号を生成するデータ書き込み手段とを備えている。 Receiving a command instructing a test from the host computer, the write control means for controlling reading from the write and the semiconductor memory device of the data into the semiconductor memory device, the data based on the write signal, read signal a buffer memory for reading out data written on the basis of the operation by the control means is controlled, a data generating means for generating data for matching the data of the test, the operation by the control means is controlled, the data generation and a data writing means for generating the write signal for writing the data for the test generated by means to said buffer memory.

【0006】そして、前記制御手段によって動作が制御され、前記リード信号を生成して前記バッファメモリに書き込まれた試験用のデータを読み出して、前記半導体記憶装置に書き込み、前記半導体記憶装置に書き込まれた該試験用のデータを読み出して、前記ライト信号を生成して前記バッファメモリに書き込むシーケンサと、前記制御手段によって動作が制御され、前記バッファメモリに書き込まれたデータを読み出すための前記リード信号を生成するデータ読み出し手段と、前記制御手段によって動作が制御され、前記読み出し手段により出力されるデータと前記データ生成手段により出力される照合用のデータとの照合をして照合結果を出力するデータ比較手段とを備えている。 [0006] Then, the operation by the control means is controlled, said it generates a read signal read out data for the test written in the buffer memory, writing to the semiconductor memory device is written to the semiconductor memory device and reads the data for the test, and a sequencer for writing in said buffer memory to generate the write signal, the operation by the control means is controlled, the read signal for reading the data written in the buffer memory and data read means for generating, operated by said control means is controlled, the data comparison and outputs the verification result to the verification of the data for matching output by the data and the data generating means is outputted by the reading means and a means.

【0007】以上のように、半導体デイスク装置を構成したので、制御手段で試験用のコマンドを入力すると、 [0007] As described above, since the configuration of the semiconductor disk device, entering a command for testing the control means,
データ書き込み手段とデータ書き込み手段とを制御して、試験用のデータを作成して、バッファメモリに書き込んむ。 By controlling the data writing means and the data writing means, to create a data for testing, no written into the buffer memory. そして、シーケンサを制御して、バッファメモリに書き込んだデータを読み出して、半導体記憶手段に書き込む。 Then, by controlling the sequencer reads the data written in the buffer memory, writing to the semiconductor memory device. さらに、シーケンサを制御して、半導体記憶手段に書き込んだデータを読み出してゆき、バッファメモリにそのデータを書き込む。 Further, by controlling the sequencer, Yuki reads the data written in the semiconductor storage means and writes the data into the buffer memory. バッファメモリに書き込んだデータをデータ読み出し手段を制御して、読み出すとともに、データ生成手段を制御して、照合用データを生成して、その照合用データとバッファメモリから読み出したデータをデータ比較手段で比較する。 The data written into the buffer memory by controlling the data reading means reads out and controls the data generation unit to generate the verification data, the data read from the verification data and the buffer memory by the data comparing means Compare. これによって、半導体ディスク装置内で半導体記憶手段の試験ができる。 This allows testing of the semiconductor memory device in the semiconductor disk device.

【0008】 [0008]

【発明の実施の形態】 第1の実施形態図1は、本発明の第1の実施形態を示す不揮発性半導体ディスク装置の構成図である。 Embodiment Figure 1 [OF THE PREFERRED EMBODIMENTS OF THE INVENTION A first is a configuration diagram of a nonvolatile semiconductor disk device according to a first embodiment of the present invention. 本第1の実施形態の不揮発性半導体ディスク装置が従来の不揮発性半導体ディスク装置と異なる点は、データを作成するデータ生成回路15、データ書き込み回路16、データ読み出し回路1 This first embodiment of the nonvolatile semiconductor disk device is conventional nonvolatile semiconductor disk device is different from the data generating circuit 15 for creating a data, the data write circuit 16, the data read circuit 1
7、データ比較回路18を設けて、不揮発性半導体ディスク装置内で不揮発性半導体メモリ19の記憶領域が正常であるか否かを試験するようにしたことである。 7, provided with a data comparator circuit 18 is that the storage area of ​​the nonvolatile semiconductor memory 19 in the nonvolatile semiconductor disk device is so as to test whether it is normal. 図1 Figure 1
に示すように、本第1の実施形態の不揮発性半導体ディスク装置は、ホストインタフェース11、マイクロコントローラ12、バッファメモリ13、シーケンサ14、 As shown in, the nonvolatile semiconductor disk device of the first embodiment, the host interface 11, a microcontroller 12, a buffer memory 13, the sequencer 14,
データ生成回路(データ生成手段)15、データ書き込み回路(データ書き込み手段)16、データ読み出し回路(データ読み出し手段)17、データ比較回路18 Data generating circuit (data generation means) 15, a data write circuit (data writing means) 16, a data read circuit (data reading means) 17, a data comparator circuit 18
(データ比較手段)、不揮発性半導体メモリ19、セレクタ20、21を備えている。 (Data comparison means), a non-volatile semiconductor memory 19, a selector 20, 21.

【0009】データ生成回路15は、8ビットのデータレジスタ15−1、8ビットのカウンタ15−2、8ビットのメモリアドレスレジスタ15−3、セレクタ15 [0009] Data generation circuit 15, 8-bit data register 15-1,8-bit counter 15-2,8 bits of the memory address registers 15-3, a selector 15
−4,15−5を有している。 It has a -4,15-5. データ書き込み回路16 Data write circuit 16
は、512カウンタ16−1とライトパルス生成回路1 It is 512 counters 16-1 and a write pulse generating circuit 1
6−2とを有している。 6-2 and a. データ読み出し回路17は、5 Data read-out circuit 17, 5
12カウンタ17−1とリードパルス生成回路17−2 12 counters 17-1 and read pulse generating circuit 17-2
とを有している。 And it has a door. ホストインタフェース11の入出力は、マイクロコントローラ12、バッファメモリ13、 Input and output of host interface 11, a microcontroller 12, a buffer memory 13,
及びホストが接続されている。 And the host is connected. バッファメモリ13はデータ生成回路15との間は、データバスDBAによって接続されている。 Buffer memory 13 between the data generating circuit 15 are connected by a data bus DBA. バッファメモリ13とデータ比較回路18との間は、データバスDBBによって接続されている。 Between the buffer memory 13 and the data comparison circuit 18 is connected by a data bus DBB. バッファメモリ13はシーケンサ14との間は、データバスDBCによって接続されている。 Buffer memory 13 between the sequencer 14 is connected by a data bus DBC. バッファメモリ13の入出力は、マイクロコントローラ12に接続されている。 Input and output of the buffer memory 13 is connected to the microcontroller 12. マイクロコントローラ12からの初期値アドレス信号s12aは、バッファメモリ13の入力に接続されている。 Initial Value Address signals s12a from the microcontroller 12 is connected to the input of the buffer memory 13. マイクロコントローラ12からの不揮発性半導体メモリ19への読み出し・書き込みアドレス信号s12b及びシーケンサ14の動作制御信号s12b Read and write address to the nonvolatile semiconductor memory 19 from the microcontroller 12 signals s12b and the operation control signal s12b of the sequencer 14
は、シーケンサ14の入力に接続されている。 It is connected to an input of the sequencer 14.

【0010】マイクロコントローラ12からのデータ値s12c、初期カウント値(0)s12d、メモリアドレス12eは、データ生成回路15のデータレジスタ1 [0010] Data values ​​S12C, the initial count value from the microcontroller 12 (0) S12d, the memory address 12e is data register 1 of the data generation circuit 15
5−1、カウンタ15−2、メモリアドレスレジスタ1 5-1, the counter 15-2, the memory address register 1
5−3の入力にそれぞれ接続されている。 They are respectively connected to an input of 5-3. マイクロコントローラ12からのカウンタ15−2のクロック選択信号s12fは、セレクタ15−4の選択信号入力に接続されている。 Clock selection signal s12f counter 15-2 from the microcontroller 12 is connected to the select signal input of the selector 15-4. マイクロコントローラ12からのデータ生成回路15のデータ出力選択信号s12gは、セレクタ15−5の選択信号入力に接続されている。 Data output select signal s12g data generating circuit 15 from the microcontroller 12 is connected to the select signal input of the selector 15-5. マイクロコントローラ12からのカウント開始信号s12hは、データ書き込み回路16の512カウンタ16−1の入力に接続されている。 Count start signal s12h from the microcontroller 12 is connected to an input of 512 counters 16-1 of the data write circuit 16. マイクロコントローラ12からのカウント開始信号s12iは、データ読み出し回路17の512カウンタ17−1の入力に接続されている。 Count start signal s12i from the microcontroller 12 is connected to an input of 512 counters 17-1 of the data read circuit 17.

【0011】マイクロコントローラ12からのライト信号選択信号s12jは、セレクタ20の選択信号入力に接続されている。 [0011] Write signal selection signal s12j from the microcontroller 12 is connected to the select signal input of the selector 20. マイクロコントローラ12からのリードパルス選択信号s12kは、セレクタ21の選択信号入力に接続されている。 Read pulse selection signals s12k from the microcontroller 12 is connected to the select signal input of the selector 21. マイクロコントローラ12からのデータ比較タイミング信号s12lは、データ比較回路18の入力に接続されている。 Data comparison timing signal s12l from the microcontroller 12 is connected to the input of the data comparison circuit 18. シーケンサ14からのライト信号s14Rは、セレクタ20の一方の入力に接続されている。 Write signal s14R from the sequencer 14 is connected to one input of the selector 20. シーケンサ14からのリード信号s14 Read signal from the sequencer 14 s14
Wは、セレクタ21の他方の入力に接続されている。 W is connected to the other input of the selector 21. シーケンサ14と不揮発性半導体メモリ19との間は、データ信号線によって接続されている。 Between the sequencer 14 and the non-volatile semiconductor memory 19 is connected by a data signal line. データ生成回路1 Data generating circuit 1
5のデータレジスタ15−1の出力は、セレクタ15− Output of the data register 15-1 of 5, the selector 15
5の入力に接続されている。 It is connected to the input of the 5. カウンタ15−2の出力は、セレクタ15−5の入力に接続されている。 The output of the counter 15-2 is connected to an input of the selector 15-5. メモリアドレスレジスタ15−3の出力は、セレクタ15−5 The output of the memory address register 15-3, selector 15-5
の入力に接続されている。 It is connected to the input. セレクタ15−4の出力は、 The output of the selector 15-4,
カウンタ15−2のクロック端子に接続されている。 It is connected to the clock terminal of the counter 15-2.

【0012】データ書き込み回路16のカウンタ16− [0012] The counter of the data write circuit 16 16
1のクロック端子はクロック信号CLKが接続されている。 1 of the clock terminal clock signal CLK is connected. カウンタ16−1の出力は、ライトパルス生成回路16−2の一方の入力が接続されている。 The output of the counter 16-1, one input of the write pulse generating circuit 16-2 is connected. ライトパルス生成回路16−2の他方の入力は、クロック信号CLK The other input of the write pulse generating circuit 16-2, the clock signal CLK
が接続されている。 There has been connected. ライトパルス生成回路16−2のライト信号s16は、セレクタ20及びデータ生成回路1 Write signal s16 the write pulse generating circuit 16-2, a selector 20 and a data generating circuit 1
5のセレクタ15−4の入力に接続されている。 5 are connected to the input of the selector 15-4. データ読み出し回路17のカウンタ17−1のクロック端子はクロック信号CLKが接続されている。 The clock terminal of the counter 17-1 of the data read circuit 17 the clock signal CLK is connected. カウンタ17− Counter 17-
1の出力は、リードパルス生成回路17−2の一方の入力が接続されている。 The output of 1, one input of the read pulse generation circuit 17-2 is connected. リードパルス生成回路17−2の他方の入力は、クロック信号CLKが接続されている。 The other input of the read pulse generating circuit 17-2, the clock signal CLK is connected.
リードパルス生成回路17−2のライト信号s17は、 Write signal s17 of the read pulse generator 17-2,
セレクタ21及びデータ生成回路15のセレクタ15− Selector of the selector 21 and the data generating circuit 15 15-
4の入力に接続されている。 It is connected to the fourth input.

【0013】データ比較回路18のステータスstat [0013] The status stat of the data comparison circuit 18
usは、マイクロコントローラ12の入力に接続されている。 us is connected to an input of the microcontroller 12. セレクタ20の出力は、バッファメモリ13のライト信号入力に接続されている。 The output of the selector 20 is connected to the write signal input of the buffer memory 13. セレクタ21の出力は、バッファメモリ13のリード信号入力に接続されている。 The output of the selector 21 is connected to the read signal input of the buffer memory 13. ホストインタフェース11は、例えば、ATAインタフェース回路である。 The host interface 11 is, for example, an ATA interface circuit. マイクロコントローラ12 Microcontroller 12
は、シーケンサ14、データ生成回路15、データ書き込み回路16、データ読み出し回路17、データ比較回路18、セレクタ20,21の動作制御するものである。 The sequencer 14, data generator 15, the data write circuit 16, a data read circuit 17 is for controlling the operation of the data comparison circuit 18, a selector 20, 21. バッファメモリ13は、例えば、512バイトのS Buffer memory 13, for example, 512 bytes S
RAMであり、アドレスカウンタによってアドレスをライト信号、又はリード信号に従って生成して、ライト信号、又はリード信号に従ってアドレスカウンタが示すアドレスにテータの着込み、アドレスカウンタが示すアドレスからデータを読み出すものである。 A RAM, and generates according to the write signal, or a read signal an address by the address counter, write signal, or wears the stator to the address indicated by the address counter in accordance with the read signal is for reading data from the address indicated by the address counter.

【0014】シーケンサ14は、リード信号s14Rを生成してバッファメモリ13からデータを読み出して、 [0014] The sequencer 14 reads data from the buffer memory 13 and generates a read signal S14R,
そのデータをフォーマット変換(例えば、パラレル/シリアル変換など)して、不揮発性半導体メモリ19に書き込む回路と、不揮発性半導体メモリ19からデータを読み出して、フォーマット変換(例えば、シリアル/パラレル変換)して、ライト信号s14Wを生成してバッファメモリ13に書き込む回路であり、その動作がマイクロコントローラ12によって制御されるロジック回路である。 The data format conversion (e.g., such as a parallel / serial conversion) to a circuit for writing in the nonvolatile semiconductor memory 19, reads the data from the non-volatile semiconductor memory 19, the format conversion (e.g., a serial / parallel conversion) to a circuit for writing into the buffer memory 13 to generate a write signal S14W, a logic circuit whose operation is controlled by the microcontroller 12. データ生成回路15は、試験用のデータを生成する回路であり、マイクロコントローラ12によって、 Data generating circuit 15 is a circuit for generating the data for testing, by the microcontroller 12,
データを生成するタイミング及び生成するデータの種別が制御されるものであり、例えば、固定値、カウンタ値、メモリアドレスの3種類のうちいずれかの試験用のデータを生成する。 Are those types of data that the timing and generation generates data is controlled, for example, a fixed value, the counter value, to generate the data for testing of any three of the memory address.

【0015】データ書き込み回路16は、バッファメモリ13に試験データの書き込み、及びデータ生成回路1 The data write circuit 16 writes the test data in the buffer memory 13, and a data generating circuit 1
5のカウンタ15−2のクロックを生成するための回路である。 Clock 5 counter 15-2 is a circuit for generating a. データ読み出し回路17は、バッファメモリ1 Data reading circuit 17, the buffer memory 1
3からデータの読み出し、及びデータ生成回路15のカウンタ15−2のクロックを生成するための回路である。 3 is a circuit for generating a clock of the counter 15-2 of the data read and the data generating circuit 15, from. データ比較回路18は、バッファメモリ13から読み出したデータとデータ生成回路15からの出力とを、 Data comparison circuit 18, an output from the data and the data generating circuit 15 read from the buffer memory 13,
マイクロコントローラ12からの比較タイミング信号s Comparison timing signal s from the microcontroller 12
12lに従って、比較してステートタスstatusを出力する回路である。 According 12l, a circuit for outputting a Sutetotasu status compared.

【0016】図3は、図1のタイムチャートである。 [0016] FIG. 3 is a time chart of FIG. 1. 以下、図3を参照しつつ、図1の動作の説明をする。 Hereinafter, with reference to FIG. 3, the description of the operation of FIG. (a) 不揮発性半導体メモリ19を試験する場合 ホストが不揮発性半導体ディスク装置内の不揮発性半導体を試験する場合、ホストが先ず不揮発性半導体ディスク装置に対して、不揮発性半導体の試験を指示するコマンドを出す。 (A) Command host When testing a nonvolatile semiconductor memory 19 when testing a nonvolatile semiconductor nonvolatile semiconductor disk device, which the host is first nonvolatile semiconductor disk device, and instructs the test of the nonvolatile semiconductor the issue. 不揮発性半導体ディスク装置は、ホストインタフェース11を介して、マイクロコントローラ12 The nonvolatile semiconductor disk device, via the host interface 11, a microcontroller 12
に通知される。 It is reported to. マイクロコントローラ12は、コマンドを解析して、不揮発性半導体の試験であることを認識すると、データレジスタ15−1に固定値データs12 Microcontroller 12 analyzes the command and recognizes that it is a test of the nonvolatile semiconductor, fixed value data in the data register 15-1 s12
c、カウンタ22にカウント初期値(0)s12d、もしくはメモリアドレスレジスタ15−3にここで生成する試験データを不揮発性半導体メモリ19に書き込むアドレスs12eを出力する。 c, the count initial value in the counter 22 (0) s12d, or the test data to be generated here in the memory address register 15-3 outputs address s12e to write to non-volatile semiconductor memory 19. また、マイクロコントローラ12は、カウントの初期値(0)s12dの出力と同時にバッファメモリ13のアドレスカウンタに、アドレスの初期値(0)s12aを出力する。 Further, the microcontroller 12, the count initial value (0) to the output at the same time the address counter of the buffer memory 13 of S12d, and outputs the initial value of the address (0) s12a.

【0017】そして、マイクロコントローラ12は、セレクタ15−4の選択信号入力にデータ書き込み回路1 [0017] Then, the micro-controller 12, the data write circuit 1 to the selection signal input of the selector 15-4
6からの出力s16を選択するようにクロック選択信号s12fを出力し、セククタ15−5の選択入力にデータレジスタ15−1の出力、カウンタ15−2の出力、 The output s16 of the 6 outputs the clock selection signal s12f so as to select the output of the data register 15-1 to the select input of Sekukuta 15-5, the output of the counter 15-2,
メモリアドレスレジスタ15−3のいずれかの出力を選択する選択信号s12gを出力する。 And it outputs a selection signal s12g for selecting either the output of the memory address register 15-3. さらに、マイクロコントローラ12は、512カウンタ16−1にカウント開始指示信号s12hを出力し、セレクタ20の選択信号入力にデータ書き込み回路16の出力s16を選択するよう選択信号s12jを出力する。 Furthermore, the microcontroller 12 outputs a count start instruction signal s12h 512 counter 16-1, and outputs a selection signal s12j to select the output s16 of the data write circuit 16 to the selection signal input of the selector 20. 512カウンタ16−1は、カウント開始信号s12hに指示により、 512 counter 16-1, an instruction to the count start signal S12h,
クロック信号CLKのカウントを開始して、1〜512 And it starts counting the clock signal CLK, 1 to 512
をカウントするまでは、例えば、“1”、それ以降は、 Is until you count, for example, "1", after that,
“0”を出力する。 Outputs "0". ライトパルス生成回路16−2は、 The write pulse generating circuit 16-2,
カウンタ16−1の出力が“1”になっている間、クロック信号CLKをライト信号s16として出力する。 While the output of the counter 16-1 is "1", and outputs the clock signal CLK as the write signal s16.

【0018】ライト信号s16は、データ生成回路15 The write signal s16, the data generating circuit 15
のセレクタ15−4及びセレクタ20の入力に出力される。 Output of the input of the selector 15-4 and the selector 20. セレクタ15−4は、クロック選択信号s12fにより、ライト信号s16をカウンタ15−2のクロック端子に出力する。 The selector 15-4, the clock selection signal S12F, and outputs a write signal s16 to the clock terminal of the counter 15-2. カウンタ15−2は、ライト信号s1 Counter 15-2, write signal s1
6をクロック信号として、マイクロコントローラ12からのカウンタ初期値(0)をロードして、0,1,2, 6 as a clock signal, to load the counter initial value from the microcontroller 12 (0), 0, 1, 2,
…,255,0,…と順次カウントしてセレクタ15− ..., 255,0, ... and then sequentially count selector 15
5に出力する。 And outputs it to the 5. セククタ15−5は、データレジスタ1 Sekukuta 15-5, data register 1
5−1の出力、カウンタ15−2の出力、メモリアドレスレジスタ15−3の出力を選択信号s12gに従って選択して、データバスDBAに出力する。 5-1 output, the output of the counter 15-2, and selected according to the selection signal s12g the output of the memory address register 15-3, and outputs to the data bus DBA. 一方、セレクタ20は、選択信号s12jによりデータ書き込み回路16の出力s16を選択して、出力する。 On the other hand, the selector 20 selects the output s16 of the data write circuit 16 by the selection signal S12j, and outputs. バッファメモリ13のアドレスカウンタは、マイクロコントローラ1 Address counter of the buffer memory 13, the microcontroller 1
2からのアドレス初期値(0)s12aをロードして、 Address initial value of from 2 (0) s12a to load,
ライト信号をクロックとしてアドレスを生成する。 It generates an address of the write signal as a clock. そして、バッファ13は、アドレスカウンタが示すアドレスにライト信号に従って、データバスDBAからデータ生成回路15の出力を入力して書き込んでゆく。 The buffer 13, in accordance with a write signal to the address indicated by the address counter, Yuku written by inputting the output of the data generating circuit 15 from the data bus DBA.

【0019】例えば、データ生成回路15からの出力がカウンタ15−2の出力が選択されているとすると、カウンタ15−2及びアドレスカウンタは同じライトパルスをクロックとしているので、カウンタ15−2の出力(0,1,…,255,0,…,)が、バッファメモリのアドレス(0,1,…,255,256,…)にそれぞれ書き込まれることになる。 [0019] For example, when the output from the data generating circuit 15 is the output of the counter 15-2 is selected, since the counter 15-2 and the address counter is the same write pulse as the clock, the output of the counter 15-2 (0,1, ..., 255,0, ...,) is the address of the buffer memory (0,1, ..., 255, 256, ...) will be respectively written. そして、バッファメモリ13に1セクタ(512バイト)のデータが溜まると、 When the data of one sector in the buffer memory 13 (512 bytes) is accumulated,
アドレスカウンタがマイクロコントローラ12に通知する。 Address counter to notify the microcontroller 12. マイクロコントローラ12は、バッファメモリ13 Microcontroller 12 includes a buffer memory 13
からの通知を受けると、シーケンサ14のバッファメモリ13への読み出し回路と不揮発性半導体メモリ19への書き込み回路を起動させ、不揮発性半導体メモリ19 Upon receiving the notification from the write circuit to the read circuit and the nonvolatile semiconductor memory 19 to the buffer memory 13 of the sequencer 14 is activated, the non-volatile semiconductor memory 19
への書き込みアドレスをアドレスレジスタに設定する。 Setting the write address to the address register.

【0020】シーケンサ14は、読み出し信号s14R [0020] The sequencer 14, the read signal s14R
を順次発生させて、バッファメモリ13から順次データを読み出してゆき、不揮発性半導体メモリ19とのインタフェースに従って、フォーマット変換(例えば、パラレル/シリアル変換)して、不揮発性半導体メモリ19 The by sequentially generated, Yuki sequentially reads out the data from the buffer memory 13, according to the interface between the non-volatile semiconductor memory 19, the format conversion (e.g., parallel / serial conversion) to, non-volatile semiconductor memory 19
に書き込んでゆく。 Yuku is written to. そして、1セクタのデータが不揮発半導体メモリ19に書き込まれると、シーケンサ19 When the data of one sector is written to the nonvolatile semiconductor memory 19, the sequencer 19
は、マイクロコントローラ12に通知する。 Notifies the microcontroller 12. マイクロコントローラ12は、次の1セクタの試験データを不揮発性メモリ19に書き込むべく上述したと同様に制御する。 Microcontroller 12 controls in the same manner as the test data of the next 1 sector described above to write to non-volatile memory 19. 以上の動作を不揮発性半導体メモリ19の全記憶領域もしくはホストより指定された範囲の半導体領域に対して書き込みを行う。 It writes to the semiconductor region of the entire storage area or range specified by the host of the non-volatile semiconductor memory 19 the operation of the above.

【0021】上記、書き込み動作が終了すると、マイクロコントローラ12は、シーケンサ14に対して、不揮発性半導体メモリ19の読み出しとバッファメモリ13 [0021] The above, when the write operation is completed, the microcontroller 12 to the sequencer 14, and reading of nonvolatile semiconductor memory 19 buffer memory 13
への書き込みの指示s12b及び読み出しアドレスs1 Instruction of writing to s12b and read address s1
2bをアドレスレジスタに設定し、バッファメモリ13 Set 2b in the address register, the buffer memory 13
のアドレスカウンタに初期値(0)s12a、セレクタ21にシーケンサ14からのライト信号s14Wを選択するように選択信号s12kを出力する。 Initial value of the address counter (0) s12a, and outputs a selection signal s12k to select the write signal s14W from the sequencer 14 to the selector 21. シーケンサ1 Sequencer 1
4は、不揮発性半導体メモリ19より1セクタ(512 4, the nonvolatile semiconductor memory 19 from one sector (512
バイト)のデータを読み出し、ライト信号s14Wを順次生成して、データをデータバスDBCに出力し、ライト信号s14Wをセレクタ21に出力する。 It reads data of bytes), and sequentially generates write signals S14W, and outputs the data to the data bus DBC, and outputs a write signal S14W to the selector 21. セレクタ2 Selector 2
1は、選択信号s12kによりシーケンサ14からのライト信号s14Wを選択して、バッファメモリ13のライト信号入力に出力する。 1 selects a write signal s14W from the sequencer 14 by the selection signal S12k, and outputs the write signal input of the buffer memory 13. バッファメモリ13のアドレスカウンタは、マイクロコントローラ12からの初期値(0)をロードして、ライト信号s14Wをクロック信号としてアドレスを生成して、バッファメモリ13は、 Address counter of the buffer memory 13 loads the initial value from the microcontroller 12 (0), and generates an address write signal s14W as a clock signal, the buffer memory 13,
ライト信号s14Wに従って、データバスDBCからシーケンサ14の出力を入力して、アドレスカウンタが示すアドレスに書き込んでゆく。 According to the write signal S14W, inputs the output of the sequencer 14 from the data bus DBC, Yuku writing to the address indicated by the address counter.

【0022】そして、バッファメモリ13に1セクタ(512バイト)のデータが溜まると、アドレスカウンタがマイクロコントローラ12に通知する。 [0022] When the data of one sector in the buffer memory 13 (512 bytes) is accumulated, the address counter to notify the microcontroller 12. マイクロコントローラ12は、通知を受けると、データ生成回路1 Microcontroller 12 receives the notification, the data generating circuit 1
5のデータレジスタ15−1に試験データを生成したときの固定値データs12c、カウンタ15−2にカウンタの初期値(0)s12d、もしくはメモリアドレスレジスタ15−3にメモリアドレスs16eを設定する。 5 of the data register 15-1 fixed value data when the generated test data to S12C, the initial value of the counter to the counter 15-2 (0) s12d, or to set the memory address s16e to the memory address register 15-3.
また、マイクロコントローラ12は、カウンタの初期値(0)s12dの出力と同時にバッファメモリ13のアドレスカウンタに、アドレスの初期値(0)を出力し、 The micro controller 12, the initial value of the counter (0) to the output at the same time the address counter of the buffer memory 13 of S12d, and outputs the initial value of the address (0),
セレクタ15−4の選択信号入力に、データ読み出し回路17の出力s17を選択するように選択信号s12f The selection signal input of the selector 15-4 selects signal so as to select the output s17 of the data reading circuit 17 S12F
を出力し、データ読み出し回路17の512カウンタ1 Outputs, 512 of the data reading circuit 17 counter 1
7−1にカウント開始信号s12iを出力し、セレクタ21にデータ読み出し回路17の出力s17を選択するように選択信号s12kを出力する。 7-1 and outputs a count start signal s12i, and outputs a selection signal s12k so as to select the output s17 of the data reading circuit 17 to the selector 21.

【0023】カウンタ17−1は、カウント開始信号s [0023] The counter 17-1, count start signal s
12iに従って、クロック信号CLKのカウント動作を開始して、1セクタの読み出し期間である1〜512カウントする間は“1”を出力して、以降は、“0”を出力する。 According 12i, to start the count operation of the clock signal CLK, and while that from 1 to 512 counts a period of reading one sector outputs "1", thereafter, outputs "0". リードパルス生成回路17−2は、カウンタ1 Read pulse generating circuit 17-2, the counter 1
7−1の出力が“1”間は、クロックCLKをリード信号s17として出力する。 7-1 outputs "1" while outputs a clock CLK as read signal s17. リード信号s17は、セレクタ15−4及びセレクタ21に出力される。 Read signal s17 is output to the selector 15-4 and the selector 21. セレクタ1 Selector 1
5−4は、選択信号s12fにより、リード信号s17 5-4, by the selection signal s12f, read signal s17
を選択して、カウンタ15−2のクロック端子に出力する。 Select, and outputs to the clock terminal of the counter 15-2. カウンタ15−2は、マイクロコントローラ12からの初期値(0)s12dをロードして、リード信号s Counter 15-2 loads the initial value (0) S12d from the microcontroller 12, a read signal s
17をクロック信号として、カウント動作して、0, 17 as a clock signal, and counting, 0,
1,2,…,255,0,…と順次出力する。 1, 2, ..., 255,0, ... and sequentially output. セレクタ15−4は、データレジスタ15−1,カウンタ15− The selector 15-4, the data register 15-1, the counter 15
2、メモリアドレスレジスタ15−3のいずれかを選択信号s12gに従って、選択してデータバスDBAに出力する。 2, in accordance with the selection signal s12g one of the memory address registers 15-3, and outputs to the data bus DBA select.

【0024】一方、セレクタ21は、選択信号s12k [0024] On the other hand, the selector 21, the selection signal s12k
により、ライト信号s17を選択して、バッファメモリ13のリード信号入力に出力する。 Accordingly, by selecting the write signal s17, and it outputs the read signal input of the buffer memory 13. バッファメモリ13 Buffer memory 13
のアドレスカウンタは、初期値(0)s12aをロードし、リード信号s17をクロック信号として、アドレスを生成し、バッファメモリ13は、リード信号s17に従って、アドレスカウンタが示すアドレスからデータを詠み出し、データバスDBBに出力する。 The address counter loads an initial value (0) s12a, a read signal s17 as a clock signal, generates an address, the buffer memory 13 in accordance with the read signal s17, out reading data from the address indicated by the address counter, the data and outputs it to the bus DBB. もし、不揮発性半導体メモリ19が正常で、カウンタ15−2の出力が試験データとして格納されていたとすると、バッファメモリ13には、0,1,2,…,255,0,…が格納されることになり、これがリード信号s17に従って、出力されることになる。 If the non-volatile semiconductor memory 19 is normal, the output of the counter 15-2 is assumed to have been stored as the test data, the buffer memory 13, 0, 1, 2, ..., 255,0, ... are stored will be, which will be in accordance with the read signal s17, is output. マイクロコントローラ12 Microcontroller 12
は、データ比較回路18にデータ比較するタイミングを指示する信号s12lを出力する。 Outputs a signal s12l instructing the timing of data compared to the data comparison circuit 18. データ比較回路18 Data comparison circuit 18
は、マイクロコントローラ12からの信号s12lに従って、データ生成回路15の出力とバッファメモリ13 Is in accordance with the signal s12l from the microcontroller 12, the output buffer memory 13 of the data generation circuit 15
との出力を比較して、比較結果をフリップフロップでラッチして、マイクロコントローラ12にステータス信号statusを出力する。 By comparing the output with the comparison result is latched by a flip-flop, and outputs a status signal status to the microcontroller 12.

【0025】例えば、カウンタ15−2の出力が選択されているとすると、データ比較回路18のデータ生成回路15からの入力は、リード信号s17に同期して、 [0025] For example, if the output of the counter 15-2 is selected, the input from the data generating circuit 15 of the data comparison circuit 18 is synchronized with the read signal s17,
0,1,2,3,…,255,0…となり、不揮発性半導体メモリ19が正常であれば、バッファメモリ13からの入力は、リード信号s17に同期して、0,1, 0,1,2,3, ..., 255,0 ... next, if the normal non-volatile semiconductor memory 19, the input from the buffer memory 13, in synchronization with the read signal s17, 0, 1,
2,…,255,0,…となるので、リード信号s17 2, ..., 255,0, ... and since, the read signal s17
に同期した信号で前記のデータを比較することにより、 By comparing the data with the synchronization signal to,
不揮発性半導体メモリ19の正常・異常が判定できる。 Normal or abnormal non-volatile semiconductor memory 19 can be determined.
また、他のデータレジスタ15−1、メモリアドレスレジスタ15−2が選択される場合も、1セクタの間は、 Also, when the other data register 15-1, the memory address register 15-2 is selected, for one sector,
マイクロコントローラ12からの設定される値は同じなので、不揮発性半導体メモリ19の正常・異常が判定できる。 Since set value from the microcontroller 12 is the same, it can be determined is normal or abnormal nonvolatile semiconductor memory 19. 異常があった場合は、マイクロコントローラ12 When the result is abnormal, the microcontroller 12
は、ホストインタフェース11を介して、ホストに通知する。 Via the host interface 11, and notifies the host. 1セクタの試験データの照合が終わると、マイクロコントローラ12は、次の1セクタの試験データの照合をするべく、上述したように制御する。 When one sector of test data verification is completed, the microcontroller 12, in order to match the test data of the next one sector is controlled as described above. の動作を全ての不揮発性半導体メモリ19もしくは指定された範囲の半導体メモリ19へ書き込みが行われた回数実行する。 Operation to write to all the non-volatile semiconductor memory 19 or the specified range semiconductor memory 19 is executed the number of times has been performed for.

【0026】(b) 通常動作 通常動作では、マイクロコントローラ12は、セレクタ20の選択入力にシーケンサ14からのライト信号s1 [0026] (b) in normal operation normal operation, the microcontroller 12, a write signal s1 from the sequencer 14 to the select input of the selector 20
4Wを選択するよう選択信号s12jを出力し、セレクタ21の選択入力にシーケンサ14からのリード信号s Outputs the selection signal s12j to select 4W, read signal s from the sequencer 14 to the select input of the selector 21
14Rを選択するように選択信号s12kを出力する。 And it outputs the selected signal s12k to select 14R.
ホストインタフェース11を介してコマンドを受け取ると、マイクロコントローラ12に通知され、マイクロコントローラ12はデータの書き込み動作のフローに従って不揮発性半導体ディスク装置内のシーケンサ14及びバッファメモリ13を制御する。 Upon receipt of a command via the host interface 11, it is notified to the microcontroller 12, the microcontroller 12 controls the sequencer 14 and the buffer memory 13 in the nonvolatile semiconductor disk device according to the flow of the write operation of the data. 先ず、ホストから書き込まれたデータはホストインタフェース11を一旦、バッファメモリ13に格納され、1セクタ(512バイト)のデータが溜まると、バッファメモリ13からマイクロコントローラ12に対して、バッファメモリ13にデータが溜まったことを示す信号が送られる。 First, data written from the host once the host interface 11, stored in the buffer memory 13, the data of one sector (512 bytes) is accumulated with respect to the microcontroller 12 from the buffer memory 13, the data in the buffer memory 13 signal is sent indicating that the accumulated.

【0027】マイクロコントローラ12は、シーケンサ14を制御して、シーケンサ14は、リード信号s14 The microcontroller 12 controls the sequencer 14, the sequencer 14, a read signal s14
Rをセレクタ20を通してバッファメモリ13に出力し、バッファメモリ13からライトデータを順次読み出し、不揮発性半導体メモリ19のインタフェースに合わせてフォーマット変換して、不揮発性半導体メモリ19 The R and output through the selector 20 to the buffer memory 13 sequentially reads the write data from the buffer memory 13, and format conversion in accordance with the interface of the non-volatile semiconductor memory 19, the nonvolatile semiconductor memory 19
に書き込む。 Write to. この動作をバッファメモリ13のセクタカウンタにて指示された回数だけ実行する。 This operation many times as indicated by the sector counter of the buffer memory 13 to execute. また、ホストが不揮発性半導体ディスク装置からデータを読み出す場合、ホストが先ず、不揮発性半導体ディスク装置に対してデータの読み出しを指示するコマンドを出す。 Also, when the host reads data from the nonvolatile semiconductor disk device, the host first issues a command for instructing reading of data to the nonvolatile semiconductor disk device. 不揮発性半導体ディスク装置は、ホストインタフェース11を介して、コマンドを受け取ると、マイクロコントローラ12に通知され、マイクロコントローラ12は、データの読み出し動作のフローに従って不揮発性半導体ディスク装置内のシーケンサ14及びをバッファメモリ13を制御する。 The nonvolatile semiconductor disk device, via the host interface 11 receives the command, notifies the microcontroller 12, the microcontroller 12, buffer sequencer 14 and the nonvolatile semiconductor disk device according to the flow data read operation to control the memory 13. 先ず、マイクロコントローラ12は、シーケンサ14を制御し、シーケンサ14は、不揮発性半導体メモリ5より1セクタのデータを読み出して、ライト信号s14Rを生成し、セレクタ21を通してバッファメモリ13に出力し、バッファメモリ13にデータを書き込んでゆく。 First, the microcontroller 12 controls the sequencer 14, the sequencer 14 reads out the data of one sector from the non-volatile semiconductor memory 5 generates a write signal S14R, and output through the selector 21 to the buffer memory 13, a buffer memory Yuku writes the data to 13. バッファメモリ13に1セクタのデータが溜まると、マイクロコントローラ12を介して、ホストに通知される。 1 when sector data is accumulated in the buffer memory 13 via the microcontroller 12, it is notified to the host. ホストがホストインタフェース11を介してバッファメモリ13から読み出す。 Host reads from the buffer memory 13 via the host interface 11. この動作をセクタカウンタにて指示された回数だけ実行する。 Only the number of times it is instructed to this behavior in the sector counter to run.

【0028】以上説明したように、本第1の実施形態によれば、データ生成回路15、データ書き込み回路16 [0028] As described above, according to the first embodiment, the data generating circuit 15, the data write circuit 16
を設けたので不揮発性半導体メモリ19へ書き込むデータをホストから転送する必要がなく、データ読み出し回路17、データ比較回路18とを設けたので、読み出されたデータをホストに転送する必要がないため、ホストとの転送時間分が短縮され、転送時の外部からノイズによるデータ化けの恐れがなくなり、不揮発性半導体メモリ19の試験を高速かつ正確にできるという利点がある。 Since the provided there is no need to transfer the data to be written to the nonvolatile semiconductor memory 19 from the host, the data reading circuit 17, since there is provided a data comparator circuit 18, since there is no need to transfer the read data to the host , reduces the transfer time period to the host, from outside there is no possibility of data corruption due to noise during the transfer, there is an advantage that the testing of non-volatile semiconductor memory 19 can be made fast and accurate. また、1回のコマンドで不揮発性半導体ディクス内全ての不揮発性半導体メモリ19を試験することが可能となり、コマンドの発行する回数が少なくなり、試験をさらに高速にできる。 Further, it is possible to test the single command in all the non-volatile semiconductor Dix nonvolatile semiconductor memory 19 and becomes, the less the number of times of issuing the commands, can be further faster testing.

【0029】 第2の実施形態図4は、本発明の第2の実施形態を示す不揮発性半導体ディスク装置の構成図であり、図1中の要素に共通する要素には共通の符号を付してある。 [0029] Second Embodiment FIG. 4 is a configuration diagram of a nonvolatile semiconductor disk device according to a second embodiment of the present invention are denoted by the common reference numerals to elements that are common to elements in Figure 1 and Aru. 本第2の実施形態の不揮発性半導体ディスク装置が第1の実施形態の不揮発性半導体ディスク装置と異なる点は、不揮発性半導体メモリ19へライトするためのデータ生成回路15の出力をバッファメモリ13に出力せずにシーケンサ44に直接出力し、不揮発性半導体メモリ19からシーケンサ1 This nonvolatile semiconductor disk device of the second embodiment is a nonvolatile semiconductor disk device differs from the first embodiment, the output of the data generating circuit 15 for writing into the nonvolatile semiconductor memory 19 to the buffer memory 13 output directly to the sequencer 44 without outputting the sequencer 1 from the non-volatile semiconductor memory 19
4でリードしたデータをバッファメモリ13にライトするのではなく直接、データ比較回路18に出力するようにしたことである。 4 the read data directly rather than writing to the buffer memory 13 at is that which is adapted to output to the data comparator circuit 18. 図4に示すように、本第2の実施形態の不揮発性半導体ディスク装置は、ホストインタフェース11、マイクロコントローラ22、バッファメモリ13、シーケンサ14、データ生成回路15、データ比較回路18、不揮発性半導体メモリ19、バスセレクタ25、セレクタ26,27を備えている。 As shown in FIG. 4, the second nonvolatile semiconductor disk device of embodiments, host interface 11, a microcontroller 22, a buffer memory 13, the sequencer 14, the data generation circuit 15, the data comparison circuit 18, a nonvolatile semiconductor memory 19, bus selector 25, and a selector 26 and 27. ホストインタフェース11の入出力は、マイクロコントローラ22、 Input and output of host interface 11, a microcontroller 22,
バッファメモリ13、及びホストが接続されている。 A buffer memory 13, and the host is connected. バッファメモリ13とバスセレクタ25との間は、データバスDBCによって接続されている。 Between the buffer memory 13 and the bus selector 25 are connected by a data bus DBC. バスセレクタ25 Bus selector 25
とシーケンサ及びデータ比較回路18との間は、データバスDBBによって接続されている。 And between the PLC and the data comparison circuit 18 is connected by a data bus DBB. バスセレクタ25 Bus selector 25
とデータ生成回路15及びデータ比較回路18の間は、 During the data generating circuit 15 and the data comparison circuit 18 and,
データバスDBCによって接続されている。 It is connected by a data bus DBC. バッファメモリ13の入出力は、マイクロコントローラ22に接続されている。 Input and output of the buffer memory 13 is connected to the microcontroller 22.

【0030】マイクロコントローラ22からの初期値アドレス信号s22aは、バッファメモリ13の入力に接続されている。 [0030] Initial address signal s22a from the microcontroller 22 is connected to the input of the buffer memory 13. マイクロコントローラ22からの不揮発性半導体メモリ19への読み出し・書き込みアドレス信号s22b及びシーケンサ14の動作制御信号s22b Operation control signal of the read-write address to the nonvolatile semiconductor memory 19 signal S22b and the sequencer 14 from the microcontroller 22 S22b
は、シーケンサ14の入力に接続されている。 It is connected to an input of the sequencer 14. マイクロコントローラ22からのデータ値s22c、初期カウント値(0)s22d、メモリアドレス22eは、データ生成回路15のデータレジスタ15−1、カウンタ15 Data values ​​S22c, the initial count value from the microcontroller 22 (0) S22d, the memory address 22e is a data register 15-1 of the data generation circuit 15, the counter 15
−2、メモリアドレスレジスタ15−3の入力にそれぞれ接続されている。 -2, it is connected to the input of the memory address register 15-3. マイクロコントローラ22からのカウンタ15−2のクロック選択信号s22fは、セレクタ15−4の選択信号入力に接続されている。 Clock selection signal s22f counter 15-2 from the microcontroller 22 is connected to the select signal input of the selector 15-4. マイクロコントローラ12からのデータ生成回路15のデータ出力選択信号s22gは、セレクタ15−5の選択信号入力に接続されている。 Data output select signal s22g data generating circuit 15 from the microcontroller 12 is connected to the select signal input of the selector 15-5.

【0031】マイクロコントローラ22からのバス選択信号s22h、バスセレクタ25の選択信号入力に接続されている。 The bus select signal s22h from the microcontroller 22 is connected to a select signal input of the bus selector 25. マイクロコントローラ22からのリード信号s14Rの出力先の選択信号s22iは、セレクタ2 Read signal output destination selection signal s22i of s14R from the microcontroller 22, the selector 2
6の選択信号入力に接続されている。 It is connected to the select signal input 6. マイクロコントローラ22からのライト信号s14Wの出力先の選択信号s22iは、セレクタ27の選択信号入力に接続されている。 Write signal selection signal s22i destination of s14W from the microcontroller 22 is connected to the select signal input of the selector 27. シーケンサ14のリード信号s14Rは、セレクタ26の入力に接続されている。 Read signal s14R sequencer 14 is connected to an input of the selector 26. シーケンサ14のライト信号s14Wは、セレクタ27の入力に接続されている。 Write signal s14W sequencer 14 is connected to an input of the selector 27. セレクタ26の一方の出力は、バッファメモリ13 One output of the selector 26, a buffer memory 13
のリード信号入力に接続され、他方の出力は、セレクタ15−4の入力に接続されている。 Is connected to the read signal input, the other output is connected to an input of the selector 15-4. セレクタ27の一方の出力は、バッファメモリ13のライト信号入力に接続され、他方の出力は、セレクタ15−4の入力に接続されている。 One output of the selector 27 is connected to the write signal input of the buffer memory 13 and the other output is connected to an input of the selector 15-4. シーケンサ14のデータ比較タイミング信号は、データ比較回路18の入力に接続されている。 Data comparison timing signal of the sequencer 14 is connected to the input of the data comparison circuit 18.

【0032】図5は、図4のタイムチャートである。 [0032] FIG. 5 is a time chart of FIG. 4. 以下、図5を参照しつつ、図4の動作の説明をする。 Hereinafter, with reference to FIG. 5, the description of the operation of FIG. (a) 不揮発性半導体を試験する場合 ホストが不揮発性半導体ディスク装置内の不揮発性半導体を試験する場合、ホストが先ず不揮発性半導体ディスク装置に対して、不揮発性半導体の試験を指示するコマンドを出す。 (A) If the host when testing non-volatile semiconductor test the nonvolatile semiconductor nonvolatile semiconductor disk device, the host against the first nonvolatile semiconductor disk device issues a command instructing the testing of a nonvolatile semiconductor . 不揮発性半導体ディスク装置は、ホストインタフェース11を介して、マイクロコントローラ22 The nonvolatile semiconductor disk device, via the host interface 11, a microcontroller 22
に通知される。 It is reported to. マイクロコントローラ22は、コマンドを解析して、不揮発性半導体の試験であると認識すると、バッファメモリ13に対してバッファメモリに書き込むバッファメモリアドレスを初期化する。 The microcontroller 22 analyzes the command, recognizes that the examination of the nonvolatile semiconductor initializes the buffer memory addresses written into the buffer memory for the buffer memory 13. マイクロコントローラ22は、データ生成回路15に対して、データ値s22c、カウンタの初期値(0)s22d、メモリアドレス値s22eのいずれかを出力する。 Microcontroller 22, to the data generation circuit 15, and outputs data values ​​S22c, the initial value of the counter (0) S22d, one of the memory address value S22E. マイクロコントローラ22は、シーケンサ14に対して、データを読み出しの指示22b及びメモリアドレス22bを設定し、セレクタ15−4の選択入力にリード信号s14 Microcontroller 22, to the sequencer 14 sets the instruction 22b and the memory address 22b of the read data, the read signal to the selection input of the selector 15-4 s14
Rを選択するよう選択信号s22fを出力する。 And it outputs the selected signal s22f to select the R.

【0033】セレクタ15−5にデータレジスタ15− The selector 15-5 to the data register 15
1、カウンタ15−2、メモリアドレスレジスタ15− 1, the counter 15-2, a memory address register 15
3のいずれかの出力を選択するよう選択信号s22gを出力する。 3 outputs a selection signal s22g to select either the output of. シーケンサ14は、マイクロコントローラ2 Sequencer 14, micro controller 2
2からデータの読み出しを指示されると、リード信号1 When 2 is instructed to read the data, the read signal 1
4Rを順次生成して出力する(シーケンサ14は、バッファメモリ13からの読み出しとデータ生成回路15からの読み出しの区別はない)。 4R sequentially generates and outputs (sequencer 14 is not reading distinguishable from reading a data generating circuit 15 from the buffer memory 13). セレクタ26は、リード信号s14Rの出力先を選択して、セレクタ15−4にリード信号s14Rを出力する。 The selector 26 selects the output destination of the read signal S14R, and outputs a read signal S14R to the selector 15-4. セレクタ15−4は、 Selector 15-4,
選択信号s22fによりリード信号s14Rを選択して、カウンタ14のクロック端子にクロック信号として出力する。 Selection signal selects the read signal s14R by S22F, and outputs to the clock terminal of the counter 14 as a clock signal. カウンタ14は、初期値(0)s22dをロードして、リード信号s14Rをクロック信号としてカウント動作して、0,1,2,…,255,0,1…を順次出力する。 Counter 14 loads the initial value (0) S22d, and counting the read signal s14R as a clock signal, 0,1,2, ..., and outputs 255,0,1 ... sequentially. セレクタ15−5は、データレジスタ1 Selector 15-5, data register 1
5−1、カウンタ15−2、メモリアドレスレジスタ1 5-1, the counter 15-2, the memory address register 1
5−3の出力のうちいずれかを選択信号s22gにより選択して、データバスDBAに出力する。 Among the outputs of 5-3 selected by the selection signal s22g one, and outputs to the data bus DBA. バスセレクタ25は、選択信号s22hによりデータバスDBAを選択して、シーケンサ14のデータに出力する。 Bus selector 25 selects the data bus DBA by the selection signal S22h, and outputs the data of the sequencer 14.

【0034】この結果、カウンタ15−2の出力が選択指定されていれば、リード信号s14Rに従って順次、 [0034] Consequently, if the output of the counter 15-2 is selected and designated, sequentially in accordance with the read signal S14R,
バッファメモリ13から読み出しと全く同様に0,1, 0,1 from the buffer memory 13 in exactly the same manner as read,
2,…,255,0,…,255とシーケンサ14に入力されることになる。 2, ..., 255,0, ..., it will be input to 255 and the sequencer 14. シーケンサ14は、データを入力すると、フォーマット変換して、不揮発性半導体メモリ19に対して、マイクロコントローラ22が指示するメモリアドレス領域にデータを順次書き込んでゆく。 Sequencer 14, the data input, and format conversion, the nonvolatile semiconductor memory 19, Yuku sequentially writes the data into the memory address space microcontroller 22 instructs. 1セクタの試験データの不揮発性半導体メモリ19へ書き込みが終了すると、シーケンサ14は、マイクロコントローラ22に通知する。 When one write sector to the non-volatile semiconductor memory 19 of the test data is completed, the sequencer 14 notifies the microcontroller 22. マイクロコントローラ22は、次の1セクタの試験データを不揮発性半導体メモリ19に書き込むべく上述したと同様にして制御する。 The microcontroller 22 controls in the same manner as described above to write to non-volatile semiconductor memory 19 of the test data of the next sector. 以上の動作を不揮発性半導体メモリ19の全記憶領域もしくは指定された範囲の半導体領域に対して書き込みを行う。 It writes to the semiconductor region of the entire storage area or a specified range of non-volatile semiconductor memory 19 the operation of the above.

【0035】上記、書き込み動作が終了すると、マイクロコントローラ22は、シーケンサ14に対して、不揮発性半導体メモリ19の読み出しとデータ比較回路18 [0035] The above, when the write operation is completed, the microcontroller 22 to the sequencer 14 reads out the data comparison of the non-volatile semiconductor memory 19 circuit 18
への出力と読み出しアドレスをアドレスレジスタに設定する。 Setting the output and the read address to the address register. シーケンサ14は、アドレスレジスタに設定されたアドレスに従って、不揮発性半導体メモリ19よりデータを読み出してゆき、そのデータをデータバスDBC Sequencer 14, according to the address set in the address register, Yuki reads data from the nonvolatile semiconductor memory 19, the data data bus DBC
に出力するとともに、ライト信号s14Wをバッファメモリ13に書き込む場合と全く同様にして生成して出力する。 And it outputs the generates and outputs in the same manner as when writing write signals s14W in the buffer memory 13. マイクロコントローラ22は、データ生成回路1 Microcontroller 22, the data generating circuit 1
5のデータレジスタ15−1に試験データを生成したときの固定値データs22c、カウンタ15−2にカウンタの初期値(0)s22d、もしくはメモリアドレスレジスタ15−3にメモリアドレスをs22eを設定する。 5 of the data register 15-1 fixed value data when the generated test data to S22c, the initial value of the counter to the counter 15-2 (0) s22d, or sets the s22e memory address to the memory address register 15-3. また、マイクロコントローラ22は、セレクタ15 The micro controller 22, the selector 15
−4の選択信号入力に、ライト信号s14Wを選択するよう選択信号s22fを出力し、セレクタ15−5に試験データを作成したときの、データレジスタ15−1、 A selection signal input -4, and outputs a selection signal s22f to select the write signal S14W, when creating the test data to the selector 15-5, the data register 15-1,
カウンタ15−2、メモリアドレスレジスタ15−3の出力のいずれかを選択するよう選択信号s22gを出力し、セレクタ27に出力先をセレクタ15−4にするように選択信号s22jを出力する。 Counter 15-2, and outputs a selection signal s22g to select either the output of the memory address register 15-3, the output destination selector 27 outputs the selection signal s22j to the selector 15-4.

【0036】セレクタ27は、選択信号s22jによりセレクタ15−4を出力先に選択して、セレクタ15− [0036] The selector 27 selects the selector 15-4 to the output destination by the selection signal S22j, the selector 15
4にライト信号s14Wを出力する。 4 outputs a write signal S14W. セレクタ15−4 Selector 15-4
は、選択信号s22fによりライト信号s14Wを選択して、カウンタ15−2のクロック端子に出力する。 Selects a write signal s14W by the selection signal S22F, and outputs to the clock terminal of the counter 15-2. カウンタ15−2は、初期値(0)s22dをロードして、セレクタ15−4から出力されるライト信号s14 Counter 15-2 loads the initial value (0) S22d, the write signal output from the selector 15-4 s14
Wをクロック信号として、カウントを開始する。 W as the clock signal, to start the count. セレクタ15−5は、選択信号s22gによりデータレジスタ15−1、カウンタ15−2、メモリアドレスレジスタ15−3の出力のうちいずれかの出力を選択して、バスセレクタ25に出力する。 The selector 15-5, the data register 15-1 by the selection signal S22g, the counter 15-2, and selects the output of one of the output of the memory address register 15-3, and outputs to the bus selector 25. バスセレクタ25は、選択信号s22hにより、データ生成回路15の出力を選択して、データバスDBAを通して、データ比較回路18に出力する。 Bus selector 25, the selection signal S22h, selects the output of the data generating circuit 15 through the data bus DBA, and outputs the data comparison circuit 18. データ比較回路18は、シーケンサ14から出力されるデータとデータ生成回路15から出力されるデータをシーケンサ14からの比較タイミング信号に従って、照合して、ステータスをマイクロコントローラ2 Data comparison circuit 18 in accordance with the comparison timing signal of data outputted from the data and the data generating circuit 15 which is output from the sequencer 14 from the sequencer 14, the matching to the microcontroller 2 status
2に出力する。 And outputs it to the 2.

【0037】例えば、カウンタ14−2の出力が選択されているとすると、データ比較回路18のデータ生成回路15からの入力は、ライト信号s14Wに同期して、 [0037] For example, if the output of the counter 14-2 is selected, the input from the data generating circuit 15 of the data comparison circuit 18, in synchronization with the write signal S14W,
0,1,2,3,…,255,0…となり、不揮発性半導体メモリ19が正常であれば、シーケンサ14からの入力は、ライト信号s14Wに同期して、0,1,2, 0,1,2,3, ..., 255,0 ... next, if the normal non-volatile semiconductor memory 19, an input from the sequencer 14, in synchronism with the write signal S14W, 0, 1, 2,
…,255,0,…となるので、比較するタイミングをシーケンサにより制御してライト信号s14Wに同期した信号で前記のデータを比較することにより、不揮発性半導体メモリ19の正常・異常が判定できる。 ..., 255,0, since ... become, by comparing the data when to compare the signal synchronized with the control to the write signal s14W by the sequencer can be determined is normal or abnormal nonvolatile semiconductor memory 19. また、他のデータレジスタ12−1、メモリアドレスレジスタ1 Further, another data register 12-1, the memory address register 1
2−2が選択される場合も、1セクタの間は、マイクロコントローラ12からの設定される値は保持されるので、不揮発性半導体メモリ19の正常・異常が判定できる。 Sometimes 2-2 is selected, for one sector, the value set from the microcontroller 12 because it is retained, can be determined is normal or abnormal nonvolatile semiconductor memory 19. 異常があった場合は、マイクロコントローラ12 When the result is abnormal, the microcontroller 12
は、ホストインタフェース11を介して、ホストに通知する。 Via the host interface 11, and notifies the host. 1セクタの試験データ分のライト信号を出力すると、シーケンサ14は、マイクロコントローラ22に通知する。 And outputs the test data amount write signal of one sector, the sequencer 14 notifies the microcontroller 22. マイクロコントローラ22は、次の1セクタの試験データの照合をするべく上述したと同様にして制御する。 The microcontroller 22 controls in the same manner as described above to the collation of the test data of the next sector. この動作を全ての不揮発性半導体メモリ19もしくは指定された範囲の半導体メモリへ書き込みが行われた回数実行する。 Writes the operation to the semiconductor memory of all the non-volatile semiconductor memory 19 or the specified range is executed the number of times has been performed.

【0038】(b) 通常動作の場合 通常動作の場合は、マイクロコントローラ22は、バスセレクタ25の選択信号s22hをデータバスDBCを選択するよう指示し、セレクタ26の出力先をバッファメモリ13にするように指示する選択信号s22i、セレクタ27の出力先をバッファメモリ13にするように指示する選択信号s22jを生成して、出力する。 [0038] (b) For normal operation in the normal operation, the microcontroller 22 instructs to select the data bus DBC selection signal s22h the bus selector 25, the output destination of the selector 26 to the buffer memory 13 selection signal s22i to instruct the, the output destination of the selector 27 generates a selection signal s22j be instructed to the buffer memory 13, and outputs. 以降は第1の実施形態の通常動作の場合と同様に動作する。 Thereafter operates as in the normal operation of the first embodiment.
以上説明したように、本第2の実施形態によれば、試験用のデータを生成するデータ生成回路15とデータ生成回路15の出力を直接不揮発性半導体メモリ19に書き込むように構成したので、不揮発性半導体メモリ19へ書き込むデータをホストから転送する必要がなく、更にバッファメモリ13へデータを格納する必要がない。 As described above, according to the second embodiment, since it is configured to write directly to the non-volatile semiconductor memory 19 to output the data generating circuit 15 and the data generating circuit 15 for generating data for testing, nonvolatile there is no need to transfer the data to be written into sEMICONDUCTOR memory 19 from the host, further there is no need to store the data into the buffer memory 13. また、不揮発性半導体メモリ19から読み出し中にデータを比較するデータ比較回路18を設けたので、不揮発性半導体メモリ19から読み出されたデータをホストへ転送する必要がなく、更にバッファメモリ13へデータを格納する必要がない。 Further, since there is provided a data comparator circuit 18 for comparing the data during a read from the non-volatile semiconductor memory 19, it is not necessary to transfer the data read from the nonvolatile semiconductor memory 19 to the host, further to the buffer memory 13 data there is no need to store. 従って、ホストとの転送時間分が短縮され、転送時の外部からノイズによるデータ化の恐れがなくなり、更にバッファメモリ13へのデータを格納する時間分が短縮され、不揮発性半導体メモリ19の試験を高速かつ正確にできるという利点がある。 Thus, the shorter transfer time period to the host, from outside there is no possibility of data reduction by noise during transfer, it shortens the time duration for further storing data to the buffer memory 13, a test of the nonvolatile semiconductor memory 19 It has the advantage of fast and accurate.

【0039】なお、本発明は、上記実施形態に限定されず種々の変形が可能である。 [0039] The present invention can be variously modified without being limited to the above embodiment. その変形例としては、例えば次のようなものがある。 As the variation is, for example, as follows. (1) 第1の実施形態ではデータ生成回路15と書き込み回路16と読み出し回路17とデータ比較回路18 (1) In the first embodiment reads the data generating circuit 15 and the write circuit 16 circuit 17 and the data comparison circuit 18
とを設けたが、データ生成回路15と書き込み回路16 Is provided at the door, the data generating circuit 15 and the write circuit 16
あるいは読み出し回路17とデータ比較回路18のいずれかのみ追加することも可能である。 Alternatively, it is also possible to add only one of the read circuit 17 and the data comparison circuit 18. この場合、不揮発性半導体メモリ19から読み出されバッファメモリ13 In this case, the buffer memory 13 is read out from the nonvolatile semiconductor memory 19
に格納されたデータと試験データを生成してそのデータとの比較、あるいか試験データを生成してバッファメモリ13に格納は、マイクロコントローラ12が実行するようにする。 Generating test data with the stored data to be compared with the data, stored in the buffer memory 13 to generate a certain squid test data, so that the microcontroller 12 executes. 第1の実施形態のように比較する専用回路を設ける場合に比べて、実行速度は劣るが、読み出し回路17とデータ比較回路18の分だけ不揮発性半導体ディスク装置のハードウェア規模を小さくすることができる。 In comparison with the case of providing a dedicated circuit to be compared as in the first embodiment, the execution speed is inferior, it possible to reduce the hardware scale of an amount corresponding nonvolatile semiconductor disk device of the read circuit 17 and the data comparison circuit 18 it can. (2) 第1と第2の実施形態を組み合わせることも可能である。 (2) It is also possible to combine the first and second embodiments. つまり、データ生成回路15で生成した試験データを不揮発性半導体19に書き込むまでの構成は、 That is, the configuration to writing the test data generated by the data generating circuit 15 to the nonvolatile semiconductor 19,
第1または第2の実施形態の同じ構成にし、不揮発性半導体メモリ19から読み出して、データ比較手段19で比較する構成は、第2または第1の実施形態と同じ構成にする。 The same configuration of the first or second embodiment is read from the nonvolatile semiconductor memory 19, configured to compare the data comparing means 19, the same configuration as the second or first embodiment.

【0040】(3) 本実施形態では、ホストに1個の不揮発性半導体ディスク装置が接続される構成について説明したが、従来と異なり1台のホストに複数台の不揮発性半導体ディスク装置の接続して、同時に試験することが可能となる。 [0040] (3) In the present embodiment it has been described for the case where one of the nonvolatile semiconductor disk device to the host is connected, to connect a conventional unlike one plurality of nonvolatile semiconductor disk device to a host Te, it is possible to test simultaneously. このときは、ホストから不揮発性半導体ディスク装置に対して、それぞれ試験用のコマンドを出せば良い。 At this time, the nonvolatile semiconductor disk device from the host, may be put out the command for each test. この場合、各不揮発性半導体ディスク装置は、それぞれ独立して、不揮発性半導体メモリの試験を行うことになる。 In this case, each non-volatile semiconductor disk device, each independently, will be tested for non-volatile semiconductor memory. (4) データ生成回路15は、固定値、カウンタ値、 (4) data generating circuit 15, a fixed value, the counter value,
アドレス値の3種類のデヘタを生成する場合を説明したが、他のデータ(例えば、PN符号)を発生するようにしてもよい。 Having described the case of generating three Deheta address values, other data (e.g., PN code) may be generate.

【0041】 [0041]

【発明の効果】以上詳細に説明したように、第1〜第8 As described above in detail, according to the present invention, first to eighth
の発明によれば、半導体ディスク装置内で半導体記憶装置の試験をできるようにしたので、半導体記憶装置の試験が早く終わらせることができる。 According to the invention, since to be able to test the semiconductor memory device in a semiconductor disk device, it is possible to test the semiconductor memory device is to end early. また、ホストへデータ転送の際のノイズにより試験に誤りが生じる恐れがあったが、それがなくなり試験の信頼性が向上する。 Although there is a possibility that the error in the noise by the test at the time of data transfer to the host is generated, thereby improving the reliability of it eliminates test.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態の不揮発性半導体ディスク装置の構成図である。 1 is a configuration diagram of a nonvolatile semiconductor disk device according to the first embodiment of the present invention.

【図2】従来の不揮発性半導体ディスク装置の構成図である。 2 is a block diagram of a conventional nonvolatile semiconductor disk device.

【図3】図1のタイムチャートである。 FIG. 3 is a time chart of FIG. 1.

【図4】本発明の第2の実施形態の不揮発性半導体ディスク装置の構成図である。 A configuration diagram of a nonvolatile semiconductor disk device according to a second embodiment of the present invention; FIG.

【図5】図4のタイムチャートである。 Is a time chart of FIG. 5] FIG. 4.

【符号の説明】 DESCRIPTION OF SYMBOLS

11 ホストインタェース 12,22 マイクロコントローラ 13 バッファメモリ 14 シーケンサ 15 データ生成回路 16 データ書き込み回路 17 データ読み出し回路 18 データ比較回路 19 不揮発性半導体メモリ 21,22,26,27 セレクタ 25 バスセレクタ 11 host interface E over scan 12,22 microcontroller 13 the buffer memory 14 the sequencer 15 data generating circuit 16 the data write circuit 17 the data read circuit 18 the data comparator circuit 19 nonvolatile semiconductor memory 21,22,26,27 selector 25 bus selector

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 ホストコンピータに接続されて使用され、該ホストコンピュータからのコマンドに従って、半導体記憶装置にデータの書き込み及び該半導体記憶装置からデータの読み出しをする半導体ディスク装置において、 前記ホストコンピュータからの試験を指示するコマンドを受信して、前記半導体記憶装置へのデータの書き込み及び前記半導体記憶装置からのデータ読み出しを制御する制御手段と、 ライト信号に基づいてデータを書き込み、リード信号に基づいて書き込んだデータを読み出すバッファメモリと、 前記制御手段によって動作が制御され、前記半導体記憶装置へ書き込むための試験用のデータと前記半導体記憶装置へ書き込んだ前記試験用のデータを照合するための照合用のデータを生成するデータ生成手段と、 前記 1. A is connected to the host con repeater is used, according to a command from the host computer, the semiconductor disk device for reading data in the semiconductor memory device from the writing and the semiconductor memory device of the data, from the host computer receiving a command instructing a test, the write control means for controlling the data read from the write and the semiconductor memory device of the data to the semiconductor memory device, the data based on the write signal, writing on the basis of the read signal I a buffer memory for reading data, operation by said control means is controlled, the semiconductor memory device and data for testing for writing to the writing to the semiconductor memory device for matching for matching data for the test data generating means for generating data, the 御手段によって動作が制御され、前記データ生成手段で生成した試験用のデータを前記バッファメモリに書き込むための前記ライト信号を生成するデータ書き込み手段と、 前記制御手段によって動作が制御され、前記リード信号を生成して前記バッファメモリに書き込まれた試験用のデータを読み出して、前記半導体記憶装置に書き込み、 Operation is controlled by the control means, and a data writing means for generating the write signal for writing the data for the test generated by the data generation means to said buffer memory, the operation by the control means is controlled, the read signal It reads the data of the test written in the buffer memory generated by a write to the semiconductor memory device,
    前記半導体記憶装置に書き込まれた該試験用のデータを読み出して、前記ライト信号を生成して該ライト信号に基づいて前記読み出したデータを前記バッファメモリに出力するシーケンサと、 前記制御手段によって動作が制御され、前記バッファメモリに書き込まれたデータを読み出すための前記リード信号を生成するデータ読み出し手段と、 前記制御手段によって動作が制御され、前記バッファメモリより出力されるデータと前記データ生成手段により出力される照合用のデータとの照合をして照合結果を出力するデータ比較手段とを、 備えたことを特徴とする半導体ディスク装置。 Reads the data for the test written in the semiconductor memory device, a sequencer for outputting the read data based on the write signal to the buffer memory to generate the write signal, the operation by the control means is controlled, a data reading means for generating the read signal for reading the data written in the buffer memory, the operation is controlled by the control means, outputs the data to the data generation means to be output from the buffer memory semiconductor disk device to the data comparison means, characterized by comprising for outputting a collation result by the collation with the data for collation to be.
  2. 【請求項2】 前記データ生成手段は、 前記制御手段の制御によって、前記データ書き込み手段が生成する前記ライト信号もしくは前記データ読み出し手段が生成する前記リード信号のいずれかを選択する選択手段と、 前記選択手段の出力信号に基づいて動作するカウンタとを、 備えたことを特徴とする請求項1記載の半導体ディスク装置。 Wherein said data generating means, the control of the control means, and selection means for selecting one of said write signal or said read signal the data reading means generates said data writing means generates said semiconductor disk device according to claim 1, characterized in that a counter that operates based on the output signal of the selection means comprises a.
  3. 【請求項3】 ホストコンピータに接続されて使用され、該ホストコンピュータからのコマンドに従って、半導体記憶装置にデータの書き込み及び該半導体記憶装置からデータの読み出しをする半導体ディスク装置において、 前記ホストコンピュータからの試験を指示するコマンドを受信して、前記半導体記憶装置へのデータの書き込み及び前記半導体記憶装置からのデータ読み出しを制御する制御手段と、 前記制御手段によって動作が制御され、前記半導体記憶装置へ書き込むための試験用のデータと前記半導体記憶装置へ書き込んだ前記試験用のデータとを照合するための照合用のデータを生成するデータ生成手段と、 前記制御手段によって動作が制御され、リード信号を生成して該リード信号に基づいて前記データ生成手段で生成した 3. A connected to the host con repeater is used, according to a command from the host computer, the semiconductor disk device for reading data in the semiconductor memory device from the writing and the semiconductor memory device of the data, from the host computer receiving a command instructing a test, and control means for controlling the data read from the write and the semiconductor memory device of the data into the semiconductor memory device, operated by the control means is controlled to write to the semiconductor memory device data generating means for generating data for matching for matching the data for the test written to the data and the semiconductor memory device for testing for the operation by the control means is controlled, it generates a read signal generated by said data generating means on the basis of the read signal and 試験用のデータを入力して、前記半導体記憶装置に書き込み、前記半導体記憶装置に書き込まれた該試験用のデータを読み出して、ライト信号を生成して該ライト信号に基づいて読み出したデータを出力するシーケンサと、 前記制御手段又は前記シーケンサによって動作が制御され、前記シーケンサにより出力されるデータと前記データ生成手段により出力される照合用のデータとを照合して照合結果を出力するデータ比較手段とを、 備えたことを特徴とする半導体ディスク装置。 Enter the data for the test, the writing to the semiconductor memory device, reads the data for the test written in the semiconductor memory device, and outputs the read data based on the write signal and generates a write signal a sequencer for operation by the control means or the sequencer is controlled, and data comparison means for outputting a verification result by matching the data for matching output by the data and the data generating means is outputted by said sequencer semiconductor disk device, wherein a comprises a.
  4. 【請求項4】 前記データ生成手段は、前記制御手段の制御によって、前記リード信号もしくは前記ライト信号のいずれかを選択する選択手段と、 前記選択手段の出力信号に基づいて動作するカウンタとを、 備えたことを特徴とする請求項3記載の半導体ディスク装置。 Wherein said data generating means, the control of the control means, and selection means for selecting one of the read signal or the write signal, and a counter that operates based on an output signal of said selection means, semiconductor disk device according to claim 3, characterized by comprising.
  5. 【請求項5】 ホストコンピータに接続されて使用され、該ホストコンピュータからのコマンドに従って、半導体記憶装置にデータの書き込み及び該半導体記憶装置からデータの読み出しをする半導体ディスク装置において、 前記ホストコンピュータからの試験を指示するコマンドを受信して、前記半導体記憶装置へのデータの書き込み及び前記半導体記憶装置からのデータ読み出しを制御する制御手段と、 ライト信号に基づいてデータを書き込み、リード信号に基づいて書き込んだデータを読み出すバッファメモリと、 前記制御手段によって動作が制御され、前記半導体記憶装置へ書き込むための試験用のデータと前記半導体記憶装置へ書き込んだ前記試験用のデータとを照合するための照合用のデータを生成するデータ生成手段と、 前 5. connected to the host con repeater is used, according to a command from the host computer, the semiconductor disk device for reading data in the semiconductor memory device from the writing and the semiconductor memory device of the data, from the host computer receiving a command instructing a test, the write control means for controlling the data read from the write and the semiconductor memory device of the data to the semiconductor memory device, the data based on the write signal, writing on the basis of the read signal a buffer memory for reading data I, the operation by the control means is controlled, for matching for matching the data for the test written to the data and the semiconductor memory device for testing for writing to the semiconductor memory device data generating means for generating data, before 制御手段によって動作が制御され、前記データ生成手段で生成した試験用のデータを前記バッファメモリに書き込むための前記ライト信号を生成するデータ書き込み手段と、 前記制御手段によって動作が制御され、前記リード信号を生成して前記バッファメモリに書き込まれた試験用のデータを読み出して、前記半導体記憶装置に書き込み、 Operation by the control means is controlled, and a data writing means for generating the write signal for writing the data for the test generated by the data generation means to said buffer memory, the operation by the control means is controlled, the read signal It reads the data of the test written in the buffer memory generated by a write to the semiconductor memory device,
    前記半導体記憶装置に書き込まれた該試験用のデータを読み出して、ライト信号を生成して該ライト信号に基づいて読み出したデータを出力するシーケンサと、 前記制御手段又は前記シーケンサによって動作が制御され、前記シーケンサにより出力されるデータと前記データ生成手段により出力される前記照合用のデータとを照合して照合結果を出力するデータ比較手段とを、 備えたことを特徴とする半導体ディスク装置。 The reading data for written the test in the semiconductor memory device, a sequencer for outputting the read data based on the write signal to generate a write signal, the operation by the control means or the sequencer is controlled, semiconductor disk device, characterized in that the data comparison means for outputting a collation to collation result and data for the verification output by the data and the data generating means is outputted by said sequencer, equipped with.
  6. 【請求項6】 ホストコンピータに接続されて使用され、該ホストコンピュータからのコマンドに従って、半導体記憶装置にデータの書き込み及び該半導体記憶装置からデータの読み出しをする半導体ディスク装置において、 前記ホストコンピュータからの試験を指示するコマンドを受信して、前記半導体記憶装置へのデータの書き込み及び前記半導体記憶装置からのデータ読み出しを制御する制御手段と、 ライト信号に基づいてデータを書き込み、リード信号に基づいて書き込んだデータを読み出すバッファメモリと、 前記制御手段によって動作が制御され、前記半導体記憶装置へ書き込むための試験用のデータと前記半導体記憶装置へ書き込んだ前記試験用のデータとを照合するための照合用のデータを生成するデータ生成手段と、 前 6. are connected to the host con repeater is used, according to a command from the host computer, the semiconductor disk device for reading data in the semiconductor memory device from the writing and the semiconductor memory device of the data, from the host computer receiving a command instructing a test, the write control means for controlling the data read from the write and the semiconductor memory device of the data to the semiconductor memory device, the data based on the write signal, writing on the basis of the read signal a buffer memory for reading data I, the operation by the control means is controlled, for matching for matching the data for the test written to the data and the semiconductor memory device for testing for writing to the semiconductor memory device data generating means for generating data, before 制御手段によって動作が制御され、入力制御信号を生成して該入力制御信号に基づいて前記データ生成手段で生成した試験用のデータを入力して、前記半導体記憶装置に書き込み、前記半導体記憶装置に書き込まれた該試験用のデータを読み出して、前記ライト信号を生成して前記バッファメモリに書き込むシーケンサと、 前記制御手段によって動作が制御され、前記バッファメモリに書き込まれたデータを読み出すための前記リード信号を生成するデータ読み出し手段と、 前記制御手段によって動作が制御され、前記バッファメモリより出力されるデータと前記データ生成手段により出力される前記照合用のデータとを照合して照合結果を出力するデータ比較手段とを、 備えたことを特徴とする半導体ディスク装置。 Operation by the control means is controlled, by inputting data for the test generated by the data generating means on the basis to generate an input control signal to the input control signal, writing into the semiconductor memory device, the semiconductor memory device written data is read for the test, and a sequencer for writing in said buffer memory to generate the write signal, the operation by the control means is controlled, the lead for reading the data written in the buffer memory and data read means for generating a signal, the operation by the control means is controlled, and outputs the verification results by collating the data for the verification output by the data and the data generating means to be output from the buffer memory semiconductor disk device, characterized in that the data comparison means comprises a.
  7. 【請求項7】 前記制御手段及び前記データ生成手段をマイクロコントローラで構成したことを特徴とする請求項1、2、3、4、5又は6記載の半導体ディスク装置。 7. A semiconductor disk device according to claim 2, 3, 4, 5 or 6, wherein the configuring the said control means and the data generating means in the microcontroller.
  8. 【請求項8】 前記制御手段及び前記比較手段をマイクロコントローラで構成したことを特徴とする請求項1、 8. claim 1, characterized in that constitutes the control means and the comparison means in the microcontroller,
    2、3、4、5又は6記載の半導体ディスク装置。 Semiconductor disk device 2, 3, 4, 5 or 6, wherein.
JP4583896A 1996-03-04 1996-03-04 Semiconductor disk device Withdrawn JPH09237164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4583896A JPH09237164A (en) 1996-03-04 1996-03-04 Semiconductor disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4583896A JPH09237164A (en) 1996-03-04 1996-03-04 Semiconductor disk device

Publications (1)

Publication Number Publication Date
JPH09237164A true true JPH09237164A (en) 1997-09-09

Family

ID=12730373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4583896A Withdrawn JPH09237164A (en) 1996-03-04 1996-03-04 Semiconductor disk device

Country Status (1)

Country Link
JP (1) JPH09237164A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506160A (en) * 2003-09-15 2007-03-15 ラムバス・インコーポレーテッド Method and apparatus for testing the interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506160A (en) * 2003-09-15 2007-03-15 ラムバス・インコーポレーテッド Method and apparatus for testing the interconnects
JP4728238B2 (en) * 2003-09-15 2011-07-20 ラムバス・インコーポレーテッド Method and apparatus for testing the interconnects

Similar Documents

Publication Publication Date Title
US6721820B2 (en) Method for improving performance of a flash-based storage system using specialized flash controllers
US5987578A (en) Pipelining to improve the interface of memory devices
US5561671A (en) Self-diagnostic device for semiconductor memories
US6014336A (en) Test enable control for built-in self-test
US6880117B2 (en) Memory device test system and method
US5936900A (en) Integrated circuit memory device having built-in self test circuit with monitor and tester modes
US5251181A (en) Random access memory device and method of controlling same in pipe line page mode
US5991213A (en) Short disturb test algorithm for built-in self-test
US5548794A (en) Data processor and method for providing show cycles on a fast multiplexed bus
US7310748B2 (en) Memory hub tester interface and method for use thereof
US6959365B2 (en) Microcomputer including a flash memory and a flash memory rewrite program stored therein
US4348721A (en) System for selectively addressing nested link return addresses in a microcontroller
US20080130386A1 (en) Circuit and method for testing multi-device systems
US4339795A (en) Microcontroller for controlling byte transfers between two external interfaces
US5598556A (en) Conditional wait state generator circuit
JP2005025765A (en) Memory system having data inversion, and data inversion method for memory system
US5959912A (en) ROM embedded mask release number for built-in self-test
US5627840A (en) Memory based interface
US8423701B2 (en) Flash memory device with a low pin count (LPC) communication interface
US5856985A (en) Test pattern generator
JP2000030464A (en) Semiconductor storage
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
US6851016B2 (en) System latency levelization for read data
US20040071028A1 (en) Testing method and device for non-volatile memories having a LPC (low pin count) communication serial interface
JP2003216483A (en) Memory controller and memory system unit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506