JP2007129083A

JP2007129083A - Method for manufacturing semiconductor optical device

Info

Publication number: JP2007129083A
Application number: JP2005320872A
Authority: JP
Inventors: Koyo Tsuji; 幸洋辻
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2005-11-04
Filing date: 2005-11-04
Publication date: 2007-05-24

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor optical device in which chips or cracks at an edge of a compound semiconductor substrate are hard to occur upon handling or processing. SOLUTION: In the method for manufacturing a semiconductor optical device, first, a compound semiconductor layer 4 containing an active layer is formed on a main face S1 of a compound semiconductor substrate 2 having a chamfered edge 2e. Next, after a protection layer 14 is formed on the surface S3 of the edge 2e so as to coat the surface S3 and a surface S5 of an edge 5 of the compound semiconductor layer 4, the compound semiconductor layer 4 is wet-etched. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体光デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor optical device.

通常、半導体シリコン基板をハンドリングする際にエッジ部の欠けや割れを防止するために、エッジ部に面取りを施すことが行われている（特許文献１参照）。また、半導体基板の裏面を研削する際にエッジ部の欠けやチッピングを防止するために、エッジ部に曲面の面取りを施すことも行われている（特許文献２参照）。
特開平６−６１２０１号公報特開平１１−２０７５８３号公報 Usually, chamfering is performed on the edge portion in order to prevent the edge portion from being chipped or cracked when the semiconductor silicon substrate is handled (see Patent Document 1). Further, in order to prevent chipping or chipping of the edge part when grinding the back surface of the semiconductor substrate, a curved surface is chamfered on the edge part (see Patent Document 2).
JP-A-6-61201 JP-A-11-207583

ところで、半導体光デバイスを製造するためには、通常、活性層を含む化合物半導体層が表面上にエピタキシャル成長された化合物半導体基板が用いられる。この化合物半導体層をウェットエッチングすることにより、メサ部が形成される。この場合、化合物半導体層の結晶方位に応じた異方性エッチングが行われる。一方、化合物半導体基板のエッジ部は、エッチング時に露出しているためウェットエッチングされてしまう。これにより、エッジ部には図７に示される段差が形成される。なお、図７は、段差が形成されたエッジ部の断面ＳＥＭ画像を示す図である。 By the way, in order to manufacture a semiconductor optical device, a compound semiconductor substrate in which a compound semiconductor layer including an active layer is epitaxially grown on a surface is usually used. A mesa portion is formed by wet etching the compound semiconductor layer. In this case, anisotropic etching corresponding to the crystal orientation of the compound semiconductor layer is performed. On the other hand, the edge portion of the compound semiconductor substrate is wet etched because it is exposed during etching. Thereby, the level | step difference shown in FIG. 7 is formed in an edge part. FIG. 7 is a diagram showing a cross-sectional SEM image of the edge portion where the step is formed.

上述の段差は、化合物半導体基板のエッジ部に面取りを施していた場合でも形成されてしまう。特に、半導体光デバイスのメサ部を形成するためのウェットエッチングではエッチング深さが深い（例えば２〜３μｍ）ため、この段差が非常に大きくなる。このような段差がエッジ部に形成されると、ハンドリング時やプロセス時に段差を起点として化合物半導体基板のエッジ部の欠けや割れ等が発生し易くなる。 The above steps are formed even when the edge portion of the compound semiconductor substrate is chamfered. In particular, in the wet etching for forming the mesa portion of the semiconductor optical device, this step is very large because the etching depth is deep (for example, 2 to 3 μm). When such a step is formed in the edge portion, the edge portion of the compound semiconductor substrate is likely to be chipped or cracked at the time of handling or process.

本発明は、上記事情に鑑みて為されたものであり、ハンドリング時やプロセス時に化合物半導体基板のエッジ部の欠けや割れ等が発生し難い半導体光デバイスの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a semiconductor optical device in which chipping or cracking of an edge portion of a compound semiconductor substrate is unlikely to occur during handling or processing. .

上述の課題を解決するため、本発明の半導体光デバイスの製造方法は、面取りが施されたエッジ部を有する化合物半導体基板の主面上に活性層を含む化合物半導体層を形成する工程と、前記エッジ部の表面上に、前記化合物半導体基板の前記エッジ部の表面及び前記化合物半導体層のエッジ部の表面を覆うように保護層を形成する工程と、前記保護層を形成した後に、前記化合物半導体層をウェットエッチングする工程とを含む。 In order to solve the above-described problem, a method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a compound semiconductor layer including an active layer on a main surface of a compound semiconductor substrate having a chamfered edge portion, Forming a protective layer on the surface of the edge portion so as to cover the surface of the edge portion of the compound semiconductor substrate and the surface of the edge portion of the compound semiconductor layer; and after forming the protective layer, the compound semiconductor Wet etching the layer.

本発明の半導体光デバイスの製造方法では、化合物半導体層をウェットエッチングする際に化合物半導体基板のエッジ部の表面が保護層によって覆われている。このため、エッジ部がエッチングされないので、当該エッジ部に段差が形成されない。したがって、この半導体光デバイスの製造方法によれば、ハンドリング時やプロセス時に化合物半導体基板のエッジ部に欠けや割れ等が発生し難い。また、エッジ部の表面には面取りが施されているので、保護層を形成する際に保護層をエッジ部の表面に密着させ易い。 In the semiconductor optical device manufacturing method of the present invention, the surface of the edge portion of the compound semiconductor substrate is covered with the protective layer when the compound semiconductor layer is wet-etched. For this reason, since the edge portion is not etched, no step is formed in the edge portion. Therefore, according to this method for manufacturing a semiconductor optical device, chipping, cracking, or the like is unlikely to occur at the edge portion of the compound semiconductor substrate during handling or processing. Further, since the surface of the edge portion is chamfered, the protective layer is easily adhered to the surface of the edge portion when the protective layer is formed.

また、前記保護層は、前記化合物半導体基板の前記主面の中心から＜０−１１＞方向及び＜０１−１＞方向の少なくとも一方に位置するように形成されることが好ましい。 The protective layer is preferably formed so as to be located in at least one of the <0-11> direction and the <01-1> direction from the center of the main surface of the compound semiconductor substrate.

通常、化合物半導体基板の（０−１１）面及び（０１−１）面におけるエッチング速度は大きいので、段差が形成され易い。よって、上述の位置に保護層を形成すると、化合物半導体基板のエッジ部における欠けや割れ等の発生を効果的に抑制することができる。 Usually, since the etching rate is large on the (0-11) plane and the (01-1) plane of the compound semiconductor substrate, a step is easily formed. Therefore, when the protective layer is formed at the above-described position, it is possible to effectively suppress the occurrence of chipping or cracking at the edge portion of the compound semiconductor substrate.

また、前記保護層は、樹脂を含む溶液を前記化合物半導体基板の前記エッジ部の表面上に塗布することにより形成されることが好ましい。この場合、エッジ部の表面を覆う保護層を容易に形成することができる。 Moreover, it is preferable that the said protective layer is formed by apply | coating the solution containing resin on the surface of the said edge part of the said compound semiconductor substrate. In this case, a protective layer covering the surface of the edge portion can be easily formed.

また、前記樹脂は、イソプロピルアルコール及びアセトンの少なくとも一方に溶解することが好ましい。この場合、イソプロピルアルコール及びアセトンの少なくとも一方を用いて保護層を除去することができる。これにより、保護層を除去する際にエッジ部の表面上に樹脂が残存し難くなる。 The resin is preferably dissolved in at least one of isopropyl alcohol and acetone. In this case, the protective layer can be removed using at least one of isopropyl alcohol and acetone. This makes it difficult for the resin to remain on the surface of the edge portion when the protective layer is removed.

本発明によれば、ハンドリング時やプロセス時に化合物半導体基板のエッジ部の欠けや割れ等が発生し難い半導体光デバイスの製造方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor optical device with which the chip | tip part of a compound semiconductor substrate does not generate | occur | produce a chip | tip, a crack, etc. hardly occurs at the time of handling or a process.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are used for the same or equivalent elements, and duplicate descriptions are omitted.

図１は、主面上に化合物半導体層が形成された化合物半導体基板を模式的に示す平面図である。図２の(ａ)は、図１に示されるIIａ−IIａ線に沿った断面図である。図２、図４及び図５は、実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す工程断面図である。図３は、段差が形成されていないエッジ部の断面ＳＥＭ画像を示す図である。実施形態に係る半導体光デバイスの製造方法では、例えば下記工程を実施する。 FIG. 1 is a plan view schematically showing a compound semiconductor substrate having a compound semiconductor layer formed on the main surface. FIG. 2A is a cross-sectional view taken along the line IIa-IIa shown in FIG. 2, 4 and 5 are process cross-sectional views schematically showing each process of the method of manufacturing a semiconductor optical device according to the embodiment. FIG. 3 is a diagram showing a cross-sectional SEM image of an edge portion where no step is formed. In the method for manufacturing a semiconductor optical device according to the embodiment, for example, the following steps are performed.

（化合物半導体基板準備工程）
まず、図１及び図２の(ａ)に示される化合物半導体基板２を準備する。図１及び図２の(ａ)に示される化合物半導体基板２は、中央部２ａと、中央部２ａを取り囲むエッジ部２ｅとを備える。化合物半導体基板２は、例えば２インチウェハである。化合物半導体基板２の厚さは、例えば３００〜４００μｍである。化合物半導体基板２は、ｎ型のIII−Ｖ族化合物半導体基板であることが好ましい。III−Ｖ族化合物半導体基板としては、例えば、ＧａＡｓ基板、ＩｎＰ基板等が挙げられる。化合物半導体基板２の主面Ｓ１は、例えば（１００）面である。その場合、主面Ｓ１とは反対側の裏面Ｓ２は（−１００）面となる。 (Compound semiconductor substrate preparation process)
First, the compound semiconductor substrate 2 shown in FIGS. 1 and 2A is prepared. The compound semiconductor substrate 2 shown in FIGS. 1 and 2A includes a central portion 2a and an edge portion 2e surrounding the central portion 2a. The compound semiconductor substrate 2 is a 2-inch wafer, for example. The thickness of the compound semiconductor substrate 2 is, for example, 300 to 400 μm. The compound semiconductor substrate 2 is preferably an n-type III-V group compound semiconductor substrate. Examples of the III-V group compound semiconductor substrate include a GaAs substrate and an InP substrate. The main surface S1 of the compound semiconductor substrate 2 is, for example, a (100) plane. In that case, the back surface S2 opposite to the main surface S1 is a (-100) surface.

エッジ部２ｅには、必要に応じてオリエンテーションフラットＯＦ及びインデックスフラットＩＦが形成されている。オリエンテーションフラットＯＦは、例えば＜０１−１＞方向に沿って延在しており、インデックスフラットＩＦは、例えば＜０１１＞方向に沿って延在している。 An orientation flat OF and an index flat IF are formed in the edge portion 2e as necessary. The orientation flat OF extends, for example, along the <01-1> direction, and the index flat IF extends, for example, along the <011> direction.

エッジ部２ｅは、図２の(ａ)に示されるように、面取りが施された表面Ｓ３を有している。エッジ部２ｅには、例えば半径０．２〜０．３ｍｍのＲ面取りが施されている。 As shown in FIG. 2A, the edge portion 2e has a chamfered surface S3. The edge portion 2e is rounded with a radius of 0.2 to 0.3 mm, for example.

（化合物半導体層形成工程）
次に、図１及び図２の(ａ)に示されるように、化合物半導体基板２の主面Ｓ１上に、活性層を含む化合物半導体層４を形成する。化合物半導体層４は、例えば複数の化合物半導体層を主面Ｓ１上にエピタキシャル成長させることによって得られる。化合物半導体層４は、例えばＧａＡｓ、ＩｎＰ等のIII−Ｖ族化合物半導体から構成される。 (Compound semiconductor layer formation process)
Next, as shown in FIG. 1 and FIG. 2A, the compound semiconductor layer 4 including the active layer is formed on the main surface S 1 of the compound semiconductor substrate 2. The compound semiconductor layer 4 is obtained, for example, by epitaxially growing a plurality of compound semiconductor layers on the main surface S1. The compound semiconductor layer 4 is made of a III-V group compound semiconductor such as GaAs or InP.

（絶縁マスク形成工程）
次に、図２の(ｂ)に示されるように、化合物半導体層４上に絶縁マスク６を必要に応じて形成する。絶縁マスク６は、例えば＜０１１＞方向に延在するストライプパターンを有する。この場合、絶縁マスク６の幅は例えば２〜３μｍであり、ピッチは例えば５００μｍ程度である。 (Insulating mask formation process)
Next, as shown in FIG. 2B, an insulating mask 6 is formed on the compound semiconductor layer 4 as necessary. For example, the insulating mask 6 has a stripe pattern extending in the <011> direction. In this case, the width of the insulating mask 6 is, for example, 2 to 3 μm, and the pitch is, for example, about 500 μm.

（保護層形成工程）
次に、図２の(ｃ)に示されるように、エッジ部２ｅの表面Ｓ３上に、表面Ｓ３及び化合物半導体層４のエッジ部５の表面５Ｓを覆うように保護層１４を形成する。エッジ部２ｅは、化合物半導体基板２の外周部分であり、表面Ｓ３は露出面である。エッジ部５は、化合物半導体層４の外周部分であり、表面５Ｓは露出面である。保護層１４は、化合物半導体基板２の主面Ｓ１の中心Ｏから＜０−１１＞方向及び＜０１−１＞方向の少なくとも一方に位置するように形成されることが好ましく、エッジ部２ｅ全周に亘って形成されることがより好ましい。さらに、保護層１４は、主面Ｓ１から裏面Ｓ２に亘って形成され、エッジ部２ｅの表面Ｓ３を覆うことが特に好ましい。保護層１４の厚さｄは、１〜３μｍであることが好ましい。 (Protective layer forming step)
Next, as shown in FIG. 2C, the protective layer 14 is formed on the surface S3 of the edge portion 2e so as to cover the surface S3 and the surface 5S of the edge portion 5 of the compound semiconductor layer 4. The edge part 2e is an outer peripheral part of the compound semiconductor substrate 2, and the surface S3 is an exposed surface. The edge portion 5 is an outer peripheral portion of the compound semiconductor layer 4, and the surface 5S is an exposed surface. The protective layer 14 is preferably formed so as to be located in at least one of the <0-11> direction and the <01-1> direction from the center O of the main surface S1 of the compound semiconductor substrate 2, and the entire edge portion 2e. More preferably, it is formed over the entire area. Furthermore, it is particularly preferable that the protective layer 14 is formed from the main surface S1 to the back surface S2 and covers the surface S3 of the edge portion 2e. The thickness d of the protective layer 14 is preferably 1 to 3 μm.

保護層１４は、例えばフォトレジスト等の樹脂を含む溶液１４ａをエッジ部２ｅの表面Ｓ３上に塗布することにより形成されることが好ましい。これにより、溶液１４ａを主面Ｓ１から裏面Ｓ２まで回り込ませることができるので、エッジ部２ｅの表面Ｓ３を覆う保護層１４を容易に形成することができる。塗布装置としては、スピンコーティング装置を用いることが好ましい。これにより、エッジ部２ｅにも溶液１４ａを容易に塗布することができる。溶液１４ａを塗布した後、熱処理を行うことが好ましい。これにより、溶液１４ａ中の溶媒が蒸発し、エッジ部２ｅの表面Ｓ３と保護層１４との密着性が向上する。熱処理は、例えば、ベーク炉内において１６０℃で６０分程度行われる。 The protective layer 14 is preferably formed by applying a solution 14a containing a resin such as a photoresist on the surface S3 of the edge portion 2e. Thereby, since the solution 14a can be made to go around from the main surface S1 to the back surface S2, the protective layer 14 which covers the surface S3 of the edge part 2e can be formed easily. As the coating apparatus, a spin coating apparatus is preferably used. Thereby, the solution 14a can be easily applied also to the edge part 2e. It is preferable to perform heat treatment after applying the solution 14a. Thereby, the solvent in the solution 14a evaporates, and the adhesion between the surface S3 of the edge portion 2e and the protective layer 14 is improved. The heat treatment is performed, for example, in a baking furnace at 160 ° C. for about 60 minutes.

スピンコーティング装置を用いる場合、化合物半導体基板２をステージ８上に載置し、ステージ８を支持する回転軸１０を回転させることにより、中心Ｏを軸として化合物半導体基板２を回転させることが好ましい。さらに、化合物半導体基板２を回転させながら、ノズル１２から溶液１４ａをエッジ部２ｅの表面Ｓ３上に滴下することが好ましい。これにより、パターンを形成するための中央部２ａが汚染され難くなる。スピンコーティング装置の回転数は、例えば１０００〜５０００ｒｐｍであることが好ましい。溶液１４ａを滴下させる位置は、例えばエッジ部２ｅの端から１〜３ｍｍであることが好ましい。 When the spin coating apparatus is used, it is preferable to rotate the compound semiconductor substrate 2 around the center O by placing the compound semiconductor substrate 2 on the stage 8 and rotating the rotating shaft 10 that supports the stage 8. Furthermore, it is preferable to drop the solution 14a from the nozzle 12 onto the surface S3 of the edge 2e while rotating the compound semiconductor substrate 2. Thereby, the central part 2a for forming the pattern is hardly contaminated. The rotation speed of the spin coating apparatus is preferably 1000 to 5000 rpm, for example. The position where the solution 14a is dropped is preferably, for example, 1 to 3 mm from the end of the edge portion 2e.

樹脂としては、例えばノボラック系のフォトレジスト、セラック系のワックス等が挙げられる。樹脂の粘度は、３０ｃＰ（３０ｍＰａ・ｓ）以下であることが好ましい。この場合、溶液１４ａを主面Ｓ１から裏面Ｓ２まで回り込ませることが容易になる。樹脂は、イソプロピルアルコール及びアセトンの少なくとも一方に溶解するものであることが好ましい。この場合、イソプロピルアルコール及びアセトンの少なくとも一方を用いて保護層１４を除去することができる。これにより、保護層１４を除去する際にエッジ部２ｅの表面Ｓ３上に樹脂が残存し難くなる。 Examples of the resin include novolac photoresists and shellac waxes. The viscosity of the resin is preferably 30 cP (30 mPa · s) or less. In this case, it becomes easy to circulate the solution 14a from the main surface S1 to the back surface S2. It is preferable that the resin is soluble in at least one of isopropyl alcohol and acetone. In this case, the protective layer 14 can be removed using at least one of isopropyl alcohol and acetone. This makes it difficult for the resin to remain on the surface S3 of the edge portion 2e when the protective layer 14 is removed.

（エッチング工程）
次に、図２の(ｄ)に示されるように、化合物半導体層４をウェットエッチングすることにより、絶縁マスク６のパターン形状に対応するメサ部２２を有する化合物半導体層４ａを形成する。エッチング液としては、例えばＨＢｒ等が挙げられる。その後、保護層１４を必要に応じて剥離除去する。エッチングの際にはエッジ部２ｅが保護層１４によって保護されているので、図３に示されるようにエッジ部２ｅに段差が形成されない。また、エッジ部５も保護層１４によって保護されているのでエッチングされない。 (Etching process)
Next, as shown in FIG. 2D, the compound semiconductor layer 4 a having the mesa portions 22 corresponding to the pattern shape of the insulating mask 6 is formed by wet etching the compound semiconductor layer 4. Examples of the etchant include HBr. Thereafter, the protective layer 14 is peeled and removed as necessary. Since the edge portion 2e is protected by the protective layer 14 during the etching, no step is formed in the edge portion 2e as shown in FIG. Moreover, since the edge part 5 is also protected by the protective layer 14, it is not etched.

（埋め込み層形成工程）
上記エッチング工程において形成された化合物半導体層４ａは、例えば、中央部２ａ上に設けられたｎ型の化合物半導体層１６と、化合物半導体層１６上に設けられたメサ部２２とを有する。メサ部２２は、化合物半導体層１６上に設けられた活性層１８と、活性層１８上に設けられたｐ型の化合物半導体層２０とを有することが好ましい。化合物半導体層１６及び化合物半導体層２０は、それぞれクラッド層として機能する。メサ部２２の高さは、例えば２〜３μｍである。 (Embedded layer forming process)
The compound semiconductor layer 4a formed in the etching step includes, for example, an n-type compound semiconductor layer 16 provided on the central portion 2a and a mesa portion 22 provided on the compound semiconductor layer 16. The mesa unit 22 preferably includes an active layer 18 provided on the compound semiconductor layer 16 and a p-type compound semiconductor layer 20 provided on the active layer 18. The compound semiconductor layer 16 and the compound semiconductor layer 20 each function as a cladding layer. The height of the mesa unit 22 is, for example, 2 to 3 μm.

埋め込み層形成工程では、図４の(ａ)に示されるように、メサ部２２を埋め込む埋め込み層２４を形成する。その後、絶縁マスク６を剥離除去する。埋め込み層２４は、例えば、化合物半導体層１６上に順に設けられたｐ型の化合物半導体層、ｎ型の化合物半導体層、及びｐ型の化合物半導体層からなる。 In the buried layer forming step, as shown in FIG. 4A, a buried layer 24 for filling the mesa portion 22 is formed. Thereafter, the insulating mask 6 is peeled and removed. The buried layer 24 includes, for example, a p-type compound semiconductor layer, an n-type compound semiconductor layer, and a p-type compound semiconductor layer that are sequentially provided on the compound semiconductor layer 16.

（コンタクト層形成工程）
次に、図４の(ｂ)に示されるように、ｐ型の化合物半導体層２６及びコンタクト層２８をこの順でメサ部２２及び埋め込み層２４上に形成することが好ましい。 (Contact layer formation process)
Next, as shown in FIG. 4B, the p-type compound semiconductor layer 26 and the contact layer 28 are preferably formed on the mesa portion 22 and the buried layer 24 in this order.

（トレンチ形成工程）
次に、図４の(ｃ)に示されるように、必要に応じて、コンタクト層２８、化合物半導体層２６及び埋め込み層２４をエッチングすることにより、隣り合うメサ部２２間にトレンチＴをそれぞれ形成する。 (Trench formation process)
Next, as shown in FIG. 4C, trenches T are formed between adjacent mesa portions 22 by etching the contact layer 28, the compound semiconductor layer 26, and the buried layer 24 as necessary. To do.

（絶縁膜形成工程）
次に、図５の(ａ)に示されるように、メサ部２２の頂面に開口３０ａが形成された絶縁膜３０を形成することが好ましい。 (Insulating film formation process)
Next, as shown in FIG. 5A, it is preferable to form an insulating film 30 in which an opening 30 a is formed on the top surface of the mesa portion 22.

（電極形成工程）
次に、図５の(ｂ)に示されるように、開口３０ａを埋め込むように電極３２を形成し、化合物半導体基板２の裏面Ｓ２上に電極３４を形成することが好ましい。このようにして半導体光デバイス１００を形成する。半導体光デバイス１００としては、例えば、半導体レーザ、光変調器、光導波路等が挙げられる。その後、必要に応じて半導体光デバイス１００をダイシングすることにより分離して、複数の半導体光素子を形成する。 (Electrode formation process)
Next, as shown in FIG. 5B, it is preferable to form the electrode 32 so as to fill the opening 30 a and form the electrode 34 on the back surface S 2 of the compound semiconductor substrate 2. In this way, the semiconductor optical device 100 is formed. Examples of the semiconductor optical device 100 include a semiconductor laser, an optical modulator, and an optical waveguide. Thereafter, if necessary, the semiconductor optical device 100 is separated by dicing to form a plurality of semiconductor optical elements.

本実施形態の半導体光デバイスの製造方法では、エッチング工程においてエッジ部２ｅの表面Ｓ３が保護層１４によって覆われているので、エッジ部２ｅがエッチングされない。よって、エッジ部２ｅに欠けや割れ等の起点となる段差が形成されない。したがって、この半導体光デバイスの製造方法によれば、ハンドリング時やプロセス時に化合物半導体基板２のエッジ部２ｅに欠けや割れ等が発生し難い。また、エッジ部２ｅの表面Ｓ３には面取りが施されているので、保護層１４をエッジ部２ｅの表面Ｓ３に密着させ易い。本実施形態の半導体光デバイスの製造方法では、上記欠けや割れ等が発生し難いので、半導体光デバイスの製造歩留まりを向上することができる。 In the method for manufacturing a semiconductor optical device according to the present embodiment, since the surface S3 of the edge portion 2e is covered with the protective layer 14 in the etching step, the edge portion 2e is not etched. Therefore, the edge part 2e is not formed with a step that becomes a starting point such as chipping or cracking. Therefore, according to this method of manufacturing a semiconductor optical device, it is difficult for the edge portion 2e of the compound semiconductor substrate 2 to be chipped or cracked during handling or processing. Further, since the surface S3 of the edge portion 2e is chamfered, the protective layer 14 is easily adhered to the surface S3 of the edge portion 2e. In the method of manufacturing a semiconductor optical device according to the present embodiment, the above chipping or cracking hardly occurs, so that the manufacturing yield of the semiconductor optical device can be improved.

また、保護層１４が、化合物半導体基板２の主面Ｓ１の中心Ｏから＜０−１１＞方向及び＜０１−１＞方向の少なくとも一方に位置するように形成されると、化合物半導体基板２のエッジ部２ｅにおける欠けや割れ等の発生を効果的に抑制することができる。これは、通常、化合物半導体基板の（０−１１）面及び（０１−１）面におけるエッチング速度が大きく、段差が形成され易いからである。また、エッジ部２ｅ全周に亘って保護層１４を形成すると、エッジ部２ｅの欠けや割れ等の発生を更に抑制することができる。 Further, when the protective layer 14 is formed so as to be located in at least one of the <0-11> direction and the <01-1> direction from the center O of the main surface S1 of the compound semiconductor substrate 2, the compound semiconductor substrate 2 Generation | occurrence | production of the chip | tip, a crack, etc. in the edge part 2e can be suppressed effectively. This is because the etching rate is usually large on the (0-11) plane and the (01-1) plane of the compound semiconductor substrate, and a step is easily formed. Moreover, if the protective layer 14 is formed over the entire periphery of the edge portion 2e, the occurrence of chipping or cracking of the edge portion 2e can be further suppressed.

図６は、変形例に係る化合物半導体基板を模式的に示す断面図である。図６に示される化合物半導体基板３６は、化合物半導体基板２のエッジ部２ｅをエッジ部３６ｂに置換したものである。エッジ部３６ｂの表面Ｓ４は、Ｒ面取りに代えてＣ面取りされている。主面Ｓ１又は裏面Ｓ２と表面Ｓ４とのなす角θ（鋭角）は、１０〜２０°であることが好ましい。本実施形態に係る半導体光デバイスの製造方法において、化合物半導体基板２に代えて化合物半導体基板３６を用いても、エッジ部３６ｂの欠けや割れ等の発生を抑制することができる。 FIG. 6 is a cross-sectional view schematically showing a compound semiconductor substrate according to a modification. The compound semiconductor substrate 36 shown in FIG. 6 is obtained by replacing the edge portion 2e of the compound semiconductor substrate 2 with an edge portion 36b. The surface S4 of the edge portion 36b is C chamfered instead of the R chamfer. The angle θ (acute angle) formed by the main surface S1 or the back surface S2 and the front surface S4 is preferably 10 to 20 °. In the method for manufacturing a semiconductor optical device according to the present embodiment, even when the compound semiconductor substrate 36 is used in place of the compound semiconductor substrate 2, the occurrence of chipping or cracking of the edge portion 36b can be suppressed.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。 As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment.

主面上に化合物半導体層が形成された化合物半導体基板を模式的に示す平面図である。It is a top view which shows typically the compound semiconductor substrate in which the compound semiconductor layer was formed on the main surface. 実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す工程断面図である。It is process sectional drawing which shows each process of the manufacturing method of the semiconductor optical device which concerns on embodiment typically. 段差が形成されていないエッジ部の断面ＳＥＭ画像を示す図である。It is a figure which shows the cross-sectional SEM image of the edge part in which the level | step difference is not formed. 実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す工程断面図である。It is process sectional drawing which shows each process of the manufacturing method of the semiconductor optical device which concerns on embodiment typically. 実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す工程断面図である。It is process sectional drawing which shows each process of the manufacturing method of the semiconductor optical device which concerns on embodiment typically. 変形例に係る化合物半導体基板を模式的に示す断面図である。It is sectional drawing which shows typically the compound semiconductor substrate which concerns on a modification. 段差が形成されたエッジ部の断面ＳＥＭ画像を示す図である。It is a figure which shows the cross-sectional SEM image of the edge part in which the level | step difference was formed.

Explanation of symbols

２…化合物半導体基板、２ｅ…化合物半導体基板のエッジ部、４…化合物半導体層、５…化合物半導体層のエッジ部、１４…保護層、１４ａ…溶液、１８…活性層、１００…半導体光デバイス、Ｏ…化合物半導体基板の主面の中心、Ｓ１…化合物半導体基板の主面、Ｓ３…化合物半導体基板のエッジ部の表面、Ｓ５…化合物半導体層のエッジ部の表面。
DESCRIPTION OF SYMBOLS 2 ... Compound semiconductor substrate, 2e ... Edge part of compound semiconductor substrate, 4 ... Compound semiconductor layer, 5 ... Edge part of compound semiconductor layer, 14 ... Protective layer, 14a ... Solution, 18 ... Active layer, 100 ... Semiconductor optical device, O: center of the main surface of the compound semiconductor substrate, S1: main surface of the compound semiconductor substrate, S3: surface of the edge portion of the compound semiconductor substrate, S5: surface of the edge portion of the compound semiconductor layer.

Claims

Forming a compound semiconductor layer including an active layer on a main surface of a compound semiconductor substrate having a chamfered edge portion;
Forming a protective layer on the surface of the edge portion so as to cover the surface of the edge portion of the compound semiconductor substrate and the surface of the edge portion of the compound semiconductor layer;
After forming the protective layer, wet etching the compound semiconductor layer;
A method for manufacturing a semiconductor optical device.

2. The semiconductor optical device according to claim 1, wherein the protective layer is formed to be located in at least one of a <0-11> direction and a <01-1> direction from a center of the main surface of the compound semiconductor substrate. Manufacturing method.

3. The method for manufacturing a semiconductor optical device according to claim 1, wherein the protective layer is formed by applying a solution containing a resin on a surface of the edge portion of the compound semiconductor substrate.

The method of manufacturing a semiconductor optical device according to claim 3, wherein the resin is dissolved in at least one of isopropyl alcohol and acetone.