KR100857939B1 - Method of breaking laser diode wafer and wafer structure for the same - Google Patents

Method of breaking laser diode wafer and wafer structure for the same Download PDF

Info

Publication number
KR100857939B1
KR100857939B1 KR1020070050982A KR20070050982A KR100857939B1 KR 100857939 B1 KR100857939 B1 KR 100857939B1 KR 1020070050982 A KR1020070050982 A KR 1020070050982A KR 20070050982 A KR20070050982 A KR 20070050982A KR 100857939 B1 KR100857939 B1 KR 100857939B1
Authority
KR
South Korea
Prior art keywords
cutting line
wafer
cross
laser diode
chip unit
Prior art date
Application number
KR1020070050982A
Other languages
Korean (ko)
Inventor
양은정
구본조
피중호
주진왕
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR1020070050982A priority Critical patent/KR100857939B1/en
Application granted granted Critical
Publication of KR100857939B1 publication Critical patent/KR100857939B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)

Abstract

A method for breaking a laser diode wafer and a wafer structure for the same are provided to manufacture a laser diode having a small size deviation by securing an etch cutting-plane line of a sufficient length without causing damage of a mesa pattern. A wafer including a plurality of chip unit regions is prepared after a MOCVD process for manufacturing a laser diode, a mesa forming process, an electrode forming process are performed. The chip unit regions are defined by virtual rectangles. A cross type cutting-plane line(101) is formed on each of points adjacent to edges of the chip unit regions. The waver is broken by using the cross type cutting-plane line. In the cross type cutting-plane line, a lateral cutting-plane line is positioned perpendicularly to the mesa pattern. The cross type cutting-plane line has a ratio of 33 to 87 percent with respect to a side of a rectangle corresponding to the lateral cutting-plane line.

Description

레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를 위한 웨이퍼 구조{Method of breaking laser diode wafer and wafer structure for the same}Method of breaking laser diode wafer and wafer structure for the same

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to

도 1은 본 발명에 따라 수행되는 십자형 절단선 형성 과정을 도시하는 흐름도이다.1 is a flow chart illustrating a cross-sectional cutting line forming process performed according to the present invention.

도 2는 본 발명에 따라 웨이퍼 상에 형성되는 십자형 절단선의 구조를 도시하는 평면도이다.2 is a plan view showing the structure of cross-shaped cutting lines formed on a wafer according to the present invention.

도 3은 본 발명의 일 실시예에 따라 제공되는 웨이퍼 구조를 부분적으로 도시하는 사진이다.3 is a photograph partially illustrating a wafer structure provided according to an embodiment of the present invention.

<도면의 주요 참조부호에 대한 설명><Description of main reference numerals in the drawings>

100...웨이퍼 본체 101...십자형 절단선100 ... wafer body 101 ... cross cut

101a...가로 절단선 101b...세로 절단선101a ... horizontal cut lines 101b ... vertical cut lines

102...메사 패턴 103...P형 전극102 ... Mesa pattern 103 ... P type electrode

본 발명은 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를 위한 웨이퍼 구조에 관한 것으로서, 더욱 상세하게는 에칭(Etching) 절단선을 이용하여 레이저 다이오드의 웨이퍼를 칩바(Chip bar) 및 칩 단위로 브레이킹(Breaking) 하는 웨이퍼 절단 방법 및 이를 위한 웨이퍼 구조에 관한 것이다.The present invention relates to a method for cutting a wafer for fabricating a laser diode and a wafer structure therefor, and more particularly, to break a wafer of a laser diode into chip bars and chips by using an etching cutting line. The present invention relates to a wafer cutting method and a wafer structure therefor.

레이저 다이오드 제조를 위한 웨이퍼는 MOCVD(Metal Organic Chemical Vapor Deposition) 공정, 메사(Mesa) 형성공정, 전극 형성공정 등을 순차적으로 거친 이후 칩의 양단면에 대한 무반사/고반사 코팅공정을 위해 칩바 단위로 절단 가공된다.Wafers for laser diode manufacturing are subjected to MOCVD (Metal Organic Chemical Vapor Deposition) process, Mesa formation process, electrode formation process, etc., and then to chip bar unit for antireflection / high reflection coating process on both sides of chip. Cutting process.

웨이퍼를 칩바 단위로 절단하기 위해 종래에는 웨이퍼의 일면에 일정 깊이의 트렌치(Trench)를 형성한 후 웨이퍼의 타면을 연마하여 칩을 분리하는 방법과, V-형 그루브(Groove)를 형성하여 브레이킹하는 방법이 널리 사용되었다. 그러나, 전자의 경우 연마용 휠을 사용하는 연마작업이 용이하지 않아 공정시간이 오래 소요되는 단점이 있고, 후자의 경우에는 절단된 칩 사이즈의 오차범위가 큰 단점이 있다.In order to cut the wafer into chip bars, conventionally, a trench having a predetermined depth is formed on one surface of the wafer, and then, the other surface of the wafer is polished to separate the chips, and a V-type groove is formed to break. The method was widely used. However, in the former case, the polishing operation using the polishing wheel is not easy, and thus a long process time is required. In the latter case, an error range of the cut chip size is large.

또한, 종래의 웨이퍼 절단방법은 물리적인 외력이 과도하게 웨이퍼에 가해짐에 따라 칩의 표면에 크랙(Crack)이 발생하거나, 모서리 부분이 손상될 수 있는데, 이로 인해 칩 테스트시 비전인식의 오류가 발생하거나 레이저 다이오드의 특성이 저하되어 수율 저하를 초래하는 문제가 있다.In addition, the conventional wafer cutting method may cause cracks on the surface of the chip or damage of edges due to excessive physical force applied to the wafer. There is a problem that occurs, or the characteristics of the laser diode is degraded resulting in a decrease in yield.

이러한 문제점을 해결하기 위해, 절단될 칩의 사각 모서리 부분에 십자형 절단선을 에칭하고, 웨이퍼 에지(Edge) 부분에 대하여 스크라이빙(Scribing)을 수행한 후 칩바 브레이킹 작업을 하는 방식의 웨이퍼 절단방법이 개시되었다. 그러나, 이 기술의 경우 레이저 다이오드 칩의 구조와 절단선의 규격 간의 상관관계를 감안한 최적의 절단선 형성구조가 아직 제시된 바가 없는 관계로 실제 브레이킹 작업이 용이하게 수행되지 않을 뿐만 아니라, 절단되는 칩의 사이즈도 수십 ㎛의 오차가 발생하는 취약점이 있다.In order to solve this problem, a wafer cutting method is performed by etching cross-cutting lines at square corners of chips to be cut, and performing chip bar breaking operations after scribing the wafer edges. This has been disclosed. However, in the case of this technology, since the optimum cutting line forming structure considering the correlation between the structure of the laser diode chip and the cutting line specification has not been suggested yet, the actual braking operation is not easily performed, and the size of the chip to be cut There is a vulnerability in which an error of several tens of μm occurs.

본 발명은 상기와 같은 점을 고려하여 창안된 것으로서, 레이저 다이오드 칩을 구성하는 메사 구조를 손상시키지 않으면서도 브레이킹 작업을 원활히 수행할 수 있도록 에칭 절단선의 구성을 최적화하여 수행되는 웨이퍼 절단 방법 및 이를 위한 웨이퍼 구조를 제공하는 데 그 목적이 있다.The present invention has been made in view of the above, and the wafer cutting method is performed by optimizing the configuration of the etching cutting line so that the braking operation can be performed smoothly without damaging the mesa structure constituting the laser diode chip and The purpose is to provide a wafer structure.

상기와 같은 목적을 달성하기 위해 본 발명에 따른 웨이퍼 절단 방법은, 레이저 다이오드의 제조를 위한 MOCVD 공정과, 메사 형성공정과, 전극 형성공정이 완료된, 가상의 사각형으로 구획되는 칩 단위 영역이 반복적으로 배열된 웨이퍼를 구비하는 단계; 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 십자형 절단선을 형성하는 단계; 및 상기 십자형 절단선을 이용해 웨이퍼를 브레이킹하는 단계;를 포함하고, 상기 십자형 절단선에 있어서, 메사 패턴에 대하여 수직으로 위치하게 되는 가로 절단선을, 상기 가로 절단선이 놓여진 상기 사각형의 변의 길이에 대하 여 33% 초과 87% 이하로 형성하는 것을 특징으로 한다.In order to achieve the above object, the wafer cutting method according to the present invention includes a chip unit region partitioned into a virtual quadrangle, in which a MOCVD process, a mesa forming process, and an electrode forming process for manufacturing a laser diode are completed repeatedly. Providing an array of wafers; Forming a cross-sectional cutting line at each adjacent point of the rectangular edges of the chip unit regions; And breaking the wafer by using the cross-cutting line, wherein the cross-cutting line includes a horizontal cutting line positioned perpendicular to the mesa pattern to a length of the side of the quadrangle on which the horizontal cutting line is placed. It is characterized by forming more than 33% to less than 87%.

십자형 절단선에 있어서, 상기 가로 절단선과 직교하는 세로 절단선은, 상기 세로 절단선이 놓여진 상기 사각형의 변의 길이에 대하여 60% 초과 100% 이하로 형성하는 것이 바람직하다.In the cross-shaped cutting line, the vertical cutting line orthogonal to the horizontal cutting line is preferably formed to be greater than 60% and 100% or less with respect to the length of the side of the quadrangle on which the vertical cutting line is placed.

십자형 절단선 형성 단계에서는, 상기 웨이퍼의 활성면에 포토레지스트를 도포하는 과정과, 노광작업을 통해 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 십자형 절단선 패턴으로 웨이퍼를 노출시키는 과정과, 습식식각 공정으로 십자형 절단선 패턴을 에칭하여 상기 십자형 절단선을 형성하는 과정이 수행되는 것이 바람직하다.In the forming of the cross-cutting line, a process of applying photoresist to the active surface of the wafer, exposing the wafer with cross-shaped cutting line patterns at each adjacent point of the rectangular edges of the chip unit areas through exposure, and wet etching In the process, it is preferable that the process of forming the cross-sectional cutting line by etching the cross-sectional cutting line pattern is performed.

본 발명의 다른 측면에 따르면, 가상의 사각형으로 구획되는 칩 단위 영역이 반복적으로 배열된 레이저 다이오드 제조용 웨이퍼 본체; 및 상기 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 형성된 십자형 절단선;을 포함하고, 상기 십자형 절단선에 있어서, 메사 패턴에 대하여 수직으로 위치하게 되는 가로 절단선의 길이가, 상기 가로 절단선이 놓여진 사각형의 변의 길이에 대하여 33% 초과 87% 이하인 것을 특징으로 하는 웨이퍼 구조가 제공된다.According to another aspect of the invention, the wafer body for laser diode manufacturing repeatedly arranged chip unit region partitioned into a virtual rectangle; And cross-shaped cutting lines formed at adjacent points of the rectangular edges of the chip unit regions, wherein in the cross-sectional cutting lines, a length of a horizontal cutting line positioned vertically with respect to a mesa pattern is provided. A wafer structure is provided that is greater than 33% and no greater than 87% with respect to the length of the sides of the rectangle.

십자형 절단선에 있어서, 상기 가로 절단선과 직교하는 세로 절단선은, 상기 세로 절단선이 놓여진 상기 사각형의 변의 길이에 대하여 60% 초과 100% 이하인 것이 바람직하다.In the cross-sectional cutting line, the vertical cutting line orthogonal to the horizontal cutting line is more than 60% and 100% or less with respect to the length of the side of the quadrangle on which the vertical cutting line is placed. It is preferable.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거 나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in this specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly introduce the concept of terms in order to best explain their invention. It should be interpreted as meanings and concepts in accordance with the technical spirit of the present invention based on the principle that it can be defined. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

본 발명의 바람직한 실시예에 따른 웨이퍼 절단방법은 레이저 다이오드 웨이퍼에 대하여 십자('+')형 절단선을 형성하는 공정과, 십자형 절단선을 이용해 웨이퍼를 브레이킹하는 공정을 포함한다.A wafer cutting method according to a preferred embodiment of the present invention includes a step of forming a cross ('+') cutting line for the laser diode wafer, and a step of breaking the wafer using the cross cutting line.

레이저 다이오드 웨이퍼는 예컨대, 회절격자가 형성된 반도체 기판 위에 광도파층, 활성층, 클래드층 등의 반도체 박막을 성장시키는 MOCVD 공정과, 활성층 등을 메사 모양으로 식각하는 메사 형성공정과, 전극 형성공정 등을 수행함으로써 제공된다.The laser diode wafer, for example, performs a MOCVD process for growing a semiconductor thin film, such as an optical waveguide layer, an active layer, a clad layer, on a semiconductor substrate having a diffraction grating, a mesa forming process for etching an active layer, etc. in a mesa shape, an electrode forming process, and the like. By providing.

레이저 다이오드 웨이퍼에는 칩 단위의 브레이킹 작업시 최종적으로 분리될 칩의 형태에 대응하도록 가상의 사각형으로 구획되는 영역(이하, '칩 단위 영역'이라 칭함)이 반복적으로 배열된다.In the laser diode wafer, regions (hereinafter referred to as 'chip unit regions') which are divided into virtual quadrangles are repeatedly arranged to correspond to the shape of the chip to be finally separated during the chip breaking operation.

십자형 절단선은 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 형성된다. 바람직하게, 십자형 절단선은 도 1에 도시된 에칭 작업에 의해 형성된다. 즉, 십자형 절단선은 웨이퍼의 활성면에 포토레지스트(Photo resist)를 도포하는 공 정(S10)과, 자외선과 마스크를 이용한 노광작업을 통해 칩 단위 영역들의 사각 모서리가 인접하는 경계지점마다 십자형 절단선 패턴으로 웨이퍼를 노출시키는 공정(S20)과, 습식식각을 수행하여 십자형 절단선 패턴을 선택적으로 에칭하는 공정(S30)을 통해 형성된다.Cross cut lines are formed at points where the rectangular edges of the chip unit regions are adjacent to each other. Preferably, the cross cut lines are formed by the etching operation shown in FIG. In other words, the cross cutting line is a process of applying photoresist to the active surface of the wafer (S10) and cross-cutting at each boundary point where the rectangular corners of the chip unit areas are adjacent by exposure using ultraviolet rays and a mask. The wafer is exposed through a line pattern (S20), and a wet etching is performed to selectively etch the cross-shaped cutting line pattern (S30).

도 2에 도시된 바와 같이 십자형 절단선(101)은 P형 전극(103)을 가로지르는 메사 패턴의 길이방향에 대하여 수직방향으로 위치하는 가로 절단선(101a)과, 가로 절단선(101a)과 직교하는 세로 절단선(101b)으로 구성된다. 도 2에는 4개의 칩 단위 영역(C)이 상호 인접하고, 사각 모서리들이 인접하는 경계지점에 십자형 절단선(101)이 형성된 예가 개략적으로 도시되어 있다.As shown in FIG. 2, the cross cut line 101 includes a horizontal cut line 101a and a horizontal cut line 101a positioned perpendicular to the length direction of the mesa pattern crossing the P-type electrode 103. It consists of perpendicular cutting lines 101b. FIG. 2 schematically shows an example in which a cross cutting line 101 is formed at a boundary point where four chip unit regions C are adjacent to each other and rectangular corners are adjacent to each other.

십자형 절단선에 있어서, 메사 패턴에 대하여 수직으로 위치하게 되는 가로 절단선은, 상기 가로 절단선(101a)이 놓여진 상기 사각형의 변의 길이에 대하여 33% 초과 87% 이하로 형성된다. 여기서, 가로 절단선(101a)이 33% 이하가 되면 칩바 브레이킹 작업시 절단성능이 좋지 않아 스크라이빙 공정을 필수적으로 수행해야 하는 등 작업효율이 낮으며, 브레이킹 작업 완료시 오차가 지나치게 크게 발생하는 문제가 있다. 또한 가로 절단선(101a)이 87%를 초과하게 되면 메사 패턴에 손상을 줄 수 있는 금지구간(P)까지 가로 절단선(101a)이 연장되는 문제가 발생하게 된다.In the cross-shaped cutting line, the horizontal cutting line which is positioned perpendicular to the mesa pattern is formed to be more than 33% and 87% or less with respect to the length of the square side on which the horizontal cutting line 101a is placed. Here, when the horizontal cutting line 101a is less than or equal to 33%, the chip bar breaking operation is not good, and thus the cutting efficiency is low. there is a problem. In addition, when the horizontal cut line 101a exceeds 87%, the horizontal cut line 101a extends to the prohibited section P that may damage the mesa pattern.

한편, 가로 절단선과 직교하는 세로 절단선(101b)은, 상기 세로 절단선(101b)이 놓여진 상기 사각형의 변의 길이에 대하여 60% 초과 100% 이하로 형성되는 것이 바람직하다. 여기서, 세로 절단선(101b)이 60% 이하가 되면 칩바 브레이킹 작업시 절단성능이 좋지 않아 스크라이빙 공정을 필수적으로 수행해야 하는 등 작업효율이 낮으며, 브레이킹 작업 완료시 오차가 지나치게 크게 발생하는 문제가 있다. 또한 세로 절단선(101b)이 100%를 초과하게 되면 불필요하게 인접한 칩 단위 영역(C)의 세로 절단선(101b)과 중첩되는 부분이 발생하게 된다.On the other hand, it is preferable that the vertical cutting line 101b orthogonal to a horizontal cutting line is formed more than 60% and 100% or less with respect to the length of the side of the said square in which the said vertical cutting line 101b was placed. Here, when the vertical cutting line (101b) is less than 60%, the chip bar breaking work is not good cutting performance is necessary to perform the scribing process is essential, such as low work efficiency, the error is excessively large when the braking work is completed there is a problem. In addition, when the vertical cutting line 101b exceeds 100%, a portion overlapping the vertical cutting line 101b of the adjacent chip unit region C unnecessarily occurs.

통상적으로 레이저 다이오드의 칩 단위 영역(C)은 네 변의 길이가 모두 300㎛인 정사각형으로 규격화되는 점을 감안하여, 십자형 절단선(101)의 가로 절단선(101a)은 100㎛ 초과 260㎛ 이하의 길이로 형성된다. 가로 절단선(101a)의 길이가 100㎛ 이하가 되면 십자형 절단선(101)의 중심으로부터 가로 절단선(101a)의 끝부분까지의 거리 L1이 50㎛ 이하가 되는데, 이러한 구조에 따르면 칩바 브레이킹 작업시 절단성능이 좋지 않아 스크라이빙 공정을 필수적으로 수행해야 하는 등 작업효율이 낮으며, 브레이킹 작업을 완료했을 때 메사 패턴과 나란한 방향에 놓인 칩의 두 변이 300±20㎛ 정도가 됨으로써 오차가 지나치게 커지게 되는 단점이 있다. 한편, 가로 절단선(101a)의 길이가 260㎛를 초과하게 되면 L1이 130㎛를 초과하게 되는데, 이러한 구조에 따르면 메사 패턴에 손상을 줄 수 있는 금지구간(P)까지 가로 절단선(101a)이 연장되는 문제가 발생하게 된다.In general, the chip unit region C of the laser diode is normalized to a square having all four sides of 300 μm in length, so that the horizontal cut line 101a of the cross cut line 101 is larger than 100 μm and less than or equal to 260 μm. It is formed in length. When the length of the horizontal cut line 101a is 100 μm or less, the distance L1 from the center of the cross cut line 101 to the end of the horizontal cut line 101a becomes 50 μm or less. According to this structure, the chip bar breaking operation When the braking operation is completed, the work efficiency is low, and the cutting edge is poor, and when the braking operation is completed, the two sides of the chip placed in the direction parallel to the mesa pattern become 300 ± 20 μm, and the error is excessive. There is a disadvantage of becoming large. On the other hand, if the length of the horizontal cut line 101a exceeds 260㎛ L1 exceeds 130㎛, according to this structure the horizontal cut line 101a to the forbidden section (P) that can damage the mesa pattern This prolonged problem occurs.

본 발명에 있어서, 금지구간(P)은 통상적인 레이저 다이오드의 메사 패턴 폭과, 레이저 특성에 영향을 주는 메사 인접 부분을 고려하여 메사 중심으로부터 양쪽으로 각각 20㎛씩 떨어진 지점까지 정의되었다.In the present invention, the forbidden section P was defined up to a point 20 m apart from each other from the center of the mesa in consideration of the mesa pattern width of the conventional laser diode and the mesa adjacent parts affecting the laser characteristics.

세로 절단선(101b)의 길이는 200㎛ 초과 300㎛ 이하의 길이로 형성되는 것이 바람직하다. 세로 절단선(101b)의 길이가 200㎛ 이하가 되면 십자형 절단선(101)의 중심으로부터 세로 절단선(101b)의 끝부분까지의 거리 L2가 100㎛ 이하가 되는데, 이러한 구조에 따르면 칩 단위의 브레이킹 작업시 절단성능이 좋지 않아 스크라이빙 공정을 필수적으로 수행해야 하는 등 작업효율이 낮으며, 브레이킹 작업을 완료했을 때 메사 패턴과 수직한 방향에 놓인 칩의 두 변이 300±20㎛ 정도가 됨으로써 오차가 지나치게 커지게 되는 단점이 있다. 한편, 세로 절단선(101b)의 길이가 300㎛를 초과하게 되면 L2가 150㎛를 초과하게 되므로 불필요하게 인접한 칩 단위 영역(C)의 세로 절단선(101b)과 중첩되는 부분이 발생하게 된다.It is preferable that the length of the vertical cut line 101b is formed in length exceeding 200 micrometers and 300 micrometers or less. When the length of the vertical cut line 101b is 200 μm or less, the distance L2 from the center of the cross cut line 101 to the end of the vertical cut line 101b is 100 μm or less. When the braking operation, the cutting performance is not good and the scribing process is necessary. The work efficiency is low. When the braking operation is completed, the two sides of the chip perpendicular to the mesa pattern become 300 ± 20 μm. There is a disadvantage that the error becomes too large. On the other hand, if the length of the vertical cut line 101b exceeds 300 μm, the L2 exceeds 150 μm, and a portion overlapping the vertical cut line 101b of the adjacent chip unit region C unnecessarily occurs.

상기와 같은 구조로 십자형 절단선(101)을 에칭하면 예컨대, 도 3에 도시된 바와 같은 레이저 다이오드 웨이퍼가 얻어진다. 도 3에는 메사 패턴(102)과 P형 전극(103)이 일정 간격으로 노출되어 있는 웨이퍼 본체(100)의 활성면에 가로 절단선(101a)의 길이가 200㎛, 세로 절단선(101b)의 길이가 250㎛인 십자형 절단선(101)이 에칭된 레이저 다이오드 웨이퍼의 실물이 부분적으로 도시되어 있다.Etching the cross cut line 101 with the above structure yields, for example, a laser diode wafer as shown in FIG. 3, the length of the horizontal cutting line 101a is 200 μm and the length of the vertical cutting line 101b on the active surface of the wafer body 100 where the mesa pattern 102 and the P-type electrode 103 are exposed at regular intervals. Partially shown is the real of a laser diode wafer etched with cross cut lines 101 having a length of 250 μm.

이후, 통상의 브레이커(Breaker) 장비를 사용하여 십자형 절단선(101)의 가로 절단선(101a)을 따라 웨이퍼를 칩바 단위로 브레이킹하는 공정이 수행되고, 칩의 양단면에 대한 무반사/고반사 코팅공정이 완료된 후에는, 칩바에 남아 있는 세로 절단선(101b)에 따라 각각의 칩을 분리하는 공정이 진행된다.Subsequently, a process of breaking the wafer in chip bar units along the horizontal cutting line 101a of the cross-cutting line 101 using a conventional breaker device is performed, and an anti-reflective / high reflection coating on both sides of the chip is performed. After the process is completed, a process of separating each chip is performed according to the vertical cut line 101b remaining in the chip bar.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

본 발명은 메사 패턴에 손상을 가하지 않는 한도 내에서 충분한 길이의 에칭 절단선을 확보할 수 있으므로, 수율 향상은 물론 종래 웨이퍼 절단공정의 50%를 차지했던 스크라이빙 공정이 요구되지 않는 장점이 있다.The present invention can secure an etched cutting line having a sufficient length within the limit of not damaging the mesa pattern, so that the scribing process, which occupies 50% of the conventional wafer cutting process, is not required. .

이러한 본 발명에 따르면 사각형의 변의 길이가 300±1㎛ 정도로 매우 작은 사이즈 편차를 갖는 레이저 다이오드 칩을 제조할 수 있다.According to the present invention, it is possible to manufacture a laser diode chip having a very small size deviation of about 300 ± 1 μm in length of a square side.

Claims (5)

레이저 다이오드의 제조를 위한 MOCVD 공정과, 메사 형성공정과, 전극 형성공정이 완료된, 가상의 사각형으로 구획되는 칩 단위 영역이 반복적으로 배열된 웨이퍼를 구비하는 단계;Comprising: a wafer having a repeating arrangement of the chip unit region partitioned into a virtual rectangle, the MOCVD process, the mesa formation process, and the electrode formation process for the manufacture of a laser diode is completed; 상기 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 십자형 절단선을 형성하는 단계; 및Forming a cross-sectional cutting line at each adjacent point of a rectangular edge of the chip unit regions; And 상기 십자형 절단선을 이용해 웨이퍼를 브레이킹하는 단계;를 포함하고,Breaking the wafer using the cross-shaped cutting lines; 상기 십자형 절단선에 있어서, 메사 패턴에 대하여 수직으로 위치하게 되는 가로 절단선을, 상기 가로 절단선이 놓여진 상기 사각형의 변의 길이에 대하여 33% 초과 87% 이하로 형성하는 것을 특징으로 하는 레이저 다이오드 제조를 위한 웨이퍼 절단 방법.In the cross-shaped cutting line, the laser diode manufacturing, characterized in that the horizontal cutting line which is located perpendicular to the mesa pattern to form more than 33% and 87% or less with respect to the length of the side of the square on which the horizontal cutting line is placed. Wafer cutting method 제1항에 있어서,The method of claim 1, 상기 십자형 절단선에 있어서, 상기 가로 절단선과 직교하는 세로 절단선은, 상기 세로 절단선이 놓여진 상기 사각형의 변의 길이에 대하여 60% 초과 100% 이하로 형성하는 것을 특징으로 하는 레이저 다이오드 제조를 위한 웨이퍼 절단 방법.In the cross-shaped cutting line, the vertical cutting line orthogonal to the horizontal cutting line, the wafer for laser diode manufacturing, characterized in that formed in more than 60% and 100% or less with respect to the length of the side of the square on which the vertical cutting line is placed. Cutting method. 제1항 또는 제2항에 있어서, 상기 십자형 절단선 형성 단계에서,The method of claim 1 or 2, wherein in the cross-cutting step forming step, 상기 웨이퍼의 활성면에 포토레지스트를 도포하는 과정과,Applying photoresist to the active surface of the wafer; 노광작업을 통해 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 십자형 절단선 패턴으로 웨이퍼를 노출시키는 과정과,Exposing the wafer with a cross-sectional cutting line pattern at each adjacent point of the rectangular edges of the chip unit regions through an exposure operation; 습식식각 공정으로 십자형 절단선 패턴을 에칭하여 상기 십자형 절단선을 형성하는 과정이 수행되는 것을 특징으로 하는 레이저 다이오드 제조를 위한 웨이퍼 절단 방법.And etching the cross-cut line pattern by a wet etching process to form the cross-cut line. 가상의 사각형으로 구획되는 칩 단위 영역이 반복적으로 배열된 레이저 다이오드 제조용 웨이퍼 본체; 및A wafer body for manufacturing a laser diode, in which chip unit regions partitioned into virtual rectangles are repeatedly arranged; And 상기 칩 단위 영역들의 사각 모서리가 인접하는 지점마다 형성된 십자형 절단선;을 포함하고,And a cross-shaped cutting line formed at each adjacent point of a rectangular edge of the chip unit regions. 상기 십자형 절단선에 있어서, 메사 패턴에 대하여 수직으로 위치하게 되는 가로 절단선의 길이가, 상기 가로 절단선이 놓여진 사각형의 변의 길이에 대하여 33% 초과 87% 이하인 것을 특징으로 하는 레이저 다이오드 제조를 위한 웨이퍼 구조.In the cross-shaped cutting line, the length of the horizontal cutting line which is positioned perpendicular to the mesa pattern is more than 33% and 87% or less with respect to the length of the side of the square on which the horizontal cutting line is placed, the wafer for laser diode manufacturing rescue. 제4항에 있어서,The method of claim 4, wherein 상기 십자형 절단선에 있어서, 상기 가로 절단선과 직교하는 세로 절단선은, 상기 세로 절단선이 놓여진 상기 사각형의 변의 길이에 대하여 60% 초과 100% 이하인 것을 특징으로 하는 레이저 다이오드 제조를 위한 웨이퍼 구조.In the cross-shaped cutting line, the vertical cutting line orthogonal to the horizontal cutting line is a wafer structure for laser diode manufacturing, characterized in that more than 60% and 100% or less with respect to the length of the sides of the square on which the vertical cutting line is placed.
KR1020070050982A 2007-05-25 2007-05-25 Method of breaking laser diode wafer and wafer structure for the same KR100857939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070050982A KR100857939B1 (en) 2007-05-25 2007-05-25 Method of breaking laser diode wafer and wafer structure for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050982A KR100857939B1 (en) 2007-05-25 2007-05-25 Method of breaking laser diode wafer and wafer structure for the same

Publications (1)

Publication Number Publication Date
KR100857939B1 true KR100857939B1 (en) 2008-09-09

Family

ID=40022932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050982A KR100857939B1 (en) 2007-05-25 2007-05-25 Method of breaking laser diode wafer and wafer structure for the same

Country Status (1)

Country Link
KR (1) KR100857939B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168075A (en) 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk Manufacture of semiconductor device
KR20040008542A (en) * 2002-07-18 2004-01-31 엘지전자 주식회사 Method for cutting semiconductor wafer
KR20050070647A (en) * 2003-12-30 2005-07-07 엘지전자 주식회사 Method for dicing a substrate on which a semiconductor laser diode is formed
KR20060064777A (en) * 2004-12-09 2006-06-14 엘지전자 주식회사 Method for cutting substrate formed semiconductor laser diode thereon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168075A (en) 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk Manufacture of semiconductor device
KR20040008542A (en) * 2002-07-18 2004-01-31 엘지전자 주식회사 Method for cutting semiconductor wafer
KR20050070647A (en) * 2003-12-30 2005-07-07 엘지전자 주식회사 Method for dicing a substrate on which a semiconductor laser diode is formed
KR20060064777A (en) * 2004-12-09 2006-06-14 엘지전자 주식회사 Method for cutting substrate formed semiconductor laser diode thereon

Similar Documents

Publication Publication Date Title
US9735056B2 (en) Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage
US9455173B2 (en) Semiconductor piece manufacturing method
US9997363B2 (en) Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition
US20200083662A1 (en) Iii-v chip preparation and integration in silicon photonics
JP2009099681A (en) Substrate dicing method
KR20110055912A (en) Method for forming fine pattern in semiconductor device
KR20040020827A (en) Semiconductor chip and fabrication method thereof
CN108666207B (en) Method for manufacturing semiconductor element
US11245049B2 (en) Method of manufacturing optoeletronic device epitaxial structure
US9865776B2 (en) Method for separating regions of a semiconductor layer
KR101139964B1 (en) dicing method of semiconductor device
US5827756A (en) Method of manufacturing semiconductor device
KR20070074937A (en) Method for dicing semiconductor wafer using trench along scribe lane
US8853057B2 (en) Method for fabricating semiconductor devices
JP2005285853A (en) Semiconductor wafer, manufacturing method thereof, and manufacturing method of semiconductor device
KR100857939B1 (en) Method of breaking laser diode wafer and wafer structure for the same
CN109417266B (en) III-V chip preparation and integration in silicon photonics
JP2009044020A (en) Semiconductor wafer and method of manufacturing the same
KR100669101B1 (en) Method of manufacturing a pattern structure and Method of manufacturing a trench using the same
KR101088392B1 (en) Light emitting device chip and manufacturing method thereof
JP2008282979A (en) Semiconductor light-emitting element, and manufacturing method thereof
US20240055267A1 (en) Method for producing a substrate having a structured surface, and substrate having a structured surface
CN219247146U (en) Laser diode wafer
JP2019050312A (en) Manufacturing method for light-emitting device
KR101042189B1 (en) Manufacturing method of nitride light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee