JP2007127972A - 画像表示調整装置 - Google Patents
画像表示調整装置 Download PDFInfo
- Publication number
- JP2007127972A JP2007127972A JP2005322439A JP2005322439A JP2007127972A JP 2007127972 A JP2007127972 A JP 2007127972A JP 2005322439 A JP2005322439 A JP 2005322439A JP 2005322439 A JP2005322439 A JP 2005322439A JP 2007127972 A JP2007127972 A JP 2007127972A
- Authority
- JP
- Japan
- Prior art keywords
- value
- difference
- register
- signal
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】表示画像に対して強調係数の値を自動調整し、過強調による画質劣化を小規模回路で抑制でき、かつ各パネル、各画像に適応した最適な強調係数を設定でき、汎用性のある画像表示調整装置を提供することである。
【解決手段】入力信号f1をメモリ手段102に1フレーム分保持させた1フレーム前の入力信号f0と現入力信号f1との差分を差分手段103で得、この差分信号(f1−f0)に乗算手段106にて強調係数αを乗算し、その乗算出力信号α(f1−f0)を補正データとして現入力信号f1に加算手段107で加算することにより、応答性を改善した出力信号を得る画像表示調整装置において、入力信号f1又は差分信号(f1−f0)を入力し、その信号に所定のデコードを行い、そのデコード値を用いて入力信号又は差分信号に適応した強調係数αを出力する強調係数制御手段104,105を設けた。
【選択図】 図1
【解決手段】入力信号f1をメモリ手段102に1フレーム分保持させた1フレーム前の入力信号f0と現入力信号f1との差分を差分手段103で得、この差分信号(f1−f0)に乗算手段106にて強調係数αを乗算し、その乗算出力信号α(f1−f0)を補正データとして現入力信号f1に加算手段107で加算することにより、応答性を改善した出力信号を得る画像表示調整装置において、入力信号f1又は差分信号(f1−f0)を入力し、その信号に所定のデコードを行い、そのデコード値を用いて入力信号又は差分信号に適応した強調係数αを出力する強調係数制御手段104,105を設けた。
【選択図】 図1
Description
本発明は、液晶ディスプレイなどの表示デバイスにおいて、画像表示の応答特性を改善し、高画質な動画表示を可能とする画像表示調整装置に関する。
近年の平面形ディスプレイ(以下FPD:Flat Panel Displayと称す)においては、大型化,高解像度化が進んでおり、液晶ディスプレイにおいても特に大型化、高画質化が要求されている。FPDの中でも、特に液晶ディスプレイは身近なものとなっており、最も注目されている。それ故に、高画質化での更なる要望が高い。しかし、液晶ディスプレイは、他のFPDよりも表示の応答速度が遅いという問題がある。
以下に、液晶ディスプレイにおける液晶パネルの応答特性について示す。図28において、(a)は液晶層内部の電圧波形、(b)は応答速度改善後の電圧波形を示している。
液晶パネルは、液晶層間に、表示したい階調に応じた電圧を印加して液晶分子の配向を変化させることによって、バックライトの透過光量を制御し、画像表示を行っている。ここで、階調表示を行うための印加電圧は、液晶容量、液晶駆動回路との接続抵抗によるCR時定数等の要因により、図28(a)に示すように目標階調電圧に到達するまで、多くの時間を要してしまい、これが、応答特性の遅さに繋がっている。特に動きのある動画画像においては、従来のCRT等に比べ、応答特性の遅さが顕著にみられ、残像が残ってしまう。また、この応答特性は、個々の各パネルにおいて均等になっていないという問題もある。
ここで、前記応答特性を改善するために、一般的に利用される技術の一つとして、オーバードライブ(以下LAO:Level Adaptive Overdriveと称す)駆動法が知られている。このLAO駆動法は、現フレームデータにおける階調電圧より高い駆動電圧或いはより低い駆動電圧を液晶表示パネルに供給することにより、データの立上り、又は立下り時間を短縮し、応答性を改善するものである。ここで、LAO駆動法による改善データの一般的な式の一例を、以下に示す。
LAO=α(f1−f0)+f1 … 式(1)
ここで、LAO:改善データ、α:強調係数、f0:前フレームデータ、f1:現フレームデータとする。
ここで、LAO:改善データ、α:強調係数、f0:前フレームデータ、f1:現フレームデータとする。
上式(1)は、現フレームと前フレームの差分値に強調係数αを乗算し、その乗算後のデータを、応答速度改善用の補正データとして、現フレームデータに加算する。それにより、液晶の応答速度を擬似的に向上させた改善データを得るものである。これは、図28(b)に示すように、液晶駆動波形の立ち上がり、又は立ち下がり時に、一時的に目標階調レベルよりも高いレベル又は低いレベルの補正データが加えられることにより、目標階調レベルに到達するまでの時間を短縮させることができる。このようなLAO駆動法は、公知例として特許文献1などで紹介されている。
しかし、このLAO駆動法による技術において、特定の画像を表示した場合に、画質劣化するという問題が生ずる。なお、以下の説明で、[dec]は10進数、[hex]は16進数を表している。
その一例として、図29(a),(b)に示すような過強調による画像劣化例を示す。図29(a)に示すような、背景階調レベル127[dec]の表示Pに階調レベル255[dec]の表示Qがあり、この階調レベル255[dec]の表示Qが図29(b)のように移動した場合、移動後の移動前の位置におけるデータの階調レベルは、その階調データとしては127[dec]になるべきであるが、前式(1)LAOの式による応答性改善が実行されることにより、改善後のデータLAOとして、LAO=α(127−255)+127となる。ここで、LAOは強調係数αの値に依存するが、他の画像でα=0.5が最適値であり、ここでもその値を固定値として利用することとする。その場合、LAO=0.5×(127−255)+127=63[dec]となる。よって、図28(b)の表示Qの移動後における移動前の位置の階調レベルは先の計算により63[dec]となり、背景階調レベル127[dec]に対し、大きく黒く歪んでしまうという問題を生じる。このように、α値の設定は、表示画像、並びに表示パネルにも依存し、α値固定であると上記のような動画像に対し、弊害が出てしまう。
一方、特許文献2においても、LAO駆動法を用いる例が記載されており、画像データの階調ごとに、前記α値に相当する強調変換パラメータ(OSパラメータ)をROMに記憶して、画像データのレベルに応じてROMに格納されているパラメータを読み出して使用することが記載されている。
しかしながら、特許文献2に記載の例では、ROMの使用によって回路規模が大きくなる一方、個々の液晶パネル毎に、応答特性を計測し、ROMへのパラメータを決める作業が必要であり、大きな手間がかかる。また、どのパネルにも適応可能とするように汎用性を持たせるとすると、前記ROMサイズが大きくなり、回路規模が増大する欠点がある。
特開平7−20828号公報
特開2005−173525号公報
そこで、本発明は、上記の問題に鑑み、表示画像に対して強調係数(α)の値を自動調整し、上記のような過強調による画質劣化を小規模回路で抑制することができ、かつ各パネル、各画像に適応した最適な強調係数を設定することを可能とし、汎用性のある画像表示調整装置を提供することを目的とするものである。
本発明の一態様によれば、入力信号を1フレーム保持するメモリ手段と、そのメモリ手段に保持された1フレーム前の入力信号と現入力信号との差分信号を得る差分手段と、前記差分手段からの差分信号に強調係数を乗算する乗算手段と、前記乗算手段の出力信号を現入力信号に加算する加算手段と、前記入力信号又は前記差分信号を入力し、その信号に対して所定のデコードを行い、そのデコード値を用いて前記入力信号又は前記差分信号に適応した前記強調係数を出力する強調係数制御手段とを具備したことを特徴とする画像表示調整装置が提供される。ここで、デコードとは、ある信号を入力し、その信号の変化に対して別の変化特性を持った信号に変換する機能を言い、出力される変換信号をデコード値としている。
本発明によれば、表示画像に対し、強調係数の値を自動調整し、過強調による画質劣化を小規模回路で抑制することができ、かつ各パネル、各画像に適応した最適な強調係数を設定することを可能とし、汎用性のある画像表示調整装置を実現できる。
発明の実施の形態について図面を参照して説明する。
[第1の実施形態]
図1は本発明の第1の実施形態による画像表示調整装置のブロック図を示している。図1乃至図5を用いて説明する。
[第1の実施形態]
図1は本発明の第1の実施形態による画像表示調整装置のブロック図を示している。図1乃至図5を用いて説明する。
図1において、画像表示調整装置100は、映像信号の入力端子101と、1フレーム分の映像信号を蓄えることが可能なフレームメモリ102と、現フレームの入力映像信号f1と前記フレームメモリ102からの1フレーム前の映像信号f0との差分をとり、フレーム間の階調差(f1−f0)を検出する差分手段である差分器103と、自動的に最適なα値を得るために、入力映像信号に対して所定のデコードを行うαデコード値生成回路104と、このαデコード値生成回路104からのデコード値を用いて最適なα値を選択するα値選択回路105と、前記差分器103からのフレーム間の階調差(f1−f0)と前記α値選択回路105で選択される最適な強調係数αを乗算し、応答速度改善のための補正データ{α(f1−f0)}を生成する乗算手段である乗算器106と、現在の入力映像信号f1と応答速度改善のための補正データ{α(f1−f0)}とを加算し、改善データ{α(f1−f0)+f1}を出力する加算手段である加算器107と、を備えている。これにより、出力端子108より、現在の入力映像信号f1と応答速度改善用の補正データ{α(f1−f0)}が加わったデータが出力映像信号として出力され、前記LAOの式(1)を実現する回路構成としている。出力端子108からの改善された出力映像信号は、後段の極性反転回路(図示せず)を経て液晶パネルに供給される。なお、αデコード値生成回路104及びα値選択回路105は、強調係数制御手段を構成している。
図1の本第1の実施形態では、予め決めた強調係数αをROM等から読み出して乗算器106に与えるものではなく、入力映像信号に基づいてαデコード値生成回路104及びα値選択回路105で入力映像信号レベルに応じて自動的に生成して乗算器106に供給するものであり、適切なα値を小回路規模で供給できる。
次に、前記におけるαデコード値生成回路104、α値選択回路105について図2乃至図4を参照して説明する。
まず、本実施形態では入力映像信号を8bit(0〜255[dec])で取り扱うことを前提とした場合を想定しているものである。ここで、αデコード値生成回路104は、図2に示す構成とし、差分器201により、入力映像信号から127[dec](128[dec]でも構わない)を減算し、その差分データを絶対値回路(以下、ABS回路)202により、絶対値化する。これは、α値過強調による画質劣化は主に中間調部分で生じ、中間調(127dec)付近ではα値を小さく設定する必要があり、中間調から離れた階調ほどα値を大きく設定する。よって、絶対値化されたデータは、127(中間調)を中心として0〜128[dec]で表すことができ、図3に示すような特性を実現できることとする。図3では、横軸を(入力映像信号)−127とし、縦軸をα値とする特性としている。
まず、本実施形態では入力映像信号を8bit(0〜255[dec])で取り扱うことを前提とした場合を想定しているものである。ここで、αデコード値生成回路104は、図2に示す構成とし、差分器201により、入力映像信号から127[dec](128[dec]でも構わない)を減算し、その差分データを絶対値回路(以下、ABS回路)202により、絶対値化する。これは、α値過強調による画質劣化は主に中間調部分で生じ、中間調(127dec)付近ではα値を小さく設定する必要があり、中間調から離れた階調ほどα値を大きく設定する。よって、絶対値化されたデータは、127(中間調)を中心として0〜128[dec]で表すことができ、図3に示すような特性を実現できることとする。図3では、横軸を(入力映像信号)−127とし、縦軸をα値とする特性としている。
次に、α値選択回路105について図4を用いて、具体的に説明する。
α値選択回路105は、前記αデコード値生成回路104で生成されたαデコード値(0〜128[dec])を受け、所望のα値を選択する。本構成では、図4に示すように、α値選択回路105は、テーブルを有し、αデコード値の変化に対してα値0.00000〜1.00000[倍]を0.00781刻みで変化する構成としている。このように、本実施形態では、入力映像信号に応じて図3に示す特性のように、中間調付近ではα値を小さく設定することを可能とし、α値は中間調からの離間度合いに応じてリニアに変化するV字特性となっている。
α値選択回路105は、前記αデコード値生成回路104で生成されたαデコード値(0〜128[dec])を受け、所望のα値を選択する。本構成では、図4に示すように、α値選択回路105は、テーブルを有し、αデコード値の変化に対してα値0.00000〜1.00000[倍]を0.00781刻みで変化する構成としている。このように、本実施形態では、入力映像信号に応じて図3に示す特性のように、中間調付近ではα値を小さく設定することを可能とし、α値は中間調からの離間度合いに応じてリニアに変化するV字特性となっている。
前述より、本実施形態では、αデコード値生成回路104は、入力映像信号の中間調レベルにおいてα値を基準となる最小値に設定し、入力映像信号が中間調レベルに対して生じる差分値の大小に応じてα値を増減させるデコード機能を有し、そのデコード値に基づいてα値選択回路105でα値を決定することができる。
なお、本実施形態では、α値をリニアに生成することを前提にしているが、前記したように、α値は個々のパネル特性に依存するものであり、パネル特性に適合したノンリニア特性でも良い。
以上により、入力映像信号に最適なαを生成し、式(1)に示す改善データLAOを実現する。
次に、本実施形態の効果について、前記した図29での問題の表示画像について、図5を用いて説明する。図5は図29と同様、背景階調レベル127[dec]の表示Pに階調レベル255[dec]の表示Qがあり、階調レベル255[dec]の表示Qが移動することとする。ここで、前述で問題となっていた移動前の位置におけるデータは前記LAOの式(1)から、
LAO=α(127−255)+127 … 式(2)
尚、本実施形態で得られるα値は、αデコード値生成回路104より、入力映像信号(127[dec])−127[dec]=0[dec]となる。よってα値は、図4からα値=0.00000[倍]が得られる。よって、式(2)は、LAO=0.00000×(127−255)+127=127[dec]となり、移動前の位置におけるデータ127[dec]の値となり、過強調による画質劣化を抑制できることとなる。入力映像信号から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
LAO=α(127−255)+127 … 式(2)
尚、本実施形態で得られるα値は、αデコード値生成回路104より、入力映像信号(127[dec])−127[dec]=0[dec]となる。よってα値は、図4からα値=0.00000[倍]が得られる。よって、式(2)は、LAO=0.00000×(127−255)+127=127[dec]となり、移動前の位置におけるデータ127[dec]の値となり、過強調による画質劣化を抑制できることとなる。入力映像信号から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
[第2の実施形態]
次に、本発明の第2の実施形態による画像表示調整装置100Aについて、図6から図8を用いて説明する。
図6は本発明の第2の実施形態における画像表示調整装置の構成図であり、前述の第1の実施形態と大きく異なる点は、設定レジスタ601が設けられており、αデコード値生成回路602とα値選択回路603については、この設定レジスタ601により外部(例えばマイクロコンピュータ)より制御可能としている点である。設定レジスタ601は、αデコード値生成回路602を制御するビットシフトレジスタ604と、α値選択回路603のαテーブル値を制御するαテーブル値選択レジスタ605と、入力信号の中間調レベルにおいてα値を0〜上限値(例えば1)の間の所定値に調整する(即ちオフセットを付ける)オフセット調整レジスタ606と、α値の上限値を制御するリミッタ制御レジスタ607とを備えている。なお、前記設定レジスタ601、αデコード値生成回路602及びα値選択回路603以外の構成要素については、第1の実施形態と同様の構成で且つ同様の動作をすることとする。なお、αデコード値生成回路602、α値選択回路603及び設定レジスタ601は、強調係数制御手段を構成している。
次に、本発明の第2の実施形態による画像表示調整装置100Aについて、図6から図8を用いて説明する。
図6は本発明の第2の実施形態における画像表示調整装置の構成図であり、前述の第1の実施形態と大きく異なる点は、設定レジスタ601が設けられており、αデコード値生成回路602とα値選択回路603については、この設定レジスタ601により外部(例えばマイクロコンピュータ)より制御可能としている点である。設定レジスタ601は、αデコード値生成回路602を制御するビットシフトレジスタ604と、α値選択回路603のαテーブル値を制御するαテーブル値選択レジスタ605と、入力信号の中間調レベルにおいてα値を0〜上限値(例えば1)の間の所定値に調整する(即ちオフセットを付ける)オフセット調整レジスタ606と、α値の上限値を制御するリミッタ制御レジスタ607とを備えている。なお、前記設定レジスタ601、αデコード値生成回路602及びα値選択回路603以外の構成要素については、第1の実施形態と同様の構成で且つ同様の動作をすることとする。なお、αデコード値生成回路602、α値選択回路603及び設定レジスタ601は、強調係数制御手段を構成している。
そこで、設定レジスタ601、αデコード値生成回路602、α値選択回路603を中心に図7乃至図12を用いて、本第2の実施形態の動作説明を行う。
まず、図7に本実施形態におけるαデコード値生成回路602を示す。第1の実施形態での図2の構成に対し、ABS回路202の後にビットシフト回路701を設け、設定レジスタ601内のビットシフトレジスタ604から出力される値を受け、ABS回路202の絶対値化後のデータを、ビットシフトする構成としている。
ビットシフト回路701は、ビットシフトレジスタ604の値=0の時、ビットシフトしない、ビットシフトレジスタ604の値=1の時、1ビット(bit)シフト、ビットシフトレジスタ604の値=2の時、2ビットシフト、ビットシフトレジスタ604の値=3の時、3ビットシフトする構成とする。これらビットシフト制御により、前記第1の実施形態のαデコード値(0〜128[dec]=0〜80[hex])は、1ビットシフトでは、αデコード値(0〜64[dec]=0〜40[hex])、2ビットシフトでは、αデコード値(0〜32[dec]=0〜20[hex])、3ビットシフトでは、αデコード値(0〜16[dec]=0〜10[hex])となり、αデコード値を可変できるので、入力映像信号におけるα値の割り振り方を容易に可変でき、α値の汎用度を小回路規模で高めることができる。
このように、前記設定レジスタ601内にビットシフトレジスタ604を設け、αデコード値生成回路602内のビットシフト回路701を設けることで、αデコード値をビットシフトさせることを可能とし、α値の汎用性をより高めることができる。つまり、ビットシフトレジスタ604は、右に1ビットずつシフトするごとにαデコード値を1/2の倍数倍にでき、左に1ビットずつシフトするごとにαデコード値を2の倍数倍にすることができるので、図8(a)に示すように液晶パネルの種類や、個々の液晶パネルの特性差(特性ばらつき)に応じてα値の変化の度合い(割合)を変えて、各パネルの特性に合ったα値設定を行い易くできる。
次に、図9のα値選択回路603について説明する。図10は図9における一方のテーブル値801を示す図、図11は図9におけるもう一方のテーブル値を示す図である。
α値選択回路603は、異なる複数(図では2つ)のα値のテーブル801,802を有し、設定レジスタ601内のαテーブル値選択レジスタ605の値を受け、αテーブル値選択レジスタ605の値=0の場合、図10に示すテーブル801の値を有効とし、αテーブル値選択レジスタ605の値=1の場合、図11に示すテーブル802の値を有効とする。ここでも、設定レジスタ601内にαテーブル値選択レジスタ605を設けることにより、図12に示すように異なる2つのαテーブル値を選択できるので、更にαの汎用度を高めることができる。図12はαデコード値の範囲は一定で、α値の上限を変化させた場合の特性となっている。
α値選択回路603は、異なる複数(図では2つ)のα値のテーブル801,802を有し、設定レジスタ601内のαテーブル値選択レジスタ605の値を受け、αテーブル値選択レジスタ605の値=0の場合、図10に示すテーブル801の値を有効とし、αテーブル値選択レジスタ605の値=1の場合、図11に示すテーブル802の値を有効とする。ここでも、設定レジスタ601内にαテーブル値選択レジスタ605を設けることにより、図12に示すように異なる2つのαテーブル値を選択できるので、更にαの汎用度を高めることができる。図12はαデコード値の範囲は一定で、α値の上限を変化させた場合の特性となっている。
このように、αテーブル値選択レジスタ605についても、入力されるαデコード値に応じてα値を選択する際に、αデコード値に対してあらかじめ複数のα選択用テーブルを備えたα値選択回路603に対して使用すべきα選択用テーブルを指定することが可能であり、α値の各種パネルに対する汎用性を高めることができる。
更に、図8(b)に示すようにオフセット調整レジスタ606及びリミッタ制御レジスタ607にて中間調レベルにおけるα値のオフセットを調整したり、α値の上限値を制御することができる。
上記設定レジスタ601を構成するビットシフトレジスタ604、αテーブル値選択レジスタ605、オフセット調整レジスタ606及びリミッタ制御レジスタ607は、ハードウェア的にはフリップフロップ(FF)回路からなるラッチ回路で構成され、外部のマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
なお、本第2の実施形態では、前記異なるαテーブル値を2つ利用した構成を示しているが、このテーブル値を複数個用意する構成とすれば、汎用度は更に上がる。
前述より、設定レジスタ601、αデコード値生成回路602、α値選択回路603以外の構成要素は、第1の実施形態と同様の動作をすることから、本実施形態では、上記設定レジスタ601、αデコード値生成回路602、α値選択回路603を設けることにより、入力映像信号から最適なα値を自動選択でき、且つ小回路規模でα設定値の汎用度を上げ、第1の実施形態と同様に過強調を抑制し、高画質化を実現することができる。
[第3の実施形態]
次に、本発明の第3の実施形態による画像表示調整装置100Bについて、図13乃至図15を用いて説明する。第1の実施形態と同一部分には同一符号を付して説明する。
図13は本発明の第3の実施形態による画像表示調整装置の構成図である。画像表示調整装置100Bは、映像信号の入力端子101と、1フレーム分の映像信号を蓄えることが可能な第1の実施形態と同様なフレームメモリ102と、現フレームの入力映像信号f1と前記フレームメモリ102からの1フレーム前の映像信号f0との差分をとり、フレーム間の階調差(f1−f0)を検出する差分手段である第1の実施形態と同様な差分器103と、自動的に最適なα値を得るために、入力映像信号f1と1フレーム前の映像信号f0の差分信号901に対して所定のデコードを行うαデコード値生成回路902と、このαデコード値生成回路902からのデコード値を用いて最適なα値を選択するα値選択回路105と、前記差分器103からのフレーム間の階調差(f1−f0)と前記α値選択回路105で選択される最適な強調係数αを乗算し、応答速度改善のための補正データ{α(f1−f0)}を生成する乗算手段である乗算器106と、現在の入力映像信号f1と応答速度改善のための補正データ{α(f1−f0)}とを加算し、改善データ{α(f1−f0)+f1}を出力する加算手段である加算器107と、を備えている。これにより、出力端子108より、現在の入力映像信号f1と応答速度改善用の補正データ{α(f1−f0)}が加わったデータが出力映像信号として出力され、前記LAOの式(1)を実現する回路構成としている。出力端子108からの改善された出力映像信号は、後段の極性反転回路(図示せず)を経て液晶パネル(図示せず)に供給される。なお、αデコード値生成回路902及びα値選択回路105は、強調係数制御手段を構成している。
次に、本発明の第3の実施形態による画像表示調整装置100Bについて、図13乃至図15を用いて説明する。第1の実施形態と同一部分には同一符号を付して説明する。
図13は本発明の第3の実施形態による画像表示調整装置の構成図である。画像表示調整装置100Bは、映像信号の入力端子101と、1フレーム分の映像信号を蓄えることが可能な第1の実施形態と同様なフレームメモリ102と、現フレームの入力映像信号f1と前記フレームメモリ102からの1フレーム前の映像信号f0との差分をとり、フレーム間の階調差(f1−f0)を検出する差分手段である第1の実施形態と同様な差分器103と、自動的に最適なα値を得るために、入力映像信号f1と1フレーム前の映像信号f0の差分信号901に対して所定のデコードを行うαデコード値生成回路902と、このαデコード値生成回路902からのデコード値を用いて最適なα値を選択するα値選択回路105と、前記差分器103からのフレーム間の階調差(f1−f0)と前記α値選択回路105で選択される最適な強調係数αを乗算し、応答速度改善のための補正データ{α(f1−f0)}を生成する乗算手段である乗算器106と、現在の入力映像信号f1と応答速度改善のための補正データ{α(f1−f0)}とを加算し、改善データ{α(f1−f0)+f1}を出力する加算手段である加算器107と、を備えている。これにより、出力端子108より、現在の入力映像信号f1と応答速度改善用の補正データ{α(f1−f0)}が加わったデータが出力映像信号として出力され、前記LAOの式(1)を実現する回路構成としている。出力端子108からの改善された出力映像信号は、後段の極性反転回路(図示せず)を経て液晶パネル(図示せず)に供給される。なお、αデコード値生成回路902及びα値選択回路105は、強調係数制御手段を構成している。
ここで、本第3の実施形態の特徴として、第1の実施形態と大きく異なる点は、αデコード値生成回路902である。第1の実施形態におけるαデコード値生成回路104は入力映像信号からαデコード値を生成していたが、本実施形態では、入力映像信号f1と1フレーム前映像信号f0の差分結果を示す差分信号901からαデコード値を生成する構成としている。ここで、第1の実施形態及び第2の実施形態と同様に本実施形態のα値においても、前記フレーム差分信号901が中間レベル付近であれば、α値を低く設定する必要がある。よって、α値とフレーム差分信号901の関係も、第1の実施形態の図3の横軸をフレーム差分信号901と置き換えた場合と同じの特性にしたい。
そこで、図14に本実施形態におけるαデコード値生成回路902の具体的な構成を示す。
図14において、フレーム差分信号901は、−255〜255[dec]の範囲をとる。そこで、第1のABS回路1001で絶対値化を行い、0〜255[dec]をとる形とする。その後、差分器1002によって127[dec]を引き、第2のABS回路1003で絶対値化することにより、前記第1の実施形態のように、127[dec]を中心として0〜128[dec]に遷移するαデコード値が生成できる。前述したように、本第3の実施形態の特徴として、第1の実施形態と異なる点は、前記αデコード値生成回路902のαデコード値の生成方法を、フレーム差分信号901に基づいて生成することとし、他の動作は第1の実施形態と同様であるため、本第3の実施形態においては、フレーム差分信号901から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
図14において、フレーム差分信号901は、−255〜255[dec]の範囲をとる。そこで、第1のABS回路1001で絶対値化を行い、0〜255[dec]をとる形とする。その後、差分器1002によって127[dec]を引き、第2のABS回路1003で絶対値化することにより、前記第1の実施形態のように、127[dec]を中心として0〜128[dec]に遷移するαデコード値が生成できる。前述したように、本第3の実施形態の特徴として、第1の実施形態と異なる点は、前記αデコード値生成回路902のαデコード値の生成方法を、フレーム差分信号901に基づいて生成することとし、他の動作は第1の実施形態と同様であるため、本第3の実施形態においては、フレーム差分信号901から最適なα値を自動選択でき、且つ小回路規模で過強調を抑制し、高画質化を実現することができる。
ここで、本実施形態のα値においても、前記フレーム差分信号901が中間レベル付近であれば、α値を低く設定する必要があり、中間レベルから離れたレベルほどα値を大きく設定する。このときの第3の実施形態におけるα値の選択特性を図15に示している。よって、絶対値化されたデータは、127(中間レベル)を中心として0〜128[dec]で表すことができ、図15では、横軸を│フレーム差分信号│−127とし、縦軸をα値とする特性となっている。
このように、本実施形態では、入力映像信号に応じて図15に示す特性のように、中間レベル付近ではα値を小さく設定することを可能とし、α値は中間レベルからの離間度合いに応じてリニアに変化する特性となっている。
前述より、本実施形態では、αデコード値生成回路902は、差分信号の中間レベルにおいてα値を基準となる最小値に設定し、差分信号が中間レベルに対して生じる差分値の大小に応じてα値を増減させるデコード機能を有し、そのデコード値に基づいてα値選択回路105でα値を決定することができる。
なお、本実施形態では、α値をリニアに生成することを前提にしているが、前記したように、α値は個々のパネル特性に依存するものであり、パネル特性に適合したノンリニア特性でも良い。
[第4の実施形態]
次に、本発明の第4の実施形態による画像表示調整装置100Cについて、図16乃至図19を用いて説明する。
図16は本発明の第4の実施形態による画像表示調整装置の構成図である。前述した第2の実施形態と同一部分には同一符号を付して説明する。第2の実施形態と同様に、ビットシフトレジスタ604とαテーブル値選択レジスタ605を備えた設定レジスタ601を使用する例を示している。
次に、本発明の第4の実施形態による画像表示調整装置100Cについて、図16乃至図19を用いて説明する。
図16は本発明の第4の実施形態による画像表示調整装置の構成図である。前述した第2の実施形態と同一部分には同一符号を付して説明する。第2の実施形態と同様に、ビットシフトレジスタ604とαテーブル値選択レジスタ605を備えた設定レジスタ601を使用する例を示している。
図16において、第2の実施形態と大きく異なる点は、第3の実施形態で示した入力映像信号f1と1フレーム前の映像信号f0の差分信号901からαデコード値を生成する構成としている点である。よって、αデコード値生成回路1101の構成が第2の実施形態と異なり、他の動作については第2の実施形態と同様である。即ち、前述した図13における第3の実施形態のαデコード値生成回路902及びα値選択回路105に対し、第2の実施形態と同様な動作をする設定レジスタ601を追加した構成としている。設定レジスタ601は、αデコード値生成回路602を制御するビットシフトレジスタ604と、α値選択回路603のαテーブル値を制御するαテーブル値選択レジスタ605と、入力信号の中間調レベルにおいてα値を0〜上限値(例えば1)の間の所定値に調整する(即ちオフセットを付ける)オフセット調整レジスタ606と、α値の上限値を制御するリミッタ制御レジスタ607とを備えている。なお、αデコード値生成回路1101、α値選択回路603及び設定レジスタ601は、強調係数制御手段を構成している。
なお、本実施形態の設定レジスタ601を構成するビットシフトレジスタ604及びαテーブル値選択レジスタ605についても、第2の実施形態の場合と同様に、ハードウェア的にはフリップフロップ(FF)回路からなるラッチ回路で構成され、外部のマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
そこで、図17を用いて、αデコード値生成回路1101の詳細を説明する。
図17は、αデコード値生成回路1101の構成を示しており、前述した図12における第3の実施形態のαデコード値生成回路902に対し、第2の実施形態で示したと同様な動作をする設定レジスタ601、ビットシフト回路701を追加した構成としている。よって図17のαデコード値生成回路1101もビットシフトレジスタ604の値=0の時、ビットシフトしない、ビットシフトレジスタ604の値=1の時、1ビットシフト、ビットシフトレジスタ604の値=2の時、2ビットシフト、ビットシフトレジスタ604の値=3の時、3ビットシフトする構成とする。これらビットシフト制御により、前記第2の実施形態同様、αデコード値は、ビットシフトしない時(0〜128[dec]=0〜80[hex])、1ビットシフトした時、(0〜64[dec]=0〜40[hex])、2ビットシフトした時、(0〜32[dec]=0〜20[hex])、3ビットシフトした時、(0〜16[dec]=0〜10[hex])と第2の実施形態同様動作をすることとする。これにより、フレーム差分信号901におけるα値の割り振り方を可変でき、α値の汎用度を小回路規模で高めることができる。
図17は、αデコード値生成回路1101の構成を示しており、前述した図12における第3の実施形態のαデコード値生成回路902に対し、第2の実施形態で示したと同様な動作をする設定レジスタ601、ビットシフト回路701を追加した構成としている。よって図17のαデコード値生成回路1101もビットシフトレジスタ604の値=0の時、ビットシフトしない、ビットシフトレジスタ604の値=1の時、1ビットシフト、ビットシフトレジスタ604の値=2の時、2ビットシフト、ビットシフトレジスタ604の値=3の時、3ビットシフトする構成とする。これらビットシフト制御により、前記第2の実施形態同様、αデコード値は、ビットシフトしない時(0〜128[dec]=0〜80[hex])、1ビットシフトした時、(0〜64[dec]=0〜40[hex])、2ビットシフトした時、(0〜32[dec]=0〜20[hex])、3ビットシフトした時、(0〜16[dec]=0〜10[hex])と第2の実施形態同様動作をすることとする。これにより、フレーム差分信号901におけるα値の割り振り方を可変でき、α値の汎用度を小回路規模で高めることができる。
図18(a)はαデコード値をビットシフトしたときのα値の変化特性を示している。横軸を│フレーム差分信号│−127として、縦軸にα値を示している。ビットシフトレジスタ604の設定値を大きくすることによって、ビットシフト値を大きくするほど、αデコード値の範囲が狭くなるので、αデコード値に対するα値の変化の割合を大きく即ち粗くすることができ、またビットシフト値を小さくするほど、αデコード値の範囲が広くなるので、αデコード値に対するα値の変化の割合を小さくして微細なα値調整を可能とすることができる。αテーブル値選択レジスタ605についても、入力されるαデコード値に応じてα値を選択する際に、αデコード値に対して複数のα選択用テーブルを備えたα値選択回路603に対して使用すべきα選択用テーブルを指定することを可能としている。
図19はαテーブル値選択レジスタ605の設定値を変化したときの、αデコード値に対するα値の変化特性を示している。αデコード値の範囲は一定で、α値の上限を変化させた場合の特性となっている。
更に、図18(b)に示すようにオフセット調整レジスタ606及びリミッタ制御レジスタ607にて中間調レベルにおけるα値のオフセットを調整したり、α値の上限値を制御することができる。
ここで、本実施形態の特徴として、前述したように、第2の実施形態と異なる点は、αデコード値生成回路1101をフレーム差分信号901で生成することを特徴としており、他の動作は第2の実施形態同様であるため、本実施形態においても、フレーム差分信号901から最適なα値を自動選択でき、且つ小回路規模でα設定値の汎用度を上げ、第1の実施形態同様に過強調を抑制し、高画質化を実現することができる。
[第5の実施形態]
次に、本発明の第5の実施形態による画像表示調整装置100Dについて、図20乃至図23を用いて説明する。
図20は本発明の第5の実施形態における構成図であり、前述した第2の実施形態と異なる点は、第2の実施形態におけるαデコード値生成回路602とα値選択回路603を、入力範囲に応じたα値設定回路1202とし、設定レジスタ1203においても、入力範囲設定1レジスタ1204、入力範囲設定2レジスタ1205、入力範囲設定3レジスタ1206、入力範囲設定4レジスタ1207、α設定1レジスタ1208、α設定2レジスタ1209、α設定3レジスタ1210、α設定4レジスタ1211を有することとする。なお、入力範囲に応じたα値設定回路1202及び設定レジスタ1203は、強調係数制御手段を構成している。
次に、本発明の第5の実施形態による画像表示調整装置100Dについて、図20乃至図23を用いて説明する。
図20は本発明の第5の実施形態における構成図であり、前述した第2の実施形態と異なる点は、第2の実施形態におけるαデコード値生成回路602とα値選択回路603を、入力範囲に応じたα値設定回路1202とし、設定レジスタ1203においても、入力範囲設定1レジスタ1204、入力範囲設定2レジスタ1205、入力範囲設定3レジスタ1206、入力範囲設定4レジスタ1207、α設定1レジスタ1208、α設定2レジスタ1209、α設定3レジスタ1210、α設定4レジスタ1211を有することとする。なお、入力範囲に応じたα値設定回路1202及び設定レジスタ1203は、強調係数制御手段を構成している。
以下、本第5の実施形態の動作について説明する。
まず、入力映像信号101を前記入力範囲設定1レジスタ1204〜入力範囲設定4レジスタ1207で、図21に示すように、その入力範囲を設定できることとする。ここでは一例として、入力範囲設定1レジスタ1204=63[dec]、入力範囲設定2レジスタ1205=127[dec]、入力範囲設定3レジスタ1206=191[dec]、入力範囲設定4レジスタ1207=255[dec]と設定した場合を示しており、図21のような入力範囲を得ることとしている。そこで、α設定1レジスタ1208〜α設定4レジスタ1211は、図22に示すように前記で設定された各入力範囲のα値を設定するできることとする。ここでは、入力範囲0〜63[dec]では、α設定1レジスタ1208は0.5[倍]を設定し、入力範囲64〜128[dec]では、α設定2レジスタ1209は0.1[倍]を設定し、入力範囲129〜191[dec]では、α設定3レジスタ1210は0.1[倍]を設定し、入力範囲192〜255[dec]では、α設定4レジスタ1211は0.5[倍]を設定していることを示している。以上のように各入力範囲毎にα値の設定を入力範囲に応じたα値設定回路1202で行うこととする。
まず、入力映像信号101を前記入力範囲設定1レジスタ1204〜入力範囲設定4レジスタ1207で、図21に示すように、その入力範囲を設定できることとする。ここでは一例として、入力範囲設定1レジスタ1204=63[dec]、入力範囲設定2レジスタ1205=127[dec]、入力範囲設定3レジスタ1206=191[dec]、入力範囲設定4レジスタ1207=255[dec]と設定した場合を示しており、図21のような入力範囲を得ることとしている。そこで、α設定1レジスタ1208〜α設定4レジスタ1211は、図22に示すように前記で設定された各入力範囲のα値を設定するできることとする。ここでは、入力範囲0〜63[dec]では、α設定1レジスタ1208は0.5[倍]を設定し、入力範囲64〜128[dec]では、α設定2レジスタ1209は0.1[倍]を設定し、入力範囲129〜191[dec]では、α設定3レジスタ1210は0.1[倍]を設定し、入力範囲192〜255[dec]では、α設定4レジスタ1211は0.5[倍]を設定していることを示している。以上のように各入力範囲毎にα値の設定を入力範囲に応じたα値設定回路1202で行うこととする。
ここで、前述の第2の実施形態では、入力映像信号101で自動的にα値をテーブル設定してある値を利用するだけであったが、本第5の実施形態では、入力範囲を前記入力範囲設定1レジスタ1204〜入力範囲設定4レジスタ1207で、外部の制御手段から設定することができ、その入力範囲毎にα値も、α設定1レジスタ1208〜α設定4レジスタ1211で、外部の制御手段から設定できる構成としている。これにより、前述の第2の実施形態よりもα値、入力範囲の汎用性が上がり、液晶パネルの種類や、個々の液晶パネルの特性差(特性ばらつき)に応じてα値の変化の割合を変えて、各パネルの特性に合ったα値設定をより行い易くできる。第1乃至第4の実施形態では、αデコード値に対して線形(リニア)なα特性であったが、第5の実施形態では、図23に示すように入力映像信号レベルの範囲に対して非線形なα特性で対応可能としている。
上記設定レジスタ1203を構成する入力範囲設定1レジスタ1204〜入力範囲設定4レジスタ1207、及びα設定1レジスタ1208〜α設定4レジスタ1211についても、第2,第2の実施形態の場合と同様に、ハードウェア的にはフリップフロップ(FF)回路からなるラッチ回路で構成され、外部の制御手段であるマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
なお、本第5の実施形態は一例として、入力範囲を4通りとしたものであり、この設定数を増やせば、より精度の高くなるシステムとなる。
本第5の実施形態によれば、入力映像信号101から入力範囲設定1レジスタ1204〜入力範囲設定4レジスタ1207で、入力範囲を設定し、それに応じ、αの設定値もα設定1レジスタ1208〜α設定4レジスタ1211で設定できる構成としているので、前述の第2の実施形態と同様に過強調を抑制し、高画質化を実現することができる。また、更にα設定値の汎用度を上げることができる構成としている。
[第6の実施形態]
次に、本発明の第6の実施形態による画像表示調整装置100Eについて、図24乃至図27を用いて説明する。
図24は本発明の第6の実施形態における構成図であり、前述した第4の実施形態と異なる点は、第4の実施形態におけるαデコード値生成回路1101とα値選択回路603を、差分範囲に応じたα値設定回路1302とし、設定レジスタ1303においても、差分範囲設定1レジスタ1304、差分範囲設定2レジスタ1305、差分範囲設定3レジスタ1306、差分範囲設定4レジスタ1307、α設定1レジスタ1308、α設定2レジスタ1309、α設定3レジスタ1310、α設定4レジスタ1311を有することとする。なお、差分範囲に応じたα値設定回路1302及び設定レジスタ1303は、強調係数制御手段を構成している。
次に、本発明の第6の実施形態による画像表示調整装置100Eについて、図24乃至図27を用いて説明する。
図24は本発明の第6の実施形態における構成図であり、前述した第4の実施形態と異なる点は、第4の実施形態におけるαデコード値生成回路1101とα値選択回路603を、差分範囲に応じたα値設定回路1302とし、設定レジスタ1303においても、差分範囲設定1レジスタ1304、差分範囲設定2レジスタ1305、差分範囲設定3レジスタ1306、差分範囲設定4レジスタ1307、α設定1レジスタ1308、α設定2レジスタ1309、α設定3レジスタ1310、α設定4レジスタ1311を有することとする。なお、差分範囲に応じたα値設定回路1302及び設定レジスタ1303は、強調係数制御手段を構成している。
以下、本第6の実施形態の動作について説明する。
まず、フレーム差分信号901をABS回路1301で絶対値化し、前記差分範囲設定1レジスタ1304〜差分範囲設定4レジスタ1307で、図25に示すように、その差分範囲を設定できることとする。ここでは一例として、差分範囲設定1レジスタ1304=63[dec]、差分範囲設定2レジスタ1305=127[dec]、差分範囲設定3レジスタ1306=191[dec]、差分範囲設定4レジスタ1307=255[dec]と設定した場合を示しており、図25のような差分範囲を得ることとしている。そこで、α設定1レジスタ1308〜α設定4レジスタ1311は、図26に示すように前記で設定された各差分範囲のα値を設定するできることとする。ここでは、差分範囲0〜63[dec]では、α設定1レジスタ1308は0.5[倍]を設定し、差分範囲64〜128[dec]では、α設定2レジスタ1309は0.1[倍]を設定し、差分範囲129〜191[dec]では、α設定3レジスタ1310は0.1[倍]を設定し、差分範囲192〜255[dec]では、α設定4レジスタ1311は0.5[倍]を設定していることを示している。以上のように各差分範囲毎にα値の設定を差分範囲に応じたα値設定回路1302で行うこととする。
まず、フレーム差分信号901をABS回路1301で絶対値化し、前記差分範囲設定1レジスタ1304〜差分範囲設定4レジスタ1307で、図25に示すように、その差分範囲を設定できることとする。ここでは一例として、差分範囲設定1レジスタ1304=63[dec]、差分範囲設定2レジスタ1305=127[dec]、差分範囲設定3レジスタ1306=191[dec]、差分範囲設定4レジスタ1307=255[dec]と設定した場合を示しており、図25のような差分範囲を得ることとしている。そこで、α設定1レジスタ1308〜α設定4レジスタ1311は、図26に示すように前記で設定された各差分範囲のα値を設定するできることとする。ここでは、差分範囲0〜63[dec]では、α設定1レジスタ1308は0.5[倍]を設定し、差分範囲64〜128[dec]では、α設定2レジスタ1309は0.1[倍]を設定し、差分範囲129〜191[dec]では、α設定3レジスタ1310は0.1[倍]を設定し、差分範囲192〜255[dec]では、α設定4レジスタ1311は0.5[倍]を設定していることを示している。以上のように各差分範囲毎にα値の設定を差分範囲に応じたα値設定回路1302で行うこととする。
ここで、前述の第4の実施形態では、フレーム差分信号901で自動的にα値をテーブル設定してある値を利用するだけであったが、本第6の実施形態では、差分範囲を前記差分範囲設定1レジスタ1304〜差分範囲設定4レジスタ1307で、外部の制御手段から設定することができ、その差分範囲毎にα値も、α設定1レジスタ1308〜α設定4レジスタ1311で、外部の制御手段から設定できる構成としている。これにより、前述の第4の実施形態よりもα値、差分範囲の汎用性が上がり、液晶パネルの種類や、個々の液晶パネルの特性差(特性ばらつき)に応じてα値の変化の割合を変えて、各パネルの特性に合ったα値設定をより行い易くできる。第1乃至第4の実施形態では、αデコード値に対して線形(リニア)なα特性であったが、第6の実施形態では、図27に示すようにフレーム差分値の範囲に対して非線形なα特性で対応可能としている。
上記設定レジスタ1303を構成する差分範囲設定1レジスタ1304〜差分範囲設定4レジスタ1307、及びα設定1レジスタ1308〜α設定4レジスタ1311についても、第2,第4,第5の実施形態の場合と同様に、ハードウェア的にはフリップフロップ(FF)回路からなるラッチ回路で構成され、外部の制御手段であるマイクロコンピュータ内のソフトウェアで設定した値がバスを通して前記ラッチ回路によって保持されることで実現されることになる。
なお、本第6の実施形態は一例として、差分範囲を4通りとしたものであり、この設定数を増やせば、より精度の高くなるシステムとなる。
本第6の実施形態によれば、フレーム差分信号901から差分範囲設定1レジスタ1304〜差分範囲設定4レジスタ1307で、差分範囲を設定し、それに応じ、αの設定値もα設定1レジスタ1308〜α設定4レジスタ1311で設定できる構成としているので、前述の第4の実施形態と同様に過強調を抑制し、高画質化を実現することができる。また、更にα設定値の汎用度を上げることができる構成としている。
以上述べた本発明によれば、大、中、小型の液晶ディスプレイを含む応答特性が遅い表示デバイスにおいて、従来の応答特性改善法の1つであるオーバードライブにおける強調係数を入力映像信号、又は、現在の入力映像信号と1フレーム前の信号との差分値によって、前記強調係数を小規模回路で最適な強調係数を作成することを制御可能とし、あらゆる絵柄、又は、あらゆる液晶パネルの種類において、前記強調係数の過強調による画質劣化を抑制することが可能である。よって、本発明では応答特性を改善し、より高画質な画像表示が小回路規模で実現可能である。
また、本発明は、液晶パネルに限らず、応答特性を持つ、様々な画像表示調整装置において適応可能である。
100…画像表示調整装置
101…入力端子
102…フレームメモリ(メモリ手段)
103…差分器(差分手段)
104…αデコード値生成回路
105…α値選択回路
106…乗算器(乗算手段)
107…加算器(加算手段)
108…出力端子
101…入力端子
102…フレームメモリ(メモリ手段)
103…差分器(差分手段)
104…αデコード値生成回路
105…α値選択回路
106…乗算器(乗算手段)
107…加算器(加算手段)
108…出力端子
Claims (5)
- 入力信号を1フレーム保持するメモリ手段と、
そのメモリ手段に保持された1フレーム前の入力信号と現入力信号との差分信号を得る差分手段と、
前記差分手段からの差分信号に強調係数を乗算する乗算手段と、
前記乗算手段の出力信号を現入力信号に加算する加算手段と、
前記入力信号又は前記差分信号を入力し、その信号に対して所定のデコードを行い、そのデコード値を用いて前記入力信号又は前記差分信号に適応した前記強調係数を出力する強調係数制御手段と、
を具備したことを特徴とする画像表示調整装置。 - 前記強調係数制御手段は、前記入力信号の中間調レベルにおいて前記強調係数の値を基準となる最小値に設定し、前記入力信号が前記中間調レベルに対して生じる差分値の大小に応じて前記強調係数の値を増減させるデコード機能を有したことを特徴とする請求項1に記載の画像表示調整装置。
- 前記強調係数制御手段は、前記差分信号の中間レベルにおいて前記強調係数の値を基準となる最小値に設定し、前記差分信号が前記中間レベルに対して生じる差分値の大小に応じて前記強調係数の値を増減させるデコード機能を有したことを特徴とする請求項1に記載の画像表示調整装置。
- 前記強調係数制御手段は、前記強調係数を外部から調整可能な設定レジスタを有することを特徴とする請求項1乃至3のいずれか1つに記載の画像表示調整装置。
- 前記強調係数制御手段は、前記入力信号又は前記差分信号の範囲を外部から調整可能な設定レジスタを有し、前記範囲を分割した複数の入力範囲又は差分範囲ごとに、前記設定レジスタによって前記強調係数の値を設定することを特徴とする請求項1に記載の画像表示調整装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322439A JP2007127972A (ja) | 2005-11-07 | 2005-11-07 | 画像表示調整装置 |
US11/556,431 US7724266B2 (en) | 2005-11-07 | 2006-11-03 | Image display adjusting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322439A JP2007127972A (ja) | 2005-11-07 | 2005-11-07 | 画像表示調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007127972A true JP2007127972A (ja) | 2007-05-24 |
Family
ID=38003303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322439A Pending JP2007127972A (ja) | 2005-11-07 | 2005-11-07 | 画像表示調整装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7724266B2 (ja) |
JP (1) | JP2007127972A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5060200B2 (ja) * | 2007-08-08 | 2012-10-31 | キヤノン株式会社 | 画像処理装置および画像処理方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346843B2 (ja) | 1993-06-30 | 2002-11-18 | 株式会社東芝 | 液晶表示装置 |
JP3697844B2 (ja) * | 1997-07-25 | 2005-09-21 | 株式会社富士通ゼネラル | 輪郭強調回路 |
US6281873B1 (en) * | 1997-10-09 | 2001-08-28 | Fairchild Semiconductor Corporation | Video line rate vertical scaler |
US6049399A (en) * | 1997-11-04 | 2000-04-11 | Winbond Electronics Corp. | Method and apparatus with reduced look-up tables for converting luminance-chrominance color space signals to RGB color space signals |
JP2003018552A (ja) * | 2001-06-27 | 2003-01-17 | Nec Corp | 走査線変換回路 |
TW200303001A (en) | 2001-11-09 | 2003-08-16 | Sharp Kk | Liquid crystal display device |
JP3767582B2 (ja) | 2003-06-24 | 2006-04-19 | セイコーエプソン株式会社 | 画像表示装置、画像表示方法及び画像表示プログラム |
US8049691B2 (en) * | 2003-09-30 | 2011-11-01 | Sharp Laboratories Of America, Inc. | System for displaying images on a display |
JP3579046B1 (ja) | 2003-11-20 | 2004-10-20 | シャープ株式会社 | 液晶表示装置、液晶表示制御方法、並びに、そのプログラムおよび記録媒体 |
JP4807938B2 (ja) | 2004-05-14 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | コントローラドライバ及び表示装置 |
-
2005
- 2005-11-07 JP JP2005322439A patent/JP2007127972A/ja active Pending
-
2006
- 2006-11-03 US US11/556,431 patent/US7724266B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070103492A1 (en) | 2007-05-10 |
US7724266B2 (en) | 2010-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101301770B1 (ko) | 액정표시장치와 그 디밍 제어방법 | |
JP4549944B2 (ja) | 画像処理回路 | |
KR101490894B1 (ko) | 계조 데이터를 보정하기 위한 디스플레이 장치, 타이밍 컨트롤러 및 이를 이용한 패널 구동방법 | |
JP5079017B2 (ja) | 表示装置 | |
JP2007033864A (ja) | 画像処理回路及び画像処理方法 | |
JP2005217574A (ja) | 映像信号処理装置及び方法 | |
JP2007531045A (ja) | マトリクスディスプレイの駆動 | |
JP2008009383A (ja) | 液晶表示装置及びその駆動方法 | |
CN101114416A (zh) | 一种改善平板显示器显示亮度均匀性的方法 | |
CN101771827A (zh) | 一种通过伽玛校正调整图像亮度的装置及方法 | |
KR20090127690A (ko) | 디스플레이장치 및 그 제어방법 | |
WO2009107331A1 (ja) | フレームレート変換装置およびフレームレート変換方法 | |
KR20020089324A (ko) | 콘트라스트 조정회로 | |
TW200837696A (en) | Backlight controller and scaling factor full range search and local range search method | |
TW202145187A (zh) | 可應用於在顯示模組中進行動態峰值亮度控制的時序控制器 | |
TWI610285B (zh) | 應用於顯示器的裝置及相關的影像顯示方法 | |
JP6506580B2 (ja) | 画像処理装置およびその方法、並びに、画像表示装置 | |
JP2007127972A (ja) | 画像表示調整装置 | |
JP2017062416A (ja) | 映像表示装置、情報処理方法及びプログラム | |
TWI760070B (zh) | 驅動液晶顯示器的方法及利用該方法的顯示裝置 | |
WO2011033888A1 (ja) | 画像表示装置および画像表示方法 | |
JP5998982B2 (ja) | 映像信号処理装置及び方法 | |
TWI440015B (zh) | 液晶顯示器中之影像處理方法 | |
JP2004120366A (ja) | 画像処理装置、および画像処理方法 | |
CN111276089B (zh) | 一种灰阶补偿计算方法、装置和显示装置 |