JP2007126315A - Semiconductor crystal manufacturing method - Google Patents

Semiconductor crystal manufacturing method Download PDF

Info

Publication number
JP2007126315A
JP2007126315A JP2005319019A JP2005319019A JP2007126315A JP 2007126315 A JP2007126315 A JP 2007126315A JP 2005319019 A JP2005319019 A JP 2005319019A JP 2005319019 A JP2005319019 A JP 2005319019A JP 2007126315 A JP2007126315 A JP 2007126315A
Authority
JP
Japan
Prior art keywords
crystal
flux
semiconductor crystal
soluble material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005319019A
Other languages
Japanese (ja)
Inventor
Shiro Yamazaki
史郎 山崎
Koji Hirata
宏治 平田
Katsuhiro Imai
克宏 今井
Makoto Iwai
真 岩井
Takatomo Sasaki
孝友 佐々木
Yusuke Mori
勇介 森
Masashi Yoshimura
政志 吉村
Shiro Kawamura
史朗 川村
Suketsugu Yamada
祐嗣 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Osaka University NUC
Toyoda Gosei Co Ltd
Original Assignee
NGK Insulators Ltd
Osaka University NUC
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, Osaka University NUC, Toyoda Gosei Co Ltd filed Critical NGK Insulators Ltd
Priority to JP2005319019A priority Critical patent/JP2007126315A/en
Priority to DE102006035377A priority patent/DE102006035377B4/en
Priority to TW095140158A priority patent/TWI324193B/en
Priority to US11/590,930 priority patent/US7459023B2/en
Priority to CNB2006101379985A priority patent/CN100532658C/en
Priority to KR1020060107141A priority patent/KR100772776B1/en
Publication of JP2007126315A publication Critical patent/JP2007126315A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor crystal manufacturing method for manufacturing a high quality group III nitride-based compound semiconductor crystal at a low cost by a flux method. <P>SOLUTION: After an n-type GaN single crystal 20 is grown to have a sufficient thickness, e.g., about 500 μm or more by the flux method, the temperature of a crucible is successively maintained at 850-880°C until a protective film and a silicon substrate 11 are dissolved completely in a flux. Thereafter, the temperature of a reaction chamber is lowered to a temperature of ≤100°C in a nitrogen gas atmosphere. However, at least one part of the protective film or the silicon substrate 11 may be dissolved in the growth process of the GaN single crystal 20. The manner of parallel simultaneous progress of these processes can be adequately controlled, for example, by the film-forming mode of the protective film. In the case that the silicon substrate 11 dissolved in the flux is added in a growing GaN single crystal 20 as an n-type additive (si), an n-type semiconductor crystal is obtained. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、 III族窒化物系化合物半導体からなる半導体結晶を、フラックスを用いて結晶成長させるフラックス法に関する。
この方法は、半導体結晶の転位やクラックの発生密度の低減や、半導体結晶の生産コストの削減などに有効なものである。
The present invention relates to a flux method in which a semiconductor crystal made of a group III nitride compound semiconductor is crystal-grown using a flux.
This method is effective for reducing the generation density of dislocations and cracks in the semiconductor crystal and reducing the production cost of the semiconductor crystal.

III族窒化物系化合物半導体からなる半導体結晶を、フラックス法によって結晶成長させる従来技術としては、例えば下記の特許文献1〜特許文献5に開示されているものなどが公知である。
これらの従来の製造方法では、通常、下地基板(種結晶)として、サファイア基板上にバッファ層などの半導体層を積層したテンプレートや、GaN単結晶自立基板などが専ら用いられている。
特開平11−060394号公報 特開2001−058900号公報 特開2001−064097号公報 特開2004−292286号公報 特開2004−300024号公報
As conventional techniques for crystal growth of a semiconductor crystal made of a group III nitride compound semiconductor by a flux method, for example, those disclosed in Patent Documents 1 to 5 below are known.
In these conventional manufacturing methods, a template in which a semiconductor layer such as a buffer layer is stacked on a sapphire substrate, a GaN single crystal free-standing substrate, or the like is usually used as a base substrate (seed crystal).
Japanese Patent Laid-Open No. 11-060394 JP 2001-058900 A JP 2001-064097 A JP 2004-292286 A Japanese Patent Laid-Open No. 2004-300024

しかしながら、上記の様なテンプレートを用いた場合、 III族窒化物系化合物半導体からなる所望の半導体結晶とサファイア基板との間には大きな熱膨張係数差があるため、所望の半導体結晶を厚く積層すると、反応室から半導体結晶を取り出す際にその結晶中にクラックが多数発生してしまう。このため、下地基板として上記の様なテンプレートを用いた場合、例えば膜厚400μm以上の高品質な半導体結晶を得ることは困難となる。   However, when a template such as that described above is used, there is a large difference in thermal expansion coefficient between the desired semiconductor crystal made of a group III nitride compound semiconductor and the sapphire substrate. When a semiconductor crystal is taken out from the reaction chamber, many cracks are generated in the crystal. For this reason, when the above template is used as the base substrate, it is difficult to obtain a high-quality semiconductor crystal having a film thickness of, for example, 400 μm or more.

また、下地基板としてGaN単結晶自立基板もちいた場合、上記の様な熱膨張係数差が存在しないため、所望の半導体結晶中におけるクラックの発生を抑制することはできるが、GaN単結晶自立基板は高価であるため、生産コストを抑制することは困難となる。   In addition, when a GaN single crystal free-standing substrate is used as a base substrate, since there is no difference in thermal expansion coefficient as described above, it is possible to suppress the occurrence of cracks in a desired semiconductor crystal, but the GaN single crystal free-standing substrate is Since it is expensive, it is difficult to suppress the production cost.

本発明は、上記の課題を解決するために成されたものであり、その目的は、フラックス法において、高品質な半導体結晶を低コストで生産することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to produce a high-quality semiconductor crystal at a low cost in the flux method.

上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、 III族窒化物系化合物半導体からなる半導体結晶を、フラックスを用いて結晶成長させるフラックス法において、半導体結晶を結晶成長させる下地基板の少なくとも一部に、上記のフラックスに溶解する可溶材料を用い、この可溶材料を半導体結晶の結晶成長工程中に、または半導体結晶の結晶成長工程後に、半導体結晶の成長温度付近で上記のフラックスに溶解させることである。
In order to solve the above problems, the following means are effective.
That is, the first means of the present invention is a flux method in which a semiconductor crystal made of a group III nitride compound semiconductor is crystal-grown using a flux. The soluble material is dissolved in the above flux, and the soluble material is dissolved in the above-mentioned flux in the vicinity of the growth temperature of the semiconductor crystal during the crystal growth process of the semiconductor crystal or after the crystal growth process of the semiconductor crystal. .

ただし、上記の可溶材料としては、生産コストの観点からすれば、GaN単結晶自立基板よりも安価なものを用いることが望ましく、また、熱アルカリに比較的溶解し易いものが良い。その様な材料は、公知の種結晶材料の中から任意に適当に選択することができる。より具体的には、上記の可溶材料としては、例えばシリコン(Si)や、或いはGaAs等を用いることができるが、その他の公知の可溶材料を用いても良い。
また、生産コストの面では不利となるが、GaN基板を用いることも勿論可能である。その場合には、転位密度が1×106 〔cm-2〕以上、1×1010〔cm-2〕以下の自立GaN基板を用いると良い。この転位密度が低過ぎると、自立GaN基板が上記のフラックスに溶解し難くなり、またこの転位密度が高過ぎると、自立GaN基板上に結晶成長する半導体の結晶品質が劣悪になる。
However, from the viewpoint of production cost, it is desirable to use a material that is cheaper than a GaN single crystal free-standing substrate, and a material that is relatively easily dissolved in hot alkali. Such a material can be arbitrarily selected from known seed crystal materials. More specifically, for example, silicon (Si) or GaAs can be used as the above-mentioned soluble material, but other known soluble materials may be used.
Moreover, although it is disadvantageous in terms of production cost, it is of course possible to use a GaN substrate. In that case, it is preferable to use a self-standing GaN substrate having a dislocation density of 1 × 10 6 [cm −2 ] or more and 1 × 10 10 [cm −2 ] or less. If this dislocation density is too low, the free-standing GaN substrate will be difficult to dissolve in the above-mentioned flux, and if this dislocation density is too high, the crystal quality of the semiconductor that grows on the free-standing GaN substrate will be poor.

また、上記の可溶材料は、少なくとも、上記の半導体結晶が、結晶成長の種結晶として単独で安定的に存在できる厚さに成長するまでの期間、溶解せずに残っていれば良い。したがって、上記の可溶材料は、所望の厚さの半導体結晶が生成されるまでの結晶成長の期間中に、フラックスへの溶解によって殆ど消滅していることが生産効率上もっとも望ましい。また、上記の可溶材料の厚さなどの諸条件を適当に設定することによっても、その様な過不足のない状態を生み出すことができる。   The soluble material may be left undissolved at least until the semiconductor crystal grows to a thickness that can stably exist alone as a seed crystal for crystal growth. Therefore, it is most desirable in terms of production efficiency that the above-mentioned soluble material is almost disappeared by dissolution in the flux during the crystal growth period until a semiconductor crystal having a desired thickness is formed. Moreover, the state without such excess and deficiency can be produced also by setting various conditions, such as the thickness of said soluble material, suitably.

また、上記の III族窒化物系化合物半導体には、2元、3元、又は4元の「Al1-x-y Gay Inx N;0≦x≦1,0≦y≦1,0≦x+y≦1」成る一般式で表される任意の混晶比の半導体が含まれ、更に、p形或いはn形の不純物が添加された半導体もまた、これらの「 III族窒化物系化合物半導体」の範疇である。 The aforementioned Group III nitride compound semiconductor, binary, ternary, or quaternary "Al 1-xy Ga y In x N; 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y Semiconductors having an arbitrary mixed crystal ratio represented by the general formula ≦ 1 ”are included, and semiconductors to which p-type or n-type impurities are added are also included in these“ Group III nitride compound semiconductors ”. Category.

更に、本発明の第2の手段は、上記の第1の手段において、上記の可溶材料の少なくとも一部に、上記の半導体結晶中のキャリヤー濃度を制御する不純物を含めることである。ただし、この様な不純物としては、n型の不純物を用いても良いしp型の不純物を用いても良いし、両型の不純物を共に有する可溶材料を用いても良い。また、上記の可溶材料の全体を、それらの不純物だけで形成しても良い。
また、本発明の第3の手段は、上記の第1又は第2の手段において、上記の可溶材料としてシリコン(Si)を用いることである。
Furthermore, the second means of the present invention is that, in the first means, an impurity for controlling a carrier concentration in the semiconductor crystal is included in at least a part of the soluble material. However, as such an impurity, an n-type impurity, a p-type impurity, or a soluble material having both types of impurities may be used. Moreover, you may form the whole said soluble material only with those impurities.
A third means of the present invention is to use silicon (Si) as the soluble material in the first or second means.

また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段において、上記の可溶材料の露出面上に保護膜を形成し、その保護膜の厚さ又は成膜パターンによって、上記の可溶材料がフラックスに溶解する時期または溶解速度を制御することである。
この様な保護膜の材料としては、例えば窒化アルミニウム(AlN)やタンタル(Ta)などを用いることができる。これらの保護膜は、結晶成長や真空蒸着やスパッタリングなどの周知の方法によって成膜させることができる。
According to a fourth means of the present invention, in any one of the first to third means, a protective film is formed on the exposed surface of the soluble material, and the thickness or the thickness of the protective film is formed. The film pattern controls the time or dissolution rate at which the soluble material is dissolved in the flux.
As such a protective film material, for example, aluminum nitride (AlN), tantalum (Ta), or the like can be used. These protective films can be formed by a known method such as crystal growth, vacuum deposition, or sputtering.

また、上記の成膜パターンは、フォトリソグラフィーやエッチングなどの周知の技法を用いて形成することができる。また、上記の溶解時期は、これらの保護膜の厚さを薄くする程早めることができ、また、上記の溶解速度は、フラックスに対する上記の可溶材料の露出面積を広くするほど高く設定することができる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
The film formation pattern can be formed using a known technique such as photolithography or etching. In addition, the dissolution time can be advanced as the thickness of these protective films decreases, and the dissolution rate should be set higher as the exposed area of the soluble material with respect to the flux becomes wider. Can do.
By the above means of the present invention, the above-mentioned problem can be effectively or rationally solved.

以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1の手段によれば、半導体結晶の結晶成長工程中に、または、半導体結晶の結晶成長工程後に半導体結晶の成長温度付近で、上記の可溶材料がフラックスに溶解するので、所望の半導体結晶を反応室から取り出す際の降温作用などに伴って、下地基板と半導体結晶との間に応力が働くことがない。したがって、本発明の第1の手段によれば、半導体結晶中のクラックの発生密度を従来よりも大幅に低減させることができる。
また、上記の可溶材料としては、例えばシリコン(Si)などの様な比較的安価な材料を用いることができるため、本発明の第1の手段によれば、GaN単結晶自立基板を下地基板として用いる従来の場合よりも、生産コストを安く抑えることができる。
The effects obtained by the above-described means of the present invention are as follows.
That is, according to the first means of the present invention, the soluble material is dissolved in the flux during the crystal growth step of the semiconductor crystal or near the growth temperature of the semiconductor crystal after the crystal growth step of the semiconductor crystal. The stress does not act between the base substrate and the semiconductor crystal due to the temperature lowering action when taking out the desired semiconductor crystal from the reaction chamber. Therefore, according to the first means of the present invention, the generation density of cracks in the semiconductor crystal can be greatly reduced as compared with the conventional case.
Further, as the above-mentioned soluble material, for example, a relatively inexpensive material such as silicon (Si) can be used. Therefore, according to the first means of the present invention, the GaN single crystal free-standing substrate is used as the base substrate. The production cost can be kept lower than in the conventional case used as the above.

また、本発明の第2の手段によれば、上記の可溶材料がフラックスに溶け出す現象を不純物の添加処理として利用することができるので、不純物の添加が必要な場合に、その不純物の添加処理を他の方法によって実施する必要がなくなる。また、同時に、必要となる不純物材料を節約することもできる。
その様な可溶材料としては、例えばシリコン(Si;本発明の第3の手段)などを用いることができる。
In addition, according to the second means of the present invention, the phenomenon that the soluble material is dissolved in the flux can be used as an impurity addition process. Therefore, when the impurity needs to be added, the addition of the impurity is performed. The processing need not be performed by other methods. At the same time, the necessary impurity material can be saved.
As such a soluble material, for example, silicon (Si; third means of the present invention) can be used.

また、本発明の第4の手段によれば、上記の可溶材料の露出面が高温のフラックスに接触した時点から上記の可溶材料の溶解が開始され、かつ、その溶解速度はその露出面の面積に略比例するので、これらの条件を適当に設定することによって、上記の可溶材料の溶解開始時刻や溶解所要時間や溶解速度などを任意に設定することができる。また、上記の可溶材料の溶解所要時間は、その可溶材料の種類や厚さやフラックスの温度などによっても任意に調整することができる。
また、本発明の第2の手段を用いて、上記の可溶材料を半導体結晶に添加する不純物としても利用する場合には、上記の可溶材料の溶解速度や溶解所要時間などを適当に制御することにより、所望の半導体結晶中の不純物濃度を任意に制御することができる。
According to the fourth means of the present invention, the dissolution of the soluble material is started from the time when the exposed surface of the soluble material comes into contact with the high-temperature flux, and the dissolution rate is the exposed surface. Therefore, by appropriately setting these conditions, it is possible to arbitrarily set the dissolution start time, the required dissolution time, the dissolution rate, and the like of the above-described soluble material. In addition, the time required for dissolving the above-mentioned soluble material can be arbitrarily adjusted by the type, thickness, flux temperature, etc. of the soluble material.
In addition, when the above-mentioned soluble material is used as an impurity added to a semiconductor crystal by using the second means of the present invention, the dissolution rate and the required time for dissolution of the above-mentioned soluble material are appropriately controlled. By doing so, the impurity concentration in the desired semiconductor crystal can be arbitrarily controlled.

なお、フラックスを構成するアルカリ金属としては、特に、ナトリウム(Na)を用いることが望ましい。
また、窒素(N)を含有するガスとしては、窒素ガス(N2 )、アンモニアガス(NH3 )、またはこれらのガスの混合ガスを用いることができる。
In addition, as an alkali metal which comprises a flux, it is especially desirable to use sodium (Na).
Further, as the gas containing nitrogen (N), nitrogen gas (N 2 ), ammonia gas (NH 3 ), or a mixed gas of these gases can be used.

また、所望の半導体結晶を構成する III族窒化物系化合物半導体の上記の組成式においては、上記の III族元素(Al,Ga,In)の内の少なくとも一部をボロン(B)やタリウム(Tl)等で置換したり、或いは、窒素(N)の少なくとも一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)などで置換したりすることもできる。   In the above-described composition formula of the group III nitride compound semiconductor constituting the desired semiconductor crystal, at least a part of the group III elements (Al, Ga, In) is boron (B) or thallium ( Tl) or the like, or at least part of nitrogen (N) can be replaced with phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi), or the like.

また、上記のp形の不純物(アクセプター)としては、例えばアルカリ土類金属(例:マグネシウム(Mg)やカルシウム(Ca)等)などの公知のp形不純物を添加することができる。また、上記のn形の不純物(ドナー)としては、例えば、シリコン(Si)や、硫黄(S)、セレン(Se)、テルル(Te)、或いはゲルマニウム(Ge)等の公知のn形不純物を添加することができる。また、これらの不純物(アクセプター又はドナー)は、同時に2元素以上を添加しても良いし、同時に両形(p形とn形)を添加しても良い。これらの不純物は、例えばフラックス中に予め溶融させておくこと等により、所望の半導体結晶中に添加することができる。   Moreover, as said p-type impurity (acceptor), well-known p-type impurities, such as alkaline-earth metal (For example, magnesium (Mg), calcium (Ca), etc.), for example can be added. As the n-type impurity (donor), for example, known n-type impurities such as silicon (Si), sulfur (S), selenium (Se), tellurium (Te), or germanium (Ge) are used. Can be added. Moreover, two or more elements may be added simultaneously to these impurities (acceptor or donor), or both types (p-type and n-type) may be added simultaneously. These impurities can be added to a desired semiconductor crystal, for example, by being previously melted in a flux.

また、用いる結晶成長装置としては、フラックス法が実施可能なものであれば任意でよく、例えば、特許文献1〜5に記載されているもの等を適用又は応用することができる。ただし、フラックス法に従って結晶成長を実施する際の結晶成長装置の反応室の温度は、1000℃程度にまで任意に昇降温制御できることが望ましい。また、反応室の気圧は、約100気圧(約1.0×107 Pa)程度にまで任意に昇降圧制御できることが望ましい。また、これらの結晶成長装置の電気炉、ステンレス容器(反応容器)、原料ガスタンク、及び配管などは、例えば、ステンレス系(SUS系)材料やアルミナ系材料や銅等によって形成することが望ましい。 Moreover, as a crystal growth apparatus to be used, any apparatus capable of performing the flux method may be used. For example, the apparatus described in Patent Documents 1 to 5 can be applied or applied. However, it is desirable that the temperature of the reaction chamber of the crystal growth apparatus when performing crystal growth according to the flux method can be arbitrarily controlled to rise and fall to about 1000 ° C. Further, it is desirable that the pressure in the reaction chamber can be arbitrarily controlled to increase or decrease to about 100 atm (about 1.0 × 10 7 Pa). Moreover, it is desirable that the electric furnace, stainless steel container (reaction container), raw material gas tank, and piping of these crystal growth apparatuses are formed of, for example, a stainless steel (SUS) material, an alumina material, copper, or the like.

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
Hereinafter, the present invention will be described based on specific examples.
However, the embodiments of the present invention are not limited to the following examples.

1.下地基板の作成
以下、図1を用いて、フラックス法での結晶成長工程に用いる下地基板(テンプレート10)の作成手順について説明する。
(1)まず、シリコン基板11(本願の可溶材料)の裏面に保護膜15を成膜する。この保護膜15は、例えばMOVPE法などに従ってAlN層を積層することによって成膜しても良いし、或いはタンタル(Ta)などの適当な金属をスパッタリング装置又は真空蒸着装置を用いて成膜する様にしても良い。
1. Creation of Base Substrate Hereinafter, a procedure for creating the base substrate (template 10) used in the crystal growth process by the flux method will be described with reference to FIG.
(1) First, the protective film 15 is formed on the back surface of the silicon substrate 11 (the soluble material of the present application). The protective film 15 may be formed by laminating an AlN layer according to, for example, the MOVPE method, or an appropriate metal such as tantalum (Ta) may be formed using a sputtering apparatus or a vacuum evaporation apparatus. Anyway.

(2)次に、MOVPE法に従う結晶成長によって、厚さ約400μmのシリコン基板11の上にAlGaNから成るバッファ層12を約4μm積層し、更にその上にGaN層13を積層する。このGaN層13は、所望の半導体結晶のフラックス法による成長が開始されるまでの間に、幾らかはフラックスに溶け出す場合があるので、その際に消失されない厚さに積層しておく。
以上の工程(1),(2)により、テンプレート10(下地基板)を作製することができる。
(2) Next, by crystal growth according to the MOVPE method, a buffer layer 12 made of AlGaN is laminated on a silicon substrate 11 having a thickness of about 400 μm, and a GaN layer 13 is further laminated thereon. This GaN layer 13 may be partially dissolved in the flux until the growth of the desired semiconductor crystal by the flux method is started. Therefore, the GaN layer 13 is laminated so as not to disappear at that time.
The template 10 (underlying substrate) can be manufactured by the above steps (1) and (2).

2.結晶成長装置の構成
図2に本実施例1の結晶成長装置の構成図を示す。この結晶成長装置は、窒素ガスを供給するための原料ガスタンク21と、育成雰囲気の圧力を調整するための圧力調整器22と、リーク用バルブ23と、結晶育成を行うための電気炉25を備えており、電気炉25、原料ガスタンク21と電気炉25とをつなぐ配管等は、ステンレス系(SUS系)またはアルミナ系の材料、或いは銅等により形成されている。
2. Configuration of Crystal Growth Device FIG. 2 is a configuration diagram of the crystal growth device according to the first embodiment. This crystal growth apparatus includes a raw material gas tank 21 for supplying nitrogen gas, a pressure regulator 22 for adjusting the pressure of the growth atmosphere, a leak valve 23, and an electric furnace 25 for performing crystal growth. The electric furnace 25, the piping connecting the raw material gas tank 21 and the electric furnace 25, etc. are made of stainless steel (SUS) or alumina material, copper, or the like.

そして、上記の電気炉25の内部には、ステンレス容器24(反応室)が配置されており、このステンレス容器24には、坩堝26(反応容器)がセットされている。この坩堝26は、例えば、ボロンナイトライド(BN)やアルミナ(Al2 3 )などから形成することができる。
また、電気炉25内の温度は、1000℃以下の範囲内で任意に昇降温制御することができる。また、ステンレス容器24の中の結晶雰囲気圧力は、圧力調整器22によって、1.0×107 Pa以下の範囲内で任意に昇降圧制御することができる。
A stainless steel container 24 (reaction chamber) is disposed inside the electric furnace 25, and a crucible 26 (reaction container) is set in the stainless steel container 24. The crucible 26 can be formed of, for example, boron nitride (BN) or alumina (Al 2 O 3 ).
The temperature in the electric furnace 25 can be arbitrarily controlled to rise and fall within a range of 1000 ° C. or less. The crystal atmosphere pressure in the stainless steel container 24 can be arbitrarily controlled by the pressure regulator 22 within a range of 1.0 × 10 7 Pa or less.

3.結晶成長工程
以下、図3−A〜Cを用いて、図2の結晶成長装置を用いたフラックス法での結晶成長工程について説明する。
(1)まず、反応容器(坩堝26)の中にアルカリ金属であるNa(即ち、フラックス)と III元素であるGaを入れ、その反応容器(坩堝26)を結晶成長装置の反応室(ステンレス容器24)の中に配置してから、反応室の中のガスを排気する。ただし、この坩堝中には必要に応じて、例えばアルカリ土類金属等の前述の任意の添加物を予め投入しておいても良い。また、これらの作業を空気中で行うとNaがすぐに酸化してしまうため、基板や原材料を反応容器にセットする作業は、Arガスなどの不活性ガスで満たされたグローブボックス内で実施する。
3. Crystal Growth Process Hereinafter, a crystal growth process by a flux method using the crystal growth apparatus of FIG. 2 will be described with reference to FIGS.
(1) First, Na (ie, flux) alkali metal and Ga, which is an element III, are placed in a reaction vessel (crucible 26), and the reaction vessel (crucible 26) is used as a reaction chamber (stainless steel vessel) of the crystal growth apparatus. 24), the gas in the reaction chamber is exhausted. However, the above-mentioned optional additives such as alkaline earth metals may be put in advance in the crucible as necessary. In addition, when these operations are performed in the air, Na is immediately oxidized, so the operation of setting the substrate and raw materials in the reaction vessel is performed in a glove box filled with an inert gas such as Ar gas. .

(2)次に、この坩堝の温度を850℃以上880℃以下にまで昇温しつつ、この昇温工程と並行して、結晶成長装置の反応室には、窒素ガス(N2 )を送り込み、この反応室のガス圧を3〜5気圧(3〜5×105 Pa)程度に維持する。この時、上記のテンプレート10の保護膜15は、上記の昇温の結果生成されるGaとNaとの融液に浸し、テンプレート10の結晶成長面、即ち、GaN層13の露出面は、その融液と窒素ガスとの界面付近に配置する。 (2) Next, while raising the temperature of the crucible from 850 ° C. to 880 ° C., nitrogen gas (N 2 ) is fed into the reaction chamber of the crystal growth apparatus in parallel with this temperature raising step. The gas pressure in the reaction chamber is maintained at about 3 to 5 atmospheres (3 to 5 × 10 5 Pa). At this time, the protective film 15 of the template 10 is immersed in a melt of Ga and Na generated as a result of the temperature rise, and the crystal growth surface of the template 10, that is, the exposed surface of the GaN layer 13 is Arranged near the interface between the melt and nitrogen gas.

以上の様な条件設定により、GaとNaとの融液と窒素ガスとの界面付近が、継続的に III族窒化物系化合物半導体の材料原子の過飽和状態となるので、所望の半導体結晶(n型GaN単結晶20)をテンプレート10の結晶成長面から順調に成長させることができる(図3−A)。ここで、n型の半導体結晶(n型GaN単結晶20)が得られるのは、フラックス中に融解したシリコン基板11がn型の添加物(Si)として、成長中の結晶中に添加されるためである(図3−B)。   By setting the conditions as described above, the vicinity of the interface between the melt of Ga and Na and the nitrogen gas is continuously supersaturated with the material atoms of the group III nitride compound semiconductor, so that the desired semiconductor crystal (n Type GaN single crystal 20) can be grown smoothly from the crystal growth surface of the template 10 (FIG. 3-A). Here, the n-type semiconductor crystal (n-type GaN single crystal 20) is obtained because the silicon substrate 11 melted in the flux is added to the growing crystal as an n-type additive (Si). (FIG. 3-B).

ただし、保護膜15を厚く積層しておくことによって、結晶成長工程の実施中には、シリコン基板11がフラックス中に融解しない様にしても良い。この場合には、シリコン(Si)がドープされていない半導体結晶を成長させることもできる。   However, the protective film 15 may be thickly stacked so that the silicon substrate 11 does not melt into the flux during the crystal growth process. In this case, a semiconductor crystal not doped with silicon (Si) can be grown.

4.結晶成長基板の溶解
以上の結晶成長工程によって、n型GaN単結晶20が例えば約500μm以上の十分な膜厚にまで成長したら、引き続き坩堝の温度を850℃以上880℃以下に維持して、保護膜15及びシリコン基板11がフラックス中に全て溶解するのを待ち(図3−B〜C)、その後も、窒素ガス(N2 )のガス圧を3〜5気圧(3〜5×105 Pa)程度に維持したまま、反応室の温度を100℃以下にまで降温する。
4). Dissolution of crystal growth substrate When the n-type GaN single crystal 20 is grown to a sufficient film thickness of, for example, about 500 μm or more by the above crystal growth process, the temperature of the crucible is continuously maintained at 850 ° C. or more and 880 ° C. or less for protection. Waiting for all of the film 15 and the silicon substrate 11 to dissolve in the flux (FIGS. 3-B to C), the gas pressure of nitrogen gas (N 2 ) is set to 3 to 5 atm (3 to 5 × 10 5 Pa). ) The temperature of the reaction chamber is lowered to 100 ° C. or lower while maintaining the degree.

ただし、シリコン基板11をフラックス中に溶解させる工程と上記の降温工程とは、幾らか並行に重ねて実施する様にしても良い。また、保護膜15やシリコン基板11は、例えば上記のようにして、GaN単結晶20の成長工程中に少なくともその一部がフラックス中に溶解する様にしても良い。これらの各工程の並列同時進行の様態は、例えば保護膜15の成膜形態などにより適当に調整することができる。   However, the step of dissolving the silicon substrate 11 in the flux and the above-described temperature lowering step may be performed in some overlap. Further, for example, as described above, at least a part of the protective film 15 and the silicon substrate 11 may be dissolved in the flux during the growth process of the GaN single crystal 20. The mode of parallel and simultaneous progress of these steps can be appropriately adjusted depending on, for example, the form of the protective film 15.

5.フラックスの除去
次に、結晶成長装置の反応室から上記のn型GaN単結晶20(所望の半導体結晶)を取り出して、これを30℃以下にまで降温してからその周辺も30℃以下に維持して、n型GaN単結晶20の周りに付着したフラックス(Na)をエタノールを用いて除去する。
以上の各工程を順次実行することによって、従来よりも大幅にクラックが少ない高品質の400μm以上の厚さの半導体単結晶(n型GaN単結晶20)をフラックス法によって低コストで製造することができる。
5. Flux removal Next, the n-type GaN single crystal 20 (desired semiconductor crystal) is taken out from the reaction chamber of the crystal growth apparatus, the temperature is lowered to 30 ° C. or lower, and the surroundings are also maintained at 30 ° C. or lower. Then, the flux (Na) attached around the n-type GaN single crystal 20 is removed using ethanol.
By sequentially executing the above steps, it is possible to manufacture a high-quality semiconductor single crystal (n-type GaN single crystal 20) having a thickness of 400 μm or more with fewer cracks than the conventional method at low cost by the flux method. it can.

〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の実施例1では、テンプレート10の裏面に保護膜15を成膜して下地基板(種結晶)としたが、下地基板の裏面には必ずしも保護膜を成膜する必要はない。例えば、上記の様なテンプレートの裏面に保護膜を形成せずに、所定の結晶成長条件下における可溶材料(Si基板11)のエッチングの速度に基づいて、所望の半導体結晶が所定の厚さに結晶成長するまでの期間中にちょうど過不足なくその可溶材料がフラックスに溶解して消滅する様に、可溶材料の厚さを設定する様にしても良い。
[Other variations]
The embodiment of the present invention is not limited to the above-described embodiment, and other modifications as exemplified below may be made. Even with such modifications and applications, the effects of the present invention can be obtained based on the functions of the present invention.
(Modification 1)
For example, in Example 1 described above, the protective film 15 is formed on the back surface of the template 10 to form the base substrate (seed crystal). However, the protective film is not necessarily formed on the back surface of the base substrate. For example, a desired semiconductor crystal has a predetermined thickness based on the etching rate of a soluble material (Si substrate 11) under a predetermined crystal growth condition without forming a protective film on the back surface of the template as described above. Alternatively, the thickness of the soluble material may be set so that the soluble material dissolves in the flux and disappears during the period until crystal growth.

この様な設定を行えば、可溶材料を溶解させるための時間を別途設ける必要がなくなるので、生産性の面で有利となる。また、上記の実施例1では、下地基板を構成する可溶材料をフラックス中に溶解させる工程中にも同時に、一旦生成された所望の半導体結晶がフラックス中に幾らか溶け出してしまい無駄になる。しかし、上記の様な設定を行えば、結晶成長工程の実行中に可溶材料(Si基板11)がエッチングされてしまうので、可溶材料を溶解させる工程を設ける必要がなくなる。このため、上記の様な設定を行えば、それらの無駄の発生を最小限に抑制することもできる。   Such a setting is advantageous in terms of productivity because it is not necessary to separately provide a time for dissolving the soluble material. In the first embodiment, the desired semiconductor crystal once generated is dissolved in the flux at the same time as the soluble material constituting the base substrate is dissolved in the flux. . However, if the setting as described above is performed, the soluble material (Si substrate 11) is etched during the execution of the crystal growth step, so that it is not necessary to provide a step for dissolving the soluble material. For this reason, if the setting as described above is performed, it is possible to minimize the occurrence of such waste.

また、保護膜の厚さを適当に調節することによって、結晶成長が開始されてからしばらくの期間は可溶材料(Si基板11)がフラックス中に溶け出ないようにすることができるので、テンプレート10の直ぐ上に積層する半導体層はノンドープの半導体層とし、更にその上に積層される半導体層は、シリコン(Si)がドープされたn型の半導体層にすることもできる。   In addition, by appropriately adjusting the thickness of the protective film, it is possible to prevent the soluble material (Si substrate 11) from being dissolved into the flux for a while after the start of crystal growth. The semiconductor layer laminated immediately above 10 may be a non-doped semiconductor layer, and the semiconductor layer laminated thereon may be an n-type semiconductor layer doped with silicon (Si).

(変形例2)
また、上記の実施例1では、テンプレート10の裏面に保護膜15を一様に成膜して下地基板(種結晶)としたが、これらの保護膜を適当なエッチングパターンを用いてエッチングすることにより、可溶材料の裏面の一部をそのエッチングパターンに従って露出させる様にしても良い。この場合には、可溶材料の露出部が始めからフラックスに接触し、フラックスと反応して溶解するので、この様な設定によっても、下地基板を構成する上記の可溶材料の溶解速度や溶解所要時間などを最適化することができる。この時には、可溶材料の裏面の一部を露出させる保護膜の窓部の大きさや、その窓の配置密度などを調整することによって、上記の可溶材料の溶解速度などの最適化が可能となる。
(Modification 2)
In the first embodiment, the protective film 15 is uniformly formed on the back surface of the template 10 to form a base substrate (seed crystal). However, these protective films are etched using an appropriate etching pattern. Thus, a part of the back surface of the soluble material may be exposed according to the etching pattern. In this case, the exposed portion of the soluble material comes into contact with the flux from the beginning and reacts with the flux to dissolve, so even with such a setting, the dissolution rate and dissolution of the above-described soluble material constituting the base substrate The time required can be optimized. At this time, it is possible to optimize the dissolution rate of the above-mentioned soluble material by adjusting the size of the window portion of the protective film that exposes a part of the back surface of the soluble material, the arrangement density of the window, etc. Become.

また、可溶材料をシリコン(Si)で構成して、更に上記の窓部を形成すれば、早い段階からフラックスに溶解する可溶材料をn型の不純物として利用することができるので、これにより、結晶成長が開始された時点から、所望の半導体結晶を適当なキャリヤー濃度のn型半導体結晶に形成することもできる。また、この様なキャリヤー濃度は、上記の可溶材料の溶解速度などの調整によって最適化することが可能である。また、上記の可溶材料の裏面に成膜される保護膜の窓部は、フォトリソグラフィー工程やドライエッチング工程などを有する一般的な周知のエッチング技法によって形成することができる。   In addition, if the soluble material is made of silicon (Si) and the above-mentioned window is formed, the soluble material that dissolves in the flux from an early stage can be used as an n-type impurity. A desired semiconductor crystal can be formed into an n-type semiconductor crystal having an appropriate carrier concentration from the time when crystal growth is started. Such carrier concentration can be optimized by adjusting the dissolution rate of the soluble material. Moreover, the window part of the protective film formed in the back surface of said soluble material can be formed with the general well-known etching technique which has a photolithography process, a dry etching process, etc.

本発明は、 III族窒化物系化合物半導体からなる半導体結晶を用いた半導体デバイスの製造に有用である。これらの半導体デバイスとしては、例えばLEDやLDなどの発光素子や受光素子等以外にも、例えばFETなどのその他一般の半導体デバイスを挙げることができる。   The present invention is useful for manufacturing a semiconductor device using a semiconductor crystal made of a group III nitride compound semiconductor. Examples of these semiconductor devices include other general semiconductor devices such as FETs in addition to light emitting elements and light receiving elements such as LEDs and LDs.

実施例1のテンプレート10の作成工程における断面図Sectional drawing in the creation process of the template 10 of Example 1. 実施例1の結晶成長装置の構成図Configuration diagram of crystal growth apparatus of embodiment 1 実施例1の半導体結晶の結晶成長工程における断面図Sectional drawing in the crystal growth process of the semiconductor crystal of Example 1. 実施例1の半導体結晶の結晶成長工程における断面図Sectional drawing in the crystal growth process of the semiconductor crystal of Example 1. 実施例1の半導体結晶の結晶成長工程における断面図Sectional drawing in the crystal growth process of the semiconductor crystal of Example 1.

符号の説明Explanation of symbols

10 : テンプレート
11 : シリコン基板
12 : AlNバッファ層
13 : GaN層(種結晶)
15 : 保護膜
20 : n型GaN単結晶
10: Template 11: Silicon substrate 12: AlN buffer layer 13: GaN layer (seed crystal)
15: Protective film 20: n-type GaN single crystal

Claims (4)

III族窒化物系化合物半導体からなる半導体結晶を、フラックスを用いて結晶成長させるフラックス法において、
前記半導体結晶を結晶成長させる下地基板の少なくとも一部に、前記フラックスに溶解する可溶材料を用い、
前記可溶材料を
前記半導体結晶の結晶成長工程中に、または、
前記半導体結晶の結晶成長工程後に前記半導体結晶の成長温度付近で、
前記フラックスに溶解させる
ことを特徴とする半導体結晶の製造方法。
In a flux method in which a semiconductor crystal made of a group III nitride compound semiconductor is grown using a flux,
At least a part of the base substrate for crystal growth of the semiconductor crystal, a soluble material that dissolves in the flux,
The soluble material during the crystal growth step of the semiconductor crystal, or
Near the growth temperature of the semiconductor crystal after the crystal growth step of the semiconductor crystal,
A method for producing a semiconductor crystal, wherein the semiconductor crystal is dissolved in the flux.
前記可溶材料は、少なくともその一部に、
前記半導体結晶中のキャリヤー濃度を制御する不純物を含んでいる
ことを特徴とする請求項1に記載の半導体結晶の製造方法。
The soluble material is at least partly,
2. The method for producing a semiconductor crystal according to claim 1, further comprising an impurity for controlling a carrier concentration in the semiconductor crystal.
前記可溶材料として、シリコン(Si)を用いる
ことを特徴とする請求項1または請求項2に記載の半導体結晶の製造方法。
3. The method of manufacturing a semiconductor crystal according to claim 1, wherein silicon (Si) is used as the soluble material.
前記可溶材料の露出面上に保護膜を形成し、
前記保護膜の厚さ又は成膜パターンによって、前記可溶材料が前記フラックスに溶解する時期または溶解速度を制御する
ことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体結晶の製造方法。
Forming a protective film on the exposed surface of the soluble material;
The semiconductor according to any one of claims 1 to 3, wherein the time or rate at which the soluble material is dissolved in the flux is controlled by the thickness or the film formation pattern of the protective film. Crystal production method.
JP2005319019A 2005-11-02 2005-11-02 Semiconductor crystal manufacturing method Pending JP2007126315A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005319019A JP2007126315A (en) 2005-11-02 2005-11-02 Semiconductor crystal manufacturing method
DE102006035377A DE102006035377B4 (en) 2005-11-02 2006-10-30 Process for producing a semiconductor crystal
TW095140158A TWI324193B (en) 2005-11-02 2006-10-31 Method for producing semiconductor crystal
US11/590,930 US7459023B2 (en) 2005-11-02 2006-11-01 Method for producing semiconductor crystal
CNB2006101379985A CN100532658C (en) 2005-11-02 2006-11-01 Method for producing semiconductor crystal
KR1020060107141A KR100772776B1 (en) 2005-11-02 2006-11-01 Method for producing semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005319019A JP2007126315A (en) 2005-11-02 2005-11-02 Semiconductor crystal manufacturing method

Publications (1)

Publication Number Publication Date
JP2007126315A true JP2007126315A (en) 2007-05-24

Family

ID=38070730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319019A Pending JP2007126315A (en) 2005-11-02 2005-11-02 Semiconductor crystal manufacturing method

Country Status (2)

Country Link
JP (1) JP2007126315A (en)
CN (1) CN100532658C (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010064947A (en) * 2008-09-15 2010-03-25 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor crystal, and apparatus for producing group iii nitride semiconductor
JP2012176894A (en) * 2012-06-14 2012-09-13 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor crystal, and apparatus for producing group iii nitride semiconductor
WO2014192904A1 (en) * 2013-05-31 2014-12-04 日本碍子株式会社 Method for growing gallium nitride crystal, composite substrate, method for manufacturing light emitting element, and dissolution preventing jig
US11075086B1 (en) * 2014-05-29 2021-07-27 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093753A1 (en) * 2008-01-24 2009-07-30 Ngk Insulators, Ltd. Method for manufacturing iii metal nitride single crystal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300024A (en) * 2003-03-20 2004-10-28 Matsushita Electric Ind Co Ltd Method for manufacturing nitride crystal of group iii element, nitride crystal of group iii element obtained by the same, and semiconductor device obtained by using the same
JP2005057196A (en) * 2003-08-07 2005-03-03 Toyoda Gosei Co Ltd Manufacturing method of group iii nitride compound semiconductor substrate
JP2005225681A (en) * 2003-01-20 2005-08-25 Matsushita Electric Ind Co Ltd Production method of group iii nitride substrate, group iii nitride substrate produced thereby, and semiconductor device and production method thereof
JP2005247593A (en) * 2004-03-01 2005-09-15 Ricoh Co Ltd Crystal growth method of group iii nitride, group iii nitride crystal and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005225681A (en) * 2003-01-20 2005-08-25 Matsushita Electric Ind Co Ltd Production method of group iii nitride substrate, group iii nitride substrate produced thereby, and semiconductor device and production method thereof
JP2004300024A (en) * 2003-03-20 2004-10-28 Matsushita Electric Ind Co Ltd Method for manufacturing nitride crystal of group iii element, nitride crystal of group iii element obtained by the same, and semiconductor device obtained by using the same
JP2005057196A (en) * 2003-08-07 2005-03-03 Toyoda Gosei Co Ltd Manufacturing method of group iii nitride compound semiconductor substrate
JP2005247593A (en) * 2004-03-01 2005-09-15 Ricoh Co Ltd Crystal growth method of group iii nitride, group iii nitride crystal and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010064947A (en) * 2008-09-15 2010-03-25 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor crystal, and apparatus for producing group iii nitride semiconductor
JP2012176894A (en) * 2012-06-14 2012-09-13 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor crystal, and apparatus for producing group iii nitride semiconductor
WO2014192904A1 (en) * 2013-05-31 2014-12-04 日本碍子株式会社 Method for growing gallium nitride crystal, composite substrate, method for manufacturing light emitting element, and dissolution preventing jig
JPWO2014192904A1 (en) * 2013-05-31 2017-02-23 日本碍子株式会社 Method for growing gallium nitride crystal, composite substrate, method for manufacturing light emitting device, and dissolution preventing jig
US11075086B1 (en) * 2014-05-29 2021-07-27 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
US11984321B1 (en) 2014-05-29 2024-05-14 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride

Also Published As

Publication number Publication date
CN1958886A (en) 2007-05-09
CN100532658C (en) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4433317B2 (en) Method for producing group III nitride compound semiconductor crystal
JP4647525B2 (en) Method for producing group III nitride crystal
JP4712450B2 (en) Method for improving surface flatness of AlN crystal
JP5129527B2 (en) Crystal manufacturing method and substrate manufacturing method
JP5665094B2 (en) n-type group III nitride compound semiconductor
JP6183317B2 (en) Group III nitride semiconductor manufacturing method and group III nitride semiconductor wafer
JP2007277055A (en) Method for manufacturing semiconductor crystal and semiconductor substrate
JP2008115023A (en) METHOD FOR MANUFACTURING AlN-BASED GROUP III NITRIDE SINGLE CRYSTAL THICK FILM
JP4597534B2 (en) Method for manufacturing group III nitride substrate
US9028611B2 (en) Method for producing group III nitride semiconductor
KR100772776B1 (en) Method for producing semiconductor crystal
JP2007126315A (en) Semiconductor crystal manufacturing method
JP2019029568A (en) Method for manufacturing semiconductor laminate and method for manufacturing nitride crystal substrate
JP5123423B2 (en) Method for producing group III nitride compound semiconductor
JP2009062231A (en) Crystal growth method, crystal growth apparatus, stacking type crystal growth apparatus, and semiconductor device having crystal thin film produced by these method and apparatus
JP5005266B2 (en) AlN crystal fabrication method and AlN thick film
JP4248276B2 (en) Group III nitride crystal manufacturing method
JP4863264B2 (en) Manufacturing method of semiconductor crystal
JP4908467B2 (en) Method for producing group III nitride compound semiconductor crystal
JP6596692B2 (en) Group III element nitride crystal manufacturing method, group III element nitride crystal, semiconductor device, semiconductor device manufacturing method, and group III element nitride crystal manufacturing apparatus
JP5012750B2 (en) Method for producing group III nitride compound semiconductor
JP2005298291A (en) Method for manufacturing semiconductor bulk crystal
JP4212426B2 (en) Method for producing group III nitride compound semiconductor substrate
JP2007073975A (en) Quality improvement method of group iii nitride crystal, substrate for epitaxial growth, and semiconductor element
JP4507810B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081013

A977 Report on retrieval

Effective date: 20101026

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Effective date: 20110107

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20110426

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20111004

Free format text: JAPANESE INTERMEDIATE CODE: A02