JP2007124768A - Pack battery - Google Patents
Pack battery Download PDFInfo
- Publication number
- JP2007124768A JP2007124768A JP2005311928A JP2005311928A JP2007124768A JP 2007124768 A JP2007124768 A JP 2007124768A JP 2005311928 A JP2005311928 A JP 2005311928A JP 2005311928 A JP2005311928 A JP 2005311928A JP 2007124768 A JP2007124768 A JP 2007124768A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- fet element
- battery
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
Description
本発明は、パック電池に関する。 The present invention relates to a battery pack.
従来のパック電池について、以下の特許文献に、充放電経路の高電圧側に配置されたn型半導体の放電用FET素子の記載がある。パック電池と、これを電源とするノート型パソコンにおいては、相互にデータをやりとりするために通信する必要があり、通信信号は、パック電池とパソコンとの共通のグランド(=充放電経路の低電圧側経路)を利用するので、仮に低電圧側経路にFET素子を配置すると、該素子のオンオフでグランド電圧が変動することになるので、低電圧側経路にFET素子を配置することはできなかった。 Regarding conventional battery packs, the following patent document describes an n-type semiconductor discharging FET element arranged on the high voltage side of a charge / discharge path. The battery pack and the notebook computer that uses it as a power source need to communicate with each other in order to exchange data. The communication signal is the common ground between the battery pack and the computer (= low voltage on the charge / discharge path). Since the ground voltage fluctuates when the device is turned on and off, the FET device could not be placed on the low voltage side path. .
よって、従来においては、安価でオン抵抗が低いn型半導体の放電用FET素子を利用するときは、充放電経路の高電圧側に配置し、昇圧回路を利用して昇圧した電圧を、該素子のゲートに印加して、素子をオン状態としていた。
上記の従来のパック電池において、放電用FET素子をオン状態から、オフ状態とするときは、昇圧回路からの昇圧した電圧の供給を遮断して、オフ状態とする。このとき、放電用FET素子をオン状態から、オフ状態とするときは、ゲートに溜まった電荷を放電し、ソースとゲートが略同電位となってオフ状態となるには、ある程度の時間を必要とする。特に、過電流を検出したときは、放電用FET素子をオン状態から、オフ状態と素早く切り替える必要がある。 In the above-described conventional battery pack, when the discharging FET element is changed from the on state to the off state, the supply of the boosted voltage from the booster circuit is cut off to be in the off state. At this time, when the discharging FET element is changed from the on state to the off state, a certain amount of time is required for the electric charge accumulated in the gate to be discharged and the source and the gate to become substantially the same potential to be in the off state. . In particular, when an overcurrent is detected, it is necessary to quickly switch the discharging FET element from the on state to the off state.
本発明は、このような問題点を解決するために成されたものであり、出力端子間の短絡事故等で過電流が流れるとき、パック電池内の充電用FET素子をオン状態からオフ状態に、素早く移行できる電気回路を有するパック電池を提供することを目的とする。 The present invention has been made to solve such problems, and when an overcurrent flows due to a short circuit accident between output terminals, the charging FET element in the battery pack is changed from an on state to an off state. An object of the present invention is to provide a battery pack having an electric circuit that can be shifted quickly.
本発明は、パック電池内に、電池と、充放電経路の高電圧側に配置されたn型半導体の放電用FET素子と、制御手段と、該制御手段からのオンオフ信号に基づき、昇圧されたオン信号に対応したゲート電圧にて放電用FET素子をオンオフ制御する昇圧回路とを備え、前記昇圧回路においては、電池電圧を電池電圧印加経路を介して印加して、該電池電圧より昇圧した電圧をゲートに供給して前記放電用FET素子をオン状態とし、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフとし、 前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入したことを特徴とする。 The present invention boosts a battery pack based on a battery, an n-type semiconductor discharge FET element disposed on the high voltage side of the charge / discharge path, a control means, and an on / off signal from the control means. A booster circuit that controls on / off of the discharging FET element with a gate voltage corresponding to an on signal, wherein the booster circuit applies a battery voltage via a battery voltage application path, and boosts the battery voltage from the battery voltage. To the gate to turn on the discharge FET element, bypass the boost circuit and apply the battery voltage to the gate in the battery voltage application path to turn off the discharge FET element, A switching element is inserted between the source of the discharging FET element and the gate.
また、前記スイッチング素子は、FET素子であって、そのゲート電圧は前記電池電圧より定電圧が供給され、 前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続されることを特徴とする。
ことを特徴とする。
Further, the switching element is an FET element, and a gate voltage of the switching element is supplied from the battery voltage, and a source and a drain of the switching element are provided between the source of the discharging FET element and the gate. It is connected.
It is characterized by that.
本発明においては、出力端子間の短絡事故等で過電流が流れるとき、前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入したことにより、放電用FET素子をオン状態から、オフ状態と素早く切り替えることができる。 In the present invention, when an overcurrent flows due to a short circuit accident between the output terminals or the like, by inserting a switching element between the source and the gate of the discharging FET element, the discharging FET element is turned off from the on state. You can switch quickly.
放電用FET素子のゲート電圧を、オン状態のHighレベルから、ソースとゲートが略同電位となったオフ状態のLowレベルにするとき、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフ状態とするので、ゲートに溜まった電荷は電池電圧印加経路にて放電するから、ある程度の時間を必要とする。 When the gate voltage of the discharging FET element is changed from the high level in the on state to the low level in the off state in which the source and the gate are substantially at the same potential, the booster circuit is bypassed and the battery voltage application path is Since the battery voltage is applied to the gate and the discharging FET element is turned off, the charge accumulated in the gate is discharged through the battery voltage application path, so that a certain amount of time is required.
本発明においては、前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入し、前記スイッチング素子は、FET素子であって、そのゲート電圧は前記電池電圧より定電圧が供給され、前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続される。 In the present invention, a switching element is inserted between the source of the discharging FET element and the gate, the switching element is an FET element, and the gate voltage is supplied with a constant voltage from the battery voltage. The source and drain of the switching element are connected between the source of the FET element for use and the gate.
このスイッチング素子により、放電用FET素子のゲート電圧を、オン状態のHighレベルから、ソースとゲートが略同電位となったオフ状態のLowレベルに素早くできることを、以下に説明する。 It will be described below that this switching element can quickly change the gate voltage of the discharging FET element from the high level in the on state to the low level in the off state in which the source and the gate have substantially the same potential.
例えば、ネックレス等の金属製異物が出力端子間に誤って配置され短絡事故が発生したり、電子機器に装着された状態で、電子機器側の放電回路に短絡事故が発生した等の理由により、過電流を検出したとき、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加しゲートに溜まった電荷をソースに放電し、ソースとゲートが略同電位となってオフ状態となるには、スイッチング素子がないなら、上述のように、ある程度の時間を必要とする。 For example, a metal foreign object such as a necklace is accidentally placed between the output terminals and a short-circuit accident occurs, or a short-circuit accident occurs in the discharge circuit on the electronic device side while attached to the electronic device, etc. When an overcurrent is detected, the battery voltage is applied to the gate in the battery voltage application path by bypassing the booster circuit, and the charge accumulated in the gate is discharged to the source, so that the source and the gate are substantially at the same potential. If there is no switching element, a certain amount of time is required to enter the OFF state as described above.
ここで、ゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなる。出力端子が短絡された状態で、電流値が小さくなると、異物の電気抵抗は略一定であるので、電流値が小さくなることで出力端子間の電圧も、小さくなる。出力端子間の電圧が低下することで、スイッチング素子のソース電位が低下して、ゲート・ソース間電圧が閾値電圧以上になり、スイッチング素子がオンされて、このスイッチング素子を介して放電用FET素子のゲートに溜まった電荷を素早く、瞬時に、放電し、前記放電用FET素子のソースと前記ゲート間が同電位となり、素早く、瞬時に、放電用FET素子をオフ状態とすることができる。 Here, when the charge accumulated in the gate is discharged, when the gate potential approaches the source potential, the resistance between the source and drain of the discharging FET element increases, the current value of the overcurrent is reduced, and the current value is reduced. Get smaller. When the current value is reduced in a state where the output terminal is short-circuited, the electric resistance of the foreign matter is substantially constant. Therefore, the voltage between the output terminals is reduced as the current value is reduced. When the voltage between the output terminals decreases, the source potential of the switching element decreases, the gate-source voltage becomes equal to or higher than the threshold voltage, the switching element is turned on, and the discharging FET element is passed through this switching element. The electric charge accumulated in the gate of the discharge FET is quickly and instantaneously discharged, the potential between the source of the discharging FET element and the gate becomes the same potential, and the discharging FET element can be quickly and instantaneously turned off.
特に、上述のように、過電流検出の後、放電用FET素子のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子のソース、ドレイン間抵抗が増大するので、このとき、大電流である過電流を流し続けると、放電用FET素子が熱破壊をきたすことがある。よって、本発明においては、放電用FET素子のソース、ドレイン間抵抗が増大するとき、スイッチング素子により、素早く、瞬時に、放電用FET素子をオフ状態とすることで、このような放電用FET素子の熱破壊を防止することができる。 In particular, as described above, when discharging the charge accumulated at the gate of the discharging FET element after overcurrent detection, the resistance between the source and drain of the discharging FET element increases as the gate potential approaches the source potential. Therefore, at this time, if an overcurrent that is a large current is kept flowing, the discharging FET element may be thermally destroyed. Therefore, in the present invention, when the resistance between the source and the drain of the discharge FET element increases, the discharge FET element is turned off quickly and instantaneously by the switching element, thereby Can be prevented from thermal destruction.
本発明の実施例を、図を用いて詳細に説明する。まず、実施例のパック電池Aの全体構成を説明し、次に、実施例の特徴点であるスイッチング素子について、説明する。 Embodiments of the present invention will be described in detail with reference to the drawings. First, the overall configuration of the battery pack A of the embodiment will be described, and then the switching element that is a characteristic point of the embodiment will be described.
図1に示すように、本実施例の電池パックAにおいては、リチウムイオン等の4セルの二次電池1と、電池1の充放電時の電流を検出する電流検出抵抗2(電流検出部に相当する)と、電池1の充放電を監視、制御するマイクロプロセッサーユニット(以下、MPU(=Micro Processing Unit)と言う)とを備えている。そして、電子機器であるパーソナルコンピューター(以下、PCという)等に、内蔵して電池パックAが取り付けられたとき、電池1からの出力を、+端子及びGND端子よりPCに供給し、PCとの通信は、通信ラインSCL、SDAを介して行われる。一方、PCからは、充電器として、充電電力が、最大電流、最大電圧が規制された定電流・定電圧充電方法にて、供給される。
As shown in FIG. 1, in the battery pack A of the present embodiment, a 4-cell
MPUにおいては、測定点dの電池電圧や電流検出抵抗2両端のアナログ電圧をデジタル変換し、実電圧[mV]や実電流値[mA]に換算するA/D変換部3と、充放電電流を積算して残容量を演算処理する残容量処理部4と、電池1の満充電を検出したり、異常電流、別途設けられる感温素子(図示せず)から検出される電池の異常温度、異常電圧の検出時等に、充放電電流を遮断して制御する制御部5を備えている。
In the MPU, the battery voltage at the measurement point d and the analog voltage at both ends of the
ここで、制御部5は、充電電流、放電電流を遮断するために、充放電経路の高電圧側に配置されたnチャネル型MOSFETである充電用FET素子91、放電用FET素子92に対して、オンオフ制御するために、オン、オフ信号を、昇圧回路を含む制御回路10に発する。
Here, in order to cut off the charging current and the discharging current, the
制御部5においては、電池1の電圧が、過充電電圧以上(例えば、4.2V/Cell以上)になると、充電用FET素子91をオフ制御するために、オフ信号を、ポートであるCHGより発する。また、電池1の電圧が、過放電電圧以下(例えば、2.7V/Cell以下)になると、放電用FET素子92をオフ制御するために、オフ信号を、ポートであるDSGより発する。
In the
一方、MPUの残容量処理部4においては、A/D変換部3によって変換された充放電電流に測定単位時間(例えば、250msec)を掛け算した値を積算し、放電時においては満充電から積算値を引き算し、或いは、充電時においては充電開始時の残容量より積算値を加算する。このような演算により、電池1の残容量を算出している。
On the other hand, in the remaining capacity processing unit 4 of the MPU, a value obtained by multiplying the charging / discharging current converted by the A /
更には、制御部5においては、A/D変換部3により変換された電池電圧と充電電流から満充電(電流、電圧を規制した定電流・定電圧充電においては、電圧が所定値以上、電流が所定値以下の条件のとき、満充電とする)を検出し、残容量を100%とする情報を出力する。
Further, the
電子機器であるPC(=パーソナルコンピュータ)、充電器等に対して、電池電圧、残容量、充放電電流値等の各種の電池情報を、電子機器が受信できる信号データに作成する通信データ作成部6と、PCや充電器と実際に通信を行うためのドライバ部7と、残容量を算出するための各種パラメータの記憶や諸々のデータを記憶する為のメモリ8を備えている。また、電子機器からバッテリパックの各種情報の送信要求をドライバ部7にて受け、通信データ作成部6にて作成されたデータをドライバ部から電子機器に送信する。このような通信データ作成部6、ドライブ部7、メモリ8は、電子機器等との通信を行う通信部COMである。 A communication data creation unit that creates various types of battery information such as battery voltage, remaining capacity, charge / discharge current value, etc., in signal data that can be received by the electronic device for a PC (= personal computer), a charger, etc. 6, a driver unit 7 for actually communicating with a PC or a charger, and a memory 8 for storing various parameters for calculating the remaining capacity and various data. In addition, the driver unit 7 receives a request for transmission of various information of the battery pack from the electronic device, and transmits the data created by the communication data creation unit 6 from the driver unit to the electronic device. The communication data creating unit 6, the drive unit 7, and the memory 8 are a communication unit COM that performs communication with an electronic device or the like.
更に、残容量処理部4においては、以下の機能を備えている。リチウムイオン等の二次電池1は、満充電電圧付近で充電を繰り返すと、電池自体の劣化が促進されたり、電池セル内における安全部品である過充電防止回路又は素子が頻繁に動作することになり、このような回路又は素子のサイクル寿命を縮める悪影響が発生する。このような問題を回避するために、本実施例においては、残容量処理部4において、所定の残容量(例えば95%以下)或いはこれに対応する所定の電圧(例えば4V/cell)に低下するまでは、充電を禁止する指示情報を、通信データ作成処理部6を介して、PC、充電器側に出力している。
Further, the remaining capacity processing unit 4 has the following functions. When the
次に、昇圧回路を含む制御回路10について、説明をする。制御回路10においては、MPUのDSG、CHGからのオンオフ信号に基づいて、充電用FET素子91、放電用FET素子92のゲートに、オンオフ信号を供給して、オンオフ制御を行う。素子のゲートには、オン状態とするために、電池電圧よりも高い電圧を供給する必要があるために、昇圧回路11Cと昇圧回路11Dとからなる昇圧回路11を備えている。充電用FET素子91のゲートには、制御回路10のポートであるCHGから、オンオフ信号は印加され、放電用FET素子92のゲートには、制御回路10のポートであるDSGから、オンオフ信号が印加される。
Next, the
以下に、昇圧回路11D、ポートDSGからの信号について、詳細に説明し、昇圧回路11C、ポートCHGからの信号も同様の構成、動作であるので、昇圧回路11Dと同じ符号を付し、説明を省略する。
In the following, the signals from the
昇圧回路11のDSGには、ポートPACKより、充放電経路の高電圧側の電池電圧が、抵抗R4(10KΩ程度)を含む電池電圧印加経路21を介して、入力され、ポートDSGからのオンオフ信号を、放電用FET素子92のゲートに、抵抗R2(10KΩ程度)を介して、供給している。このような抵抗R2、R4は、高電圧側の充放電経路より、ノイズが制御回路10に入るのを、防止したり、制御回路10内に短絡事故が発生したときに電池から電流が急激に流れ込むのを防止する等の目的で、設けられる。また、放電用FET素子92のゲート、ソース間に取り付けられた抵抗R1は、FETをOFFする際、完全にGS間の電圧を同じにし、OFFするために設けられている。
The battery voltage on the high voltage side of the charge / discharge path is input from the port PACK to the DSG of the
昇圧回路11Dは、チャージポンプと呼ばれるもので、その構成は、数十kHz程度に発振するオシレータOSCと、MPUのDSG出力のオン、オフ信号に基づいてオン、オフ制御される供給スイッチ12と、供給スイッチ12がオンのとき、オシレータOSCからの出力が入力されるバッファ回路13を備えている。また、バッファ回路13には、電池電圧印加経路21を介して、電池電圧が電源電圧として供給される。また、供給スイッチ12を省略して、MPUのDSG出力のオンオフ信号に基づいて、バッファ回路13をオンオフしても良い。
The step-up
バッファ回路13からの出力を、電荷として溜めて電圧を発生させるコンデンサー14Cと、電池電圧より電流が流れる方向に設けられたダイオード14D1、ダイオード14D2を備え、ダイオード14D1、14D2間に、コンデンサー14Cの降圧側一端が、分岐点T接続されている。また、直列接続した2つのダイオード14D1、14D2の両端に、MPUのDSG出力のオン、オフ信号に基づいてオフ、オン制御されるスイッチSWが設けられている(DSG出力のオン信号のとき、スイッチSWはオフ状態、DSG出力のオフ信号のとき、スイッチSWはオン状態となる)。
A
以上の構成の昇圧回路11Dは、概略、以下のように動作をする。FET素子をオン状態とするときは、MPUの端子DSG出力のオン信号により、スイッチSWをオフ状態とし、供給スイッチ12がオンされ、オシレータOSC出力を入力したバッファ回路13からは、略電池電圧と最低電圧(=電池電圧−12V)程度の間で発振する電圧が出力される(概略の出力波形例を図1内に示す)。なお、供給スイッチ12がオンオフに代えて、供給スイッチをなくして、オシレータOSCの発振をオン、オフしても良い。
The
バッファ回路13から最低電圧が出力されるとき、コンデンサー14Cの両端電圧は、略電池電圧となる。
When the lowest voltage is output from the
次に、バッファ回路13から、略電池電圧が出力されるとき、ダイオード14DCのため、先程の略電池電圧となったコンデンサー14Cの電荷が電池側に流れることなく保持された状態なので、分岐点Tには、先程溜まった電荷が、コンデンサー14Cの負極側の電池電圧の上に、蓄積されたことになる。そして、このような電荷は、FET素子92のゲートソース間の寄生容量に電荷が溜まり、ゲートには、FET素子92をオン状態とすることが可能な、電池電圧より高い電圧を供給することができる。なお、ゲートソース間の寄生容量に加えて、端子DSG、ゲート間に、別途、コンデンサーを設けても良い。但し、このようなコンデンサーについては、FET素子92を、オンからオフ状態とするとき、電荷を放電するのに、時間を要することがある。
Next, when a substantially battery voltage is output from the
また、FET素子をオフ状態とするときは、MPUの端子DSG出力のオフ信号により、スイッチSWをオン状態とし、供給スイッチ12をオフとする。このとき、オシレータOSCの発振を停止しても良い。スイッチSWをオン状態としたことにより、前記昇圧回路11をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加したことになるので、寄生容量として、ソース、ゲート間に溜まった電荷を電池電圧印加経路にて放電する。
When the FET element is turned off, the switch SW is turned on and the
そして、ここで、後述するスイッチング素子30がないなら、出力端子が短絡される等の過電流を検出したとき、ゲートに溜まった電荷を放電し、ソースとゲートが略同電位となってオフ状態となるには、ある程度の時間を必要とする。 Here, if there is no switching element 30 to be described later, when an overcurrent such as a short circuit of the output terminal is detected, the charge accumulated in the gate is discharged, and the source and the gate become substantially the same potential and are in the off state. It takes a certain amount of time to become.
本実施例には、出力端子が短絡される等の過電流を検出したとき、ゲートに溜まった電荷を放電するために、スイッチング素子30を、設けている。この素子30は、nチャネル型MOSFET素子であって、前記放電用FET素子92のソースと前記ゲート間にスイッチング素子30を挿入し、そのゲート電圧は前記電池電圧より定電圧が供給され、前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続される。抵抗R3を介して、ゲートに印加される定電圧は、パック電池A内で、電池電圧よりレギュレータ回路(図示せず)にて供給される2.5Vの電圧である。
In this embodiment, the switching element 30 is provided in order to discharge the charge accumulated in the gate when an overcurrent such as a short circuit of the output terminal is detected. The element 30 is an n-channel MOSFET element, and the switching element 30 is inserted between the source and the gate of the discharging
また、上述のように、過電流である異常電流については、MPU内の制御部5のプログラム実行処理により充電用FET素子91、放電用FET素子92をオフ状態としているが、プログラム実行処理により、実際に過電流が流れて素子をオフするまでに、時間を要する(約1.0S以下程度)。本実施例においては、パック電池Aの短絡等により、非常に大きな過電流が流れたとき、MPUより充電用FET素子91、放電用FET素子92をオフ状態とするには時間がかかるので、MPUのプログラム実行処理より先に、制御回路10の機能にて、放電用FET素子92をオフ状態としている。制御回路10内には、電流検出抵抗2の両端電圧を検出する電圧検出回路19を備えている。この電圧検出回路19においては、所定電圧より大きい、過電流に相当する電圧が入力されるとき、この電圧検出回路19より、昇圧回路11Dに、放電用FET素子92をオフとするため、上述のMPUからと同様に、オフ信号を発して、スイッチSWをオン状態とし、供給スイッチ12をオフとする。このように、制御回路10は保護回路機能を備えている。なお、制御回路10のこのような保護回路機能をなくして、上述のように、MPU内の制御部5のプログラム実行処理により、充電用FET素子91、放電用FET素子92をオフ状態とする保護回路機能だけとしても良い。本発明においては、保護回路機能として、充電用FET素子91、放電用FET素子92をオフ状態とする制御手段としては、制御回路10又は制御部5を利用している。
As described above, for the abnormal current that is an overcurrent, the charging
以下に、本実施例の特徴であるスイッチング素子30の動作について、詳細に説明する。 Hereinafter, the operation of the switching element 30 which is a feature of the present embodiment will be described in detail.
例えば、ネックレス等の金属製異物が出力端子間に誤って配置され短絡事故が発生したり、電子機器に装着された状態で、電子機器側の放電回路に短絡事故が発生した等の理由により、出力端子が短絡される等の過電流を検出したとき、制御回路10の電圧検出回路19が検出して、放電用FET素子92をオフとするため、オフ信号を発して、スイッチSWをオン状態とし、供給スイッチ12をオフとする。これにより、前記昇圧回路11Dをバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加しゲートに溜まった電荷をソース等に放電し、ソースとゲートが略同電位となってオフ状態となるには、スイッチング素子がないなら、上述のように、ある程度の時間を必要とする。特に、ノイズ、短絡防止のために、抵抗R2、R4が設けられているので、時間を必要とする。
For example, a metal foreign object such as a necklace is accidentally placed between the output terminals and a short-circuit accident occurs, or a short-circuit accident occurs in the discharge circuit on the electronic device side while attached to the electronic device, etc. When an overcurrent such as an output terminal is short-circuited is detected, the
スイッチング素子30がないとした場合、このときの時間(T)経過に伴う、放電電流(チャンネルCH3)、放電用FET素子92のゲート−ソース間の電圧(ソースを基準としてゲートの電圧)(チャンネルCH1)を、図2(a)に示す。図2(a)のCH3は、電流検出抵抗2の両端電圧を示し、このグラフに示されるように、短絡等により大きな電流が流れ始める。そして、電流発生より、約370μsec(100μsec/div)経過して、上述の電圧検出回路19がオフ信号を発して、スイッチSWをオフ状態とし、供給スイッチ12がオンにすることで、ゲートに溜まった電荷を放電し、図2(a)のCH1のGS間電圧が徐々に低下する。約680μsec(t1)経過して、GS間電圧が約2.0V以下となったとき、放電用FET素子92がオフ状態となり、電流がほぼゼロとなっている。
If the switching element 30 is not provided, the discharge current (channel CH3), the voltage between the gate and the source of the discharge FET element 92 (the gate voltage with reference to the source) (channel) with the passage of time (T) at this time CH1) is shown in FIG. CH3 in FIG. 2A indicates a voltage across the
図2(b)には、本実施例において、時間(T)経過に伴う、放電電流(CH3)(電流検出抵抗2の両端電圧を示す)、放電用FET素子92のゲート−ソース間の電圧(ソースを基準としてゲートの電圧)(CH1)、スイッチング素子30のゲート−ソース間の電圧(CH2)を示す。図2(b)においては、上述と同様に、過電流が発生し、電流発生より、約370μsec(100μsec/div)経過して、上述の電圧検出回路19がオフ信号を発して、スイッチSWをオフ状態とし、供給スイッチ12がオンにすることで、ゲートに溜まった電荷を放電し、図2(b)のCH1のGS間電圧が徐々に低下する。
FIG. 2B shows the discharge current (CH3) (showing the voltage across the current detection resistor 2) and the voltage between the gate and source of the
また、スイッチング素子30のGS間電圧(CH2)の経時変化について、以下に説明する。放電用FET素子92のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子92のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなる。出力端子が短絡された状態で、電流値が小さくなると、異物の電気抵抗は略一定であるので、電流値が小さくなることで出力端子間の電圧も、小さくなる。出力端子間の電圧が低下することで、スイッチング素子30のソース電位が低下して、ゲート・ソース間電圧がゲート閾値電位以下となり、スイッチング素子がオン30される。つまり、スイッチング素子30のゲートには、レギュレータ回路より定電圧(約2.5V)が供給されているので、ソース電位が低下してゼロVに近い約0.5Vになると、経過時間約640msec(t2)にてスイッチング素子30のGS間電圧(CH2)が約2.0Vとなり、ゲート電圧がオン信号状態となるので、スイッチング素子30はオン状態となる。このオン状態のスイッチング素子30を介して放電用FET素子92のゲートに溜まった電荷を素早く、瞬時に、放電し、前記放電用FET素子92のソースと前記ゲート間が同電位となり、素早く、瞬時に、放電用FET素子をオフ状態とし、電流を遮断することができる。
Further, the change with time of the GS voltage (CH2) of the switching element 30 will be described below. When discharging the charge accumulated at the gate of the discharging
特に、上述のように、過電流検出の後、放電用FET素子のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子92のソース、ドレイン間抵抗が増大するので、このとき、大電流である過電流を流し続けると、放電用FET素子92が熱破壊をきたすことがある。よって、本実施例においては、放電用FET素子92のソース、ドレイン間抵抗が増大するとき、スイッチング素30子により、素早く、瞬時に、放電用FET素子92をオフ状態とすることで、このような放電用FET素子92の熱破壊を防止することができる。図2(a)、(b)にて確認できるように、本実施例において、スイッチング素子30を利用することで、過電流開始より、放電用FET素子92をオフ状態として、電流を遮断するのに、約40μsec(t1−t2)程度、改善されている。
In particular, as described above, when discharging the charge accumulated in the gate of the discharging FET element after the overcurrent detection, when the gate potential approaches the source potential, the resistance between the source and drain of the discharging
A 電池パック
PC 電子機器
MPU マイクロプロセッサユニット
1 電池
2 電流検出抵抗(電流検出部)
4 残容量積算処理部
5 制御部
91 充電用FET素子
92 放電用FET素子
10 制御回路
11 昇圧回路
A Battery pack PC Electronic device
4 remaining capacity
Claims (2)
前記昇圧回路においては、電池電圧を電池電圧印加経路を介して印加して、該電池電圧より昇圧した電圧をゲートに供給して前記放電用FET素子をオン状態とし、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフとし、
前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入したことを特徴とするパック電池。 In the battery pack, the battery, the n-type semiconductor discharge FET element arranged on the high voltage side of the charge / discharge path, the control means, and the boosted on signal based on the on / off signal from the control means And a booster circuit that controls on / off of the discharging FET element with the gate voltage,
In the booster circuit, a battery voltage is applied via a battery voltage application path, a voltage boosted from the battery voltage is supplied to the gate to turn on the discharging FET element, and the booster circuit is bypassed. Applying the battery voltage to the gate in the battery voltage application path to turn off the discharging FET element,
A battery pack, wherein a switching element is inserted between a source of the discharging FET element and the gate.
前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続されることを特徴とする請求項1のパック電池。
The switching element is an FET element, and the gate voltage is supplied with a constant voltage from the battery voltage,
2. The battery pack according to claim 1, wherein a source and a drain of the switching element are connected between the source of the discharging FET element and the gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005311928A JP4511445B2 (en) | 2005-10-26 | 2005-10-26 | Pack battery |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005311928A JP4511445B2 (en) | 2005-10-26 | 2005-10-26 | Pack battery |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007124768A true JP2007124768A (en) | 2007-05-17 |
JP4511445B2 JP4511445B2 (en) | 2010-07-28 |
Family
ID=38147993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005311928A Active JP4511445B2 (en) | 2005-10-26 | 2005-10-26 | Pack battery |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4511445B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035431A1 (en) * | 2008-09-25 | 2010-04-01 | Necトーキン株式会社 | Multiple series/multiple parallel battery pack |
CN102376991A (en) * | 2010-08-04 | 2012-03-14 | 三洋电机株式会社 | Battery pack for practical low-power mode current detection and method of detecting excessive current |
JP2013150139A (en) * | 2012-01-19 | 2013-08-01 | Asahi Kasei Electronics Co Ltd | Power supply connection device |
JP2014110731A (en) * | 2012-12-04 | 2014-06-12 | Sanyo Electric Co Ltd | Battery pack |
CN103943798A (en) * | 2014-05-09 | 2014-07-23 | 廖建勋 | Conversion bracket for converting AAA battery to 6F22 battery |
US9063200B2 (en) | 2011-04-28 | 2015-06-23 | Sanyo Electric Co., Ltd. | Battery pack, method of determining malfunction, and a malfunction decision circuit |
WO2018110027A1 (en) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | Battery pack, electronic equipment, and method for controlling battery pack |
WO2019017263A1 (en) * | 2017-07-19 | 2019-01-24 | 三洋電機株式会社 | Protection circuit for battery and power supply device provided with said protection circuit |
JP2021097324A (en) * | 2019-12-17 | 2021-06-24 | 株式会社東芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06319224A (en) * | 1993-05-06 | 1994-11-15 | Taiyo Yuden Co Ltd | Overcurrent protecting circuit for battery |
JPH11178224A (en) * | 1997-12-08 | 1999-07-02 | Nec Kansai Ltd | Battery pack |
JP2005026732A (en) * | 2003-06-30 | 2005-01-27 | Sony Corp | Drive circuit for field-effect transistor |
-
2005
- 2005-10-26 JP JP2005311928A patent/JP4511445B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06319224A (en) * | 1993-05-06 | 1994-11-15 | Taiyo Yuden Co Ltd | Overcurrent protecting circuit for battery |
JPH11178224A (en) * | 1997-12-08 | 1999-07-02 | Nec Kansai Ltd | Battery pack |
JP2005026732A (en) * | 2003-06-30 | 2005-01-27 | Sony Corp | Drive circuit for field-effect transistor |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035431A1 (en) * | 2008-09-25 | 2010-04-01 | Necトーキン株式会社 | Multiple series/multiple parallel battery pack |
CN102376991A (en) * | 2010-08-04 | 2012-03-14 | 三洋电机株式会社 | Battery pack for practical low-power mode current detection and method of detecting excessive current |
US9063200B2 (en) | 2011-04-28 | 2015-06-23 | Sanyo Electric Co., Ltd. | Battery pack, method of determining malfunction, and a malfunction decision circuit |
JP2013150139A (en) * | 2012-01-19 | 2013-08-01 | Asahi Kasei Electronics Co Ltd | Power supply connection device |
JP2014110731A (en) * | 2012-12-04 | 2014-06-12 | Sanyo Electric Co Ltd | Battery pack |
CN103943798A (en) * | 2014-05-09 | 2014-07-23 | 廖建勋 | Conversion bracket for converting AAA battery to 6F22 battery |
US10868432B2 (en) | 2016-12-12 | 2020-12-15 | Murata Manufacturing Co., Ltd. | Battery pack, electronic device, and method of controlling battery pack |
WO2018110027A1 (en) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | Battery pack, electronic equipment, and method for controlling battery pack |
CN110073569B (en) * | 2016-12-12 | 2024-03-01 | 株式会社村田制作所 | Battery pack, electronic device, and method for controlling battery pack |
CN110073569A (en) * | 2016-12-12 | 2019-07-30 | 株式会社村田制作所 | The control method of battery pack, electronic equipment and battery pack |
JPWO2018110027A1 (en) * | 2016-12-12 | 2019-10-24 | 株式会社村田製作所 | Battery pack, electronic device, and battery pack control method |
CN110832732A (en) * | 2017-07-19 | 2020-02-21 | 三洋电机株式会社 | Battery protection circuit and power supply device provided with same |
JPWO2019017263A1 (en) * | 2017-07-19 | 2020-05-28 | 三洋電機株式会社 | Battery protection circuit and power supply equipped with this protection circuit |
JP7039589B2 (en) | 2017-07-19 | 2022-03-22 | 三洋電機株式会社 | Battery protection circuit and power supply with this protection circuit |
JP7039589B6 (en) | 2017-07-19 | 2022-04-01 | 三洋電機株式会社 | Battery protection circuit and power supply with this protection circuit |
US11303141B2 (en) | 2017-07-19 | 2022-04-12 | Sanyo Electric Co., Ltd. | Protection circuit for battery and power supply device provided with said protection circuit |
CN110832732B (en) * | 2017-07-19 | 2024-01-16 | 松下新能源株式会社 | Protection circuit for battery and power supply device provided with same |
WO2019017263A1 (en) * | 2017-07-19 | 2019-01-24 | 三洋電機株式会社 | Protection circuit for battery and power supply device provided with said protection circuit |
JP2021097324A (en) * | 2019-12-17 | 2021-06-24 | 株式会社東芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
JP7265468B2 (en) | 2019-12-17 | 2023-04-26 | 株式会社東芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4511445B2 (en) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4511445B2 (en) | Pack battery | |
US7423410B2 (en) | Battery protecting circuit | |
JP4324208B2 (en) | Secondary battery charging method and secondary battery protection circuit device | |
US7129679B2 (en) | Power supply circuit having soft start | |
KR102285228B1 (en) | Secondary battery protection circuit, secondary battery protection device, battery pack and method of controlling secondary battery protection circuit | |
US7948212B2 (en) | Battery pack and charging method | |
US8179098B2 (en) | Charge controlling semiconductor integrated circuit | |
US20190252893A1 (en) | Battery charger with segmented power path switch | |
US7750609B2 (en) | Output device and electronic device provided with same | |
US7605568B2 (en) | Deep under voltage recovery in a battery pack | |
JP5443749B2 (en) | Boost switching regulator and control circuit thereof | |
US7868483B2 (en) | Power management systems with current sensors | |
JP5664223B2 (en) | Charger | |
US20120212188A1 (en) | System and method for battery charging | |
JP2009529766A (en) | Gate driver for battery pack | |
JP2004112897A (en) | Portable apparatus and semiconductor integrated circuit device | |
TWI431912B (en) | Electronic equipment having a boost dc-dc converter | |
WO2008019391A1 (en) | Charge-pump biased battery protection circuit | |
JP2007028746A (en) | Battery pack | |
US8599521B2 (en) | Switching regulator and operation control method | |
JP2006331953A (en) | Battery protection method and battery protection circuit | |
JP5527249B2 (en) | Compound device system | |
JPH11127543A (en) | Protective circuit device for secondary battery | |
JP7461253B2 (en) | Step-up switching regulator | |
JP2010178528A (en) | Energy storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4511445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |