JP2007124673A - スタック型インテリジェント・スィッチング・システム - Google Patents

スタック型インテリジェント・スィッチング・システム Download PDF

Info

Publication number
JP2007124673A
JP2007124673A JP2006309542A JP2006309542A JP2007124673A JP 2007124673 A JP2007124673 A JP 2007124673A JP 2006309542 A JP2006309542 A JP 2006309542A JP 2006309542 A JP2006309542 A JP 2006309542A JP 2007124673 A JP2007124673 A JP 2007124673A
Authority
JP
Japan
Prior art keywords
switch
unit
master
slave
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006309542A
Other languages
English (en)
Other versions
JP2007124673A5 (ja
JP4965230B2 (ja
Inventor
Satoyuki Sugihara
智行 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allied Telesis Inc
Original Assignee
Allied Telesis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allied Telesis Inc filed Critical Allied Telesis Inc
Publication of JP2007124673A publication Critical patent/JP2007124673A/ja
Publication of JP2007124673A5 publication Critical patent/JP2007124673A5/ja
Application granted granted Critical
Publication of JP4965230B2 publication Critical patent/JP4965230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/02Standardisation; Integration
    • H04L41/0213Standardised network management protocols, e.g. simple network management protocol [SNMP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08Configuration management of networks or network elements
    • H04L41/0803Configuration setting
    • H04L41/0813Configuration setting characterised by the conditions triggering a change of settings
    • H04L41/082Configuration setting characterised by the conditions triggering a change of settings the condition being updates or upgrades of network functionality
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Massaging Devices (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Laying Of Electric Cables Or Lines Outside (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】スタック型スィッチング・システムを制御する装置および方法に関する。
【解決手段】スタック型スィッチング・システムは、ネットワーク・バックプレーンを介して相互に接続された複数のスィッチを有する。上記スタック型システムにおける各スィッチの内の1個のスィッチはマスタ・ユニットとして指定される一方、残りの各スィッチはスレーブ・ユニットとして指定される。上記複数のスィッチの間でマスタ機能を割当てる2つのトポロジ設計態様を開示する。第1のトポロジ設計態様は固定トポロジと称され、第2のトポロジ設計態様は動的トポロジと称される。これらの2つのトポロジ設計態様は両者ともに、最高の優先順位インデックスを有するスィッチに対してマスタ制御を割当てる。
【選択図】図1

Description

発明の背景
本発明は、個々の入力および宛先リソース間でデータのスィッチング(switching)を行うためのコンピュータ・ネットワーク・アーキテクチャに関する。より詳細には本発明は、単一のスタック型スィッチング・システム(stacked switching system)として一体的に接続された複数のスィッチを制御する装置および方法を開示する。
例えばコンピュータ端末などの複数の入力/宛先リソース間でデータを相互接続してスィッチングを行う従来のスィッチング・システム(switching system)は、急速に発展する技術分野となっている。しかし、入力/宛先リソースの個数が増加するにつれ、単一スィッチによりサポートされるポートの個数では、最新式システムのネットワーク・トラフィックの要件をもはや処理し切れない。これに加え、最新式の仮想ローカル・エリア・ネットワーク(VLAN)環境の急増の故に、非常に多数のユーザおよび/またはワークグループを処理し得る経済的で高性能なスィッチング・システムに対する要望が増している。
イーサネット(登録商標)・スィッチは当初、Kalpana(登録商標)がオリジナルのイーサネット(登録商標)・スィッチを発売した1991年に出現した。尚、イーサネット(登録商標)の観点からスィッチとは、長年に亙り存在して来たまさにマルチポート・ブリッジ(multiport bridge)である。技術的には、ブリッジング(bridging)はOSIレイヤ2の機能であり、今日における一般的なイーサネット(登録商標)規格、トークンリング、FDDIなどの3種の異なるネットワーク規格の全てがブリッジされ得る。これまでのブリッジから今日のスィッチを区別するものは、これらの最新式マルチポート・ブリッジの特徴および用法である。
数年前は、2つの異なるローカル・エリア・ネットワーク(“LAN”)を相互に接続すべく、2ポート・イーサネット(登録商標)・ブリッジが使用されていた。而してコンピュータメーカは、本質的には相互に接続された多数の2ポート・ブリッジであるインテリジェント・マルチポート・ブリッジの構築を開始した。今日においては、これらのマルチポート・ブリッジが強化されてスィッチ(switch)と称されている。これらのスィッチは今や、既存のネットワーク内で使用され、大規模なLANを多数の小規模LANへと分離もしくはセグメント化している。
一方、リピータ(repeater)は、受信したイーサネット(登録商標)・フレームの良否に関わらず該イーサネット(登録商標)・フレームを無差別に再生して順方向送信(forward)するネットワーク・デバイスである。リピータはネットワークの受動的もしくは共有的な構成要素として知られている、と言うのも、リピータは到来フレームに対して論理的に作用しないからである。リピータは単に到来信号を再生し、ネットワークの範囲を拡大するものである。この様にしてリピータは衝突もしくはエラーなどのネットワーク事象に対して不可視であり、斯かる事象も一緒に伝搬してしまう。故にリピータは、ネットワークの衝突領域(collision domain)を拡大し得る。換言すると、リピータは既存のネットワークを延長するにすぎない。
これと全く異なり、ブリッジは異なるイーサネット(登録商標)LANを接続する。より詳細には、ブリッジは到来フレームを再送信する前に基本的なフレーム・フィルタリング機能を実施する。また、リピータは全てのフレームを順方向送信するが、ブリッジは必要なフレームのみを順方向送信する。もしフレームが順方向送信される必要がなければ、ブリッジはそのフレームを除外(filter out)する。
たとえばブリッジは、トラフィックを選別することにより、ひとつのイーサネット(登録商標)LANから別のイーサネット(登録商標)LANへの不要なネットワーク・トラフィックを排除すべく使用され得る。ブリッジはまた速度整合も行う:通常の10Mbpsイーサネット(登録商標)は100Mbps高速イーサネット(登録商標)に対してブリッジによってのみ接続され得る。
詳細には全てのイーサネット(登録商標)・フレームは、宛先アドレスおよびソース・アドレスとして定義された2個のフィールドを有している。これらの2個のフィールドはブリッジに対し、そのフレームが何処で発信され且つ最終的には何処に宛てられるかを知らせる。ブリッジは到来イーサネット(登録商標)・フレームを検査し、そのフレームのヘッダ内で定義された宛先アドレスを分析する。この情報から上記ブリッジは、自身の内部メモリを過去の各フレームに対してチェックし、且つ、そのフレームを別のポートに順方向送信するかそのフレームを除外するかを、すなわち、何も行わないかそのフレームを廃棄するかを決定し得る。この様にしてブリッジは、各ネットワーク・セグメント間におけるネットワーク・トラフィックを遮断し得る。一定の場合にブリッジはエラーもチェックし、損傷したもしくは不完全なフレームの順方向送信を行わないこともできる。
ブリッジは、良好な郵便メール配達システム(postal mail delivery system)の様に作動する。すなわちブリッジは、該ブリッジが奉仕する区域における全ての者の位置を正確に認識する。ブリッジは該ブリッジが奉仕する区域内で所期の受取人に対してのみメールを配達し、すなわち、全てのエンベロープ(envelope)の住所を検査してそのエンベロープをその特定アドレスに配達するのである。もしエンベロープもしくはフレームが損傷されもしくはエラーを含むなら、ブリッジ・メール・システムはそのメールを所期の受取人に対して配達も順方向送信もしない。更に、もしエンベロープまたはフレームが別のブリッジにより奉仕される区域に属するアドレスを表すなら、そのエンベロープもしくはフレームはその別のブリッジへと中継される。
リピータは、非常に多様に作動する。リピータ・メール・システムは、メール配信に対して強制的(brute-force)手法を用いる。すなわちリピータは受信した全てのメールのコピーを作成し、該コピーを、対象者と対象者の区域の全員とに対して配信する。その区域では全員が、対象者自身のメールだけでなく他の全員のメールのコピーも獲得してしまう。
スタック可能リピータ(stackable repeater)は、拡張選択肢を備えたリピータと見做され得る。スタック可能リピータは、各々が所定数のポートを備えた数個の独立したユニットから成る。各ユニットはそれ自身の権利においてスタンドアロンリピータとして作用すると共に、厳密に当該ユニット自身の如き付加的ユニットを付加するための外部接続も有している。各スタック可能リピータは共有媒体用のデバイスであることから、一連のハブ(hub)に対する実効帯域幅は、夫々のハブにおいて何個のポートが在るかに関わらず常に同一である。付加されるポートの個数が多いほど、任意の所定ポートが利用可能な平均帯域幅は少ない。
スタック可能リピータのアップグレード性とポート当たりの低廉コストにより、スタック可能リピータはハブ市場全体において最も急速に成長している部分である。スタック可能リピータによれば、LAN管理者はスタック全体を管理すべく単一の管理ユニットを購入することで、管理コストを多数のポートに割当て得る。スタック可能リピータはまた、関連するネットワーク距離の制限の故に、イーサネット(登録商標)上において多数のノードを接続する上でも極めて有用である。
スタック可能リピータは、高速のスタッキング・バス(stacking bus)により相互にリンクされ乍らも依然として同一の衝突領域を共有するという複数のスタンドアロンリピータと類似している。これによればスタック可能リピータは、本質的に1個の大型のリピータの様にしてネットワークの残部を検査する。尚、スタック可能リピータは現在では10Base-Tおよび新たな10/100バージョンにおいて非常に普及している。
スタック可能リピータは普及しつつある、と言うのも、スタック可能リピータはポート当たりのコストを低くし乍ら複数の接続を提供すると共に、管理可能であってアップグレードも容易であり、且つ、大規模LANの典型的な階層ネットワーク構造に良好に適合するからである。
ネットワーク・トラフィックの要求が高まるにつれ、スィッチに接続される更に多数のポートに適合するために新たなスィッチ設計態様が必要となる。スタック型スィッチング・システムを形成すべく複数のスィッチを組合せる試みは行われて来た。しかし、スタック型管理機能(stacked management function)の取り扱いは極めて複雑であることから、複数のスィッチを組合せて単一のスタック型スィッチング・システムとすることは極めて困難であった。現在においては幾つかのスタック可能スィッチが市場で入手可能であるが、これらのスタック可能スィッチの殆どは、スタック型システムにおける種々のスィッチを連携調整すべく、専用のシステム管理ユニットを必要とする。幾つかの従来の設計態様においてこの専用システム管理ユニットは、スタック型管理ソフトウェア/ファームウェアを備えた別体のハードウェア構成要素である。このシステム管理ユニットを上記スタック型スィッチング・システムにおけるスィッチ・ユニット(switch unit)の各々に接続することにより、上記システム管理ユニットは上記スタック型システムのマスタ制御器(master control)として作用する。しかし、斯かる別体のシステム管理ユニットは上記スタック型スィッチング・システムのコストおよび物理的寸法を大幅に増大する。この故に、新たなスタック型スィッチング・システムを形成する上では本発明において開示された如く複数のスィッチを相互に組合せる新規な方法が望まれるのである。
発明の要約
故に本発明の目的は、複数のスィッチング・ユニット(switching unit)を接続する方法を提供するにある。
本発明の他の目的は、複数のスィッチング・ユニットを組合せて単一のスタック型スィッチング・システムを形成するに在る。
本発明の別の目的は、スタック型スィッチング・システムとして接続された各スィッチに対して融通性のある制御法を提供するに在る。
本発明の更なる目的は、スタック型スィッチング・システムを制御するための多数の設計トポロジ(design topology)を提供するに在る。
本発明は、スタック型スィッチング・システムを制御する装置および方法を開示する。本発明に係るスタック型スィッチング・システムは、ネットワーク・バックプレーンを介して相互に接続された複数のスィッチを備える。上記スタック型システムにおける各スィッチの内の1個のスィッチはマスタ・ユニットとして指定される一方、残りの各スィッチはスレーブ・ユニットとして指定される。本発明は、上記複数のスィッチの間でマスタ機能を割当てる2つのトポロジ設計態様を開示する。第1のトポロジ設計態様は固定トポロジと称され、第2のトポロジ設計態様は動的トポロジと称される。これらの2つのトポロジ設計態様は両者ともに、最高の優先順位インデックスを有するスィッチに対してマスタ制御を割当てる。このマスタ制御の割当ては、上記システムに対するスィッチング・ユニットの除去もしくは付加などのトポロジ変更が行われる毎に実施される。上記固定トポロジ設計態様に関し、マスタ制御割当ては上記システムをリブートした後にのみ実施され得る。一方、上記動的トポロジ設計態様に関し、マスタ制御割当ては“処理継続中に”実施され得るが、このことは、上記マスタ制御割当てが上記システムのリブートを必要とせずに実施され得ることを意味する。
本発明の種々の見地の更なる目的、特徴および利点は、添付図面を参照して行われる好適実施例の以下の説明から明らかとなろう。
図面の詳細な説明
本発明に依れば、スタック型スィッチング・アーキテクチャが記述される。複数のスィッチ・ユニットが、単一のマスタ・ユニットと複数のスレーブ・ユニットとを含むスタック型スィッチング・システムとして接続される。好適実施例において、上記スィッチ・ユニットの各々は設計態様が同様であり且つ各スタック用リンク(stacking link)を介して相互に接続される。本発明は更にスィッチ・ユニットを接続する上で2通りの設計方法を開示する:固定トポロジおよび動的トポロジである。
上記固定トポロジにおいては、システムがブートアップされた後に、各スィッチ・ユニットのひとつがマスタ・ユニットとして指定される。上記マスタ・ユニットに対しては、接続された全てのスィッチ・ユニットの中で最高の優先順位インデックス(priority index)が割当てられる。システム・ブートアップの間において、上記ユニットの各々は比較のために自身の優先順位インデックスを他のユニットに送信する。他の全てのユニットの各優先順位インデックスを受信すると上記ユニットの各々は、該ユニット自身が最高の優先順位インデックスを有するか否かを決定する。最高の優先順位インデックスを有するユニットが上記システムのマスタ・ユニットになるが、残る全てのユニットはスレーブ・ユニットとなる。上記マスタ・ユニットの特定の役割は、以下の各段落において詳述される。更に上記固定トポロジにおいて、一切のトポロジ変更は、システム全体および/または接続された各ユニットのリブート(reboot)を必要とする。上記システムをリブートすることにより、新たなマスタ・ユニットが選定される。この新たなマスタ・ユニットは次に、スタック型システムの特性を決定するとともに、スタッキングおよびスパンニング・ツリー・プロトコル(stacking and spanning tree protocol)に対するトポロジ・テーブルを生成する。
本発明に係る上記動的トポロジ設計態様において上記スタック型スィッチング・システムは、システムのリブートを必要とせずにトポロジの変更に対して順応し得る。特に、現在マスタ・ユニットおよびスレーブ・ユニットの各々はマスタ/スレーブ関係の再割当に対して自身をリブートする必要はない。たとえば、現在マスタ・ユニットよりも高い優先順位を有する新たなユニットが上記システムに付加されたとき、上記システムは該システムをリブートする必要なしで、新たに付加された上記ユニットを新マスタ・ユニットに再割当てする。現在のマスタ・ユニットは上記システムをリブートすることなく、上記新マスタ・ユニットに対してマスタ制御を“譲る”だけである。
この特徴はシステム・トポロジを“処理継続中に(on-the-fly)”変更し得ることから、上記動的トポロジ・システムによればシステムのリブートによる不利益を受けずにシステム設計態様の相当の融通性が提供される。
好適実施例において上記スタック型スィッチング・システムは、複数のスィッチング・ユニットを備えたマスタ/スレーブ式スィッチング・システムである。上記各スィッチング・ユニットのひとつはマスタ・ユニットとして指定されると共に残りは各々スレーブ・ユニットとして指定される。上記マスタ・ユニットは全てのユニットの中で、スタック型管理機能を実施する役割を果たす。これに加えて上記マスタ・ユニットは、一切のSNMPコマンドに応答すると共にSNMPエージェントなどを介してSNMPマネージャに対し各対応値を戻すなどの様に、SNMPマネージャと通信する役割を果たす。上記マスタ・ユニットは更に、全てのユニットの中で制御用トポロジ(controlling topology)を生成、維持および更新する。
概略的に上記マスタ・ユニットは次の機能を行う:(1)上記スタック型スィッチング・システムを管理し;(2)SNMP要求を処理し;且つ、(3)上記システムのトポロジ配向を維持すること。
上記固定トポロジにおいてマスタ・ユニットは先ず、上記システムに対してスレーブ・ユニットが取付けられているか否かを検出する。もし少なくとも一個のスレーブ・ユニットが上記スタック型システムに取付けられていれば、上記マスタ・ユニットは上記スタック型システムに対するトポロジ・テーブルを生成すると共に、システムにおける全てのユニットに対するトポロジ表示(topology discovery)を更新する。これに加えて上記マスタ・ユニットは、該マスタ・ユニットおよび各スレーブ・ユニットの両者を含め、上記システムにおける全てのユニットにおける各ポート制御器を初期化する。更に上記マスタ・ユニットは、該マスタ・ユニットと各スレーブ・ユニットとの間の各スタック用リンクをサポートすべく、静的順方向送信テーブル(static forwarding table)を設定する。
上記スタック型スィッチング・システムにおけるいずれかのユニットに対し上記マスタ・ユニットとは異なるバージョンのファームウェアが装填された場合、上記システムにおける各ユニットが同一バージョンで動作するのを確実にすべく、上記マスタ・ユニットは自身のファームウェアを各スレーブ・ユニットに対してダウンロードする。好適実施例において上記ファームウェアは種々のプログラミング・コード群を備えるが、これらのプログラミング・コードは、上記スタック機能を制御し、他のスタック・ユニット(たとえばマスタ・ユニットおよび他の各スレーブ・ユニット)とインタフェースし、且つ、各ユニットにおける個々のポートを制御して種々のリソースと通信したりするものである。上記ファームウェアの構造の一例は、本明細書の図5に示される。
本発明に係る上記動的トポロジ設計態様において、上記マスタ・ユニットは上記固定トポロジにおいて上述された全ての役割も果たさねばならない。しかし、この設計態様は動的トポロジ設計態様であることから、現在のマスタ・ユニットから次のマスタ・ユニットへのマスタ機能の切換えは、上記システムをリブートする必要なしで“処理継続中に”実施される。上記システムのトポロジを動的に変更することで、ユニットの付加および/または除去により引き起こされるシステムの不稼働期間は排除される。
上記固定トポロジ設計態様において、上記システムにおける種々のユニット間のトポロジは、システム全体がシャットダウンもしくはリブートされなければ変更され得ない。換言すると、マスタ・ユニットよりも高い優先順位インデックスを有する新たなユニットが上記システム内に導入されたとき:(1)現在のマスタ・ユニットが全てのスレーブに対する該マスタ・ユニットの制御を放棄し得ると共に;(2)新マスタ・ユニットが上記システムの制御を引き継いで新たなホスト・ユニットとなり得る;如く上記システムはリブートされる必要がある。
本発明の上記固定トポロジは簡単なファームウェア制御のみを必要とすることから更に簡素なシステムを提供することを銘記されたい。但し上記固定トポロジ設計態様の不都合は、上記システムにおいてトポロジ変更(すなわちユニットの除去もしくは付加)があったときに上記システムのリブートが必要なことである。
図1は、本発明に係るスタック型スィッチング・システム100の一実施例を示している。図示される如く、上記好適なシステムは1個のマスタ・ユニット110および1個のスレーブ・ユニット120を備える。この特定設計態様においてスレーブ・ユニット120は3本のスタック用リンク130a、130b、130cを介して現在のマスタ・ユニット110に接続される。これらの3本のスタック用リンク130a、130b、130cの各々は、マスタ・ユニット110およびスレーブ・ユニット120の夫々のスタック用ポートに接続される。図示例において、ユニット1 110は全てのマスタ機能を行うべき現在マスタ・ユニットであり、ユニット2 120は基本的に受動ユニットであるスレーブ・ユニットである。上述の如く、マスタ・ユニット110およびスレーブ・ユニット120は、これらの2個のユニット110、120間の通信の為に3本のスタック用リンク130a、130b、130cにより接続される。これらの3本のスタック用リンク130a、130b、130cは、上記スタック型スィッチング・システムの通信バックプレーンとして作用する。尚、種々のユニット間のスタック用リンクの本数は、これらの2個のユニット間の通信容量に依存することを銘記されたい。上記本数は、設計態様および実際の要件に依存して変更され得る。好適実施例においては、ユーザとの対話のために上記マスタ・ユニットに対して(不図示の)コンソール画面が接続される。
好適実施例において、上記スタック型スィッチング・システムのユーザは、各ユニットの優先順位インデックスを指定する。各ユニットの優先順位インデックスを設定することにより、上記システムの初期ブートアップの間においては指定された各優先順位インデックスに基づきマスタ/スレーブ指定が割当てられる。
本発明の固定トポロジ設計態様に依れば、機能しているスタック型スィッチング・システムにおいて一個以上のユニットから電力が落とされたとすれば、残る各ユニットはマスタ選定プロセスが実施される前にリセット且つリブートされる。もし後で別のユニットが上記スタック型システムに再接続されたなら、上記システムは再び自動的にリセットされることから、上記システム内の全てのユニットは再び該システムの新マスタ・ユニットを選定する。この新マスタ・ユニット選定プロセスは“自動トポロジ(auto-toplogy)”設計とも称され得ると共に、以下の段落で詳述される。
本発明に係る動的トポロジ設計態様においても、(1)スタック型システムに新ユニットが接続され;且つ、(2)既存ユニットがスタック型システムから除去されたときには、同様の新マスタ・ユニット選定プロセスが実施される。但し上記動的トポロジ設計態様に依れば、上記新マスタ・ユニット選定プロセスはシステムのリブートを必要とせずに“処理継続中に”実施される。これが、本発明の固定トポロジ設計態様および動的トポロジ設計態様の間の主な相違である。
先行段落において述べられた如く、本発明の別の特徴は、マスタ・ユニット選定プロセス設計態様である(又は、自動トポロジ設計態様と称される)。本発明のこの見地は、相互に接続された任意数のスィッチング・ユニットを有するスタック型スィッチング・システムをサポートする。好適実施例のマスタ・ユニット選定プロセスにおいて、最高の優先順位インデックスを有するユニットは、現在マスタ・ユニットとして選定される。その現在マスタ・ユニットに対しては、上記システムの全てのマスタ機能が割当てられる。先行段落において記述された如く、各ユニットに対してはシステムのブートアップの前に固有の優先順位インデックスが割当てられる。好適実施例において各優先順位インデックスは、該当する特定ユニットに関して期待されるネットワーク・トラフィックなどの目的用件に基づき、または、システムにおける各ユニット間の物理的接続に基づき、ユーザにより割当てられ得る。
システム・ブートアップの間において上記スタック型スィッチング・システムの全てのユニットはマスタ・ユニット選定プロセスに入り、マスタおよびスレーブ・ユニットの割当てを決定する。本発明の一実施例において、上記選定プロセスは定期的に、且つ/又は、システムにおけるユニットの付加もしくは除去が行われる毎に、実行される。たとえば現在マスタ・ユニットが電力を喪失しもしくはスタックから除去されたときには、残る全てのユニットの中から新マスタ・ユニットが選定される。一方、システムに対して新ユニットが接続されたとき、もし該新ユニットが現在マスタ・ユニットより高い優先順位インデックスを有するならば該新ユニットが現在マスタ・ユニットに代わり新マスタ・ユニットとなる。尚、上記動的トポロジ設計態様においてはこれらのトポロジ変更の全てはシステム全体のリブートを必要とせずに“処理継続中に”実施される。
図2は、本発明に係る動的トポロジ設計態様を採用したスタック型スィッチング・システムの別の好適実施例200を示している。示されたスタック型スィッチング・システム200は2個のスタック・ユニットを備える:ユニット1 210およびユニット2 220。図2に示された如く2個のスタック型スィッチング・ユニット210、220の配置は、ユニット1 210およびユニット2 220の間の各スタック用リンクが別様に接続された以外は、図1に示された実施例と同様であることを銘記されたい。図2に示された好適実施例においては、ユニット1 210が現在マスタ・ユニットであり、ユニット2 220はスレーブ・ユニットである。この動的トポロジ設計態様と図1に示された上記固定トポロジ設計態様との間の差は、該動的トポロジ設計態様に依ると(不図示の)新マスタ・ユニットがスタック型スィッチング・システム200に接続されたときに上記現在マスタ・ユニット(すなわちユニット1 210)により現在において保持されているマスタ機能が上記新マスタ・ユニットに対して自動的に移転されることである。
図2に示された好適実施例は、本発明に係る固定トポロジ設計態様および動的トポロジ設計態様の両者に対して使用され得ることを銘記されたい。
上記動的トポロジ設計態様において、新マスタ・ユニットに対するマスタ機能の再割当ては、上記スタック型スィッチング・システムのリブートを必要とせずに該システムにより実施される。特に、新マスタ・ユニットの付加を検出すると同時に、上記システム内で接続された全てのスィッチング・ユニット(すなわちユニット1、ユニット2および図示されない新マスタ・ユニット)は、上記マスタ・ユニット選定手順を実施し、上記新マスタ・ユニットが選定される。上記マスタ・ユニット選定手順の全体および引き続く新マスタ・ユニットの再割当ては、“処理継続中に”実施される。上記割当てプロセスの間においては、上記新マスタ・ユニットが新トポロジ・テーブルを生成して他の種々の動作を実施することも銘記されたい。
一方、上記固定トポロジ設計態様においては、システム全体をリブートした後においてのみ、同一のマスタ機能再割当プロセスが実施され得る。
図3は、本発明に係る別実施例を示している。示されたスタック型スィッチング・システム300は、3個のスタック型スィッチング・ユニット(すなわちユニット1、ユニット2およびユニット3)を備える。図示された如く、ユニット1 310は最高の優先順位番号(すなわち1)を有するスィッチング・ユニットであり、ユニット2 320およびユニット3 330は2番目および3番目に高い優先順位番号(すなわち2、3)を有する。故に、マスタ・ユニット選定プロセスの後で、ユニット1 310はシステムの現在マスタ・ユニットとして指定される。ユニット2 320およびユニット3 330はシステムの各スレーブ・ユニット(すなわち第1スレーブ・ユニットおよび第2スレーブ・ユニット)として指定される。図3は、上記マスタ・ユニット(すなわちユニット1 310)と第1スレーブ・ユニット(すなわちユニット2 320)とを接続する2本のスタック用リンク340a、340bが在ることを示している。これに加え、上記マスタ・ユニット(すなわちユニット1 310)と上記第2スレーブ・ユニット(すなわちユニット3 330)とを接続する1本のスタック用リンク340cも在る。尚、不図示の別実施例においては、第1スレーブ・ユニット(すなわちユニット2 320)のポート3と第2スレーブ・ユニット(すなわちユニット3 330)のポート2もしくは3との間に別のスタック用リンクが存在し得ることも銘記されたい。これらの2本の冗長接続は、2個のスレーブ・ユニット間の付加的データ通信を処理すべく使用され得る。
再び、図3に示された好適実施例は上記固定トポロジ設計態様および動的トポロジ設計態様の両者に対して使用され得ることを銘記されたい。
図4は、本発明に係る上記固定トポロジ設計態様または動的トポロジ設計態様のいずれかを採用する本発明の更なる別実施例を示している。示されたスタック型スィッチング・システム400は、4個のスタック型スィッチング・ユニット(すなわちユニット1 410、ユニット2 420、ユニット3 430およびユニット4 440)を備える。該実施例においてこれらの4個のユニットには、優先順位番号1、2、3、4が夫々割当てられる。マスタ選定プロセスにおいては割当てられた各優先順位番号に基づき、ユニット1 410は該スタック型システムのマスタとして指定され、且つ、ユニット2 420、ユニット3 430およびユニット4 440は該システムの各スレーブとして指定される。図示された如く、上記マスタ・ユニット(すなわちユニット1 410)はユニット2 420のポート3に接続される。マスタ・ユニット(すなわちユニット1 410)のポート2は、ユニット3 430のポート2に接続される。最後に、マスタ・ユニット(すなわちユニット1 410)のポート3はユニット4 440のポート1に接続される。このスタック接続は基本的に、マスタ・ユニット(すなわちユニット1 410)が当該スタック型スィッチング・システムの中心の役割を果たすという“スター型”ネットワーク・システムを確立することを銘記されたい。但しネットワーク性能と冗長目的の為に、図示された各スレーブ・ユニットは(たとえばユニット2 420のポート1および2、ユニット3 430のポート1および3、ならびに、ユニット4 440のポート2および3などの)未使用ポート間でも接続され得る。これらの3個のスレーブ・ユニット(すなわちユニット2 420、ユニット3 430およびユニット4 440)を接続することにより、これらの3個のユニットの内の1個は、現在マスタ・ユニット(すなわちユニット1 410)が上記システムから除去されたときまたはダウンしたときに、新マスタ・ユニットを引き継ぎ得る。この場合には、ユニット2 420が残る全てのユニットの中で最高の優先順位割当てを有することから、現在マスタ・ユニット(すなわちユニット1 410)がスタック型スィッチング・システム400から除去されたときにユニット2 420が新マスタ・ユニットを引き継ぐ。示されたスタック型スィッチング・システム400は本発明に係る動的トポロジの下で設計されることから、上記マスタ制御は処理継続中に(すなわちシステムのリブートを要さずに)、去り行く現在マスタ・ユニット(すなわちユニット1 410)から新マスタ・ユニット(すなわちユニット2 420)へとシフトされる。このことは特に、現在マスタ・ユニット(すなわちユニット1 410)から新マスタ・ユニット(すなわちユニット2 420)への制御の移転が各接続ポートの全てに対してトランスペアレントであることを意味する、と言うのも、マスタ機能の移転の間においてスタック型システム400の機能性は維持されるからである。
先行段落において述べられた如くこの動的トポロジ設計態様の主な利点は、リブートの為にシステムのシャットダウンを要さずにシステムに対してスィッチング・ユニットを付加しまたはシステムからスィッチング・ユニットを除去するのを許容することである。これにより、ユーザに対してはシステム設計態様の相当の融通性が与えられる。
図5は、本発明に係るスタック型スィッチング・システムにおいて使用されるファームウェア・アーキテクチャ500の好適実施例のブロック図である。図示された如く、上記ソフトウェア・システムは3つのレベルを備えている:スィッチ空間SWITCH 510、インタフェース空間API 520およびハードウェア/OS空間530である。
第1レベルにおいて上記ファームウェア・システムは、各スィッチング・ユニットにおける基本的なスィッチング機能(switching function)を処理するスィッチ空間SWITCH 510を備える。このレベルは、標準的なSNMP管理情報ベース(“MIB”)をサポートするとともに付加的な標準およびエンタープライズMIBもサポートし得るSNMPエージェント511と;RMONを維持する遠隔監視グループMIBエンジンRMON 512と;TCP/IP、IP、UDP、APR、ICMPおよび他のプロトコルをサポートするBSDライト派生モジュールBSD 513であって、この完全に機能的なBSDスタックが完全に埋設されたネットワーク開発環境に対する完全なBSDランタイム・ライブラリ・サポートを含む、BSDライト派生モジュールBSD 513と;ブリッジMIBスパンニング・ツリー・プロトコルをサポートするスパンニング・ツリー・モジュールSPAN 514と;GARP、GVRPおよびGMRPプロトコルならびに習用のポート式VLANをサポートする802.1Q VLANモジュールVLAN 515と;起動時自己試験、プロセッサ診断およびスタッキング・ファームウェアなどをサポートするブートストラップ・モジュールBOOT 516と;全画面拡張可能ASCII形式インタフェースを処理するユーザ・インタフェース・モジュールUI 517と;上記スィッチにアクセスして該スィッチを制御するための完全なHTMLページ群をサポートするウェブ・モジュールWEB 518と;を備える。
第2レベルAPI 520は、オペレーティング・システムおよびハードウェアに依存しない、上記スタック型システム用のリアルタイムのアプリケーション・インタフェースである。このレベルは、全てのハードウェアおよびオペレーティング・システムからのコール(call)を抽象化する。該レベルは基本的に、第1レベル510および第3レベル530の間のインタフェースの役割を果たす。
上記第3レベルはハードウェア/OS空間530である。このレベルは主に2個のモジュールから成る:オペレーティング・システム・モジュール532および制御モジュール531である。該好適実施例において、オペレーティング・システム・モジュール532は上記スィッチング・ユニットの各々における基本的ハードウェア機能を制御すべく使用される一方、制御モジュール531は上記第2レベルとの通信と、上記ユニットの各々における全ての9個のポートのシステム制御とを行わねばならない。
図6は、本発明に係るスィッチの各々の好適実施例のブロック図を示している。
図示される如く、本発明に係る各スィッチング・ユニット600は、8個のバス・ポート611a、b、c、d、e、f、g、hを有するスィッチング・マトリクス610を備える。示された好適実施例においては、8個のバス・ポートの内の3個がイーサネット(登録商標)・ポート611a、b、cであり且つ8個のバス・ポートの内の2個がギガビット・アップリンク・ポート611d、eである。残りの3個のバス・ポート611f、g、hは、各スィッチング・ユニット間のスタック用リンクに対して確保されている。
上記好適実施例において3個のイーサネット(登録商標)・ポート611a、b、cは、8個のイーサネット(登録商標)・ポートすなわち10Base-T/100Base-TXイーサネット(登録商標)・ポートをサポートする。それらの各々は、8個のMII高速インターネット・ポートを有すると共に、2個のカッド磁気デバイス(quad magnetic device)に接続される。これらのカッド磁気デバイスは、各インターネット・ポートをRJ45コネクタから分離するために使用される。これに加え、これらのイーサネット(登録商標)・ポート用制御器の各々は、アドレス検索データおよびバッファされた入力/出力データなどのデータ管理情報を記憶する2個の別体のメモリ・ポートにより支援される。個々のユーザは、これらの24個のイーサネット(登録商標)・ポートの任意のポートを介して上記スィッチング・ユニットに接続し得る。尚、本発明は半二重もしくは全二重接続のいずれにおいても使用され得ることを銘記されたい。更に、示された好適実施例において、2個のギガビット・アップリンク・ポート611d、eの各々は、ギガビット・アップリンクを行わねばならない。図示される如く、これらの2個のギガビット・アップリンク・ポート611d、eの各々は、アドレス検索データおよびバッファされたデータ・パケットを記憶する3個のメモリ・モジュールにより支援される。
上述の如く、スィッチング・マトリクス610の残る3個のポート611f、g、hは、特にスタック目的で確保される。これらのポート611f、g、hの一個以上を同様のスィッチング・ユニットのスィッチング・ポートに接続することにより、本発明に係るスタック型スィッチング・システムが形成される。示された本設計態様は並列のスタック用リンクもサポートすることから、2個のスィッチング・ユニット間のスタック用リンクの集束も可能である。2個のスィッチング・ユニット間の複数のスタック用リンクを集束することにより、2個のユニット間の全体的ネットワーク容量は増大され得る。たとえば2個のスィッチング・ユニット間の2本のスタック用リンクを組合せることにより、これらの2個のユニット間のネットワーク容量は倍増され得る。本設計態様においては残存ポートの個数(すなわち3)の制限の故に、2個のポート間におけるスタック用リンクの最大の集束度(aggregation)は3である。但し、3個以上の残存ポートを有する他の設計態様においては、全体的ネットワーク容量は相当に増大され得る。
図7は、本発明に係るスィッチング・ユニットの各々におけるブートアップ・プロセスの好適実施例を示すフローチャートである。ステップ701は、上記ブートアップ・プロセスの開始を示している。上記プロセスは通常は、該当スィッチング・ユニット(present switching unit)が起動されて開始する。次にステップ702において、該当スィッチング・ユニットは10秒の内部タイマを開始する。ステップ703において該当スィッチング・ユニットは、該ユニットが利用可能であり且つ活動状態であることを他の全てのユニットに通知すべく“活動(ALIVE)”メッセージを送信することにより、該当スィッチング・ユニットに他のスィッチング・ユニットが接続されているか否かを決定するためのチェックを実施する。上記好適実施例に依れば、この活動メッセージは該当スィッチング・ユニットのユニットIDも含んでいる。上記活動メッセージは、全ての他ユニットが該メッセージおよび付随するユニットIDを受信するまで、2秒毎に継続的に送信される。この10秒の時間間隔の間において、該当ユニットに接続された各スィッチング・ユニットはネットワークも受聴(listen)し、システムに対して接続された他の任意のユニットが在るか否かを決定する。該当スィッチング・ユニットは次に、他の各スィッチング・ユニットから送信された活動メッセージ(alive message)から各ユニットIDを抽出する。この“送信および受聴”プロセスを実施することにより、上記システムに接続された各スィッチング・ユニットは該システムに接続された他の全てのユニットの完全なプロフィルを有することになる。示された好適実施例において、この“送信および受聴”プロセスは10秒間継続する。故に、ステップ704においては、上記10秒間隔が終了したか否かを決定する為にブートアップ・タイマがチェックされる。
上記10秒ブートアップ時間が終了したとき、上記システムに接続された他の各ユニットに関する全ての情報に基づいて各ユニットはトポロジ・テーブルを生成する(ステップ705)。次にステップ706において上記スィッチの各々は、自身の優先順位インデックスを他のユニットの優先順位インデックスと比較する。最後に、最高の優先順位番号を有するスィッチング・ユニットがマスタ・ユニットとして覚醒(wake up)する(ステップ707)。一方、残りの各ユニットはスレーブ・ユニットとして覚醒する(ステップ708)。
図8および図9は、本発明に係る固定トポロジ設計態様に関している。特に、図8は固定トポロジ設計態様においてマスタ・ユニットとして覚醒するためのプロセスを示し、図9は固定トポロジ設計態様においてスレーブ・ユニットとして覚醒するためのプロセスを示している。
図8は、本発明に係る固定トポロジ・システムにおけるマスタ・ユニットに対する覚醒プロセスにおける各ステップを示すフローチャートである。ステップ801は、覚醒プロセスの開始を示している。ステップ802においてマスタ・ユニットは、上記スタック型システムにおける各ユニットが同一バージョンのファームウェアを具備するか否かをチェックして決定する。もし各スレーブ・ユニットのいずれかが上記マスタ・ユニットと同一バージョンのファームウェアを保有しなければ、ステップ802においてマスタ・ユニットは該マスタ・ユニット自身のバージョンのファームウェアをそのスレーブ・ユニットにダウンロードする。ステップ803においては、上記マスタ・ユニットによりトポロジ・テーブルが生成された後、マスタ・ユニットは該トポロジ・テーブルを、接続された各スレーブ・ユニットに対してダウンロードする。上記トポロジ・テーブルは、マスタ・ユニットと各スレーブ・ユニットとの間のトポロジ配置構成を具備している。ステップ804において上記マスタ・ユニットは、機器構成データ(configuration data)を設定すると共に該機器構成データをマスタ・ユニット自身のメモリ(好適には不揮発フラッシュ・メモリ)内に記憶する。上記機器構成データとしては、限定的なものとしてで無く:各スタック型スィッチング・ユニットの各ポートのポート・ステータス;各スタック・ユニットのスパンニング・ツリー・プロトコル(“STP”);各ユニットのVLAN情報;および、QOSデータ、COSデータ、および中継方式データ(trunking data)などの他の情報;が挙げられる。上記機器構成データが上記マスタ・ユニットにより設定された後、該マスタは該機器構成データをバックアップ目的で各スレーブ・ユニットに対してダウンロードする(ステップ805)。
これらの初期化ステップ(すなわちステップ801〜805)が終了した後、上記マスタ・ユニットは検出処理に入り、上記スタック型スィッチング・システムにおける一切のトポロジ変更を検出する。特にステップ806において上記マスタ・ユニットは定期的に、ネットワークを受聴することによりユニットの付加もしくは除去が在るか否かを決定する。この決定は、接続された各スィッチング・ユニットにより送信された活動メッセージを検出することで実施され得る。たとえば活動メッセージを送信するスレーブ・ユニットがもはや存在しなければ、上記マスタ・ユニットは、上記スタック型スィッチング・システムにはスレーブ・ユニットがもはや接続されていないと仮定する。一方、もし新ユニットIDとともに受信された活動メッセージが在るなら、上記マスタは上記システムに対して新たなスィッチング・ユニットが取付けられたと結論づけ得る。いずれの場合にも、上記スタック型スィッチング・システムに対する新たなトポロジが必要とされる。
本発明に係る上記固定トポロジ設計態様において上記スタック型システムは、トポロジの変更(すなわちユニットの付加もしくは除去)がある毎に、上記リセット/ブートアップ段階(図7におけるステップ701)に戻る。
図9は、本発明に係る上記固定トポロジ設計態様のスレーブ・ユニットに対する覚醒プロセスの各ステップを示すフローチャートである。ステップ901は、スレーブ・ユニット覚醒プロセスの開始を示している。次に上記スレーブ・ユニットは、上記システムにおいて上記現在マスタ・ユニットが依然として存在するか否かを決定するループに入る。ステップ902に示された如く、この決定は2秒毎に実施される。上記スレーブ・ユニットが、現在マスタ・ユニットが上記システムから除去されたことを検出したとき、該スレーブ・ユニットは図7のステップ701に戻る。一方、もしマスタ・ユニットが依然として上記システムに存在するなら、上記スレーブ・ユニットはこの2秒毎のチェックを継続する。図9に示されたマスタ・ユニットと同様に、固定トポロジ設計態様のスレーブ・ユニットは、上記スタック型スィッチング・システムにおいてユニットの付加もしくは除去が行われる毎に、上記リセット/ブートアップ段階に戻る。尚、上記スレーブ・ユニットは図8に示された上記マスタ・ユニットの覚醒プロセスに対して(当該フローチャートには示されない)相補的ステップ(complementary step)も実施することを銘記されたい。これらの相補的ステップとしては、限定的なものとしてでなく、ファームウェアの受信および更新、上記トポロジ・テーブルの受信および更新、上記機器構成データの受信および維持、ならびに、一切のマスタ・ユニット・コマンドなどへの応答が挙げられる。
図10および図11は、本発明に係る上記動的トポロジ設計態様に関している。特に図10は上記動的トポロジ設計態様に対するマスタ・ユニットとして覚醒するためのプロセスを示す一方、図11は上記動的トポロジ設計態様においてスレーブ・ユニットとして覚醒するためのプロセスを示している。
図10は、本発明に係る動的トポロジ・システムにおけるマスタ・ユニットに対する覚醒プロセスにおける各ステップを示すフローチャートである。ステップ1001は、上記覚醒プロセスの開始を示している。ステップ1002において上記マスタ・ユニットは、接続された各スレーブ・ユニットが最近に更新されたバージョンのファームウェアを有するか否かをチェックして決定する。もし各スレーブ・ユニットのいずれかがマスタ・ユニットと同一バージョンのファームウェアを所有しなければ、ステップ1002においてマスタ・ユニットは該マスタ・ユニット自身のバージョンのファームウェアをそのスレーブ・ユニットにダウンロードする。次にステップ1003において上記マスタ・ユニットは、各スレーブ・ユニットの全てに対して上記トポロジ・テーブルをダウンロードする。上記トポロジ・テーブルは、マスタ・ユニットと各スレーブ・ユニットとの間のトポロジ配置構成を具備している。ステップ1004において上記マスタ・ユニットは機器構成データを設定すると共に、該機器構成データを自身のメモリ(好適には不揮発フラッシュ・メモリ)内に記憶する。上記機器構成情報は、限定的なものとしてで無く:各スタック型スィッチング・ユニットの各ポートのポート・ステータス;各スタック・ユニットのスパンニング・ツリー・プロトコル(“STP”);各ユニットのVLAN情報;および、QOSデータ、COSデータ、および中継方式データ(trunking data)などの他の情報;を含む。上記機器構成データが上記マスタ・ユニットにより設定された後、該マスタは該機器構成データをバックアップ目的で各スレーブ・ユニットに対してダウンロードする(ステップ1005)。
これらの初期化ステップ(すなわちステップ1001〜1005)が終了した後、上記マスタ・ユニットは検出処理に入り、上記スタック型スィッチング・システムにおける一切のトポロジ変更を検出する。特にステップ1006において上記マスタ・ユニットは定期的に、ネットワークを受聴することにより上記システムにおけるユニットの付加もしくは除去が在るか否かを決定する。この決定は、接続された各スィッチング・ユニットにより送信された活動メッセージを検出することで実施され得る。たとえば活動メッセージを送信する所定スレーブ・ユニットが存在しなければ、上記マスタ・ユニットは、上記スタック型システムには対応スレーブ・ユニットがもはや接続されていないと仮定する。一方、もし新ユニットIDとともに受信された活動メッセージが在るなら、上記マスタ・ユニットは上記システムに対して新たなスィッチング・ユニットが取付けられたと結論づけ得る。いずれの場合にも、上記スタック型スィッチング・システムに対する新たなトポロジが必要とされる。
本発明に係る上記動的トポロジ設計態様において上記マスタ・ユニットは次に、上記システムに新スレーブ・ユニットが付加されたか否かを判断する(ステップ1007)。この検出は、先ず何らかの新ユニットIDを検出することで行われ得る。もし受信された新ユニットIDが在るなら、上記マスタ・ユニットは、付加されたユニットの対応優先順位インデックスを現在マスタ・ユニットの優先順位インデックスと比較する。もし、付加されたシステムの優先順位インデックスが現在マスタ・ユニットの優先順位インデックスより低ければ、付加されたスィッチング・ユニットはスレーブ・ユニットである。もし付加されたシステムがスレーブ・ユニットなら、ステップ1008において上記マスタ・ユニットは(必要なら)この付加されたユニットのファームウェアを更新する。次にステップ1010において、上記トポロジ・テーブルは該スレーブ・ユニットの付加を反映すべく更新される。一方、もし上記マスタ・ユニットが所定スレーブ・ユニットから活動メッセージを受信できなければ、該マスタ・ユニットは対応スレーブ・ユニットが上記スタック型システムから除去されたと仮定する。この場合に上記マスタ・ユニットは、この喪失スレーブ・ユニットを除去することで自身のトポロジ・テーブルを更新する。上記トポロジ・テーブルを更新した後、上記マスタ・ユニットはステップ1003に戻る。最後に、もしスレーブ・ユニットの付加も除去も無ければ、上記システムに対しては更に高い優先順位インデックスを有する新ユニットが付加されたことになる。この場合に上記新ユニットが新マスタ・ユニットであり、現在マスタ・ユニットは図11に示された手順を辿り、スレーブ・ユニットとして覚醒する。
図11は、本発明の動的トポロジに依るスレーブ・ユニットに対する覚醒プロセスにおける各ステップを示すフローチャートである。ステップ1101は、スレーブ・ユニット覚醒プロセスの開始を示している。次に上記スレーブ・ユニットは、現在マスタ・ユニットが依然として上記システムに接続されているか否かを決定するループに入る。ステップ1102に示された該決定は、2秒毎に実施される。上記システムから現在マスタ・ユニットが除去されたことを上記スレーブ・ユニットが検出したとき、上記スレーブ・ユニットは図7に示された上記ブートアップ処置の接続点“1”に戻る。一方、もしマスタ・ユニットが依然としてシステム内に存在するなら、上記スレーブ・システムはこのチェックを2秒毎に継続する。上記マスタ・ユニットが上記スタック型スィッチング・システムから除去されたとき、残る各スレーブ・ユニットのどのスレーブ・ユニットが新マスタ・ユニットであるかを見出すために、これらの各スレーブ・ユニット間での新たな決定が必要とされる。この場合、残存スレーブ・ユニットの全ては図7に示されたフローチャートの接続点1にて再スタートする。尚、上記スレーブ・ユニットは図10に示された上記マスタ・ユニットの覚醒プロセスに対して(当該フローチャートには示されない)相補的ステップも実施することを銘記されたい。先行段落において述べられた如く、これらの相補的ステップとしては、限定的なものとしてでなく、ファームウェアの受信および更新、上記トポロジ・テーブルの受信および更新、上記機器構成データの受信および維持、ならびに、一切のマスタ・ユニット・コマンドなどへの応答が挙げられる。
本発明は特定の好適実施例に関して上述されたが、上記記述および各例は、添付の請求の範囲の有効範囲により定義された本発明の有効範囲の制限を意図するのではなく例示することを意図している。
図1は、本発明に係るスタック型スィッチング・システムの一実施例を示す図である。 図2は、本発明に係る動的トポロジ設計態様を採用したスィッチング・ユニットの好適実施例を示す図である。 図3は、上記システム内に3個のスタック型スィッチング・ユニットを有する本発明の他の実施例を示す図である。 図4は、上記動的トポロジ設計態様を採用した本発明の更に別の実施例を示す図である。 図5は、本発明に係るスタック型スィッチング・システムで使用されるファームウェア・アーキテクチャの好適実施例のブロック図である。 図6は、本発明に係る各スィッチの好適実施例のブロック図である。 図7は、本発明に係るスィッチング・ユニットにおけるブートアップ・プロセスの好適実施例を示すフローチャートである。 図8は、本発明に係る固定トポロジ・システムにおけるマスタ・ユニットに対する覚醒プロセスの各ステップを示すフローチャートである。 図9は、本発明に係る固定トポロジ・システムにおけるスレーブ・ユニットに対する覚醒プロセスの各ステップを示すフローチャートである。 図10は、本発明に係る動的トポロジ・システムにおけるマスタ・ユニットに対する覚醒プロセスの各ステップを示すフローチャートである。 図11は、本発明に係る動的トポロジ・システムにおけるスレーブ・ユニットに対する覚醒プロセスの各ステップを示すフローチャートである。

Claims (10)

  1. 優先順位インデックスを一組のスイッチの各スイッチに割り当てることであって、各スイッチはマスタスイッチとして動作するように構成され、
    前記一組のスイッチをネットワーク・バックプレーンに接続すること、
    前記一組のスイッチの優先順位インデックス値を比較した後、その優先順位インデックス値に基づいてマスタスイッチを割り当てることであって、残りのスイッチはスレーブスイッチとして動作すること、
    マスタスイッチとして動作するように構成された一組のスイッチに含まれないスイッチをネットワーク・バックプレーンに接続すること、
    優先順位インデックスを接続されたスイッチに割り当てること、
    第1のマスタスイッチの優先順位インデックス値が接続されたスイッチの優先順位インデックス値よりも小さいときに、第1のマスタスイッチをスレーブとして再割り当てすること、
    第1のマスタスイッチの優先順位インデックス値が接続されたスイッチの優先順位インデックス値よりも小さいときに、接続されたスイッチを第2のマスタスイッチとして割り当てること、
    スイッチの接続、スイッチの再割り当て、そしてスイッチの割り当ては、一組のスイッチをリブートすることなくおよび一組のスイッチをリブートする時に、自動的に実行されること、
    を特徴とするスイッチスタックを動作させる方法。
  2. さらに、前記マスタスイッチから前記スレーブスイッチへファームウェアをダウンロードすることを含む請求項1記載の方法。
  3. さらに、トポロジ・テーブルを前記スレーブスイッチにダウンロードすることを含む請求項1記載の方法。
  4. さらに、機器構成データを前記マスタスイッチ内で規定することを含む請求項1記載の方法。
  5. さらに、前記機器構成データを前記スレーブスイッチにダウンロードすることを含む請求項4記載の方法。
  6. 割り当ては、スタックスイッチのトポロジ変更の後に実行される請求項1記載の方法。
  7. マスタスイッチは第1のマスタスイッチであり、方法はさらに、第1のマスタスイッチに与えられた電力が除去され、そして一組のスイッチからのスイッチの優先順位インデックス値が、第1のマスタスイッチを除く一組のスイッチからの残りのスイッチの優先順位インデックス値よりも小さくないときに、前記一組のスイッチからのスイッチを第2のマスタスイッチとして割り当てる、請求項1記載の方法。
  8. マスタスイッチとして動作するように構成され、優先順位値と関連する第1のスイッチと、
    マスタスイッチとして動作するように構成され、優先順位値と関連し、前記第1のスイッチと結合された第2のスイッチと、
    第1のスイッチの優先順位値が第2のスイッチの優先順位値よりも大きいときに、第1のスイッチはマスタスイッチとして指定され、そして第2のスイッチはスレーブスイッチとして指定されるように構成され、
    第1のスイッチ及び第2のスイッチと結合され、マスタスイッチとして動作するように構成され、優先順位値と関連する第3のスイッチであって、第1のスイッチの優先順位値が第2のスイッチの優先順位値よりも大きいときに、第3のスイッチはマスタスイッチとして指定され、そして第2のスイッチはスレーブスイッチとして再指定されるように構成され、
    少なくとも第1のスイッチ、第2のスイッチそして第3のスイッチの1つが、そのスイッチをリブートすることなくおよびそのスイッチをリブートする時に、マスタスイッチ及びスレーブスイッチの1つからのその指定を残りの指定に変更するように自動的に構成されることを特徴とする装置。
  9. さらに、ネットワーク・バックプレーンと、ネットワーク・バックプレーンに結合された第1のスイッチ及び第2のスイッチから成ることを特徴とする請求項8に記載の装置。
  10. 第1のスイッチは第2のスイッチと関連する優先順位値を受信するように構成され、第2のスイッチは第1のスイッチと関連する優先順位値を受信するように構成されることを特徴とする、請求項8記載の装置。
JP2006309542A 1999-06-24 2006-11-15 スタック型インテリジェント・スィッチング・システム Expired - Lifetime JP4965230B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/339,729 US6785272B1 (en) 1999-06-24 1999-06-24 Intelligent stacked switching system
US09/339,729 1999-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001506193A Division JP2003503899A (ja) 1999-06-24 2000-06-23 スタック型インテリジェント・スィッチング・システム

Publications (3)

Publication Number Publication Date
JP2007124673A true JP2007124673A (ja) 2007-05-17
JP2007124673A5 JP2007124673A5 (ja) 2007-08-09
JP4965230B2 JP4965230B2 (ja) 2012-07-04

Family

ID=23330337

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001506193A Ceased JP2003503899A (ja) 1999-06-24 2000-06-23 スタック型インテリジェント・スィッチング・システム
JP2006309542A Expired - Lifetime JP4965230B2 (ja) 1999-06-24 2006-11-15 スタック型インテリジェント・スィッチング・システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001506193A Ceased JP2003503899A (ja) 1999-06-24 2000-06-23 スタック型インテリジェント・スィッチング・システム

Country Status (8)

Country Link
US (1) US6785272B1 (ja)
EP (1) EP1190532B1 (ja)
JP (2) JP2003503899A (ja)
AT (1) ATE322115T1 (ja)
AU (1) AU5872900A (ja)
DE (1) DE60027004T2 (ja)
DK (1) DK1190532T3 (ja)
WO (1) WO2001001637A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130940B2 (en) 2012-01-17 2015-09-08 Hitachi Metals, Ltd. Network system
US9300529B2 (en) 2013-01-21 2016-03-29 Hitachi Metals, Ltd. Communication system and network relay device
CN106911597A (zh) * 2017-02-14 2017-06-30 新华三技术有限公司 一种跨板转发方法和装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2804266B1 (fr) * 2000-01-20 2002-04-26 Auteuil Participation Et Conse Procede et systeme pour la diffusion de donnees en boucle
US7120683B2 (en) * 2000-04-03 2006-10-10 Zarlink Semiconductor V.N. Inc. Single switch image for a stack of switches
US7594028B1 (en) * 2000-04-28 2009-09-22 International Business Machines Corporation Counting of GVRP protocol data units within a network bridge
EP1162792B1 (en) * 2000-06-09 2012-08-15 Broadcom Corporation Gigabit switch with frame forwarding and address learning
EP1193917B1 (en) * 2000-09-20 2006-01-04 Broadcom Corporation Network switch having port blocking capability
US6973023B1 (en) 2000-12-30 2005-12-06 Cisco Technology, Inc. Method for routing information over a network employing centralized control
GB0113901D0 (en) * 2001-06-07 2001-08-01 Nokia Corp Security in area networks
US7194003B2 (en) * 2001-10-29 2007-03-20 General Electric Company Ethernet switch and system
GB2384956B (en) * 2002-02-02 2004-01-21 3Com Corp Stacked network routers
US7274703B2 (en) * 2002-03-11 2007-09-25 3Com Corporation Stackable network units with resiliency facility
US7548541B2 (en) * 2002-06-04 2009-06-16 Alcatel-Lucent Usa Inc. Managing VLAN traffic in a multiport network node using customer-specific identifiers
US20050265358A1 (en) * 2002-09-06 2005-12-01 Mishra Shridhar M Intelligent stacked switching system
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US7613201B1 (en) * 2003-04-18 2009-11-03 Rmi Corporation Stacked network switch using resilient packet ring communication protocol
US7480258B1 (en) * 2003-07-03 2009-01-20 Cisco Technology, Inc. Cross stack rapid transition protocol
US7336622B1 (en) * 2003-09-08 2008-02-26 Cisco Technology, Inc. Method and system for resolving switch number conflicts in a stackable switch system
US7512075B1 (en) * 2003-09-23 2009-03-31 Cypress Semiconductor Corporation Method and apparatus for collecting statistical information from a plurality of packet processing blocks
GB2406742B (en) * 2003-10-03 2006-03-22 3Com Corp Switching fabrics and control protocols for them
US20050105560A1 (en) * 2003-10-31 2005-05-19 Harpal Mann Virtual chassis for continuous switching
EP1553744A1 (en) * 2004-01-08 2005-07-13 Alcatel Alsthom Compagnie Generale D'electricite Communication network comprising at least one virtual switch and terminal acting as such a virtual switch
US7428219B2 (en) * 2004-02-27 2008-09-23 Intel Corporation System and method to exchange information between a control element and forwarding elements in a network element architecture
CN100370740C (zh) * 2004-03-06 2008-02-20 鸿富锦精密工业(深圳)有限公司 堆叠式交换机管理方法
US7346051B2 (en) * 2004-06-25 2008-03-18 Matsushita Electric Industrial Co., Ltd. Slave device, master device and stacked device
CN100433326C (zh) * 2004-06-25 2008-11-12 松下电器产业株式会社 从属装置、主装置以及层叠装置
US7974272B2 (en) * 2004-07-29 2011-07-05 Conexant Systems, Inc. Remote control of a switching node in a stack of switching nodes
US7483383B2 (en) * 2004-10-28 2009-01-27 Alcatel Lucent Stack manager protocol with automatic set up mechanism
US7505403B2 (en) * 2004-10-28 2009-03-17 Alcatel Lucent Stack manager protocol with automatic set up mechanism
TWI255408B (en) * 2004-12-24 2006-05-21 Hon Hai Prec Ind Co Ltd System and method for client linking with server automatically
US7630299B2 (en) * 2004-12-30 2009-12-08 Alcatel Lucent Retention of a stack address during primary master failover
CN100553215C (zh) * 2005-08-31 2009-10-21 欧姆龙株式会社 通信系统、从属站及中继装置
JP4644569B2 (ja) * 2005-09-02 2011-03-02 富士通セミコンダクター株式会社 複数チップの起動方法
US7869433B2 (en) * 2005-09-29 2011-01-11 Electronics And Telecommunications Research Institute Home network connection management system using UPnP and VLAN multicast
AU2007232562B2 (en) * 2006-04-03 2012-02-02 Eckey Corporation Methods for determining proximity between radio frequency devices and controlling switches
CN100435524C (zh) * 2006-06-13 2008-11-19 杭州华三通信技术有限公司 堆叠系统中设备的拓扑结构形成方法
US8144630B1 (en) * 2006-12-15 2012-03-27 Marvell International Ltd. Apparatus, systems, methods, algorithms and software for control of network switching devices
US20080155046A1 (en) * 2006-12-22 2008-06-26 Texas Instruments, Inc. Control Token Based Management Of Daisy-Chain System Topology
US8234425B1 (en) 2007-06-27 2012-07-31 Marvell International Ltd. Arbiter module
US7949817B1 (en) 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
JP5281646B2 (ja) * 2007-09-28 2013-09-04 アライドテレシスホールディングス株式会社 ネットワーク競合防止装置およびネットワーク競合防止方法
CN101163077B (zh) * 2007-11-12 2010-12-08 中兴通讯股份有限公司 一种堆叠系统的合并方法
CN101170483B (zh) * 2007-11-13 2010-09-29 中兴通讯股份有限公司 一种路由交换设备堆叠的方法
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
US9191281B2 (en) * 2008-11-05 2015-11-17 Telefonaktiebolaget L M Ericsson (Publ) Systems and methods for configuring a demarcation device
US8706083B2 (en) 2009-01-07 2014-04-22 Eckey Corporation Bluetooth authentication system and method
CN101478435B (zh) * 2009-01-20 2011-01-12 杭州华三通信技术有限公司 一种堆叠系统的拓扑收集方法和双控制板设备
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
CN101588298B (zh) * 2009-07-07 2011-05-11 杭州华三通信技术有限公司 一种堆叠系统中流量切换的方法和堆叠系统
US8204070B1 (en) * 2009-08-28 2012-06-19 Extreme Networks, Inc. Backplane device for non-blocking stackable switches
CN102130817B (zh) * 2010-01-20 2013-09-11 杭州华三通信技术有限公司 堆叠系统中保持流量不中断的方法和机框交换机
US8688922B1 (en) 2010-03-11 2014-04-01 Marvell International Ltd Hardware-supported memory management
US8654680B2 (en) * 2010-03-16 2014-02-18 Force10 Networks, Inc. Packet forwarding using multiple stacked chassis
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8665704B2 (en) * 2011-11-25 2014-03-04 Hewlett-Packard Development Company, L.P. Parallelly coupled stackable network switching device
US9031065B2 (en) * 2012-04-23 2015-05-12 Hewlett-Packard Development Company, L.P. Switch having dedicated stacking link
US10567218B2 (en) * 2017-06-29 2020-02-18 Cisco Technology, Inc. Systems and methods for enabling frontside stacking of switches
US10484333B2 (en) * 2017-07-16 2019-11-19 Cisco Technology, Inc. Methods and systems for providing limited data connectivity
US10601649B1 (en) * 2017-07-28 2020-03-24 Cisco Technology, Inc. Stack switching detection and provisioning
US11005746B1 (en) * 2019-12-16 2021-05-11 Dell Products L.P. Stack group merging system
US11895012B2 (en) * 2022-01-31 2024-02-06 Nile Global, Inc. Methods and systems for switch management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276940A (ja) * 1991-03-05 1992-10-02 Hitachi Ltd マルチノードダウンロード方式
JPH06224915A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd ネットワーク管理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674085A (en) 1985-03-21 1987-06-16 American Telephone And Telegraph Co. Local area network
US5189414A (en) 1986-09-30 1993-02-23 Kabushiki Kaisha Toshiba Network system for simultaneously coupling pairs of nodes
FR2638923B1 (fr) 1988-11-08 1990-12-21 Bull Sa Unite d'acces a un support de transmission d'un reseau local
US5115235A (en) 1989-09-25 1992-05-19 Cabletron Systems, Inc. Flexible module interconnect system
US5265123A (en) 1990-02-15 1993-11-23 Advanced Micro Devices, Inc. Expandable repeater
FR2702909B1 (fr) * 1993-03-19 1995-04-21 Thomson Csf Procédé de reconfiguration d'un réseau maillé.
US5491689A (en) * 1994-03-07 1996-02-13 Maher; John W. Method and apparatus for augmenting listening capacity of a signal destination
US5629685A (en) 1995-02-23 1997-05-13 International Business Machines Corporation Segmentable addressable modular communication network hubs
US5651003A (en) 1995-06-07 1997-07-22 Whitetree, Inc. Stackable data cell switch architecture
US5764638A (en) 1995-09-14 1998-06-09 Level One Communications, Inc. Method and apparatus for filtering and forwarding messages in a computer network using a last source address
US5742603A (en) 1995-09-14 1998-04-21 Level One Communications, Inc. Method and apparatus for integrating repeater management, media access control, and bridging functions
US5892932A (en) * 1995-11-21 1999-04-06 Fore Systems, Inc. Reprogrammable switching apparatus and method
US5751710A (en) * 1996-06-11 1998-05-12 Cisco Technology, Inc. Technique for connecting cards of a distributed network switch
US5875314A (en) * 1996-11-01 1999-02-23 Northern Telecom Limited Configurable connection fabric for providing serial backplanes with adaptive port/module bandwidth
US5802333A (en) * 1997-01-22 1998-09-01 Hewlett-Packard Company Network inter-product stacking mechanism in which stacked products appear to the network as a single device
US6044121A (en) * 1997-07-22 2000-03-28 Cabletron Systems, Inc. Method and apparatus for recovery of time skewed data on a parallel bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276940A (ja) * 1991-03-05 1992-10-02 Hitachi Ltd マルチノードダウンロード方式
JPH06224915A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd ネットワーク管理システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130940B2 (en) 2012-01-17 2015-09-08 Hitachi Metals, Ltd. Network system
US9300529B2 (en) 2013-01-21 2016-03-29 Hitachi Metals, Ltd. Communication system and network relay device
CN106911597A (zh) * 2017-02-14 2017-06-30 新华三技术有限公司 一种跨板转发方法和装置

Also Published As

Publication number Publication date
EP1190532A1 (en) 2002-03-27
WO2001001637A1 (en) 2001-01-04
DE60027004D1 (de) 2006-05-18
DK1190532T3 (da) 2006-07-31
ATE322115T1 (de) 2006-04-15
EP1190532B1 (en) 2006-03-29
US6785272B1 (en) 2004-08-31
JP2003503899A (ja) 2003-01-28
DE60027004T2 (de) 2007-03-29
AU5872900A (en) 2001-01-31
JP4965230B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
JP4965230B2 (ja) スタック型インテリジェント・スィッチング・システム
US10200278B2 (en) Network management system control service for VXLAN on an MLAG domain
AU2004305790B2 (en) Virtual network device
US8194534B2 (en) Blade server system with at least one rack-switch having multiple switches interconnected and configured for management and operation as a single virtual switch
US8086755B2 (en) Distributed multicast system and method in a network
US9515922B2 (en) Distributed fibre channel forwarder
US8645567B2 (en) Method and system for packet filtering for local host-management controller pass-through communication via network controller
US7974192B2 (en) Multicast switching in a distributed communication system
US20110200041A1 (en) Intelligent Adjunct Network Device
EP2918049B1 (en) Virtual chassis system control protocols
US9384102B2 (en) Redundant, fault-tolerant management fabric for multipartition servers
US7392520B2 (en) Method and apparatus for upgrading software in network bridges
US6724734B1 (en) Creating a spanning tree of a network including clusters
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco IBM Channel Attach Commands
Cisco Catalyst 8500 CSR Release Notes for Cisco IOS Release 12.0
Cisco Configuring and Monitoring from the Switch Manager
Cisco IBM Channel Attach Commands
Cisco Configuring Ethernet and Fast Ethernet Switching Modules
Cisco Configuring Ethernet and Fast Ethernet Switching Modules

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Ref document number: 4965230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term