JP2007116750A - Amplifier including variable inductor and radio terminal comprising amplifier - Google Patents

Amplifier including variable inductor and radio terminal comprising amplifier Download PDF

Info

Publication number
JP2007116750A
JP2007116750A JP2007011826A JP2007011826A JP2007116750A JP 2007116750 A JP2007116750 A JP 2007116750A JP 2007011826 A JP2007011826 A JP 2007011826A JP 2007011826 A JP2007011826 A JP 2007011826A JP 2007116750 A JP2007116750 A JP 2007116750A
Authority
JP
Japan
Prior art keywords
inductor
circuit
variable
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007011826A
Other languages
Japanese (ja)
Other versions
JP4686487B2 (en
Inventor
Ryuichi Fujimoto
竜一 藤本
Tetsuro Itakura
哲朗 板倉
Tomohisa Kimura
智寿 木村
Makoto Arai
誠 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007011826A priority Critical patent/JP4686487B2/en
Publication of JP2007116750A publication Critical patent/JP2007116750A/en
Application granted granted Critical
Publication of JP4686487B2 publication Critical patent/JP4686487B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable gain amplifier capable of reducing a change of input impedance when switching an amplifier stage. <P>SOLUTION: In an amplifier, a variable gain amplifier state is constituted by connecting in parallel a plurality of amplifier stages (A1, A2, ...An) and to this variable gain amplifier stage, an input impedance control circuit is connected. The control circuit includes a variable resistor (Rx) in its input section, and a change of input impedance caused by switching a gain is compensated by controlling a resistance value of this variable resistor (Rx). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、可変インダクタに係り、特に能動素子で構成される回路と相互に結合した複数のインダクタを用いてインダクタンスを変化させる可変インダクタに関する。     The present invention relates to a variable inductor, and more particularly, to a variable inductor that changes inductance using a plurality of inductors coupled to a circuit composed of active elements.

また、この発明は、インダクタを用いた発振器及び無線端末に係るとともに、増幅器及び無線端末の回路設計技術及び増幅器の利得可変方法の改良にも関する。   The present invention also relates to an oscillator using an inductor and a wireless terminal, and also relates to improvement of circuit design technology for an amplifier and a wireless terminal and a gain variable method for the amplifier.

一般に、電子回路の特性を可変にするために、回路に含まれる能動素子の特性或いは受動素子の値を変化させている。能動素子に関しては、能動素子に与えられるバイアス電圧を変化させてその能動素子の特性を変化させることができる。また、受動素子に関しては、受動素子、例えば、MOSFETのオン抵抗を利用すれば可変抵抗素子を容易に実現でき、PN接合を利用すれば可変容量素子を容易に実現することができる。   Generally, in order to make the characteristics of an electronic circuit variable, the characteristics of active elements or values of passive elements included in the circuit are changed. With respect to an active element, the characteristics of the active element can be changed by changing the bias voltage applied to the active element. As for the passive element, a variable resistance element can be easily realized by using a passive element, for example, an on-resistance of a MOSFET, and a variable capacitance element can be easily realized by using a PN junction.

受動素子としてのインダクタに関しては、一般的に良好な特性を維持しつつインダクタンスを可変とすることが困難であるとされている。能動素子を用いてインダクタを構成し、インダクタンスを可変にする方法が非特許文献1(ELECTRONICS LETTERS 2nd January, Vol 28, No.1, pp 78-80, 1992)に開示されている。しかし、インダクタに能動素子が用いられていることから、雑音や歪みの特性が悪いという問題がある。   With respect to an inductor as a passive element, it is generally difficult to make the inductance variable while maintaining good characteristics. Non-Patent Document 1 (ELECTRONICS LETTERS 2nd January, Vol 28, No. 1, pp 78-80, 1992) discloses a method in which an inductor is formed using an active element to make the inductance variable. However, since an active element is used for the inductor, there is a problem that noise and distortion characteristics are poor.

そこで、インダクタを能動素子により構成せずに、インダクタンスを可変にする技術が種々提案されている。しかし、何れの提案も実用化には問題がある。例えば、特許文献1(特開平8−162331号公報)には、インダクタの途中にスイッチを挿入し、スイッチのオン・オフによりインダクタンスを変える手法が開示されている。この手法では、スイッチのオン抵抗により可変インダクタの性能が劣化してしまうというという問題がある。   Therefore, various techniques for making the inductance variable without forming the inductor by an active element have been proposed. However, each proposal has a problem in practical use. For example, Patent Document 1 (Japanese Patent Application Laid-Open No. Hei 8-162331) discloses a technique in which a switch is inserted in the middle of an inductor and the inductance is changed by turning the switch on and off. This method has a problem that the performance of the variable inductor is deteriorated by the on-resistance of the switch.

特許文献2(特開2000−223317公報)には、レーザビームにより物理的にインダクタの形状を変化させる方法が開示されている。この方法は、インダクタの製造後に物理的に調整する必要があるため、製造コストが高くなり、回路が動作している状況でインダクタンスを変化させることが困難であるという問題がある。   Patent Document 2 (Japanese Patent Laid-Open No. 2000-223317) discloses a method for physically changing the shape of an inductor with a laser beam. Since this method requires physical adjustment after the inductor is manufactured, there is a problem that the manufacturing cost is high and it is difficult to change the inductance in a state where the circuit is operating.

特許文献3(特開平7−320942号公報)には、複数のインダクタの相互結合を利用して可変インダクタを構成する技術が提案されている。この方法では相互結合係数を変化させるためにインダクタの形状を物理的に変化させている。従って、可変インダクタを構成する回路の小型化並びに低コスト化という点で問題点がある。   Patent Document 3 (Japanese Patent Laid-Open No. 7-320942) proposes a technique for configuring a variable inductor by utilizing mutual coupling of a plurality of inductors. In this method, the shape of the inductor is physically changed in order to change the mutual coupling coefficient. Therefore, there is a problem in that the circuit constituting the variable inductor is reduced in size and cost.

さらに、D.R.Pehlkeらは、特許文献4(米国特許第5,994,985号明細書)において、方向性結合器を用いて入力信号を2つに分離し、相互に結合した2つのインダクタに流れる信号の振幅と位相を制御してインダクタンスを変化させる技術を提案している。しかしながら、方向性結合器は、一般に集積化に適さないため、可変インダクタを集積回路により実現することが困難であるという問題がある。   DRPehlke et al., In US Pat. No. 5,994,985, separates an input signal into two using a directional coupler and flows to two inductors coupled to each other. A technique for changing the inductance by controlling the amplitude and phase of a signal is proposed. However, since the directional coupler is generally not suitable for integration, there is a problem that it is difficult to realize a variable inductor by an integrated circuit.

可変インダクタを実現することでLC共振回路(インダクタ:インダクタンスL,コンデンサ:容量C)を含む電圧制御発振器(VCO:Voltage Controlled Oscillator)の発振周波数(f)をも制御することができる。このLC共振回路を含む電圧制御発振器の発振周波数(f)は、一般的に、f=1/[2π(LC)1/2]で表われ、インダクタンスL或いは容量Cが制御されれば、発振周波数(f)が制御される。しかしながら、従来のLC共振回路では、上述したように可変インダクタを実現することが困難であることから、一般的に、容量Cを可変とし、例えば、PN接合ダイオードへの逆バイアス印加電圧を変化させて容量Cを可変とし、この容量を変えることで発振周波数を変化させている。   By realizing the variable inductor, the oscillation frequency (f) of a voltage controlled oscillator (VCO) including an LC resonance circuit (inductor: inductance L, capacitor: capacitance C) can also be controlled. The oscillation frequency (f) of the voltage controlled oscillator including this LC resonance circuit is generally expressed by f = 1 / [2π (LC) 1/2], and if the inductance L or the capacitance C is controlled, the oscillation will occur. The frequency (f) is controlled. However, in the conventional LC resonance circuit, since it is difficult to realize a variable inductor as described above, generally, the capacitance C is made variable, for example, the reverse bias applied voltage to the PN junction diode is changed. Thus, the capacitance C is variable, and the oscillation frequency is changed by changing the capacitance.

このような電圧制御発振器を集積回路として半導体基板上に作りこんだ場合、即ち、IC化した場合には、寄生容量、例えば、インダクタの寄生容量、MOSトランジスタのドレイン寄生容量及びMOSトランジスタのゲート寄生容量等が生じ、このような寄生容量が生ずることは避けられず、これら寄生容量がLC共振回路の可変容量Cの変動幅を小さくしてしまう問題がある。例えば、容量C変動分をΔCとすると、設計上の変動率としてはΔC/Cを想定しているが、寄生容量分が分母に非変動部分として加算される。従って、実際には、ΔC/(C+寄生容量)と変動率が小さくなってしまう問題がある。回路設計などに依存はするが、容量Cと寄生容量が同程度であると、変化率は、1/2程度にまで縮小されてしまう。   When such a voltage controlled oscillator is built on a semiconductor substrate as an integrated circuit, that is, when it is integrated into an IC, parasitic capacitance, for example, parasitic capacitance of an inductor, drain parasitic capacitance of a MOS transistor, and gate parasitic of a MOS transistor Such a parasitic capacitance is unavoidably generated due to capacitance and the like, and there is a problem that these parasitic capacitances reduce the fluctuation range of the variable capacitor C of the LC resonance circuit. For example, if the capacitance C variation is ΔC, the design variation rate is assumed to be ΔC / C, but the parasitic capacitance is added to the denominator as a non-variable portion. Therefore, in practice, there is a problem that the variation rate becomes small as ΔC / (C + parasitic capacitance). Although depending on the circuit design and the like, if the capacitance C and the parasitic capacitance are approximately the same, the rate of change is reduced to approximately ½.

このような寄生容量の存在で可変容量CがLC共振回路の容量値に占める比率が低くならざるを得ない。従って、可変容量Cの変化率に比較し、LC共振回路における容量値の変化は縮小されたものとなり、結果として発振周波数の可変範囲が狭くなってしまう。   Due to the presence of such parasitic capacitance, the ratio of the variable capacitance C to the capacitance value of the LC resonance circuit has to be reduced. Therefore, compared with the rate of change of the variable capacitor C, the change of the capacitance value in the LC resonance circuit is reduced, and as a result, the variable range of the oscillation frequency is narrowed.

しかしながら、今日、携帯電話,無線LAN機器などで使用する周波数帯域は拡大し、また、複数周波数帯域をひとつの機器で対応する場合もあり、発振周波数の変化幅の拡大への要求は大きくなっている。このような観点からも、可変インダクタの実現が望まれている。   However, today, the frequency band used in mobile phones, wireless LAN devices, etc. is expanded, and there are cases where a plurality of frequency bands are supported by a single device, and the demand for expansion of the variation range of the oscillation frequency has increased. Yes. From this point of view, realization of a variable inductor is desired.

また、可変インダクタは、インダクタを備えた増幅器にも適用可能である。例えば、ディジェネレーション用のインダクタを備えた増幅器では、そのインダクタンスを小さくすると、増幅器の利得及び雑音特性は向上するものの歪特性は劣化する。逆に、インダクタンスを大きくすると歪特性は向上するが、利得及び雑音特性は劣化する。このようにトレードオフの関係にあることから増幅器設計の際には所望の特性となるようにインダクタンスの値が決定される。   The variable inductor can also be applied to an amplifier including an inductor. For example, in an amplifier having a degeneration inductor, if the inductance is reduced, the gain and noise characteristics of the amplifier are improved, but the distortion characteristics are degraded. Conversely, when the inductance is increased, the distortion characteristics are improved, but the gain and noise characteristics are deteriorated. Because of the trade-off relationship, the inductance value is determined so as to obtain a desired characteristic when designing the amplifier.

高利得及び低雑音特性を維持して低歪特性を実現するためには電流量を多くして対応するのが一般的である。また、無線端末の受信機で用いられる増幅器では、受信信号の大きさによって増幅器に必要とされる特性が変化される。一般に受信信号が小さい場合は低雑音で増幅することが重視されるため、増幅器には利得と雑音特性が良好なことが要求される。これに対し受信信号が大きい場合には歪特性が良好なことが要求される。   In order to achieve low distortion characteristics while maintaining high gain and low noise characteristics, it is common to increase the amount of current. In the amplifier used in the receiver of the wireless terminal, the characteristics required for the amplifier vary depending on the magnitude of the received signal. In general, when the received signal is small, it is important to amplify with low noise. Therefore, the amplifier is required to have good gain and noise characteristics. On the other hand, when the received signal is large, the distortion characteristics are required to be good.

従来のディジェネレーション用のインダクタを備えた増幅器においては、インダクタンスは固定であるので、この増幅器の特性を変化させる為に、供給電流量が制御されている。即ち、歪特性を良好にしたい場合には、供給電流量が多くなるように電流が制御される。しかしながら、増幅器の特性を変化する為に電流量が上げられることは、消費電力の増大となる問題点がある。   In an amplifier provided with a conventional degeneration inductor, the inductance is fixed, so that the amount of supply current is controlled in order to change the characteristics of the amplifier. That is, when it is desired to improve the distortion characteristics, the current is controlled so that the amount of supplied current is increased. However, increasing the amount of current to change the characteristics of the amplifier has a problem of increasing power consumption.

更に、非特許文献4には、可変利得増幅器の回路例が開示されている。この可変利得増幅器では、第1のトランジスタQ1で構成される初段のエミッタ接地回路は常に動作され、利得切り替えは次段のベース接地回路を構成する第2〜第4のトランジスタQ2〜Q4を切り替えることによって実現されている。第1のトランジスタQ1が動作しているため、利得を切り替えても入力インピーダンスに大きな変化はないが、常に一定の電流を消費し、歪み特性もほぼ一定となる。   Further, Non-Patent Document 4 discloses a circuit example of a variable gain amplifier. In this variable gain amplifier, the first-stage grounded-emitter circuit composed of the first transistor Q1 is always operated, and the gain switching is performed by switching the second to fourth transistors Q2 to Q4 constituting the next-stage base grounded circuit. It is realized by. Since the first transistor Q1 is operating, the input impedance does not change greatly even when the gain is switched, but a constant current is always consumed, and the distortion characteristics are also substantially constant.

しかし、非特許文献4に開示された従来の回路では、利得が低い場合にも大きな電流を消費し、歪み特性も利得が高い場合と同程度となってしまうという問題がある。基本的に高い利得と良好な歪み特性の増幅段を実現しようとすると、ある程度の消費電流が必要となるが、利得がそれほど高くない場合や信号を減衰させる場合は、それほど多くの電流を消費せずに歪み特性が良好な増幅段を実現することが可能である。しかし、複数の異なる増幅段を切り替えて用いる場合には入力インピーダンスが変化するという問題がある。
特開平8−162331号公報 特開2000−223317公報 特開平7−320942号公報 米国特許第5,994,985号明細書 ELECTRONICS LETTERS 2nd January, Vol 28, No.1, pp 78-80, 1992 M.T.Murphy, "Applying the Series Feedback Technique to LNA Design," MICROWAVE JOURNAL, Nov., pp.143-152, 1989 J.C.Rudell, et al., "A 1.9GHz Wide-Band IF Double Conversion CMOS Integrated Receiver for Cordless Telephone Applications," ISSCC97, pp.304-305, 1997 Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications K.L.Fong, “Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications,” IEEE ISSCC99, pp224-225, 1999
However, the conventional circuit disclosed in Non-Patent Document 4 has a problem that a large current is consumed even when the gain is low, and the distortion characteristic is comparable to that when the gain is high. Basically, to achieve an amplification stage with high gain and good distortion characteristics, a certain amount of current consumption is required, but if the gain is not so high or if the signal is attenuated, that much current will be consumed. Thus, it is possible to realize an amplification stage with good distortion characteristics. However, when a plurality of different amplification stages are used by switching, there is a problem that the input impedance changes.
JP-A-8-162331 JP 2000-223317 A JP 7-320942 A US Pat. No. 5,994,985 ELECTRONICS LETTERS 2nd January, Vol 28, No.1, pp 78-80, 1992 MTMurphy, "Applying the Series Feedback Technique to LNA Design," MICROWAVE JOURNAL, Nov., pp.143-152, 1989 JCRudell, et al., "A 1.9GHz Wide-Band IF Double Conversion CMOS Integrated Receiver for Cordless Telephone Applications," ISSCC97, pp.304-305, 1997 Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications KLFong, “Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications,” IEEE ISSCC99, pp224-225, 1999

上述したように、従来の技術による可変インダクタは、電気的特性に問題があり、小型化、低コスト化及び集積回路化が難しいという問題点がある。     As described above, the variable inductor according to the conventional technique has a problem in electrical characteristics, and there is a problem that it is difficult to reduce the size, reduce the cost, and make an integrated circuit.

携帯電話などの無線端末では、受信信号レベルに応じた増幅器特性の適応型の
特性変化への要求は強く、一方では低消費電力化は同様に強く要望されている。固定インダクタをディジェネレーション用に用いた増幅器では、歪特性を向上せしめるためには電流量をあげるしかなく、消費電力増大を招いてしまう。
In wireless terminals such as mobile phones, there is a strong demand for adaptive characteristic changes in amplifier characteristics according to the received signal level, while on the other hand, low power consumption is also strongly demanded. In an amplifier using a fixed inductor for degeneration, in order to improve the distortion characteristics, the current amount must be increased, resulting in an increase in power consumption.

非特許文献4に開示された従来の回路では、利得が低い場合にも大きな電流を消費し、歪み特性も利得が高い場合と同程度となってしまうという問題がある。基本的に高い利得と良好な歪み特性の増幅段を実現しようとすると、ある程度の消費電流が必要となるが、利得がそれほど高くない場合や信号を減衰させる場合は、それほど多くの電流を消費せずに歪み特性が良好な増幅段を実現することが可能である。しかし、複数の異なる増幅段を切り替えて用いる場合には入力インピーダンスが変化するという問題がある。   The conventional circuit disclosed in Non-Patent Document 4 has a problem in that a large current is consumed even when the gain is low, and the distortion characteristic is comparable to that when the gain is high. Basically, to achieve an amplification stage with high gain and good distortion characteristics, a certain amount of current consumption is required, but if the gain is not so high or if the signal is attenuated, that much current will be consumed. Thus, it is possible to realize an amplification stage with good distortion characteristics. However, when a plurality of different amplification stages are used by switching, there is a problem that the input impedance changes.

この発明は、上述したような事情に鑑みなされたものであって、その目的は、所望の利得が高い場合には、ある程度の消費電流を流して高い利得と良好な歪み特性を有する増幅段を動作させ、所望の利得が低い場合には、少ない消費電流で良好な歪み特性を有する増幅段を動作させ、増幅段を切り替えた際の入力インピーダンスの変化を小さくすることができる可変利得増幅器を提供するにある。   The present invention has been made in view of the above-described circumstances, and its object is to provide an amplification stage having a high gain and good distortion characteristics by passing a certain amount of current consumption when a desired gain is high. Provided is a variable gain amplifier capable of operating an amplification stage having good distortion characteristics with low current consumption when the desired gain is low, and reducing the change in input impedance when the amplification stage is switched There is.

この発明によれば、
複数の増幅段を並列に接続した可変利得増幅段と、
入力部に接続した可変抵抗を含み、利得を切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
を具備することを特徴とする増幅器が提供される。
According to this invention,
A variable gain amplification stage in which a plurality of amplification stages are connected in parallel;
An input impedance adjustment circuit that includes a variable resistor connected to the input unit and compensates for a change in input impedance that occurs when the gain is switched by adjusting the resistance value of the variable resistor;
An amplifier is provided.

本発明によれば、インダクタンス値の変更により増幅特性を制御することができる増幅器を得ることができる。   According to the present invention, an amplifier capable of controlling amplification characteristics by changing an inductance value can be obtained.

以下、図面を参照してこの発明の実施の形態に係る可変インダクタ及び可変インダクタをその回路中に組み込んだ発振器及びこの発振器を備えた無線端末並びに可変インダクタをその回路中に組み込んだ増幅器及びこの増幅器を備えた無線端末について詳細に説明する。     DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a variable inductor and an oscillator incorporating a variable inductor according to an embodiment of the invention with reference to the drawings, a radio terminal equipped with the oscillator, an amplifier incorporating a variable inductor in the circuit, and the amplifier A wireless terminal equipped with the above will be described in detail.

尚、以下の説明において、可変インダクタ回路の分配器に用いる能動素子であるトランジスタとしてFETを用いた例について説明するが、FETに代えてバイポーラトランジスタを用いても可変インダクタ回路を実現することもできる。   In the following description, an example in which an FET is used as a transistor which is an active element used in a distributor of a variable inductor circuit will be described. However, a variable inductor circuit can also be realized by using a bipolar transistor instead of an FET. .

<可変インダクタ>
(第1の実施形態)
初めに、この発明の基本的な実施形態に係る可変インダクタついて説明する。図1及び図2は、この発明の一実施形態に従う可変インダクタの回路構成を示している。信号入力端子11に入力された入力信号(Input)は、能動素子を用いて構成された分配器12によって、複数の信号経路13a,13b,…,13nに分配される。信号経路13a,13b,…,13nには、インダクタ14a,14b,…14nがそれぞれ挿入されている。インダクタ14a,14b,…14nは、例えばスパイラル状に形成された導線により作られ、互いに相互結合されるように近接して配置されている。
<Variable inductor>
(First embodiment)
First, a variable inductor according to a basic embodiment of the present invention will be described. 1 and 2 show a circuit configuration of a variable inductor according to an embodiment of the present invention. An input signal (Input) input to the signal input terminal 11 is distributed to a plurality of signal paths 13a, 13b,..., 13n by a distributor 12 configured using active elements. Inductors 14a, 14b,... 14n are inserted in the signal paths 13a, 13b,. The inductors 14a, 14b,... 14n are made of, for example, spiral conductive wires and are arranged close to each other so as to be mutually coupled.

インダクタ14a,14b,…14nは、夫々入力された信号の大きさに依存した磁束を発生し、その磁束は、近接する他のインダクタにも作用して、その他のインダクタとの間で相互結合を生じる。従って、インダクタ14a,14b,…14nは、夫々それ自身で発生する磁束に起因する自己インダクタンスと、各々に相互結合している他のインダクタが発生する磁束によって定まる相互インダクタンスを有する。例えば、インダクタ14aのインダクタンス、即ち、インダクタ14aの両端の端子15,16(可変インダクタ端子と称する。)間のインダクタンスは、インダクタ14aの自己インダクタンスLsa、及びインダクタ14aと他のインダクタ14b,…14nとの間の相互インダクタンスMab,…,Manによって決まる。ここで、相互に結合したインダクタの向き(電流及び巻き線方向の両者を考慮した向き)に依存して、相互結合しているインダクタは、そのインダクタから発生される磁束を互いに強め合う関係にも、互いに弱め合う関係にも設定できる。従って、可変インダクタ端子15,16間のインダクタンスLaは、自己インダクタンスLsaに対して大きくすることも、小さくすることもできる。   The inductors 14a, 14b,... 14n generate magnetic fluxes depending on the magnitude of the input signals, and the magnetic fluxes also act on other adjacent inductors to mutually couple with other inductors. Arise. Therefore, each of the inductors 14a, 14b,... 14n has a self-inductance caused by a magnetic flux generated by itself and a mutual inductance determined by a magnetic flux generated by other inductors mutually coupled. For example, the inductance of the inductor 14a, that is, the inductance between the terminals 15 and 16 (referred to as variable inductor terminals) at both ends of the inductor 14a is the self-inductance Lsa of the inductor 14a, the inductor 14a and the other inductors 14b,. Are determined by mutual inductances Mab,. Here, depending on the direction of the mutually coupled inductors (direction that takes into account both the current and winding direction), the mutually coupled inductors are also in a relationship that reinforces the magnetic flux generated by the inductors. , Can also be set to weaken each other. Therefore, the inductance La between the variable inductor terminals 15 and 16 can be increased or decreased with respect to the self-inductance Lsa.

インダクタ14a,14b,…14nには、分配器12から信号経路13a,13b,…,13nに分配される信号が供給される。ここで、分配器12から夫々インダクタ14a,14b,…14nに分配される信号レベルの分配比を調整することによって、相互インダクタンスMab,…,Man、即ち、インダクタ14a,14b,…14nの相互結合による磁束の量を制御できる。従って、可変インダクタ端子15,16間のインダクタンスを所望の値に設定することができる。   Signals distributed from the distributor 12 to the signal paths 13a, 13b,..., 13n are supplied to the inductors 14a, 14b,. Here, the mutual inductance Mab,..., Man, that is, the mutual coupling of the inductors 14a, 14b,... 14n is adjusted by adjusting the distribution ratio of the signal levels distributed from the distributor 12 to the inductors 14a, 14b,. The amount of magnetic flux can be controlled. Therefore, the inductance between the variable inductor terminals 15 and 16 can be set to a desired value.

分配器12は、後述するようにトランジスタなどの能動素子により構成される。従って、方向性結合器を利用した従来の可変インダクタ回路とは、異なり、図1及び図2に示される分配器12は、容易に集積回路化することができる。分配器12は、図1に示される回路では、信号入力端子11とインダクタ14a,14b,…14nの一端との間に接続されている。図2に示す回路では、分配器12にインダクタ14a,14b,…14nの一端及び他端が接続されている。   The distributor 12 is configured by an active element such as a transistor as will be described later. Therefore, unlike a conventional variable inductor circuit using a directional coupler, the distributor 12 shown in FIGS. 1 and 2 can be easily integrated. In the circuit shown in FIG. 1, the distributor 12 is connected between the signal input terminal 11 and one end of the inductors 14a, 14b,. In the circuit shown in FIG. 2, one end and the other end of inductors 14a, 14b,.

次に、図1及び図2に示した可変インダクタのより具体的な幾つかの実施形態について説明する。   Next, some more specific embodiments of the variable inductor shown in FIGS. 1 and 2 will be described.

(第2の実施形態)
図3及び図4は、ソースが接地されたトランジスタ回路を分配器12が含む実施形態に係る可変インダクタを示している。この実施形態に係る回路は、図1に示した基本回路構成の具体的回路例に相当している。信号入力端子11からの入力信号は、ソースが接地されているFET、例えば、MOSFET(以下、単にトランジスタという)21a,21bにより増幅されて二つの信号経路に分配され、この信号経路に挿入されたインダクタ14a,14bに供給される。トランジスタ21a,21bのゲート端子は、信号入力端子11に接続され、ソース端子は、インダクタ14a,14bの一端に接続され、ドレイン端子が可変インダクタの出力端子22a、22bに接続されている。この可変インダクタでは、MOSFET21a、21bで増幅された信号電流が可変インダクタの出力端子22a、22bから出力される。
(Second Embodiment)
3 and 4 show a variable inductor according to an embodiment in which the distributor 12 includes a transistor circuit whose source is grounded. The circuit according to this embodiment corresponds to a specific circuit example of the basic circuit configuration shown in FIG. An input signal from the signal input terminal 11 is amplified by a FET whose source is grounded, for example, MOSFETs (hereinafter simply referred to as transistors) 21a and 21b, distributed to two signal paths, and inserted into this signal path. It is supplied to the inductors 14a and 14b. The gate terminals of the transistors 21a and 21b are connected to the signal input terminal 11, the source terminal is connected to one end of the inductors 14a and 14b, and the drain terminal is connected to the output terminals 22a and 22b of the variable inductor. In this variable inductor, the signal current amplified by the MOSFETs 21a and 21b is output from the output terminals 22a and 22b of the variable inductor.

インダクタ14a,14bの他端は、電流源23a,23bの一端及びキャパシタ24a,24bの一端に接続されて交流成分(高周波成分)に対しては、接地される。電流源23a,23bの他端及びキャパシタ24a,24bの他端はグラウンドに接続される。インダクタ14a,14bを流れる電流のうち、直流成分は電流源23a,23bを流れ、交流成分(高周波成分)はキャパシタ24a,24bによってバイパスされる。   The other ends of the inductors 14a and 14b are connected to one end of the current sources 23a and 23b and one end of the capacitors 24a and 24b, and are grounded with respect to the AC component (high frequency component). The other ends of the current sources 23a and 23b and the other ends of the capacitors 24a and 24b are connected to the ground. Of the current flowing through the inductors 14a and 14b, the direct current component flows through the current sources 23a and 23b, and the alternating current component (high frequency component) is bypassed by the capacitors 24a and 24b.

図3及び図4に示す可変インダクタにおいては、インダクタ14a,14bを表すシンボルの近くに付されている黒い点は、インダクタの巻き始めの位置を表し、この位置が同一のインダクタは、何れも巻線の向きが同一で発生する磁束が同位相であるとする。   In the variable inductors shown in FIG. 3 and FIG. 4, the black dots attached near the symbols representing the inductors 14a and 14b represent the winding start positions of the inductors. It is assumed that the magnetic flux generated with the same line direction is in phase.

図3に示すようにインダクタ14a,14bが同一の向きの場合には、インダクタ14a,14bは、磁束が互いに強め合う向きに発生される。従って、インダクタ14a単体の自己インダクタンスをLsa、インダクタ14b単体の自己インダクタンスをLsbとし、インダクタ14a,14b間の相互結合係数をkabとすると、相互結合を考慮したインダクタ14aの実効的なインダクタンス、即ち、可変インダクタ端子15,16間のインダクタンスLaは、下記式(1)で表される。   As shown in FIG. 3, when the inductors 14a and 14b are in the same direction, the inductors 14a and 14b are generated in directions in which magnetic fluxes reinforce each other. Therefore, if the self-inductance of the inductor 14a alone is Lsa, the self-inductance of the inductor 14b alone is Lsb, and the mutual coupling coefficient between the inductors 14a and 14b is kab, the effective inductance of the inductor 14a considering the mutual coupling, that is, An inductance La between the variable inductor terminals 15 and 16 is expressed by the following formula (1).

La=Lsa+kab・Lsb (1)
インダクタ14a,14b間の相互インダクタンスをMabとすると、この式(1)は、式(2)で表される。
La = Lsa + kab · Lsb (1)
When the mutual inductance between the inductors 14a and 14b is Mab, this equation (1) is expressed by equation (2).

La=Lsa+Mab (2)
一方、図4に示すようにインダクタ14a,14bが逆向きの場合には、インダクタ14a,14bは、互いに磁束を弱め合う関係に発生される。このインダクタンスLaは、式(3)或いは(4)で表される。
La = Lsa + Mab (2)
On the other hand, as shown in FIG. 4, when the inductors 14a and 14b are reversed, the inductors 14a and 14b are generated so as to weaken the magnetic flux. This inductance La is expressed by equation (3) or (4).

La=Lsa−kab・Lsb (3)
或いは
La=Lsa−Mab (4)
ここで、相互結合係数kab、即ち、相互インダクタンスMabは、インダクタ14a,14bの物理的な配置、トランジスタ21a,21bの大きさ、及び電流源23a,23bの電流値Ia,Ib等によって定まる。従って、インダクタ14a,14bの物理的な配置を変化させなくとも、電流値Ia,Ibやトランジスタ21a,21bの大きさを調整することなどによって、インダクタンスLaの値を可変とすることができる。
La = Lsa−kab · Lsb (3)
Or La = Lsa-Mab (4)
Here, the mutual coupling coefficient kab, that is, the mutual inductance Mab is determined by the physical arrangement of the inductors 14a and 14b, the sizes of the transistors 21a and 21b, the current values Ia and Ib of the current sources 23a and 23b, and the like. Therefore, the value of the inductance La can be made variable by adjusting the current values Ia and Ib and the sizes of the transistors 21a and 21b without changing the physical arrangement of the inductors 14a and 14b.

例えば、電流源23bを外部からの制御信号によって電流値Ibを制御できる可変電流源とし、この電流値Ibを連続的に変化させれば、これに伴い相互インダクタンスMabが変化される。これにより、可変インダクタ端子15,16間のインダクタンスLaは、連続的に変化される。電流源23bがオン/オフされると、インダクタンスLaを(Lsa+Mab)或いは(Lsa−Mab)と、Lsaとの間で2値的に切り替えることが可能となる。   For example, if the current source 23b is a variable current source that can control the current value Ib by an external control signal, and the current value Ib is continuously changed, the mutual inductance Mab is changed accordingly. Thereby, the inductance La between the variable inductor terminals 15 and 16 is continuously changed. When the current source 23b is turned on / off, the inductance La can be switched in a binary manner between (Lsa + Mab) or (Lsa−Mab) and Lsa.

図3及び図4に示す実施形態では、分配器12にFETによるソース接地回路を用いたが、バイポーラトランジスタによるエミッタ接地回路を用いることもできる。エミッタ接地回路の場合、FETのゲート端子、ドレイン端子及びソース端子をバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子にそれぞれ置き換えて考えればよい。また、図3及び図4に示す回路では、二つのインダクタを用いているが、3つ以上のインダクタを用いた回路にあっても本実施形態と同様の構成を適用できる。   In the embodiment shown in FIG. 3 and FIG. 4, the grounded source circuit using FET is used for the distributor 12, but a grounded emitter circuit using bipolar transistors can also be used. In the case of a grounded emitter circuit, the gate terminal, drain terminal and source terminal of the FET may be replaced with the base terminal, collector terminal and emitter terminal of the bipolar transistor, respectively. In the circuits shown in FIGS. 3 and 4, two inductors are used. However, the same configuration as that of the present embodiment can be applied to a circuit using three or more inductors.

更に、この実施形態の変形例として、分配各々のゲート端子又はベース端子が複数のインダクタの少なくとも一つのインダクタを介して信号入力端子11に共通に接続された複数のトランジスタにより分配器12が構成されても良い。本実施形態の他の変形例として、各々のゲート端子又はベース端子が信号入力端子11に共通に接続され、そのドレイン端子又はコレクタ端子が夫々複数のインダクタの一端に接続された複数のトランジスタにより分配器12が構成されても良い。   Furthermore, as a modified example of this embodiment, the distributor 12 is configured by a plurality of transistors in which the gate terminals or base terminals of each distribution are commonly connected to the signal input terminal 11 via at least one inductor of the plurality of inductors. May be. As another modification of the present embodiment, each gate terminal or base terminal is commonly connected to the signal input terminal 11, and the drain terminal or collector terminal is distributed by a plurality of transistors each connected to one end of a plurality of inductors. A vessel 12 may be configured.

(第3の実施形態)
図5は、分配器12にゲートが接地されたトランジスタ回路を用いたこの発明の第3の実施形態に係る可変インダクタを示している。信号入力端子11には、少なくとも一つの第1のトランジスタ31a,31b,…,31nのソース端子及び複数の第2のトランジスタ32a,32b,…,32nのソース端子が接続されている。第1のトランジスタ31a,31b,…,31nのドレイン端子は第1のインダクタ14aの一端に接続され、ゲート端子は制御信号入力端子33a,33b,…,34nにそれぞれ接続されている。第2のトランジスタ32a,32b,…,32cのドレイン端子は、第2のインダクタ14bの一端に共通に接続され、ゲート端子は、制御信号入力端子34a,34b,…,34nにそれぞれ接続される。
(Third embodiment)
FIG. 5 shows a variable inductor according to a third embodiment of the present invention in which a transistor circuit having a gate grounded to the distributor 12 is used. The signal input terminal 11 is connected to the source terminals of at least one first transistor 31a, 31b,..., 31n and the source terminals of a plurality of second transistors 32a, 32b,. The drain terminals of the first transistors 31a, 31b,..., 31n are connected to one end of the first inductor 14a, and the gate terminals are connected to the control signal input terminals 33a, 33b,. The drain terminals of the second transistors 32a, 32b,..., 32c are commonly connected to one end of the second inductor 14b, and the gate terminals are respectively connected to the control signal input terminals 34a, 34b,.

制御信号入力端子33a,33b,…,33cには、それぞれ制御信号φ33a,φ33b,…,φ33nが入力される。制御信号入力端子34a,34b,…,34cには、それぞれ制御信号φ34a,φ34b,…,φ34nが入力される。制御信号φ33a,φ33b,…,φ33n及びφ34a,φ34b,…,φ34nを二値的に変化させると、インダクタ14a,14bへの信号レベルの分配比、即ち、インダクタ14a,14bを流れる電流の比が変化される。これによりインダクタ14a,14b間の相互インダクタンスMabが変化され、その結果、インダクタ14aの実効的なインダクタンスLa(端子15,16間のインダクタンス)を変えることができる。   Control signals φ33a, φ33b,..., Φ33n are input to the control signal input terminals 33a, 33b,. Control signals φ34a, φ34b,..., Φ34n are input to the control signal input terminals 34a, 34b,. When the control signals φ33a, φ33b,..., Φ33n and φ34a, φ34b,..., Φ34n are changed in binary, the signal level distribution ratio to the inductors 14a and 14b, that is, the ratio of the current flowing through the inductors 14a and 14b. Changed. As a result, the mutual inductance Mab between the inductors 14a and 14b is changed, and as a result, the effective inductance La (inductance between the terminals 15 and 16) of the inductor 14a can be changed.

インダクタ14aへの信号レベルの分配比は、トランジスタ31a,31b,…,31cのうち制御信号φ33a,φ33b,…,φ33nによりオン状態となるトランジスタの数によって決まる。同様に、インダクタ14bへの信号レベルの分配比は、トランジスタ32a,32b,…,32cのうち制御信号φ34a,φ34b,…,φ34nによりオン状態となるトランジスタの数によって決まる。   The signal level distribution ratio to the inductor 14a is determined by the number of transistors that are turned on by the control signals φ33a, φ33b,..., Φ33n among the transistors 31a, 31b,. Similarly, the distribution ratio of the signal level to the inductor 14b is determined by the number of transistors that are turned on by the control signals φ34a, φ34b,..., Φ34n among the transistors 32a, 32b,.

尚、制御信号φ33a,φ33b,…,φ33n及びφ34a,φ34b,…,φ34nをアナログ信号とし、31a,31b,…,31n及びトランジスタ32a,32b,…,32cを流れる電流を連続的に変化させることによって、端子15,16間のインダクタンスLaを連続的に変化させるようにしても良い。   The control signals φ33a, φ33b,..., Φ33n and φ34a, φ34b,..., Φ34n are analog signals, and the currents flowing through 31a, 31b, ..., 31n and the transistors 32a, 32b,. Thus, the inductance La between the terminals 15 and 16 may be continuously changed.

図4では、インダクタ14aに複数の第1のトランジスタ31a,31b,…,31nを接続したが、インダクタンスの可変範囲が小さくてよい場合は、第1のトランジスタが1個でもよい。同様に、インダクタ14bに複数の第2のトランジスタ32a,32b,…,32nを接続したが、インダクタンスの可変範囲が小さくてよい場合は、第2のトランジスタが1個でもよい。   In FIG. 4, a plurality of first transistors 31a, 31b,..., 31n are connected to the inductor 14a. However, if the variable range of inductance may be small, the number of first transistors may be one. Similarly, a plurality of second transistors 32a, 32b,..., 32n are connected to the inductor 14b. However, if the variable range of inductance may be small, a single second transistor may be used.

この実施形態に係る可変インダクタにおいては、分配器12にFETによるゲート接地回路を用いたが、バイポーラトランジスタによるベース接地回路を用いることもできる。ベース接地回路の場合、FETのゲート端子、ドレイン端子及びソース端子をバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子にそれぞれ置き換えて考えれば良い。   In the variable inductor according to this embodiment, a gate grounded circuit using an FET is used for the distributor 12, but a base grounded circuit using a bipolar transistor can also be used. In the case of the grounded base circuit, the gate terminal, drain terminal and source terminal of the FET may be replaced with the base terminal, collector terminal and emitter terminal of the bipolar transistor, respectively.

さらに、本実施形態の変形例として分配器12をソース端子又はエミッタ端子が少なくとも一つの第1のインダクタを介して信号入力端子11に接続され、ゲート端子又はベース端子が制御信号入力端子に接続された少なくとも一つの第1のトランジスタと、ソース端子又はエミッタ端子が第1のインダクタを介して11信号入力端子に接続され、ドレイン端子またはコレクタ端子が第1のインダクタと相互結合する少なくとも一つの第2のインダクタの一端に接続され、ゲート端子又はベース端子が制御信号入力端子に接続された少なくとも一つの第2のトランジスタにより構成としても良い。   Further, as a modification of the present embodiment, the distributor 12 has a source terminal or an emitter terminal connected to the signal input terminal 11 via at least one first inductor, and a gate terminal or a base terminal connected to the control signal input terminal. And at least one second transistor whose source terminal or emitter terminal is connected to the 11 signal input terminal via the first inductor, and whose drain terminal or collector terminal is mutually coupled to the first inductor. It may be configured by at least one second transistor that is connected to one end of the inductor and whose gate terminal or base terminal is connected to the control signal input terminal.

(第4の実施形態)
図6には、分配器12にソースフォロア回路を用いた本発明の第4の実施形態に係る可変インダクタが示されている。信号入力端子11には、複数(図4の例では2個)のトランジスタ41a,41bのゲート端子が接続される。トランジスタ41a,41bのドレイン端子は、定電位点である電源Vddに接続され、ソース端子は、インダクタ14a,14bの各々の一端にそれぞれ接続される。トランジスタ41a,41bのソース端子には、さらに電流源43a,43bが接続される。従って、トランジスタ41a,41bは、ソースフォロア回路として動作する。
(Fourth embodiment)
FIG. 6 shows a variable inductor according to a fourth embodiment of the present invention that uses a source follower circuit for the distributor 12. The signal input terminal 11 is connected to gate terminals of a plurality (two in the example of FIG. 4) of transistors 41a and 41b. The drain terminals of the transistors 41a and 41b are connected to a power supply Vdd that is a constant potential point, and the source terminals are connected to one ends of the inductors 14a and 14b, respectively. Current sources 43a and 43b are further connected to the source terminals of the transistors 41a and 41b. Therefore, the transistors 41a and 41b operate as a source follower circuit.

ここで、第2の実施形態と同様に電流源43bを外部からの制御信号により電流値Ibを制御できる可変電流源として、この電流値Ibが連続的に変化されれば、これに伴ってインダクタ14a,14b間の相互インダクタンスMabが変化され、端子15,16間のインダクタンスLaは連続的に変化する。電流源43bがオン/オフされると、インダクタンスLaは、インダクタ14aの自己インダクタンスをLsaとして、(Lsa+Mab)或いは(Lsa−Mab)とLsaとの間で2値的に切り替わる。   Here, as in the second embodiment, the current source 43b is a variable current source capable of controlling the current value Ib by an external control signal. If this current value Ib is continuously changed, the inductor is accompanied accordingly. The mutual inductance Mab between 14a and 14b is changed, and the inductance La between the terminals 15 and 16 changes continuously. When the current source 43b is turned on / off, the inductance La is binary-switched between (Lsa + Mab) or (Lsa-Mab) and Lsa, where Lsa is the self-inductance of the inductor 14a.

尚、本実施形態では分配器12にFETによるエミッタフォロワ回路を用いているが、バイポーラトランジスタによるエミッタフォロワ回路を用いることもできることは、明らかである。   In the present embodiment, an FET FET emitter follower circuit is used for the distributor 12. However, it is obvious that an emitter follower circuit using a bipolar transistor can also be used.

さらに、本実施形態の変形例として各々のゲート端子又はベース端子が夫々インダクタを介して信号入力端子11に接続され、各々のドレイン端子又はコレクタ端子が定電位点に接続された複数のトランジスタにより分配器12が構成されても良い。   Further, as a modification of the present embodiment, each gate terminal or base terminal is connected to the signal input terminal 11 via an inductor, and each drain terminal or collector terminal is distributed by a plurality of transistors connected to a constant potential point. A vessel 12 may be configured.

(第5の実施形態)
図7は、分配器12にカスコード接続回路を用いたこの発明の第5の実施形態に係る可変インダクタを示している。信号入力端子11には、第1及び第2のトランジスタ51,52のゲート端子が接続される。トランジスタ51,52のソース端子は、電流源53,54にそれぞれ接続される。第1のトランジスタ51のドレイン端子は、第3のトランジスタ55のソース端子に接続され、第2のトランジスタ52のドレイン端子は、複数(図5の例では2個)の第4のトランジスタ56a,56bのソース端子に共通に接続される。即ち、トランジスタ51とトランジスタ55は、カスコード接続され、トランジスタ52とトランジスタ56a,56bは、カスコード接続される。
(Fifth embodiment)
FIG. 7 shows a variable inductor according to a fifth embodiment of the present invention in which a cascode connection circuit is used for the distributor 12. The signal input terminal 11 is connected to the gate terminals of the first and second transistors 51 and 52. The source terminals of the transistors 51 and 52 are connected to current sources 53 and 54, respectively. The drain terminal of the first transistor 51 is connected to the source terminal of the third transistor 55, and the drain terminal of the second transistor 52 is a plurality (two in the example of FIG. 5) of the fourth transistors 56a and 56b. Commonly connected to the source terminals. That is, the transistor 51 and the transistor 55 are cascode-connected, and the transistor 52 and the transistors 56a and 56b are cascode-connected.

第3のトランジスタ55及び第4のトランジスタ56a,56bのドレイン端子は、インダクタ14a,14b,14cの一端にそれぞれ接続される。第3のトランジスタ55のゲート端子は、制御信号入力端子58に接続され、第4のトランジスタ56a,56bのゲート端子は、制御信号入力端子57a,57bにそれぞれ接続される。インダクタ14a,14b,14cを表すシンボルの近傍に付された黒丸に示されるように、インダクタ14aに対して、インダクタ14bは、互いに磁束を強め合う向きに、インダクタ14cは互いに磁束を弱め合う向きにそれぞれ配置される。   The drain terminals of the third transistor 55 and the fourth transistors 56a, 56b are connected to one ends of the inductors 14a, 14b, 14c, respectively. The gate terminal of the third transistor 55 is connected to the control signal input terminal 58, and the gate terminals of the fourth transistors 56a and 56b are connected to the control signal input terminals 57a and 57b, respectively. As indicated by the black circles in the vicinity of the symbols representing the inductors 14a, 14b, and 14c, the inductor 14b is in a direction in which the magnetic flux is strengthened with respect to the inductor 14a, and the inductor 14c is in a direction in which the magnetic flux is weakened with respect to each other. Each is arranged.

今、制御信号入力端子58に制御信号φを入力してトランジスタ55がオンされた状態で、制御信号入力端子57aに制御信号φ+が入力され、制御信号入力端子57bに制御信号φ−が入力されることにより、インダクタ14bに接続されたトランジスタ56aがオン、インダクタ14cに接続されたトランジスタ56bがオフされると、インダクタ14aの両端15,16間のインダクタンスLaは、インダクタ14aの自己インダクタンスLsaより大きくなる。これとは逆に、制御信号入力端子57aに制御信号φ−、制御信号入力端子57bに制御信号φ+がそれぞれ入力されて、トランジスタ56aがオフ、トランジスタ56bがオンにされると、インダクタ14aの両端15,16間のインダクタンスLaは、自己インダクタンスLsaに比べて小さくなる。   Now, with the control signal φ input to the control signal input terminal 58 and the transistor 55 turned on, the control signal φ + is input to the control signal input terminal 57a, and the control signal φ− is input to the control signal input terminal 57b. Thus, when the transistor 56a connected to the inductor 14b is turned on and the transistor 56b connected to the inductor 14c is turned off, the inductance La between both ends 15 and 16 of the inductor 14a is larger than the self-inductance Lsa of the inductor 14a. Become. Conversely, when the control signal φ− is input to the control signal input terminal 57a and the control signal φ + is input to the control signal input terminal 57b, the transistor 56a is turned off and the transistor 56b is turned on, both ends of the inductor 14a. The inductance La between 15 and 16 is smaller than the self-inductance Lsa.

このように分配器12にカスコード接続回路を用いると、第2のトランジスタ52に対してカスコード接続された第4のトランジスタ56a,56bのオン、オフによりインダクタ14b,14cに対して選択的に信号が供給され、その結果、端子15,16間のインダクタンスLaを増減させることができる。   When the cascode connection circuit is used for the distributor 12 as described above, a signal is selectively transmitted to the inductors 14b and 14c by turning on and off the fourth transistors 56a and 56b that are cascode-connected to the second transistor 52. As a result, the inductance La between the terminals 15 and 16 can be increased or decreased.

尚、この実施形態では、分配器12にFETによるカスコード接続回路を用いているが、バイポーラトランジスタによるカスコード接続回路を用いることもできることは、明らかである。   In this embodiment, an FET cascode connection circuit is used for the distributor 12, but it is apparent that a cascode connection circuit using a bipolar transistor can also be used.

(第6の実施形態)
図8は、この発明の第5の実施形態に係る可変インダクタを示している。信号入力端子11には、増幅器60を構成するトランジスタ61のゲート端子が接続される。トランジスタ61のソース端子には、電流源63及び交流(高周波)バイパス用のキャパシタ64が接続される。トランジスタ61のドレイン端子には、インダクタ14aの一端とバッファ回路62の入力端子が接続され、バッファ回路62の出力端子には、他のインダクタ14bの一端が接続される。
(Sixth embodiment)
FIG. 8 shows a variable inductor according to a fifth embodiment of the present invention. The signal input terminal 11 is connected to the gate terminal of the transistor 61 constituting the amplifier 60. A current source 63 and an AC (high frequency) bypass capacitor 64 are connected to the source terminal of the transistor 61. One end of the inductor 14 a and the input terminal of the buffer circuit 62 are connected to the drain terminal of the transistor 61, and one end of the other inductor 14 b is connected to the output terminal of the buffer circuit 62.

バッファ回路62は、例えばソース接地回路或いはソースフォロア回路など、集積回路上に形成できる回路によって構成され、その利得は可変となっている。バッファ回路62の利得を変えると、これまでの実施形態と同様にインダクタ14a,14bへの信号レベルの分配比が変わるので、相互インダクタンスが変化されて可変インダクタ端子15,16間のインダクタンスを変化させることができる。   The buffer circuit 62 is configured by a circuit that can be formed on an integrated circuit, such as a source ground circuit or a source follower circuit, and its gain is variable. When the gain of the buffer circuit 62 is changed, the signal level distribution ratio to the inductors 14a and 14b is changed as in the previous embodiments, so that the mutual inductance is changed and the inductance between the variable inductor terminals 15 and 16 is changed. be able to.

この実施形態においては、分配器12にトランジスタ61にFETを用いたが、バイポーラトランジスタを用いてもよいことは、これまでの実施形態と同様である。   In this embodiment, an FET is used for the transistor 61 in the distributor 12, but a bipolar transistor may be used as in the previous embodiments.

(第7の実施形態)
これまで説明した実施形態では、分配器12を全て単相回路構成とした場合について述べたが、分配器12が差動回路で構成されても良い。この発明の第7の実施形態に係る可変インダクタとして、分配器12を差動回路構成とした例が図9に示されている。図9に示される回路では、分配器12にカスコード接続された差動増幅器が用いられている。
(Seventh embodiment)
In the embodiments described so far, the case where all the distributors 12 have a single-phase circuit configuration has been described, but the distributor 12 may be configured by a differential circuit. As an example of a variable inductor according to the seventh embodiment of the present invention, FIG. 9 shows an example in which the distributor 12 has a differential circuit configuration. In the circuit shown in FIG. 9, a differential amplifier cascode-connected to the distributor 12 is used.

差動入力端子11a,11bに、差動対トランジスタ71a,71bのゲート端子と差動対トランジスタ72a,72bのゲート端子がそれぞれ接続されている。差動対トランジスタ71a,71bの共通ソース端子は、電流源78に、差動対トランジスタ72a,72bのドレイン端子は、電流源79にそれぞれ接続される。差動対トランジスタ71a,71bのドレイン端子は、トランジスタ73a,73bのソース端子にそれぞれ接続され、差動対トランジスタ72a,72bのドレイン端子は、トランジスタ74a,74bのソース端子及びトランジスタ75a,75bのソース端子にそれぞれ接続される。   The differential input terminals 11a and 11b are connected to the gate terminals of the differential pair transistors 71a and 71b and the gate terminals of the differential pair transistors 72a and 72b, respectively. The common source terminals of the differential pair transistors 71a and 71b are connected to the current source 78, and the drain terminals of the differential pair transistors 72a and 72b are connected to the current source 79, respectively. The drain terminals of the differential pair transistors 71a and 71b are connected to the source terminals of the transistors 73a and 73b, respectively. The drain terminals of the differential pair transistors 72a and 72b are the source terminals of the transistors 74a and 74b and the sources of the transistors 75a and 75b. Connected to each terminal.

トランジスタ73a,73b,74a,74b,75a,75bのゲート端子は、制御信号入力端子にそれぞれ接続される。トランジスタ73a,73bのドレイン端子は、差動出力端子22a,22bにそれぞれ接続されると共にインダクタ76a,76bの一端にそれぞれ接続される。トランジスタ74aとトランジスタ75bのドレイン端子は、インダクタ77aの一端に共通に接続され、トランジスタ74bとトランジスタ75aのドレイン端子は、インダクタ77bの一端に共通に接続される。インダクタ76a,76b,77a,77bの他端は、定電位点である電源Vddに接続される。   The gate terminals of the transistors 73a, 73b, 74a, 74b, 75a, and 75b are connected to the control signal input terminals, respectively. The drain terminals of the transistors 73a and 73b are connected to the differential output terminals 22a and 22b, respectively, and to one end of the inductors 76a and 76b. The drain terminals of the transistors 74a and 75b are commonly connected to one end of the inductor 77a, and the drain terminals of the transistors 74b and 75a are commonly connected to one end of the inductor 77b. The other ends of the inductors 76a, 76b, 77a and 77b are connected to a power source Vdd which is a constant potential point.

差動入力端子11a,11bには、互いに逆相の信号Input+,Input−が入力される。このように逆相の信号Input+,Input−が入力されることと、インダクタ76a,77a間の相互インダクタンスM12とインダクタ76b,77b間の相互コンダクタンスM13の符号が反転することは、等価である。従って、制御信号φ+及びφ−により、相互コンダクタンスM12及びM13に係わる相互結合を互いに磁束を打ち消し合う向きにも、磁束を強め合う向きにも制御することができ、これによってインダクタを変化させることが可能である。   Signals Input + and Input− having opposite phases are input to the differential input terminals 11a and 11b. Thus, it is equivalent that the opposite-phase signals Input + and Input− are input and the signs of the mutual inductance M12 between the inductors 76a and 77a and the mutual conductance M13 between the inductors 76b and 77b are inverted. Accordingly, the mutual coupling related to the mutual conductances M12 and M13 can be controlled by the control signals φ + and φ− so as to cancel the magnetic flux and to strengthen the magnetic flux, thereby changing the inductor. Is possible.

さらに、図10にはバイポーラトランジスタを用いた差動回路を用いて分配器を構成した例を示している。用いるトランジスタの違いはあるが、原理的には図9に示した回路と同様である。   Further, FIG. 10 shows an example in which a distributor is configured using a differential circuit using bipolar transistors. Although there are differences in the transistors used, the principle is the same as the circuit shown in FIG.

以上説明したように、この発明の実施例に係る可変インダクタによれば、集積回路上に形成可能な分配器を用いて電磁的にインダクタを変化させることができる。しかも、このような可変インダクタは、電気的特性が良好であって、小型化、低コスト化が容易であり、集積回路化に適している。   As described above, according to the variable inductor according to the embodiment of the present invention, the inductor can be electromagnetically changed using the distributor that can be formed on the integrated circuit. Moreover, such a variable inductor has good electrical characteristics, can be easily reduced in size and cost, and is suitable for integration into an integrated circuit.

<可変インダクタを備えた発振器及びこの発振器を備えた無線端末>
次に、上述したこの発明に係る可変インダクタが組み込まれた発振器及びこの発振器を備えた無線端末について説明する。
<Oscillator with variable inductor and radio terminal with this oscillator>
Next, an oscillator incorporating the above-described variable inductor according to the present invention and a radio terminal equipped with this oscillator will be described.

図11は、この発明の実施例に係る発振器を概略的に示すブロック図である。   FIG. 11 is a block diagram schematically showing an oscillator according to an embodiment of the present invention.

図11に示す発振器は、インダクタL0を有するLC共振回路を含むコア回路部(VCO core)102と、このインダクタL0と結合係数k1をもって電磁的に結合するインダクタL11を有し、このインダクタL11に供給される電流を制御することが可能な発振周波数制御部104−1(Frequency Controller)を備えている。   The oscillator shown in FIG. 11 includes a core circuit unit (VCO core) 102 including an LC resonance circuit having an inductor L0, and an inductor L11 that is electromagnetically coupled to the inductor L0 with a coupling coefficient k1, and is supplied to the inductor L11. The oscillation frequency control unit 104-1 (Frequency Controller) capable of controlling the current to be supplied is provided.

この発振周波数制御部104−1には、制御信号Control_1が入力され、この制御信号Control_1に従ってインダクタL11に流れる電流の振幅及び位相の少なくとも一方或いは両方が変更される。その結果、このインダクタL11に結合しているコア回路部102のインダクタL0のインダクタンスが変化されて発振周波数が変化される。例えば、インダクタL0で発生する磁界と強め合う向きに磁界を発生する方向の電流がインダクタL11に流れると、インダクタL0のインダクタンスの値は大きくなり、インダクタンスの値の−1/2乗に比例して発振周波数は、小さくなる。また、インダクタL0で発生する磁界を弱めあう方向の電流がインダクタL11に流れると、インダクタL0のインダクタンスの値は小さくなり、結果として発振周波数は、大きくなる。インダクタL0及びインダクタL11に流れる電流方向を同一にして電流振幅を制御すると、インダクタL0の増加分又は減少分を制御することが可能である。   A control signal Control_1 is input to the oscillation frequency control unit 104-1, and at least one or both of the amplitude and phase of the current flowing through the inductor L11 is changed according to the control signal Control_1. As a result, the inductance of the inductor L0 of the core circuit unit 102 coupled to the inductor L11 is changed to change the oscillation frequency. For example, when a current in a direction that generates a magnetic field in a direction that strengthens the magnetic field generated by the inductor L0 flows through the inductor L11, the inductance value of the inductor L0 increases, and is proportional to the -1/2 power of the inductance value. The oscillation frequency becomes smaller. Further, when a current in a direction that weakens the magnetic field generated by the inductor L0 flows through the inductor L11, the inductance value of the inductor L0 decreases, and as a result, the oscillation frequency increases. By controlling the current amplitude with the same direction of the current flowing through the inductor L0 and the inductor L11, it is possible to control the increase or decrease of the inductor L0.

一般的に容量Cを可変として得られる周波数の制御範囲は、Cmax/Cmin=2程度である。これに対しインダクタンスを変える方式では、例えば、インダクタLとインダクタL11に流す電流が同じ値とし、k=約0.7と仮定すると、Lmin=(1−k)L,Lmax=(1+k)Lとなり、Lmax/Lmin=約6と大きな変動幅を実現することができる。   In general, the frequency control range obtained by changing the capacitance C is about Cmax / Cmin = 2. On the other hand, in the method of changing the inductance, for example, assuming that the currents flowing through the inductor L and the inductor L11 are the same value and k = about 0.7, Lmin = (1−k) L and Lmax = (1 + k) L. , Lmax / Lmin = about 6 and a large fluctuation range can be realized.

通常、可変容量で発振周波数を変化させる場合は、発振周波数の5〜10%の範囲での変化しか得られないが、図11に示すように可変インダクタを備える発振器では、発振周波数の50%〜100%の範囲にまで発振周波数を変化させることができる。   Normally, when the oscillation frequency is changed with a variable capacitor, only a change in the range of 5 to 10% of the oscillation frequency can be obtained. However, in an oscillator having a variable inductor as shown in FIG. The oscillation frequency can be changed to a range of 100%.

尚、このインダクタL11は、1つに限らず、図11に示すように、インダクタL11のような複数のインダクタL11〜L1nが設けられても良い。図11に示す回路では、n個の発振周波数制御部104−nが設けられ、夫々の発振周波数制御部のインダクタL11〜L1nがVCO回路102のインダクタンスLと結合係数(k1〜kn)で電磁的に結合されている。   The number of inductors L11 is not limited to one, and a plurality of inductors L11 to L1n such as an inductor L11 may be provided as shown in FIG. In the circuit shown in FIG. 11, n oscillation frequency control units 104-n are provided, and the inductors L11 to L1n of the respective oscillation frequency control units are electromagnetically coupled with the inductance L of the VCO circuit 102 and the coupling coefficients (k1 to kn). Is bound to.

1つの発振周波数制御部104−1、即ち、コア回路部102のインダクタLに電磁的に結合するのは唯1つのインダクタL11である場合には、このインダクタL11に流れる電流振幅若しくは位相が変えられることによって、インダクタL0のインダクタンスの値を変更することができる。   When only one inductor L11 is electromagnetically coupled to one oscillation frequency control unit 104-1, that is, the inductor L of the core circuit unit 102, the current amplitude or phase flowing through the inductor L11 can be changed. As a result, the inductance value of the inductor L0 can be changed.

また、複数個のインダクタL11〜L1nを備える回路では、VCO回路102を種々の態様で制御することが可能である。例えば、インダクタL11と同一の結合係数を有し、インダクタL11に流れる電流と同一の電流がインダクタL1nに流されても、この電流がオン/オフされて電流が流されるインダクタL1nの数を変えてインダクタL0と電磁的に結合する活性化されたL1nを変化させても良い。   In a circuit including a plurality of inductors L11 to L1n, the VCO circuit 102 can be controlled in various ways. For example, even if a current having the same coupling coefficient as that of the inductor L11 and the same current as the current flowing through the inductor L11 is passed through the inductor L1n, the number of inductors L1n through which this current is turned on and off is changed. The activated L1n that is electromagnetically coupled to the inductor L0 may be varied.

また、夫々結合係数k1〜knが異なるインダクタL11〜L1nが用意され、これらのインダクタL11〜L1nが切り替えて使うことも可能である。さらに個々のインダクタL11〜L1nに流れる電流が変化されてコア回路部102をより細く制御することができる。   Further, inductors L11 to L1n having different coupling coefficients k1 to kn are prepared, and these inductors L11 to L1n can be switched and used. Furthermore, the current flowing through each of the inductors L11 to L1n is changed, so that the core circuit unit 102 can be controlled more finely.

図12には、VCOコア回路102に相当する差動LC共振型の電圧制御発振回路106から発振信号(電圧信号)が発振周波数制御回路104に入力され、この発振信号が電圧−電流変換されてコア回路部102のインダクタL01,L02に結合するインダクタL1,L2に供給される回路例が示されている。   In FIG. 12, an oscillation signal (voltage signal) is input to the oscillation frequency control circuit 104 from the differential LC resonance type voltage control oscillation circuit 106 corresponding to the VCO core circuit 102, and this oscillation signal is subjected to voltage-current conversion. A circuit example supplied to inductors L1 and L2 coupled to inductors L01 and L02 of the core circuit unit 102 is shown.

図12に示される回路においては、電源電圧Vddを有する電流源105に、インダクタL01の一端が接続され、他端は、MOSトランジスタT1のドレイン及びダイオードからなる可変キャパシタVC1に接続されている。このMOSトランジスタT1のソースは、接地されている。   In the circuit shown in FIG. 12, one end of an inductor L01 is connected to a current source 105 having a power supply voltage Vdd, and the other end is connected to a variable capacitor VC1 including a drain of a MOS transistor T1 and a diode. The source of the MOS transistor T1 is grounded.

同様に、電源電圧Vddを有する電流源105に、インダクタL02の一端が接続され、他端はMOSトランジスタT2のドレイン及びダイオードからなる可変キャパシタVC2に接続されている。このMOSトランジスタT2のソースは接地されている。   Similarly, one end of an inductor L02 is connected to a current source 105 having a power supply voltage Vdd, and the other end is connected to a variable capacitor VC2 formed of a drain and a diode of a MOS transistor T2. The source of this MOS transistor T2 is grounded.

尚、MOSトランジスタT1のドレインとMOSトランジスタT2のゲートが接続され、同様にMOSトランジスタT2のドレインとMOSトランジスタT1のゲートとが接続されている。   The drain of the MOS transistor T1 and the gate of the MOS transistor T2 are connected, and similarly, the drain of the MOS transistor T2 and the gate of the MOS transistor T1 are connected.

可変キャパシタVC1,VC2には、容量制御電圧Vctrlが供給され、可変キャパシタVC1,VC2の容量が決まる。この可変キャパシタVC1,VC2とインダクタL1,L2との並列接続(L1−VC1),(L2−VC2)によって共振周波数が定まる。   The capacitance control voltage Vctrl is supplied to the variable capacitors VC1 and VC2, and the capacitances of the variable capacitors VC1 and VC2 are determined. The resonance frequency is determined by the parallel connection (L1-VC1) and (L2-VC2) of the variable capacitors VC1, VC2 and the inductors L1, L2.

この図12では、可変容量VC1,VC2が用いられているが、固定容量のキャパシタが用いられても良い。固定容量のキャパシタが用いられる場合には可変容量VC1,VC2に依存する周波数制御の変動分がなくなるだけで、その動作は変わらない。   In FIG. 12, variable capacitors VC1 and VC2 are used, but fixed capacitors may be used. When a fixed-capacitance capacitor is used, there is no change in frequency control depending on the variable capacitors VC1 and VC2, and the operation is not changed.

この発振器106からは、MOSトランジスタT1のドレインからの出力1(Output_1)及びMOSトランジスタT2のドレインからの出力2(Output_2)が出力される。   The oscillator 106 outputs an output 1 (Output_1) from the drain of the MOS transistor T1 and an output 2 (Output_2) from the drain of the MOS transistor T2.

この出力信号の発振周波数を変えるために、出力1及び出力2(Output_1, Output_2)は、発振周波数制御回路104の電流―電圧変換回路(V-I Converter )108に入力され、インダクタL01と電磁的に結合係数k1で結合するインダクタL1及びインダクタL02と電磁的に結合係数k2で結合するインダクタL2に流れる電流が制御される。   In order to change the oscillation frequency of this output signal, output 1 and output 2 (Output_1, Output_2) are input to the current-voltage converter circuit (VI Converter) 108 of the oscillation frequency control circuit 104 and are electromagnetically coupled to the inductor L01. The current flowing through the inductor L1 coupled with the coefficient k1 and the inductor L2 electromagnetically coupled with the inductor L02 with the coupling coefficient k2 is controlled.

ここで、k1=0.7,k2=0.7,インダクタンスの値は、各インダクタ(L01,L02,L1,L2)ともLで等しく、また、各々に同じ大きさの電流が流れていると仮定する。   Here, k1 = 0.7, k2 = 0.7, and the inductance values are the same for each inductor (L01, L02, L1, L2), and the same current flows through each inductor. Assume.

電磁的に結合するインダクタ間の電流の向きが磁界を強め合う向きである場合には、インダクタL01のインダクタンスの値は、L0から1.7L0に上昇する。   When the direction of the current between the electromagnetically coupled inductors is a direction in which the magnetic field is strengthened, the inductance value of the inductor L01 increases from L0 to 1.7L0.

また、磁界を弱め合う向きに電流が流れると、インダクタL01のインダクタンスの値は、0.3L0に減少する。   Further, when a current flows in a direction in which the magnetic field is weakened, the inductance value of the inductor L01 decreases to 0.3L0.

従って、発振周波数の低い方がfLo=2GHz付近であれば、発振周波数の高い方は、fHi=(0.3/1.7)−1/2・fLoとなり、4GHz以上の発振周波数を得ることができることが分かる。   Therefore, if the lower oscillation frequency is near fLo = 2 GHz, the higher oscillation frequency is fHi = (0.3 / 1.7) −1 / 2 · fLo, and an oscillation frequency of 4 GHz or higher is obtained. You can see that

図13は、図12に示す電圧−電流変換回路108をカスコード接続のトランジスタで構成した具体例である。差動LC共振型の電圧制御発振回路16は、図12に示した回路構成と同一であり、図13中で同一の番号を付与しているため説明を省略する。以下に周波数制御部104について説明する。   FIG. 13 is a specific example in which the voltage-current conversion circuit 108 shown in FIG. 12 is configured by cascode-connected transistors. The differential LC resonance type voltage-controlled oscillation circuit 16 has the same circuit configuration as that shown in FIG. 12, and the same reference numerals are given in FIG. The frequency controller 104 will be described below.

インダクタL1には、トランジスタT12のドレインが接続され、トランジスタT12のソースは、ゲートに出力1(Output_1)が入力されるトランジスタT11のドレインに接続されている。トランジスタT11のソースは、電流源110を介して接地される。また、トランジスタT11のドレインには、インダクタL2にドレインが接続されたトランジスタT13のソースが接続される。尚、トランジスタT12のゲートには、制御信号φ+が入力され、トランジスタT13のゲートには、制御信号φ−が入力される。即ち、電流源を介してソースが接地され、出力1(Output_1)がゲートに供給されるトランジスタT11とカスコード接続されるトランジスタT12には、インダクタL1が接続され、制御信号φ+がトランジスタT12のゲートに供給される。また、トランジスタT11とカスコード接続されるトランジスタT13には、インダクタL2が接続され、制御信号φ−がトランジスタT13のゲートに供給される。   The inductor L1 is connected to the drain of the transistor T12, and the source of the transistor T12 is connected to the drain of the transistor T11 whose output 1 (Output_1) is input to the gate. The source of the transistor T11 is grounded through the current source 110. Further, the source of the transistor T13 having the drain connected to the inductor L2 is connected to the drain of the transistor T11. A control signal φ + is input to the gate of the transistor T12, and a control signal φ− is input to the gate of the transistor T13. That is, the inductor L1 is connected to the transistor T12 that is cascode-connected to the transistor T11 that is grounded through the current source and the output 1 (Output_1) is supplied to the gate, and the control signal φ + is applied to the gate of the transistor T12. Supplied. Further, the inductor L2 is connected to the transistor T13 that is cascode-connected to the transistor T11, and the control signal φ− is supplied to the gate of the transistor T13.

同様に、インダクタL2には、トランジスタT15のドレインが接続され、トランジスタT15のソースは、ゲートに出力2(Output_2)が入力されるトランジスタT14のドレインに接続されている。トランジスタT14のソースは、電流源を介して接地される。また、トランジスタT14のドレインには、インダクタL1にドレインが接続されたトランジスタT16のソースが接続される。尚、トランジスタT15のゲートには、制御信号φ+が入力され、トランジスタT16には、制御信号φ−が入力される。即ち、電流源を介してソースが接地され出力2(Output_2)がゲートに供給されるトランジスタT14とカスコード接続されるT15には、インダクタL2が接続され、制御信号φ+がトランジスタT15のゲートに供給される。またトランジスタT14とカスコード接続されるトランジスタT16には、インダクタL1が接続され、制御信号φ−がトランジスタT16のゲートに供給される。   Similarly, the drain of the transistor T15 is connected to the inductor L2, and the source of the transistor T15 is connected to the drain of the transistor T14 whose output 2 (Output_2) is input to the gate. The source of the transistor T14 is grounded through a current source. Further, the source of the transistor T16 having the drain connected to the inductor L1 is connected to the drain of the transistor T14. A control signal φ + is input to the gate of the transistor T15, and a control signal φ− is input to the transistor T16. That is, the inductor L2 is connected to the transistor T14 that is cascode-connected to the transistor T14 that is grounded via the current source and the output 2 (Output_2) is supplied to the gate, and the control signal φ + is supplied to the gate of the transistor T15. The The inductor L1 is connected to the transistor T16 that is cascode-connected to the transistor T14, and the control signal φ− is supplied to the gate of the transistor T16.

この制御信号φ+,φ−を変化させることで、例えば、インダクタL1,L2に流れる電流の向きを反転させることができる。また、制御信号φ+,φ−の電位を適当に設定することでインダクタL1,L2に流れる電流の振幅を変更することもできる。   By changing the control signals φ + and φ−, for example, the direction of the current flowing through the inductors L1 and L2 can be reversed. Further, the amplitude of the current flowing through the inductors L1 and L2 can be changed by appropriately setting the potentials of the control signals φ + and φ−.

このように制御信号φ+,φ−を制御することでインダクタL1,L2に流れる電流を制御し、結果としてこのインダクタL1,L2に結合するインダクタL01,L02のインダクタンスの値を制御することが可能になる。例えば、インダクタL01(L02)に流れる電流とインダクタL1(L2)に流れる電流が同相のときには、インダクタL01(L02)のインダクタンスの値は、大きくなり、結果として、発振周波数は低くなる。また、インダクタL01(L02)に流れる電流とインダクタL1(L2)に流れる電流が逆相のときには、インダクタL01(L02)のインダクタンス値は、小さくなり、結果として、発振周波数は高くなる。   Thus, by controlling the control signals φ + and φ−, the current flowing through the inductors L1 and L2 can be controlled, and as a result, the inductance values of the inductors L01 and L02 coupled to the inductors L1 and L2 can be controlled. Become. For example, when the current flowing through the inductor L01 (L02) and the current flowing through the inductor L1 (L2) are in phase, the value of the inductance of the inductor L01 (L02) increases, and as a result, the oscillation frequency decreases. Further, when the current flowing through the inductor L01 (L02) and the current flowing through the inductor L1 (L2) are in opposite phases, the inductance value of the inductor L01 (L02) is reduced, and as a result, the oscillation frequency is increased.

図14には、複数の差動対が配置された実施例に係る発振器が示されている。   FIG. 14 shows an oscillator according to an embodiment in which a plurality of differential pairs are arranged.

電源電圧Vddを有する電流源に、インダクタL01の一端が接続され、他端は、MOSトランジスタT1のドレイン及びキャパシタC1に接続されている。このMOSトランジスタT1のソースは、電流源I0を介して接地されている。   One end of the inductor L01 is connected to the current source having the power supply voltage Vdd, and the other end is connected to the drain of the MOS transistor T1 and the capacitor C1. The source of the MOS transistor T1 is grounded via a current source I0.

同様に電源電圧Vddを有する電流源に、インダクタL02の一端が接続され、その他端は、MOSトランジスタT2のドレイン及びダイオードからなるキャパシタC2に接続されている。このトランジスタT2のソースは、電流源I0を介して接地されている。   Similarly, one end of the inductor L02 is connected to the current source having the power supply voltage Vdd, and the other end is connected to the capacitor C2 including the drain of the MOS transistor T2 and the diode. The source of the transistor T2 is grounded via the current source I0.

トランジスタT1のドレインとトランジスタT2のゲートが接続され、同様にトランジスタT2のドレインとトランジスタT1のゲートとが接続されている。   The drain of the transistor T1 and the gate of the transistor T2 are connected. Similarly, the drain of the transistor T2 and the gate of the transistor T1 are connected.

図14に示す回路では、キャパシタC1,C2のキャパシタンスが固定であるが、図12と同様に可変キャパシタが用いられても良い。   In the circuit shown in FIG. 14, the capacitances of the capacitors C1 and C2 are fixed, but a variable capacitor may be used as in FIG.

図14に示す回路では、発振周波数制御部が複数の差動対から構成されている。一端が電源電圧Vddに接続されたインダクタL1n、例えば、インダクタL11は、VCO回路106のインダクタL01と結合係数k1n、例えば、結合係数k11で電磁的に結合され、他端がMOSトランジスタT1n、例えば、トランジスタT11のドレインに接続されている。トランジスタT1nのドレインとインダクタL1nとの間には、キャパシタC1(n)、例えば、キャパシタC11が分岐されて接続されている。このトランジスタT1nのゲートには、VCO回路の出力1(Output_1)が供給され、トランジスタT1nのソースは、可変電流源In、例えば、可変電流源I1を介して接地されている。   In the circuit shown in FIG. 14, the oscillation frequency control unit is composed of a plurality of differential pairs. An inductor L1n having one end connected to the power supply voltage Vdd, for example, the inductor L11, is electromagnetically coupled to the inductor L01 of the VCO circuit 106 by a coupling coefficient k1n, for example, a coupling coefficient k11, and the other end is a MOS transistor T1n, for example, The drain of the transistor T11 is connected. A capacitor C1 (n), for example, a capacitor C11 is branched and connected between the drain of the transistor T1n and the inductor L1n. An output 1 (Output_1) of the VCO circuit is supplied to the gate of the transistor T1n, and the source of the transistor T1n is grounded via a variable current source In, for example, a variable current source I1.

同様に、一端が電源電圧Vddに接続されたインダクタL2n、例えば、インダクタL21は、VCO回路のインダクタL02と結合係数k2n、例えば、結合係数k21で電磁的に結合され、他端をMOSトランジスタT2n、例えば、MOSトランジスタT21のドレインに接続されている。尚、トランジスタT2nのドレインとインダクタL1nとの間には、キャパシタC2n、例えば、キャパシタC21が分岐されて接続されている。   Similarly, an inductor L2n having one end connected to the power supply voltage Vdd, for example, an inductor L21, is electromagnetically coupled to an inductor L02 of the VCO circuit with a coupling coefficient k2n, for example, a coupling coefficient k21, and the other end is connected to a MOS transistor T2n. For example, it is connected to the drain of the MOS transistor T21. A capacitor C2n, for example, a capacitor C21 is branched and connected between the drain of the transistor T2n and the inductor L1n.

このトランジスタT2nのゲートには、VCO回路106の出力2(Output_2)が供給され、トランジスタT2nのソースは、可変電流源Inを介して接地されている。   The output 2 (Output_2) of the VCO circuit 106 is supplied to the gate of the transistor T2n, and the source of the transistor T2n is grounded via the variable current source In.

キャパシタC1nとキャパシタC2n、例えば、キャパシタC11とキャパシタC21は、インダクタと接続されている他端が接続されている。   The capacitor C1n and the capacitor C2n, for example, the capacitor C11 and the capacitor C21, are connected to the other end connected to the inductor.

このような差動対が複数個用意され、個々の可変電流源I0〜Inの電流値を変化若しくはON/OFFせしめることでVCO回路106のインダクタL01,L02のインダクタンスを変化させ、発振周波数を制御することができる。   A plurality of such differential pairs are prepared, and the oscillation values are controlled by changing the inductance values of the inductors L01 and L02 of the VCO circuit 106 by changing or turning ON / OFF the current values of the individual variable current sources I0 to In. can do.

図15には、可変位相器と可変利得増幅器を用いた実施例に係る発振器が示されている。   FIG. 15 shows an oscillator according to an embodiment using a variable phase shifter and a variable gain amplifier.

VCO回路106は、図12に示す回路構成と同一であり、同一番号を付与してその説明を省略する。尚、出力端子には、外部から見たインピーダンスの大きいバッファ回路112、114が接続されている。   The VCO circuit 106 has the same circuit configuration as that shown in FIG. Note that buffer circuits 112 and 114 having a large impedance as viewed from the outside are connected to the output terminal.

この発振器からの出力信号(Output_1,Output_2)は、発振周波数制御回路104の可変位相回路116、118に入力される。発振回路の信号は、可変移相器120,122により適宜制御されてその移相がシフトされ、続いて可変利得増幅器124、126を介して電流が制御され、インダクタL01と結合係数k1で電磁的に結合しているインダクタL1に位相/電流振幅値が制御された電流が供給される。   Output signals (Output_1, Output_2) from the oscillator are input to the variable phase circuits 116 and 118 of the oscillation frequency control circuit 104. The signal of the oscillation circuit is appropriately controlled by the variable phase shifters 120 and 122, the phase shift is shifted, and then the current is controlled via the variable gain amplifiers 124 and 126, and electromagnetically generated by the inductor L01 and the coupling coefficient k1. A current having a controlled phase / current amplitude value is supplied to the inductor L1 coupled to.

同様に、インダクタL02と結合係数k2で結合されるインダクタL2に流れる電流も同様に制御される。   Similarly, the current flowing through inductor L2 coupled with inductor L02 with coupling coefficient k2 is similarly controlled.

この移相及び電流値を適宜制御することでVCO回路106のインダクタL01,L02のインダクタンスを可変とすることができ、もって発振周波数を変更制御することができる。   By appropriately controlling the phase shift and the current value, the inductances of the inductors L01 and L02 of the VCO circuit 106 can be made variable, so that the oscillation frequency can be changed and controlled.

上述した回路例では、差動タイプについて説明したが、単相でも同様に適用することができる。図16を参照してコルピッツ発振回路に可変インダクタを適用した回路例を説明する。   In the above-described circuit example, the differential type has been described, but the same can be applied to a single phase. A circuit example in which a variable inductor is applied to a Colpitts oscillation circuit will be described with reference to FIG.

電源電圧Vddに一端が接続されたインダクタLは、他端がMOSトランジスタTのドレインに接続され、トランジスタTのソースは抵抗Rを介して接地されている。トランジスタTのゲートは接地されている。インダクタL0とトランジスタTとが接続点から分岐され、キャパシタC1,C2が直列に接続され、接地されている。キャパシタC1とキャパシタC2の接続点には、トランジスタT1のソースが接続されている。   The inductor L, one end of which is connected to the power supply voltage Vdd, is connected to the drain of the MOS transistor T, and the source of the transistor T is grounded via the resistor R. The gate of the transistor T is grounded. The inductor L0 and the transistor T are branched from the connection point, and the capacitors C1 and C2 are connected in series and grounded. The source of the transistor T1 is connected to the connection point between the capacitor C1 and the capacitor C2.

インダクタL0とキャパシタC1との接続点からの出力は、周波数制御部128(Frequency Control)に入力され、電源電圧Vddに接続され、インダクタL0と結合係数kで電磁的に結合しているインダクタL1に流れる電流を制御し、発振周波数を変更制御することが可能となる。   The output from the connection point between the inductor L0 and the capacitor C1 is input to the frequency control unit 128 (Frequency Control), connected to the power supply voltage Vdd, and coupled to the inductor L1 electromagnetically coupled to the inductor L0 with the coupling coefficient k. It is possible to control the current flowing and change the oscillation frequency.

以上説明した実施態様では、MOSトランジスタを用いたものを説明したが、バイポーラトランジスタなどでも同様の機能を有する回路を実現できることは言うまでも無い。   In the embodiment described above, the MOS transistor is used, but it goes without saying that a circuit having the same function can be realized by using a bipolar transistor or the like.

また以上説明したインダクタ可変型の発振器を構成するインダクタ、即ち、LC共振回路側のインダクタL0と、電磁的に結合係数kで結合するインダクタL1は、各種の構成をもって実現することができる。例えば、図17に示すように、インダクタLを構成するスパイラル導体がインダクタL1を構成するスパイラル導体とが左右対称となるような配置で構成することができる。この場合は、図17の中央部にて夫々の導体が交差するが、この交差部分が絶縁膜を介して導体が重なり合うように構成することで交差領域以外は1層の配線で実現することができる。   Further, the inductor constituting the inductor variable type oscillator described above, that is, the inductor L0 on the LC resonance circuit side and the inductor L1 electromagnetically coupled with the coupling coefficient k can be realized with various configurations. For example, as shown in FIG. 17, the spiral conductor constituting the inductor L can be configured to be symmetrical with the spiral conductor constituting the inductor L1. In this case, the respective conductors intersect at the central portion of FIG. 17, but this intersection can be realized with one layer of wiring except for the intersecting region by configuring the conductors to overlap with each other through an insulating film. it can.

また図18に示すようにインダクタL01と電磁的に結合する複数のインダクタL11・・・L1nを実現する際には、1ターンのL01の内周側に同じく1ターンのL11・・・L1nを配置する構成を採ることができる。   As shown in FIG. 18, when realizing a plurality of inductors L11... L1n electromagnetically coupled to the inductor L01, one turn L11... L1n is also arranged on the inner circumference side of one turn L01. The structure to do can be taken.

導体パターンは、同一平面上に配置する必要性はなく、例えば、図19に示すように多層配線を利用して、L01,L11・・・L1nを積層することも可能である。図19において、各インダクタL01、L11・・・L1nを構成するコイル導体間には絶縁層が存在することになるが、図19においては、絶縁層は、図面を簡略化するために省略されている。   The conductor patterns need not be arranged on the same plane. For example, L01, L11... L1n can be stacked using multilayer wiring as shown in FIG. In FIG. 19, an insulating layer exists between the coil conductors constituting the inductors L01, L11... L1n, but in FIG. 19, the insulating layer is omitted for the sake of simplicity of the drawing. Yes.

このように可変周波数範囲の広い発振器を用いることで、周波数帯域が異なる複数の通信システムに適合する無線端末を小型化することができる。即ち、従来の無線端末においては、各通信システムに対応した発振周波数を供給するために個々の発振周波数に対応した発振器を搭載する必要がある。しかしながら、この発明の実施の形態にかかる発振器では、可変周波数範囲がひろいので、1個の発振器で種々の発振周波数が用いられている通信システムに対応することができる。図20には、異なる通信周波数、例えば、2GHz,2.4GHz,5GHzの通信周波数を利用する種々の通信システムをサポートする無線端末のブロックが示されている。個々の通信システムの信号は、アンテナ130−1,130−2,130−3、低雑音増幅器(Low Noise Amplifier)132−1,132−2,132−3、ミキサ(MIX)134−1,134−2,134−3を経由して中間周波数処理部(IF)136−1,136−2,136−3に供給される。中間周波数処理部(IF)136−1,136−2,136−3からの出力は、ベースバンド処理部に供給される。尚、個々のミキサ(MIX)134−1,134−2,134−3には、通信システムに対応した発振周波数の信号が供給される。この回路例では、発振器138から各々の無線システムに対して好適な周波数を持つローカル信号が供給される。発振周波数を供給する発振器138は、上述したこの発明の実施例に係る発振器が用いられる。インダクタンスを変更させることで得られた所望の周波数の信号がスイッチで切り替えられて各通信システムのミキサMIXに供給される。   By using an oscillator with a wide variable frequency range in this way, a wireless terminal suitable for a plurality of communication systems having different frequency bands can be reduced in size. That is, in a conventional wireless terminal, it is necessary to mount an oscillator corresponding to each oscillation frequency in order to supply an oscillation frequency corresponding to each communication system. However, since the oscillator according to the embodiment of the present invention has a wide variable frequency range, it can be applied to a communication system in which various oscillation frequencies are used by one oscillator. FIG. 20 shows a block of wireless terminals that support various communication systems that use different communication frequencies, for example, communication frequencies of 2 GHz, 2.4 GHz, and 5 GHz. The signals of the individual communication systems are antennas 130-1, 130-2, 130-3, low noise amplifiers 132-1, 132-2, 132-3, mixers (MIX) 134-1, 134. The signals are supplied to intermediate frequency processing units (IF) 136-1, 136-2, and 136-3 via -2 and 134-3. Outputs from the intermediate frequency processing units (IF) 136-1, 136-2, and 136-3 are supplied to the baseband processing unit. Each mixer (MIX) 134-1, 134-2, 134-3 is supplied with a signal having an oscillation frequency corresponding to the communication system. In this circuit example, a local signal having a suitable frequency is supplied from the oscillator 138 to each wireless system. The oscillator according to the embodiment of the present invention described above is used as the oscillator 138 that supplies the oscillation frequency. A signal having a desired frequency obtained by changing the inductance is switched by a switch and supplied to the mixer MIX of each communication system.

以上のように、この発明の実施の形態に係る無線端末によれば、複数の発振器を備えることなく、周波数帯域の異なる複数の通信システム,例えば、携帯電話(PDC,W−CDMAなど),Bluetooth(登録商標),無線LAN(2.4GHz,5GHz)等を1台の無線端末でサポートすることができる。この発明の実施例に係る発振器によれば、広い可変周波数範囲を実現でき、その結果、1つの発振器で複数の通信システムに対し発振周波数を供給することができる。   As described above, according to the radio terminal according to the embodiment of the present invention, a plurality of communication systems having different frequency bands, such as mobile phones (PDC, W-CDMA, etc.), Bluetooth, etc., without having a plurality of oscillators. (Registered trademark), wireless LAN (2.4 GHz, 5 GHz) and the like can be supported by one wireless terminal. According to the oscillator according to the embodiment of the present invention, a wide variable frequency range can be realized, and as a result, an oscillation frequency can be supplied to a plurality of communication systems with one oscillator.

<可変インダクタを備えた増幅器及びこの増幅器を有する無線端末>
次に、この発明の実施形態に係る可変インダクタを備えた増幅器を説明する。
<Amplifier with variable inductor and radio terminal having this amplifier>
Next, an amplifier including a variable inductor according to an embodiment of the present invention will be described.

図21は、本発明の一実施形態に係る増幅器を概略的に示すブロック図である。   FIG. 21 is a block diagram schematically showing an amplifier according to an embodiment of the present invention.

図21に示される増幅器は、インダクタLaを含む増幅回路140と、このインダクタLと結合係数kで電磁的に結合したインダクタLcを備えた制御部142とを備えている。   The amplifier shown in FIG. 21 includes an amplifier circuit 140 including an inductor La, and a control unit 142 including an inductor Lc electromagnetically coupled to the inductor L with a coupling coefficient k.

制御部142は、増幅回路140への入力信号Input_1を受け、インダクタLcに信号電流を供給する。増幅器の出力Output_1は、インダクタLcに供給される信号電流によって変化するインダクタLaのインダクタンスの値に応じて特性が変化される。   The control unit 142 receives an input signal Input_1 to the amplifier circuit 140 and supplies a signal current to the inductor Lc. The characteristic of the output Output_1 of the amplifier is changed according to the value of the inductance of the inductor La that changes according to the signal current supplied to the inductor Lc.

図21に示す回路では、1つのインダクタLcのみが示されているが、1つに限らず、複数のインダクタLc−1〜Lc−nが設けられても良い。また、複数個のインダクタLc−1〜Lc−nを備える場合には、各種の制御が実現できる。例えば、同一の結合係数を有し、流れる電流が同一のインダクタLc−nを用意し、この電流をオン/オフすることで電流を流すLc−1〜Lc−nの数を変えてインダクタLと電磁的に結合する活性化されたLc−nを変化させることでも対応が可能である。   In the circuit shown in FIG. 21, only one inductor Lc is shown, but the number is not limited to one, and a plurality of inductors Lc-1 to Lc-n may be provided. Further, when a plurality of inductors Lc-1 to Lc-n are provided, various controls can be realized. For example, an inductor Lc-n having the same coupling coefficient and the same flowing current is prepared, and the number of Lc-1 to Lc-n through which the current flows is changed by turning on / off the current, and the inductor L It is possible to cope by changing the activated Lc-n that is electromagnetically coupled.

また、結合係数k1〜knが異なるインダクタLc−1〜Lc−nを用意し、切り替えて使うことも可能である。さらに個々のインダクタLc−1〜Lc−nに流れる電流を変化させより細かい制御を行うことも可能である。   It is also possible to prepare inductors Lc-1 to Lc-n having different coupling coefficients k1 to kn and use them by switching. Furthermore, finer control can be performed by changing the current flowing through each of the inductors Lc-1 to Lc-n.

ON/OFF制御を含めた電流量の制御と同様に位相を変えるによっても、インダクタLaのインダクタンスを見かけ上変更することができる。   The inductance of the inductor La can be apparently changed also by changing the phase in the same manner as the current amount control including the ON / OFF control.

またもっとも単純な制御は、インダクタLcが1個用意され、これに流れる電流がON/OFFの2値制御されるシステムでも良い。この制御システムにおいても、増幅特性可変の効果を十分に発揮することができる。   Further, the simplest control may be a system in which one inductor Lc is prepared and the current flowing through the inductor Lc is binary controlled. Also in this control system, the effect of varying the amplification characteristics can be sufficiently exhibited.

図22を参照して差動増幅器の具体例を説明する。   A specific example of the differential amplifier will be described with reference to FIG.

図22に示すように、ゲートに入力信号Input_1が入力されるMOSトランジスタM1のソースは、ディジェネレーション用のインダクタL1を介して電流源I1に接続されている。この電流源I1の他端は、接地されている。また、MOSトランジスタM1のドレインにインダクタL3が接続され、インダクタL3の他端は、電源電位Vddに接続されている。   As shown in FIG. 22, the source of the MOS transistor M1 whose input signal Input_1 is input to the gate is connected to the current source I1 via the degeneration inductor L1. The other end of the current source I1 is grounded. The inductor L3 is connected to the drain of the MOS transistor M1, and the other end of the inductor L3 is connected to the power supply potential Vdd.

差動対を構成するMOSトランジスタM2のゲートには、入力信号Input_2が入力され、インダクタL1、MOSトランジスタM1及びインダクタL3の接続と同様に、MOSトランジスタM2のソースには、ディジェネレーション用のインダクタL2が接続され、ドレインには、インダクタL4が接続され、インダクタL2は、電流源I1に接続され、インダクタL4は、電源電位Vddに接続されている。   The input signal Input_2 is inputted to the gate of the MOS transistor M2 constituting the differential pair, and the degeneration inductor L2 is connected to the source of the MOS transistor M2, similarly to the connection of the inductor L1, the MOS transistor M1, and the inductor L3. Is connected to the drain, the inductor L2 is connected to the current source I1, and the inductor L4 is connected to the power supply potential Vdd.

このMOSトランジスタM1、M2のドレインからそれぞれ出力信号Output_1、Output_2が出力される。制御部は、差動増幅器の入力信号Input_1、Input_2をそれぞれゲートに入力するMOSトランジスタM3及びM4を備えている。MOSトランジスタM3のソースには、インダクタL1と結合係数k1で結合されるインダクタL5が接続され、可変電流源I2を介して接地されている。同様に、MOSトランジスタM4のソースは、インダクタL2と結合係数k2で結合されるインダクタL6を介して可変電流源I2に接続されている。MOSトランジスタM3,M4のドレインは、電源電位Vddに接続されている。   Output signals Output_1 and Output_2 are output from the drains of the MOS transistors M1 and M2, respectively. The control unit includes MOS transistors M3 and M4 that input the input signals Input_1 and Input_2 of the differential amplifier to the gates, respectively. The source of the MOS transistor M3 is connected to an inductor L5 coupled to the inductor L1 with a coupling coefficient k1, and is grounded via a variable current source I2. Similarly, the source of the MOS transistor M4 is connected to the variable current source I2 via an inductor L6 coupled to the inductor L2 with a coupling coefficient k2. The drains of the MOS transistors M3 and M4 are connected to the power supply potential Vdd.

この差動増幅器からの出力信号の特性、例えば、歪特性等を変えるには、可変電流源I2の電流値を変えることになる。可変電流源I2の電流変化を電流ON/OFFの2値と仮定する。可変電流源I2がONの際には、互いに電磁的に結合したインダクタL1、L5の対及びインダクタL2、L6の対は、互いに磁界を弱め合う向きに構成されていると仮定する。このような回路では、可変電流源I2がONの場合はディジェネレーション用のインダクタのインダクタンスは、小さく見えるため、高利得で低雑音を実現できる。即ち、高利得・低雑音モードとすることができる。また、可変電流源I2がOFFの場合は、インダクタL1,L2で発生する磁界を打ち消す方向の磁界は、発生しないので、可変電流源I2がONの場合に比べ、ディジェネレーション用のインダクタンスは大きく見えることになる。この場合は良好な歪特性を得ることができる。即ち、歪特性重視のモードとすることができる。   In order to change the characteristics of the output signal from the differential amplifier, such as the distortion characteristics, the current value of the variable current source I2 is changed. The current change of the variable current source I2 is assumed to be a binary value of current ON / OFF. When the variable current source I2 is ON, it is assumed that the pair of inductors L1 and L5 and the pair of inductors L2 and L6 that are electromagnetically coupled to each other are configured to weaken the magnetic field. In such a circuit, when the variable current source I2 is ON, the inductance of the degeneration inductor looks small, so that high gain and low noise can be realized. That is, a high gain / low noise mode can be achieved. Further, when the variable current source I2 is OFF, a magnetic field in a direction that cancels the magnetic field generated by the inductors L1 and L2 is not generated, so that the degeneration inductance appears larger than when the variable current source I2 is ON. It will be. In this case, good distortion characteristics can be obtained. That is, a mode in which distortion characteristics are emphasized can be set.

従って、差動増幅器を構成する際に、ディジェネレーション用のインダクタを比較的大きいインダクタンスを有するもので設計しておけば良いことになる。   Therefore, when configuring the differential amplifier, the degeneration inductor may be designed with a relatively large inductance.

上述の説明では可変電流源I2の電流値をOn/OFFの2値で制御するとしているが、ステップ状若しくは連続変化させることで所望の増幅器の特性を得ることもできる。   In the above description, the current value of the variable current source I2 is controlled by the binary value of On / OFF. However, desired amplifier characteristics can be obtained by changing the current value stepwise or continuously.

図23は、この発明の他の実施形態を概略的に示すブロック図である。   FIG. 23 is a block diagram schematically showing another embodiment of the present invention.

図23に示される増幅器は、インダクタLaを含む第1の増幅回路150と、このインダクタLaと結合係数kで電磁的に結合されるインダクタLcを備えた第2の増幅器152とを備えている。   The amplifier shown in FIG. 23 includes a first amplifier circuit 150 including an inductor La and a second amplifier 152 including an inductor Lc electromagnetically coupled to the inductor La with a coupling coefficient k.

第2の増幅器152は、第1の増幅器150と同一の入力信号Input1が入力され、第1の増幅器150の増幅器特性、例えば、歪特性等を制御する制御部の機能を果たすとともに、第2の増幅器152の出力は、第1の増幅器150の出力に加えられて出力信号Output_1として出力される。   The second amplifier 152 receives the same input signal Input1 as the first amplifier 150, functions as a controller for controlling the amplifier characteristics of the first amplifier 150, such as distortion characteristics, and the like. The output of the amplifier 152 is added to the output of the first amplifier 150 and output as an output signal Output_1.

上述の実施態様と同様に、制御部に相当する第2の増幅器152は、増幅回路150への入力信号Input_1を受け、インダクタLcへ信号電流を供給する。第1の増幅器150の出力Output_1は、インダクタLCへ供給される信号電流によって変化するインダクタLのインダクタンス値に応じて特性が変化することになる。このとき第2の増幅器152の出力も出力Output_1に戻すことにより、入力信号Input_1に対する増幅率を大きくしている。
図24には、図23に示される差動増幅器の具体的な回路例を示されている。
Similar to the above-described embodiment, the second amplifier 152 corresponding to the control unit receives the input signal Input_1 to the amplifier circuit 150 and supplies a signal current to the inductor Lc. The characteristic of the output Output_1 of the first amplifier 150 changes according to the inductance value of the inductor L that changes depending on the signal current supplied to the inductor LC. At this time, the gain of the input signal Input_1 is increased by returning the output of the second amplifier 152 to the output Output_1.
FIG. 24 shows a specific circuit example of the differential amplifier shown in FIG.

ゲートに入力信号Input_1が入力されるMOSトランジスタM1のソースは、ディジェネレーション用のインダクタL1を介して電流源I1に接続されている。電流源I1の他端は、接地されている。また、MOSトランジスタM1のドレインにインダクタL3が接続され、インダクタL3の他端は電源電位Vddに接続されている。   The source of the MOS transistor M1 to which the input signal Input_1 is input to the gate is connected to the current source I1 through the degeneration inductor L1. The other end of the current source I1 is grounded. The inductor L3 is connected to the drain of the MOS transistor M1, and the other end of the inductor L3 is connected to the power supply potential Vdd.

差動対を構成するMOSトランジスタM2のゲートには、入力信号Input_2が入力され、インダクタL1、トランジスタM1及びインダクタL3の接続と同様に、MOSトランジスタM2のソースには、ディジェネレーション用のインダクタL2が接続され、ドレインには、インダクタL4が接続され、インダクタL2は、電流源I1に接続され、インダクタL4は、電源電位Vddに接続されている。   The input signal Input_2 is input to the gate of the MOS transistor M2 constituting the differential pair. Similarly to the connection of the inductor L1, the transistor M1, and the inductor L3, the degeneration inductor L2 is connected to the source of the MOS transistor M2. The inductor L4 is connected to the drain, the inductor L2 is connected to the current source I1, and the inductor L4 is connected to the power supply potential Vdd.

このMOSトランジスタM1、M2のドレインからそれぞれ出力信号Output_1、Output_2が出力される。制御部に相当する第2の増幅器152は、差動増幅器の入力信号Input_1、Input_2をそれぞれゲートに入力するMOSトランジスタM3及びMOSトランジスタM4を備えている。   Output signals Output_1 and Output_2 are output from the drains of the MOS transistors M1 and M2, respectively. The second amplifier 152 corresponding to the control unit includes a MOS transistor M3 and a MOS transistor M4 that input the input signals Input_1 and Input_2 of the differential amplifier to the gates, respectively.

MOSトランジスタM3のソースには、インダクタL1と結合係数k1で結合されるインダクタL5が接続され、可変電流源I2を介して接地されている。同様に、MOSトランジスタM4のソースは、インダクタL2と結合係数k2で結合されるインダクタL6を介して可変電流源I2に接続されている。   The source of the MOS transistor M3 is connected to an inductor L5 coupled to the inductor L1 with a coupling coefficient k1, and is grounded via a variable current source I2. Similarly, the source of the MOS transistor M4 is connected to the variable current source I2 via an inductor L6 coupled to the inductor L2 with a coupling coefficient k2.

MOSトランジスタM3のドレインは、MOSトランジスタM1のドレインに接続され、MOSトランジスタM3を介して流れる可変電流源I2からの電流が出力信号Output_1中に加えられている。同様にMOSトランジスタM4のドレインは、MOSトランジスタM2のドレインに接続され、MOSトランジスタM4を介して流れる可変電流源I2からの電流が出力信号Output_2中に加えられている。   The drain of the MOS transistor M3 is connected to the drain of the MOS transistor M1, and a current from the variable current source I2 flowing through the MOS transistor M3 is added to the output signal Output_1. Similarly, the drain of the MOS transistor M4 is connected to the drain of the MOS transistor M2, and a current from the variable current source I2 flowing through the MOS transistor M4 is added to the output signal Output_2.

このような回路構成を採ることにより、制御部に流れる電流を増幅回路の出力として利用することができ、増幅器全体としての電流利用効率が上がることになる。   By adopting such a circuit configuration, the current flowing through the control unit can be used as the output of the amplifier circuit, and the current utilization efficiency of the entire amplifier is increased.

設計にもよるが、例えば、通常の増幅器に流れる電流を5mA程度とすると、低歪特性を実現するためには場合によっては、10mA程度まで電流を流す必要が生じる。これに対し、図24に示される回路では、高利得・低雑音を実現する際は、I1=I2=2.5mAとなるように設定すると、通常の増幅器において5mA流した場合と同等の特性を得ることが期待できる。一方、低歪特性を実現する際は、電流源I2がオフにされて電流源I1に2.5mA流すだけでも大きなディジェネレーションのインダクタの効果で低歪特性を実現することができる。   Depending on the design, for example, if the current flowing through a normal amplifier is about 5 mA, it may be necessary to pass the current up to about 10 mA in order to achieve low distortion characteristics. On the other hand, in the circuit shown in FIG. 24, when high gain and low noise are realized, if it is set so that I1 = I2 = 2.5 mA, a characteristic equivalent to that when a current of 5 mA is flowed in a normal amplifier is obtained. You can expect to get. On the other hand, when the low distortion characteristic is realized, the low distortion characteristic can be realized by the effect of the large degeneration inductor even if the current source I2 is turned off and only 2.5 mA is supplied to the current source I1.

上述の回路において増幅器の特性を可変とすることができるが、これに伴い増幅器の入力インピーダンスも変化する。一般に増幅器の入力インピーダンスが変化することは望ましくない。そこで増幅器の入力部に入力インピーダンス制御部を設けることが好ましい。   In the above circuit, the characteristics of the amplifier can be made variable, but the input impedance of the amplifier also changes accordingly. In general, it is not desirable for the input impedance of the amplifier to change. Therefore, it is preferable to provide an input impedance control section at the input section of the amplifier.

図25を参照して、入力インピーダンス制御部として可変抵抗を備えた回路を説明する。   With reference to FIG. 25, a circuit including a variable resistor as an input impedance control unit will be described.

図25に示す回路においては、入力端子Input_1と入力端子Input_2との間に可変抵抗Rvが挿入されている。図25に示される回路は、可変抵抗Rvを除く他の回路構成が図24と同一の構成を有している。   In the circuit shown in FIG. 25, a variable resistor Rv is inserted between the input terminal Input_1 and the input terminal Input_2. The circuit shown in FIG. 25 has the same configuration as that of FIG. 24 except for the variable resistor Rv.

この可変抵抗Rvは、図26(a)に示すようにFETを用いて構成しても良く、図26(b)に示すように固定抵抗とスイッチとの組み合わせても良い。   The variable resistor Rv may be configured using an FET as shown in FIG. 26A, or may be a combination of a fixed resistor and a switch as shown in FIG.

図25に示される回路においては、図27に示すように増幅段の入力インピーダンスは、下記式(5)で表される。   In the circuit shown in FIG. 25, as shown in FIG. 27, the input impedance of the amplification stage is expressed by the following equation (5).

Zin = L gm/C+j(ωL−1/ωC) ...(5)
この式(5)において、バイアス電流が流れている場合は、式(5)の第1項で規定される実部が存在するが、バイアス電流をOFFした場合は、gm=0となるため、入力インピーダンスは実部を持たない。このためバイアス電流をOFFした場合の入力インピーダンスを、バイアス電流を流した場合の入力インピーダンスに近づけるためには、インピーダンスの実部を補償する必要がある。このために前述の可変抵抗Rvが用いられてインピーダンスの実部が補償される。
Zin = L gm / C + j (ωL−1 / ωC). . . (5)
In this equation (5), when the bias current is flowing, there is a real part defined by the first term of equation (5), but when the bias current is turned off, gm = 0. The input impedance has no real part. For this reason, in order to make the input impedance when the bias current is OFF close to the input impedance when the bias current is supplied, it is necessary to compensate the real part of the impedance. For this purpose, the aforementioned variable resistor Rv is used to compensate the real part of the impedance.

説明を簡略化するため可変抵抗Rvの抵抗値を2値、即ち、オープン/ONとする。図25に示す回路において、インダクタL1とインダクタL5、インダクタL2とインダクタL6が互いに磁束を打ち消し合う向きに配置されていると仮定する。この仮定で、電流源I1と電流源I2が共にONの場合、トータルのディジェネレーションのインダクタンスは、小さくなり高利得・低雑音で動作する。ここでは、可変抵抗Rvはオープンの状態にあるとする。一方、電流源I1のみをONにして電流源I2をOFFにした場合、トータルのディジェネレーションのインダクタンスは、大きくなり、低歪で動作するが、トランジスタM3およびトランジスタM4にはバイアス電流が流れないため、インピーダンスの実部が消えてしまう。このインピーダンスの実部を補償するために可変抵抗Rvの抵抗値をONとして可変抵抗Rvに適当な抵抗値を設定すると、高利得・低雑音モードで動作したときと近い入力インピーダンスとすることができる。   In order to simplify the description, the resistance value of the variable resistor Rv is binary, that is, open / ON. In the circuit shown in FIG. 25, it is assumed that the inductor L1 and the inductor L5, and the inductor L2 and the inductor L6 are arranged in the direction in which the magnetic fluxes cancel each other. Under this assumption, when both the current source I1 and the current source I2 are ON, the total degeneration inductance is reduced and the device operates with high gain and low noise. Here, it is assumed that the variable resistor Rv is in an open state. On the other hand, when only the current source I1 is turned on and the current source I2 is turned off, the total degeneration inductance increases and operates with low distortion, but no bias current flows through the transistors M3 and M4. The real part of the impedance disappears. In order to compensate the real part of this impedance, if the resistance value of the variable resistor Rv is turned ON and an appropriate resistance value is set for the variable resistor Rv, the input impedance close to that when operating in the high gain / low noise mode can be obtained. .

可変電流源I2による電流制御をステップ状、連続など2値以上で制御する場合には、可変抵抗Rvの抵抗値もステップ状,連続変化などで制御しても良い。このような場合には、図26(a)に示すようなFETを用いるタイプでゲートにかける電圧φを変化せしめれば良い。   When the current control by the variable current source I2 is controlled by two or more values such as stepwise or continuous, the resistance value of the variable resistor Rv may be controlled by stepwise or continuous change. In such a case, the voltage φ applied to the gate may be changed in a type using an FET as shown in FIG.

図25に示す回路において後段にゲート接地回路でも利得を可変とすることができるようにした回路構成が図28に示されている。   In the circuit shown in FIG. 25, FIG. 28 shows a circuit configuration in which the gain can be made variable even with a gate grounding circuit in the subsequent stage.

図24におけるMOSトランジスタM1とインダクタL3との間にゲート接地されたMOSトランジスタM11a、M11bを介在させ、トランジスタM11aは、ゲート信号φ2でON/OFFされ、トランジスタM11bのゲートは、例えば電源に接続されて常にONとされる。   The MOS transistors M11a and M11b whose gates are grounded are interposed between the MOS transistor M1 and the inductor L3 in FIG. 24. The transistor M11a is turned on / off by a gate signal φ2, and the gate of the transistor M11b is connected to a power source, for example. Always on.

このインダクタL3とMOSトランジスタM11aを迂回してMOSトランジスタM1のドレインが電源電位Vddに接続されるようにMOSトランジスタM12が配置されている。このMOSトランジスタM12は、ゲート信号φ1で駆動される。   The MOS transistor M12 is arranged so that the inductor L3 and the MOS transistor M11a are bypassed and the drain of the MOS transistor M1 is connected to the power supply potential Vdd. This MOS transistor M12 is driven by a gate signal φ1.

同様に、MOSトランジスタM2とインダクタL4との間にMOSトランジスタM21aおよびM21bを介在させ、トランジスタM21はゲート信号φ2でON/OFFされ、トランジスタM21bは常にONとする。このインダクタL4とMOSトランジスタM21を迂回してMOSトランジスタM2のドレインが電源電位Vddに接続するようにMOSトランジスタM22が配置されている。このMOSトランジスタM22はゲート信号φ1で駆動される。   Similarly, MOS transistors M21a and M21b are interposed between the MOS transistor M2 and the inductor L4, the transistor M21 is turned on / off by the gate signal φ2, and the transistor M21b is always turned on. The MOS transistor M22 is arranged so as to bypass the inductor L4 and the MOS transistor M21 and to connect the drain of the MOS transistor M2 to the power supply potential Vdd. This MOS transistor M22 is driven by a gate signal φ1.

トランジスタM11a、M12及びトランジスタM21、M22は、同一サイズのMOSトランジスタで構成し、トランジスタM11bおよびトランジスタM21bは、小さいサイズのMOSトランジスタで構成したとする。ゲート信号φ1がOFFされ、ゲート信号φ2がONされると、出力には、トランジスタM11a、トランジスタM11b、トランジスタM21a、トランジスタM21bを介して供給される信号が出力される。一方ゲート信号φ1がONされ、ゲート信号φ2がOFFされると、出力には、トランジスタM11b、トランジスタM21bを介して供給される信号のみが出力され、他の信号は、トランジスタM12、トランジスタM22を介して捨てられてしまうため、利得が低くなる。この利得切り替え動作と、前述したディジェネレーションのインダクタを変化させる利得切り替えを併用することにより、さらに広い利得切り替え幅を実現することができる。   It is assumed that the transistors M11a and M12 and the transistors M21 and M22 are configured by MOS transistors having the same size, and the transistors M11b and M21b are configured by MOS transistors having a small size. When the gate signal φ1 is turned off and the gate signal φ2 is turned on, a signal supplied via the transistor M11a, the transistor M11b, the transistor M21a, and the transistor M21b is output. On the other hand, when the gate signal φ1 is turned on and the gate signal φ2 is turned off, only the signals supplied via the transistors M11b and M21b are output, and the other signals are passed through the transistors M12 and M22. The gain is low. By using this gain switching operation in combination with the above-described gain switching for changing the degeneration inductor, a wider gain switching width can be realized.

図29には、入力インピーダンス調整用にインダクタンス可変回路を応用した回路例が示されている。   FIG. 29 shows a circuit example in which an inductance variable circuit is applied for input impedance adjustment.

図25に示した回路に示した可変抵抗Rvに代えてトランジスタM1及びインダクタL1,トランジスタM2及びインダクタL2,トランジスタM3及びインダクタL5,トランジスタM4及びインダクタL6と同様の回路構成を有するインピーダンス調整用回路160が設けられている。即ち、MOSトランジスタM5のドレインは、電源電位Vddに接続され、ソースは、インダクタL7を介して電流源I3に接続され、ゲートには、入力信号Input_1が供給されている。
また、MOSトランジスタM5と差動対をなすMOSトランジスタM6のドレインは、電源電位Vddに接続され、ソースはインダクタL8を介して電流源I3に接続され、ゲートには入力信号Input_2が供給されている。
このインダクタL7,L8のインダクタンスを制御する回路として、差動増幅器162の入力信号Input_1、Input2をそれぞれゲートに入力するMOSトランジスタM7及びM8を備えている。MOSトランジスタM7のソースには、インダクタL7と結合係数k3を有するインダクタL9が接続され、可変電流源I4を介して接地されている。同様にMOSトランジスタM8のソースは、インダクタL8と結合係数k4を有するインダクタL10を介して可変電流源I4に接続されている。尚、MOSトランジスタM7,M8のドレインは、電源電位Vddに接続されている。
Instead of the variable resistor Rv shown in the circuit shown in FIG. 25, an impedance adjustment circuit 160 having a circuit configuration similar to that of the transistor M1, the inductor L1, the transistor M2, the inductor L2, the transistor M3, the inductor L5, the transistor M4, and the inductor L6. Is provided. That is, the drain of the MOS transistor M5 is connected to the power supply potential Vdd, the source is connected to the current source I3 via the inductor L7, and the input signal Input_1 is supplied to the gate.
The drain of the MOS transistor M6 that forms a differential pair with the MOS transistor M5 is connected to the power supply potential Vdd, the source is connected to the current source I3 via the inductor L8, and the input signal Input_2 is supplied to the gate. .
As circuits for controlling the inductances of the inductors L7 and L8, MOS transistors M7 and M8 for inputting the input signals Input_1 and Input2 of the differential amplifier 162 to the gates, respectively, are provided. The source of the MOS transistor M7 is connected to an inductor L7 and an inductor L9 having a coupling coefficient k3, and is grounded via a variable current source I4. Similarly, the source of the MOS transistor M8 is connected to the variable current source I4 via an inductor L10 having an inductor L8 and a coupling coefficient k4. The drains of the MOS transistors M7 and M8 are connected to the power supply potential Vdd.

説明を簡略化するために、インダクタL1〜L10のインダクタンスは同じ値とし、結合係数k1=k3=k2=k4とする。可変電流源I2,I4は。電流ON/OFFの2値で変化し、結合するインダクタは、相互に磁界を弱めあうように接続されているものとする。   In order to simplify the description, the inductances of the inductors L1 to L10 are set to the same value, and the coupling coefficient k1 = k3 = k2 = k4. Variable current sources I2, I4. It is assumed that inductors that change and couple with the current ON / OFF values are connected so as to weaken the magnetic field.

可変電流源I2をONとした場合は、ディジェネレーション用のインダクタL1及びL2のインダクタンスの値は小さく見え高利得・低雑音モードで動作する。このとき可変電流源I4をOFFにしておくと、インピーダンス調整用回路は、擬似的に低歪モードで動作し、トータルの入力インピーダンスは、高利得・低雑音モードの回路と低歪モードの回路が並列に接続された値になる。   When the variable current source I2 is turned on, the inductance values of the degeneration inductors L1 and L2 appear small and operate in the high gain / low noise mode. If the variable current source I4 is turned off at this time, the impedance adjustment circuit operates in a pseudo low distortion mode, and the total input impedance is that of the high gain / low noise mode circuit and the low distortion mode circuit. It becomes the value connected in parallel.

一方、可変電流源I2をOFFとした場合は、ディジェネレーション用のインダクタL1及びL2のインダクタンスの値は大きく見え低歪モードで動作する。このとき可変電流源I4をONにしておくと、インピーダンス調整用回路は、疑似的に高利得・低雑音モードで動作し、トータルの入力インピーダンスは。高利得・低雑音モードの回路と低歪モードの回路が並列に接続された値になり、動作モードを切り替えても変化しないこととなる。   On the other hand, when the variable current source I2 is turned OFF, the inductance values of the degeneration inductors L1 and L2 appear large and operate in the low distortion mode. If the variable current source I4 is turned on at this time, the impedance adjustment circuit operates in a pseudo high gain / low noise mode, and the total input impedance is. The high gain / low noise mode circuit and the low distortion mode circuit are connected in parallel and do not change even when the operation mode is switched.

更に、上述の実施態様では差動対の回路例を説明したが、単相の回路でも同様の効果を得ることができる。図30は、単相の増幅回路に適用した実施態様を示す回路図である。   Furthermore, in the above-described embodiment, the circuit example of the differential pair has been described, but the same effect can be obtained even with a single-phase circuit. FIG. 30 is a circuit diagram showing an embodiment applied to a single-phase amplifier circuit.

図30に示すようにゲートに入力信号Input_1が入力されるMOSトランジスタM1のソースは、ディジェネレーション用のインダクタLを介して電流源I1に接続されている。電流源I1の他端は、接地されている。また、MOSトランジスタM1のドレインにインダクタL3が接続され、インダクタL3の他端は電源電位Vddに接続されている。このMOSトランジスタM1のドレインから出力信号Output_1が出力される。
制御部は、入力信号Input_1をゲートに入力するMOSトランジスタM2を備えており、MOSトランジスタM2のソースには、インダクタLと結合係数kを有するインダクタLCが接続され、可変電流源I2を介して接地されている。尚、MOSトランジスタM3のドレインはMOSトランジスタM1のドレインに接続され、MOSトランジスタM2を介して流れる可変電流源I2からの電流は出力信号Output_1中に加えられる。
As shown in FIG. 30, the source of the MOS transistor M1 to which the input signal Input_1 is input to the gate is connected to the current source I1 via the degeneration inductor L. The other end of the current source I1 is grounded. The inductor L3 is connected to the drain of the MOS transistor M1, and the other end of the inductor L3 is connected to the power supply potential Vdd. An output signal Output_1 is output from the drain of the MOS transistor M1.
The control unit includes a MOS transistor M2 that inputs an input signal Input_1 to the gate. An inductor LC having an inductor L and a coupling coefficient k is connected to the source of the MOS transistor M2, and grounded via the variable current source I2. Has been. The drain of the MOS transistor M3 is connected to the drain of the MOS transistor M1, and the current from the variable current source I2 flowing through the MOS transistor M2 is added to the output signal Output_1.

可変電流源I2の電源が、例えば、ON/OFF制御されることで、ディジェネレーション用インダクタLのインダクタンスの値を制御することができる。   The value of the inductance of the degeneration inductor L can be controlled by ON / OFF control of the power source of the variable current source I2, for example.

以上説明したディジェネレーション用のインダクタと、結合係数kで電磁的に結合する制御用のインダクタ、例えば、図21に示されるインダクタL1、L2等は各種の構成をもって実現することができる。例えば、図17に示すように、ディジェネレーション用インダクタLを構成するスパイラル導体と制御用インダクタLCを構成するスパイラル導体とが左右対称となるような配置で構成することができる。この場合は、図面中央部にて夫々の導体が交差することになり、この部分が絶縁膜を介して形成することで交差領域以外は1層の配線で実現することができる。インダクタは、図17に示す構成に限らず電磁的に結合できる状態であればいかなる構成でも良く、図18或いは図19に示したような導体パターンで構成されても良い。   The degeneration inductor described above and the control inductor electromagnetically coupled with the coupling coefficient k, such as the inductors L1 and L2 shown in FIG. 21, can be realized with various configurations. For example, as shown in FIG. 17, the spiral conductor constituting the degeneration inductor L and the spiral conductor constituting the control inductor LC can be configured to be symmetrical. In this case, the respective conductors intersect at the center of the drawing, and by forming this portion via an insulating film, it can be realized by a single layer wiring except for the intersecting region. The inductor is not limited to the configuration shown in FIG. 17, and may have any configuration as long as it can be electromagnetically coupled, and may be configured with a conductor pattern as shown in FIG. 18 or FIG. 19.

以上説明した本発明の実施態様の回路ではMOSトランジスタを用いたが、他のトランジスタなどの能動素子を用いても良いことは言うまでもない。   Although the MOS transistor is used in the circuit according to the embodiment of the present invention described above, it goes without saying that an active element such as another transistor may be used.

この発明の実施例に係る増幅器は、携帯電話などの無線通信端末に利用することができる。図31にその一例が示されている。図31は、無線通信端末のブロック図を示している。   The amplifier according to the embodiment of the present invention can be used for a wireless communication terminal such as a mobile phone. An example is shown in FIG. FIG. 31 shows a block diagram of the wireless communication terminal.

アンテナ(ANT)からのRF入力信号は、RF信号処理部(RF)に供給される。即ち、RF信号処理部(RF)において、スイッチ(T/R)を介してRFバンドパスフィルタ1(RF−BPF1)、低雑音増幅器(LNA)及びRFバンドパスフィルタ2(RF−BPF2)に供給され、乗算器(DC)にてローカル信号(RF−VCO)と乗算されて中間周波数信号に周波数変換される。この中間周波数信号は、中間周波数処理部(IF−Stage)及びベースバンド信号処理部(BB−Stage)に供給される。   An RF input signal from the antenna (ANT) is supplied to the RF signal processing unit (RF). That is, in the RF signal processing unit (RF), the signal is supplied to the RF bandpass filter 1 (RF-BPF1), the low noise amplifier (LNA), and the RF bandpass filter 2 (RF-BPF2) via the switch (T / R). The multiplier (DC) multiplies the local signal (RF-VCO) by the multiplier (DC) and frequency-converts it to an intermediate frequency signal. This intermediate frequency signal is supplied to an intermediate frequency processing unit (IF-Stage) and a baseband signal processing unit (BB-Stage).

低雑音増幅器(LNA)には、ベースバンド信号処理部(BB−Stage)内の受信電界強度判定部(RSSI)からゲイン制御信号(Gain Control)が供給されている。   The low noise amplifier (LNA) is supplied with a gain control signal (Gain Control) from a received electric field strength determination unit (RSSI) in the baseband signal processing unit (BB-Stage).

送信される信号は、上述とは逆に処理される。即ち、ベースバンド信号処理部(BB−Stage)及び中間周波数処理部(IF−Stage)から供給された信号は、RF信号処理部(RF)にて処理される。RF信号処理部では、中間周波数信号が乗算器(UC)にてローカル信号(RF−VCO)と乗算されて周波数変換され、この変換された信号がRFバンドパスフィルタ(BP−BPF)を介してパワーアンプ(PA)に供給され、スイッチ(T/R)を介してアンテナ(ANT)に供給される。   The signal to be transmitted is processed in the reverse manner. That is, the signals supplied from the baseband signal processing unit (BB-Stage) and the intermediate frequency processing unit (IF-Stage) are processed by the RF signal processing unit (RF). In the RF signal processing unit, the intermediate frequency signal is multiplied by a local signal (RF-VCO) by a multiplier (UC) and frequency-converted, and the converted signal is passed through an RF bandpass filter (BP-BPF). The power is supplied to the power amplifier (PA) and is supplied to the antenna (ANT) through the switch (T / R).

このような無線端末の低雑音増幅器(LNA)に上述した増幅器が用いられる。   The amplifier described above is used for such a low noise amplifier (LNA) of a wireless terminal.

無線端末には、各種の規格・標準が存在するが、入力するRF信号のレベルが小さい場合は、低雑音増幅器(LNA)には、低雑音で信号を増幅する増幅器特性が要求される場合がある。このような場合には、LNAのディジェネレーション用のインダクタンス値を小さくなるように制御する。逆にRF信号が十分大きい場合は、RF信号を歪ませないことが重要になるので、LNAのディジェネレーション用のインダクタンス値を大きくなるように制御することになる。   There are various standards and standards for wireless terminals. When the level of an input RF signal is small, an amplifier characteristic for amplifying a signal with low noise may be required for a low noise amplifier (LNA). is there. In such a case, the LNA degeneration inductance value is controlled to be small. On the other hand, when the RF signal is sufficiently large, it is important not to distort the RF signal. Therefore, the inductance value for LNA degeneration is controlled to be large.

このような低雑音増幅器(LNA)の特性制御は、例えば、ゲイン制御信号(Gain Control)を用いて行うことができる。尚、増幅器の特性制御はRSSI以外の基準をもとに行っても良い。   Such characteristic control of the low noise amplifier (LNA) can be performed using, for example, a gain control signal (Gain Control). The amplifier characteristic control may be performed based on a standard other than RSSI.

このように無線端末のRF処理部のLNAに本発明の増幅特性可変の増幅器を用いることにより、消費電流を増加せしめることなく、適応的に所望のLNAの増幅特性を実現することができる。   As described above, by using the amplification characteristic variable amplifier of the present invention for the LNA of the RF processing unit of the wireless terminal, it is possible to adaptively realize the amplification characteristic of the desired LNA without increasing the current consumption.

図21〜図31を参照して説明した増幅器においては、少なくとも一対のインダクタンスLa、Lc、L1,L5、L2,L6、L7,L9,L8,L10は、
互いに結合係数k1,k2,k3,k4で互いに結合され、相互インダクタンスを有するものとして説明している。しかし、増幅器は、一対のインダクタンスは、互いに結合されず、相互インダクタンスを有しなくとも実現可能である。相互インダクタンスを用いる増幅器は、大きなディジェネレーションが実現でき、より少ない電流で、良好な歪特性が実現できる利点がある。これに対して、相互インダクタンスを有しないインダクタンスを備えた増幅器は、複雑な形状のインダクタを用いる必要がないため、設計が容易になる利点がある。
In the amplifier described with reference to FIGS. 21 to 31, at least a pair of inductances La, Lc, L1, L5, L2, L6, L7, L9, L8, and L10 are:
It is assumed that they are mutually coupled with coupling coefficients k1, k2, k3, k4 and have mutual inductance. However, an amplifier can be realized without a pair of inductances being coupled to each other and having no mutual inductance. The amplifier using the mutual inductance has an advantage that a large degeneration can be realized and a good distortion characteristic can be realized with a smaller current. On the other hand, an amplifier having an inductance having no mutual inductance has an advantage that the design is easy because it is not necessary to use an inductor having a complicated shape.

以下、図32〜図39を参照してこの発明の他の実施の形態に係る相互インダクタンスを有しないインダクタを備えた増幅器について詳細に説明する。   Hereinafter, an amplifier including an inductor having no mutual inductance according to another embodiment of the present invention will be described in detail with reference to FIGS.

以下の説明では全てバイポーラトランジスタを用いた例について説明するが、FETなど他の能動素子を用いて構成することも可能である。   In the following description, all examples using bipolar transistors will be described, but other active elements such as FETs may be used.

図32には、この発明の他の実施形態に係る増幅器の基本回路構成を示している。この図32に示されるように複数の増幅段A1〜Anは、入力側Inputに対して並列に接続され、増幅段A1〜Anが選択的に動作されることによって、利得切り替え機能が実現される。ここで、増幅段A1〜Anは、その増幅特性が同一でも良く、或いは、増幅特性が異なってもよく、又は、同一及び異なる増幅特性のものが組み合わされても良い。利得が切り替えられると入力インピーダンスは、変化されるが、この入力インピーダンスZinの変化は、可変抵抗Rxで補償される。即ち、いずれの増幅段A1〜Anが動作している場合も、増幅器全体の入力インピーダンスZinが大きく変化しないように、可変抵抗Rxの値が適切な値に設定される。ここで、例えば、増幅段A1は、ある程度の消費電流で、高利得かつ良好な歪み特性を有する増幅段とし、増幅段A2は、少ない消費電流で低い利得と良好な歪み特性を有する増幅段とすると、高い利得が要求される場合は、増幅段A1を動作させ、低い利得が要求される場合は増幅段A2を動作させることにより、所望の利得および歪み特性を実現するとともに、消費電流を必要最小限に抑えることが出来る。可変抵抗Rxを適切な値に設定することにより、増幅段A1と増幅段A2の動作を切り替えて利得を変化させた際の入力インピーダンスZinの変化を小さく抑えることが可能である。   FIG. 32 shows a basic circuit configuration of an amplifier according to another embodiment of the present invention. As shown in FIG. 32, a plurality of amplification stages A1 to An are connected in parallel to the input side Input, and the amplification stages A1 to An are selectively operated, thereby realizing a gain switching function. . Here, the amplification stages A1 to An may have the same amplification characteristics, may have different amplification characteristics, or may have the same and different amplification characteristics. When the gain is switched, the input impedance is changed, but the change of the input impedance Zin is compensated by the variable resistor Rx. That is, even when any one of the amplification stages A1 to An is operating, the value of the variable resistor Rx is set to an appropriate value so that the input impedance Zin of the entire amplifier does not change greatly. Here, for example, the amplification stage A1 is an amplification stage having high gain and good distortion characteristics with a certain amount of current consumption, and the amplification stage A2 is an amplification stage having low gain and good distortion characteristics with low current consumption. Then, when a high gain is required, the amplification stage A1 is operated, and when a low gain is required, the amplification stage A2 is operated, thereby realizing desired gain and distortion characteristics and requiring current consumption. It can be minimized. By setting the variable resistor Rx to an appropriate value, it is possible to suppress the change in the input impedance Zin when the gain is changed by switching the operation of the amplification stage A1 and the amplification stage A2.

図33は、図32の回路の可変抵抗Rxを実現する第1の実施例に係る回路を示している。入力インピーダンスを調整する可変抵抗Rxは、固定の抵抗R1、〜RmとスイッチSW1〜SWmを用いて実現される。スイッチSW1〜SWmが適切に切り替えられることによって、固定抵抗R1〜Rmが選択されて入力側の抵抗Rxに所望の抵抗値が与えられる。   FIG. 33 shows a circuit according to the first embodiment for realizing the variable resistor Rx of the circuit of FIG. The variable resistor Rx for adjusting the input impedance is realized by using fixed resistors R1 to Rm and switches SW1 to SWm. By appropriately switching the switches SW1 to SWm, the fixed resistors R1 to Rm are selected, and a desired resistance value is given to the input side resistor Rx.

図34は、図32の回路の可変抵抗Rxを実現する第2の実施例に係る回路を示している。入力インピーダンスを調整する可変抵抗Rxは、FET172で構成してあり、FET172の制御ゲートVctrlに適切な制御電圧を印加することによって、所望の抵抗値を実現することができる。   FIG. 34 shows a circuit according to the second embodiment for realizing the variable resistor Rx of the circuit of FIG. The variable resistor Rx for adjusting the input impedance is composed of an FET 172, and a desired resistance value can be realized by applying an appropriate control voltage to the control gate Vctrl of the FET 172.

図35は、図32の回路の可変抵抗Rxを実現する第3の実施例に係る回路を示している。図35に示す回路においては、2つのエミッタ接地された増幅段A1およびA2が並列に接続され、入力インピーダンスを調整するためにMOSFETが入力段に接続されている。増幅段A1のディジェネレーションのインダクタL1は、高利得が実現出来るように小さいインダクタンスの値を有している。また、増幅段A2のディジェネレーションのインダクタL2は、低利得と良好な歪み特性を実現するように大きいインダクタンスの値を有している。図35に示される回路において、入力部のMOSFET172を除いた部分の入力インピーダンス(アドミタンス)をシミュレーションした結果が図36に示されている。図36は、回路定数や動作点を適切に設定して、増幅段A1がON、且つ、増幅段A2がOFFにされて高利得を実現した第1の場合及び増幅段A1がOFF、且つ、増幅段A2がONされて低利得を実現した第2の場合における反射係数をアドミタンス上に示したものである。図36から明らかなように、適切な抵抗が並列に接続されること、即ち、入力部に接続したMOSFET172がONされることにより、図36に示した第1及び第2の場合のインピーダンスをほぼ同じにすることが可能である。高利得を実現する際の消費電流は、3mA程度で、低利得を実現する際の消費電流は、1.5mA程度となり、低利得時には消費電流も削減されている。低利得時は、消費電流は少なくなっているが、ディジェネレーションのインダクタL2の値が大きいため、良好な歪み特性を実現できる。   FIG. 35 shows a circuit according to a third embodiment for realizing the variable resistor Rx of the circuit of FIG. In the circuit shown in FIG. 35, two emitter-grounded amplification stages A1 and A2 are connected in parallel, and a MOSFET is connected to the input stage to adjust the input impedance. The degeneration inductor L1 of the amplification stage A1 has a small inductance value so that a high gain can be realized. Further, the degeneration inductor L2 of the amplification stage A2 has a large inductance value so as to realize a low gain and good distortion characteristics. In the circuit shown in FIG. 35, the result of simulating the input impedance (admittance) of the part excluding the MOSFET 172 in the input part is shown in FIG. FIG. 36 shows a first case in which the circuit constant and the operating point are appropriately set, the amplification stage A1 is turned on, and the amplification stage A2 is turned off to realize high gain, and the amplification stage A1 is turned off, and The reflection coefficient in the second case where the amplification stage A2 is turned on to realize a low gain is shown on the admittance. As is apparent from FIG. 36, when the appropriate resistance is connected in parallel, that is, the MOSFET 172 connected to the input unit is turned ON, the impedance in the first and second cases shown in FIG. It is possible to be the same. The current consumption when realizing the high gain is about 3 mA, the current consumption when realizing the low gain is about 1.5 mA, and the current consumption is also reduced when the gain is low. When the gain is low, the current consumption is small, but since the value of the degeneration inductor L2 is large, good distortion characteristics can be realized.

図37は、図32の回路の可変抵抗Rxを実現する第4の実施例に係る回路を示している。図37に示される回路では、2つの差動増幅段A1、A2が並列に接続され、入力インピーダンスを調整するためにMOSFET172が入力段に接続されている。ここで、高利得を実現する際は、増幅段A1、A2の両方がONされる。2つの増幅器A1、A2が動作される場合には、ディジェネレーションのインダクタも小さく見えるため、高利得を実現することが出来る。また、低利得を実現する場合は、増幅段A1のみがONされ、増幅段A2がOFFされることにより、ディジェネレーションのインダクタは、インダクタL1のみが見えるようになるため、大きなディジェネレーションとなり、良好な歪み特性を実現することができる。   FIG. 37 shows a circuit according to a fourth embodiment for realizing the variable resistor Rx of the circuit of FIG. In the circuit shown in FIG. 37, two differential amplifier stages A1 and A2 are connected in parallel, and a MOSFET 172 is connected to the input stage to adjust the input impedance. Here, when realizing a high gain, both amplification stages A1 and A2 are turned ON. When the two amplifiers A1 and A2 are operated, the degeneration inductor also looks small, so that a high gain can be realized. Also, when realizing a low gain, only the amplification stage A1 is turned on and the amplification stage A2 is turned off, so that only the inductor L1 can be seen in the degeneration inductor, which is a large degeneration and good. Distortion characteristics can be realized.

図38は、図33の回路の可変抵抗Rxを実現する第5の実施例に係る回路を示している。図38の回路においては、入力Input_1,Input_2の間に固定抵抗R1〜R3及びスイッチSW1〜SWmの直列回路が並列に接続されている。この回路では、スイッチSW1〜SWmを選択的にON-OFFすることによって入力側の抵抗Rxを適切に設定することができる。即ち、スイッチSW1〜SWmが適切に切り替えられることによって、固定抵抗R1〜Rmが選択されて入力側の抵抗Rxに所望の抵抗値が与えられる。   FIG. 38 shows a circuit according to a fifth embodiment for realizing the variable resistor Rx of the circuit of FIG. In the circuit of FIG. 38, a series circuit of fixed resistors R1 to R3 and switches SW1 to SWm is connected in parallel between inputs Input_1 and Input_2. In this circuit, the input side resistor Rx can be appropriately set by selectively turning on and off the switches SW1 to SWm. That is, by appropriately switching the switches SW1 to SWm, the fixed resistors R1 to Rm are selected, and a desired resistance value is given to the input side resistor Rx.

図39は、図32に示す増幅回路を無線機の低雑音増幅器に適用した回路例を示している。この図39に示す無線端末の回路においては、アンテナ(ANT)からのRF入力信号は、RF信号処理部(RF)に入力され、このRF信号処理部(RF)の図32を参照して説明した低雑音増幅器(LNA)に供給される。低雑音増幅器(LNA)からの出力信号は、乗算器(DC)にてローカル信号(RF−VCO)と乗算されて中間周波数信号に周波数変換される。この中間周波数信号は、バンドパスフィルタ(BPF)を介して中間周波数処理部(IF−Stage)の中間周波数アンプ(IF−AMP)に供給される。中間周波数アンプ(IF−AMP)からの出力は、直交復調器(QDEM)を介してベースバンド信号処理部(BB−Stage)に供給されて処理される。   FIG. 39 shows a circuit example in which the amplifier circuit shown in FIG. 32 is applied to a low noise amplifier of a radio. In the circuit of the wireless terminal shown in FIG. 39, the RF input signal from the antenna (ANT) is input to the RF signal processing unit (RF), and this RF signal processing unit (RF) will be described with reference to FIG. To a low noise amplifier (LNA). An output signal from the low noise amplifier (LNA) is multiplied by a local signal (RF-VCO) by a multiplier (DC) and frequency-converted to an intermediate frequency signal. The intermediate frequency signal is supplied to the intermediate frequency amplifier (IF-AMP) of the intermediate frequency processing unit (IF-Stage) via the band pass filter (BPF). The output from the intermediate frequency amplifier (IF-AMP) is supplied to the baseband signal processing unit (BB-Stage) via the quadrature demodulator (QDEM) and processed.

この無線端末の回路においては、図32に示す増幅回路が低雑音増幅器に適用され、利得切り替えを実現するとともに入力インピーダンスを一定にしている。利得切り替え機能により、無線機のダイナミックレンジは広がり、低雑音増幅器の入力インピーダンスが変化しないため、単一の入力整合回路を用いて容易に50Ωなど所望のインピーダンスに常に整合させることが可能である。また、無線機に用いる回路には、低消費電力であることが求められるが、本発明を適用した低雑音増幅器は、必要最小限の電流で動作させることが可能であるため、無線機の低消費電力化にもつながるものである。   In the circuit of this wireless terminal, the amplifier circuit shown in FIG. 32 is applied to a low noise amplifier, realizing gain switching and making the input impedance constant. The gain switching function expands the dynamic range of the radio and does not change the input impedance of the low-noise amplifier. Therefore, it is possible to easily match a desired impedance such as 50Ω with a single input matching circuit. In addition, although a circuit used for a radio device is required to have low power consumption, a low noise amplifier to which the present invention is applied can be operated with a minimum necessary current. It also leads to power consumption.

尚、この発明は、上記実施形態そのままに限定されるものでなく、実施段階では、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。   In addition, this invention is not limited to the said embodiment as it is, In an implementation stage, a component can be deform | transformed and embodied in the range which does not deviate from the summary.

また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。   In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

この発明の第1の実施形態に係る可変インダクタを概略的に示す回路図である。1 is a circuit diagram schematically showing a variable inductor according to a first embodiment of the present invention. 図1に示される可変インダクタの変形例を概略的に示す回路図である。FIG. 6 is a circuit diagram schematically showing a modification of the variable inductor shown in FIG. 1. この発明の第2の実施形態に係る可変インダクタを概略的に示す回路図である。FIG. 6 is a circuit diagram schematically showing a variable inductor according to a second embodiment of the present invention. 図3に示す可変インダクタの変形例を概略的に示す回路図である。FIG. 4 is a circuit diagram schematically showing a modification of the variable inductor shown in FIG. 3. この発明の第3の実施形態に係る可変インダクタを概略的に示す回路図である。FIG. 5 is a circuit diagram schematically showing a variable inductor according to a third embodiment of the present invention. この発明の第4の実施形態に係る可変インダクタを概略的に示す回路図である。It is a circuit diagram which shows roughly the variable inductor which concerns on 4th Embodiment of this invention. この発明の第5の実施形態に係る可変インダクタを概略的に示す回路図である。FIG. 9 is a circuit diagram schematically showing a variable inductor according to a fifth embodiment of the present invention. この発明の第6の実施形態に係る可変インダクタを概略的に示す回路図である。It is a circuit diagram which shows roughly the variable inductor which concerns on 6th Embodiment of this invention. この発明の第7の実施形態に係る可変インダクタを概略的に示す回路図である。It is a circuit diagram which shows roughly the variable inductor which concerns on 7th Embodiment of this invention. この発明の第7の実施形態に係る可変インダクタを概略的に示す回路図である。It is a circuit diagram which shows roughly the variable inductor which concerns on 7th Embodiment of this invention. この発明の実施例に係る発振器を概略的に示すブロック図である。1 is a block diagram schematically showing an oscillator according to an embodiment of the present invention. この発明の他の実施例に係る発振器を概略的に示すブロック図である。FIG. 5 is a block diagram schematically showing an oscillator according to another embodiment of the present invention. 図12に示す電圧−電流変換回路をカスコード接続のトランジスタで構成した回路を概略的に示すブロック図である。FIG. 13 is a block diagram schematically showing a circuit in which the voltage-current conversion circuit shown in FIG. 12 is configured by cascode-connected transistors. 複数の差動対が配置されたこの発明の更に他の実施例に係る発信器を概略的に示すブロック図である。FIG. 10 is a block diagram schematically showing a transmitter according to still another embodiment of the present invention in which a plurality of differential pairs are arranged. 可変位相器と可変利得増幅器を用いたこの発明のまた更に他の実施例に係る発振器を概略的に示すブロック図である。FIG. 6 is a block diagram schematically showing an oscillator according to still another embodiment of the present invention using a variable phase shifter and a variable gain amplifier. この発明のまた更に他の実施例に係るコルピッツ発振回路を概略的に示すブロック図である。FIG. 10 is a block diagram schematically showing a Colpitts oscillation circuit according to still another embodiment of the present invention. 図1から図16に示されたインダクタの回路パターンを概略的に示す平面図である。FIG. 17 is a plan view schematically showing a circuit pattern of the inductor shown in FIGS. 1 to 16. 図1から図16に示されたインダクタの他の回路パターンを概略的に示す平面図である。FIG. 17 is a plan view schematically showing another circuit pattern of the inductor shown in FIGS. 1 to 16. 図1から図16に示されたインダクタの他の回路パターンを概略的に示す平面図である。FIG. 17 is a plan view schematically showing another circuit pattern of the inductor shown in FIGS. 1 to 16. 図1から図16に示された発振器を備える無線端末を概略的に示すブロック図である。FIG. 17 is a block diagram schematically illustrating a wireless terminal including the oscillator illustrated in FIGS. 1 to 16. この発明の一実施形態に係る増幅器を概略的に示すブロック図である。1 is a block diagram schematically showing an amplifier according to an embodiment of the present invention. 図21に示された差動増幅器の具体的回路を示す回路図である。FIG. 22 is a circuit diagram showing a specific circuit of the differential amplifier shown in FIG. 21. この発明の他の実施形態に係る差動増幅器を示すブロック図である。It is a block diagram which shows the differential amplifier which concerns on other embodiment of this invention. 図23に示される差動増幅器の具体的回路を示す回路図である。FIG. 24 is a circuit diagram showing a specific circuit of the differential amplifier shown in FIG. 23. 図23に示される差動増幅器の他の具体的回路を示す回路図である。FIG. 24 is a circuit diagram showing another specific circuit of the differential amplifier shown in FIG. 23. (a)及び(b)は、図23に示される可変抵抗の回路例を示す。(A) And (b) shows the circuit example of the variable resistance shown by FIG. 図24及び図25に示される増幅段の入力インピーダンスを示す等価回路図である。FIG. 26 is an equivalent circuit diagram showing the input impedance of the amplification stage shown in FIGS. 24 and 25. 図25に示す回路の変形例に係る回路を示す回路図である。FIG. 26 is a circuit diagram showing a circuit according to a modification of the circuit shown in FIG. 25. 図23に示される差動増幅器の更に他の具体的回路を示す回路図である。FIG. 24 is a circuit diagram showing still another specific circuit of the differential amplifier shown in FIG. 23. 図23に示される差動増幅器の変形例に係る回路を示す回路図である。FIG. 24 is a circuit diagram showing a circuit according to a modification of the differential amplifier shown in FIG. 23. 図23から図30を参照して説明した増幅器を組み込んだ無線端末を概略的に示すブロック図である。FIG. 31 is a block diagram schematically showing a wireless terminal incorporating the amplifier described with reference to FIGS. 23 to 30. この発明の他の実施形態に係る増幅器の基本回路構成を示すブロック図である。It is a block diagram which shows the basic circuit structure of the amplifier which concerns on other embodiment of this invention. 図32に示される可変抵抗を実現する回路を示すブロック図である。It is a block diagram which shows the circuit which implement | achieves the variable resistance shown by FIG. 図32に示される可変抵抗を実現する他の回路を示すブロック図である。FIG. 33 is a block diagram showing another circuit that realizes the variable resistance shown in FIG. 32. 図32に示される可変抵抗を実現する更に他の回路を示すブロック図である。FIG. 33 is a block diagram showing still another circuit that realizes the variable resistor shown in FIG. 32. 図35に示される回路において、入力部のMOSFETを除いた部分の入力インピーダンスをシミュレーションした結果を示すグラフである。FIG. 36 is a graph showing the result of simulating the input impedance of a part excluding the MOSFET of the input part in the circuit shown in FIG. 図32に示される可変抵抗を実現する更にまた他の回路を示すブロック図である。FIG. 33 is a block diagram showing still another circuit for realizing the variable resistance shown in FIG. 32. 図33に示される可変抵抗を実現するより他の回路を示すブロック図である。FIG. 34 is a block diagram showing another circuit that realizes the variable resistor shown in FIG. 33. 図32に示す増幅回路を無線機の低雑音増幅器に適用した無線端末の回路例を示すブロック図である。FIG. 33 is a block diagram illustrating a circuit example of a wireless terminal in which the amplifier circuit illustrated in FIG. 32 is applied to a low noise amplifier of a wireless device.

符号の説明Explanation of symbols

11…信号入力端子
12…分配器
13a〜13n…信号経路
14a〜14c,76a,76b,77a,77b…インダクタ
15,16…可変インダクタ端子
21a,21b…ソース接地トランジスタ
22…負荷回路
23a,23b…電流源
24a,24b…高周波バイパス用キャパシタ
31a〜31n…第1のトランジスタ(ゲート接地トランジスタ)
32a〜32n…第2のトランジスタ(ゲート接地トランジスタ)
34a〜34n…制御信号入力端子
41a,41b…ソースフォロア回路のトランジスタ
43a,43b…電流源
51…第1のトランジスタ
52…第2のトランジスタ
53、54…電流源
55…第3のトランジスタ(カスコードトランジスタ)
56a,56b…第4のトランジスタ(カスコードトランジスタ)
57a,57b…制御信号入力端子
61…トランジスタ
62…バッファ回路
63…電流源
64…高周波バイパス用キャパシタ
71a,71b…第1の差動対トランジスタ
72a,72b…第2の差動対トランジスタ
73a,73b,74a,74b,75a,75b…カスコードトランジスタ
L0,L11,L1n,L01,L02,L1,L2,L2n…インダクタ
k,k1,kn,k1n,k2n…結合係数
VC1,VC2…可変キャパシタ
C1,C2,C11,C21,C1n,C2n…キャパシタ
L,L1,L2…ディジェネレーション用インダクタ(第1のインダクタ)
L’,L5,L6…第2のインダクタ
102…コア回路部(VCO core)
104,104−1〜104−n…発振周波数制御部
105…電流源
106…電圧制御発振回路
VC1,VC2…可変容量
T1、T2…MOSトランジスタ
T11〜T16…トランジスタ
T11〜T1n…トランジスタ
T21〜T2n…トランジスタ
I0〜In…可変電流源
116、118…可変位相回路
120,122…可変移相器
130−1,130−2,130−3…アンテナ
132−1,132−2,132−3…低雑音増幅器(Low Noise Amplifier)
134−1,134−2,134−3…ミキサ(MIX)
136−1,136−2,136−3…中間周波数処理部(IF)
M1、M2、M11a、M11b、M21a、M21b、M22…MOSトランジスタ
DESCRIPTION OF SYMBOLS 11 ... Signal input terminal 12 ... Divider 13a-13n ... Signal path 14a-14c, 76a, 76b, 77a, 77b ... Inductor 15, 16 ... Variable inductor terminal 21a, 21b ... Common source transistor 22 ... Load circuit 23a, 23b ... Current sources 24a, 24b ... high frequency bypass capacitors 31a to 31n ... first transistor (gate grounded transistor)
32a to 32n ... second transistor (grounded gate transistor)
34a to 34n: control signal input terminals 41a, 41b: transistors of the source follower circuit 43a, 43b ... current source 51 ... first transistor 52 ... second transistor 53, 54 ... current source 55 ... third transistor (cascode transistor) )
56a, 56b ... fourth transistor (cascode transistor)
57a, 57b ... control signal input terminal 61 ... transistor 62 ... buffer circuit 63 ... current source 64 ... high frequency bypass capacitor 71a, 71b ... first differential pair transistor 72a, 72b ... second differential pair transistor 73a, 73b 74a, 74b, 75a, 75b ... cascode transistors L0, L11, L1n, L01, L02, L1, L2, L2n ... inductors k, k1, kn, k1n, k2n ... coupling coefficients VC1, VC2 ... variable capacitors C1, C2, C11, C21, C1n, C2n: Capacitor L, L1, L2: Degeneration inductor (first inductor)
L ', L5, L6 ... second inductor 102 ... core circuit (VCO core)
104, 104-1 to 104-n ... Oscillation frequency control unit 105 ... Current source 106 ... Voltage controlled oscillation circuit VC1, VC2 ... Variable capacitance T1, T2 ... MOS transistors T11-T16 ... Transistors T11-T1n ... Transistors T21-T2n ... Transistors I0 to In ... variable current sources 116, 118 ... variable phase circuits 120, 122 ... variable phase shifters 130-1, 130-2, 130-3 ... antennas 132-1, 132-2, 132-3 ... low noise Amplifier (Low Noise Amplifier)
134-1, 134-2, 134-3 ... Mixer (MIX)
136-1, 136-2, 136-3, intermediate frequency processing section (IF)
M1, M2, M11a, M11b, M21a, M21b, M22 ... MOS transistors

Claims (5)

複数の増幅段を並列に接続した可変利得増幅段と、
入力部に接続した可変抵抗を含み、利得を切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
を具備することを特徴とする増幅器。
A variable gain amplification stage in which a plurality of amplification stages are connected in parallel;
An input impedance adjustment circuit that includes a variable resistor connected to the input unit and compensates for a change in input impedance that occurs when the gain is switched by adjusting the resistance value of the variable resistor;
An amplifier comprising:
入力に接続する可変抵抗が複数の固定抵抗とこの固定抵抗を選択するスイッチとから構成されることを特徴とする請求項1に記載の増幅器。     2. The amplifier according to claim 1, wherein the variable resistor connected to the input includes a plurality of fixed resistors and a switch for selecting the fixed resistors. 前記増幅段は、異なる増幅特性を有し、動作する増幅段を選択的に動作させることによって前記可変利得増幅段の利得を変化させることを特徴とする請求項1に記載の増幅器。     2. The amplifier according to claim 1, wherein the amplification stage has different amplification characteristics, and the gain of the variable gain amplification stage is changed by selectively operating an operating amplification stage. 前記増幅段は、同一の増幅特性を有し、動作する増幅段を選択的に動作させることによって前記可変利得増幅段の利得を変化させることを特徴とする請求項1に記載の増幅器。     2. The amplifier according to claim 1, wherein the amplification stages have the same amplification characteristic, and the gain of the variable gain amplification stage is changed by selectively operating an operating amplification stage. 無線通信装置のRF部の低雑音増幅器として、請求項1に記載の増幅器を備えたことを特徴とする無線通信装置。     A wireless communication apparatus comprising the amplifier according to claim 1 as a low noise amplifier of an RF unit of the wireless communication apparatus.
JP2007011826A 2002-05-31 2007-01-22 Amplifier including variable inductor and wireless terminal equipped with the amplifier Expired - Fee Related JP4686487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007011826A JP4686487B2 (en) 2002-05-31 2007-01-22 Amplifier including variable inductor and wireless terminal equipped with the amplifier

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2002160621 2002-05-31
JP2002160621 2002-05-31
JP2002188946 2002-06-28
JP2002188946 2002-06-28
JP2002270984 2002-09-18
JP2002270984 2002-09-18
JP2007011826A JP4686487B2 (en) 2002-05-31 2007-01-22 Amplifier including variable inductor and wireless terminal equipped with the amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003150977A Division JP3959371B2 (en) 2002-05-31 2003-05-28 Variable inductor

Publications (2)

Publication Number Publication Date
JP2007116750A true JP2007116750A (en) 2007-05-10
JP4686487B2 JP4686487B2 (en) 2011-05-25

Family

ID=38098432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011826A Expired - Fee Related JP4686487B2 (en) 2002-05-31 2007-01-22 Amplifier including variable inductor and wireless terminal equipped with the amplifier

Country Status (1)

Country Link
JP (1) JP4686487B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531193A (en) * 2012-07-26 2015-10-29 クゥアルコム・インコーポレイテッドQualcomm Incorporated Buffer input impedance compensation in reference clock signal buffer
KR20170117822A (en) * 2016-04-14 2017-10-24 한국전자통신연구원 Circuit for amplifying radio signal using high frequency
CN111819793A (en) * 2018-03-08 2020-10-23 三菱电机株式会社 Variable inductor circuit

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60212013A (en) * 1984-04-05 1985-10-24 Nec Corp Multi-stage amplifier
JPH02290545A (en) * 1988-12-28 1990-11-30 Hiroshi Ogawa Low impedance amplifier
JPH0353603A (en) * 1989-07-20 1991-03-07 Nec Corp Input buffer circuit
JPH05308229A (en) * 1992-04-30 1993-11-19 Sharp Corp Microwave low noise amplifier circuit
JPH08321726A (en) * 1995-05-24 1996-12-03 Toyota Motor Corp Amplifier circuit
JPH09284068A (en) * 1996-04-15 1997-10-31 Nec Corp Variable gain amplifier
JPH1098106A (en) * 1996-09-20 1998-04-14 Mitsumi Electric Co Ltd Impedance-adjusting circuit
JPH11312927A (en) * 1998-04-28 1999-11-09 Toko Inc High frequency amplifier
JPH11312937A (en) * 1998-04-28 1999-11-09 Toko Inc High frequency amplifier
JP2000502864A (en) * 1995-12-27 2000-03-07 カルコム・インコーポレーテッド Efficient parallel stage power amplifier
JP2001144563A (en) * 1999-11-17 2001-05-25 Nec Corp Variable gain amplifier system
JP2001524275A (en) * 1996-12-09 2001-11-27 クゥアルコム・インコーポレイテッド Efficient parallel stage power amplifier
JP2002124842A (en) * 2000-10-13 2002-04-26 Matsushita Electric Ind Co Ltd Variable gain amplifier

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60212013A (en) * 1984-04-05 1985-10-24 Nec Corp Multi-stage amplifier
JPH02290545A (en) * 1988-12-28 1990-11-30 Hiroshi Ogawa Low impedance amplifier
JPH0353603A (en) * 1989-07-20 1991-03-07 Nec Corp Input buffer circuit
JPH05308229A (en) * 1992-04-30 1993-11-19 Sharp Corp Microwave low noise amplifier circuit
JPH08321726A (en) * 1995-05-24 1996-12-03 Toyota Motor Corp Amplifier circuit
JP2000502864A (en) * 1995-12-27 2000-03-07 カルコム・インコーポレーテッド Efficient parallel stage power amplifier
JPH09284068A (en) * 1996-04-15 1997-10-31 Nec Corp Variable gain amplifier
JPH1098106A (en) * 1996-09-20 1998-04-14 Mitsumi Electric Co Ltd Impedance-adjusting circuit
JP2001524275A (en) * 1996-12-09 2001-11-27 クゥアルコム・インコーポレイテッド Efficient parallel stage power amplifier
JPH11312927A (en) * 1998-04-28 1999-11-09 Toko Inc High frequency amplifier
JPH11312937A (en) * 1998-04-28 1999-11-09 Toko Inc High frequency amplifier
JP2001144563A (en) * 1999-11-17 2001-05-25 Nec Corp Variable gain amplifier system
JP2002124842A (en) * 2000-10-13 2002-04-26 Matsushita Electric Ind Co Ltd Variable gain amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531193A (en) * 2012-07-26 2015-10-29 クゥアルコム・インコーポレイテッドQualcomm Incorporated Buffer input impedance compensation in reference clock signal buffer
KR20170117822A (en) * 2016-04-14 2017-10-24 한국전자통신연구원 Circuit for amplifying radio signal using high frequency
CN111819793A (en) * 2018-03-08 2020-10-23 三菱电机株式会社 Variable inductor circuit
CN111819793B (en) * 2018-03-08 2023-09-12 三菱电机株式会社 Variable inductor circuit

Also Published As

Publication number Publication date
JP4686487B2 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
US7098737B2 (en) Variable inductor, oscillator including the variable inductor and radio terminal comprising this oscillator, and amplifier including the variable inductor and radio terminal comprising this amplifier
JP3959371B2 (en) Variable inductor
JP4903834B2 (en) Variable gain amplifier circuit and integrated circuit for wireless communication equipment using the same
US7109790B2 (en) High linearity doherty communication amplifier with integrated output matching unit
KR101234957B1 (en) Apparatus for controlling power with an output network
US7129784B2 (en) Multilevel power amplifier architecture using multi-tap transformer
US6882228B2 (en) Radio frequency integrated circuit having an antenna diversity structure
EP3468034B1 (en) System and method for biasing an rf circuit
US6850753B2 (en) Tunable low noise amplifier and current-reused mixer for a low power RF application
JPWO2016030942A1 (en) Semiconductor device
US8963612B1 (en) Multiple mode RF circuit
US10797646B2 (en) Variable gain power amplifiers
Ma et al. A Reconfigurable K-/Ka-Band Power Amplifier With High PAE in 0.18-$\mu $ m SiGe BiCMOS for Multi-Band Applications
US9294053B2 (en) Amplifying circuit including active inductor
US9059662B1 (en) Active combiner
US7509111B2 (en) Integrated circuit having a mixer circuit
JP4686487B2 (en) Amplifier including variable inductor and wireless terminal equipped with the amplifier
US10411658B2 (en) Semiconductor device
US20080061886A1 (en) Amplifier arrangement and method for amplifying a signal
JP5139963B2 (en) Differential amplifier
JP2005184409A (en) Semiconductor integrated circuit device for communication and electronic component equipped with the same
CN107040219B (en) Fully integrated low noise amplifier
JP2009164704A (en) Frequency conversion circuit, radio communication apparatus, and system
WO2019142526A1 (en) Amplifier circuit and receiving circuit
JP5803944B2 (en) Mixer circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees