JP2007110065A - フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス - Google Patents

フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス Download PDF

Info

Publication number
JP2007110065A
JP2007110065A JP2006030300A JP2006030300A JP2007110065A JP 2007110065 A JP2007110065 A JP 2007110065A JP 2006030300 A JP2006030300 A JP 2006030300A JP 2006030300 A JP2006030300 A JP 2006030300A JP 2007110065 A JP2007110065 A JP 2007110065A
Authority
JP
Japan
Prior art keywords
photoresist layer
patterned photoresist
defects
defect
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006030300A
Other languages
English (en)
Other versions
JP4583317B2 (ja
Inventor
Shisho So
子章 曽
Cheng-Po Yu
丞博 余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2007110065A publication Critical patent/JP2007110065A/ja
Application granted granted Critical
Publication of JP4583317B2 publication Critical patent/JP4583317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】フォトレジストの欠陥を検査および修復する方法が提供される。
【解決手段】少なくとも1つの膜を有する基板が提供される。それから、その膜の上にパターン化されたフォトレジスト層が形成される。次に、パターン化されたフォトレジスト層が欠陥を有するか否かを検査するために光学検査処理が実行される。パターン化されたフォトレジスト層が欠陥を有する場合、欠陥は間隙および突起に分類され、次に間隙および突起が位置決めされる。パターン化されたフォトレジスト層が間隙などのような欠陥を有する場合には、間隙を充填するためにパターン化されたフォトレジスト層に例えばインクジェット印刷方法が実行される。パターン化されたフォトレジスト層が突起などのような欠陥を有する場合には、突起を取り除くためにパターン化されたフォトレジスト層に例えばレーザ方法が実行される。したがって、パターン化されたフォトレジスト層の欠陥は修復できる。
【選択図】図7

Description

本発明は、回路基板を検査および修復する方法と回路基板の製造プロセスとに関し、特に、プリント回路基板に適したフォトレジストの欠陥を検査および修復する方法と、そのプリント回路基板の製造プロセスとに関する。
3C業界の統合および継続的成長だけではなく科学技術の発展及び生活の質の持続的な向上に伴って、集積回路(IC)の応用分野は、例えば、ノートPC、携帯電話、デジタルカメラ、携帯情報端末(PDA)、プリンタ、ディスクプレーヤ等のような多様な電子デバイスに広がっている。その点で、集積回路に応用されるプリント回路基板は、電気的接続のために使用されるだけではなく、チップまたは他の電子的要素をサポートするために使用されても良い。
図1から図5は、プリント回路基板の従来の製造プロセスを示し、プリント回路基板のある領域内の回路の一部分の概略図である。各図の(A)の部分は概略的な平面図であり、一方、各図の(B)の部分は概略的な側面図である。プリント回路基板の従来の製造プロセスは、通常以下のステップを含む。まず、図1を参照すると、基板110が提供される。次に、銅箔120がラミネーションプロセスにより基板110上に積層される。次に、図2を参照すると、フォトレジスト層130が銅箔120上に被覆される。それから、図3を参照すると、フォトレジスト層130をマスク(不図示)により露光して、マスクのパターンに対応するフォトレジストパターン132を形成する。それ後に、図4を参照すると、現像プロセスを実行して、フォトレジスト層130の未露光部分を取り除くとともに、露光されたフォトレジストパターン132を銅箔120上に残す。
なお、図4を参照すると、プリント回路基板の従来の製造プロセスには多くの欠陥があるかもしれない。例えば、マスク自体がひっかき傷または汚れを有し、または、現像装置の現像タンクが清潔に洗浄されていないため、図4で図示されるフォトレジストパターン132の間隙134及び突起136として、露光及び現像の後のフォトレジスト層130のフォトレジストパターン132に多くの欠陥が残される。
しかしながら、図4及び図5を参照すると、プリント回路基板の従来の製造プロセスにおいては、フォトレジスト層130は露光及び現像の後に十分に検査されないので、結果として生じるフォトレジストパターン132が多くの間隙134及び突起136を有する場合には、フォトレジストパターン132を通して銅箔120をエッチングした結果生じた最終的な銅箔パターン122も多くの間隙124及び突起126を有する。
図5を参照すると、銅箔120の間隙124が大きすぎると、銅線122aとその対応する接点122bとの間の電気的接続が遮断されることがある。それにより、これはさらに銅線122aとその対応する接点122bとの間に開回路も引き起こす。対照的に、銅箔120の突起126が大きすぎる場合、図5に図示されるような2本の隣接する銅線の間の電気的接続はこれらの突起126を介して発生することがある。それにより、2本の隣接する銅線122aの間に短絡が生じる場合がある。
したがって、プリント回路基板100の信頼性は深刻な影響を受ける。特に、銅箔120の欠陥が多すぎると、前述された開回路または短絡を引き起こす機会は劇的に増大される。したがって、開回路または短絡が形成された状態での領域にあるプリント回路基板100は、プリント回路基板100の製造プロセスが完了した後に捨てられなければならず、それにより、全体的なプリント回路基板100の製造コストは増加される。
本発明の目的は、プリント回路基板の製造コストを削減するために、フォトレジストの欠陥を検査および修復する方法を提供することである。
本発明の他の目的は、プリント回路基板の製造コストを削減するために、プリント回路基板の製造プロセスを提供することである。
本発明は、プリント回路基板の製造プロセスに適した、フォトレジストの欠陥を検査および修復する方法を提供し、その方法は以下のステップを含む。先ず、少なくとも1つの膜を有する基板が提供される。それから、パターン化されたフォトレジスト層がその膜の上に形成される。次に、パターン化されたフォトレジスト層が欠陥を有するか否かを検査するために、光学検査処理が実行される。その後、パターン化されたフォトレジスト層の欠陥は、存在する場合には修復される。
本発明の好ましい態様において記述される、フォトレジストの欠陥を検査および修復する方法によると、パターン化されたフォトレジスト層の欠陥を検査するステップの後に、さらに上記の方法は、パターン化されたフォトレジスト層の欠陥を分類するステップと、欠陥を座標によって位置決めするステップとを含み、パターン化されたフォトレジスト層の欠陥を間隙及び突起に分類できるようなっている。
本発明の好ましい態様で記述される、フォトレジストの欠陥を検査および修復する方法によると、パターン化されたフォトレジスト層が少なくとも1つの間隙の欠陥を有する場合、インクジェット印刷方法が間隙を充填するためにパターン化されたフォトレジスト層で実行され、インクジェット印刷方法が熱気泡(サーマルバブル)及び圧電インクジェット印刷を含むようにしている。
本発明の好ましい態様で記述される、フォトレジストの欠陥を検査および修復する方法によると、パターン化されたフォトレジスト層が少なくとも1つの突起の欠陥がある場合、レーザ方法が突起を取り除くためにパターン化されたフォトレジスト層上で実行され、レーザ光が赤外線及び紫外線を含むようにしている。
本発明の好ましい態様で説明される、フォトレジストの欠陥を検査および修復する方法によれば、パターン化されたフォトレジスト層の欠陥を取り除いた後に、その方法は、最初に、膜をパターン化するために膜上でエッチングプロセスを実行する。それから、パターン化されたフォトレジスト層が取り除かれ、その膜が金属層にすることも可能であるようにしている。
本発明の好ましい態様で説明される、フォトレジストの欠陥を検査および修復する方法によると、パターン化されたフォトレジスト層は、例えばインクジェット方法によって膜の上に形成可能である。
本発明はさらにプリント回路基板の製造プロセスを提供し、以下のステップを含むものである。先ず、少なくとも1つの金属層を有する基板が提供される。それから、パターン化されたフォトレジスト層が金属層の上に形成される。次に、パターン化されたフォトレジスト層が欠陥を有するか否かを検査するために光学検査処理が実行される。それから、パターン化されたフォトレジスト層の欠陥は、存在する場合には修復される。その後、金属層をパターン化するために金属層にエッチングプロセスが実行される。それから、パターン化されたフォトレジスト層が取り除かれる。
本発明の好ましい態様で説明される、プリント回路基板の製造プロセスによると、パターン化されたフォトレジスト層の欠陥を検査するステップの後の処理は、さらに、パターン化されたフォトレジスト層の欠陥を分類し、座標によりその欠陥を位置決めし、パターン化されたフォトレジスト層の欠陥が間隙及び突起に分類可能であるようになっている。
本発明の好ましい態様で説明される、プリント回路基板の製造プロセスによると、パターン化されたフォトレジスト層が少なくとも1つの間隙による欠陥を有する場合、その間隙を充填するためにインクジェット印刷方法が実行される。
本発明の好ましい態様で説明される、プリント回路基板の製造プロセスによると、パターン化されたフォトレジスト層が少なくとも1つの突起による欠陥を有する場合、その突起を取り除くためにレーザ方法が実行される。
本発明の好ましい態様で説明される、プリント回路基板の製造プロセスによると、パターン化されたフォトレジスト層が、例えばインクジェット印刷方法によって膜上に形成できる。
本発明におけるフォトレジストの欠陥を検査および修復する方法と、プリント回路基板の製造プロセスとは、パターン化されたフォトレジスト層が欠陥を有するか否かを検査し欠陥を修復してパターン化されたフォトレジスト層の外観を確保するために、パターン化されたフォトレジスト層を形成した後に光学検査を実行する。したがって、そのようなパターン化されたフォトレジスト層を使用することによって金属層をエッチングすることから生じた金属層回路パターンは、ゼロ欠陥となることができ、従来の開回路及び短絡はほとんど発生しない。それによって、仕上げられたプリント回路基板の不良品発生率は効果的に減少し、プリント回路基板の全体的な製造コストを削減できるようにしている。
本発明の前記の及び他の目的、特徴及び利点は、添付図面を参照すると、特定の好ましい実施の形態の以下の詳細な説明からさらに明らかになる。
図6から図8は、本発明の実施の形態によるフォトレジストの欠点を検査および修復する方法を示し、プリント回路基板のある領域での回路の一部分の概略図であり、各図の(A)部分は概略的な平面図であり、各図の(B)部分は概略的な側面図である。本発明のフォトレジストの欠陥を検査および修復する方法は以下のステップを含む。まず、図6を参照すると、少なくとも1つの膜220を有する基板210が提供され、膜220は例えば金属層であっても良く、一方、その金属層は例えば銅箔であっても良い。そして、図7を参照すると、パターン化されたフォトレジスト層232が、例えばインクジェット印刷方法によって直接的に膜220上に形成される。次に、パターン化されたフォトレジスト層232が欠陥232aを有するか否かを例えば自動光学検査機を通して検査するために光学検査処理が実行される。その後、図7及び図8を参照すると、パターン化されたフォトレジスト層232の欠陥232aが発生すると、パターン化されたフォトレジスト層232の欠陥232aは修復され、その結果、パターン化されたフォトレジスト層232の外観はさらによくなる。
図9から図10は、本発明の一実施の形態によるプリント回路基板の製造プロセスを示し、膜をパターン化するステップの概略図である。本発明の一実施の形態によれば、パターン化されたフォトレジスト層232の欠陥232aが修復された後で、その方法はさらに以下のステップを含んでも良い。まず、図9を参照すると、膜220を膜パターン222にパターン化するために、パターン化されたフォトレジスト層232を介して膜220の上でエッチングプロセスが実行される。次に、図10を参照すると、パターン化されたフォトレジスト層232が膜パターン222を露光するために取り除かれ、膜220が例えば金属層であるときには、本発明のプリント回路基板200の製造プロセスは完了される。すなわち、膜220が例えば金属層である場合、図6から図10は本発明の一実施の形態によるプリント回路基板の製造プロセスの概略図を示す。
本発明の他の実施の形態によると、パターン化されたフォトレジスト層232の欠陥232aを検査した後に、その方法はさらに以下のステップを含む。図7を参照すると、パターン化されたフォトレジスト層232の欠陥232aは座標により分類および位置決めされる。本発明の一実施の形態によれば、パターン化されたフォトレジスト層232の欠陥232aは、例えば、間隙234及び突起236に分類されても良い。
図11は、本発明の一実施の形態による、フォトレジストの欠陥を検査および修復する方法を示し、パターン化されたフォトレジスト層の間隙が取り除かれた状態での概略図である。図7及び図11を参照すると、本発明の他の実施の形態によれば、パターン化されたフォトレジスト層232の欠陥232aが、例えば図7で示されるような幾つかの間隙234からなる場合、間隙234を充填するためにインクジェット印刷方法が実行され、インクジェット印刷方法は、例えば熱気泡インクジェット印刷方法または圧電インクジェット印刷方法である。パターン化されたフォトレジスト層232の欠陥232aが、例えば図7で示されるような幾つかの突起236からなる場合、突起236を取り除くためにレーザ方法が実行され、そのレーザ光は例えば赤外線または紫外線である。
なお、本発明のプリント回路基板200の製造プロセスでは、多くのプロセス欠陥(例えば、マスク自体が引っかき傷または汚れを有しまたは現像装置の現像タンクが清潔に洗浄されていないこと)によりマスク及び現像を介した露光後に、フォトレジスト層230が、図7で示されたパターン化されたフォトレジスト層232の間隙234または突起236などの多くの欠陥232aを有する可能性もある。しかしながら、本発明によれば、フォトレジスト層230が露光および現像された後で、パターン化されたフォトレジスト層232を徹底的に検査するために例えば自動光学検査機によって光学検査が実施される。パターン化されたフォトレジスト層232の欠陥232aは、パターン化されたフォトレジスト層232の間隙234を充填するために、例えばインクジェット印刷方法によって、または、例えば、パターン化されたフォトレジスト層232の突起236を取り除くレーザ方法によって修復できる。
次に、修復された欠陥232aを持つパターン化されたフォトレジスト層232を介して膜220上にエッチングプロセスが実行された後、結果として生じる膜パターン222の欠点はより少なくなり、従来の開回路及び短絡はほとんど発生し得ない。それにより、プリント回路基板200の不良品発生率は効果的に減少し、プリント回路基板200の全体的な製造コストを削減できるようにしている。
なお、図2から図3で示される露光及び現像により形成される従来のフォトレジストパターン132と比較すると、パターン化されたフォトレジスト層232は、本発明によるインクジェット印刷方法によって膜220上に直接的に形成できるため、結果として生じる欠陥232aがフォトレジストパターン132の欠陥よりも少ない。したがって、本発明の一実施の形態によれば、パターン化されたフォトレジスト層232が本発明によるインクジェット印刷方法により形成されると、以後の光学検査により必要とされる欠陥232aの検査及び修復の時間は、そのより少ない欠陥232aのために効果的に低減されることがあり、それにより、プリント回路基板200の製造コストをさらに削減する。
もちろん、本発明による、フォトレジストの欠陥を検査および修復するための方法とプリント回路基板の製造プロセスとでは、パターン化されたフォトレジスト層を形成するステップは、露光及び現像によって達成することもでき、インクジェット印刷方法に限定されない。しかしながら、パターン化されたフォトレジスト層がインクジェット印刷方法によって形成されると、それ以後の欠陥検査及び欠陥修復の時間及びコストは、得られパターン化されたフォトレジスト層のより少ない欠陥のためにさらに削減できる。
要するに、光学検査は、パターン化されたフォトレジスト層が欠陥を有するか否かを検査するためにパターン化されたフォトレジスト層を形成した後に実行され、本発明におけるフォトレジストの欠陥を検査および修復する方法とプリント回路基板の製造プロセスとに従って、欠陥は修復できる。欠陥が修復されている状態でのパターン化されたフォトレジスト層を使用することにより膜がエッチングされるので、膜の欠陥はより少なくすることができ、したがって開回路及び短絡はほとんど発生しない。プリント回路基板の不良品発生率は効果的に減少され、プリント回路基板の全体的な製造コストを削減できるようにしている。
さらに、パターン化されたフォトレジスト層が本発明によるインクジェット印刷方法により形成される場合、以後の欠陥検査および修復プロセスの時間及びコストは、得られたパターン化されたフォトレジスト層のさらに少ない欠陥のために効果的に削減でき、それによりプリント回路基板の製造コストはさらに削減される。
本発明は好ましい実施の形態を参照して前述されたけれども、本発明がそのような記述によって制限されることを意図されず添付の請求項により定義されるような発明の趣旨及び請求の範囲から逸脱することなく変更及び変形が当業者によってなされ得ることが理解される。
プリント回路基板の従来の製図プロセスを示し、プリント回路基板のある領域での回路の一部分の概略図であり、各図の(A)部分は概略的な平面図であり、各図の(B)部分は概略的な側面図である。 本発明の一実施の形態によるフォトレジストの欠陥を検査および修復する方法を示し、プリント回路基板のある領域での回路の一部分の概略図であり、各図の(A)部分は概略的な平面図であり、各図の(B)部分は概略的な側面図である。 膜のパターン化の概略的な図である。 本発明の一実施の形態によるフォトレジストの欠陥を検査および修復する方法を示し、パターン化されたフォトレジスト層の間隙が取り除かれた状態の概略図である。

Claims (20)

  1. プリント回路基板の製造プロセスに適切である、フォトレジストの欠陥を検査および修復する方法であって、
    少なくとも1つの膜を有する基板を提供するステップと、
    前記膜にパターン化されたフォトレジスト層を形成するステップと、
    前記パターン化されたフォトレジスト層が欠陥を有するか否かを検査するために光学検査を実行するステップと、
    前記パターン化されたフォトレジスト層が前記欠陥を有する場合に前記パターン化されたフォトレジスト層の前記欠陥を修復するステップを特徴とするフォトレジストの欠陥を検査および修復する方法。
  2. 前記パターン化されたフォトレジスト層の前記欠陥を検査した後に、前記方法が、
    前記パターン化されたフォトレジスト層の前記欠陥を分類するステップと、
    座標により前記パターン化されたフォトレジスト層の前記欠陥を位置決めするステップとをさらに有することを特徴とする請求項1に記載のフォトレジストの欠陥を検査および修復する方法。
  3. 前記パターン化されたフォトレジスト層の前記欠陥を分類するステップが、前記パターン化されたフォトレジスト層の前記欠陥を間隙または突起に分類することを備えることを特徴とする請求項2に記載のフォトレジストの欠陥を検査および修復する方法。
  4. 前記パターン化されたフォトレジスト層が少なくとも1つの間隙による欠陥を有し、前記間隙を充填するためにインクジェット印刷方法が実行されることを特徴とする請求項3に記載のフォトレジストの欠陥を検査および修復するための方法。
  5. 前記インクジェット印刷方法が熱気泡インクジェット印刷を含むことを特徴とする請求項4に記載のフォトレジストの欠陥を検査および修正する方法。
  6. 前記インクジェット印刷方法が圧電インクジェット印刷を含むことを特徴とする請求項4に記載のフォトレジストの欠陥を検査および修復する方法。
  7. 前記パターン化されたフォトレジスト層が少なくとも1つの突起による欠陥を有し、前記突起を取り除くためにレーザ方法が実行されることを特徴とする請求項3に記載のフォトレジストの欠陥を検査および修復する方法。
  8. 前記パターン化されたフォトレジスト層が少なくとも1つの突起による欠陥を有し、前記突起を取り除くためにレーザ方法が実行されることを特徴とする請求項4に記載のフォトレジストの欠陥を検査および修復する方法。
  9. レーザ光が赤外線を含むことを特徴とする請求項8に記載のフォトレジストの欠陥を検査および修復する方法。
  10. レーザ光が紫外線を含むことを特徴とする請求項8に記載のフォトレジストの欠陥を検査および修復する方法。
  11. 前記パターン化されたフォトレジスト層の前記欠陥を取り除いた後に、前記方法が、
    前記膜をパターン化するために前記膜の上でエッチングプロセスを実行するステップと、
    前記パターン化されたフォトレジスト層を取り除くステップとをさらに備えていることを特徴とする請求項1に記載のフォトレジストの欠陥を検査および修復する方法。
  12. 前記膜が金属層であることを特徴とする請求項1に記載のフォトレジストの欠陥を検査および修復する方法。
  13. 前記パターン化されたフォトレジスト層がインクジェット印刷方法によって前記膜に形成されることを特徴とする請求項1に記載のフォトレジストの欠陥を検査および修復する方法。
  14. プリント回路基板の製造プロセスであって、
    少なくとも1つの金属層を有する基板を提供するステップと、
    前記金属層にパターン化されたフォトレジスト層を形成するステップと、
    前記パターン化されたフォトレジスト層が欠陥を有するか否かを検査するために光学検査を実行するステップと、
    前記パターン化されたフォトレジスト層が前記欠陥を有する場合に、前記パターン化されたフォトレジスト層の前記欠陥を修復するステップと、
    前記金属層をパターン化するために前記金属層にエッチングプロセスを実行するステップと、
    前記パターン化されたフォトレジスト層を取り除くステップとを含むことを特徴とするプリント回路基板の製造プロセス。
  15. 前記パターン化されたフォトレジスト層の前記欠陥を検査した後に、前記プロセスが、
    前記パターン化されたフォトレジスト層の前記欠陥を分類するステップと、
    座標により前記パターン化されたフォトレジスト層の前記欠陥を位置決めするステップとをさらに含むことを特徴とする請求項14に記載のプリント回路基板の製造プロセス。
  16. 前記パターン化されたフォトレジスト層の前記欠陥を分類するステップが、前記パターン化されたフォトレジスト層の前記欠陥を間隙または突起に分類することを含むことを特徴とする請求項15に記載のプリント回路基板の製造プロセス。
  17. 前記パターン化されたフォトレジスト層が少なくとも1つの間隙による欠陥を有し、前記間隙を充填するためにインクジェット印刷方法が実行されることを特徴とする請求項16に記載のプリント回路基板の製造プロセス。
  18. 前記パターン化されたフォトレジスト層が少なくとも1つの突起による前記欠陥を有する場合に、前記突起を取り除くためにレーザ方法が実行されることを特徴とする請求項16に記載のプリント回路基板の製造プロセス。
  19. 前記パターン化されたフォトレジスト層が少なくとも1つの突起による前記欠陥を有する場合に、前記突起を取り除くためにレーザ方法が実行されることを特徴とする請求項17に記載のプリント回路基板の製造プロセス。
  20. 前記パターン化されたフォトレジスト層がインクジェット印刷方法によって前記金属層に形成されることを特徴とする請求項14に記載のプリント回路基板の製造プロセス。
JP2006030300A 2005-10-12 2006-02-07 フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス Expired - Fee Related JP4583317B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094135481A TWI301737B (en) 2005-10-12 2005-10-12 Method for inspecting and mending defects of photo-resist and manufacturing process of printed circuit board

Publications (2)

Publication Number Publication Date
JP2007110065A true JP2007110065A (ja) 2007-04-26
JP4583317B2 JP4583317B2 (ja) 2010-11-17

Family

ID=37948617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030300A Expired - Fee Related JP4583317B2 (ja) 2005-10-12 2006-02-07 フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス

Country Status (3)

Country Link
US (1) US20070087457A1 (ja)
JP (1) JP4583317B2 (ja)
TW (1) TWI301737B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010064380A (ja) * 2008-09-11 2010-03-25 Toppan Printing Co Ltd 印刷方法
JP2010064381A (ja) * 2008-09-11 2010-03-25 Toppan Printing Co Ltd 印刷方法
KR101452190B1 (ko) 2013-02-20 2014-10-22 주식회사 스마트코리아피씨비 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 pcb 제조방법
JP2016054276A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体装置の製造方法
US11596070B2 (en) * 2019-02-14 2023-02-28 Orbotech Ltd. Apparatus for use in preparing a printed circuit board and photosensitive ink for in an ink jet printer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016014047A1 (en) * 2014-07-23 2016-01-28 Apple Inc. Adaptive processes for improving integrity of surfaces
US10649497B2 (en) 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
CN107290353A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 光阻管路的气泡检测装置及检测方法
CN110824832A (zh) * 2019-11-12 2020-02-21 上海集成电路研发中心有限公司 一种极紫外光掩模的缺陷修复方法
CN112557417B (zh) * 2021-02-28 2021-05-11 深圳宜美智科技股份有限公司 基于图像检测的pcb激光修补方法及设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050256A (ja) * 2001-08-08 2003-02-21 Hitachi Ltd プリント基板検査装置
JP2005302751A (ja) * 2004-04-06 2005-10-27 Mitsubishi Electric Corp レジストパターン形成方法、レジストパターン形成装置、表示装置の製造方法、及び表示装置の製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010064380A (ja) * 2008-09-11 2010-03-25 Toppan Printing Co Ltd 印刷方法
JP2010064381A (ja) * 2008-09-11 2010-03-25 Toppan Printing Co Ltd 印刷方法
KR101452190B1 (ko) 2013-02-20 2014-10-22 주식회사 스마트코리아피씨비 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 pcb 제조방법
JP2016054276A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体装置の製造方法
US11596070B2 (en) * 2019-02-14 2023-02-28 Orbotech Ltd. Apparatus for use in preparing a printed circuit board and photosensitive ink for in an ink jet printer

Also Published As

Publication number Publication date
TW200715923A (en) 2007-04-16
US20070087457A1 (en) 2007-04-19
TWI301737B (en) 2008-10-01
JP4583317B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP4583317B2 (ja) フォトレジストの欠陥を検査および修復する方法、並びにプリント回路基板の製造プロセス
KR100774048B1 (ko) 포토마스크의 제조방법, 포토마스크 블랭크의 제조방법 및포토마스크의 재생방법
KR101835276B1 (ko) 비아 홀이 마련된 인쇄회로기판의 제작방법
CN107148159A (zh) 制造印刷线路板的方法
CN101566788A (zh) 光刻胶图案的修补方法
CN112020237A (zh) 大功率厚铜电路板防焊制作工艺方法
KR101572089B1 (ko) 인쇄회로기판 검사방법
JP2005142254A (ja) 配線基板及びその製造方法
KR20200094587A (ko) 레이저를 이용한 불량 솔더 수리 장치 및 방법
KR20120033840A (ko) 인쇄회로기판 제조방법
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
JP4930073B2 (ja) ビルドアップ基板の製造方法
JP2006165106A (ja) 電子部品実装方法
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
WO2023162194A1 (ja) パターンの検査方法、レジストパターンの製造方法、半導体パッケージ基板の選別方法、及び半導体パッケージ基板の製造方法
CN104375378B (zh) 光掩模制造方法
JP7403875B1 (ja) プリント配線板の修理方法及び再生プリント配線板の製造方法
US8685631B2 (en) Inspection method for patterning of photoresist
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
Ehsani et al. Lasers speed up board production
CN101526731A (zh) 掩模版的修复方法
JP2006086281A (ja) プリント回路基板の製造方法および製造装置
JP2005043793A (ja) フォトマスク及びそれを用いたパターン転写方法
KR20110104283A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080808

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees