JP2007103963A - Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device - Google Patents

Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device Download PDF

Info

Publication number
JP2007103963A
JP2007103963A JP2006332776A JP2006332776A JP2007103963A JP 2007103963 A JP2007103963 A JP 2007103963A JP 2006332776 A JP2006332776 A JP 2006332776A JP 2006332776 A JP2006332776 A JP 2006332776A JP 2007103963 A JP2007103963 A JP 2007103963A
Authority
JP
Japan
Prior art keywords
film
raw material
ferroelectric capacitor
ceramic film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006332776A
Other languages
Japanese (ja)
Inventor
Eiji Natori
栄治 名取
Takeshi Kijima
健 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006332776A priority Critical patent/JP2007103963A/en
Publication of JP2007103963A publication Critical patent/JP2007103963A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide: a method for manufacturing a ceramic film having excellent characteristics and a ceramic film obtained by the method; a method for manufacturing a ferroelectric capacitor allowing for enhancing a fatigue property by improving an interface between a ceramic film and an electrode; a ferroelectric capacitor obtained by the method; and a semiconductor device applied with the ceramic film or the ferroelectric capacitor. <P>SOLUTION: The method for manufacturing the ferroelectric capacitor includes steps of: forming a lower electrode 20 on a substrate 10; forming a lower alloy film 24 of a compound made of a first metal making up a complex oxide on the lower electrode 20 and a second metal making up the lower electrode 20, formed by heat treating a raw material 30 including a complex oxide in an atmosphere pressurized to two atmosphere or more and containing oxygen at a volume ratio of 10% or less at a temperature raising rate of 100°C/min or less; forming a ceramic film 40 in which the raw material 30 is crystallized on the lower alloy film 24; and forming an upper electrode 50 on the ceramic film 40. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、強誘電体キャパシタの製造方法、強誘電体キャパシタおよび半導体装置に関する。   The present invention relates to a method for manufacturing a ferroelectric capacitor, a ferroelectric capacitor, and a semiconductor device.

現在、半導体装置(例えば、強誘電体メモリ(FeRAM))に適用される強誘電体膜として、ペロブスカイト構造を有する強誘電体膜(例えば、PbZrTiO系)や層状ペロブスカイト構造を有する強誘電体膜(例えば、BiLaTiO系、BiTiO系、SrBiTaO系)が提案されている。   At present, as a ferroelectric film applied to a semiconductor device (for example, a ferroelectric memory (FeRAM)), a ferroelectric film having a perovskite structure (for example, PbZrTiO series) or a ferroelectric film having a layered perovskite structure ( For example, BiLaTiO system, BiTiO system, and SrBiTaO system) have been proposed.

これらの強誘電体膜の材料に含まれるPbやBiは、蒸気圧が高く、低温で揮発しやすい。そして、強誘電体膜の結晶化過程においては、高温下での熱処理を行うため、PbやBiなどは、強誘電体の結晶化に必要な雰囲気中の酸素と結合して飛散してしまい、結晶化された強誘電体膜の特性に望ましくない影響を与える。   Pb and Bi contained in these ferroelectric film materials have high vapor pressure and are likely to volatilize at low temperatures. In the crystallization process of the ferroelectric film, since heat treatment is performed at a high temperature, Pb, Bi, etc. are combined with oxygen in the atmosphere necessary for crystallization of the ferroelectric substance and scattered. Undesirably affects the properties of the crystallized ferroelectric film.

また、結晶化された強誘電体膜の格子定数は、電極材料として用いられる金属膜の格子定数と必ずしも合致しないため、MIM(Metal-Insulator-Metal)構造の強誘電体キャパシタに適用した場合に格子不整合による歪みが生じ、特性が劣化しやすい。このような格子不整合を解消するため、強誘電体膜と電極との間に合金膜を形成したキャパシタ構造が提案されている(特許文献1参照。)。
国際公開第00/17929号パンフレット
In addition, since the lattice constant of the crystallized ferroelectric film does not necessarily match the lattice constant of the metal film used as the electrode material, when applied to a ferroelectric capacitor having an MIM (Metal-Insulator-Metal) structure. Distortion due to lattice mismatch occurs and the characteristics are likely to deteriorate. In order to eliminate such lattice mismatch, a capacitor structure in which an alloy film is formed between a ferroelectric film and an electrode has been proposed (see Patent Document 1).
International Publication No. 00/17929 Pamphlet

本発明の目的は、セラミックス膜と電極との間の界面を改善し、疲労特性を向上させることができる強誘電体キャパシタの製造方法、およびこの製造方法により得られる強誘電体キャパシタを提供することにある。   An object of the present invention is to provide a ferroelectric capacitor manufacturing method capable of improving the fatigue characteristics by improving the interface between the ceramic film and the electrode, and a ferroelectric capacitor obtained by this manufacturing method. It is in.

また、本発明の他の目的は、本発明のセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供することにある。   Another object of the present invention is to provide a semiconductor device to which the ceramic film or the ferroelectric capacitor of the present invention is applied.

1.セラミックス膜の製造方法
(A)本発明の第1のセラミックス膜の製造方法は、
複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中で熱処理することにより結晶化させることを含む。
1. Manufacturing method of ceramic film (A) The first manufacturing method of the ceramic film of the present invention is as follows:
It includes crystallizing the raw material body containing the composite oxide by heat treatment in an atmosphere containing oxygen having a volume ratio of 10% or less under a pressure of 2 atm or higher.

本発明によれば、2気圧以上の加圧状態によって、原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において10%以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。   According to the present invention, vapor generation of a metal material (for example, Pb, Bi, etc.) contained in the raw material body is suppressed by a pressurized state of 2 atm or more, and oxygen contained in the atmosphere is 10% or less in volume ratio. By doing so, the bond between these metal materials and oxygen can be suppressed, and a ceramic film having a good crystal state can be obtained.

(B)本発明の第2のセラミックス膜の製造方法は、
複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて熱処理することにより結晶化させることを含む。
(B) The second method for producing a ceramic film of the present invention comprises:
It includes crystallizing the raw material body containing the composite oxide by heat treatment using a rapid thermal annealing method in a state where the raw material body is pressurized to 2 atm or more.

本発明によっても、2気圧以上の加圧状態によって、高温の熱処理に伴う原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えることができる。   Also according to the present invention, generation of vapor of a metal material (for example, Pb, Bi, etc.) contained in the raw material body accompanying a high-temperature heat treatment can be suppressed by a pressurized state of 2 atmospheres or more.

また、強誘電体膜は、結晶化における熱処理において低速で昇温を行うと、初期結晶核が様々な角度で発生するために、結晶面がランダムに配向しやすい。そこで、本発明では、数十℃/秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて熱処理を行うことで、結晶の配向性が高いセラミックス膜を得ることができる。   Further, in the ferroelectric film, when the temperature is raised at a low speed in the heat treatment in crystallization, the initial crystal nuclei are generated at various angles, so that the crystal plane is likely to be randomly oriented. Therefore, in the present invention, a ceramic film having high crystal orientation can be obtained by performing heat treatment using a rapid thermal annealing method in which rapid heating is performed at several tens of degrees centigrade / second or more.

また、本発明の第2のセラミックス膜の製造方法においても、熱処理を、体積比10%以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材料と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得ることができる。   Also in the second method for producing a ceramic film of the present invention, the heat treatment is performed in an atmosphere containing oxygen having a volume ratio of 10% or less, thereby suppressing the bond between the metal material contained in the raw material body and oxygen. Thus, a ceramic film having a better crystalline state can be obtained.

2.強誘電体キャパシタの製造方法
(A)本発明の第1の強誘電体キャパシタの製造方法は、
基体上に下部電極を形成し、
複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中および100℃/分以下の昇温速度の条件で熱処理することにより、前記下部電極の上に前記複合酸化物を構成する第1金属と該下部電極を構成する第2金属との化合物からなる下部合金膜を形成するとともに、該下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む。
2. Method for Manufacturing Ferroelectric Capacitor (A) The first method for manufacturing a ferroelectric capacitor of the present invention is as follows.
Forming a lower electrode on the substrate;
The lower electrode is subjected to heat treatment in an atmosphere containing oxygen having a volume ratio of 10% or less and a temperature increase rate of 100 ° C./min or less by pressurizing the raw material body containing the composite oxide to 2 atm or more. A lower alloy film made of a compound of a first metal constituting the composite oxide and a second metal constituting the lower electrode is formed on the upper alloy film, and the raw material body is crystallized on the lower alloy film. Forming a ceramic film,
Forming an upper electrode on the ceramic film.

本発明において、第1金属とは、強誘電体となる複合酸化物に含まれる金属であって、ペロブスカイト構造を有する強誘電体膜の場合、例えば、Pb、Zr、Tiなどが挙げられ、層状ペロブスカイト構造を有する強誘電体膜の場合、例えば、Bi、La、Ti、Sr、Taなどが挙げられるが、これらに限定されない。   In the present invention, the first metal is a metal contained in a complex oxide serving as a ferroelectric, and in the case of a ferroelectric film having a perovskite structure, for example, Pb, Zr, Ti, etc. may be mentioned. In the case of a ferroelectric film having a perovskite structure, for example, Bi, La, Ti, Sr, Ta and the like can be mentioned, but the invention is not limited thereto.

また、本発明において、第2金属とは、強誘電体キャパシタの電極材料として用いられる公知の物質の中から選択され、例えば、Pt、Ir、Al、Au、Ag、Ru、Srや、これらを構成元素に含む導電性酸化物あるいは導電性窒化物などが挙げられるが、これらに限定されない。   In the present invention, the second metal is selected from known substances used as electrode materials for ferroelectric capacitors. For example, Pt, Ir, Al, Au, Ag, Ru, Sr, and the like are selected. Examples include, but are not limited to, conductive oxides or conductive nitrides contained in the constituent elements.

本発明によれば、2気圧以上の加圧状態によって、原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において10%以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。   According to the present invention, vapor generation of a metal material (for example, Pb, Bi, etc.) contained in the raw material body is suppressed by a pressurized state of 2 atm or more, and oxygen contained in the atmosphere is 10% or less in volume ratio. By doing so, the bond between these metal materials and oxygen can be suppressed, and a ceramic film having a good crystal state can be obtained.

さらに、本発明では、熱処理における昇温速度を100℃/分以下とすることにより、熱処理の昇温過程の比較的低い温度領域で下部電極とセラミックス膜との双方と格子整合しやすい下部合金膜を生成しつつ、セラミックス膜の結晶化が行われる。これにより、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなるため、歪みの少ない良好な結晶状態のセラミックス膜が得られる。   Furthermore, in the present invention, by setting the rate of temperature increase in the heat treatment to 100 ° C./min or less, the lower alloy film that is easily lattice-matched with both the lower electrode and the ceramic film in a relatively low temperature region in the temperature increase process of the heat treatment. The ceramic film is crystallized while producing. As a result, lattice distortion due to lattice mismatch between the lower electrode and the ceramic film is alleviated, and the interface between the layers becomes favorable, so that a ceramic film having a good crystal state with less distortion can be obtained.

従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。   Therefore, according to the manufacturing method of the present invention, since the interface between each layer and the crystal state of the ceramic film are good, the polarization characteristics and fatigue characteristics of the ferroelectric capacitor can be improved.

(B)本発明の第2の強誘電体キャパシタの製造方法は、
基体上に下部電極を形成し、
前記下部電極の上に複合酸化物を構成する第1金属の酸化膜を形成し、
前記酸化膜を、2気圧以上に加圧された状態で第1熱処理することにより、前記第1金属と前記下部電極を構成する第2金属との化合物からなる下部合金膜を形成し、
複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて第2熱処理することにより、前記下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む。
(B) The second method for manufacturing a ferroelectric capacitor of the present invention is as follows.
Forming a lower electrode on the substrate;
Forming an oxide film of a first metal constituting a composite oxide on the lower electrode;
Forming a lower alloy film made of a compound of the first metal and the second metal constituting the lower electrode by subjecting the oxide film to a first heat treatment in a state of being pressurized to 2 atm or more;
The raw material body containing the composite oxide was crystallized on the lower alloy film by performing a second heat treatment using a rapid thermal annealing method in a state where the raw material body was pressurized to 2 atm or more. Forming a ceramic film,
Forming an upper electrode on the ceramic film.

本発明において、第1金属および第2金属は、上記第1の強誘電体キャパシタの製造方法の場合と同義である。   In the present invention, the first metal and the second metal are synonymous with those in the manufacturing method of the first ferroelectric capacitor.

本発明によれば、下部電極の上に複合酸化物を構成する第1金属の酸化膜を形成し、これを第1熱処理によって下部電極を構成する第2金属との化合物からなる下部合金膜を生成する。この下部合金膜は、下部電極とセラミックス膜との双方と格子整合しやすいので、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなり、歪みの少ない良好な結晶状態のセラミックス膜が得られる。   According to the present invention, the oxide film of the first metal constituting the complex oxide is formed on the lower electrode, and the lower alloy film made of the compound with the second metal constituting the lower electrode is formed by the first heat treatment. Generate. Since this lower alloy film is easily lattice-matched with both the lower electrode and the ceramic film, the lattice distortion due to the lattice mismatch between the lower electrode and the ceramic film is alleviated, and the interface between each layer is improved, and the distortion is reduced. A ceramic film having a good crystalline state with few is obtained.

さらに、本発明では、複合酸化物を含む原材料体に対して2気圧以上に加圧された状態で数十℃/秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて第2熱処理を行うことで、原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えるとともに、所望の結晶面に配向した結晶状態の良好なセラミックス膜を得ることができる。   Furthermore, in the present invention, the second heat treatment is performed using a rapid thermal annealing method in which rapid heating is performed at several tens of degrees centigrade / second or more in a state where the raw material body including the composite oxide is pressurized to 2 atm or more. By doing so, it is possible to suppress generation of vapor of a metal material (for example, Pb, Bi, etc.) contained in the raw material body and to obtain a ceramic film having a good crystal state oriented in a desired crystal plane.

従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。   Therefore, according to the manufacturing method of the present invention, since the interface between each layer and the crystal state of the ceramic film are good, the polarization characteristics and fatigue characteristics of the ferroelectric capacitor can be improved.

また、本発明の第2の強誘電体キャパシタの製造方法では、第2熱処理を、体積比10%以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材料と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得ることができ、強誘電体キャパシタの特性を向上させることができる。   In the second method for manufacturing a ferroelectric capacitor according to the present invention, the second heat treatment is performed in an atmosphere containing oxygen having a volume ratio of 10% or less, thereby bonding the metal material and oxygen contained in the raw material body. Thus, it is possible to obtain a ceramic film having a better crystalline state and to improve the characteristics of the ferroelectric capacitor.

さらに、本発明の第1、第2の強誘電体キャパシタの製造方法では、前記セラミックス膜の上に前記上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第3金属の酸化膜を形成し、該酸化膜を、2気圧以上に加圧された状態で熱処理することにより、前記第1金属と前記第3金属との化合物からなる上部合金膜を形成することを含み、前記上部電極を、前記上部合金膜の上に形成することができる。   Furthermore, in the first and second ferroelectric capacitor manufacturing methods of the present invention, before the upper electrode is formed on the ceramic film, the third metal constituting the upper electrode on the ceramic film. Forming an upper alloy film made of a compound of the first metal and the third metal by heat-treating the oxide film under a pressure of 2 atm or more. The upper electrode can be formed on the upper alloy film.

かかる態様によれば、セラミックス膜と上部電極との間の界面においても上部合金膜によって各層間の格子歪みが緩和されるため、良好な特性の強誘電体キャパシタを得ることができる。さらに、この上部合金膜を生成するための熱処理は、2気圧以上に加圧された状態で行われるため、セラミックス膜の表面からの複合酸化物に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えることができる。   According to this aspect, since the lattice distortion between the layers is relaxed by the upper alloy film even at the interface between the ceramic film and the upper electrode, a ferroelectric capacitor having good characteristics can be obtained. Further, since the heat treatment for generating the upper alloy film is performed in a state of being pressurized to 2 atm or more, a metal material (for example, Pb, Bi, etc.) contained in the composite oxide from the surface of the ceramic film. Generation of steam can be suppressed.

(C)本発明の第3の強誘電体キャパシタの製造方法は、
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記上部電極を形成した後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む。
(C) The third method for manufacturing a ferroelectric capacitor of the present invention is as follows.
Forming at least a lower electrode, a ceramic film, and an upper electrode on the substrate;
After at least the upper electrode is formed, a heat treatment for recovering the ferroelectric characteristics is performed in a state where the pressure is increased to 2 atmospheres or more.

本発明の第3の強誘電体キャパシタの製造方法では、基体上に強誘電体キャパシタ構造を作製してから、ポストアニールとして2気圧以上に加圧された状態で熱処理を行うことでセラミックス膜と上部電極および下部電極との界面状態が改善され、強誘電体特性の回復を図ることができる。なお、かかる製造方法において、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。   In the third method for manufacturing a ferroelectric capacitor according to the present invention, after a ferroelectric capacitor structure is formed on a substrate, heat treatment is performed in a state of being pressurized to 2 atm or more as post-annealing, and thereby the ceramic film and The interface state between the upper electrode and the lower electrode is improved, and the ferroelectric characteristics can be recovered. In this manufacturing method, the heat treatment can be performed using a rapid thermal annealing method.

(D)本発明の第4の強誘電体キャパシタの製造方法は、
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記セラミックス膜を所与の形状にエッチングした後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む。
(D) A fourth method for manufacturing a ferroelectric capacitor according to the present invention includes:
Forming at least a lower electrode, a ceramic film, and an upper electrode on the substrate;
It includes performing a heat treatment for recovering the ferroelectric characteristics in a state where the ceramic film is etched to a given shape at least and then pressurized to 2 atm or more.

本発明の第4の強誘電体キャパシタの製造方法では、少なくともセラミックス膜がエッチングされた後にポストアニールとして2気圧以上に加圧された状態で熱処理を行うことで、エッチング工程でのプロセスダメージを回復させることができる。なお、かかる製造方法において、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。   In the fourth method of manufacturing a ferroelectric capacitor according to the present invention, at least after the ceramic film is etched, heat treatment is performed in a state of being pressurized to 2 atm or more as post-annealing, thereby recovering process damage in the etching process. Can be made. In this manufacturing method, the heat treatment can be performed using a rapid thermal annealing method.

なお、本発明のセラミックス膜の製造方法および強誘電体キャパシタの製造方法は、少なくとも以下の態様を取り得る。   The ceramic film manufacturing method and the ferroelectric capacitor manufacturing method of the present invention can take at least the following aspects.

(a)前記原材料体を結晶化させるための熱処理では、少なくとも昇温前に2気圧以上に加圧することができる。   (A) In the heat treatment for crystallizing the raw material body, it is possible to pressurize at least 2 atmospheres before raising the temperature.

かかる態様によれば、結晶化過程における雰囲気中の圧力を昇温前に高めておくことで、熱処理の低温領域における複合酸化物に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を効果的に抑制することができる。   According to this aspect, by increasing the pressure in the atmosphere in the crystallization process before raising the temperature, vapor generation of the metal material (for example, Pb, Bi, etc.) contained in the complex oxide in the low temperature region of the heat treatment is performed. It can be effectively suppressed.

(b)前記複合酸化物は、構成元素にPbを含み、前記原材料体を結晶化させるための熱処理では、昇温過程において少なくとも100℃以下で2気圧以上に加圧した後に、さらに昇温を行うことができる。   (B) The composite oxide contains Pb as a constituent element, and in the heat treatment for crystallizing the raw material body, the temperature is further increased after pressurizing at least 100 ° C. to 2 atm or higher in the temperature increasing process. It can be carried out.

かかる態様によれば、熱処理の昇温過程において100℃以下の低温領域で、2気圧以上に加圧しておくことにより、その後の昇温によってPbが含まれる複合酸化物の原材料体中からPbが雰囲気中の酸素と結合して蒸気が発生するのを防止する効果をより確実なものとすることができる。   According to such an aspect, by pressurizing to 2 atm or more in a low temperature region of 100 ° C. or lower in the temperature rising process of the heat treatment, Pb is contained in the raw material body of the composite oxide containing Pb by the subsequent temperature rising. The effect of preventing generation of steam by combining with oxygen in the atmosphere can be further ensured.

(c)前記原材料体を結晶化させるための熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、かかる熱処理の降温過程を前記加圧状態に対して減圧状態で行うことができる。   (C) The temperature raising process of the heat treatment for crystallizing the raw material body can be performed in a pressurized state with respect to the atmospheric pressure, and the temperature lowering process of the heat treatment can be performed in a reduced pressure state with respect to the pressurized state. .

かかる態様によれば、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着を防止することができる。   According to this aspect, in the temperature rising process, the metal material is prevented from being detached from the raw material body by pressurization, and in the temperature lowering process, the surplus material contained in the atmosphere by reducing the pressure from the pressurized state. Such an impurity can be prevented from adhering to the ceramic film.

(d)前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むMOD原料との混合物とすることができる。   (D) The raw material body is a mixture of a sol-gel raw material containing at least one of the hydrolyzate and polycondensate of the composite oxide and a MOD raw material containing a constituent element of the composite oxide in an organic solvent. be able to.

強誘電体を構成する複合酸化物には、低温領域で蒸気が発生しやすい金属材料(例えば、Pb、Biなど)が含まれるため、高温処理を伴う結晶化のためにはこれらの材料を過剰に添加している場合が多い。   The complex oxides that make up ferroelectrics contain metal materials (eg, Pb, Bi, etc.) that are liable to generate vapor in the low temperature region, so these materials are excessive for crystallization with high temperature processing. It is often added to.

かかる態様によれば、複合酸化物の構成元素が加水分解ないしは重縮合によって結合しているゾルゲル原料と各構成元素が溶媒中で比較的自由に移動可能なMOD原料との混合物によって原材料体を構成することで、両原料が原材料体の結晶化過程において補完的に機能するため、原材料体中の過剰な添加物を低減することができ、良好な表面モフォロジーのセラミックス膜が生成できる。   According to this aspect, the raw material body is constituted by a mixture of the sol-gel raw material in which the constituent elements of the composite oxide are bonded by hydrolysis or polycondensation and the MOD raw material in which each constituent element can move relatively freely in the solvent. By doing so, since both raw materials function complementarily in the crystallization process of the raw material body, excessive additives in the raw material body can be reduced, and a ceramic film having a good surface morphology can be generated.

(e)前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。   (E) In addition to the composite oxide, the raw material body may include a paraelectric material having a catalytic action on the composite oxide.

かかる態様によれば、原材料体に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。   According to this aspect, in addition to the composite oxide constituting the ferroelectric material in the raw material body, the paraelectric material is mixed, so that in the crystallization process of the composite oxide, some constituent elements of the composite oxide However, the crystallization temperature can be lowered by substituting with the constituent elements of the paraelectric material.

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。   As such a paraelectric material, for example, an oxide containing Si or Ge in the constituent elements, or an oxide containing Si and Ge in the constituent elements can be adopted.

3.セラミックス膜、強誘電体キャパシタ、半導体装置
(A)本発明のセラミックス膜は、本発明のセラミックス膜の製造方法により得られる。
3. Ceramic film, ferroelectric capacitor, semiconductor device (A) The ceramic film of the present invention is obtained by the method for producing a ceramic film of the present invention.

(B)本発明の強誘電体キャパシタは、本発明の強誘電体キャパシタの製造方法により得られる。   (B) The ferroelectric capacitor of the present invention can be obtained by the method for manufacturing a ferroelectric capacitor of the present invention.

(C)本発明の第1の半導体装置は、本発明のセラミックス膜をゲート絶縁膜として有する。   (C) The first semiconductor device of the present invention has the ceramic film of the present invention as a gate insulating film.

(D)本発明の第2の半導体装置は、本発明の強誘電体キャパシタを含む。   (D) The second semiconductor device of the present invention includes the ferroelectric capacitor of the present invention.

以下、本発明に好適な実施の形態について、図面を参照しながら説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.

[第1の実施形態]
図1(A)〜図1(E)は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
[First Embodiment]
FIG. 1A to FIG. 1E are cross-sectional views schematically showing a manufacturing process of a ferroelectric capacitor according to this embodiment.

まず、図1(A)に示すように、基体10の上に下部電極20を形成する。下部電極20は、例えば、Pt、Ir、Al、Au、Ag、Ru、Sr等の金属や、酸化物導電体(例えば、IrO等)や、窒化物導電体(例えば、TiN等)などを材料としてスパッタ法を用いて形成することができる。また、下部電極20は、単層膜でもよいし、積層した多層膜でもよい。 First, as shown in FIG. 1A, the lower electrode 20 is formed on the substrate 10. The lower electrode 20 is made of, for example, a metal such as Pt, Ir, Al, Au, Ag, Ru, or Sr, an oxide conductor (such as IrO x ), a nitride conductor (such as TiN), or the like. It can be formed using a sputtering method as a material. The lower electrode 20 may be a single layer film or a laminated multilayer film.

次に、図1(B)に示すように、下部電極20の上に複合酸化物を含む原材料体30を形成する。原材料体30を形成する方法としては、塗布法、LSMCD法を挙げることができる。塗布法としては、例えば、スピンコート法、ディッピング法を挙げることができる。この原材料体30には、ゾルゲル原料とMOD原料とが含まれる。ゾルゲル原料は、MOD原料に比べて、結晶化温度が低く、結晶核の形成速度および結晶成長速度が速い原料が選択される。   Next, as shown in FIG. 1B, a raw material body 30 containing a complex oxide is formed on the lower electrode 20. Examples of a method for forming the raw material body 30 include a coating method and an LSMCD method. Examples of the coating method include a spin coating method and a dipping method. The raw material body 30 includes a sol-gel raw material and a MOD raw material. As the sol-gel raw material, a raw material having a lower crystallization temperature and a higher crystal nucleus formation rate and crystal growth rate than the MOD raw material is selected.

ゾルゲル原料は、具体的には次のようにして調整することができる。まず、炭素数が4以下よりなる金属アルコキシドを混合し、加水分解および重縮合を行う。この加水分解および重縮合によって、M−O−M−O…の強固な結合ができる。このとき得られるM−O−Mの結合は、セラミックスの結晶構造(ペロブスカイト構造)に近い構造を有する。ここで、Mは金属元素(例えば、Bi、Ti、La、Pbなど)であり、Oは酸素を示す。次に、加水分解および重縮合を行うことにより得られた生成物に溶媒を加え、原料を得る。こうして、ゾルゲル原料を調整することができる。   Specifically, the sol-gel raw material can be adjusted as follows. First, a metal alkoxide having 4 or less carbon atoms is mixed and subjected to hydrolysis and polycondensation. By this hydrolysis and polycondensation, a strong bond of M-O-M-O ... can be formed. The M-O-M bond obtained at this time has a structure close to the crystal structure (perovskite structure) of ceramics. Here, M is a metal element (for example, Bi, Ti, La, Pb, etc.), and O represents oxygen. Next, a solvent is added to the product obtained by performing hydrolysis and polycondensation to obtain a raw material. Thus, the sol-gel raw material can be adjusted.

MOD原料としては、例えば、セラミックス膜の構成元素同士が直接または間接的に連続して接続された多核金属錯体原料を挙げることができる。MOD原料は、具体的にはカルボン酸の金属塩を挙げることができる。カルボン酸としては、酢酸、2−エチルヘキサン酸などを挙げることができる。金属としては、例えば、Bi、Ti、La、Pbなどを挙げることができる。MOD原料においても、ゾルゲル原料と同様に、M−Oの結合を有する。しかし、M−O結合は、重縮合を行って得られるゾルゲル原料のように連続した結合にはなっておらず、また、結合構造もリニア構造に近くペロブスカイト構造とはかけ離れている。   Examples of the MOD raw material include a polynuclear metal complex raw material in which constituent elements of a ceramic film are connected directly or indirectly continuously. Specific examples of the MOD raw material include metal salts of carboxylic acids. Examples of the carboxylic acid include acetic acid and 2-ethylhexanoic acid. Examples of the metal include Bi, Ti, La, and Pb. The MOD raw material also has an M—O bond, similar to the sol-gel raw material. However, the MO bond is not a continuous bond like the sol-gel raw material obtained by polycondensation, and the bond structure is close to the linear structure and far from the perovskite structure.

また、原材料体30において、ゾルゲル原料とMOD原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には複合酸化物に含まれる金属材料(例えば、Pb、Bi)を、前記化学量論的組成に対して多くとも5%過剰に含ませることができる。例えば、Pb、Biなどの金属材料は低温で酸素と結合して蒸気が発生するため、結晶化過程において不足を補うために、従来は10%〜20%のPbやBiを過剰添加物として原材料体30に含ませていた。しかし、結晶化後において残留した過剰添加物は、セラミックス膜40の結晶間や結晶と電極との間に入り込み、結晶品質を低下させる原因ともなり得る。   Further, in the raw material body 30, the sol-gel raw material and the MOD raw material are adjusted to the stoichiometric composition of the composite oxide, respectively, and a metal material (for example, Pb, Bi) contained in the composite oxide is included in these mixtures. Can be included in excess of at least 5% with respect to the stoichiometric composition. For example, metal materials such as Pb and Bi are combined with oxygen at a low temperature to generate steam. Therefore, in order to make up for the shortage in the crystallization process, conventionally, 10% to 20% of Pb or Bi is used as an excessive additive as a raw material. It was included in the body 30. However, the excess additive remaining after crystallization can enter between the crystals of the ceramic film 40 or between the crystal and the electrode, and can also cause deterioration in crystal quality.

そこで、本実施の形態の製造方法においては、予め元素配置が結晶に近いゾルゲル原料と構成元素が自由に移動しやすいMOD原料とを混合することにより、両原料が結晶化の際に補完的に機能して、PbやBiなどの過剰添加物をできるだけ少なくすることができ、具体的には化学量論的組成に対して5%以下することができる。これにより、原材料体30の結晶化後に余ったPb、Biなどの過剰添加物が結晶と結晶との間や下部電極20と結晶との間に入り込んで、変質層が生成されるのを防止することができる。   Therefore, in the manufacturing method of the present embodiment, the sol-gel raw material in which the element arrangement is close to the crystal and the MOD raw material in which the constituent elements easily move are mixed in advance, so that both raw materials complement each other during crystallization. Functionally, excess additives such as Pb and Bi can be reduced as much as possible, specifically 5% or less of the stoichiometric composition. This prevents excessive additives such as Pb and Bi remaining after the crystallization of the raw material body 30 from entering between the crystals and between the lower electrode 20 and the crystals and generating a deteriorated layer. be able to.

なお、原材料体30には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体30中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。   In addition to the composite oxide, a paraelectric material having a catalytic action on the composite oxide may be mixed in the raw material body 30. In addition to the composite oxide constituting the ferroelectric material in the raw material body 30, a paraelectric material is mixed, so that in the crystallization process of the composite oxide, some constituent elements of the composite oxide are paraelectric. The crystallization temperature can be lowered by substituting with the constituent elements of the material.

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。かかる酸化物は、ABOまたはBOで表される常誘電体材料であって、AサイトはPb、Bi、Hf、Zr、V、Wのいずれかの単元素または複合元素からなり、BサイトはSi、Geのいずれかの単元素または複合元素からなる材料を採用することができる。具体的には、PbSiO系(PbSi、PbSi)、PbGeO系(PbGe、PbGe)、BiSiO系(BiSi、BiSi)、BiGeO系(BiGe、BiSi)、ZrGeO、HfGeO、VgeO、WGeO、VSiO、WSiO等が挙げられる。なお、AサイトにZr、Hf、V、Wを用いた場合は、強誘電体の酸素欠損の抑制効果が有る。 As such a paraelectric material, for example, an oxide containing Si or Ge in the constituent elements, or an oxide containing Si and Ge in the constituent elements can be adopted. The oxide is a paraelectric material represented by ABO X or BO X , and the A site is composed of any single element or complex element of Pb, Bi, Hf, Zr, V, and W, and the B site A material composed of a single element or a complex element of either Si or Ge can be used. Specifically, PbSiO-based (Pb 5 Si 3 O X, Pb 2 Si 1 O X), PbGeO system (Pb 5 Ge 3 O X, Pb 2 Ge 1 O X), BiSiO system (Bi 4 Si 3 O X , Bi 2 Si 1 O X ), BiGeO-based (Bi 4 Ge 3 O X , Bi 2 Si 1 O X ), ZrGeO X , HfGeO X , VgeO X , WGeO X , VSiO X , WSiO X and the like. When Zr, Hf, V, and W are used for the A site, there is an effect of suppressing oxygen deficiency in the ferroelectric.

次に、必要に応じて、原材料体30を乾燥および仮焼成する。   Next, if necessary, the raw material body 30 is dried and temporarily fired.

次に、図1(C)および図1(D)に示すように、原材料体30を熱処理することにより、原材料体30を結晶化させてセラミックス膜40を形成する。一般に、ゾルゲル原料は、MOD原料に比べて、結晶化温度が低い。また、ゾルゲル原料は、MOD原料に比べて、結晶核の形成速度および結晶成長速度が速い。従って、これらの混合物である原材料体30の結晶化過程では、ゾルゲル原料の結晶化がMOD原料の結晶化より先行して進むことにより、ゾルゲル原料により形成される結晶核の間隙にMOD原料が残ることになる。すると、ゾルゲル原料の結晶核の間隙においてMOD原料は独立に結晶化が進行し、間隙が埋められていく。また、ゾルゲル原料とMOD原料とでは、結晶の配向しやすい方向が異なる。従って、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、形成されるセラミックス膜40においては、表面モフォロジーが良好なものとなる。   Next, as shown in FIGS. 1C and 1D, the raw material body 30 is heat-treated to crystallize the raw material body 30 to form the ceramic film 40. In general, the sol-gel raw material has a lower crystallization temperature than the MOD raw material. The sol-gel raw material has a higher crystal nucleus formation rate and crystal growth rate than the MOD raw material. Therefore, in the crystallization process of the raw material body 30 which is a mixture of these, the crystallization of the sol-gel raw material proceeds prior to the crystallization of the MOD raw material, so that the MOD raw material remains in the gap between the crystal nuclei formed by the sol-gel raw material. It will be. Then, crystallization of the MOD raw material proceeds independently in the gap between the crystal nuclei of the sol-gel raw material, and the gap is filled. The sol-gel raw material and the MOD raw material differ in the direction in which crystals are easily oriented. Therefore, in the crystallization process of both raw materials, the growth is blocked and a fine crystal grows. As a result, the formed ceramic film 40 has good surface morphology.

また、本実施の形態の製造方法では、この熱処理の昇温過程において100℃以下の低温領域において2気圧以上の加圧状態としている。これは、例えば、PbZrTiO系(以下、PZTという)の複合酸化物においてはPbが、比較的低温で酸素と結合して雰囲気中に飛散しやすいことが知られており(電気化学便覧第4版、128頁、丸善、1985年発行を参照)、かかる金属材料が雰囲気中に飛散するのを防止することを目的とするものである。なお、かかる熱処理において、昇温前に2気圧以上の加圧状態としてもよい。   Further, in the manufacturing method of the present embodiment, a pressurized state of 2 atm or more is set in a low temperature region of 100 ° C. or lower in the temperature rising process of the heat treatment. This is because, for example, in a PbZrTiO-based (hereinafter referred to as PZT) composite oxide, it is known that Pb binds to oxygen at a relatively low temperature and is easily scattered in the atmosphere (Electrochemical Handbook 4th Edition). 128, Maruzen, published in 1985), which is intended to prevent the metal material from scattering into the atmosphere. In this heat treatment, a pressurized state of 2 atm or more may be applied before the temperature rise.

また、本実施の形態では、かかる熱処理を体積比10%以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。   In this embodiment mode, since the heat treatment is performed in an atmosphere containing oxygen with a volume ratio of 10% or less, the metal material can be prevented from being desorbed in combination with oxygen. It is possible to further enhance the effect of preventing scattering.

さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。   Further, in such heat treatment, the temperature raising process can be performed in a pressurized state with respect to the atmospheric pressure as described above, and the temperature lowering process can be performed in a reduced pressure state with respect to the pressurized state. This prevents the metal material from being detached from the raw material body by pressurization during the temperature rising process, and impurities such as surplus materials contained in the atmosphere by reducing the pressure from the pressurized state during the temperature lowering process. Can be prevented from adhering to the ceramic film and the generation of a deteriorated layer in the ceramic film.

なお、本実施の形態の手法は、Pbと同様に低温領域で酸素と結合して雰囲気中に飛散しやすいBiを含んでいる例えば、BiLaTiO系(以下、BLTという)、BiTiO系(以下、BITという)、およびSrBiTaO系(以下、SBTという)の複合酸化物の結晶化においても有効である。   Note that the method of the present embodiment includes Bi that is easily bonded to oxygen in the low temperature region and diffuses into the atmosphere in the same manner as Pb, for example, BiLaTiO (hereinafter referred to as BLT), BiTiO (hereinafter referred to as BIT). And SrBiTaO-based (hereinafter referred to as SBT) composite oxides.

さらに、上記熱処理では、昇温過程において、下部電極20とセラミックス膜40との間に下部合金膜24を形成することができる。この下部合金膜24は、下部電極20を構成する金属元素と原材料体30に含まれる金属元素の合金により構成される。このとき、原材料体30に複合酸化物の化学量論的組成に対して過剰に含まれるPbやBiなどの金属材料の添加物が、下部合金膜24の材料となる。   Further, in the heat treatment, the lower alloy film 24 can be formed between the lower electrode 20 and the ceramic film 40 in the temperature rising process. The lower alloy film 24 is made of an alloy of a metal element constituting the lower electrode 20 and a metal element contained in the raw material body 30. At this time, an additive of a metal material such as Pb or Bi excessively contained in the raw material body 30 with respect to the stoichiometric composition of the composite oxide becomes a material of the lower alloy film 24.

ここで、例えば、PZTにおいては、Ptを下部電極20の材料として選択した場合、下部電極20の格子定数(a,b,c:3.96)とセラミックス膜40の格子定数(a,b:4.04、c:4.14)とが一致しないため、界面において格子不整合による歪みが発生する。この歪みは、強誘電体キャパシタの疲労特性などに影響を及ぼすため、できるだけ低減されることが望ましい。PZTのセラミックス膜40に対して格子定数が近い物質としてはPbPt(a,b,c:4.05)が挙げられる。PbとPtからなる合金化合物としては、PbPtの他に、PbPt(a,b:4.24、c:5.48)、PbPt(a,b:6.934、c:5.764)、PbPt(a,b:6.64、c:5.97)が考えられるが、PbPtの格子定数(a,b,c:4.05)は、PZTのセラミックス膜40の格子定数(a,b:4.04、c:4.14)とのミスマッチが少ないため、下部合金膜24として好適である。このように考えると、下部合金膜24に好適なPbは価数が高いことが必要であり、価数の高いPbの酸化物PbOやPbは、原材料体30の結晶化温度に対して低温領域で蒸気となりやすい。すなわち、下部合金膜24の生成プロセスは、価数の高い金属材料を有効に使うために、低温領域で行う必要がある。 Here, for example, in PZT, when Pt is selected as the material of the lower electrode 20, the lattice constant (a, b, c: 3.96) of the lower electrode 20 and the lattice constant (a, b: 4.04, c: 4.14) does not match, and distortion due to lattice mismatch occurs at the interface. Since this distortion affects the fatigue characteristics of the ferroelectric capacitor, it is desirable to reduce it as much as possible. PbPt 3 (a, b, c: 4.05) is an example of a substance having a lattice constant close to that of the PZT ceramic film 40. As alloy compounds composed of Pb and Pt, in addition to PbPt 3 , PbPt (a, b: 4.24, c: 5.48), Pb 2 Pt (a, b: 6.934, c: 5.764), Pb 4 Pt (a, b: 6.64, c: 5.97) are considered, but the lattice constant (a, b, c: 4.05) of PbPt 3 is the same as that of the PZT ceramic film 40 (a, b: 4.04, c: 4.14). Since there are few mismatches, it is suitable as the lower alloy film 24. In view of this, Pb suitable for the lower alloy film 24 needs to have a high valence, and Pb oxides PbO 2 and Pb 3 O 4 having a high valence have a crystallization temperature of the raw material body 30. On the other hand, it tends to be steam at low temperatures. That is, the production process of the lower alloy film 24 needs to be performed in a low temperature region in order to effectively use a metal material having a high valence.

そこで、本実施の形態の熱処理では、100℃/分以下の低い昇温速度で昇温を行うことにより、約100℃〜200℃の低温領域で図1(C)に示すように、下部電極20と結晶化中の原材料体30との間に下部合金膜24が形成される。この下部合金膜24の存在によって、各層間の界面の格子不整合による歪みが緩和され、結晶化されたセラミックス膜40の表面モフォロジーの改善、および最終的に製造される強誘電体キャパシタの疲労特性の向上に寄与する。   Therefore, in the heat treatment of the present embodiment, the lower electrode is formed at a low temperature range of about 100 ° C. to 200 ° C. as shown in FIG. A lower alloy film 24 is formed between 20 and the raw material body 30 being crystallized. Due to the presence of the lower alloy film 24, distortion due to lattice mismatch at the interface between the layers is alleviated, the surface morphology of the crystallized ceramic film 40 is improved, and the fatigue characteristics of the finally manufactured ferroelectric capacitor It contributes to the improvement.

そして、かかる熱処理では、下部合金膜24の形成プロセスを経て、さらに昇温を行うことにより原材料体30を結晶化させて下部合金膜24の上にセラミックス膜40が形成される。   In this heat treatment, the raw material body 30 is crystallized by further raising the temperature through the formation process of the lower alloy film 24, and the ceramic film 40 is formed on the lower alloy film 24.

このように、本実施の形態の強誘電体キャパシタの製造方法では、原材料体30の結晶化の熱処理がセラミックス膜40と下部電極20との界面の格子不整合を改善する下部合金膜24の形成プロセスを伴うことを特徴とする。   As described above, in the method of manufacturing the ferroelectric capacitor according to the present embodiment, the lower alloy film 24 is formed in which the heat treatment for crystallization of the raw material body 30 improves the lattice mismatch at the interface between the ceramic film 40 and the lower electrode 20. It is characterized by a process.

そして最終的には、図1(E)に示すように、セラミックス膜40の上に上部電極50を形成することにより強誘電体キャパシタを得る。この上部電極50の材料や形成方法は、下部電極20と同様のものを適用することができる。   Finally, as shown in FIG. 1E, the upper electrode 50 is formed on the ceramic film 40 to obtain a ferroelectric capacitor. The material and forming method of the upper electrode 50 can be the same as those of the lower electrode 20.

以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。さらに、かかる熱処理の昇温過程の低温領域で下部合金膜24を形成することができるため、この下部合金膜24によってセラミックス膜40の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。   As described above, according to the method for manufacturing a ferroelectric capacitor in accordance with the present embodiment, it is possible to prevent desorption of the complex oxide material into the atmosphere by heat treatment in a pressurized state and a low oxygen state. it can. Furthermore, since the lower alloy film 24 can be formed in the low temperature region of the temperature raising process of the heat treatment, the lower alloy film 24 can relieve the distortion at the interface of the ceramic film 40 and improve the surface morphology. In addition, the electrical characteristics of the capacitor can be improved.

なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に上部電極50までの各層を形成した後に、ポストアニールとして2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜40と上部電極50および下部電極20との界面状態が改善され、強誘電体特性の回復を図ることができる。   In the method for manufacturing a ferroelectric capacitor according to the present embodiment, after forming each layer up to the upper electrode 50 on the substrate 10, the ferroelectric characteristics are exhibited in a state of being pressurized to 2 atm or more as post-annealing. Heat treatment for recovery can be performed. As a result, the interface state between the ceramic film 40 and the upper electrode 50 and the lower electrode 20 is improved, and the ferroelectric characteristics can be recovered.

さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に上部電極50までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。   Furthermore, in the method for manufacturing a ferroelectric capacitor according to the present embodiment, after forming each layer up to the upper electrode 50 on the substrate 10, the ferroelectric capacitor is patterned by etching or the like, and then post-annealed to 2 atm or more. A heat treatment can be performed to restore the ferroelectric properties in a pressurized state. Thereby, the process damage in the etching process can be recovered.

なお、これらのポストアニールは、FA(ファーネス)を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。   In addition, these post-annealing may be performed slowly using FA (furnace), or may be performed rapidly using a rapid thermal annealing method.

なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。   Note that the various heat treatments described above can be performed in an atmosphere inert to the vapor generation of the metal material constituting the composite oxide, such as nitrogen, argon, or xenon. By performing the heat treatment in such an atmosphere, the effect of suppressing vapor generation of the metal material constituting the composite oxide is further enhanced.

また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。   In addition, a plurality of stages of pressurization can be performed in at least one of the temperature increasing process and the temperature decreasing process of the various heat treatments described above.

以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。   Hereinafter, more detailed examples of the manufacturing method according to the present embodiment will be described with reference to the drawings.

(実施例1)
本実施例では、Pt電極が形成された所与の基体上に、Pb(Zr0.35、Ti0.65)O3をスピンコート法を用いて成膜して検討を行った。
Example 1
In this example, a study was conducted by forming a film of Pb (Zr 0.35 , Ti 0.65 ) O 3 on a given substrate on which a Pt electrode was formed by using a spin coating method.

本実施例では、PZT(Zr/Ti=35/65)の化学量論的組成にそれぞれ調整されたゾルゲル溶液とMOD溶液との混合物にモル比で5%過剰となるようにPbを添加した原材料溶液を用いた。Pbの添加物は、Pt電極とPZT膜との界面にPbPtを形成するために用いるものである。 In this example, a raw material in which Pb was added to a mixture of a sol-gel solution and a MOD solution each adjusted to a stoichiometric composition of PZT (Zr / Ti = 35/65) so that the molar ratio was 5% excess. The solution was used. The Pb additive is used to form PbPt 3 at the interface between the Pt electrode and the PZT film.

そして、これらの原料溶液を、スピンコーティング(3000rpm、30秒)して400℃で5分間、原料溶液を仮焼成する工程を3回繰り返して、Pt電極上に150nmの原材料体を形成した。次に、図2に示すように、FA(ファーネス)を用いて2気圧に加圧され、かつ体積比1%の酸素を含む雰囲気中で、650℃まで昇温を行い、30分間の熱処理をして原材料体を結晶化させてペロブスカイト構造のPZT膜を得た。この昇温過程においては、約100℃〜200℃の低温領域でPt電極のPtと原材料体中のPbとの合金であるPbPt膜を形成するために、昇温レートを20℃/分とした。 These raw material solutions were spin-coated (3000 rpm, 30 seconds), and the process of pre-baking the raw material solution at 400 ° C. for 5 minutes was repeated three times to form a 150 nm raw material body on the Pt electrode. Next, as shown in FIG. 2, the temperature is raised to 650 ° C. in an atmosphere containing oxygen at a volume ratio of 1% using FA (furnace), and a heat treatment for 30 minutes is performed. Then, the raw material body was crystallized to obtain a PZT film having a perovskite structure. In this temperature rising process, in order to form a PbPt 3 film that is an alloy of Pt of the Pt electrode and Pb in the raw material body in a low temperature region of about 100 ° C. to 200 ° C., the temperature rising rate is set to 20 ° C./min. did.

図3は、このとき得られたPZT膜の表面の顕微鏡写真である。これによると、平均粒径が約50nmの微細な結晶が均一的に分布し、表面モフォロジーが良好であることが分かる。これは、Pt電極とPZT膜との界面に形成されたPbPt層によって界面の格子不整合が低減され、さらに加圧状態および低酸素状態の条件下で行う熱処理によってPZT膜の結晶化中におけるPbの脱離を防止したことによるものと考えられる。 FIG. 3 is a micrograph of the surface of the PZT film obtained at this time. According to this, it can be seen that fine crystals having an average particle diameter of about 50 nm are uniformly distributed and the surface morphology is good. This is because the lattice mismatch at the interface is reduced by the PbPt 3 layer formed at the interface between the Pt electrode and the PZT film, and further, during the crystallization of the PZT film by the heat treatment performed under conditions of a pressurized state and a low oxygen state. This is thought to be due to the prevention of Pb desorption.

また、かかるPZT膜についてラマン散乱スペクトルを測定した。さらに、本測定における従来技術との比較のために、図4に示すように、加圧を行わずに、大気中においてラピッド・サーマル・アニール法(以下、従来法1)による熱処理を行って結晶化されたPZT膜についてのラマン散乱スペクトルについても測定を行った。すると、図5(A)及び図5(B)に示すように、本実施例の製造方法に係るPZT膜と従来法1によるPZT膜とでは、500R/cm−1〜700R/cm−1におけるスペクトル形状に違いが見られる。これは、従来法1によるPZT膜では、異相が発生しているためである。図5(C)は、従来法1によるPZT膜の測定結果における500R/cm−1〜700R/cm−1のスペクトル形状の拡大図である。従来法1によるPZT膜では、図5(C)に示すように、PZTの異相や変質層の発生を示すピークがあることが分かる。このような顕著な違いが見られる原因は、加圧及び低酸素状態での熱処理により、Pbの蒸気発生を抑えたことによるPZT結晶化過程での組成変動を低減した効果が大きいと考えられる。 Moreover, the Raman scattering spectrum was measured about this PZT film | membrane. Further, for comparison with the prior art in this measurement, as shown in FIG. 4, a crystal is obtained by performing a heat treatment by a rapid thermal annealing method (hereinafter, “conventional method 1”) in the atmosphere without applying pressure. Measurement was also performed on the Raman scattering spectrum of the converted PZT film. Then, as shown in FIGS. 5A and 5B, the PZT film according to the manufacturing method of this example and the PZT film according to the conventional method 1 have 500 R / cm −1 to 700 R / cm −1 . There is a difference in spectral shape. This is because a heterogeneous phase is generated in the PZT film according to the conventional method 1. Figure 5 (C) is an enlarged view of the spectral shape of 500R / cm -1 ~700R / cm -1 in the measurement results of the PZT film by the conventional method 1. It can be seen that the PZT film according to the conventional method 1 has a peak indicating the generation of a heterogeneous phase of PZT or an altered layer, as shown in FIG. The reason why such a significant difference is seen is considered to be due to the large effect of reducing the composition variation in the PZT crystallization process by suppressing the vapor generation of Pb by the heat treatment in the pressurized and low oxygen state.

次に、本実施例では、結晶化されたPZT膜の上に上部電極としてPt電極を形成し、その後2気圧に加圧した状態でポストアニールを行い、強誘電体キャパシタを作製し、強誘電体特性の評価を行った。   Next, in this example, a Pt electrode is formed on the crystallized PZT film as an upper electrode, and then post-annealing is performed in a state where the pressure is increased to 2 atm to produce a ferroelectric capacitor. Body characteristics were evaluated.

図6は、本実施例の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示すものである。図6に示すように、本実施例の強誘電体キャパシタにおいては、2V以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。また、この強誘電体キャパシタは、分極値Prが約30μC/cmとなり、良好な分極特性を示すことが分かった。 FIG. 6 shows the hysteresis characteristics of the ferroelectric capacitor obtained by the manufacturing method of this example. As shown in FIG. 6, in the ferroelectric capacitor of this example, a hysteresis shape with good squareness that saturates at a low voltage of 2 V or less was obtained. Further, it was found that this ferroelectric capacitor had a polarization value Pr of about 30 μC / cm 2 and exhibited good polarization characteristics.

次に、本実施例の製造方法で得られた強誘電体キャパシタと従来法1の製造方法で得られたPZT膜上に上部電極を形成した強誘電体キャパシタについて、疲労特性についての検討を行った。図7(A)及び図7(B)は、これらの強誘電体キャパシタに対して、2V、66Hzの三角波パルスを10回与えた後に、1.5V、500kHzの方形波パルスを10回以上与えて分極反転を行った疲労試験前後のヒステリシス特性を示す図である。図7(A)は、本実施例の製造方法により得られたキャパシタについて示すものであり、図7(B)は、従来法1により得られたキャパシタについて示すものである。図7(A)によれば、本実施例により得られるキャパシタにおいては、試験前後においてヒステリシス形状の変化は見られない。これに対して、図7(B)によれば、従来法1により得られるキャパシタにおいては、試験後のヒステリシス形状において分極特性が低下しているのが分かる。これは、本実施例の製造方法がPZT膜の結晶化プロセスにおいてPbPt合金膜の形成プロセスを伴うことにより、PZT膜の下部電極側界面において格子不整合による歪みが緩和されていることを示している。 Next, the fatigue characteristics of the ferroelectric capacitor obtained by the manufacturing method of this example and the ferroelectric capacitor in which the upper electrode was formed on the PZT film obtained by the manufacturing method of the conventional method 1 were examined. It was. FIGS. 7 (A) and 7 (B), relative to those of the ferroelectric capacitor, 2V, after giving 10 times the triangular wave pulses of 66 Hz, 1.5V, more than 10 8 times 500kHz of the square-wave pulse It is a figure which shows the hysteresis characteristic before and behind the fatigue test which gave the polarization reversal. FIG. 7A shows a capacitor obtained by the manufacturing method of this example, and FIG. 7B shows a capacitor obtained by the conventional method 1. FIG. According to FIG. 7A, in the capacitor obtained by this example, no change in the hysteresis shape is observed before and after the test. On the other hand, according to FIG. 7B, it can be seen that in the capacitor obtained by the conventional method 1, the polarization characteristics are degraded in the hysteresis shape after the test. This indicates that the distortion due to lattice mismatch is mitigated at the lower electrode side interface of the PZT film because the manufacturing method of the present example involves the formation process of the PbPt 3 alloy film in the crystallization process of the PZT film. ing.

以上のように、本実施の形態の製造方法では、セラミックス膜の結晶化工程における加圧および低酸素状態での下部合金膜形成プロセスを伴う熱処理によって、セラミックス膜が良好な表面モフォロジーを有し、これを含む強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。   As described above, in the manufacturing method of the present embodiment, the ceramic film has a good surface morphology due to the pressure in the crystallization process of the ceramic film and the heat treatment accompanying the lower alloy film forming process in the low oxygen state, It was confirmed that the ferroelectric capacitor including this has good hysteresis characteristics and fatigue characteristics.

(実施例2)
本実施例では、原料溶液をゾルゲル溶液とMOD溶液との混合物とした場合に加えて、比較例としてゾルゲル溶液単体、またはMOD溶液単体とした場合について、それぞれPt電極上にスピンコート法を用いて形成したPZT膜の特性についての検討を行った。各原料溶液は、PZT(Zr/Ti=35/65)の化学量論的組成にそれぞれ調整されたものに、モル比で5%過剰となるようにPbを添加したものを用いた。結晶化のための熱処理は、それぞれの原料溶液が塗布された原材料体にFAを用いて2気圧に加圧され、かつ体積比1%の酸素を含む雰囲気中で、650℃まで昇温を行い、30分間の加熱を行った。
(Example 2)
In this example, in addition to the case where the raw material solution is a mixture of a sol-gel solution and a MOD solution, as a comparative example, the sol-gel solution alone or the MOD solution alone is used by using a spin coating method on the Pt electrode. The characteristics of the formed PZT film were examined. Each raw material solution was prepared by adding Pb so that the molar ratio was 5% excess to those adjusted to the stoichiometric composition of PZT (Zr / Ti = 35/65). In the heat treatment for crystallization, the raw material body to which each raw material solution is applied is pressurized to 2 atm using FA and heated to 650 ° C. in an atmosphere containing 1% by volume of oxygen. For 30 minutes.

図8(A)〜図8(C)は、本実施例において得られたPZT膜の表面を観察した顕微鏡写真である。図8(A)は、原料溶液としてMOD溶液のみを用いたPZT膜、図8(B)は、原料溶液としてゾルゲル溶液とMOD溶液との混合物を用いたPZT膜、図8(C)は、原料溶液としてゾルゲル溶液のみを用いたPZT膜の表面モフォロジーを示す。   8A to 8C are photomicrographs obtained by observing the surface of the PZT film obtained in this example. 8A shows a PZT film using only a MOD solution as a raw material solution, FIG. 8B shows a PZT film using a mixture of a sol-gel solution and a MOD solution as a raw material solution, and FIG. The surface morphology of a PZT film using only a sol-gel solution as a raw material solution is shown.

図8(A)〜図8(C)に示す顕微鏡写真では、MOD溶液のみ、およびゾルゲル溶液のみの場合に比べて、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうが粒径が小さく、微細な結晶が均一に分布した表面モフォロジーとなることが分かる。   In the micrographs shown in FIGS. 8 (A) to 8 (C), the particle size is smaller when the mixture of the sol-gel solution and the MOD solution is used than when only the MOD solution and only the sol-gel solution are used. It can be seen that the surface morphology is such that fine crystals are uniformly distributed.

また、本実施例では、ゾルゲル溶液とMOD溶液との混合物を原材料溶液とするPZT膜について、ゾルゲル溶液とMOD溶液との混合比をモル比において、2:1、1:1、1:2と変化させた場合に得られるPZT膜の特性を検討した。   Further, in this example, for a PZT film using a mixture of a sol-gel solution and a MOD solution as a raw material solution, the mixing ratio of the sol-gel solution and the MOD solution is 2: 1, 1: 1, 1: 2 in molar ratio. The characteristics of the PZT film obtained when changed were investigated.

図9(A)〜図9(E)は、このとき得られたPZT膜の表面を観察した顕微鏡写真である。なお、図9(A)および図9(E)には、本実施例のPZT膜の比較例として、上記において作製したゾルゲル溶液のみを原料溶液としたPZT膜、およびMOD溶液のみを原料溶液としたPZT膜の顕微鏡写真についても示されている。   FIG. 9A to FIG. 9E are micrographs obtained by observing the surface of the PZT film obtained at this time. 9A and 9E show, as comparative examples of the PZT film of this example, a PZT film using only the sol-gel solution prepared above as a raw material solution, and only a MOD solution as a raw material solution. A micrograph of the PZT film is also shown.

図9(A)〜図9(E)によれば、ゾルゲル溶液とMOD溶液との混合物により得られるPZT膜は、平均粒径が30nm〜70nmと小さいのに対して、ゾルゲル溶液のみから得られるPZT膜では、平均粒径が100nm、MOD溶液のみから得られるPZT膜では、平均粒径が2μmと大きくなることが分かる。すなわち、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうが、ゾルゲル溶液のみ、あるいはMOD溶液のみの場合に比べて、微細な結晶が均一に分布した良好な表面モフォロジーを有する。これは、ゾルゲル溶液のみの場合、およびMOD溶液のみの場合は、初期結晶核の発生密度に違いがあるが、この初期結晶核に従って結晶化が進行するため、結晶の粒径が大きくなっていくものと考えられる。しかし、ゾルゲル溶液とMOD溶液との混合物を使用すると、ゾルゲル溶液によって初期結晶核が高密度で形成され、その間隙を埋めるように、MOD溶液が結晶化していくため、結晶の粒径が微細になるものと考えられる。   According to FIGS. 9A to 9E, the PZT film obtained by the mixture of the sol-gel solution and the MOD solution is obtained only from the sol-gel solution, whereas the average particle size is as small as 30 nm to 70 nm. It can be seen that the PZT film has an average particle diameter of 100 nm, and the PZT film obtained only from the MOD solution has an average particle diameter of 2 μm. That is, the case where the mixture of the sol-gel solution and the MOD solution is used has a good surface morphology in which fine crystals are uniformly distributed as compared with the case where only the sol-gel solution or only the MOD solution is used. This is because, in the case of only the sol-gel solution and the case of only the MOD solution, the generation density of the initial crystal nuclei is different, but since the crystallization proceeds according to the initial crystal nuclei, the crystal grain size increases. It is considered a thing. However, when a mixture of a sol-gel solution and a MOD solution is used, the initial crystal nuclei are formed with high density by the sol-gel solution, and the MOD solution is crystallized so as to fill the gap. It is considered to be.

次に、上記PZT膜のそれぞれに上部電極を形成した強誘電体キャパシタについての電気的特性を調べた。図10(B)〜図10(D)は、本実施例により得られた強誘電体キャパシタのヒステリシス特性を示す図である。なお、図10(A)は、ゾルゲル溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。また、図10(E)は、MOD溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。   Next, the electrical characteristics of the ferroelectric capacitor having the upper electrode formed on each of the PZT films were examined. FIG. 10B to FIG. 10D are diagrams showing hysteresis characteristics of the ferroelectric capacitor obtained by this example. FIG. 10A is a diagram showing the hysteresis characteristics of the ferroelectric capacitor when only the sol-gel solution is used. FIG. 10E is a diagram showing hysteresis characteristics of the ferroelectric capacitor when only the MOD solution is used.

図10(A)〜図10(E)によれば、ゾルゲル溶液とMOD溶液との混合物を原料溶液とする強誘電体キャパシタにおいては、いずれの混合比においても、ゾルゲル溶液のみ、およびMOD溶液のみを原料溶液とする強誘電体キャパシタに比べて、2V以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。   10A to 10E, in a ferroelectric capacitor using a mixture of a sol-gel solution and a MOD solution as a raw material solution, only the sol-gel solution and only the MOD solution at any mixing ratio. As compared with a ferroelectric capacitor using as a raw material solution, a hysteresis shape with good squareness that is saturated at a low voltage of 2 V or less was obtained.

従って、本実施例によれば、原料溶液中のゾルゲル溶液とMOD溶液との混合比は、モル比において1:2〜2:1の範囲において、セラミックス膜の表面モフォロジーを改善することができるとともに、角型性の良いヒステリシス形状を有する強誘電体キャパシタを製造することができることが確認された。   Therefore, according to the present embodiment, the mixing ratio of the sol-gel solution and the MOD solution in the raw material solution can improve the surface morphology of the ceramic film in a molar ratio of 1: 2 to 2: 1. It was confirmed that a ferroelectric capacitor having a hysteresis shape with good squareness can be manufactured.

さらに、本実施例では、ゾルゲル溶液とMOD溶液の混合物(混合比1:1)から得られたPZT膜を有する強誘電体キャパシタについての温度特性を検証した。温度特性の測定は、25℃〜100℃の範囲でヒステリシス特性を測定し、その結果が図11(A)〜図11(D)に示される。図11(A)〜図11(D)によれば、本実施例の製造方法により得られる強誘電体キャパシタは、100℃という高温下であっても、ヒステリシス形状にほとんど変化が見られない良好な温度特性を有することが分かった。   Further, in this example, the temperature characteristics of a ferroelectric capacitor having a PZT film obtained from a mixture of sol-gel solution and MOD solution (mixing ratio 1: 1) were verified. The temperature characteristics are measured by measuring hysteresis characteristics in the range of 25 ° C. to 100 ° C., and the results are shown in FIGS. 11 (A) to 11 (D). According to FIGS. 11 (A) to 11 (D), the ferroelectric capacitor obtained by the manufacturing method of this example is good in that the hysteresis shape hardly changes even at a high temperature of 100 ° C. It was found to have a good temperature characteristic.

図12は、これらの結果に基づき、縦軸を規格化した分極値Pr[(μC/cm]、横軸を温度[℃]としてプロットしたものである。図12によると、従来技術により作製されるPZT膜を有する強誘電体キャパシタでは、温度上昇につれて分極値が劣化していくのに対し、本実施例の手法により作製されるPZT膜を有する強誘電体キャパシタでは、温度変化に対してほぼ一定の分極値を示し、PZTのバルクと同様の良好な温度特性が得られた。 FIG. 12 is a plot of the polarization value Pr 2 [(μC / cm 2 ) 2 ] normalized on the vertical axis and the temperature [° C.] on the horizontal axis based on these results. According to FIG. 12, in the ferroelectric capacitor having the PZT film manufactured by the conventional technique, the polarization value deteriorates as the temperature rises, whereas the ferroelectric capacitor having the PZT film manufactured by the method of this embodiment is used. The body capacitor showed a substantially constant polarization value with respect to the temperature change, and good temperature characteristics similar to those of the PZT bulk were obtained.

(実施例3)
本実施例では、Pr(Zr,Ti)Oの原料溶液中のZr/Ti比の依存性について検証した。具体的には、上記した実施例1、2では、Zr/Ti比を35/65とした原料溶液を用いたが、本実施例では、Zr/Ti比を20/80とした原料溶液を用い、MOD溶液のみを原料溶液とした場合、ゾルゲル溶液とMOD溶液との混合物(混合比1:1)を原料溶液とした場合について作製したPZT膜を有する強誘電体キャパシタの電気的特性の比較を行った。
(Example 3)
In this example, the dependency of the Zr / Ti ratio in the raw material solution of Pr (Zr, Ti) O 3 was verified. Specifically, in Examples 1 and 2 described above, a raw material solution having a Zr / Ti ratio of 35/65 was used, but in this example, a raw material solution having a Zr / Ti ratio of 20/80 was used. Comparison of electrical characteristics of ferroelectric capacitors having a PZT film produced when only a MOD solution was used as a raw material solution and a mixture of a sol-gel solution and a MOD solution (mixing ratio 1: 1) was used as a raw material solution went.

図13(A)および図13(B)は、これらの強誘電体キャパシタのヒステリシス特性を示す図である。図13(A)および図13(B)によれば、Zr/Ti比を20/80とした場合においても、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうがMOD溶液のみを用いた場合に比べて、低電圧で飽和する角型性の良いヒステリシス形状となる。すなわち、本実施例によれば、ゾルゲル溶液とMOD溶液との混合物を原料溶液とする製造方法は、Zr/Ti比を変更しても有効であることが確認できる。   FIG. 13A and FIG. 13B are diagrams showing the hysteresis characteristics of these ferroelectric capacitors. According to FIG. 13A and FIG. 13B, even when the Zr / Ti ratio is 20/80, when the mixture of the sol-gel solution and the MOD solution is used, only the MOD solution is used. Compared to the above, it becomes a hysteresis shape with good squareness that saturates at a low voltage. That is, according to this example, it can be confirmed that the production method using the mixture of the sol-gel solution and the MOD solution as the raw material solution is effective even when the Zr / Ti ratio is changed.

(実施例4)
本実施例では、上記実施例1で説明した製造方法において、PZT膜を結晶化する際の熱処理の温度を580℃、425℃と低温化した場合の強誘電体キャパシタの電気的特性への影響を検証した。
Example 4
In this example, in the manufacturing method described in Example 1 above, the influence on the electrical characteristics of the ferroelectric capacitor when the temperature of the heat treatment for crystallizing the PZT film is lowered to 580 ° C. and 425 ° C. Verified.

図14(A)および図14(B)は、580℃および425℃の熱処理で結晶化されたPZT膜を有する強誘電体キャパシタのヒステリシス特性を示す図である。図14(A)および図14(B)によれば、結晶化温度を低下させた場合でも十分に実用化レベルに達したヒステリシス特性を有する強誘電体キャパシタが得られることが分かった。   FIGS. 14A and 14B are diagrams showing hysteresis characteristics of a ferroelectric capacitor having a PZT film crystallized by heat treatment at 580 ° C. and 425 ° C. FIG. According to FIGS. 14A and 14B, it was found that a ferroelectric capacitor having a hysteresis characteristic sufficiently reaching a practical level can be obtained even when the crystallization temperature is lowered.

[第2の実施形態]
図15は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。なお、第1の実施形態で説明した図1と実質的に同様の機能を有する部材には、同一符号を付し、詳細な説明を省略する。
[Second Embodiment]
FIG. 15 is a cross-sectional view schematically showing the manufacturing process of the ferroelectric capacitor according to the present embodiment. Note that members having substantially the same functions as those in FIG. 1 described in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

本実施の形態に係る強誘電体キャパシタの製造方法では、セラミックス膜の上下界面に合金膜を形成する工程を別途設けて、強誘電体キャパシタの疲労特性を向上させるとともに、セラミックス膜の結晶化をラピッド・サーマル・アニール法を用いた熱処理によって行い、セラミックス膜の結晶配向性の向上を図った。   In the method for manufacturing a ferroelectric capacitor according to the present embodiment, a process for forming an alloy film is separately provided on the upper and lower interfaces of the ceramic film to improve the fatigue characteristics of the ferroelectric capacitor and to crystallize the ceramic film. The crystal orientation of the ceramic film was improved by heat treatment using rapid thermal annealing.

本実施の形態の製造工程では、まず、図15(A)に示すように、基体10の上に下部電極20を形成し、続いて、下部電極20の上に、複合酸化物(例えば、PZT、BIT、BLT、SBTなど)を構成する金属材料(例えば、Pb、Biなど)の酸化物(例えば、PbO、BiOなど)を含む酸化膜22を形成する。 In the manufacturing process of the present embodiment, first, as shown in FIG. 15A, the lower electrode 20 is formed on the substrate 10, and subsequently, a composite oxide (for example, PZT) is formed on the lower electrode 20. , BIT, BLT, SBT, etc.), an oxide film 22 containing an oxide (eg, PbO 2 , BiO 2, etc.) of a metal material (eg, Pb, Bi, etc.) is formed.

次に、図15(B)に示すように、この酸化膜22を2気圧以上に加圧された状態で熱処理を行い、下部電極20の金属材料(例えば、Pt、Irなど)と、複合酸化物を構成する金属材料(例えば、Pb、Biなど)との化合物からなる下部合金膜24を形成する。この下部合金膜24を形成するための熱処理は、複合酸化物を構成する金属材料の雰囲気中への飛散を防止するために、後述するセラミックス膜40の結晶化のための熱処理に比べて低い温度で行われる。   Next, as shown in FIG. 15B, heat treatment is performed in a state where the oxide film 22 is pressurized to 2 atm or more, and the metal material (for example, Pt, Ir, etc.) of the lower electrode 20 and the composite oxidation are performed. A lower alloy film 24 made of a compound with a metal material (for example, Pb, Bi, etc.) constituting the object is formed. The heat treatment for forming the lower alloy film 24 is performed at a lower temperature than the heat treatment for crystallization of the ceramic film 40 described later in order to prevent the metal material constituting the composite oxide from scattering into the atmosphere. Done in

次に、図15(C)に示すように、下部合金膜24の上に原材料体30を形成する。この原材料体30にも、第1の実施形態の場合と同様に、ゾルゲル原料とMOD原料とを含むことができる。また、原材料体30において、ゾルゲル原料とMOD原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には前記化学量論的組成に対して5%以下の複合酸化物に含まれる金属材料(例えば、Pb、Bi)が過剰に含まれていることが望ましい。なお、本実施形態の製造方法では、原材料体30の形成前に下部合金膜24が形成されているため、複合酸化物に含まれる金属材料を原材料体30に過剰添加しなくてもよい。   Next, as shown in FIG. 15C, a raw material body 30 is formed on the lower alloy film 24. This raw material body 30 can also contain a sol-gel raw material and a MOD raw material, as in the case of the first embodiment. Further, in the raw material body 30, the sol-gel raw material and the MOD raw material are adjusted to the stoichiometric composition of the composite oxide, respectively, and the mixture thereof has a composite oxidation of 5% or less with respect to the stoichiometric composition. It is desirable that the metal material (for example, Pb, Bi) contained in the object is excessively contained. In the manufacturing method of this embodiment, since the lower alloy film 24 is formed before the raw material body 30 is formed, the metal material contained in the composite oxide does not need to be excessively added to the raw material body 30.

なお、原材料体30には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体30中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。   In addition to the composite oxide, a paraelectric material having a catalytic action on the composite oxide may be mixed in the raw material body 30. In addition to the composite oxide constituting the ferroelectric material in the raw material body 30, a paraelectric material is mixed, so that in the crystallization process of the composite oxide, some constituent elements of the composite oxide are paraelectric. The crystallization temperature can be lowered by substituting with the constituent elements of the material.

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。   As such a paraelectric material, for example, an oxide containing Si or Ge in the constituent elements, or an oxide containing Si and Ge in the constituent elements can be adopted.

次に、図15(D)に示すように、原材料体30を結晶化するための熱処理を行い、上記複合酸化物からなるセラミックス膜40を形成する。この熱処理は、数十℃/秒の昇温速度で急速過熱を行うラピッド・サーマル・アニール法を用いて行われる。複合酸化物の結晶化過程においては、昇温速度を低速にすると、初期結晶核が様々な角度で形成され、セラミックス膜の結晶はランダムに配向しやすくなる。しかし、本実施形態のようにラピッド・サーマル・アニール法で急速加熱を行うと、配向性に優れた高品質な結晶膜を得ることができる。   Next, as shown in FIG. 15D, a heat treatment for crystallizing the raw material body 30 is performed to form a ceramic film 40 made of the composite oxide. This heat treatment is performed using a rapid thermal annealing method in which rapid heating is performed at a heating rate of several tens of degrees centigrade / second. In the crystallization process of the composite oxide, when the temperature rising rate is lowered, initial crystal nuclei are formed at various angles, and the crystals of the ceramic film are easily oriented randomly. However, when rapid heating is performed by the rapid thermal annealing method as in this embodiment, a high-quality crystal film having excellent orientation can be obtained.

また、かかる結晶化のための熱処理では、昇温過程において100℃以下の低温領域において2気圧以上の加圧状態としている。これは、例えば、Pb、Biなどの比較的に低温で上記が発生しやすい金属材料が結晶化前に雰囲気中に飛散するのを防止するためである。なお、かかる熱処理において、昇温前に2気圧以上の加圧状態としてもよい。   Further, in the heat treatment for crystallization, a pressurized state of 2 atm or more is set in a low temperature region of 100 ° C. or lower in the temperature rising process. This is to prevent, for example, metal materials such as Pb and Bi that are likely to be generated at a relatively low temperature from being scattered in the atmosphere before crystallization. In this heat treatment, a pressurized state of 2 atm or more may be applied before the temperature rise.

また、本実施の形態では、かかる熱処理を体積比10%以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。   In this embodiment mode, since the heat treatment is performed in an atmosphere containing oxygen with a volume ratio of 10% or less, the metal material can be prevented from being desorbed in combination with oxygen. It is possible to further enhance the effect of preventing scattering.

さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。   Further, in such heat treatment, the temperature raising process can be performed in a pressurized state with respect to the atmospheric pressure as described above, and the temperature lowering process can be performed in a reduced pressure state with respect to the pressurized state. This prevents the metal material from being detached from the raw material body by pressurization during the temperature rising process, and impurities such as surplus materials contained in the atmosphere by reducing the pressure from the pressurized state during the temperature lowering process. Can be prevented from adhering to the ceramic film and the generation of a deteriorated layer in the ceramic film.

なお、本実施形態においても、原材料体30に、ゾルゲル原料とMOD原料とを含む場合、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、結晶化されて形成されるセラミックス膜40においては、表面モフォロジーが良好なものとなる。   Also in the present embodiment, when the raw material body 30 includes the sol-gel raw material and the MOD raw material, in the crystallization process of both raw materials, the growth is interrupted and a fine crystal grows. As a result, the ceramic film 40 formed by crystallization has good surface morphology.

次に、図15(E)に示すように、セラミックス膜40の上に、複合酸化物(例えば、PZT、BIT、BLT、SBTなど)を構成する金属材料(例えば、Pb、Biなど)の酸化物(例えば、PbO、BiOなど)を含む酸化膜42を形成する。そして、酸化膜42の上にさらに上部電極50を形成する。なお、この酸化膜42は、セラミックス膜40と上部電極50との界面に合金膜を形成するために形成される。 Next, as shown in FIG. 15E, oxidation of a metal material (for example, Pb, Bi, etc.) constituting a composite oxide (for example, PZT, BIT, BLT, SBT, etc.) on the ceramic film 40. An oxide film 42 containing a material (eg, PbO 2 , BiO 2, etc.) is formed. Then, an upper electrode 50 is further formed on the oxide film 42. The oxide film 42 is formed in order to form an alloy film at the interface between the ceramic film 40 and the upper electrode 50.

次に、図15(F)に示すように、これらの積層体に対して2気圧以上に加圧された状態で熱処理を行うことにより、酸化膜42に含まれる複合酸化物の金属材料(例えば、Pb、Biなど)と、上部電極50の金属材料(例えば、Pt、Irなど)との合金からなる上部合金膜44が形成される。この上部合金膜42も、上記した下部合金膜22と同様の役割を有し、セラミックス膜40と上部電極50との格子不整合による歪みを緩和し、これによりセラミックス膜40の表面モフォロジーの改善や強誘電体キャパシタの疲労特性の向上を図ることができる。   Next, as shown in FIG. 15F, a heat treatment is performed on these stacked bodies at a pressure of 2 atm or higher, so that a metal material (for example, composite oxide) included in the oxide film 42 (for example, , Pb, Bi, etc.) and an upper alloy film 44 made of an alloy of a metal material (for example, Pt, Ir, etc.) of the upper electrode 50 is formed. This upper alloy film 42 also has a role similar to that of the lower alloy film 22 described above, and alleviates distortion due to lattice mismatch between the ceramic film 40 and the upper electrode 50, thereby improving the surface morphology of the ceramic film 40. The fatigue characteristics of the ferroelectric capacitor can be improved.

以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。また、結晶化における熱処理をラピッド・サーマル・アニール法で行うため、急速加熱により、結晶の配向性に優れた高品質なセラミックス膜を有する強誘電体キャパシタを得ることができる。さらに、かかる下部合金膜24および上部合金膜44を形成するための熱処理を導入したことで、この下部合金膜24および上部合金膜44によってセラミックス膜40の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。   As described above, according to the method for manufacturing a ferroelectric capacitor in accordance with the present embodiment, it is possible to prevent desorption of the complex oxide material into the atmosphere by heat treatment in a pressurized state and a low oxygen state. it can. Further, since the heat treatment in crystallization is performed by a rapid thermal annealing method, a ferroelectric capacitor having a high quality ceramic film excellent in crystal orientation can be obtained by rapid heating. Furthermore, by introducing heat treatment for forming the lower alloy film 24 and the upper alloy film 44, the lower alloy film 24 and the upper alloy film 44 alleviate the distortion at the interface of the ceramic film 40, and the surface morphology is improved. It is possible to improve the electrical characteristics of the capacitor.

なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に上部電極50までの各層を形成した後に、ポストアニールとして2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜40と上部電極50および下部電極20との界面状態が改善され、強誘電体特性の回復を図ることができる。   In the method for manufacturing a ferroelectric capacitor according to the present embodiment, after forming each layer up to the upper electrode 50 on the substrate 10, the ferroelectric characteristics are exhibited in a state of being pressurized to 2 atm or more as post-annealing. Heat treatment for recovery can be performed. As a result, the interface state between the ceramic film 40 and the upper electrode 50 and the lower electrode 20 is improved, and the ferroelectric characteristics can be recovered.

さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に上部電極50までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。   Furthermore, in the method for manufacturing a ferroelectric capacitor according to the present embodiment, after forming each layer up to the upper electrode 50 on the substrate 10, the ferroelectric capacitor is patterned by etching or the like, and then post-annealed to 2 atm or more. A heat treatment can be performed to restore the ferroelectric properties in a pressurized state. Thereby, the process damage in the etching process can be recovered.

なお、これらのポストアニールは、FA(ファーネス)を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。   In addition, these post-annealing may be performed slowly using FA (furnace), or may be performed rapidly using a rapid thermal annealing method.

なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。   Note that the various heat treatments described above can be performed in an atmosphere inert to the vapor generation of the metal material constituting the composite oxide, such as nitrogen, argon, or xenon. By performing the heat treatment in such an atmosphere, the effect of suppressing vapor generation of the metal material constituting the composite oxide is further enhanced.

また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。   In addition, a plurality of stages of pressurization can be performed in at least one of the temperature increasing process and the temperature decreasing process of the various heat treatments described above.

以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。   Hereinafter, more detailed examples of the manufacturing method according to the present embodiment will be described with reference to the drawings.

(実施例)
本実施例では、Pt電極が形成された所与の基体上に、Pb(Zr0.35、Ti0.65)O3からなる複合酸化物をセラミックス膜として有する強誘電体キャパシタを作製して検討を行った。
(Example)
In this example, a ferroelectric capacitor having a composite oxide made of Pb (Zr 0.35 , Ti 0.65 ) O 3 as a ceramic film on a given substrate on which a Pt electrode was formed was examined. .

まず、0.1重量%のPbO形成用ゾルゲル溶液をPt電極上にスピンコーティング(3000rpm、30秒)して、これを図16に示すように、9.9気圧に加圧された状態、かつ窒素雰囲気下で150℃、120分間の第1熱処理を行って、Pt電極上に複合酸化物の金属材料であるPbと、下部電極であるPt電極との合金であるPbPt膜を形成した。 First, a 0.1 wt% PbO 2 forming sol-gel solution was spin-coated on a Pt electrode (3000 rpm, 30 seconds), and this was pressurized to 9.9 atm as shown in FIG. In addition, a first heat treatment was performed at 150 ° C. for 120 minutes in a nitrogen atmosphere to form a PbPt 3 film, which is an alloy of Pb, which is a metal material of a composite oxide, and a Pt electrode, which is a lower electrode, on a Pt electrode. .

次に、化学量論的組成に調整されたPZT(Zr/Ti=35/65)のゾルゲル溶液をPbPt膜上にスピンコーティング(3000rpm、30秒)して400℃で5分間、ゾルゲル溶液を仮焼成する工程を3回繰り返して、Pt電極上に150nmの原材料体を形成した。 Next, a sol-gel solution of PZT (Zr / Ti = 35/65) adjusted to a stoichiometric composition was spin-coated (3000 rpm, 30 seconds) on the PbPt 3 film, and the sol-gel solution was then applied at 400 ° C. for 5 minutes. The pre-baking step was repeated three times to form a 150 nm raw material body on the Pt electrode.

続いて、図16に示すように、9.9気圧に加圧され、かつ体積比1%の酸素を含む雰囲気中で、100℃/秒の昇温速度で650℃まで急速昇温するとともに、650℃で10分間加熱する第2熱処理を行って、原材料体を結晶化することによりペロブスカイト構造のPZT膜を形成した。   Subsequently, as shown in FIG. 16, in an atmosphere pressurized to 9.9 atm and containing 1% by volume of oxygen, the temperature is rapidly raised to 650 ° C. at a temperature raising rate of 100 ° C./second, A second heat treatment was performed at 650 ° C. for 10 minutes to crystallize the raw material body, thereby forming a PZT film having a perovskite structure.

その後、このPZT膜の上に、0.1重量%のPbO形成用ゾルゲル溶液をスピンコーティング(3000rpm、30秒)して、その上に上部電極としてPt電極を形成した。そして、図16に示すように、9.9気圧に加圧された状態、かつ窒素雰囲気下で150℃、120分間の第3熱処理を行って、PZT膜と上部Pt電極との界面に複合酸化物の金属材料であるPbと、上部Pt電極の金属材料であるPtとの合金であるPbPt膜を形成し、その後第2熱処理と同様に、加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、強誘電体キャパシタを得た。 Thereafter, a 0.1 wt% PbO 2 forming sol-gel solution was spin-coated on this PZT film (3000 rpm, 30 seconds), and a Pt electrode was formed thereon as an upper electrode. Then, as shown in FIG. 16, a third heat treatment is performed at 150 ° C. for 120 minutes under a pressure of 9.9 atm and in a nitrogen atmosphere, and composite oxidation is performed at the interface between the PZT film and the upper Pt electrode. A PbPt 3 film that is an alloy of Pb, which is a metal material of the product, and Pt, which is a metal material of the upper Pt electrode, is formed, and then a rapid thermal annealing method is used in a pressurized state in the same manner as in the second heat treatment. Post-annealing was performed to obtain a ferroelectric capacitor.

また、本実施例の製造方法により得られる強誘電体キャパシタとの比較例として、従来の手法(以下、従来法2)を用いた強誘電体キャパシタを作製した。従来法2では、化学量論的組成に調整されたゾルゲル溶液にモル比で20%過剰となるようにPbを添加した原料溶液を用いた。そして、これらをPt電極上にスピンコーティング(3000rpm、30秒)して400℃で5分間、原料溶液を仮焼成する工程を3回繰り返して、150nmの原材料体を形成した。次に、図4に示すように、大気圧かつ十分な酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて100℃/秒の昇温速度で650℃まで昇温し、10分間の熱処理を行ってPt電極上にPZT膜を得た。次に、このPZT膜の上に上部電極を形成し、その後加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、従来法2による強誘電体キャパシタを得た。   In addition, as a comparative example with the ferroelectric capacitor obtained by the manufacturing method of this example, a ferroelectric capacitor using a conventional method (hereinafter, Conventional Method 2) was manufactured. In the conventional method 2, a raw material solution was used in which Pb was added to the sol-gel solution adjusted to a stoichiometric composition so that the molar ratio was 20% excess. And the process of carrying out the spin coating (3000 rpm, 30 second) of these on a Pt electrode, and pre-baking a raw material solution for 5 minutes at 400 degreeC was repeated 3 times, and the raw material body of 150 nm was formed. Next, as shown in FIG. 4, the temperature is raised to 650 ° C. at a rate of 100 ° C./second using a rapid thermal annealing method in an atmosphere containing atmospheric pressure and sufficient oxygen, and heat treatment is performed for 10 minutes. To obtain a PZT film on the Pt electrode. Next, an upper electrode was formed on the PZT film, and then post-annealing was performed using a rapid thermal annealing method in a pressurized state, whereby a ferroelectric capacitor according to the conventional method 2 was obtained.

こうして、得られた本実施例の製造方法と従来法2の製造方法とによる強誘電体キャパシタについて、2V、66Hzの三角波パルスを10回与えた後に、1.5V、500kHzの方形波パルスを10回以上与えて分極反転を行い、疲労特性を調べた。 In this way, after applying the 2V, 66 Hz triangular wave pulse 10 times to the obtained ferroelectric capacitor by the manufacturing method of the present example and the manufacturing method of the conventional method 2, the square wave pulse of 1.5V, 500 kHz was applied 10 times. Fatigue characteristics were investigated by applying polarization inversion 8 times or more.

図17(A)〜図17(D)は、かかる疲労特性を示す図である。なお、図17(A)および図17(C)は、従来法2による場合を示し、図17(B)および図17(D)は、本実施例の製造方法による場合を示す。   FIG. 17A to FIG. 17D are diagrams showing such fatigue characteristics. 17A and 17C show the case of the conventional method 2, and FIGS. 17B and 17D show the case of the manufacturing method of this example.

この図17(A)によれば、従来法2による場合は、分極反転回数が10回を超えた付近で急激に特性が低下しているのに対し、図17(B)によれば、本実施例による場合は、分極反転回数が10回を超えても、疲労による特性劣化が見られない。また、図17(C)および図17(D)に示すように、疲労試験前後のヒステリシス特性の変化を比較すると、図17(C)によれば、従来法2による強誘電体キャパシタは、疲労試験後は、ほとんどヒステリシス特性を示さないのに対し、図17(D)によれば、本実施例による強誘電体キャパシタは、疲労試験後においても、試験前と同等の角型性を有する良好なヒステリシス形状が得られている。これは、本実施例の強誘電体キャパシタでは、PZT膜の上下電極界面に合金膜が形成されており、格子不整合による歪みが緩和されているためであると考えられる。また、本実施例の製造方法では、加圧かつ低酸素の状態で、ラピッド・サーマル・アニール法を用いた急速加熱による結晶化の熱処理を行うため、結晶化過程においてPbの脱離が防止され、高配向なPZT膜が得られてPZT膜が均質であることも疲労特性の向上に寄与していると考えられる。 According to FIG. 17 (A), in the case of the conventional method 2, the characteristics are rapidly deteriorated in the vicinity where the number of polarization inversions exceeds 10 8 , whereas according to FIG. 17 (B), In the case of this example, even if the number of polarization inversions exceeds 10 8 , no characteristic deterioration due to fatigue is observed. Further, as shown in FIGS. 17 (C) and 17 (D), when the change in the hysteresis characteristics before and after the fatigue test is compared, according to FIG. 17 (C), the ferroelectric capacitor according to the conventional method 2 is fatigued. After the test, almost no hysteresis characteristics are shown, but according to FIG. 17D, the ferroelectric capacitor according to this example has a squareness equivalent to that before the test even after the fatigue test. Hysteresis shape is obtained. This is considered to be because in the ferroelectric capacitor of this example, an alloy film is formed at the upper and lower electrode interfaces of the PZT film, and distortion due to lattice mismatch is alleviated. Further, in the manufacturing method of this example, since crystallization heat treatment is performed by rapid heating using a rapid thermal annealing method in a pressurized and low oxygen state, Pb desorption is prevented during the crystallization process. It is considered that the highly oriented PZT film and the uniform PZT film also contribute to the improvement of fatigue characteristics.

以上のように、本実施の形態の製造方法では、セラミックス膜の上下界面の合金膜形成プロセスと、加圧および低酸素状態でのラピッド・サーマル・アニール法を用いた熱処理を行うセラミックス膜の結晶化プロセスとを有することによって、強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。   As described above, in the manufacturing method of the present embodiment, the ceramic film crystal is subjected to the alloy film formation process at the upper and lower interfaces of the ceramic film and the heat treatment using the rapid thermal annealing method in the pressurized and low oxygen state. It was confirmed that the ferroelectric capacitor has good hysteresis characteristics and fatigue characteristics.

[第3の実施形態]
本実施の形態では、第1および第2の実施の形態で説明した製造方法のデバイスへの適用例について説明する。
[Third Embodiment]
In the present embodiment, application examples of the manufacturing method described in the first and second embodiments to a device will be described.

(適用例1)
図18は、上記した各実施の形態で説明した製造方法により得られるセラミックス膜を適用した半導体装置100を模式的に示す断面図である。
(Application example 1)
FIG. 18 is a cross-sectional view schematically showing a semiconductor device 100 to which the ceramic film obtained by the manufacturing method described in each of the above embodiments is applied.

半導体装置100は、ソースおよびドレイン領域120、130が設けられた半導体基板110上にゲート絶縁膜140、ゲート電極150が形成されたMISFET(金属−絶縁膜−半導体FET)構造を有する。   The semiconductor device 100 has a MISFET (metal-insulating film-semiconductor FET) structure in which a gate insulating film 140 and a gate electrode 150 are formed on a semiconductor substrate 110 provided with source and drain regions 120 and 130.

半導体100において、ソースおよびドレイン領域120、130は、公知の半導体製造方法を用いて形成することができる。また、ゲート電極150についても公知の半導体製造方法を用いて形成することができる。ゲート絶縁膜140は、上記実施形態にて説明した強誘電体キャパシタの製造方法を用いて形成された強誘電体セラミックス膜が用いられる。なお、ゲート絶縁膜140と半導体基板110との良好な界面を形成するために、両者の間に常誘電体層や金属および常誘電体からなる2重層を挿入する構成としてもよい。   In the semiconductor 100, the source and drain regions 120 and 130 can be formed using a known semiconductor manufacturing method. The gate electrode 150 can also be formed using a known semiconductor manufacturing method. The gate insulating film 140 is a ferroelectric ceramic film formed by using the ferroelectric capacitor manufacturing method described in the above embodiment. In order to form a good interface between the gate insulating film 140 and the semiconductor substrate 110, a paraelectric layer or a double layer made of metal and paraelectric may be inserted between the two.

本実施の形態に係る半導体装置100は、強誘電体セラミックス膜であるゲート絶縁膜140の分極に基づくドレイン電流の変化を利用して情報を読み出すことにより半導体メモリとして機能する。この半導体装置100におけるゲート絶縁膜140は、上記実施の形態で説明した製造方法を用いて得られる強誘電体セラミックス膜から構成されるため、低電圧で飽和するヒステリシス特性を有する。従って、本実施の形態に係る半導体装置100によれば、高速または低電圧で駆動することができ、素子の消費電力を低減することができる。   The semiconductor device 100 according to the present embodiment functions as a semiconductor memory by reading information using a change in drain current based on the polarization of the gate insulating film 140 that is a ferroelectric ceramic film. Since the gate insulating film 140 in the semiconductor device 100 is composed of a ferroelectric ceramic film obtained by using the manufacturing method described in the above embodiment, it has a hysteresis characteristic that saturates at a low voltage. Therefore, the semiconductor device 100 according to the present embodiment can be driven at a high speed or a low voltage, and the power consumption of the element can be reduced.

(適用例2)
図19(A)及び図19(B)は、上記実施の形態の製造方法により得られる強誘電体キャパシタを用いた半導体装置1000を模式的に示す図である。なお、図19(A)は、半導体装置1000の平面的形状を示すものであり、図19(B)は、図19(A)におけるA−A´断面を示すものである。
(Application example 2)
FIGS. 19A and 19B are views schematically showing a semiconductor device 1000 using a ferroelectric capacitor obtained by the manufacturing method of the above embodiment. Note that FIG. 19A shows a planar shape of the semiconductor device 1000, and FIG. 19B shows an AA ′ cross section in FIG. 19A.

半導体装置1000は、図19(A)に示すように、メモリセルアレイ200と、周辺回路部300とを有する。そして、メモリセルアレイ200と周辺回路部300とは、異なる層に形成されている。また、周辺回路部300は、メモリセルアレイ200に対して半導体基板400上の異なる領域に配置されている。なお、周辺回路300の具体例としては、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、又はアドレスバッファを挙げることができる。   As illustrated in FIG. 19A, the semiconductor device 1000 includes a memory cell array 200 and a peripheral circuit portion 300. The memory cell array 200 and the peripheral circuit unit 300 are formed in different layers. The peripheral circuit unit 300 is arranged in a different region on the semiconductor substrate 400 with respect to the memory cell array 200. Specific examples of the peripheral circuit 300 include a Y gate, a sense amplifier, an input / output buffer, an X address decoder, a Y address decoder, or an address buffer.

メモリセルアレイ200は、行選択のための下部電極210(ワード線)と、列選択のための上部電極220(ビット線)とが交叉するように配列されている。また、下部電極210及び上部電極220は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極210がビット線、上部電極220がワード線となるように形成することができる。   The memory cell array 200 is arranged so that a lower electrode 210 (word line) for row selection and an upper electrode 220 (bit line) for column selection intersect. The lower electrode 210 and the upper electrode 220 have a stripe shape composed of a plurality of line-shaped signal electrodes. The signal electrode can be formed so that the lower electrode 210 is a bit line and the upper electrode 220 is a word line.

そして、図19(B)に示すように、下部電極210と上部電極220との間には、強誘電体セラミックス膜215が配置されている。メモリセルアレイ200では、この下部電極210と上部電極220との交叉する領域において、強誘電体キャパシタ230として機能するメモリセルが構成されている。この強誘電体キャパシタ230は、上記実施の形態に係る製造方法を用いて形成される。従って、強誘電体セラミックス膜215と下部電極210および上部電極220との各界面には、強誘電体セラミックス膜215の材料と下部電極210または上部電極220の材料との化合物からなる合金膜が形成されている。なお、強誘電体セラミックス膜215は、少なくとも下部電極210と上部電極220との交叉する領域の間に配置されていればよい。   As shown in FIG. 19B, a ferroelectric ceramic film 215 is disposed between the lower electrode 210 and the upper electrode 220. In the memory cell array 200, a memory cell that functions as the ferroelectric capacitor 230 is formed in a region where the lower electrode 210 and the upper electrode 220 intersect. The ferroelectric capacitor 230 is formed using the manufacturing method according to the above embodiment. Therefore, an alloy film made of a compound of the material of the ferroelectric ceramic film 215 and the material of the lower electrode 210 or the upper electrode 220 is formed at each interface between the ferroelectric ceramic film 215 and the lower electrode 210 and the upper electrode 220. Has been. Note that the ferroelectric ceramic film 215 may be disposed at least between the regions where the lower electrode 210 and the upper electrode 220 intersect.

さらに、半導体装置1000は、下部電極210、強誘電体層215、及び上部電極220を覆うように、第2の層間絶縁膜430が形成されている。さらに、配線層450、460を覆うように第2の層間絶縁膜430の上に絶縁性の保護層440が形成されている。   Furthermore, in the semiconductor device 1000, a second interlayer insulating film 430 is formed so as to cover the lower electrode 210, the ferroelectric layer 215, and the upper electrode 220. Further, an insulating protective layer 440 is formed on the second interlayer insulating film 430 so as to cover the wiring layers 450 and 460.

周辺回路部200は、図19(A)に示すように、前記メモリセル200に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極210を選択的に制御するための第1の駆動回路310と、上部電極220を選択的に制御するための第2の駆動回路320と、その他にセンスアンプなどの信号検出回路(図示省略)とを含んで構成される。   As shown in FIG. 19A, the peripheral circuit unit 200 includes various circuits for selectively writing information to or reading information from the memory cell 200. For example, the peripheral circuit unit 200 selectively controls the lower electrode 210. A first driving circuit 310 for controlling the upper electrode 220, a second driving circuit 320 for selectively controlling the upper electrode 220, and a signal detection circuit (not shown) such as a sense amplifier. .

また、周辺回路部300は、図19(B)に示すように、半導体基板400上に形成されたMOSトランジスタ330を含む。MOSトランジスタ330は、ゲート絶縁膜332、ゲート電極334、及びソース/ドレイン領域336を有する。各MOSトランジスタ330間は、素子分離領域410によって分離されている。このMOSトランジスタ330が形成された半導体基板400上には、第1の層間絶縁膜410が形成されている。そして、周辺回路部300とメモリセルアレイ200とは、配線層51によって電気的に接続されている。   In addition, the peripheral circuit portion 300 includes a MOS transistor 330 formed on the semiconductor substrate 400 as shown in FIG. The MOS transistor 330 includes a gate insulating film 332, a gate electrode 334, and source / drain regions 336. The MOS transistors 330 are separated from each other by an element isolation region 410. On the semiconductor substrate 400 on which the MOS transistor 330 is formed, a first interlayer insulating film 410 is formed. The peripheral circuit unit 300 and the memory cell array 200 are electrically connected by the wiring layer 51.

次に、半導体装置1000における書き込み、読出し動作の一例について述べる。   Next, an example of writing and reading operations in the semiconductor device 1000 will be described.

まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘0’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。   First, in the read operation, a read voltage is applied to the capacitor of the selected memory cell. This also serves as a write operation of “0” at the same time. At this time, the current flowing through the selected bit line or the potential when the bit line is set to high impedance is read by the sense amplifier. A predetermined voltage is applied to the capacitors of unselected memory cells in order to prevent crosstalk during reading.

書き込み動作においては、‘1’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘0’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘0’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。   In the write operation, in the case of “1” write, a write voltage for inverting the polarization state is applied to the capacitor of the selected memory cell. In the case of writing “0”, a write voltage that does not reverse the polarization state is applied to the capacitor of the selected memory cell, and the “0” state written during the read operation is held. At this time, a predetermined voltage is applied to the capacitor of the unselected memory cell in order to prevent crosstalk during writing.

この半導体装置1000において、上記実施の形態の製造方法に作製される強誘電体キャパシタ230は、低電圧で飽和するヒステリシス特性を有する。従って、この半導体装置1000によれば、低電圧または高速で駆動することができ、素子の消費電力を低減させることができる。また、この強誘電体キャパシタ230は、良好な疲労特性を有するため、半導体装置1000によれば、素子の信頼性が高く、歩留まりを向上させることができる。   In this semiconductor device 1000, the ferroelectric capacitor 230 manufactured by the manufacturing method of the above embodiment has a hysteresis characteristic that saturates at a low voltage. Therefore, according to this semiconductor device 1000, it can be driven at a low voltage or high speed, and the power consumption of the element can be reduced. In addition, since the ferroelectric capacitor 230 has good fatigue characteristics, according to the semiconductor device 1000, the reliability of the element is high and the yield can be improved.

以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものでなく、本発明の要旨の範囲内で各種の態様を取り得る。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to these embodiments, and can take various forms within the scope of the gist of the present invention.

第1の実施形態の製造工程を示す図である。It is a figure which shows the manufacturing process of 1st Embodiment. 第1の実施形態の実施例1の製造工程における熱処理を示す図である。It is a figure which shows the heat processing in the manufacturing process of Example 1 of 1st Embodiment. 第1の実施形態の実施例1に係るセラミックス膜の顕微鏡写真である。It is a microscope picture of the ceramic film which concerns on Example 1 of 1st Embodiment. 実施例1における従来法の製造工程における熱処理を示す図である。FIG. 3 is a view showing heat treatment in a manufacturing process of a conventional method in Example 1. 第1の実施形態の実施例1に係るセラミックス膜のラマン散乱スペクトルを示す図である。It is a figure which shows the Raman scattering spectrum of the ceramic film which concerns on Example 1 of 1st Embodiment. 第1の実施形態の実施例1に係る強誘電体キャパシタのヒステリシス特性を示す図である。It is a figure which shows the hysteresis characteristic of the ferroelectric capacitor which concerns on Example 1 of 1st Embodiment. 第1の実施形態の実施例1に係る強誘電体キャパシタのヒステリシス特性を示す図である。It is a figure which shows the hysteresis characteristic of the ferroelectric capacitor which concerns on Example 1 of 1st Embodiment. 第1の実施形態の実施例2に係るセラミックス膜の顕微鏡写真である。It is a microscope picture of the ceramic film which concerns on Example 2 of 1st Embodiment. 第1の実施形態の実施例2に係るセラミックス膜の顕微鏡写真である。It is a microscope picture of the ceramic film which concerns on Example 2 of 1st Embodiment. 第1の実施形態の実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。It is a figure which shows the hysteresis characteristic of the ferroelectric capacitor which concerns on Example 2 of 1st Embodiment. 第1の実施形態の実施例2に係る強誘電体キャパシタの温度特性を示す図である。It is a figure which shows the temperature characteristic of the ferroelectric capacitor which concerns on Example 2 of 1st Embodiment. 第1の実施形態の実施例2に係る強誘電体キャパシタの温度特性を示す図である。It is a figure which shows the temperature characteristic of the ferroelectric capacitor which concerns on Example 2 of 1st Embodiment. 第1の実施形態の実施例3に係る強誘電体キャパシタのヒステリシス特性を示す図である。It is a figure which shows the hysteresis characteristic of the ferroelectric capacitor which concerns on Example 3 of 1st Embodiment. 第1の実施形態の実施例4に係る強誘電体キャパシタのヒステリシス特性を示す図である。It is a figure which shows the hysteresis characteristic of the ferroelectric capacitor which concerns on Example 4 of 1st Embodiment. 第2の実施形態の製造工程を示す図である。It is a figure which shows the manufacturing process of 2nd Embodiment. 第2の実施形態の実施例の製造工程における熱処理を示す図である。It is a figure which shows the heat processing in the manufacturing process of the Example of 2nd Embodiment. 第2の実施形態の実施例に係る強誘電体キャパシタの疲労特性を示す図である。It is a figure which shows the fatigue characteristic of the ferroelectric capacitor which concerns on the Example of 2nd Embodiment. 第3の実施形態の適用例1に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on the application example 1 of 3rd Embodiment. 第3の実施形態の適用例2に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on the application example 2 of 3rd Embodiment.

符号の説明Explanation of symbols

10 基体、20 下部電極、24 下部合金膜、30 原材料体、40 セラミックス膜、50 上部電極 10 substrate, 20 lower electrode, 24 lower alloy film, 30 raw material body, 40 ceramic film, 50 upper electrode

Claims (5)

基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記上部電極を形成した後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、強誘電体キャパシタの製造方法。
Forming at least a lower electrode, a ceramic film, and an upper electrode on the substrate;
A method of manufacturing a ferroelectric capacitor, comprising performing a heat treatment for recovering ferroelectric characteristics in a state of being pressurized to 2 atm or more after forming at least the upper electrode.
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記セラミックス膜を所与の形状にエッチングした後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、強誘電体キャパシタの製造方法。
Forming at least a lower electrode, a ceramic film, and an upper electrode on the substrate;
A method for manufacturing a ferroelectric capacitor, comprising: performing a heat treatment for restoring ferroelectric characteristics in a state where the ceramic film is etched to a given shape at least and then pressurized to 2 atm or higher.
請求項1または2において、
前記強誘電体特性を回復するための熱処理は、ラピッド・サーマル・アニール法を用いて行われる、強誘電体キャパシタの製造方法。
In claim 1 or 2,
The method for manufacturing a ferroelectric capacitor, wherein the heat treatment for recovering the ferroelectric characteristics is performed using a rapid thermal annealing method.
請求項1〜3のいずれかに記載された製造方法により形成される、強誘電体キャパシタ。   A ferroelectric capacitor formed by the manufacturing method according to claim 1. 請求項4に記載された強誘電体キャパシタを含む、半導体装置。   A semiconductor device comprising the ferroelectric capacitor according to claim 4.
JP2006332776A 2006-12-11 2006-12-11 Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device Pending JP2007103963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006332776A JP2007103963A (en) 2006-12-11 2006-12-11 Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332776A JP2007103963A (en) 2006-12-11 2006-12-11 Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002371522A Division JP4609621B2 (en) 2002-12-24 2002-12-24 Method for manufacturing ferroelectric capacitor

Publications (1)

Publication Number Publication Date
JP2007103963A true JP2007103963A (en) 2007-04-19

Family

ID=38030519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332776A Pending JP2007103963A (en) 2006-12-11 2006-12-11 Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device

Country Status (1)

Country Link
JP (1) JP2007103963A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176028A (en) * 2010-02-23 2011-09-08 Utec:Kk Pressurizing-type lamp annealing device, method for manufacturing thin film, and method for using pressurizing-type lamp annealing device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249278A (en) * 1989-03-23 1990-10-05 Seiko Epson Corp Manufacture of ferroelectric film
JPH05251351A (en) * 1992-01-08 1993-09-28 Sharp Corp Formation method of ferroelectric thin film
JPH10173139A (en) * 1996-12-12 1998-06-26 Hitachi Ltd Manufacture of semiconductor device
JPH10189908A (en) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd Manufacture of metal oxide capacitor and semiconductor memory device
JP2000307080A (en) * 1999-04-21 2000-11-02 Nec Corp Method for manufacturing semiconductor memory device
JP2001146421A (en) * 1999-10-28 2001-05-29 Sokin Ro Method for producing crystallized ceramic film and the ceramic film
WO2001056065A2 (en) * 2000-01-26 2001-08-02 Matsushita Electric Industrial Co., Ltd. Unreactive gas anneal and low temperature pretreatment of layered superlattice materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249278A (en) * 1989-03-23 1990-10-05 Seiko Epson Corp Manufacture of ferroelectric film
JPH05251351A (en) * 1992-01-08 1993-09-28 Sharp Corp Formation method of ferroelectric thin film
JPH10173139A (en) * 1996-12-12 1998-06-26 Hitachi Ltd Manufacture of semiconductor device
JPH10189908A (en) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd Manufacture of metal oxide capacitor and semiconductor memory device
JP2000307080A (en) * 1999-04-21 2000-11-02 Nec Corp Method for manufacturing semiconductor memory device
JP2001146421A (en) * 1999-10-28 2001-05-29 Sokin Ro Method for producing crystallized ceramic film and the ceramic film
WO2001056065A2 (en) * 2000-01-26 2001-08-02 Matsushita Electric Industrial Co., Ltd. Unreactive gas anneal and low temperature pretreatment of layered superlattice materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176028A (en) * 2010-02-23 2011-09-08 Utec:Kk Pressurizing-type lamp annealing device, method for manufacturing thin film, and method for using pressurizing-type lamp annealing device

Similar Documents

Publication Publication Date Title
JP4868184B2 (en) Ceramic film and manufacturing method thereof, ferroelectric capacitor, semiconductor device, and other elements
JPH11195768A (en) Electronic device including perovskite-type oxide film, manufacture thereof and ferroelectric capacitor
US20090184290A1 (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4051567B2 (en) Ferroelectric memory device
CN100585851C (en) The manufacture method of ferroelectric capacitor, ferroelectric capacitor, ferroelectric storage
JP2003258202A (en) Method for manufacturing semiconductor device
JP4609621B2 (en) Method for manufacturing ferroelectric capacitor
JP4221576B2 (en) Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device
JP2003007984A (en) Diffusion prevention film and method of manufacturing the same as well as semiconductor memory element and method of manufacturing the same
JP4811551B2 (en) Ferroelectric film manufacturing method and ferroelectric capacitor manufacturing method
JP2007103963A (en) Method for manufacturing ferroelectric capacitor, ferroelectric capacitor and semiconductor device
JP4488661B2 (en) Method for manufacturing ferroelectric capacitor
JPH0969614A (en) Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film
JP2009105223A (en) Semiconductor device, and its manufacturing method
JP2004335491A (en) Ferroelectric film and its producing process, ferroelectric capacitor and ferroelectric memory
JP4315676B2 (en) Semiconductor memory device and manufacturing method thereof
JP4803408B2 (en) Ceramic film, manufacturing method thereof, semiconductor device, piezoelectric element and actuator
JP4697381B2 (en) Ferroelectric film, ferroelectric film manufacturing method, ferroelectric memory, and semiconductor device
JP3764650B2 (en) Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor
JP2004319995A (en) Ferroelectric film, its manufacturing method, and semiconductor device
JP3427795B2 (en) Thin film manufacturing method and thin film capacitor manufacturing method using the same
JP2001028426A (en) Semiconductor device and manufacture thereof
JP3720270B2 (en) Method for producing oxide crystalline film
CN100442455C (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing strong electrolyte membrane and its uses
JP2001332549A (en) Forming method of crystalline oxide film and semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101215