JP2007103828A - Non-volatile semiconductor memory and manufacturing method thereof - Google Patents

Non-volatile semiconductor memory and manufacturing method thereof Download PDF

Info

Publication number
JP2007103828A
JP2007103828A JP2005294633A JP2005294633A JP2007103828A JP 2007103828 A JP2007103828 A JP 2007103828A JP 2005294633 A JP2005294633 A JP 2005294633A JP 2005294633 A JP2005294633 A JP 2005294633A JP 2007103828 A JP2007103828 A JP 2007103828A
Authority
JP
Japan
Prior art keywords
insulating layer
gate electrode
floating gate
constituting
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005294633A
Other languages
Japanese (ja)
Other versions
JP4876520B2 (en
JP2007103828A5 (en
Inventor
Shintaro Hirata
晋太郎 平田
Daisuke Yasuhara
大介 保原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005294633A priority Critical patent/JP4876520B2/en
Publication of JP2007103828A publication Critical patent/JP2007103828A/en
Publication of JP2007103828A5 publication Critical patent/JP2007103828A5/ja
Application granted granted Critical
Publication of JP4876520B2 publication Critical patent/JP4876520B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a non-volatile semiconductor memory having a structure capable of controlling the grain size and density of minute particles for composing a floating gate electrode for accumulating charge by applying a semiconductor device disclosed in an international publication 2004/006337A1 to the non-volatile semiconductor memory. <P>SOLUTION: The non-volatile semiconductor memory comprises a source/drain electrode 17; a channel formation region 18; a first insulating layer 11; a floating gate electrode 12; a second insulating layer 15; and a control electrode 16. The channel formation region 18 has a conductive path 20, comprising a channel formation region configuration particulate 21 made of a conductor or a semiconductor and an organic semiconductor molecule 22 bonded to the channel formation region configuration particulate 21. The floating gate electrode 12 comprises a floating gate electrode configuration particulate 13 made of a conductor or a semiconductor; and a protective film 14 made of an insulating material for covering the floating gate electrode configuration particulate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、不揮発性半導体メモリ及びその製造方法に関する。   The present invention relates to a nonvolatile semiconductor memory and a manufacturing method thereof.

現在、多くの電子機器に用いられている薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果型トランジスタ(FET)は、例えば、シリコン半導体基板あるいはシリコン半導体層に形成されたチャネル形成領域及びソース/ドレイン領域、シリコン半導体基板表面あるいはシリコン半導体層表面に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。あるいは又、支持体上に形成されたゲート電極、ゲート電極上を含む支持体上に形成されたゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース/ドレイン領域から構成されている。そして、これらの構造を有する電界効果型トランジスタの作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。 Field effect transistors (FETs) including thin film transistors (TFTs) currently used in many electronic devices are, for example, channel formation regions and source / drains formed in a silicon semiconductor substrate or silicon semiconductor layer. A gate insulating layer made of SiO 2 formed on the region, the surface of the silicon semiconductor substrate or the surface of the silicon semiconductor layer, and a gate electrode provided facing the channel formation region via the gate insulating layer. Alternatively, it includes a gate electrode formed on the support, a gate insulating layer formed on the support including the gate electrode, and a channel formation region and a source / drain region formed on the gate insulating layer. ing. For manufacturing field effect transistors having these structures, very expensive semiconductor manufacturing apparatuses are used, and reduction of manufacturing costs is strongly demanded.

そこで、近年、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき製造が可能な有機半導体材料を用いたFETの研究、開発に注目が集まっている。   Therefore, in recent years, attention has been focused on the research and development of FETs using organic semiconductor materials that can be manufactured based on methods that do not use vacuum techniques exemplified by spin coating, printing, and spraying.

ところで、多くの電子機器に組み込まれることが要求されるが故に、FETには高速動作が要求される。そこで、有機半導体材料を用いたFETにおける移動度を改善するために、種々の検討がなされている。   By the way, since it is required to be incorporated in many electronic devices, the FET is required to operate at high speed. Therefore, various studies have been made to improve the mobility in FETs using organic semiconductor materials.

例えば、国際公開第2004/006337A1には、導体又は半導体から成る微粒子と、この微粒子と結合した有機半導体分子とによって導電路が形成され、この導電路の導電性が電界によって制御されるように構成された半導体装置が開示されている。そして、このような微粒子と有機半導体分子とが結合して成る導電路といった構造を採用することで、導電路内の電荷移動が有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こり、導電路には分子間の電子移動が含まれないため、従来の有機半導体の低い移動度の原因であった分子間の電子移動によって移動度が制限されることがなくなる。   For example, International Publication No. 2004 / 006337A1 is configured such that a conductive path is formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles, and the conductivity of the conductive path is controlled by an electric field. An improved semiconductor device is disclosed. By adopting a structure such as a conductive path formed by bonding such fine particles and organic semiconductor molecules, charge transfer in the conductive path is dominant in the axial direction of the molecules along the main chain of the organic semiconductor molecules. Occurring and inter-electron transfer is not included in the conductive path, the mobility is not limited by the inter-electron transfer that has caused the low mobility of conventional organic semiconductors.

また、EEPROMとして知られている不揮発性半導体メモリセルの一種として、フローティングゲートあるいは電荷蓄積電極とも呼ばれる浮遊ゲート電極を備えた不揮発性半導体メモリが周知であり、更には、このような不揮発性半導体メモリの中でも、所謂ナノクリスタル型と呼ばれる構造を有する不揮発性半導体メモリが周知である(例えば、特開平11−317464号参照)。このナノクリスタル型の不揮発性半導体メモリは、図11に模式的な一部断面図を示すように、半導体基板210の表面に例えばSiO2から成る第1絶縁層211が形成され、第1絶縁層211上に浮遊ゲート電極212が形成され、浮遊ゲート電極212上に例えばONO膜から成る第2絶縁層215が形成され、第2絶縁層215上に制御電極(ゲート電極)216が形成された構造を有する。尚、参照番号217はソース/ドレイン領域であり、参照番号218はチャネル形成領域である。浮遊ゲート電極212は、第1絶縁層211の上に形成された絶縁膜213、及び、絶縁膜213中に形成された導電性微小結晶粒子214から構成されている。導電性微小結晶粒子214は、シリコン(Si)から構成されており、半球状である。 Further, as a kind of nonvolatile semiconductor memory cell known as an EEPROM, a nonvolatile semiconductor memory having a floating gate electrode also called a floating gate or a charge storage electrode is well known. Further, such a nonvolatile semiconductor memory is also known. Among them, a nonvolatile semiconductor memory having a so-called nanocrystal type structure is well known (for example, see Japanese Patent Application Laid-Open No. 11-317464). In this nanocrystal type nonvolatile semiconductor memory, as shown in a schematic partial cross-sectional view in FIG. 11, a first insulating layer 211 made of, for example, SiO 2 is formed on the surface of a semiconductor substrate 210. A structure in which a floating gate electrode 212 is formed on 211, a second insulating layer 215 made of, for example, an ONO film is formed on the floating gate electrode 212, and a control electrode (gate electrode) 216 is formed on the second insulating layer 215. Have Reference numeral 217 represents a source / drain region, and reference numeral 218 represents a channel formation region. The floating gate electrode 212 includes an insulating film 213 formed on the first insulating layer 211 and conductive microcrystalline particles 214 formed in the insulating film 213. The conductive microcrystalline particles 214 are made of silicon (Si) and are hemispherical.

このようなナノクリスタル型の不揮発性半導体メモリにあっては、例えば、浮遊ゲート電極212への電荷の注入過程において制御電極216に高電圧を印加するので、第1絶縁層211に欠陥が生じ、浮遊ゲート電極212とチャネル形成領域218との間に短絡が発生する可能性がある。然るに、このような短絡が発生しても、浮遊ゲート電極212が導電性微小結晶粒子214から構成されているので(即ち、ドット構造を有するので)、浮遊ゲート電極212に蓄積された電荷は各導電性微小結晶粒子214にとどまっており、しかも、導電性微小結晶粒子214間にあってはトンネリングによる電子の移動は起こらないので、欠陥が生じた部位の近傍に存在する導電性微小結晶粒子214中の電荷だけのリークにとどめることができる。   In such a nanocrystal type nonvolatile semiconductor memory, for example, a high voltage is applied to the control electrode 216 in the process of injecting charges into the floating gate electrode 212, so that a defect occurs in the first insulating layer 211, A short circuit may occur between the floating gate electrode 212 and the channel formation region 218. However, even if such a short circuit occurs, since the floating gate electrode 212 is composed of the conductive microcrystalline particles 214 (that is, has a dot structure), the charges accumulated in the floating gate electrode 212 are In addition, since the electrons are not transferred by tunneling between the conductive microcrystalline particles 214, the electrons are not transferred between the conductive microcrystalline particles 214. It is possible to limit the leakage only to electric charges.

国際公開第2004/006337A1International Publication No. 2004 / 006337A1 特開平11−317464号JP-A-11-317464

しかしながら、上述の国際公開に開示された半導体装置を半導体メモリに適用した場合、揮発性の半導体メモリが得られるだけである。この国際公開には、不揮発性半導体メモリに関しては、何ら、言及がなされていない。   However, when the semiconductor device disclosed in the above-mentioned international publication is applied to a semiconductor memory, only a volatile semiconductor memory can be obtained. This international publication makes no mention of nonvolatile semiconductor memories.

また、ナノクリスタル型の不揮発性半導体メモリにあっては、Siから成る導電性微小結晶粒子214は、通常、SiOx層をアニール処理することで形成される。そのため、導電性微小結晶粒子214の形成過程は確率的にしか制御できず、不揮発性半導体メモリの特性を決める閾値電圧に影響を与える導電性微小結晶粒子214の粒径(蓄積できる電荷量を決定する因子である)と導電性微小結晶粒子214の密度(例えばチャネル形成領域218から注入された電子の捕獲確率に影響を与える因子である)とを、独立に制御することは非常に困難であるといった問題を有する。 In a nanocrystal type nonvolatile semiconductor memory, the conductive microcrystalline particles 214 made of Si are usually formed by annealing a SiO x layer. Therefore, the formation process of the conductive microcrystalline particles 214 can be controlled only probabilistically, and the particle size of the conductive microcrystalline particles 214 (which determines the amount of charge that can be accumulated) affects the threshold voltage that determines the characteristics of the nonvolatile semiconductor memory. It is very difficult to independently control the density of the conductive microcrystalline particles 214 (for example, a factor that affects the capture probability of electrons injected from the channel formation region 218). Have the problem.

従って、本発明の目的は、国際公開第2004/006337A1に開示された半導体装置を不揮発性半導体メモリに適用し、しかも、電荷を蓄積する浮遊ゲート電極が微小粒子から成り、係る微小粒子の粒径と密度を制御し得る構造を有する不揮発性半導体メモリ、及び、その製造方法を提供することにある。   Accordingly, an object of the present invention is to apply the semiconductor device disclosed in International Publication No. 2004 / 006337A1 to a nonvolatile semiconductor memory, and further, the floating gate electrode for accumulating charges is made of fine particles, and the particle size of such fine particles Another object of the present invention is to provide a nonvolatile semiconductor memory having a structure capable of controlling the density and a manufacturing method thereof.

上記の目的を達成するための本発明の第1の態様に係る不揮発性半導体メモリは、
(A)支持体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成された第1絶縁層、
(D)第1絶縁層上に、チャネル形成領域と対向して形成された浮遊ゲート電極、
(E)浮遊ゲート電極上に形成された第2絶縁層、並びに、
(F)第2絶縁層上に、チャネル形成領域と対向して形成された制御電極、
を備えた不揮発性半導体メモリであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
浮遊ゲート電極は、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成されていることを特徴とする。
In order to achieve the above object, a nonvolatile semiconductor memory according to the first aspect of the present invention includes:
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a first insulating layer formed on the entire surface;
(D) a floating gate electrode formed on the first insulating layer so as to face the channel formation region;
(E) a second insulating layer formed on the floating gate electrode, and
(F) a control electrode formed on the second insulating layer so as to face the channel formation region;
A non-volatile semiconductor memory comprising:
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
The floating gate electrode is composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle.

本発明の第1の態様に係る不揮発性半導体メモリにあっては、第1絶縁層は、絶縁材料から成る第1絶縁層構成微粒子が略規則性をもって配列されて成り、第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子が略規則性をもって配列されている構成とすることができる。   In the nonvolatile semiconductor memory according to the first aspect of the present invention, the first insulating layer is formed by arranging the first insulating layer-constituting particles made of an insulating material with substantially regularity, and the first insulating layer-constituting particulates Based on this arrangement state, the floating gate electrode constituting particles constituting the floating gate electrode can be arranged with substantially regularity.

上記の目的を達成するための本発明の第2の態様に係る不揮発性半導体メモリは、
(A)支持体上に形成された制御電極、
(B)制御電極及び支持体上に形成された第2絶縁層、
(C)第2絶縁層上に形成された浮遊ゲート電極、
(D)浮遊ゲート電極上に形成された第1絶縁層、
(E)第1絶縁層上に形成されたソース/ドレイン電極、並びに、
(F)ソース/ドレイン電極とソース/ドレイン電極との間に位置する第1絶縁層の部分の上に、制御電極と対向して形成されたチャネル形成領域、
を備えた不揮発性半導体メモリであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
浮遊ゲート電極は、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成されていることを特徴とする。
In order to achieve the above object, a nonvolatile semiconductor memory according to a second aspect of the present invention includes:
(A) a control electrode formed on a support;
(B) a second insulating layer formed on the control electrode and the support,
(C) a floating gate electrode formed on the second insulating layer;
(D) a first insulating layer formed on the floating gate electrode;
(E) source / drain electrodes formed on the first insulating layer, and
(F) a channel formation region formed on the portion of the first insulating layer located between the source / drain electrode and the source / drain electrode, facing the control electrode;
A non-volatile semiconductor memory comprising:
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
The floating gate electrode is composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle.

本発明の第2の態様に係る不揮発性半導体メモリにあっては、第2絶縁層は、絶縁材料から成る第2絶縁層構成微粒子が略規則性をもって配列されて成り、第2絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子が略規則性をもって配列されている構成とすることができる。   In the nonvolatile semiconductor memory according to the second aspect of the present invention, the second insulating layer is formed by arranging the second insulating layer-constituting particles made of an insulating material with substantially regularity, and the second insulating layer-constituting particulates. Based on this arrangement state, the floating gate electrode constituting particles constituting the floating gate electrode can be arranged with substantially regularity.

上記の目的を達成するための本発明の第1の態様に係る不揮発性半導体メモリの製造方法は、
(A)支持体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成された第1絶縁層、
(D)第1絶縁層上に、チャネル形成領域と対向して形成された浮遊ゲート電極、
(E)浮遊ゲート電極上に形成された第2絶縁層、並びに、
(F)第2絶縁層上に、チャネル形成領域と対向して形成された制御電極、
を備えた不揮発性半導体メモリの製造方法であって、
第1絶縁層上に、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成された浮遊ゲート電極を形成する工程を含むことを特徴とする。
In order to achieve the above object, a method for manufacturing a nonvolatile semiconductor memory according to the first aspect of the present invention includes:
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a first insulating layer formed on the entire surface;
(D) a floating gate electrode formed on the first insulating layer so as to face the channel formation region;
(E) a second insulating layer formed on the floating gate electrode, and
(F) a control electrode formed on the second insulating layer so as to face the channel formation region;
A method for manufacturing a nonvolatile semiconductor memory comprising:
Forming a floating gate electrode composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle on the first insulating layer; And

本発明の第1の態様に係る不揮発性半導体メモリの製造方法においては、支持体上にチャネル形成領域及びソース/ドレイン電極を形成した後、全面に、絶縁材料から成る第1絶縁層構成微粒子が略規則性をもって配列された第1絶縁層を形成する工程を含み、
浮遊ゲート電極の形成工程にあっては、第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させる構成とすることができる。
In the method for manufacturing a nonvolatile semiconductor memory according to the first aspect of the present invention, after forming the channel formation region and the source / drain electrodes on the support, the first insulating layer constituting particles made of an insulating material are formed on the entire surface. Forming a first insulating layer arranged with substantially regularity,
In the formation process of the floating gate electrode, the floating gate electrode constituting particles constituting the floating gate electrode can be arranged with substantially regularity based on the arrangement state of the first insulating layer constituting particles.

上記の目的を達成するための本発明の第2の態様に係る不揮発性半導体メモリの製造方法は、
(A)支持体上に形成された制御電極、
(B)制御電極及び支持体上に形成された第2絶縁層、
(C)第2絶縁層上に形成された浮遊ゲート電極、
(D)浮遊ゲート電極上に形成された第1絶縁層、
(E)第1絶縁層上に形成されたソース/ドレイン電極、並びに、
(F)ソース/ドレイン電極とソース/ドレイン電極との間に位置する第1絶縁層の部分の上に、制御電極と対向して形成されたチャネル形成領域、
を備えた不揮発性半導体メモリの製造方法であって、
第2絶縁層上に、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成された浮遊ゲート電極を形成する工程を含むことを特徴とする。
In order to achieve the above object, a method for manufacturing a nonvolatile semiconductor memory according to the second aspect of the present invention includes:
(A) a control electrode formed on a support;
(B) a second insulating layer formed on the control electrode and the support,
(C) a floating gate electrode formed on the second insulating layer;
(D) a first insulating layer formed on the floating gate electrode;
(E) source / drain electrodes formed on the first insulating layer, and
(F) a channel formation region formed on the portion of the first insulating layer located between the source / drain electrode and the source / drain electrode, facing the control electrode;
A method for manufacturing a nonvolatile semiconductor memory comprising:
Forming a floating gate electrode composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle on the second insulating layer; And

本発明の第2の態様に係る不揮発性半導体メモリの製造方法においては、支持体上に制御電極を形成した後、制御電極及び支持体上に、絶縁材料から成る第2絶縁層構成微粒子が略規則性をもって配列された第2絶縁層を形成する工程を含み、
浮遊ゲート電極の形成工程にあっては、第2絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させる構成とすることができる。
In the method for manufacturing a nonvolatile semiconductor memory according to the second aspect of the present invention, after the control electrode is formed on the support, the second insulating layer-constituting particles made of an insulating material are substantially formed on the control electrode and the support. Forming a second insulating layer arranged with regularity;
In the formation process of the floating gate electrode, the floating gate electrode constituting fine particles constituting the floating gate electrode can be arranged with substantially regularity based on the arrangement state of the second insulating layer constituting fine particles.

以上の好ましい構成を含む本発明の第1の態様、第2の態様に係る不揮発性半導体メモリ及びその製造方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)にあっては、第2絶縁層の平均厚さは、第1絶縁層の平均厚さよりも厚いことが好ましく、より具体的には、第2絶縁層の平均厚さは10nm以上、望ましくは100nm以下であり、第1絶縁層の平均厚さは、6nm乃至10nmであることが一層好ましい。第1絶縁層、第2絶縁層は、単層構造であってもよいし、積層構造を有していてもよい。第1絶縁層が球状の第1絶縁層構成微粒子から構成される場合、あるいは又、第2絶縁層が球状の第2絶縁層構成微粒子から構成される場合、第1絶縁層の平均厚さ、第2絶縁層の平均厚さとは、第1絶縁層構成微粒子、第2絶縁層構成微粒子の直径を意味する。   In the nonvolatile semiconductor memory and the manufacturing method thereof according to the first aspect and the second aspect of the present invention including the above preferred configurations (hereinafter, these may be collectively referred to simply as the present invention). The average thickness of the second insulating layer is preferably thicker than the average thickness of the first insulating layer, and more specifically, the average thickness of the second insulating layer is 10 nm or more, preferably 100 nm or less. The average thickness of the first insulating layer is more preferably 6 nm to 10 nm. The first insulating layer and the second insulating layer may have a single layer structure or may have a laminated structure. When the first insulating layer is composed of spherical first insulating layer constituting fine particles, or when the second insulating layer is composed of spherical second insulating layer constituting fine particles, the average thickness of the first insulating layer, The average thickness of the second insulating layer means the diameter of the first insulating layer constituting fine particles and the second insulating layer constituting fine particles.

上記の好ましい形態を含む本発明において、浮遊ゲート電極構成微粒子は、導体としての金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、アルミニウム(Al)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、又は、鉄(Fe)から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム(CdS)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、ガリウム砒素(GaAs)、酸化チタン(TiO2)、又は、シリコン(Si)から成る構成とすることができる。また、保護膜を構成する分子は、その一端に、浮遊ゲート電極構成微粒子と結合する官能基を有することが好ましく、官能基として、具体的には、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を挙げることができる。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセトキシル基は、Au等の導体としての浮遊ゲート電極構成微粒子に結合する官能基であり、カルボキシル基は半導体としての浮遊ゲート電極構成微粒子に結合する官能基である。また、保護膜を構成する分子の両端に位置する官能基は異なっていてもよく、両端の官能基の浮遊ゲート電極構成微粒子に対する結合性は近い方がより好ましい。例えば、チオール基(−SH)を有する保護膜としてドデカンチオール(C1225SH)を挙げることができ、アミノ基(−NH2)を有する保護膜として、オレオイルアミンを挙げることができる。 In the present invention including the above preferred embodiments, the floating gate electrode constituting fine particles are gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), palladium (Pd), as a conductor, Chromium (Cr), nickel (Ni), iron (Fe), or an alloy composed of these metals, or cadmium sulfide (CdS) or cadmium selenide (CdSe) as a semiconductor , Cadmium telluride (CdTe), gallium arsenide (GaAs), titanium oxide (TiO 2 ), or silicon (Si). Moreover, it is preferable that the molecule | numerator which comprises a protective film has a functional group couple | bonded with the floating gate electrode constituent fine particle at one end, and specifically, as a functional group, a thiol group (-SH), an amino group (- NH 2 ), isocyano group (—NC), cyano group (—CN), thioacetoxyl group (—SCOCH 3 ), or carboxyl group (—COOH) can be mentioned. The thiol group, amino group, isocyano group, cyano group, and thioacetoxyl group are functional groups bonded to the floating gate electrode constituting fine particles as a conductor such as Au, and the carboxyl group is a floating gate electrode constituting fine particle as a semiconductor. Is a functional group that binds to In addition, the functional groups located at both ends of the molecules constituting the protective film may be different, and it is more preferable that the functional groups at both ends are close to the floating gate electrode constituent particles. For example, dodecanethiol (C 12 H 25 SH) can be given as a protective film having a thiol group (—SH), and oleoylamine can be given as a protective film having an amino group (—NH 2 ).

また、以上に説明した好ましい形態、構成を含む本発明にあっては、有機半導体分子が末端に有する官能基が、チャネル形成領域構成微粒子と化学的に結合していることが好ましく、チャネル形成領域構成微粒子は、導体としての金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、アルミニウム(Al)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、又は、鉄(Fe)から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム(CdS)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、ガリウム砒素(GaAs)、酸化チタン(TiO2)、又は、シリコン(Si)から成る構成とすることができる。また、有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有する構成とすることができる。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセトキシル基は、Au等の導体としてのチャネル形成領域構成微粒子に結合する官能基であり、カルボキシル基は半導体としてのチャネル形成領域構成微粒子に結合する官能基である。また、有機半導体分子の両端に位置する官能基は異なっていてもよく、両端の官能基のチャネル形成領域構成微粒子に対する結合性は近い方がより好ましい。 Further, in the present invention including the preferred embodiments and configurations described above, it is preferable that the functional group that the organic semiconductor molecule has at the terminal is chemically bonded to the channel-forming region-constituting fine particles. The constituent fine particles are gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), palladium (Pd), chromium (Cr), nickel (Ni), or iron as a conductor. (Fe) or an alloy composed of these metals, or cadmium sulfide (CdS), cadmium selenide (CdSe), cadmium telluride (CdTe), gallium arsenide (GaAs) as a semiconductor , Titanium oxide (TiO 2 ), or silicon (Si). The organic semiconductor molecule is an organic semiconductor molecule having a conjugated bond, and at both ends of the molecule, a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group (—CN). ), A thioacetoxyl group (—SCOCH 3 ), or a carboxyl group (—COOH). A thiol group, an amino group, an isocyano group, a cyano group, and a thioacetoxyl group are functional groups that bind to a channel forming region constituent fine particle as a conductor such as Au, and a carboxyl group is a channel forming region constituent fine particle as a semiconductor. Is a functional group that binds to In addition, the functional groups located at both ends of the organic semiconductor molecule may be different, and it is more preferable that the functional groups at both ends are close to the channel forming region constituting fine particles.

具体的には、有機半導体分子として、例えば、構造式(1)の4,4’−ビフェニルジチオール(BPDT)、構造式(2)の4,4’−ジイソシアノビフェニル、構造式(3)の4,4’−ジイソシアノ−p−テルフェニル、及び構造式(4)の2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、構造式(5)の4,4’−ジイソシアノフェニル、構造式(6)のベンジジン(ビフェニル−4,4'−ジアミン)、構造式(7)のTCNQ(テトラシアノキノジメタン)、構造式(8)のビフェニル−4,4'−ジカルボン酸、構造式(9)の1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、構造式(10)の1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、あるいは、Bovine Serum Albumin、Horse Radish Peroxidase、antibody-antigen を例示することができる。これらは、いずれも、π共役系分子であって、少なくとも2箇所でチャネル形成領域構成微粒子と化学的に結合する官能基を有していることが好ましい。   Specifically, as the organic semiconductor molecule, for example, 4,4′-biphenyldithiol (BPDT) of the structural formula (1), 4,4′-diisocyanobiphenyl of the structural formula (2), structural formula (3) 4,4′-diisocyano-p-terphenyl and 2,5-bis (5′-thioacetoxyl-2′-thiophenyl) thiophene of the structural formula (4), 4,4 ′ of the structural formula (5) -Diisocyanophenyl, benzidine (biphenyl-4,4'-diamine) of structural formula (6), TCNQ (tetracyanoquinodimethane) of structural formula (7), biphenyl-4,4 of structural formula (8) '-Dicarboxylic acid, 1,4-di (4-thiophenylacetylinyl) -2-ethylbenzene of structural formula (9), 1,4-di (4-isocyanophenylacetylinyl of structural formula (10) ) -2-Ethylbenzene It can be exemplified Bovine Serum Albumin, Horse Radish Peroxidase, the Antibody-Antigen. These are all π-conjugated molecules, and preferably have functional groups that chemically bond with the channel-forming region-constituting fine particles in at least two places.

構造式(1):4,4’−ビフェニルジチオール

Figure 2007103828
構造式(2):4,4’−ジイソシアノビフェニル
Figure 2007103828
構造式(3):4,4’−ジイソシアノ−p−テルフェニル
Figure 2007103828
構造式(4):2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン
Figure 2007103828
構造式(5):4,4’−ジイソシアノフェニル
Figure 2007103828
構造式(6):ベンジジン(ビフェニル−4,4'−ジアミン)
Figure 2007103828
構造式(7):TCNQ(テトラシアノキノジメタン)
Figure 2007103828
構造式(8):ビフェニル−4,4'−ジカルボン酸
Figure 2007103828
構造式(9):1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン
Figure 2007103828
構造式(10):1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン
Figure 2007103828
Structural formula (1): 4,4′-biphenyldithiol
Figure 2007103828
Structural formula (2): 4,4′-diisocyanobiphenyl
Figure 2007103828
Structural formula (3): 4,4′-diisocyano-p-terphenyl
Figure 2007103828
Structural formula (4): 2,5-bis (5′-thioacetoxyl-2′-thiophenyl) thiophene
Figure 2007103828
Structural formula (5): 4,4′-diisocyanophenyl
Figure 2007103828
Structural formula (6): benzidine (biphenyl-4,4′-diamine)
Figure 2007103828
Structural formula (7): TCNQ (tetracyanoquinodimethane)
Figure 2007103828
Structural formula (8): Biphenyl-4,4′-dicarboxylic acid
Figure 2007103828
Structural formula (9): 1,4-di (4-thiophenylacetylinyl) -2-ethylbenzene
Figure 2007103828
Structural formula (10): 1,4-di (4-isocyanophenylacetylinyl) -2-ethylbenzene
Figure 2007103828

また、有機半導体分子として、構造式(11)で表されるデンドリマーも用いることができる。   A dendrimer represented by the structural formula (11) can also be used as the organic semiconductor molecule.

構造式(11):デンドリマー

Figure 2007103828
Structural formula (11): Dendrimer
Figure 2007103828

上述したとおり、有機半導体分子が末端に有する官能基は、チャネル形成領域構成微粒子と化学的に結合していることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とが化学的に(交互に)結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の単一層によって導電路が構成されていることが好ましい。あるいは又、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とが3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の積層構造によって導電路が構成されていることが好ましい。そして、このようにネットワーク状の導電路を構築することで、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる結果、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、単分子層トランジスタに匹敵する、今までにない高い移動度を実現することが可能となる。   As described above, it is preferable that the functional group at the terminal of the organic semiconductor molecule is chemically bonded to the channel-forming region constituting fine particles. In this case, the organic semiconductor molecule and the channel-forming region-constituting fine particles are chemically (alternatively) bonded to each other by the functional groups of the organic semiconductor molecule at both ends, so that a network-like conductive path is constructed. More preferably, the conductive path is preferably constituted by a single layer of a combination of channel-forming region-constituting fine particles and organic semiconductor molecules. Alternatively, in this case, the organic semiconductor molecule and the channel-forming region-constituting fine particles are three-dimensionally chemically (alternately) bonded by the functional groups of the organic semiconductor molecule at both ends, thereby constructing a network-like conductive path. Furthermore, it is preferable that the conductive path is constituted by a laminated structure of a combined body of channel-forming region constituting fine particles and organic semiconductor molecules. And by constructing a network-like conductive path in this way, the structure is such that the charge transfer in the conductive path occurs predominantly in the axial direction of the molecule along the main chain of the organic semiconductor molecule. Directional mobility, for example, high mobility due to delocalized π-electrons can be utilized to the maximum, so that it is possible to realize unprecedented high mobility comparable to monolayer transistors Become.

有機半導体分子と結合する前のチャネル形成領域構成微粒子の表面は、鎖状の絶縁性有機分子から成る被覆層によって被覆されていることが、チャネル形成領域構成微粒子同士の凝集を防止するといった観点から好ましい。被覆層を構成する分子はチャネル形成領域構成微粒子に対して結合しているが、その結合力の大小が、被覆層によって被覆されているチャネル形成領域構成微粒子(実際には、被覆層によって被覆されているチャネル形成領域構成微粒子の集合体あるいはクラスター)を製造する際の集合体(クラスター)の最終的な径分布に大きく影響する。被覆層を構成する絶縁性有機分子の一端には、チャネル形成領域構成微粒子と化学的に反応(結合)する官能基を有することが好ましい。例えば、官能基としてチオール基(−SH)を挙げることができ、このチオール基を末端に持つ分子の1つとしてアルカンチオール[例えば、ドデカンチオール(C1225SH)]を挙げることができる。ドデカンチオールのチオール基が金等のチャネル形成領域構成微粒子と結合すると、水素原子が離脱してC1225S−Auとなると考えられている。あるいは又、被覆層を構成する絶縁性有機分子として、アルキルアミン分子[例えば、ドデシルアミン(C1225NH2)]を挙げることもできる。 From the standpoint of preventing aggregation of the channel-forming region constituting particles, the surface of the channel-forming region constituting fine particles before being bonded to the organic semiconductor molecules is covered with a coating layer made of chain-like insulating organic molecules. preferable. The molecules constituting the coating layer are bonded to the channel-forming region-constituting fine particles, but the strength of the binding force depends on the channel-forming region-constituting particles covered by the coating layer (actually, they are covered by the coating layer. It has a great influence on the final diameter distribution of the aggregates (clusters) when producing the aggregates or clusters of the channel-forming region constituting particles. It is preferable that one end of the insulating organic molecule constituting the coating layer has a functional group that chemically reacts (bonds) with the fine particles forming the channel formation region. For example, mention may be made of a thiol group (-SH) as a functional group, alkanethiol [e.g., dodecanethiol (C 12 H 25 SH)] as one of the molecules with the thiol group at the end can be exemplified. It is considered that when a thiol group of dodecanethiol is bonded to fine particles forming a channel forming region such as gold, a hydrogen atom is detached and becomes C 12 H 25 S—Au. Alternatively, as an insulating organic molecule constituting the coating layer, an alkylamine molecule [for example, dodecylamine (C 12 H 25 NH 2 )] can be exemplified.

浮遊ゲート電極構成微粒子あるいはチャネル形成領域構成微粒子を構成する微粒子(以下、これらの微粒子を総称して、構成微粒子と呼ぶ場合がある)の平均粒径をrAVE、係る構成微粒子の粒径の標準偏差をσとしたとき、σ/rAVE≦0.5を満足することが好ましい。尚、rAVEの範囲として、5.0×10-10m≦rAVE≦1.0×10-6m、好ましくは5.0×10-10m≦rAVE≦1.0×10-8mであることが望ましい。構成微粒子の形状として球形を挙げることができるが、本発明はこれに限るものではなく、例えば球形の他に、三角形、四面体、立方体、直方体、円錐、円柱等を挙げることができる。尚、構成微粒子の形状が球形以外の場合の構成微粒子の平均粒径は、球形以外の構成微粒子の測定された体積と同じ体積を有する球を想定し、係る球の直径の平均値を構成微粒子の平均粒径とすればよい。 The average particle size of the fine particles constituting the fine particles constituting the floating gate electrode or the fine particles constituting the channel forming region (hereinafter, these fine particles may be collectively referred to as constituent fine particles) is r AVE , and the standard particle size of the constituent fine particles When the deviation is σ, it is preferable to satisfy σ / r AVE ≦ 0.5. The r AVE range is 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −8. m is desirable. Examples of the shape of the constituent fine particles include a spherical shape, but the present invention is not limited to this. For example, in addition to the spherical shape, a triangle, a tetrahedron, a cube, a rectangular parallelepiped, a cone, a cylinder, and the like can be given. The average particle diameter of the constituent fine particles when the shape of the constituent fine particles is other than a spherical shape is assumed to be a sphere having the same volume as the measured volume of the non-spherical constituent fine particles, and the average value of the diameters of the spheres The average particle size may be set as follows.

尚、導体としての構成微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)のオーダー以下である材料から成る微粒子を指す。また、半導体としての構成微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)乃至1012Ω・m(1010Ω・cm)のオーダーを有する材料から成る微粒子を指す。 The constituent fine particles as a conductor refer to fine particles made of a material having a volume resistivity of the order of 10 −4 Ω · m (10 −6 Ω · cm) or less. The constituent fine particles as a semiconductor are fine particles made of a material having a volume resistivity of the order of 10 −4 Ω · m (10 −6 Ω · cm) to 10 12 Ω · m (10 10 Ω · cm). Point to.

第1絶縁層を構成する材料として、酸化ケイ素(SiOX)、窒化ケイ素(SiNY)、SiOX/SiNY、SiON、SiOX/SiON、酸化アルミニウム(Al23)等の高絶縁性金属酸化物、高絶縁性金属窒化物、あるいは、これらの微粒子といった無機系絶縁材料;ポリメチルメタクリレート(ポリメタクリル酸メチル,PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリカーボネート、ポリエチレンテレフタレート(PET)、ポリイミド、ポリエーテルスルホン(PES)、ポリスチレン等、あるいは、これらの微粒子といった有機系絶縁材料;N−2(アミノエチル)3−アミノプロピルトリメトキシシラン(AEAPTMS)、3−メルカプトプロピルトリメトキシシラン(MPTMS)、オクタデシルトリクロロシラン(OTS)等のシラノール誘導体(シランカップリング剤);オクタデカンチオール、ドデシルイソシアネイト等の、金属から成るチャネル形成領域構成微粒子と結合可能な官能基を一端に有する直鎖炭化水素類、あるいは、両端に官能基を有し、且つ、少なくとも一端はチャネル形成領域を構成する材料と結合可能な官能基である直鎖炭化水素類を挙げることができるし、これらの組み合わせを用いることもできる。尚、第1絶縁層(あるいはその一部)が微粒子から構成される場合、微粒子の形状は、球形であることが好ましい。更には、BPSG、PSG、BSG、AsSG、PbSG、SOG(スピンオングラス)、低誘電率SiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)といった酸化ケイ素系材料を例示することもできる。また、第2絶縁層を構成する材料として、ONO膜(SiO2膜/SiN膜/SiO2膜)、ON膜(SiO2膜/SiN膜)を含む上述の高絶縁性金属酸化物、高絶縁性金属窒化物、あるいは、これらの微粒子といった各種無機系絶縁材料;微粒子を含む上述の各種有機系絶縁材料;上述の各種シラノール誘導体(シランカップリング剤);上述の各種直鎖炭化水素類;これらの組み合わせ;上述の各種酸化ケイ素系材料を挙げることができる。尚、第2絶縁層(あるいはその一部)が微粒子から構成されている場合、微粒子の形状は、球形であることが好ましい。 High insulation properties such as silicon oxide (SiO x ), silicon nitride (SiN y ), SiO x / SiN y , SiON, SiO x / SiON, aluminum oxide (Al 2 O 3 ), etc. as the material constituting the first insulating layer Inorganic insulating materials such as metal oxides, highly insulating metal nitrides, or fine particles thereof; polymethyl methacrylate (polymethyl methacrylate, PMMA), polyvinyl phenol (PVP), polyvinyl alcohol (PVA), polycarbonate, polyethylene terephthalate Organic insulating materials such as (PET), polyimide, polyethersulfone (PES), polystyrene, etc., or fine particles thereof; N-2 (aminoethyl) 3-aminopropyltrimethoxysilane (AEAPTMS), 3-mercaptopropyltri Methoxysilane (MP MS), silanol derivatives (silane coupling agents) such as octadecyltrichlorosilane (OTS); linear carbonization having a functional group capable of binding to a channel forming region constituent fine particle such as octadecanethiol and dodecyl isocyanate at one end Examples of hydrogens include straight-chain hydrocarbons having functional groups at both ends and at least one end being a functional group capable of binding to a material constituting the channel forming region, and combinations thereof are used. You can also In the case where the first insulating layer (or part thereof) is composed of fine particles, the shape of the fine particles is preferably spherical. Furthermore, BPSG, PSG, BSG, AsSG, PbSG, SOG (spin-on-glass), low dielectric constant SiO 2 materials (for example, polyaryl ether, cycloperfluorocarbon polymer and benzocyclobutene, cyclic fluororesin, polytetrafluoroethylene) And silicon oxide materials such as fluorinated aryl ether, fluorinated polyimide, amorphous carbon, and organic SOG). Further, as the material constituting the second insulating layer, the above-mentioned highly insulating metal oxide including ONO film (SiO 2 film / SiN film / SiO 2 film), ON film (SiO 2 film / SiN film), high insulation Various inorganic insulating materials such as conductive metal nitrides or fine particles thereof; various organic insulating materials described above including fine particles; various silanol derivatives (silane coupling agents) described above; various linear hydrocarbons described above; The above-mentioned various silicon oxide materials can be mentioned. When the second insulating layer (or a part thereof) is composed of fine particles, the shape of the fine particles is preferably spherical.

第1絶縁層、第2絶縁層の形成方法として、第1絶縁層、第2絶縁層を構成する材料にも依るが、物理的気相成長法(PVD法);MOCVD法を含む各種の化学的気相成長法(CVD法);スピンコート法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;キャスティング法;ゾル−ゲル法;電着法;シャドウマスク法;スプレー法;及び、LB(Langmuir-Blodgett)法の内のいずれかを挙げることができる。   As a method of forming the first insulating layer and the second insulating layer, although depending on the material constituting the first insulating layer and the second insulating layer, various chemical methods including a physical vapor deposition method (PVD method) and an MOCVD method are used. Vapor Phase Vapor Deposition (CVD); Spin Coating Method; Various Printing Methods such as Screen Printing Method, Inkjet Printing Method, Offset Printing Method, Gravure Printing Method; Air Doctor Coater Method, Blade Coater Method, Rod Coater Method, Knife Coater Method Various coating methods such as squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method, spray coater method, slit orifice coater method, calender coater method, dipping method; stamp method; casting Sol-gel method; electrodeposition method; shadow mask method Spraying; and can include any of the LB (Langmuir-Blodgett) method.

本発明において、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させることが(尚、この工程を、浮遊ゲート電極構成微粒子配列工程と呼ぶ場合がある)、また、チャネル形成領域を構成するチャネル形成領域構成微粒子を略規則性をもって配列させることが(尚、この工程を、チャネル形成領域構成微粒子配列工程と呼ぶ場合がある)、所謂有機トランジスタとしての不揮発性半導体メモリの性能向上のために好ましい。そして、浮遊ゲート電極構成微粒子やチャネル形成領域構成微粒子といった構成微粒子の2次元規則配列(微粒子が、下地の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列されていること)を達成するために、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子あるいはチャネル形成領域を構成するチャネル形成領域構成微粒子(構成微粒子)として、サイズばらつきが少ない、粒径の揃った構成微粒子を用いることが好ましく、これによって、構成微粒子の2次元ネットワークを、広い範囲において、且つ、長距離秩序を有する形態で達成することができる。   In the present invention, the fine particles constituting the floating gate electrode constituting the floating gate electrode may be arranged with substantially regularity (this step may be referred to as a fine particle arranging step for the floating gate electrode), and the channel formation region The channel forming region constituting particles constituting the layer are arranged with substantially regularity (this process may be referred to as a channel forming region constituting particle arranging step), which improves the performance of the so-called non-volatile semiconductor memory as an organic transistor Preferred for. Then, two-dimensional regular arrangement of constituent fine particles such as fine particles constituting floating gate electrode and fine particles constituting channel formation region (fine particles are regularly arranged two-dimensionally in a plane substantially parallel to the surface of the base and in a filled state. In order to achieve the above, the floating gate electrode constituting fine particles constituting the floating gate electrode or the channel forming region constituting fine particles constituting the channel forming region (constituting fine particles) have a small size variation and a uniform particle size. It is preferable to use constituent fine particles, whereby a two-dimensional network of constituent fine particles can be achieved in a wide range and in a form having long-range order.

更には、これに加えて、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子あるいはチャネル形成領域を構成するチャネル形成領域構成微粒子(構成微粒子)を含む溶液(例えば、微粒子コロイド溶液)から成る薄膜を下地上に形成した後、薄膜に含まれる溶媒を蒸発させることが、構成微粒子を最密充填にて配列させ得るといった観点から好ましい。そして、この場合、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが望ましい。あるいは又、この場合、構成微粒子を含む溶液から成る薄膜を形成する前に、下地の表面処理を行うことが望ましい。あるいは又、この場合、構成微粒子を含む溶液から成る薄膜を形成する工程において、構成微粒子を含む溶液と下地との間の濡れ性を制御することが望ましい。構成微粒子を含む溶液から成る薄膜を形成する方法として、浸漬法、キャスティング法、スピンコート法、上述した各種印刷法を例示することができる。   In addition to this, a thin film made of a solution (for example, a fine particle colloid solution) containing fine particles constituting the floating gate electrode constituting the floating gate electrode or fine particles constituting the channel forming region (constituting fine particles) constituting the channel forming region is provided. After forming on the ground, it is preferable to evaporate the solvent contained in the thin film from the viewpoint that the constituent fine particles can be arranged by close packing. In this case, it is desirable to evaporate the solvent contained in the thin film while controlling the evaporation rate in the step of evaporating the solvent contained in the thin film. Alternatively, in this case, it is desirable to perform the surface treatment of the base before forming the thin film made of the solution containing the constituent fine particles. Alternatively, in this case, it is desirable to control the wettability between the solution containing the constituent fine particles and the base in the step of forming the thin film made of the solution containing the constituent fine particles. Examples of the method for forming a thin film made of a solution containing constituent fine particles include an immersion method, a casting method, a spin coating method, and the various printing methods described above.

あるいは又、浮遊ゲート電極構成微粒子配列工程、チャネル形成領域構成微粒子配列工程にあっては、構成微粒子を含む溶液に基づき薄膜を成膜した後、この薄膜を下地上に転写することが、構成微粒子を最密充填にて配列させるといった観点から好ましい。より具体的には、水面に構成微粒子を含む溶液に基づき薄膜を成膜した後、薄膜に含まれる溶媒を蒸発させることで形成した構成微粒子を含む薄膜を、下地上に転写する工程から成ることが好ましく、更には、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが、一層好ましい。   Alternatively, in the floating gate electrode constituting particle arranging step and the channel forming region constituting particle arranging step, a thin film is formed based on a solution containing the constituting fine particles, and then the thin film is transferred onto the base. Are preferable from the viewpoint of arranging them in close packing. More specifically, the method comprises a step of transferring a thin film containing constituent fine particles formed by evaporating a solvent contained in the thin film to a base after forming a thin film on the water surface based on a solution containing the constituent fine particles. Furthermore, in the step of evaporating the solvent contained in the thin film, it is more preferred to evaporate the solvent contained in the thin film while controlling the evaporation rate.

また、チャネル形成領域構成微粒子配列工程の実行後、有機半導体分子を接触させる工程を少なくとも1回行うことによって、チャネル形成領域構成微粒子と有機半導体分子とを結合させることが好ましい。即ち、例えば、チャネル形成領域構成微粒子を、下地の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子を接触させると、有機半導体分子が被覆層を構成する有機分子と置換される結果、チャネル形成領域構成微粒子と有機半導体分子との化学的な結合体が形成される。尚、1回行うことによって結合体の単一層を形成することができるし、2回以上繰り返すことで結合体の積層構造を形成することができる。   In addition, it is preferable to combine the channel-forming region-constituting fine particles and the organic semiconductor molecules by performing the step of bringing the organic-semiconductor molecules into contact with each other after the channel-forming region-constituting fine particle arranging step. That is, for example, when the channel forming region constituting fine particles are arranged two-dimensionally regularly in a plane substantially parallel to the surface of the base and in a filled state, and then the organic semiconductor molecules are brought into contact with each other, As a result of the replacement of the molecules with the organic molecules constituting the coating layer, a chemical bond between the channel forming region constituting fine particles and the organic semiconductor molecules is formed. A single layer of the combined body can be formed by performing once, and a laminated structure of the combined body can be formed by repeating twice or more.

上述したとおり、チャネル形成領域構成微粒子は充填状態にて配列されていることが好ましく、チャネル形成領域構成微粒子は最密充填状態にて配列されていることが一層好ましい。ここで、より具体的には、「チャネル形成領域構成微粒子は充填状態にて配列されている」とは、例えば、チャネル形成領域構成微粒子と結合した有機半導体分子から成る導電路が、例えば少なくともソース/ドレイン電極間に形成される程度に、チャネル形成領域構成微粒子が配列している状態を云う。多少の空乏、格子の欠陥等があってもよいことは云うまでもない。「チャネル形成領域構成微粒子が最密充填状態にて配列されている」とは、チャネル形成領域構成微粒子を剛体とみなしたとき、その2次元平面、あるいは、3次元空間を物理的に占め得る最大の密度で規則的に配列している状態を云う。但し、ここでは、チャネル形成領域構成微粒子間には有機半導体分子が必ず存在するため、チャネル形成領域構成微粒子同士は接触していない。隣り合うチャネル形成領域構成微粒子間の表面間距離は、用いる有機半導体分子の長軸方向の長さと同じかそれ以下である。   As described above, the channel forming region constituting fine particles are preferably arranged in a packed state, and the channel forming region constituting fine particles are more preferably arranged in a close packed state. More specifically, “the channel-forming region-constituting particles are arranged in a packed state” means, for example, that a conductive path composed of organic semiconductor molecules bonded to the channel-forming region-constituting particulates is at least a source, for example. The channel forming region constituting fine particles are arranged so as to be formed between the drain electrodes. Needless to say, there may be some depletion, lattice defects, and the like. “The channel-forming region-constituting particles are arranged in a close-packed state” means that when the channel-forming region-constituting particles are regarded as rigid bodies, the maximum that can physically occupy a two-dimensional plane or three-dimensional space. The state is regularly arranged at a density of. However, here, since the organic semiconductor molecules always exist between the channel forming region constituent particles, the channel forming region constituent particles are not in contact with each other. The surface-to-surface distance between adjacent channel forming region constituting fine particles is equal to or less than the length of the organic semiconductor molecule to be used in the major axis direction.

また、上述したとおり、浮遊ゲート電極構成微粒子は充填状態にて配列されていることが好ましく、浮遊ゲート電極構成微粒子は最密充填状態にて配列されていることが一層好ましい。多少の空乏、格子の欠陥等があってもよいことは云うまでもない。「浮遊ゲート電極構成微粒子が最密充填状態にて配列されている」とは、浮遊ゲート電極構成微粒子を剛体とみなしたとき、その2次元平面、あるいは、3次元空間を物理的に占め得る最大の密度で規則的に配列している状態を云う。   Further, as described above, the floating gate electrode constituent particles are preferably arranged in a packed state, and the floating gate electrode constituent particles are more preferably arranged in a close packed state. Needless to say, there may be some depletion, lattice defects, and the like. “The floating gate electrode constituent particles are arranged in a close-packed state” means that when the floating gate electrode constituent particles are regarded as a rigid body, the maximum that can physically occupy a two-dimensional plane or three-dimensional space. The state is regularly arranged at a density of.

更には、本発明にあっては、構成微粒子が下地の表面と略平行な面内において2次元的に規則的に配列されている場合、より具体的には、このような2次元的に規則配列した層が、単層であっても、3次元的な最密充填状態で多層に存在していてもよい。「2次元的に規則的に配列されている」とは、少なくとも概ね構成微粒子1層分の厚みの空間内に粒径の揃った構成微粒子が充填状態で、好ましくは最密充填状態で、配列していることを意味する。尚、「下地の表面と略平行な面内」とは、下地の製造方法等によって下地の表面に微小凹凸が存在する場合、係る微小凹凸に対して実質的に平行であることを意味する。   Furthermore, in the present invention, when the constituent particles are regularly arranged two-dimensionally in a plane substantially parallel to the surface of the base, more specifically, such two-dimensionally ordered particles are arranged. The arranged layers may be a single layer or may exist in multiple layers in a three-dimensional close-packed state. “Two-dimensionally regularly arranged” means that the constituent fine particles having a uniform particle diameter are packed in a space of at least approximately the thickness of one constituent fine particle, preferably in a close packed state. Means that Note that “in a plane substantially parallel to the surface of the base” means that when there are micro unevenness on the surface of the base by the manufacturing method of the base, it is substantially parallel to the micro unevenness.

平滑な下地上での構成微粒子自身による自己組織化現象を積極的に利用して、2次元規則配列化を達成させるためには、上述したとおり、微粒子コロイド溶液を下地上に滴下した際の微粒子コロイド溶液中に含まれる溶媒の蒸発条件、及び、構成微粒子のサイズばらつきの度合いは、非常に重要な因子である。溶媒の蒸発速度が早すぎると、自己組織化による2次元規則配列化が達成される前に、構成微粒子がその場に取り残されてしまい、下地上を自由に動けなくなってしまう。一方、構成微粒子のサイズがまちまちだと、2次元配列に空隙ができ、最密充填にはならない。尚、「構成微粒子を最密充填に並べること」と、「その並び方に秩序性を持たせること」は同じことではない。   In order to achieve the two-dimensional regular arrangement by actively utilizing the self-organization phenomenon by the constituent fine particles themselves on the smooth base, as described above, the fine particles when the fine particle colloid solution is dropped on the base The evaporation conditions of the solvent contained in the colloidal solution and the degree of size variation of the constituent fine particles are very important factors. If the evaporation rate of the solvent is too fast, the constituent fine particles are left in place before the two-dimensional regular arrangement by self-organization is achieved, and the substrate cannot move freely on the ground. On the other hand, if the size of the constituent fine particles is different, voids are formed in the two-dimensional array and the closest packing is not achieved. It should be noted that “arranging the constituent fine particles in the closest packing” and “providing ordering in the arrangement” are not the same thing.

チャネル形成領域を形成するチャネル形成領域構成微粒子間を、一種、架橋する役割を果たす有機半導体分子は、その両端に、キャスティングと結合可能な官能基を有している。ところで、チャネル形成領域構成微粒子の間の距離が有機半導体分子の全長よりも長く、しかも、チャネル形成領域構成微粒子が下地上に固定され、移動できないような状態にあっては、導電パスがそこで切れることになり、その結果、有機半導体分子とチャネル形成領域構成微粒子によって構成された導電路の数が減少し、不揮発性半導体メモリの特性の劣化につながる。優れた特性を有する不揮発性半導体メモリを得ようとしたとき、この不揮発性半導体メモリが例えば電界効果型トランジスタ(FET)から構成されている場合、一方のソース/ドレイン電極から他方のソース/ドレイン電極まで、切れ目無く導電路が繋がっている必要がある。また、導電路の数がFETの特性向上に大きく影響する。   One kind of organic semiconductor molecule that plays a role of bridging between the channel forming region forming fine particles forming the channel forming region has functional groups capable of binding to casting at both ends thereof. By the way, if the distance between the channel forming region constituent particles is longer than the total length of the organic semiconductor molecule and the channel forming region constituent particles are fixed on the base and cannot move, the conductive path is cut there. As a result, the number of conductive paths constituted by organic semiconductor molecules and channel-forming region-constituting fine particles is reduced, leading to deterioration of characteristics of the nonvolatile semiconductor memory. When it is intended to obtain a nonvolatile semiconductor memory having excellent characteristics, when this nonvolatile semiconductor memory is composed of, for example, a field effect transistor (FET), from one source / drain electrode to the other source / drain electrode It is necessary that the conductive paths are continuously connected. In addition, the number of conductive paths greatly affects the improvement of FET characteristics.

導電路の数を増加させるためには、チャネル形成領域構成微粒子同士が有機半導体分子の長さより近い距離で隣接しており、更には、チャネル形成領域構成微粒子が六方最密充填様に2次元規則配列していることが望ましい。より具体的には、有機半導体分子と結合する前のチャネル形成領域構成微粒子の表面は、鎖状の絶縁性有機分子から成る被覆層によって被覆されている。従って、チャネル形成領域構成微粒子間の距離は、最も近接した場合でも、被覆層を構成する分子の長さの2倍程度(実際は分子が若干先端で重なるためそれよりは短くなる)離れている。そのようにして決められたチャネル形成領域構成微粒子の間の距離よりも、これらのチャネル形成領域構成微粒子を、一種、架橋する有機半導体分子の長さは長くないことが好ましい。   In order to increase the number of conductive paths, the channel-forming region constituent particles are adjacent to each other at a distance closer than the length of the organic semiconductor molecule, and further, the channel-forming region constituent particles are two-dimensionally arranged in a hexagonal close packed manner. It is desirable to arrange. More specifically, the surface of the channel forming region constituting fine particles before bonding with the organic semiconductor molecules is covered with a coating layer made of chain-like insulating organic molecules. Accordingly, the distance between the channel forming region constituting fine particles is about twice as long as the length of the molecules constituting the coating layer (actually, the distance is shorter than that because the molecules slightly overlap at the tip). It is preferable that the length of the organic semiconductor molecule that cross-links the channel forming region constituting fine particles, which is one kind, is not longer than the distance between the channel forming region constituting fine particles determined as described above.

構成微粒子を金ナノ粒子から構成する場合を例にとり、以下、説明を行うが、構成微粒子は金ナノ粒子に限定するものではない。   The case where the constituent fine particles are composed of gold nanoparticles will be described below as an example, but the constituent fine particles are not limited to gold nanoparticles.

《構成微粒子の下地への塗布》
金ナノ粒子の塗布法に関しては、金ナノ粒子を溶媒に分散させたコロイド溶液(以下、金ナノ粒子コロイド溶液と呼ぶ)を下地上に滴下して、溶媒が蒸発するときに、金ナノ粒子間に働く横毛管力による自己組織化現象を利用して2次元規則配列を達成する手法(キャスティング法)が古くから採られてきた。このキャスティング法は、プロセスが非常に簡便である反面、溶媒の蒸発速度が早すぎると、金ナノ粒子の自己組織化の速度を溶媒の蒸発速度が上回ってしまうため、金ナノ粒子がその場に取り残されてしまい、結果として金ナノ粒子の分布にムラができてしまうといった難点がある。
<Applying constituent fine particles to the substrate>
As for the gold nanoparticle coating method, a colloidal solution in which gold nanoparticles are dispersed in a solvent (hereinafter referred to as a gold nanoparticle colloidal solution) is dropped on the substrate, and when the solvent evaporates, A method (casting method) for achieving a two-dimensional ordered arrangement by utilizing the self-organization phenomenon caused by the lateral capillary force acting on the slab has been taken for a long time. This casting method is very simple, but if the evaporation rate of the solvent is too fast, the evaporation rate of the solvent exceeds the rate of self-organization of the gold nanoparticles. There is a problem that the gold nanoparticles are unevenly distributed as a result.

構成微粒子を、下地の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列する工程(微粒子配置・充填工程)は、構成微粒子を含む溶液から成る薄膜を下地上に形成した後(即ち、キャスティング法を実行した後)、薄膜に含まれる溶媒を蒸発させる工程から成り、薄膜に含まれる溶媒を蒸発させる工程においては、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させる。また、構成微粒子を含む溶液から成る薄膜を形成する前に、下地の表面処理を行う。更には、構成微粒子を含む溶液から成る薄膜を形成する工程において、構成微粒子を含む溶液と下地との間の濡れ性を制御する。   The step of arranging the constituent fine particles in a two-dimensional regular and filled state in a plane substantially parallel to the surface of the substrate (particulate arrangement / filling step) is performed by lowering the thin film made of the solution containing the constituent fine particles. It consists of the process of evaporating the solvent contained in the thin film after it is formed on the ground (that is, after performing the casting method). In the process of evaporating the solvent contained in the thin film, it is contained in the thin film while controlling the evaporation rate. Evaporate the solvent. Further, before forming a thin film made of a solution containing constituent fine particles, a surface treatment of the base is performed. Furthermore, the wettability between the solution containing the constituent fine particles and the base is controlled in the step of forming the thin film made of the solution containing the constituent fine particles.

例えば、金ナノ粒子コロイド溶液に蒸気圧の低い有機物を混合することで、溶媒の蒸発速度を制御する(遅くする)(X. M. Lin, et al., J. Phys. Chem. B, 2001, 105, 3353 参照)。具体的には、例えば、アルキルアミン分子(例えば、ドデシルアミン)あるいはアルカンチオール分子(例えば、ドデカンチオール)から成る層によって表面が覆われた金ナノ粒子コロイド溶液(溶媒:トルエン)を用いる場合、ドデカンチオールのようなトルエンに溶解し、且つ、蒸発し難い有機物を金ナノ粒子コロイド溶液に混入させることにより、金ナノ粒子コロイド溶液における溶媒蒸発速度を遅くすることができる。   For example, by mixing organic substances with low vapor pressure in gold nanoparticle colloidal solution, the evaporation rate of the solvent is controlled (slowed) (XM Lin, et al., J. Phys. Chem. B, 2001, 105, See 3353). Specifically, for example, when a gold nanoparticle colloid solution (solvent: toluene) whose surface is covered with a layer composed of an alkylamine molecule (for example, dodecylamine) or an alkanethiol molecule (for example, dodecanethiol) is used, dodecane is used. By mixing an organic substance that is dissolved in toluene such as thiol and is difficult to evaporate into the gold nanoparticle colloidal solution, the solvent evaporation rate in the gold nanoparticle colloidal solution can be reduced.

あるいは又、溶媒の蒸気を満たした閉空間(シャーレ等)内でキャスティング法を実行することで構成微粒子を含む溶液から成る薄膜を下地上に形成した後(即ち、キャスティング法を実行した後)、薄膜に含まれる溶媒を蒸発させる。この工程において蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることができるので、金ナノ粒子を下地上に密に詰まった状態にて配置させることもできる。   Alternatively, after a casting method is performed in a closed space filled with a solvent vapor (such as a petri dish), a thin film made of a solution containing constituent fine particles is formed on the base (that is, after the casting method is performed). The solvent contained in the thin film is evaporated. Since the solvent contained in the thin film can be evaporated while controlling the evaporation rate in this step, the gold nanoparticles can be arranged in a densely packed state on the base.

あるいは又、場合によっては、単純なキャスティング法ではなく、リソグラフィ技術等によって下地表面に凹部を予め形成しておき、この凹部を含む下地表面に金ナノ粒子溶液を滴下させ、溶媒を蒸発させる方法、あるいは、下地表面に置かれたOリング等によって囲まれた下地表面部分に金ナノ粒子溶液を滴下させ、溶媒を蒸発させる方法を採用することもできる(N. D. Denkov, et al., Langmuir, 1992, 8, 3183 参照)。これらの方法を採用することで、一般的に見られる液滴の周辺部からの溶媒の蒸発とは異なり、中心部から溶媒の蒸発が始まる結果、均一なナノ粒子単層膜を形成することが可能となる。   Alternatively, in some cases, instead of a simple casting method, a recess is formed in advance on the base surface by lithography technology or the like, a gold nanoparticle solution is dropped on the base surface including the recess, and the solvent is evaporated, Alternatively, a method in which a gold nanoparticle solution is dropped onto an underlying surface portion surrounded by an O-ring or the like placed on the underlying surface and the solvent is evaporated (ND Denkov, et al., Langmuir, 1992, 8, 3183). By adopting these methods, it is possible to form a uniform nanoparticle monolayer film as a result of the evaporation of the solvent from the central portion, unlike the evaporation of the solvent from the peripheral portion of the droplet that is generally observed. It becomes possible.

あるいは又、微粒子配列・充填工程は、構成微粒子を含む溶液に基づき薄膜を成膜した後、該薄膜を下地上に転写する工程、即ち、所謂LB(Langmuir-Blodgett)法に類似した方法から構成してもよい。即ち、親水性溶媒(例えば水)上に疎水性表面を有する構成微粒子を単層で2次元規則配列を有するように浮かべ、あるいは、これとは逆に、疎水性溶媒上に親水性表面を有する構成微粒子を単層で2次元規則配列を有するように浮かべ、それをLB法のように下地上に転写する方法を採用してもよい(V. Santhanam, et al., Langmuir, 2003, 19, 7881 参照)。   Alternatively, the fine particle arrangement / filling step is constituted by a method similar to a so-called LB (Langmuir-Blodgett) method in which a thin film is formed based on a solution containing constituent fine particles and then the thin film is transferred onto a base. May be. That is, the constituent fine particles having a hydrophobic surface are floated on a hydrophilic solvent (for example, water) so as to have a two-dimensional regular arrangement in a single layer, or, conversely, the hydrophilic particles have a hydrophilic surface on the hydrophobic solvent. A method may be employed in which the constituent fine particles are floated in a single layer so as to have a two-dimensional regular arrangement, and the fine particles are transferred onto the substrate like the LB method (V. Santhanam, et al., Langmuir, 2003, 19, 7881).

一例として、平均粒径12.2nmの、疎水性表面を有する金ナノ粒子を用いて、LB法に類似した方法により、即ち、水面に金ナノ粒子を含む溶液に基づき薄膜を成膜した後、薄膜に含まれる溶媒(具体的にはトルエン)を蒸発させることで形成した金ナノ粒子薄膜を、下地上に転写した。このとき、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させた。具体的には、蒸発速度の制御は、水を入れた容器にガラス板で蓋をしてガラス板の隙間から金ナノ粒子を含む溶液を滴下することにより行った。このとき、水面と蓋の距離が約5mmになるように水の量を調節した。25cm×15cmの大きさの容器を用いた場合、50マイクロリットルのナノ粒子溶液を滴下すると、薄膜に含まれる溶媒は30秒〜1分ほどの時間で蒸発した。   As an example, using gold nanoparticles having a hydrophobic surface with an average particle size of 12.2 nm, a method similar to the LB method, that is, after forming a thin film based on a solution containing gold nanoparticles on the water surface, The gold nanoparticle thin film formed by evaporating the solvent (specifically toluene) contained in the thin film was transferred onto the base. At this time, the solvent contained in the thin film was evaporated while controlling the evaporation rate. Specifically, the evaporation rate was controlled by covering a container containing water with a glass plate and dropping a solution containing gold nanoparticles from a gap between the glass plates. At this time, the amount of water was adjusted so that the distance between the water surface and the lid was about 5 mm. When a container having a size of 25 cm × 15 cm was used, when a 50 microliter nanoparticle solution was dropped, the solvent contained in the thin film evaporated in a time of about 30 seconds to 1 minute.

キャスティング法における溶媒蒸発の際に、より効果的に自己組織化を促進させる2つの手段を、以下、説明する。   Two means for promoting self-assembly more effectively during solvent evaporation in the casting method will be described below.

[下地の表面処理]
第1の手段は、下地と金ナノ粒子との相互作用を考慮した手段である。自己組織化によって金ナノ粒子の2次元様の構造を形成させる際、金ナノ粒子と下地との相互作用が重要となる。金ナノ粒子の表面状態は、主にその表面を覆っている層を構成する分子の性質によって決定される。それ故、様々な層を有する金ナノ粒子、例えば表面に疎水性を有する層(層を構成する分子が例えばアルキル基を有するもの)が形成された金ナノ粒子を用い、あるいは、表面に親水性を有する層(層を構成する分子が、例えばカルボキシル基、アミノ基あるいは水酸基を有するもの)が形成された金ナノ粒子を用い、更には、微粒子を含む溶液から成る薄膜を形成する前に下地の表面処理を行うことで下地の表面状態を最適化し、金ナノ粒子及び下地の振る舞いを変えることができ、キャスティング法の実行に最も適した条件を得ることが可能となる(T. Teranishi, et al., Adv. Mater., 2001, 13, 1699 参照)。ここで、SiO2から成る下地の表面を親水化処理する場合、プラズマアッシング処理や、ピランハ溶液処理、酸素プラズマ処理、UV−オゾン処理による水酸基の導入を挙げることができる。一方、SiO2から成る下地の表面を疎水化処理する場合、例えば、末端に疎水基を有する処理剤(例えば、ヘキサメチルジシラザン[(CH33SiNHSi(CH33]、オクタデシルトリクロロシラン[C1837SiCl3])による表面処理を行えばよい。
[Surface treatment of the substrate]
The first means is a means that considers the interaction between the substrate and the gold nanoparticles. When forming a two-dimensional structure of gold nanoparticles by self-organization, the interaction between the gold nanoparticles and the substrate is important. The surface state of the gold nanoparticles is mainly determined by the properties of the molecules constituting the layer covering the surface. Therefore, gold nanoparticles having various layers, for example, gold nanoparticles having a hydrophobic layer on the surface (molecules constituting the layer having an alkyl group, for example), or hydrophilic on the surface Before forming a thin film composed of a solution containing fine particles, using a gold nanoparticle in which a layer having a layer (the molecule constituting the layer has, for example, a carboxyl group, an amino group or a hydroxyl group) is used. Surface treatment can optimize the surface condition of the substrate, change the behavior of the gold nanoparticles and the substrate, and obtain the most suitable conditions for performing the casting method (T. Teranishi, et al ., Adv. Mater., 2001, 13, 1699). Here, when the surface of the base made of SiO 2 is subjected to a hydrophilization treatment, examples thereof include plasma ashing treatment, piranha solution treatment, oxygen plasma treatment, and introduction of hydroxyl groups by UV-ozone treatment. On the other hand, when the surface of the substrate made of SiO 2 is subjected to a hydrophobic treatment, for example, a treatment agent having a hydrophobic group at the terminal (for example, hexamethyldisilazane [(CH 3 ) 3 SiNHSi (CH 3 ) 3 ], octadecyltrichlorosilane) Surface treatment with [C 18 H 37 SiCl 3 ]) may be performed.

[構成微粒子を含む溶液と下地との間の濡れ性の制御]
第2の手段は、金ナノ粒子を含む溶液と下地との間の濡れ性を制御することである。下地に対して溶液中の溶媒の濡れ性が良ければ溶媒は下地上を広がり、濡れ性が悪ければ溶媒は集まる。一般的に溶媒が下地に対してより広い範囲に広がった方が、下地上に金ナノ粒子を含む溶液から成る薄膜を形成した後、広い面積の薄膜の全体から溶媒が均一に蒸発する。濡れ性は、異なる溶媒を混合し、その混合比率を調整することにより、変化させることができ、これによって、下地上に金ナノ粒子を並べるのに最も適した濡れ性を得ることが可能となる。例えば、SiO2から成る下地上に金ナノ粒子のトルエン溶液をキャスティング法にて塗布し、金ナノ粒子を含む溶液から成る薄膜を下地上に形成する場合、金ナノ粒子のトルエン溶液にエタノールを或る程度混合したとき、溶液が最も下地上で広がる。
[Control of wettability between solution containing constituent fine particles and substrate]
The second means is to control the wettability between the solution containing gold nanoparticles and the substrate. If the wettability of the solvent in the solution with respect to the base is good, the solvent spreads on the base, and if the wettability is poor, the solvent collects. Generally, when the solvent spreads over a wider range than the base, after forming a thin film made of a solution containing gold nanoparticles on the base, the solvent is uniformly evaporated from the entire thin film having a large area. The wettability can be changed by mixing different solvents and adjusting the mixing ratio, which makes it possible to obtain the best wettability for arranging gold nanoparticles on the substrate. . For example, when a toluene solution of gold nanoparticles is applied to a base made of SiO 2 by a casting method to form a thin film made of a solution containing gold nanoparticles on the base, ethanol is added to the toluene solution of gold nanoparticles. When mixed to a certain extent, the solution spreads most on the substrate.

あるいは又、下地としての第1絶縁層を構成する第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させることが好ましく、あるいは又、下地としての第2絶縁層を構成する第2絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させることが好ましい。そして、第1絶縁層構成微粒子あるいは第2絶縁層構成微粒子(以下、絶縁層構成微粒子と呼ぶ)のこのような配列状態を達成するための方法として、電着法、スピンコート法、キャスティング法、移流集積法(A. S. Dimitrov et al., Langmuir, 10, 432(1994)参照)、LB(Langmuir-Blodgett)法に類似した方法[親水性溶媒(例えば水)上に疎水性表面を有する絶縁層構成微粒子を単層で2次元規則配列を有するように浮かべ、あるいは、これとは逆に、疎水性溶媒上に親水性表面を有する絶縁層構成微粒子を単層で2次元規則配列を有するように浮かべ、それをLB法のように転写する方法(V. Santhanam, et al., Langmuir, 2003, 19, 7881 参照)]を挙げることができる。尚、支持体における下地の配列状態に基づき、チャネル形成領域を構成するチャネル形成領域構成微粒子を略規則性をもって配列させるために、あるいは又、下地としての第1絶縁層の配列状態に基づき、チャネル形成領域を構成するチャネル形成領域構成微粒子を略規則性をもって配列させるために、支持体における下地あるいは第1絶縁層を構成する微粒子(以下、下地構成微粒子と呼ぶ場合がある)の配列状態を達成するための方法も、同様の方法とすることができる。   Alternatively, it is preferable that the floating gate electrode constituting particles constituting the floating gate electrode are arranged with substantially regularity based on the arrangement state of the first insulating layer constituting particles constituting the first insulating layer as a base, or It is preferable that the fine particles constituting the floating gate electrode constituting the floating gate electrode are arranged with substantially regularity based on the arrangement state of the fine particles constituting the second insulating layer constituting the second insulating layer as the base. As a method for achieving such an arrangement state of the first insulating layer constituting fine particles or the second insulating layer constituting fine particles (hereinafter referred to as insulating layer constituting fine particles), an electrodeposition method, a spin coating method, a casting method, Method similar to the advection accumulation method (see AS Dimitrov et al., Langmuir, 10, 432 (1994)), LB (Langmuir-Blodgett) method [insulating layer structure having a hydrophobic surface on a hydrophilic solvent (eg water) Floating fine particles so as to have a two-dimensional regular arrangement in a single layer, or conversely, float fine particles constituting an insulating layer having a hydrophilic surface on a hydrophobic solvent so as to have a two-dimensional regular arrangement in a single layer. And a method of transferring it like the LB method (see V. Santhanam, et al., Langmuir, 2003, 19, 7881)]. The channel forming region constituting fine particles constituting the channel forming region are arranged with substantially regularity based on the arrangement state of the base in the support, or the channel is formed based on the arrangement state of the first insulating layer as the base. In order to arrange the channel forming region constituting particles constituting the forming region with substantially regularity, the arrangement state of the underlying particles in the support or the first insulating layer (hereinafter sometimes referred to as the underlying constituting particles) is achieved. The method for doing so can also be a similar method.

ここで、絶縁層構成微粒子や下地構成微粒子が略規則性をもって配列されているとは、絶縁層構成微粒子や下地構成微粒子が、正三角形の頂点に位置するように密に配列され、あるいは又、正方形の頂点に位置するように密に配列されていることを意味する。絶縁層構成微粒子や下地構成微粒子の全てが規則性をもって配列されるとは限られないので、即ち、多少の空乏、格子の欠陥等があってもよいことは云うまでもないので、「略」規則性をもって配列されると表現している。   Here, the insulating layer constituting fine particles and the base constituting fine particles are arranged with substantially regularity means that the insulating layer constituting fine particles and the base constituting fine particles are densely arranged so as to be positioned at the apex of the equilateral triangle, or It means that they are densely arranged so as to be located at the vertices of the square. Since all of the insulating layer constituent fine particles and the base constituent fine particles are not necessarily arranged with regularity, that is, it is needless to say that there may be some depletion, lattice defects, etc. It is expressed that it is arranged with regularity.

また、浮遊ゲート電極構成微粒子やチャネル形成領域構成微粒子(構成微粒子)が略規則性をもって配列されているとは、絶縁層構成微粒子や下地構成微粒子が正三角形の頂点に位置するように密に配列されている場合、この正三角形の中心を通る法線上に構成微粒子が位置することを意味する。そして、この場合には、構成微粒子は、構成微粒子によって形成される正三角形の頂点に位置し、あるいは又、構成微粒子によって形成される正六角形の頂点に位置する。一方、絶縁層構成微粒子や下地構成微粒子が正方形の頂点に位置するように密に配列されている場合、この正方形の中心を通る法線上に構成微粒子が位置することを意味する。そして、この場合には、構成微粒子は、構成微粒子によって形成される正方形の頂点に位置する。構成微粒子の全てが規則性をもって配列されるとは限られないので、即ち、多少の空乏、格子の欠陥等があってもよいことは云うまでもないので、「略」規則性をもって配列されると表現している。   In addition, floating gate electrode constituent particles and channel forming region constituent particles (constituent particles) are arranged with substantially regularity, so that the insulating layer constituent particles and the base constituent particles are arranged densely so that they are located at the vertices of an equilateral triangle. If it is, it means that the constituent fine particles are located on the normal passing through the center of the equilateral triangle. In this case, the constituent fine particles are located at the vertices of equilateral triangles formed by the constituent fine particles, or are located at the vertices of regular hexagons formed by the constituent fine particles. On the other hand, when the insulating layer constituent fine particles and the base constituent fine particles are densely arranged so as to be located at the apex of the square, it means that the constituent fine particles are located on the normal passing through the center of the square. In this case, the constituent fine particles are located at the apexes of a square formed by the constituent fine particles. Since not all of the constituent particles are arranged with regularity, that is, it is needless to say that there may be some depletion, lattice defects, etc., so they are arranged with “substantially” regularity. It expresses.

そして、これらの場合、浮遊ゲート電極構成微粒子と浮遊ゲート電極構成微粒子との間の距離は、保護膜を介して浮遊ゲート電極構成微粒子と浮遊ゲート電極構成微粒子とが接するような距離であることが望ましい。云い換えれば、隣り合う浮遊ゲート電極構成微粒子の表面間の距離が、用いる保護膜の厚さの2倍程度であることが最も好ましい。浮遊ゲート電極構成微粒子間には保護膜が必ず存在するため、浮遊ゲート電極構成微粒子同士は接触していない。尚、浮遊ゲート電極構成微粒子の粒径、保護膜の膜厚、絶縁層構成微粒子の粒径を適切に選択することによって、このような状態を達成することができる。上述したとおり、浮遊ゲート電極構成微粒子が2次元的に規則配列された層は、単層であっても、多層であってもよい。   In these cases, the distance between the fine particles constituting the floating gate electrode and the fine particles constituting the floating gate electrode may be such that the fine particles constituting the floating gate electrode and the fine particles constituting the floating gate electrode are in contact with each other through the protective film. desirable. In other words, the distance between the surfaces of adjacent fine particles constituting the floating gate electrode is most preferably about twice the thickness of the protective film to be used. Since a protective film always exists between the fine particles constituting the floating gate electrode, the fine particles constituting the floating gate electrode are not in contact with each other. Such a state can be achieved by appropriately selecting the particle size of the fine particles constituting the floating gate electrode, the film thickness of the protective film, and the particle size of the fine particles constituting the insulating layer. As described above, the layer in which the fine particles constituting the floating gate electrode are regularly arranged two-dimensionally may be a single layer or a multilayer.

このように、絶縁材料から成る絶縁層構成微粒子や、下地構成微粒子が略規則性をもって配列されて成る下地を、所謂テンプレートとして用いることで、浮遊ゲート電極構成微粒子やチャネル形成領域構成微粒子の2次元規則配列化を達成することができる。従って、浮遊ゲート電極構成微粒子間やチャネル形成領域構成微粒子間の距離にバラツキが生じ難い。   In this way, the insulating layer constituent fine particles made of an insulating material and the base formed by arranging the base constituent fine particles with substantially regularity are used as a so-called template, so that the floating gate electrode constituent fine particles and the channel forming region constituent fine particles are two-dimensional. Regular ordering can be achieved. Accordingly, it is difficult for the distance between the floating gate electrode constituent particles and the distance between the channel forming region constituent particles to vary.

本発明にあっては、支持体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができるし、ポリメチルメタクリレート(ポリメタクリル酸メチル,PMMA)やポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、ポリエーテルスルホン(PES)、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)に例示される有機ポリマー(高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する)を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する高分子材料から構成された支持体を使用すれば、例えば曲面形状を有する電子機器への不揮発性半導体メモリの組込みあるいは一体化が可能となる。あるいは又、支持体として、表面に、酸化ケイ素系材料(例えば、SiOXやスピンオンガラス(SOG));窒化ケイ素(SiNY);酸化アルミニウム(Al23);金属酸化物高誘電絶縁膜が形成された材料を挙げることもできる。更には、その他、導電性基板(金等の金属、高配向性グラファイトから成る基板)を挙げることができる。 In the present invention, as a support, various glass substrates, various glass substrates having an insulating layer formed on the surface, a quartz substrate, a quartz substrate having an insulating layer formed on the surface, and an insulating layer formed on the surface Examples include silicon substrates, polymethyl methacrylate (polymethyl methacrylate, PMMA), polyvinyl alcohol (PVA), polyvinylphenol (PVP), polyethersulfone (PES), polyimide, polycarbonate, and polyethylene terephthalate (PET). Mention may be made of organic polymers exemplified (which have the form of polymer materials such as flexible plastic films and sheets made of polymer materials, plastic substrates) or mica Can do. By using a support made of such a flexible polymer material, for example, it is possible to incorporate or integrate a nonvolatile semiconductor memory into an electronic device having a curved shape. Alternatively, as a support, on the surface, a silicon oxide-based material (for example, SiO x or spin-on glass (SOG)); silicon nitride (SiN Y ); aluminum oxide (Al 2 O 3 ); metal oxide high dielectric insulating film A material in which is formed can also be mentioned. Furthermore, other examples include a conductive substrate (a substrate made of a metal such as gold or highly oriented graphite).

本発明において、制御電極やソース/ドレイン電極、各種の配線を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、制御電極やソース/ドレイン電極、各種の配線を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料(導電性高分子)を挙げることもできる。制御電極やソース/ドレイン電極、各種の配線を構成する材料は、構成微粒子と同じ材料であってもよいし、異なる材料であってもよい。   In the present invention, platinum (Pt), gold (Au), palladium (Pd), chromium (Cr), nickel (Ni), aluminum (Al) are used as materials constituting the control electrode, source / drain electrodes, and various wirings. , Silver (Ag), tantalum (Ta), tungsten (W), copper (Cu), titanium (Ti), indium (In), tin (Sn), or an alloy containing these metal elements, these Conductive particles made of these metals, conductive particles of alloys containing these metals, conductive materials such as polysilicon containing impurities, or a layered structure of layers containing these elements it can. Furthermore, organic materials (conductive polymers) such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] are used as materials constituting the control electrodes, source / drain electrodes, and various wirings. It can also be mentioned. The material constituting the control electrode, source / drain electrode, and various wirings may be the same material as the constituent fine particles, or may be a different material.

制御電極やソース/ドレイン電極、配線の形成方法として、これらを構成する材料にも依るが、PVD法;MOCVD法を含む各種のCVD法;スピンコート法;上述した各種印刷法;上述した各種コーティング法;スタンプ法;キャスティング法;ゾル−ゲル法;電着法;シャドウマスク法;リフトオフ法;電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法;及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、物理的気相成長法(PVD法)として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。   Although the control electrode, source / drain electrode, and wiring are formed, depending on the materials constituting them, PVD method; various CVD methods including MOCVD method; spin coating method; various printing methods described above; various coatings described above A stamp method; a casting method; a sol-gel method; an electrodeposition method; a shadow mask method; a lift-off method; a plating method such as an electrolytic plating method, an electroless plating method, or a combination thereof; and a spray method; A combination with a patterning technique can be given as necessary. In addition, as physical vapor phase growth method (PVD method), (a) various vacuum deposition methods such as electron beam heating method, resistance heating method, flash deposition, (b) plasma deposition method, (c) bipolar sputtering method, DC sputtering method, DC magnetron sputtering method, high frequency sputtering method, magnetron sputtering method, ion beam sputtering method, bias sputtering method and other various sputtering methods, (d) DC (direct current) method, RF method, multi-cathode method, activation Various ion plating methods such as a reaction method, a field evaporation method, a high frequency ion plating method, and a reactive ion plating method can be given.

本発明の不揮発性半導体メモリが複数集積された不揮発性半導体メモリセルの構造として、EEPROMの一種であるNOR型、NANDストリング型メモリセル、DINOR型やAND型を挙げることができる。   Examples of the structure of a nonvolatile semiconductor memory cell in which a plurality of nonvolatile semiconductor memories of the present invention are integrated include a NOR type, a NAND string type memory cell, a DINOR type and an AND type which are a kind of EEPROM.

NANDストリング型メモリセルの場合、不揮発性半導体メモリセルは、複数の不揮発性半導体メモリが直列接続されたNANDストリング、NANDストリングの一端のメモリ素子に接続された第1の選択トランジスタ、及びNANDストリングの他端のメモリ素子に接続された第2の選択トランジスタから構成され、NANDストリングの一端のメモリ素子の一方のソース/ドレイン領域は、第1の選択トランジスタを介してビット線に接続されており、NANDストリングの他端のメモリ素子の他方のソース/ドレイン領域は、第2の選択トランジスタを介して共通ソース線に接続されている。尚、第1の選択トランジスタ及び第2の選択トランジスタは、例えば、チャネル形成領域が有機半導体から成る電界効果型トランジスタ(例えば、本発明の不揮発性半導体メモリから浮遊ゲート電極を除いた構造のFET)から構成することができる。   In the case of the NAND string memory cell, the nonvolatile semiconductor memory cell includes a NAND string in which a plurality of nonvolatile semiconductor memories are connected in series, a first selection transistor connected to a memory element at one end of the NAND string, and a NAND string. The second select transistor connected to the memory element at the other end, and one source / drain region of the memory element at one end of the NAND string is connected to the bit line via the first select transistor, The other source / drain region of the memory element at the other end of the NAND string is connected to a common source line via a second selection transistor. The first selection transistor and the second selection transistor are, for example, field effect transistors whose channel formation region is made of an organic semiconductor (for example, a FET having a structure in which the floating gate electrode is removed from the nonvolatile semiconductor memory of the present invention). It can consist of

本発明の不揮発性半導体メモリにおいては、制御電極とチャネル形成領域との間に浮遊ゲート電極を有する電界効果型トランジスタが構成される。制御電極、支持体あるいはソース/ドレイン電極等に適切な電位を印加すると、ファウラー・ノルドハイム(Fowler-Nordheim)・トンネル電流が生じ、あるいは又、熱励起が生じ、浮遊ゲート電極へ電荷が注入され、これによって、浮遊ゲート電極に情報が電荷として蓄えられる。即ち、不揮発性半導体メモリには、情報が書き込まれ、記憶される。そして、このように浮遊ゲート電極に電荷が蓄積されると、この蓄積電荷による電界が発生するため、不揮発性半導体メモリの閾値電圧Vthが変化する。この閾値電圧Vthの変化により記憶されたデータの判別が可能となる。第1絶縁層の厚さを所定の厚さとすることで、制御電極に電圧を印加しない状態としても、浮遊ゲート電極に蓄積された電荷は第1絶縁層のポテンシャル障壁を越えられず、浮遊ゲート電極に電荷が保持される。即ち、情報が揮発することなく、不揮発性半導体メモリに保持される。一方、不揮発性半導体メモリから情報を消去する場合には、情報の書き込み時と逆方向の電圧を印加すればよい。 In the nonvolatile semiconductor memory of the present invention, a field effect transistor having a floating gate electrode between the control electrode and the channel formation region is formed. When an appropriate potential is applied to the control electrode, support, source / drain electrode, etc., Fowler-Nordheim tunnel current is generated, or thermal excitation occurs, and charge is injected into the floating gate electrode. As a result, information is stored as charges in the floating gate electrode. That is, information is written and stored in the nonvolatile semiconductor memory. When charges are accumulated in the floating gate electrode in this way, an electric field is generated by the accumulated charges, so that the threshold voltage Vth of the nonvolatile semiconductor memory changes. The stored data can be discriminated by the change in the threshold voltage Vth . By setting the thickness of the first insulating layer to a predetermined thickness, even if no voltage is applied to the control electrode, the charge accumulated in the floating gate electrode cannot exceed the potential barrier of the first insulating layer, and the floating gate Charge is held on the electrode. That is, the information is held in the nonvolatile semiconductor memory without being volatilized. On the other hand, when erasing information from the nonvolatile semiconductor memory, a voltage in the direction opposite to that at the time of writing information may be applied.

本発明にあっては、浮遊ゲート電極は、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成されているので、浮遊ゲート電極構成微粒子を構成する材料、浮遊ゲート電極構成微粒子の粒径、保護膜の厚さや保護膜を構成する分子の長さを制御することで、浮遊ゲート電極構成微粒子の相互作用(例えば、浮遊ゲート電極構成微粒子間の距離、浮遊ゲート電極構成微粒子の配置状態、浮遊ゲート電極構成微粒子の単位面積当たりの密度、浮遊ゲート電極構成微粒子の中の電子の離散準位)を制御することができ、その結果、不揮発性半導体メモリの諸特性(例えば、閾値電圧)を確実に制御することができる。   In the present invention, the floating gate electrode is composed of the floating gate electrode constituent fine particles made of a conductor or a semiconductor and the protective film made of an insulating material covering the floating gate electrode constituent fine particles. By controlling the material constituting the fine particles, the particle size of the fine particles constituting the floating gate electrode, the thickness of the protective film and the length of the molecules constituting the protective film, the interaction of the fine particles constituting the floating gate electrode (for example, the floating gate electrode configuration) The distance between the fine particles, the arrangement state of the fine particles constituting the floating gate electrode, the density per unit area of the fine particles constituting the floating gate electrode, and the discrete level of electrons in the fine particles constituting the floating gate electrode) can be controlled. Various characteristics (for example, threshold voltage) of the nonvolatile semiconductor memory can be reliably controlled.

また、例えば、浮遊ゲート電極への電荷の注入過程において制御電極に高電圧を印加するので、第1絶縁層に欠陥が生じ、浮遊ゲート電極とチャネル形成領域との間に短絡が発生する可能性があるが、このような場合であっても、浮遊ゲート電極が浮遊ゲート電極構成微粒子から構成されているので(即ち、ドット構造を有するので)、浮遊ゲート電極に蓄積された電荷は各浮遊ゲート電極構成微粒子にとどまっており、しかも、浮遊ゲート電極構成微粒子間にあってはトンネリングによる電子の移動は起こらないので、欠陥が生じた部位の近傍に存在する浮遊ゲート電極構成微粒子中の電荷だけのリークにとどめることができる。更には、浮遊ゲート電極構成微粒子間の電荷の移動を抑えることができる。そして、以上の結果として、耐久性の高い不揮発性半導体メモリが実現可能となる。更には、浮遊ゲート電極構成微粒子と保護膜から成る浮遊ゲート電極を、簡便なプロセスで形成することができる。   Further, for example, since a high voltage is applied to the control electrode in the charge injection process to the floating gate electrode, a defect may occur in the first insulating layer, and a short circuit may occur between the floating gate electrode and the channel formation region. However, even in such a case, since the floating gate electrode is composed of the fine particles constituting the floating gate electrode (that is, having a dot structure), the charge accumulated in the floating gate electrode is each floating gate. Electron transfer is not caused by tunneling between the particles constituting the floating gate electrode, and the leakage of only the charges in the particles constituting the floating gate electrode existing near the site where the defect has occurred. You can stay. Furthermore, the movement of electric charges between the fine particles constituting the floating gate electrode can be suppressed. As a result, a highly durable nonvolatile semiconductor memory can be realized. Furthermore, the floating gate electrode composed of the fine particles constituting the floating gate electrode and the protective film can be formed by a simple process.

また、チャネル形成領域構成微粒子が有機半導体分子と結びついて導電路が形成されているので、チャネル形成領域構成微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を、同様に、簡便なプロセスで形成することができる。従って、導電路内の電荷移動が有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる。導電路には分子間の電子移動が含まれないため、従来の有機半導体材料を用いた半導体装置における低い移動度の原因であった分子間の電子移動によって移動度が制限されることがない。そのため、有機半導体分子内の軸方向の電荷移動を最大限に利用することができる。例えば、主鎖に沿って形成された共役系を有する分子を有機半導体分子として用いる場合、非局在化したπ電子による高い移動度を利用できる。また、導電路は、常圧下で200゜C以下の低温プロセスで一層毎に形成することが可能であるが故に、所望の厚さを有する導電路を容易に形成でき、低コストで不揮発性半導体メモリを作製できる。   In addition, since the channel formation region constituent fine particles are combined with the organic semiconductor molecules to form a conductive path, the network in which the channel formation region constituent fine particles are connected to the conductive paths along the molecular skeleton in the organic semiconductor molecule. Similarly, the conductive path can be formed by a simple process. Therefore, a structure in which charge transfer in the conductive path occurs predominantly in the axial direction of the molecule along the main chain of the organic semiconductor molecule. Since the conduction path does not include electron transfer between molecules, the mobility is not limited by the electron transfer between molecules, which is a cause of low mobility in a semiconductor device using a conventional organic semiconductor material. Therefore, the charge transfer in the axial direction in the organic semiconductor molecule can be utilized to the maximum extent. For example, when a molecule having a conjugated system formed along the main chain is used as an organic semiconductor molecule, high mobility due to delocalized π electrons can be used. In addition, since the conductive path can be formed one layer at a time in a low temperature process of 200 ° C. or less under normal pressure, a conductive path having a desired thickness can be easily formed, and the nonvolatile semiconductor can be manufactured at low cost. A memory can be manufactured.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の第1の態様に係る不揮発性半導体メモリ、及び、その製造方法に関する。実施例1の不揮発性半導体メモリの模式的な一部断面図を図1の(A)に示し、導電路20の概念図を図1の(B)に示す。   Example 1 relates to a nonvolatile semiconductor memory according to a first aspect of the present invention and a manufacturing method thereof. A schematic partial cross-sectional view of the nonvolatile semiconductor memory of Example 1 is shown in FIG. 1A, and a conceptual diagram of the conductive path 20 is shown in FIG.

実施例1の不揮発性半導体メモリは、具体的には、トップゲート型の不揮発性半導体メモリであり、図1の(A)に模式的な一部断面図を示すように、
(A)支持体10の上に形成されたソース/ドレイン電極17、
(B)ソース/ドレイン電極17とソース/ドレイン電極17との間に位置する支持体10の部分の上に形成されたチャネル形成領域18、
(C)全面に(より具体的には、ソース/ドレイン電極17の上及びチャネル形成領域18の上に)形成された第1絶縁層11、
(D)第1絶縁層11上に、チャネル形成領域18と対向して形成された浮遊ゲート電極12、
(E)浮遊ゲート電極12上に形成された第2絶縁層15、並びに、
(F)第2絶縁層15上に、チャネル形成領域18と対向して形成された制御電極(ゲート電極)16、
を備えている。
Specifically, the nonvolatile semiconductor memory of Example 1 is a top-gate nonvolatile semiconductor memory, and as shown in a schematic partial cross-sectional view in FIG.
(A) a source / drain electrode 17 formed on the support 10;
(B) a channel forming region 18 formed on a portion of the support 10 located between the source / drain electrode 17 and the source / drain electrode 17;
(C) a first insulating layer 11 formed on the entire surface (more specifically, on the source / drain electrode 17 and the channel formation region 18),
(D) a floating gate electrode 12 formed on the first insulating layer 11 so as to face the channel formation region 18;
(E) the second insulating layer 15 formed on the floating gate electrode 12, and
(F) a control electrode (gate electrode) 16 formed on the second insulating layer 15 so as to face the channel formation region 18;
It has.

実施例1においては、ソース/ドレイン電極17とソース/ドレイン電極17との間に位置する支持体10の部分とチャネル形成領域18との間に、下地層30が形成されている。下地層30は、絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成る下地構成微粒子31が略規則性をもって配列されて成る。尚、図面においては、下地構成微粒子31から成る層の1層によって下地層30が構成されているように図示しているが、下地層30は下地構成微粒子31から成る層が積層された構造を有していてもよい。 In the first embodiment, a base layer 30 is formed between a portion of the support 10 located between the source / drain electrode 17 and the source / drain electrode 17 and the channel forming region 18. The underlayer 30 is formed by arranging base-constituting fine particles 31 made of an insulating material (specifically, SiO x fine particles, silica fine particles) with substantially regularity. In the drawings, the underlayer 30 is illustrated as being composed of one layer composed of the ground constituent fine particles 31, but the ground layer 30 has a structure in which layers composed of the ground constituent fine particles 31 are laminated. You may have.

チャネル形成領域18は、図1の(B)に概念図を示すように、導体から成るチャネル形成領域構成微粒子21と、このチャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有し、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。尚、図面においては、チャネル形成領域構成微粒子21から成る層の1層によってチャネル形成領域18が構成されているように図示しているが、チャネル形成領域18はチャネル形成領域構成微粒子21から成る層が積層された構造を有していてもよい。後述する実施例2においても同様である。   As shown in the conceptual diagram of FIG. 1B, the channel forming region 18 is composed of channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21. Based on the state of fine particle arrangement of the underlayer 30, the channel forming region constituting fine particles 21 are arranged with substantially regularity. In the drawing, the channel forming region 18 is illustrated as being composed of one layer composed of channel forming region constituting particles 21, but the channel forming region 18 is a layer composed of channel forming region constituting particles 21. May have a laminated structure. The same applies to Example 2 described later.

実施例1においては、導体から成るチャネル形成領域構成微粒子21として金微粒子(金ナノ粒子)を使用し、有機半導体分子22として、共役結合を有する有機半導体分子であって、分子の両端にチオール基(−SH)を有する4,4’−ビフェニルジチオール(BPDT)を用いる。実施例2においても、同様である。   In Example 1, gold fine particles (gold nanoparticles) are used as the channel forming region constituting fine particles 21 made of a conductor, and the organic semiconductor molecules 22 are organic semiconductor molecules having a conjugated bond, and thiol groups at both ends of the molecule. 4,4′-biphenyldithiol (BPDT) with (—SH) is used. The same applies to the second embodiment.

また、チャネル形成領域18の上における平均厚さが5nmである第1絶縁層11はSiOX微粒子から成り、平均厚さが8nmである第2絶縁層15はONO膜から成り、制御電極16及びソース/ドレイン電極17は銅微粒子から成り、支持体10は、表面に絶縁膜(図示せず)が形成されたガラス基板から成る。 The first insulating layer 11 having an average thickness of 5 nm on the channel formation region 18 is made of SiO x fine particles, the second insulating layer 15 having an average thickness of 8 nm is made of an ONO film, and the control electrode 16 and The source / drain electrode 17 is made of copper fine particles, and the support 10 is made of a glass substrate on the surface of which an insulating film (not shown) is formed.

実施例1における、下地構成微粒子31が略規則性をもって配列された状態を、模式的に図7の(A)に示すが、下地構成微粒子31は、正三角形の頂点に位置するように密に、接触状態にて配列されている。また、チャネル形成領域構成微粒子21が略規則性をもって配列された状態を、模式的に図8の(A)及び(B)、若しくは、模式的に図9の(A)及び(B)に示す。   FIG. 7A schematically shows a state in which the base constituent fine particles 31 are arranged with substantially regularity in Example 1, but the base constituent fine particles 31 are densely positioned so as to be located at the vertices of an equilateral triangle. , Arranged in contact. Further, a state in which the channel forming region constituting fine particles 21 are arranged with substantially regularity is schematically shown in FIGS. 8A and 8B or schematically in FIGS. 9A and 9B. .

尚、下地構成微粒子31を、図7の(A)及び(B)においては実線の円形で示し、図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては点線の円形で示す。また、チャネル形成領域構成微粒子21を図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては実線の円形で示し、有機半導体分子22を図8の(B)、図9の(B)、図10の(B)においては実線の線分で示す。   7A and 7B are solid circles, and FIGS. 8A and 8B, FIGS. 9A and 9B, and FIG. In (A) and (B) of FIG. Further, the channel-forming region constituting fine particles 21 are indicated by solid circles in FIGS. 8A and 8B, FIGS. 9A and 9B, and FIGS. 10A and 10B. The semiconductor molecules 22 are indicated by solid line segments in FIG. 8B, FIG. 9B, and FIG.

ここで、下地構成微粒子31が正三角形の頂点に位置するように密に配列されているので、この正三角形の中心を通る法線上にチャネル形成領域構成微粒子21が位置している。そして、チャネル形成領域構成微粒子21は、チャネル形成領域構成微粒子21によって形成される正三角形の頂点に位置し(図8の(B)参照)、あるいは又、チャネル形成領域構成微粒子21によって形成される正六角形の頂点に位置する(図9の(B)参照)。図8の(B)に示す状態、及び、図9の(B)に示す状態をそれぞれ得るための、下地構成微粒子31の平均粒径、チャネル形成領域構成微粒子21の平均粒径、有機半導体分子22の長軸方向の長さを、それぞれ、以下の表1及び表2に例示する。   Here, since the base constituent fine particles 31 are densely arranged so as to be positioned at the vertices of the equilateral triangle, the channel forming region constituent fine particles 21 are located on the normal passing through the center of the equilateral triangle. The channel forming region constituting fine particles 21 are located at the apexes of an equilateral triangle formed by the channel forming region constituting fine particles 21 (see FIG. 8B) or are formed by the channel forming region constituting fine particles 21. It is located at the apex of a regular hexagon (see FIG. 9B). In order to obtain the state shown in FIG. 8B and the state shown in FIG. 9B, the average particle diameter of the base constituent fine particles 31, the average particle diameter of the channel forming region constituent fine particles 21, and the organic semiconductor molecules The lengths in the major axis direction of 22 are exemplified in the following Table 1 and Table 2, respectively.

[表1]
下地構成微粒子31の平均粒径 :7nm
チャネル形成領域構成微粒子21の平均粒径:5nm
有機半導体分子22の長軸方向の長さ :2nm
[Table 1]
Average particle diameter of the base constituent fine particles 31: 7 nm
Average particle diameter of channel forming region constituting fine particles 21: 5 nm
The length of the organic semiconductor molecule 22 in the major axis direction: 2 nm

[表2]
下地構成微粒子31の平均粒径 :14nm
チャネル形成領域構成微粒子21の平均粒径: 5nm
有機半導体分子22の長軸方向の長さ : 2nm
[Table 2]
Average particle diameter of the base constituent fine particles 31: 14 nm
Average particle diameter of channel forming region constituting fine particles 21: 5 nm
Length of major axis direction of organic semiconductor molecule 22: 2 nm

実施例1あるいは後述する実施例2においては、有機半導体分子22が末端に有する官能基がチャネル形成領域構成微粒子21と化学的に結合している。より具体的には、有機半導体分子22が両端に有する官能基(実施例1あるいは後述する実施例2においては、共役結合を有する有機半導体分子であって、4,4’−ビフェニルジチオール(BPDT)の両端に有するチオール基[−SH])によって有機半導体分子22とチャネル形成領域構成微粒子21とが化学的に(交互に)結合することで、あるいは、3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路20が構築されている。そして、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層によって導電路20が構成され、あるいは又、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の積層構造によって導電路20が構成されている。   In Example 1 or Example 2 to be described later, the functional group possessed by the organic semiconductor molecule 22 at the end is chemically bonded to the channel-forming region constituting fine particles 21. More specifically, the functional group which the organic semiconductor molecule 22 has at both ends (in Example 1 or Example 2 described later, it is an organic semiconductor molecule having a conjugated bond, and 4,4′-biphenyldithiol (BPDT). The organic semiconductor molecules 22 and the channel-forming region-constituting fine particles 21 are chemically (alternatively) bonded to each other by the thiol groups [—SH] possessed at both ends of the surface, or chemically (alternately) three-dimensionally. A network-like conductive path 20 is constructed by coupling. The conductive path 20 is constituted by a single layer of a conjugate of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22, or alternatively, by a laminated structure of the conjugate of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22. A conductive path 20 is configured.

チャネル形成領域構成微粒子21を下地層30(あるいは、実施例2における第1絶縁層構成微粒子111A)の上に、下地層30(あるいは、実施例2における第1絶縁層構成微粒子111A)の表面と略平行な面内において2次元的に規則的に配列させた後、有機半導体分子22を接触させる工程を1回行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層を形成することができ、2回以上行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体から成る層が積層され、結合体の積層構造を得ることができる。あるいは又、この工程を複数回、繰り返すことによって、チャネル形成領域構成微粒子21を、3次元的に規則的に配列させた後、有機半導体分子22を接触させる工程を少なくとも1回行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体から成る層が積層された結合体の積層構造を得ることができる。   The channel forming region constituting fine particles 21 are formed on the base layer 30 (or the first insulating layer constituting fine particles 111A in Example 2) and the surface of the under layer 30 (or the first insulating layer constituting fine particles 111A in Example 2). After the two-dimensional regular arrangement in a substantially parallel plane, the step of bringing the organic semiconductor molecules 22 into contact is performed once, whereby a single unit of the combined body of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 is obtained. One layer can be formed, and by performing it twice or more, a layer composed of a combined body of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 is stacked, and a stacked structure of the combined body can be obtained. Alternatively, the channel forming region constituting fine particles 21 are regularly arranged three-dimensionally by repeating this step a plurality of times, and then the step of contacting the organic semiconductor molecules 22 is performed at least once. It is possible to obtain a laminated structure of a bonded body in which layers formed of a bonded body of the formation region constituting fine particles 21 and the organic semiconductor molecules 22 are stacked.

即ち、チャネル形成領域18の形成工程においては、チャネル形成領域構成微粒子21の層を1層形成した後に、チャネル形成領域構成微粒子21に有機半導体分子22を接触させ、チャネル形成領域構成微粒子21と有機半導体分子22との結合体を形成させることにより、結合体の層が1層分形成される。このように、結合体の1層ずつの形成によってチャネル形成領域18を形成することができるので、この工程を何回繰り返すかで、所望の厚さを有するチャネル形成領域18を形成することができる。そして、こうして得られたチャネル形成領域18は、チャネル形成領域構成微粒子21と有機半導体分子22とがネットワーク状に結合された結合体から構成され、制御電極16に印加されるゲート電圧、更には、浮遊ゲート電極12における電荷蓄積状態(不揮発性半導体メモリにおける情報記憶状態)によって、キャリア移動が制御される。   That is, in the step of forming the channel forming region 18, after forming one layer of the channel forming region constituting fine particles 21, the organic semiconductor molecules 22 are brought into contact with the channel forming region constituting fine particles 21, thereby By forming a conjugate with the semiconductor molecule 22, one layer of the conjugate is formed. Thus, since the channel formation region 18 can be formed by forming each layer of the combined body, the channel formation region 18 having a desired thickness can be formed by repeating this process. . The channel forming region 18 thus obtained is composed of a combined body in which the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 are bonded in a network shape, and the gate voltage applied to the control electrode 16, The carrier movement is controlled by the charge accumulation state in the floating gate electrode 12 (information storage state in the nonvolatile semiconductor memory).

ここで、チャネル形成領域18においては、チャネル形成領域構成微粒子21が有機半導体分子22によって2次元的あるいは3次元的に結びつけられ、チャネル形成領域構成微粒子21内の導電路と有機半導体分子22内の分子骨格に沿った導電路とが連結したネットワーク状の導電路20が形成されている。そして、図1の(B)の概念図に示すように、この導電路20には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域18における電子伝導は、ネットワーク状の導電路20を通って行われ、チャネル形成領域18の導電性は、制御電極16に印加されるゲート電圧、更には、浮遊ゲート電極12における電荷蓄積状態(不揮発性半導体メモリにおける情報記憶状態)によって制御される。   Here, in the channel formation region 18, the channel formation region constituting fine particles 21 are two-dimensionally or three-dimensionally linked by the organic semiconductor molecules 22, and the conductive path in the channel formation region constituting fine particles 21 and the organic semiconductor molecules 22 A network-like conductive path 20 connected to the conductive paths along the molecular skeleton is formed. And, as shown in the conceptual diagram of FIG. 1B, this conductive path 20 does not include the intermolecular electron transfer that was the cause of the low mobility in the channel formation region made of a conventional organic semiconductor, In addition, since the electron movement in the molecule is performed through a conjugated system formed along the molecular skeleton, high mobility is expected. Electron conduction in the channel forming region 18 is performed through the network-like conductive path 20, and the conductivity of the channel forming region 18 is the gate voltage applied to the control electrode 16, and further charge accumulation in the floating gate electrode 12. It is controlled by the state (information storage state in the nonvolatile semiconductor memory).

チャネル形成領域18は、結合体の単一層としてもよいし、2層以上、10層程度の結合体の積層構造としてもよい。1層の厚さは、チャネル形成領域構成微粒子の粒径(数nm)と概ね同じである。チャネル形成領域構成微粒子21を平均粒径約10nmの金(Au)から構成し、10層の結合体の積層構造とする場合、チャネル形成領域18の厚さはおおよそ100nmとなる。尚、結合体の1層ずつを独立して形成することによってチャネル形成領域18を得ることができるので、各結合体毎、又は、結合体の積層構造毎に、チャネル形成領域構成微粒子21を構成する材料やチャネル形成領域構成微粒子21の平均粒径、有機半導体分子22を変えて、チャネル形成領域18の特性を制御してもよい。   The channel forming region 18 may be a single layer of a combined body, or a stacked structure of a combined body of two or more layers and about 10 layers. The thickness of one layer is substantially the same as the particle diameter (several nm) of the channel forming region constituting fine particles. In the case where the channel forming region constituting fine particles 21 are made of gold (Au) having an average particle diameter of about 10 nm and have a laminated structure of 10 layers, the thickness of the channel forming region 18 is approximately 100 nm. In addition, since the channel forming region 18 can be obtained by forming each layer of the bonded body independently, the channel forming region constituting fine particles 21 are formed for each bonded body or for each stacked structure of the bonded body. The characteristics of the channel forming region 18 may be controlled by changing the material to be formed, the average particle size of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

以上に説明した事項は、基本的に、後述する実施例2にも当てはまる。   The items described above basically apply to Example 2 described later.

浮遊ゲート電極12は、導体から成る浮遊ゲート電極構成微粒子13と、浮遊ゲート電極構成微粒子13を被覆する絶縁材料から成る保護膜14とから構成されている。また、第1絶縁層11は、絶縁材料(具体的にはSiOX微粒子,シリカ微粒子)から成る第1絶縁層構成微粒子(図示せず)が略規則性をもって配列されて成り、第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極12を構成する浮遊ゲート電極構成微粒子13が略規則性をもって配列されている。第1絶縁層構成微粒子から成る層の1層によって第1絶縁層11が構成されている場合もあり、あるいは又、第1絶縁層11は第1絶縁層構成微粒子から成る層が積層された構造を有している場合もある。後述する実施例2においても同様である。 The floating gate electrode 12 includes a floating gate electrode constituent particle 13 made of a conductor and a protective film 14 made of an insulating material that covers the floating gate electrode constituent particle 13. The first insulating layer 11 is formed by arranging first insulating layer-constituting particles (not shown) made of an insulating material (specifically, SiO x fine particles, silica fine particles) with substantially regularity. Based on the arrangement state of the constituent fine particles, the floating gate electrode constituting fine particles 13 constituting the floating gate electrode 12 are arranged with substantially regularity. The first insulating layer 11 may be constituted by one layer made of the first insulating layer constituting fine particles, or the first insulating layer 11 has a structure in which the layers made of the first insulating layer constituting fine particles are laminated. May have. The same applies to Example 2 described later.

実施例1あるいは後述する実施例2においては、導体から成る浮遊ゲート電極構成微粒子13は金微粒子(金ナノ粒子)から成り、保護膜14は、アミノ基(−NH2)を有する保護膜(具体的には、オレオイルアミン)から成る。 In Example 1 or Example 2 described later, the floating gate electrode constituent fine particles 13 made of a conductor are made of gold fine particles (gold nanoparticles), and the protective film 14 is a protective film having an amino group (—NH 2 ) (specifically, Oleoylamine).

実施例1においては、第1絶縁層構成微粒子も、図7の(A)あるいは図7の(B)に模式的に示すように、略規則性をもって配列されている。尚、第1絶縁層構成微粒子を、図7の(A)及び(B)においては実線の円形で示し、図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては点線の円形で示す。ここで、第1絶縁層構成微粒子が正三角形の頂点に位置するように密に配列されていれば、この正三角形の中心を通る法線上に浮遊ゲート電極構成微粒子13が位置している。そして、浮遊ゲート電極構成微粒子13は、浮遊ゲート電極構成微粒子13によって形成される正三角形の頂点に位置し、あるいは又、浮遊ゲート電極構成微粒子13によって形成される正六角形の頂点に位置する。このような状態をそれぞれ得るための、浮遊ゲート電極構成微粒子13の平均粒径、保護膜14の平均厚さ、第1絶縁層構成微粒子の平均粒径を、それぞれ、以下の表3及び表4に例示する。   In Example 1, the first insulating layer-constituting fine particles are also arranged with substantially regularity as schematically shown in FIG. 7A or FIG. 7B. The fine particles constituting the first insulating layer are indicated by solid circles in FIGS. 7A and 7B, and FIGS. 8A and 8B, FIGS. 9A and 9B, In FIGS. 10A and 10B, a dotted circle is shown. Here, if the first insulating layer constituting fine particles are densely arranged so as to be located at the apex of the equilateral triangle, the floating gate electrode constituting fine particles 13 are located on the normal passing through the center of the equilateral triangle. The floating gate electrode constituent fine particles 13 are located at the vertices of equilateral triangles formed by the floating gate electrode constituting fine particles 13 or at the vertices of regular hexagons formed by the floating gate electrode constituting fine particles 13. In order to obtain each of these states, the average particle diameter of the floating gate electrode constituting fine particles 13, the average thickness of the protective film 14, and the average particle diameter of the first insulating layer constituting fine particles are respectively shown in Tables 3 and 4 below. It is illustrated in

[表3]正三角形の頂点に位置
浮遊ゲート電極構成微粒子13の平均粒径: 5nm
保護膜14の平均厚さ : 1nm
第1絶縁層構成微粒子の平均粒径 : 8nm
[Table 3] Average particle size of the fine particles 13 positioned at the apex of the equilateral triangle: 5 nm
Average thickness of protective film 14: 1 nm
Average particle diameter of the first insulating layer constituting fine particles: 8 nm

[表4]正六角形の頂点に位置
浮遊ゲート電極構成微粒子13の平均粒径: 4nm
保護膜14の平均厚さ : 1nm
第1絶縁層構成微粒子の平均粒径 :10nm
[Table 4] Average particle diameter of the fine particles 13 at the position of the regular hexagon located at the apex of the regular hexagon: 4 nm
Average thickness of protective film 14: 1 nm
Average particle diameter of the first insulating layer constituting fine particles: 10 nm

浮遊ゲート電極構成微粒子13を第1絶縁層構成微粒子上に2次元的に規則的に配列させた後、2次元的に規則的に配列した浮遊ゲート電極構成微粒子13上に更に浮遊ゲート電極構成微粒子13を2次元的に規則的に配列させるといった操作を繰り返せば、浮遊ゲート電極構成微粒子13から成る層が積層された積層構造から成る浮遊ゲート電極12を得ることができる。   After the floating gate electrode constituting fine particles 13 are regularly arranged two-dimensionally on the first insulating layer constituting fine particles, the floating gate electrode constituting fine particles 13 are further arranged on the floating gate electrode constituting fine particles 13 regularly arranged two-dimensionally. By repeating the operation of regularly arranging 13 in a two-dimensional manner, it is possible to obtain the floating gate electrode 12 having a laminated structure in which layers of the floating gate electrode constituting fine particles 13 are laminated.

以上に説明した事項は、基本的に、後述する実施例2にも当てはまる。   The items described above basically apply to Example 2 described later.

以下、支持体等の模式的な一部端面図である図2の(A)〜(D)、図3の(A)〜(B)を参照して、実施例1の不揮発性半導体メモリの製造方法を説明する。   Hereinafter, with reference to FIGS. 2A to 2D and FIGS. 3A to 3B which are schematic partial end views of a support and the like, the nonvolatile semiconductor memory of Example 1 will be described. A manufacturing method will be described.

[工程−100]
先ず、銅微粒子が含まれた銅ペーストをスクリーン印刷法にて支持体10上に印刷し、焼成することで、ソース/ドレイン電極17を形成することができる(図2の(A)参照)。
[Step-100]
First, a source / drain electrode 17 can be formed by printing a copper paste containing copper fine particles on the support 10 by a screen printing method and baking it (see FIG. 2A).

[工程−110]
その後、ソース/ドレイン電極17とソース/ドレイン電極17との間に位置する支持体10の部分の上に、絶縁材料であるSiOXから成る下地構成微粒子31が略規則性をもって配列された下地層30を形成する。具体的には、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を支持体10の全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、下地層30を形成することができる(図2の(B)参照)。尚、こうして得られた下地構成微粒子31が略規則性をもって配列された状態は、例えば、模式的に図7の(A)に示したとおりである。
[Step-110]
Thereafter, an underlying layer in which underlying constituent fine particles 31 made of SiO x that is an insulating material are arranged on the portion of the support 10 positioned between the source / drain electrode 17 and the source / drain electrode 17 with approximately regularity. 30 is formed. Specifically, a spin coating method in which a colloidal solution of silica (SiO 2 ) nanoparticles (solvent: cyclohexane) is dropped so as to cover the entire surface of the support 10 and the excess solution and nanoparticles are removed by a spin coater. Based on this, the underlayer 30 can be formed (see FIG. 2B). In addition, the state in which the ground constituent fine particles 31 thus obtained are arranged with substantially regularity is, for example, schematically as shown in FIG.

[工程−120]
次いで、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域18を形成する(図2の(C)参照)。
[Step-120]
Next, a channel forming region 18 having a conductive path 20 constituted by channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21 is formed on the base layer 30. (See FIG. 2C).

実施例1にあっては、予め作製しておいた金ナノ粒子を改良することで得た均一な粒径を有する金ナノ粒子を用いている。即ち、実施例1においては、Leff らが提案した方法(ドデシルアミン(C1225NH2)を被覆層とする金ナノ粒子の作製法。D. V. Leff, et al., Langmuir, 1996, 12, 4723 参照)を採用する。そして、作製した金ナノ粒子コロイド溶液に対して、Lin らの提案している方法(X. M. Lin, et al., J. Nanoparticle Res., 2000, 2, 157 参照)を改良した方法を適用することにより金ナノ粒子の粒径の均一化を行う。 In Example 1, gold nanoparticles having a uniform particle size obtained by improving gold nanoparticles prepared in advance are used. That is, in Example 1, a method proposed by Leff et al. (A method for producing gold nanoparticles using dodecylamine (C 12 H 25 NH 2 ) as a coating layer. DV Leff, et al., Langmuir, 1996, 12, 4723). Applying a modified method of Lin et al. (See XM Lin, et al., J. Nanoparticle Res., 2000, 2, 157) to the colloidal solution of gold nanoparticles. To make the particle size of the gold nanoparticles uniform.

具体的には、以下の調製方法にて金ナノ粒子を得る。即ち、四塩化金酸(HAuCl4・3H2O)をイオン交換水に溶解する。次いで、この溶液を激しく攪拌しながら、トルエンに溶解した臭化テトラオクチルアンモニウム(N(C8174Br)をこの溶液中に添加する。次いで、トルエンに溶解したドデシルアミン(C1225NH2)をこの混合物中に加える。その後、激しく攪拌しているこの混合物中に、水素化ホウ素ナトリウム(NaBH4)をイオン交換水に溶解した溶液を滴下する。そして、12時間攪拌を続けた後、静置後、水層を分液漏斗で除去する。次いで、この溶液にトルエンとドデシルアミンを加えて、130゜Cで1時間、加熱還流する。その後、室温まで静置した後、エバポレーターで液量を減量し、次いで、エタノールを加えて、冷凍庫内で12時間静置する。そして、沈澱した金ナノ粒子を濾過により分離し、エタノールで洗浄後、トルエンに溶解する。尚、ドデシルアミンから成る被覆層によって表面が被覆された金ナノ粒子を0.05重量%分散させた金ナノ粒子コロイド溶液(溶媒:トルエン)とする。 Specifically, gold nanoparticles are obtained by the following preparation method. That is, tetrachloroauric acid (HAuCl 4 .3H 2 O) is dissolved in ion exchange water. Then, while the solution is vigorously stirred, tetraoctyl ammonium bromide (N (C 8 H 17 ) 4 Br) dissolved in toluene is added into the solution. Then dodecylamine (C 12 H 25 NH 2 ) dissolved in toluene is added to the mixture. Thereafter, a solution obtained by dissolving sodium borohydride (NaBH 4 ) in ion-exchanged water is dropped into the vigorously stirred mixture. And after continuing stirring for 12 hours, after leaving still, an aqueous layer is removed with a separatory funnel. Next, toluene and dodecylamine are added to this solution, and the mixture is heated to reflux at 130 ° C. for 1 hour. Then, after leaving still to room temperature, liquid volume is reduced with an evaporator, Then ethanol is added and it leaves still for 12 hours in a freezer. The precipitated gold nanoparticles are separated by filtration, washed with ethanol, and dissolved in toluene. A gold nanoparticle colloidal solution (solvent: toluene) in which 0.05% by weight of gold nanoparticles having a surface coated with a coating layer made of dodecylamine is dispersed.

そして、こうして得られたチャネル形成領域構成微粒子21を含む溶液から成る薄膜を、下地層30の上にキャスティング法にて形成した後、溶液に含まれる溶媒を蒸発させる。これによって、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21を略規則性をもって配列させることができる(図8の(A)あるいは図9の(A)参照)。   And after forming the thin film which consists of the solution containing the channel formation area | region structure fine particle 21 obtained in this way on the base layer 30 by the casting method, the solvent contained in a solution is evaporated. Accordingly, the channel-forming region constituting fine particles 21 can be arranged with substantially regularity based on the fine particle arrangement state of the underlayer 30 (see FIG. 8A or FIG. 9A).

次いで、チャネル形成領域構成微粒子21に有機半導体分子22を結合させることによって導電路20を形成する。具体的には、4,4’−ビフェニルジチオールから成る有機半導体分子22をモル濃度数mMにてトルエンに溶解した溶液に全体を浸漬した後、トルエンで洗浄して溶液を置換し、その後、溶媒を蒸発させる。このとき、被覆層を構成するドデシルアミンが4,4’−ビフェニルジチオールから成る有機半導体分子22によって置換され、有機半導体分子22が、その末端にあるチオール基(−SH)によって金ナノ粒子から成るチャネル形成領域構成微粒子21の表面に化学的に結合する。1個のチャネル形成領域構成微粒子21の表面には、多数の有機半導体分子22がチャネル形成領域構成微粒子21を包み込むように結合する。そして、それらの内の一部が、もう一方の分子末端にあるチオール基によって他のチャネル形成領域構成微粒子21とも結合するため、有機半導体分子22によってチャネル形成領域構成微粒子21が2次元ネットワーク状に連結された状態を得ることができる(図8の(B)あるいは図9の(B)参照)。   Next, the conductive path 20 is formed by bonding the organic semiconductor molecules 22 to the channel forming region constituting fine particles 21. Specifically, after immersing the whole in a solution in which organic semiconductor molecule 22 composed of 4,4′-biphenyldithiol is dissolved in toluene at a molar concentration of several mM, the solution is replaced by washing with toluene. Evaporate. At this time, the dodecylamine constituting the coating layer is replaced by the organic semiconductor molecule 22 composed of 4,4′-biphenyldithiol, and the organic semiconductor molecule 22 is composed of gold nanoparticles by the thiol group (—SH) at the terminal. It is chemically bonded to the surface of the channel forming region constituting fine particles 21. A large number of organic semiconductor molecules 22 are bonded to the surface of one channel forming region constituting particle 21 so as to enclose the channel forming region constituting particle 21. Some of them are also bonded to other channel-forming region constituting particles 21 by a thiol group at the other molecule end, so that the organic semiconductor molecules 22 make the channel-forming region constituting particles 21 in a two-dimensional network form. A connected state can be obtained (see FIG. 8B or FIG. 9B).

こうして、有機半導体分子22が両端に有する官能基によって有機半導体分子22とチャネル形成領域構成微粒子21とが化学的に(交互に)結合することで、ネットワーク状の導電路20が構築される。図2の(C)に示す状態にあっては、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層によって導電路20が構築されている。   In this way, the organic semiconductor molecules 22 and the channel forming region constituting fine particles 21 are chemically (alternatively) bonded to each other by the functional groups of the organic semiconductor molecules 22 at both ends, whereby the network-like conductive path 20 is constructed. In the state shown in FIG. 2C, the conductive path 20 is constructed by a single layer of a combination of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

[工程−130]
次に、必要に応じて、[工程−120]を所望の回数だけ繰り返す。こうして、有機半導体分子22が両端に有する官能基によって有機半導体分子22とチャネル形成領域構成微粒子21とが3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路20が構築され、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の積層構造によって導電路20が構成されている構造を得ることができる。
[Step-130]
Next, if necessary, [Step-120] is repeated a desired number of times. In this way, the organic semiconductor molecule 22 and the channel-forming region-constituting fine particles 21 are three-dimensionally chemically (alternately) bonded by the functional groups of the organic semiconductor molecule 22 at both ends, thereby constructing the network-like conductive path 20. As a result, it is possible to obtain a structure in which the conductive path 20 is constituted by a laminated structure of a combined body of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

[工程−140]
その後、全面に(より具体的には、ソース/ドレイン電極17の上、及び、チャネル形成領域18の上)に第1絶縁層11を形成する(図2の(D)参照)。具体的には、絶縁材料であるSiOXから成る第1絶縁層構成微粒子が略規則性をもって配列された第1絶縁層11を、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、形成することができる。尚、こうして得られた第1絶縁層構成微粒子が略規則性をもって配列された状態は、例えば、図7の(A)に示したと同様である。
[Step-140]
Thereafter, the first insulating layer 11 is formed on the entire surface (more specifically, on the source / drain electrode 17 and the channel formation region 18) (see FIG. 2D). Specifically, the first insulating layer 11 in which the first insulating layer-constituting particles made of SiO X as an insulating material are arranged with substantially regularity is applied to a colloidal solution (solvent: cyclohexane) of silica (SiO 2 ) nanoparticles. It can be formed on the basis of a spin coat method in which the entire surface is dropped and excess solution and nanoparticles are removed by a spin coater. The state in which the first insulating layer-constituting fine particles thus obtained are arranged with substantially regularity is the same as that shown in FIG. 7A, for example.

[工程−150]
次いで、第1絶縁層11上に、導体から成る浮遊ゲート電極構成微粒子13と、浮遊ゲート電極構成微粒子13を被覆する絶縁材料から成る保護膜14とから構成された浮遊ゲート電極12を形成する(図3の(A)参照)。尚、第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極12を構成する浮遊ゲート電極構成微粒子13を略規則性をもって配列させる。
[Step-150]
Next, the floating gate electrode 12 composed of the floating gate electrode constituting fine particles 13 made of a conductor and the protective film 14 made of an insulating material covering the floating gate electrode constituting fine particles 13 is formed on the first insulating layer 11 ( (See (A) of FIG. 3). The floating gate electrode constituting particles 13 constituting the floating gate electrode 12 are arranged with substantially regularity based on the arrangement state of the first insulating layer constituting particles.

具体的には、以下の調製方法にて金ナノ粒子を得る。即ち、四塩化金酸(HAuCl4・3H2O)をイオン交換水に溶解する。次いで、この溶液を激しく攪拌しながら、トルエンに溶解した臭化テトラオクチルアンモニウム(N(C8174Br)をこの溶液中に添加する。次いで、トルエンに溶解したドデシルアミン(C1225NH2)をこの混合物中に加える。その後、激しく攪拌しているこの混合物中に、水素化ホウ素ナトリウム(NaBH4)をイオン交換水に溶解した溶液を滴下する。そして、12時間攪拌を続けた後、静置後、水層を分液漏斗で除去する。次いで、この溶液にトルエンとドデシルアミンを加えて、130゜Cで1時間、加熱還流する。その後、室温まで静置した後、エバポレーターで液量を減量し、次いで、エタノールを加えて、冷凍庫内で12時間静置する。そして、沈澱した金ナノ粒子を濾過により分離し、エタノールで洗浄後、トルエンに溶解する。尚、ドデシルアミンから成る保護膜によって表面が被覆された金ナノ粒子を0.05重量%分散させた金ナノ粒子コロイド溶液(溶媒:トルエン)とする。 Specifically, gold nanoparticles are obtained by the following preparation method. That is, tetrachloroauric acid (HAuCl 4 .3H 2 O) is dissolved in ion exchange water. Then, while the solution is vigorously stirred, tetraoctyl ammonium bromide (N (C 8 H 17 ) 4 Br) dissolved in toluene is added into the solution. Then dodecylamine (C 12 H 25 NH 2 ) dissolved in toluene is added to the mixture. Thereafter, a solution obtained by dissolving sodium borohydride (NaBH 4 ) in ion-exchanged water is dropped into the vigorously stirred mixture. And after continuing stirring for 12 hours, after leaving still, an aqueous layer is removed with a separatory funnel. Next, toluene and dodecylamine are added to this solution, and the mixture is heated to reflux at 130 ° C. for 1 hour. Then, after leaving still to room temperature, liquid volume is reduced with an evaporator, Then ethanol is added and it leaves still for 12 hours in a freezer. The precipitated gold nanoparticles are separated by filtration, washed with ethanol, and dissolved in toluene. A gold nanoparticle colloidal solution (solvent: toluene) in which 0.05% by weight of gold nanoparticles whose surface is coated with a protective film made of dodecylamine is dispersed.

そして、こうして得られた保護膜14で被覆された浮遊ゲート電極構成微粒子13を含む溶液から成る薄膜を、第1絶縁層11の上にキャスティング法にて形成した後、溶液に含まれる溶媒を蒸発させる。これによって、第1絶縁層11の微粒子配列状態に基づき、保護膜14で被覆された浮遊ゲート電極構成微粒子13を略規則性をもって配列させることができる。   A thin film made of a solution containing the fine particles 13 of the floating gate electrode covered with the protective film 14 thus obtained is formed on the first insulating layer 11 by a casting method, and then the solvent contained in the solution is evaporated. Let Accordingly, the floating gate electrode constituting fine particles 13 covered with the protective film 14 can be arranged with substantially regularity based on the fine particle arrangement state of the first insulating layer 11.

[工程−160]
その後、スパッタリング法に基づき、全面にONO膜から成る第2絶縁層15を形成する。
[Step-160]
Thereafter, a second insulating layer 15 made of an ONO film is formed on the entire surface based on a sputtering method.

[工程−170]
次いで、銅微粒子が含まれた銅ペーストをスクリーン印刷法にて第2絶縁層15の上に印刷し、焼成することで、制御電極16を形成することができる(図3の(B)参照)。そして、この制御電極16をマスクとして、第2絶縁層15、浮遊ゲート電極12、第1絶縁層11を選択的に除去することで、図1の(A)に示した構造を得ることができる。
[Step-170]
Next, the control electrode 16 can be formed by printing a copper paste containing copper fine particles on the second insulating layer 15 by a screen printing method and baking it (see FIG. 3B). . The structure shown in FIG. 1A can be obtained by selectively removing the second insulating layer 15, the floating gate electrode 12, and the first insulating layer 11 using the control electrode 16 as a mask. .

[工程−180]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極17の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極17に接続された配線(図示せず)が絶縁層上に形成された実施例1の不揮発性半導体メモリを完成させることができる。
[Step-180]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 17, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the nonvolatile semiconductor memory of Example 1 in which the wiring (not shown) connected to the source / drain electrode 17 is formed on the insulating layer can be completed.

実施例2は、本発明の第2の態様に係る不揮発性半導体メモリ、並びに、その製造方法に関する。実施例2の不揮発性半導体メモリの模式的な一部断面図を図5の(B)に示す。   Example 2 relates to a nonvolatile semiconductor memory according to a second aspect of the present invention and a method for manufacturing the same. A schematic partial sectional view of the nonvolatile semiconductor memory of Example 2 is shown in FIG.

実施例2の不揮発性半導体メモリは、具体的には、ボトムゲート/トップコンタクト型の不揮発性半導体メモリであり、
(A)支持体110上に形成された制御電極(ゲート電極)116、
(B)制御電極116及び支持体110上に形成された第2絶縁層115、
(C)第2絶縁層115上に形成された浮遊ゲート電極112、
(D)浮遊ゲート電極112上に形成された第1絶縁層111、
(E)第1絶縁層111上に形成されたソース/ドレイン電極117、並びに、
(F)ソース/ドレイン電極117とソース/ドレイン電極117との間に位置する第1絶縁層111の部分の上に、制御電極116と対向して形成されたチャネル形成領域118、
を備えている。尚、ソース/ドレイン電極117は、チャネル形成領域118の延在部118A上に形成されている。
The non-volatile semiconductor memory of Example 2 is specifically a bottom gate / top contact type non-volatile semiconductor memory,
(A) a control electrode (gate electrode) 116 formed on the support 110;
(B) a second insulating layer 115 formed on the control electrode 116 and the support 110;
(C) a floating gate electrode 112 formed on the second insulating layer 115;
(D) a first insulating layer 111 formed on the floating gate electrode 112;
(E) source / drain electrodes 117 formed on the first insulating layer 111, and
(F) a channel formation region 118 formed on the portion of the first insulating layer 111 located between the source / drain electrode 117 and the source / drain electrode 117 so as to face the control electrode 116;
It has. The source / drain electrode 117 is formed on the extension portion 118A of the channel formation region 118.

そして、第1絶縁層111は、絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成る第1絶縁層構成微粒子(第1絶縁層111の最表面に存在する第1絶縁層構成微粒子111Aのみを、便宜上、図示する)が略規則性をもって配列されて成る。チャネル形成領域118は、図1の(B)に概念図を示したと同様に、導体から成るチャネル形成領域構成微粒子21と、このチャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有し、第1絶縁層111の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。 The first insulating layer 111 is composed of first insulating layer constituting fine particles (first insulating layer constituting fine particles present on the outermost surface of the first insulating layer 111) made of an insulating material (specifically, SiO x fine particles, silica fine particles). Only 111A is shown for the sake of convenience) and is arranged with substantially regularity. The channel forming region 118 is configured by channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21, as shown in the conceptual diagram of FIG. Based on the fine particle arrangement state of the first insulating layer 111, the channel forming region constituting fine particles 21 are arranged with substantially regularity.

更には、浮遊ゲート電極112は、導体から成る浮遊ゲート電極構成微粒子113と、浮遊ゲート電極構成微粒子113を被覆する絶縁材料から成る保護膜114とから構成されている。ここで、第2絶縁層115は、絶縁材料から成る第2絶縁層構成微粒子(第2絶縁層115の最表面に存在する第2絶縁層構成微粒子115Aのみを、便宜上、図示する)が略規則性をもって配列されて成り、第2絶縁層構成微粒子115Aの配列状態に基づき、浮遊ゲート電極112を構成する浮遊ゲート電極構成微粒子113が略規則性をもって配列されている。   Further, the floating gate electrode 112 includes a floating gate electrode constituent fine particle 113 made of a conductor and a protective film 114 made of an insulating material that covers the floating gate electrode constituent fine particle 113. Here, the second insulating layer 115 has substantially regular second insulating layer-constituting particles made of an insulating material (only the second insulating layer-constituting particulate 115A existing on the outermost surface of the second insulating layer 115 is shown for convenience). The floating gate electrode constituting particles 113 constituting the floating gate electrode 112 are arranged with substantially regularity based on the arrangement state of the second insulating layer constituting particles 115A.

実施例2の不揮発性半導体メモリを構成する材料は、実施例1の不揮発性半導体メモリを構成する材料と同じとすることができるので、詳細な説明は省略する。   Since the material constituting the nonvolatile semiconductor memory of the second embodiment can be the same as the material constituting the nonvolatile semiconductor memory of the first embodiment, detailed description thereof is omitted.

実施例2における、第1絶縁層構成微粒子111Aや第2絶縁層構成微粒子115Aが略規則性をもって配列された状態は、模式的に図7の(A)あるいは図7の(B)に示したと同様であり、第1絶縁層構成微粒子111Aや第2絶縁層構成微粒子115Aは、例えば、正三角形の頂点に位置するように密に、接触状態にて配列されている。また、チャネル形成領域構成微粒子21が略規則性をもって配列された状態は、模式的に図8の(A)及び(B)、若しくは、模式的に図9の(A)及び(B)に示したと同様である。尚、第1絶縁層構成微粒子111Aや第2絶縁層構成微粒子115Aを、図7の(A)及び(B)においては実線の円形で示し、図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては点線の円形で示す。   The state in which the first insulating layer constituting fine particles 111A and the second insulating layer constituting fine particles 115A in Example 2 are arranged with substantially regularity is schematically shown in FIG. 7A or FIG. 7B. Similarly, the first insulating layer-constituting particles 111A and the second insulating layer-constituting particles 115A are densely arranged in contact so as to be positioned at the vertices of an equilateral triangle, for example. Further, the state in which the channel forming region constituting fine particles 21 are arranged with substantially regularity is schematically shown in FIGS. 8A and 8B, or schematically shown in FIGS. 9A and 9B. Is the same. The first insulating layer constituting fine particles 111A and the second insulating layer constituting fine particles 115A are indicated by solid circles in FIGS. 7A and 7B, and FIGS. 8A and 8B and FIG. (A) and (B) of FIG. 10, and (A) and (B) of FIG.

ここで、第1絶縁層構成微粒子111Aや第2絶縁層構成微粒子115Aが正三角形の頂点に位置するように密に配列されているので、この正三角形の中心を通る法線上にチャネル形成領域構成微粒子21や浮遊ゲート電極構成微粒子113が位置している。そして、チャネル形成領域構成微粒子21や浮遊ゲート電極構成微粒子113は、チャネル形成領域構成微粒子21や浮遊ゲート電極構成微粒子113によって形成される正三角形の頂点に位置し(図8の(B)参照)、あるいは又、チャネル形成領域構成微粒子21や浮遊ゲート電極構成微粒子113によって形成される正六角形の頂点に位置する(図9の(B)参照)。図8の(B)に示す状態、及び、図9の(B)に示す状態をそれぞれ得るための、第1絶縁層構成微粒子111Aの平均粒径、チャネル形成領域構成微粒子21の平均粒径、有機半導体分子22の長軸方向の長さは、それぞれ、表1及び表2に例示したと同様とすればよい。尚、表1及び表2における「下地構成微粒子31の平均粒径」を「第1絶縁層構成微粒子111A」と読み替えればよい。また、第2絶縁層構成微粒子115Aの平均粒径、浮遊ゲート電極構成微粒子113の平均粒径、保護膜114の平均厚さは、それぞれ、表3及び表4に例示したと同様とすればよい。尚、表3及び表4における「第1絶縁層構成微粒子」を「第2絶縁層構成微粒子」と読み替えればよい。   Here, since the first insulating layer constituting fine particles 111A and the second insulating layer constituting fine particles 115A are densely arranged so as to be located at the vertices of the equilateral triangle, the channel forming region constitution is formed on the normal passing through the center of the equilateral triangle. The fine particles 21 and the floating gate electrode constituting fine particles 113 are located. The channel forming region constituent fine particles 21 and the floating gate electrode constituent fine particles 113 are located at the vertices of an equilateral triangle formed by the channel forming region constituent fine particles 21 and the floating gate electrode constituent fine particles 113 (see FIG. 8B). Alternatively, it is located at the apex of a regular hexagon formed by the channel forming region constituting fine particles 21 and the floating gate electrode constituting fine particles 113 (see FIG. 9B). The average particle size of the first insulating layer constituting fine particles 111A, the average particle size of the channel forming region constituting fine particles 21 for obtaining the state shown in FIG. 8B and the state shown in FIG. 9B, The lengths of the organic semiconductor molecules 22 in the major axis direction may be the same as those illustrated in Table 1 and Table 2, respectively. The “average particle diameter of the base constituent fine particles 31” in Tables 1 and 2 may be read as “first insulating layer constituent fine particles 111A”. Further, the average particle diameter of the second insulating layer-constituting fine particles 115A, the average particle diameter of the floating gate electrode-constituting fine particles 113, and the average thickness of the protective film 114 may be the same as those exemplified in Table 3 and Table 4, respectively. . In Tables 3 and 4, “first insulating layer constituent particles” may be read as “second insulating layer constituent particles”.

以下、支持体等の模式的な一部端面図である図4の(A)及び(B)、並びに、図5の(A)及び(B)を参照して、実施例2の不揮発性半導体メモリの製造方法を説明する。   4A and 4B, which are schematic partial end views of the support and the like, and FIGS. 5A and 5B, the nonvolatile semiconductor device of Example 2 will be described below. A method for manufacturing the memory will be described.

[工程−200]
先ず、支持体110上に、実施例1の[工程−170]と同様にして、制御電極116を形成した後、実施例1の[工程−160]と同様にして、制御電極116の上及び支持体110の上に、ONO膜を形成し、更に、ONO膜上に、実施例1の[工程−140]と同様にして、SiOXから成る第2絶縁層構成微粒子115Aを略規則性をもって配列させる。
[Step-200]
First, after forming the control electrode 116 on the support 110 in the same manner as [Step-170] in Example 1, the control electrode 116 and on the control electrode 116 in the same manner as in [Step-160] in Example 1. An ONO film is formed on the support 110, and the second insulating layer-constituting particles 115A made of SiO x are substantially regularized on the ONO film in the same manner as in [Step-140] of Example 1. Arrange.

[工程−210]
次に、実施例1の[工程−150]と同様にして、第2絶縁層115上に、導体から成る浮遊ゲート電極構成微粒子113と、浮遊ゲート電極構成微粒子113を被覆する絶縁材料から成る保護膜114とから構成された浮遊ゲート電極層を形成する。次いで、浮遊ゲート電極層を選択的に除去することで、浮遊ゲート電極112を得ることができる(図4の(A)参照)。尚、図においては、浮遊ゲート電極112の下に位置する第2絶縁層構成微粒子115A以外の第2絶縁層構成微粒子115Aを除去した状態を示すが、浮遊ゲート電極112の下に位置する第2絶縁層構成微粒子115A以外の第2絶縁層構成微粒子115Aを残しておいてもよい。
[Step-210]
Next, in the same manner as in [Step-150] in the first embodiment, the floating gate electrode constituting fine particles 113 made of a conductor and the protection made of an insulating material covering the floating gate electrode constituting fine particles 113 are formed on the second insulating layer 115. A floating gate electrode layer composed of the film 114 is formed. Next, the floating gate electrode 112 can be obtained by selectively removing the floating gate electrode layer (see FIG. 4A). In the figure, the second insulating layer constituting particles 115A other than the second insulating layer constituting particles 115A located under the floating gate electrode 112 are removed, but the second insulating layer constituting particles 115A located under the floating gate electrode 112 are shown. The second insulating layer constituting fine particles 115A other than the insulating layer constituting fine particles 115A may be left.

[工程−220]
その後、全面に、実施例1の[工程−140]と同様にして、浮遊ゲート電極112及び第2絶縁層115上に第1絶縁層111を形成する(図4の(B)参照)。尚、こうして得られた第1絶縁層構成微粒子111Aが略規則性をもって配列された状態は、図7の(A)に示したと同様である。また、図面においては、第1絶縁層構成微粒子111Aが略規則性をもって配列された状態を、第1絶縁層111の表面のみにおいて図示した。
[Step-220]
Thereafter, the first insulating layer 111 is formed on the floating gate electrode 112 and the second insulating layer 115 on the entire surface in the same manner as in [Step-140] in Embodiment 1 (see FIG. 4B). The state in which the first insulating layer-constituting fine particles 111A obtained in this way are arranged with substantially regularity is the same as shown in FIG. In the drawing, the state in which the first insulating layer constituting particles 111A are arranged with substantially regularity is illustrated only on the surface of the first insulating layer 111.

[工程−230]
その後、実施例1の[工程−120]、[工程−130]と同様にして、第1絶縁層構成微粒子111Aが略規則性をもって配列された状態の第1絶縁層111上に、導体から成るチャネル形成領域構成微粒子21と、チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域118を形成する(図5の(A)参照)。
[Step-230]
Thereafter, in the same manner as in [Step-120] and [Step-130] of Example 1, the first insulating layer-constituting fine particles 111A are made of a conductor on the first insulating layer 111 in a state of being arranged with substantially regularity. A channel forming region 118 having a conductive path 20 constituted by the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21 is formed (see FIG. 5A).

[工程−240]
次に、実施例1の[工程−100]と同様にして、チャネル形成領域118の延在部118Aの上にソース/ドレイン電極117を形成する(図5の(B)参照)。
[Step-240]
Next, in the same manner as in [Step-100] of Example 1, a source / drain electrode 117 is formed on the extending portion 118A of the channel formation region 118 (see FIG. 5B).

[工程−250]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極117の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極117に接続された配線(図示せず)が絶縁層上に形成された実施例2の不揮発性半導体メモリを完成させることができる。
[Step-250]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 117, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the nonvolatile semiconductor memory of Example 2 in which the wiring (not shown) connected to the source / drain electrode 117 is formed on the insulating layer can be completed.

尚、実施例2における不揮発性半導体メモリにあっては、図6に示すように、ボトムゲート/ボトムコンタクト型の不揮発性半導体メモリとすることもできる。この場合には、[工程−220]の後、[工程−240]、[工程−230]、[工程−250]の順に実行すればよい。   The nonvolatile semiconductor memory according to the second embodiment may be a bottom gate / bottom contact type nonvolatile semiconductor memory as shown in FIG. In this case, after [Step-220], [Step-240], [Step-230], and [Step-250] may be executed in this order.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。不揮発性半導体メモリの具体的な構造や構成、製造条件は例示であり、適宜変更することができる。浮遊ゲート電極構成微粒子やチャネル形成領域構成微粒子は、金(Au)に限定するものではなく、他の金属(例えば、銀や白金)、あるいは、半導体としての硫化カドミウム、セレン化カドミウム、又は、シリコンから構成することもできる。また、保護膜は、アミノ基(−NH2)を有する保護膜(具体的には、オレオイルアミン)に限定するものではないし、有機半導体分子も4,4’−ビフェニルジチオール(BPDT)に限定するものではない。場合によっては、シリコン半導体基板あるいはシリコン半導体層に形成されたチャネル形成領域を有する不揮発性半導体メモリに対して、本発明の浮遊ゲート電極を適用することもできる。 As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The specific structure, configuration, and manufacturing conditions of the nonvolatile semiconductor memory are examples, and can be changed as appropriate. The fine particles constituting the floating gate electrode and the fine particles constituting the channel formation region are not limited to gold (Au), but other metals (for example, silver and platinum), or cadmium sulfide, cadmium selenide, or silicon as a semiconductor It can also consist of. Further, the protective film is not limited to a protective film having an amino group (—NH 2 ) (specifically, oleoylamine), and the organic semiconductor molecule is also limited to 4,4′-biphenyldithiol (BPDT). Not what you want. In some cases, the floating gate electrode of the present invention can be applied to a nonvolatile semiconductor memory having a channel formation region formed in a silicon semiconductor substrate or a silicon semiconductor layer.

下地構成微粒子や絶縁層構成微粒子の表面の性状に依存して、下地構成微粒子や絶縁層構成微粒子を、図7の(B)に示すように、正方形の頂点に位置するように密に、接触状態にて配列させることもできる。そして、この場合には、図10の(A)及び(B)に示すように、この正方形の中心を通る法線上にチャネル形成領域構成微粒子や浮遊ゲート電極構成微粒子が位置し、チャネル形成領域構成微粒子や浮遊ゲート電極構成微粒子は、チャネル形成領域構成微粒子や浮遊ゲート電極構成微粒子によって形成される正方形の頂点に位置する。   Depending on the properties of the surface of the ground constituent fine particles and the insulating layer constituent fine particles, the base constituent fine particles and the insulating layer constituent fine particles are closely contacted so as to be positioned at the apex of the square as shown in FIG. It can also be arranged in a state. In this case, as shown in FIGS. 10A and 10B, channel-forming region constituent particles and floating gate electrode-constituting particles are located on the normal line passing through the center of the square, and the channel-forming region configuration The fine particles and the fine particles constituting the floating gate electrode are located at the apex of the square formed by the fine particles constituting the channel formation region and the fine particles constituting the floating gate electrode.

図1の(A)は、実施例1の不揮発性半導体メモリの模式的な一部断面図であり、図1の(B)は、チャネル形成領域構成微粒子と有機半導体分子とによって構成されている導電路の概念図である。FIG. 1A is a schematic partial cross-sectional view of the nonvolatile semiconductor memory of Example 1, and FIG. 1B is composed of channel-forming region-constituting particles and organic semiconductor molecules. It is a conceptual diagram of a conductive path. 図2の(A)、(B)、(C)及び(D)は、実施例1の不揮発性半導体メモリの製造方法を説明するための支持体等の模式的な一部端面図である。2A, 2 </ b> B, 2 </ b> C, and 2 </ b> D are schematic partial end views of a support and the like for describing the method for manufacturing the nonvolatile semiconductor memory of Example 1. FIG. 図3の(A)及び(B)は、図2の(D)に引き続き、実施例1の不揮発性半導体メモリの製造方法を説明するための支持体等の模式的な一部端面図である。3A and 3B are schematic partial end views of a support and the like for explaining the manufacturing method of the nonvolatile semiconductor memory of Example 1 following FIG. 2D. . 図4の(A)及び(B)は、実施例2の不揮発性半導体メモリの製造方法を説明するための支持体等の模式的な一部端面図である。4A and 4B are schematic partial end views of a support and the like for describing the method for manufacturing the nonvolatile semiconductor memory of Example 2. FIG. 図5の(A)及び(B)は、図4の(B)に引き続き、実施例2の不揮発性半導体メモリの製造方法を説明するための支持体等の模式的な一部端面図である。5A and 5B are schematic partial end views of a support and the like for explaining the method for manufacturing the nonvolatile semiconductor memory of Example 2 following FIG. 4B. . 図6は、実施例2の不揮発性半導体メモリの変形例の模式的な一部断面図である。FIG. 6 is a schematic partial cross-sectional view of a modification of the nonvolatile semiconductor memory according to the second embodiment. 図7の(A)及び(B)は、第1絶縁層構成微粒子、第2絶縁層構成微粒子、あるいは、下地構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 7A and 7B are diagrams schematically showing a state in which the first insulating layer constituting fine particles, the second insulating layer constituting fine particles, or the base constituting fine particles are arranged with substantially regularity. 図8の(A)及び(B)は、浮遊ゲート電極構成微粒子、あるいは、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 8A and 8B are diagrams schematically showing a state where the fine particles constituting the floating gate electrode or the fine particles constituting the channel formation region are arranged with substantially regularity. 図9の(A)及び(B)は、浮遊ゲート電極構成微粒子、あるいは、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 9A and 9B are diagrams schematically showing a state in which the fine particles constituting the floating gate electrode or the fine particles constituting the channel formation region are arranged with substantially regularity. 図10の(A)及び(B)は、浮遊ゲート電極構成微粒子、あるいは、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 10A and 10B are diagrams schematically showing a state in which floating gate electrode constituting particles or channel forming region constituting particles are arranged with substantially regularity. 図11は、所謂ナノクリスタル型の不揮発性半導体メモリの模式的な一部断面図である。FIG. 11 is a schematic partial cross-sectional view of a so-called nanocrystal type nonvolatile semiconductor memory.

符号の説明Explanation of symbols

10,110・・・支持体、11,111・・・第1絶縁層、12,112・・・浮遊ゲート電極、13,113・・・浮遊ゲート電極構成微粒子、14,114・・・保護膜、15,115・・・第2絶縁層、16,116・・・制御電極(ゲート電極)、17,117・・・ソース/ドレイン電極、18,118・・・チャネル形成領域、118A・・・チャネル形成領域延在部、20・・・導電路、21・・・チャネル形成領域構成微粒子、22・・・有機半導体分子、30・・・下地層、31・・・下地構成微粒子
DESCRIPTION OF SYMBOLS 10,110 ... Support body, 11, 111 ... 1st insulating layer, 12, 112 ... Floating gate electrode, 13, 113 ... Floating gate electrode constituent particle, 14, 114 ... Protective film , 15, 115 ... second insulating layer, 16, 116 ... control electrode (gate electrode), 17, 117 ... source / drain electrodes, 18, 118 ... channel formation region, 118A ... Channel forming region extension part, 20 ... conductive path, 21 ... channel forming region constituting fine particles, 22 ... organic semiconductor molecules, 30 ... underlying layer, 31 ... underlying constituent fine particles

Claims (18)

(A)支持体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成された第1絶縁層、
(D)第1絶縁層上に、チャネル形成領域と対向して形成された浮遊ゲート電極、
(E)浮遊ゲート電極上に形成された第2絶縁層、並びに、
(F)第2絶縁層上に、チャネル形成領域と対向して形成された制御電極、
を備えた不揮発性半導体メモリであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
浮遊ゲート電極は、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成されていることを特徴とする不揮発性半導体メモリ。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a first insulating layer formed on the entire surface;
(D) a floating gate electrode formed on the first insulating layer so as to face the channel formation region;
(E) a second insulating layer formed on the floating gate electrode, and
(F) a control electrode formed on the second insulating layer so as to face the channel formation region;
A non-volatile semiconductor memory comprising:
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
The floating gate electrode is composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle.
第1絶縁層は、絶縁材料から成る第1絶縁層構成微粒子が略規則性をもって配列されて成り、
第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子が略規則性をもって配列されていることを特徴とする請求項1に記載の不揮発性半導体メモリ。
The first insulating layer is composed of first insulating layer-constituting particles made of an insulating material arranged with substantially regularity,
2. The nonvolatile semiconductor memory according to claim 1, wherein the fine particles constituting the floating gate electrode are arranged with substantially regularity based on the arrangement state of the fine particles constituting the first insulating layer.
(A)支持体上に形成された制御電極、
(B)制御電極及び支持体上に形成された第2絶縁層、
(C)第2絶縁層上に形成された浮遊ゲート電極、
(D)浮遊ゲート電極上に形成された第1絶縁層、
(E)第1絶縁層上に形成されたソース/ドレイン電極、並びに、
(F)ソース/ドレイン電極とソース/ドレイン電極との間に位置する第1絶縁層の部分の上に、制御電極と対向して形成されたチャネル形成領域、
を備えた不揮発性半導体メモリであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
浮遊ゲート電極は、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成されていることを特徴とする不揮発性半導体メモリ。
(A) a control electrode formed on a support;
(B) a second insulating layer formed on the control electrode and the support,
(C) a floating gate electrode formed on the second insulating layer;
(D) a first insulating layer formed on the floating gate electrode;
(E) source / drain electrodes formed on the first insulating layer, and
(F) a channel formation region formed on the portion of the first insulating layer located between the source / drain electrode and the source / drain electrode, facing the control electrode;
A non-volatile semiconductor memory comprising:
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
The floating gate electrode is composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle.
第2絶縁層は、絶縁材料から成る第2絶縁層構成微粒子が略規則性をもって配列されて成り、
第2絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子が略規則性をもって配列されていることを特徴とする請求項3に記載の不揮発性半導体メモリ。
The second insulating layer is composed of second insulating layer-constituting particles made of an insulating material arranged with substantially regularity,
4. The nonvolatile semiconductor memory according to claim 3, wherein the fine particles constituting the floating gate electrode constituting the floating gate electrode are arranged with substantially regularity based on the arrangement state of the fine particles constituting the second insulating layer.
第2絶縁層の平均厚さは、第1絶縁層の平均厚さよりも厚いことを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   4. The nonvolatile semiconductor memory according to claim 1, wherein an average thickness of the second insulating layer is larger than an average thickness of the first insulating layer. 5. 第2絶縁層の平均厚さは10nm以上であり、
第1絶縁層の平均厚さは、6nm乃至10nmであることを特徴とする請求項5に記載の不揮発性半導体メモリ。
The average thickness of the second insulating layer is 10 nm or more,
6. The nonvolatile semiconductor memory according to claim 5, wherein the average thickness of the first insulating layer is 6 nm to 10 nm.
浮遊ゲート電極構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   The fine particles constituting the floating gate electrode are composed of gold, silver, platinum, copper, aluminum, palladium, chromium, nickel, or iron as a conductor, or an alloy composed of these metals. The nonvolatile semiconductor memory according to claim 1 or 3. 浮遊ゲート電極構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   The non-volatile semiconductor according to claim 1 or 3, wherein the fine particles constituting the floating gate electrode are made of cadmium sulfide, cadmium selenide, cadmium telluride, gallium arsenide, titanium oxide, or silicon as a semiconductor. memory. 保護膜を構成する分子は、その一端に、浮遊ゲート電極構成微粒子と結合する官能基を有することを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   4. The nonvolatile semiconductor memory according to claim 1, wherein a molecule constituting the protective film has a functional group bonded to the floating gate electrode constituting fine particle at one end thereof. 5. 前記官能基は、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)であることを特徴とする請求項9に記載の不揮発性半導体メモリ。 The functional group includes a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group (—CN), a thioacetoxyl group (—SCOCH 3 ), or a carboxyl group (— The nonvolatile semiconductor memory according to claim 9, wherein the nonvolatile semiconductor memory is COOH). 有機半導体分子が末端に有する官能基が、チャネル形成領域構成微粒子と化学的に結合していることを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   4. The nonvolatile semiconductor memory according to claim 1, wherein a functional group at the terminal of the organic semiconductor molecule is chemically bonded to the channel-forming region constituting fine particles. チャネル形成領域構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   The channel-forming region constituting fine particles are made of gold, silver, platinum, copper, aluminum, palladium, chromium, nickel, or iron as a conductor, or an alloy made of these metals. The nonvolatile semiconductor memory according to claim 1 or 3. チャネル形成領域構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。   4. The nonvolatile semiconductor according to claim 1, wherein the channel-forming region-constituting fine particles are made of cadmium sulfide, cadmium selenide, cadmium telluride, gallium arsenide, titanium oxide, or silicon as a semiconductor. memory. 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することを特徴とする請求項1又は請求項3に記載の不揮発性半導体メモリ。 The organic semiconductor molecule is an organic semiconductor molecule having a conjugated bond, and at both ends of the molecule, a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group (—CN), The nonvolatile semiconductor memory according to claim 1, wherein the nonvolatile semiconductor memory has a thioacetoxyl group (—SCOCH 3 ) or a carboxyl group (—COOH). (A)支持体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成された第1絶縁層、
(D)第1絶縁層上に、チャネル形成領域と対向して形成された浮遊ゲート電極、
(E)浮遊ゲート電極上に形成された第2絶縁層、並びに、
(F)第2絶縁層上に、チャネル形成領域と対向して形成された制御電極、
を備えた不揮発性半導体メモリの製造方法であって、
第1絶縁層上に、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成された浮遊ゲート電極を形成する工程を含むことを特徴とする不揮発性半導体メモリの製造方法。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a first insulating layer formed on the entire surface;
(D) a floating gate electrode formed on the first insulating layer so as to face the channel formation region;
(E) a second insulating layer formed on the floating gate electrode, and
(F) a control electrode formed on the second insulating layer so as to face the channel formation region;
A method for manufacturing a nonvolatile semiconductor memory comprising:
Forming a floating gate electrode composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle on the first insulating layer; A method for manufacturing a nonvolatile semiconductor memory.
支持体上にチャネル形成領域及びソース/ドレイン電極を形成した後、全面に、絶縁材料から成る第1絶縁層構成微粒子が略規則性をもって配列された第1絶縁層を形成する工程を含み、
浮遊ゲート電極の形成工程にあっては、第1絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させることを特徴とする請求項15に記載の不揮発性半導体メモリの製造方法。
Forming a first insulating layer in which first insulating layer-constituting particles made of an insulating material are arranged with substantially regularity on the entire surface after forming a channel formation region and source / drain electrodes on a support;
16. The floating gate electrode forming step according to claim 15, wherein the fine particles constituting the floating gate electrode are arranged with substantially regularity based on the arrangement state of the fine particles constituting the first insulating layer. The manufacturing method of the non-volatile semiconductor memory of description.
(A)支持体上に形成された制御電極、
(B)制御電極及び支持体上に形成された第2絶縁層、
(C)第2絶縁層上に形成された浮遊ゲート電極、
(D)浮遊ゲート電極上に形成された第1絶縁層、
(E)第1絶縁層上に形成されたソース/ドレイン電極、並びに、
(F)ソース/ドレイン電極とソース/ドレイン電極との間に位置する第1絶縁層の部分の上に、制御電極と対向して形成されたチャネル形成領域、
を備えた不揮発性半導体メモリの製造方法であって、
第2絶縁層上に、導体又は半導体から成る浮遊ゲート電極構成微粒子と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜とから構成された浮遊ゲート電極を形成する工程を含むことを特徴とする不揮発性半導体メモリの製造方法。
(A) a control electrode formed on a support;
(B) a second insulating layer formed on the control electrode and the support,
(C) a floating gate electrode formed on the second insulating layer;
(D) a first insulating layer formed on the floating gate electrode;
(E) source / drain electrodes formed on the first insulating layer, and
(F) a channel formation region formed on the portion of the first insulating layer located between the source / drain electrode and the source / drain electrode, facing the control electrode;
A method for manufacturing a nonvolatile semiconductor memory comprising:
Forming a floating gate electrode composed of a floating gate electrode constituent fine particle made of a conductor or a semiconductor and a protective film made of an insulating material covering the floating gate electrode constituent fine particle on the second insulating layer; A method for manufacturing a nonvolatile semiconductor memory.
支持体上に制御電極を形成した後、制御電極及び支持体上に、絶縁材料から成る第2絶縁層構成微粒子が略規則性をもって配列された第2絶縁層を形成する工程を含み、
浮遊ゲート電極の形成工程にあっては、第2絶縁層構成微粒子の配列状態に基づき、浮遊ゲート電極を構成する浮遊ゲート電極構成微粒子を略規則性をもって配列させることを特徴とする請求項17に記載の不揮発性半導体メモリの製造方法。
Forming a control electrode on the support, and then forming a second insulating layer on the control electrode and the support, in which second insulating layer-constituting particles made of an insulating material are arranged with substantially regularity,
The floating gate electrode forming step includes arranging the floating gate electrode constituting particles constituting the floating gate electrode with substantially regularity based on the arrangement state of the second insulating layer constituting particles. The manufacturing method of the non-volatile semiconductor memory of description.
JP2005294633A 2005-10-07 2005-10-07 Nonvolatile semiconductor memory and manufacturing method thereof Expired - Fee Related JP4876520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005294633A JP4876520B2 (en) 2005-10-07 2005-10-07 Nonvolatile semiconductor memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294633A JP4876520B2 (en) 2005-10-07 2005-10-07 Nonvolatile semiconductor memory and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2007103828A true JP2007103828A (en) 2007-04-19
JP2007103828A5 JP2007103828A5 (en) 2008-11-13
JP4876520B2 JP4876520B2 (en) 2012-02-15

Family

ID=38030445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294633A Expired - Fee Related JP4876520B2 (en) 2005-10-07 2005-10-07 Nonvolatile semiconductor memory and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4876520B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147299A (en) * 2007-10-03 2009-07-02 Applied Materials Inc Plasma surface treatment for silicon and metal nanocrystal nucleation
JP2010087519A (en) * 2008-10-02 2010-04-15 Samsung Electronics Co Ltd Semiconductor element, and method of fabricating and operating the same
CN101714576A (en) * 2007-10-18 2010-05-26 三星电子株式会社 Semiconductor devices and methods of manufacturing and operating same
WO2012008555A1 (en) * 2010-07-14 2012-01-19 Sharp Kabushiki Kaisha Colloidal-processed silicon particle devices and methods for forming colloidal-processed silicon particle devices
CN102496631A (en) * 2011-11-25 2012-06-13 中山大学 ZnO-based full transparent non-volatile memory with back electrode structure and preparation method thereof
CN106328535A (en) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 Fin field effect transistor and forming method thereof
JP2017191942A (en) * 2013-10-04 2017-10-19 旭化成株式会社 Semiconductor element and method of manufacturing the same
WO2018038098A1 (en) * 2016-08-22 2018-03-01 国立研究開発法人科学技術振興機構 Memory device
CN112582541A (en) * 2020-12-06 2021-03-30 南开大学 Vertical monomolecular film field effect transistor based on two-dimensional laminated heterostructure and preparation method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055969A (en) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi Nonvolatile semiconductor storage element and manufacturing method
JP2004088090A (en) * 2002-07-02 2004-03-18 Sony Corp Semiconductor device and its manufacturing method
JP2004119615A (en) * 2002-09-25 2004-04-15 Sharp Corp Memory film texture, memory element and its manufacturing method, semiconductor integrated circuit and portable electronic equipment using the same
JP2004281498A (en) * 2003-03-13 2004-10-07 Sharp Corp Memory function body, fine particle forming method, memory element, semiconductor device, and electronic apparatus
WO2005036599A2 (en) * 2003-10-06 2005-04-21 Massachusetts Institute Of Technology Non-volatile memory device
JP2005228804A (en) * 2004-02-10 2005-08-25 Sharp Corp Method for manufacturing memory device and device for manufacturing the same therefor
JP2006108354A (en) * 2004-10-05 2006-04-20 Sony Corp Field effect transistor and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088090A (en) * 2002-07-02 2004-03-18 Sony Corp Semiconductor device and its manufacturing method
JP2004055969A (en) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi Nonvolatile semiconductor storage element and manufacturing method
JP2004119615A (en) * 2002-09-25 2004-04-15 Sharp Corp Memory film texture, memory element and its manufacturing method, semiconductor integrated circuit and portable electronic equipment using the same
JP2004281498A (en) * 2003-03-13 2004-10-07 Sharp Corp Memory function body, fine particle forming method, memory element, semiconductor device, and electronic apparatus
WO2005036599A2 (en) * 2003-10-06 2005-04-21 Massachusetts Institute Of Technology Non-volatile memory device
JP2005228804A (en) * 2004-02-10 2005-08-25 Sharp Corp Method for manufacturing memory device and device for manufacturing the same therefor
JP2006108354A (en) * 2004-10-05 2006-04-20 Sony Corp Field effect transistor and its manufacturing method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147299A (en) * 2007-10-03 2009-07-02 Applied Materials Inc Plasma surface treatment for silicon and metal nanocrystal nucleation
CN101714576A (en) * 2007-10-18 2010-05-26 三星电子株式会社 Semiconductor devices and methods of manufacturing and operating same
KR101490109B1 (en) 2007-10-18 2015-02-12 삼성전자주식회사 Semiconductor device and methods of manufacturing and operating the same
US8383432B2 (en) 2008-08-07 2013-02-26 Sharp Laboratories Of America, Inc. Colloidal-processed silicon particle device
JP2010087519A (en) * 2008-10-02 2010-04-15 Samsung Electronics Co Ltd Semiconductor element, and method of fabricating and operating the same
WO2012008555A1 (en) * 2010-07-14 2012-01-19 Sharp Kabushiki Kaisha Colloidal-processed silicon particle devices and methods for forming colloidal-processed silicon particle devices
CN102496631B (en) * 2011-11-25 2014-05-21 中山大学 ZnO-based full transparent non-volatile memory with back electrode structure and preparation method thereof
CN102496631A (en) * 2011-11-25 2012-06-13 中山大学 ZnO-based full transparent non-volatile memory with back electrode structure and preparation method thereof
JP2017191942A (en) * 2013-10-04 2017-10-19 旭化成株式会社 Semiconductor element and method of manufacturing the same
US10109429B2 (en) 2013-10-04 2018-10-23 Asahi Kasei Kabushiki Kaisha Solar cell, manufacturing method therefor, semiconductor device, and manufacturing method therefor
US10566144B2 (en) 2013-10-04 2020-02-18 Asahi Kasei Kabushiki Kaisha Solar cell, manufacturing method therefor, semiconductor device, and manufacturing method therefor
CN106328535A (en) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 Fin field effect transistor and forming method thereof
WO2018038098A1 (en) * 2016-08-22 2018-03-01 国立研究開発法人科学技術振興機構 Memory device
CN112582541A (en) * 2020-12-06 2021-03-30 南开大学 Vertical monomolecular film field effect transistor based on two-dimensional laminated heterostructure and preparation method thereof
CN112582541B (en) * 2020-12-06 2022-07-29 南开大学 Vertical monomolecular film field effect transistor based on two-dimensional laminated heterostructure and preparation method thereof

Also Published As

Publication number Publication date
JP4876520B2 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
JP4876520B2 (en) Nonvolatile semiconductor memory and manufacturing method thereof
JP4586334B2 (en) Field effect transistor and manufacturing method thereof
JP5589271B2 (en) Method for forming semiconductor thin film and method for manufacturing electronic device
US7579223B2 (en) Semiconductor apparatus and process for fabricating the same
TWI362720B (en) Planar polymer memory device
KR101390011B1 (en) Organic memory devices and preparation method thereof
US20110114914A1 (en) Field effect transistor and circuit device
KR20060070716A (en) Organic memory device and method for fabricating the same
US20050006643A1 (en) Memory device and methods of using and making the device
CN107994022B (en) Floating gate transistor memory and preparation method thereof
JP2008515654A (en) Fully integrated organic layer process for manufacturing plastic electronic components based on conducting polymers and semiconductor nanowires
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
US20140042494A1 (en) Metal nanoparticle monolayer
Rehman et al. 2D nanocomposite of hexagonal boron nitride nanoflakes and molybdenum disulfide quantum dots applied as the functional layer of all-printed flexible memory device
JP4940618B2 (en) Semiconductor device
JP4834992B2 (en) Manufacturing method of semiconductor device
JP2008091930A (en) Organic memory device and method of forming the same
JP2008530779A (en) Nonvolatile polymer bistable memory element
TW201532202A (en) Non-volatile memory device including nano floating gate and method for fabricating the same
JP4696520B2 (en) Field effect transistor and manufacturing method thereof
Saranti et al. Charge-trap-non-volatile memory and focus on flexible flash memory devices
JP2006108400A (en) Semiconductor device
JP4639703B2 (en) Electronic device manufacturing method and semiconductor device manufacturing method
WO2019168124A1 (en) Unimolecular transistor
JP2007335827A (en) Fine particles layer structure and forming method of same, semiconductor device, and separation region

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees