JP2007103126A - El display device, method of manufacturing el display device and electronic apparatus - Google Patents
El display device, method of manufacturing el display device and electronic apparatus Download PDFInfo
- Publication number
- JP2007103126A JP2007103126A JP2005290160A JP2005290160A JP2007103126A JP 2007103126 A JP2007103126 A JP 2007103126A JP 2005290160 A JP2005290160 A JP 2005290160A JP 2005290160 A JP2005290160 A JP 2005290160A JP 2007103126 A JP2007103126 A JP 2007103126A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- source
- display device
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005192 partition Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 230000031700 light absorption Effects 0.000 claims 1
- 239000000049 pigment Substances 0.000 claims 1
- 238000000638 solvent extraction Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 5
- 239000010408 film Substances 0.000 description 151
- 238000005401 electroluminescence Methods 0.000 description 81
- 239000004065 semiconductor Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000004925 Acrylic resin Substances 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000009719 polyimide resin Substances 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyparaphenylene vinylene Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、エレクトロルミネッセンス(EL)素子を含んで構成される画素部を備えるEL表示装置及び電子機器に関する。 The present invention relates to an EL display device and an electronic device including a pixel portion including an electroluminescence (EL) element.
有機EL素子を用いて画素回路が構成される有機EL表示装置が知られている(例えば、特許文献1を参照)。この有機EL表示装置は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を備えており、かつ、ポリシリコンTFT(薄膜トランジスタ)を用いて周辺駆動回路を構成することにより更なる小型化、軽量化を実現できるため注目されている。 An organic EL display device in which a pixel circuit is configured using an organic EL element is known (see, for example, Patent Document 1). This organic EL display device has excellent features such as self-emission, high brightness, high viewing angle, thinness, high-speed response, and low power consumption, and a peripheral drive circuit is formed using polysilicon TFTs (thin film transistors). This has attracted attention because it can achieve further miniaturization and weight reduction.
上記のような有機EL表示装置の低コスト化を実現するために、トランジスタとしてnチャネル又はpチャネルのいずれか一方の伝導型のものだけを用いて各画素回路を構成する手法が検討されている。この際、一方の伝導型のトランジスタのみを用いた構成を採用することによるコスト削減の効果をより多く享受するためには、このような構成を採ることに起因する有機EL表示装置の構造の変更(設計変更)や製造プロセスの変更を最小限に抑える必要がある。また、かかる課題は有機EL表示装置に限らず、無機EL表示装置にも共通するものである。 In order to reduce the cost of the organic EL display device as described above, a method of configuring each pixel circuit using only one of n-channel and p-channel transistors as a transistor has been studied. . At this time, in order to enjoy more cost reduction effects by adopting the configuration using only one of the conduction type transistors, the structure of the organic EL display device is changed due to adopting such a configuration. (Design changes) and manufacturing process changes need to be minimized. Such a problem is not limited to the organic EL display device but is common to the inorganic EL display device.
そこで、本発明は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能なEL表示装置を提供することを目的とする。
また、本発明の他の目的は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能なEL表示装置の製造方法を提供することを目的とする。
Therefore, an object of the present invention is to provide an EL display device capable of minimizing structural changes caused by adopting a configuration using only one conduction type transistor.
Another object of the present invention is to provide a method for manufacturing an EL display device capable of minimizing a change in the manufacturing process caused by adopting a configuration using only one conduction type transistor. For the purpose.
ここで、本明細書における語句「ソース・ドレイン」について説明する。一般に、トランジスタにはゲート、ソース、ドレインの3端子が含まれるが、これらのうち、ソース及びドレインの各端子については、これらの端子に加わる電位の相対的な関係とトランジスタの伝導型(nチャネル又はpチャネル)によって決定されるものであり、一義的には決まらない。例えば、pチャネル型トランジスタの場合、電位の低い端子が「ドレイン」、電位の高い端子が「ソース」となり、nチャネル型トランジスタの場合、電位の高い端子が「ドレイン」、電位の低い端子が「ソース」となる。したがって、本願発明においては、ソース又はドレインのいずれかとして機能すべき端子を「ソース・ドレイン」と総称する。これを前提とし、以下に本願発明を説明する。 Here, the phrase “source / drain” in this specification will be described. Generally, a transistor includes three terminals of a gate, a source, and a drain. Among these, for each of the source and drain terminals, the relative relationship between potentials applied to these terminals and the conductivity type of the transistor (n-channel). Or p channel), and is not uniquely determined. For example, in the case of a p-channel transistor, a terminal having a low potential is “drain” and a terminal having a high potential is “source”, and in the case of an n-channel transistor, a terminal having a high potential is “drain” and a terminal having a low potential is “ "Source". Accordingly, in the present invention, terminals that function as either a source or a drain are collectively referred to as “source / drain”. Based on this premise, the present invention will be described below.
第1の本発明は、複数の画素部を備えるEL表示装置であって、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第1の伝導型の第1トランジスタと、上記第1トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第1の伝導型の第2トランジスタと、電源線と上記第2トランジスタの他方のソース・ドレインとの間に接続されるEL素子(例えば、有機EL素子)と、を含んで構成される。そして、各画素部は、基板上に、上記第1トランジスタ、上記第2トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層と、上記EL素子を含むEL素子層と、を積層して構成される。上記EL素子層は、上記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた上記陽極上に設けられるEL層と、上記隔壁上に設けられ、上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、上記セパレータによって区分けされた領域内に設けられて上記EL層及び上記隔壁を覆い、かつ一部が上記隔壁を貫通して上記第2トランジスタの他方のソース・ドレインと接続される陰極と、を備える。 The first aspect of the present invention is an EL display device including a plurality of pixel portions, wherein each of the pixel portions has a gate connected to a selection line and one source / drain connected to a data line. A first conductivity type transistor; a first conductivity type second transistor having a gate connected to the other source / drain of the first transistor and a source / drain connected to the cathode line; And an EL element (for example, an organic EL element) connected between the other source / drain of the second transistor. Each pixel portion includes, on a substrate, a thin film circuit layer including the first transistor, the second transistor, the selection line, the power supply line, and the cathode line, and an EL element layer including the EL element. It is constructed by stacking. The EL element layer includes an anode connected to the power supply line, a partition wall surrounding the anode, an EL layer provided on the anode surrounded by the partition wall, and provided on the partition wall. A reverse-tapered separator that is divided at each time, and provided in a region divided by the separator so as to cover the EL layer and the partition, and partly penetrates the partition and the other of the second transistor. And a cathode connected to the source / drain.
一方の伝導型(例えばnチャネル型)のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からEL素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、EL素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを設ける構造を採用することにより、当該セパレータの上側から導電膜を成膜することで各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本願発明の構成によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能となる。 When adopting a configuration using only one conduction type (for example, n-channel type) transistor, it is possible to take a current path from the power supply side to the EL element and the source / drain of the transistor as in the present invention. desirable. However, in this case, the anode and cathode of the EL element need to be separated for each pixel portion and made independent. At this time, by adopting a structure in which reverse-tapered separators that divide each pixel portion are employed as described above, an independent cathode can be easily formed for each pixel portion by forming a conductive film from above the separator. Can be formed. Therefore, according to the configuration of the present invention, it is possible to minimize the change in the structure caused by adopting the configuration using only one conduction type transistor.
好ましくは、上記セパレータは、光吸収色素が添加されたネガ型の感光性樹脂からなる。 Preferably, the separator is made of a negative photosensitive resin to which a light absorbing dye is added.
これにより、逆テーパー状のセパレータを容易に形成することができる。 Thereby, a reverse taper-shaped separator can be formed easily.
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第1の伝導型の第3トランジスタを更に含み、上記薄膜回路層は、上記第3トランジスタを更に含んで構成される。 Preferably, each of the pixel portions has a first conductivity type in which a gate is connected to a reset line, one source / drain is connected to one terminal of a holding capacitor, and the other source / drain is connected to a cathode line. The thin film circuit layer further includes the third transistor.
第2の本発明は、複数の画素部を備え、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第1の伝導型の第1トランジスタと、上記第1トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第1の伝導型の第2トランジスタと、電源線と上記第2トランジスタの他方のソース・ドレインとの間に接続されるEL素子(例えば有機EL素子)と、を含んで構成されるEL表示装置の製造方法であって、基板上に、上記第1トランジスタ、上記第2トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、上記薄膜回路層の上側に、上記EL素子を含むEL素子層を形成するEL素子層形成工程と、を含む。そして、上記EL素子層形成工程は、上記電源線と接続される陽極を形成する第1工程と、上記陽極を囲む隔壁を上記薄膜回路層の上側に形成する第2工程と、上記隔壁を貫通して上記第2トランジスタの他方のソース・ドレインを露出させる開口を形成する第3工程と、上記隔壁上に上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第4工程と、上記隔壁に囲まれた上記陽極上にEL層を形成する第5工程と、上記隔壁の上側から導電性材料を堆積させることにより、上記セパレータによって区分けされた領域内に設けられて上記EL層及び上記隔壁を覆い、かつ一部が上記開口を介して上記第2トランジスタの他方のソース・ドレインと接続される陰極を形成する第6工程と、を含む。 According to a second aspect of the present invention, the first conduction type first transistor includes a plurality of pixel portions, each of which has a gate connected to the selection line and one source / drain connected to the data line. A first conduction type second transistor having a gate connected to the other source / drain of the first transistor and one source / drain connected to a cathode line; a power supply line; the other of the second transistor EL element (for example, organic EL element) connected between the source and drain of the EL display device, wherein the first transistor and the second transistor are formed on a substrate. A thin film circuit layer forming step of forming a thin film circuit layer including the selection line, the power supply line, and the cathode line, and forming an EL element layer including the EL element on the thin film circuit layer. L includes a device layer forming step. The EL element layer forming step includes a first step of forming an anode connected to the power supply line, a second step of forming a partition surrounding the anode on the upper side of the thin film circuit layer, and penetrating the partition. A third step of forming an opening exposing the other source / drain of the second transistor, and a fourth step of forming a reverse-tapered separator for each of the pixel portions on the partition. A fifth step of forming an EL layer on the anode surrounded by the partition; and depositing a conductive material from the upper side of the partition to provide the EL layer in the region partitioned by the separator; And a sixth step of forming a cathode that covers the partition and a part of which is connected to the other source / drain of the second transistor through the opening.
一方の伝導型(例えばnチャネル型)のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からEL素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、EL素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを形成し、その上側から導電性材料を堆積させることにより、各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本発明の方法によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能となる。 When adopting a configuration using only one conduction type (for example, n-channel type) transistor, it is possible to take a current path from the power supply side to the EL element and the source / drain of the transistor as in the present invention. desirable. However, in this case, the anode and cathode of the EL element need to be separated for each pixel portion and made independent. At this time, it is possible to easily form an independent cathode for each pixel portion by forming a reverse-tapered separator that separates each pixel portion as described above and depositing a conductive material from the upper side. It becomes. Therefore, according to the method of the present invention, it is possible to minimize the change in the manufacturing process due to the adoption of the configuration using only one conduction type transistor.
好ましくは、上記第4工程は、上記隔壁上に光吸収色素が添加されたネガ型の感光性樹脂を塗布し、当該感光性樹脂に対して露光及び現像を行うことにより上記セパレータを形成する。 Preferably, in the fourth step, the separator is formed by applying a negative photosensitive resin to which a light-absorbing dye is added on the partition, and exposing and developing the photosensitive resin.
かかる方法によれば、逆テーパー型のセパレータを容易に形成し得る。 According to this method, a reverse taper type separator can be easily formed.
好ましくは、上記第6工程は、物理気相堆積法によって上記導電性材料を堆積させる。 Preferably, in the sixth step, the conductive material is deposited by physical vapor deposition.
これにより、隔壁の上側から導電性材料を堆積させる工程を容易に実現できる。 Thereby, the process of depositing a conductive material from the upper side of the partition can be easily realized.
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第1の伝導型の第3トランジスタを更に含み、上記薄膜回路層形成工程において形成される上記薄膜回路層は上記第3トランジスタを更に含む。 Preferably, each of the pixel portions has a first conductivity type in which a gate is connected to a reset line, one source / drain is connected to one terminal of a holding capacitor, and the other source / drain is connected to a cathode line. And the thin film circuit layer formed in the thin film circuit layer forming step further includes the third transistor.
第3の本発明は、上述したEL装置を表示部として備える電子機器である。ここで、「電子機器」は、EL装置を表示部としてを備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。 A third aspect of the present invention is an electronic apparatus including the above-described EL device as a display unit. Here, the “electronic device” includes any device including an EL device as a display unit, and includes a display device, a television device, an electronic paper, a clock, a calculator, a mobile phone, a portable information terminal, and the like.
以下、本発明の実施の形態について説明する。以下では、本発明にかかるEL表示装置の一例として、有機EL表示装置について説明する。 Embodiments of the present invention will be described below. Hereinafter, an organic EL display device will be described as an example of the EL display device according to the present invention.
図1は、一実施形態の有機EL表示装置の構成例を説明するブロック図である。図1に示す有機EL表示装置100は、複数の画素部102をマトリクス状に配列してなる表示エリア101と、その周囲に配置される各ドライバ回路103〜106と、を含んで構成されている。ドライバ回路103は各選択線107に選択信号YSELを供給する。ドライバ回路104は各リセット線108にリセット信号YERSを供給する。ドライバ回路105は各データ線109にデータ信号VDATを供給する。ドライバ回路106は各電源線110に駆動電圧VOELを供給する。
FIG. 1 is a block diagram illustrating a configuration example of an organic EL display device according to an embodiment. An organic
図2は、各画素部102を構成する画素回路について説明する回路図である。図2に示す画素回路は、第1トランジスタ10、第2トランジスタ11、第3トランジスタ12、保持キャパシタ13、有機EL素子14を含んで構成されている。各トランジスタ10〜12の伝導型はすべてnチャネル型である。
FIG. 2 is a circuit diagram for explaining a pixel circuit constituting each
第1トランジスタ10は、外部から与えられる選択信号(走査信号)YSELを伝達する選択線107にゲートが接続されている。また、第1トランジスタ10は、外部から与えられるデータ信号VDATを伝達するデータ線109に一方のソース・ドレインが接続されている。選択信号YSELが所定電位となると第1トランジスタ10がオン状態となり、データ線109を介して伝達されるデータ信号VDATに応じた電荷が保持キャパシタ13に蓄えられる。
The gate of the
第2トランジスタ11は、第1トランジスタ10の他方のソース・ドレインにゲートが接続され、カソード線111に一方のソース・ドレインが接続されている。ここで、本実施形態におけるカソード線111は、例えば図示しない接地端子(GND)に接続されている。保持キャパシタ13に蓄えられた電荷量に応じた電圧が第2トランジスタ11のゲートに印加されると、当該ゲート電圧に応じた駆動電圧VOELが有機EL素子14に供給される。
The
保持キャパシタ13は、第1トランジスタ10の他方のソース・ドレインとカソード線111との間に接続されている。この保持キャパシタ13は、第1トランジスタ10がオン状態となった際に、データ線109により伝達されるデータ信号VDATに応じた電位を保持するためのものである。
The holding
有機EL素子14は、電源線110と第2トランジスタ11の他方のソース・ドレインとの間に接続されている。本実施形態では、nチャネル型である第2トランジスタ11の特性を考慮し、電源供給側である電源線110から順に有機EL素子14、第2トランジスタ11という電流経路が構成されている。より具体的には、有機EL素子14の陽極側が電源線110と接続され、有機EL素子14の陰極側が第2トランジスタ11と接続されている。
The
第3トランジスタ12は、リセット線108にゲートが接続され、一方のソース・ドレインが保持キャパシタ13の一方端子に接続され、他方のソース・ドレインがカソード線111に接続されている。リセット線108により伝達されるリセット信号YERSが所定電位となると、第3トランジスタ12がオン状態となり、保持キャパシタ13に蓄積された電荷がディスチャージされる。
The
図3は、本実施形態の有機EL表示装置100の構造を説明する部分断面図である。図3では、1つの画素部102についての断面図が示されている。本実施形態の有機EL表示装置100は、ガラスやプラスチック等からなる基板20上に、第1トランジスタ10、第2トランジスタ11、第3トランジスタ12、保持キャパシタ13、選択線107、電源線110及びカソード線111を含む薄膜回路層21と、有機EL素子14を含む有機EL素子層22と、を積層して構成されている。
FIG. 3 is a partial cross-sectional view illustrating the structure of the organic
薄膜回路層21は、絶縁膜31、32、34、37、配線膜35、36、50、52、53、半導体膜51、を含んで構成されている。
The thin
絶縁膜31は、下地絶縁膜として基板20上に形成され、当該基板20からの不純物拡散を抑制する機能を担う。この絶縁膜31は、例えばSiO2膜、SiN膜などの無機物薄膜からなる。
The insulating
半導体膜51は、絶縁膜31上に形成され、所定形状(例えば矩形状)に整形された多結晶シリコン等からなる薄膜であり、薄膜トランジスタ33の構成要素として機能する。半導体膜51の両側には不純物元素が高濃度に注入された高導電性領域(n+領域)54が形成されている。薄膜トランジスタ33は、上述した第2トランジスタ11として機能するものである。なお、第1トランジスタ10、第3トランジスタ12及び保持キャパシタ13については図示が省略されているが、例えば本図面の紙面に対して手前側又は奥側に形成される。
The
絶縁膜32は、薄膜トランジスタ33のゲート絶縁膜として機能するものであり、配線膜50を覆うようにして絶縁膜31の上側に形成されている。この絶縁膜32は、例えばSiO2膜、SiN膜などの無機物薄膜からなる。
The insulating
配線膜50は、薄膜トランジスタ33のゲートとして機能するものであり、絶縁膜32の上側に形成されている。この配線膜50は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
The
配線膜35は、上述したカソード線111として機能するものであり、絶縁膜32の上側に形成されている。この配線膜35は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
The
絶縁膜34は、絶縁膜32の上側に設けられて薄膜トランジスタ33や各配線35、50などの上側を平坦にし、有機EL素子層22の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜34は例えば2μm〜5μm程度の厚さに形成される。この絶縁膜34としては、SOG(spin on glass)膜やPSG(phospho silicate glass)膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
The insulating
配線膜36は、上述した電源線110として機能するものであり、絶縁膜34の上側に形成されている。この配線膜36は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
The
配線膜52は、絶縁膜34の上側に配置されるとともに、絶縁膜34を貫通して半導体膜51の一方の高導電性領域54と接続されており、薄膜トランジスタ33(すなわち第2トランジスタ11)の一方のソース・ドレインとして機能する。この配線膜52は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
The
配線膜53は、絶縁膜34の上側に配置されるとともに、絶縁膜34を貫通して半導体膜51の他方の高導電性領域54と接続されており、薄膜トランジスタ33(すなわち第2トランジスタ11)の他方のソース・ドレインとして機能する。また、配線膜53は、絶縁膜34の他の箇所においても貫通し、カソード線111として機能する配線膜35と接続されている。この配線膜53は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
The
絶縁膜37は、絶縁膜34の上側に設けられて各配線36、52、53などの上側を平坦にし、有機EL素子層22の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜37は例えば2μm程度の厚さに形成される。この絶縁膜37としては、SOG(spin on glass)膜やPSG(phospho silicate glass)膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
The insulating
有機EL素子層22は、薄膜回路層21の上側に積層して設けられており、絶縁膜38、隔壁39、陽極40、配線膜41、EL層42、セパレータ43、を含んで構成されている。
The organic
絶縁膜38は、絶縁膜37の上側に設けられて、各配線36、52、53などとその上側の構成要素との相互間を電気的に絶縁する。この絶縁膜38としてもSOG膜やPSG膜などの無機膜、あるいはポリイミド樹脂膜やアクリル樹脂膜などの有機膜が用いられる。またこの絶縁膜38は、陽極40を露出させる開口を有する。
The insulating
陽極40は、絶縁膜37の上側に形成されているとともに、一部が当該絶縁膜37を貫通して設けられ、電源線110として機能する配線膜36と接続されている。この陽極40は、例えばインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の透光性の導電物からなる。
The
隔壁39は、陽極40の周囲を囲むように形成されている。この隔壁39は、上記のEL層42をインクジェット法(液滴吐出法)によって形成する際に、滴下される液状組成物があふれない程度の高さを有する。隔壁39を構成する材料としては、絶縁性を有するものであれは如何なるものも採用し得るが、アクリル樹脂やポリイミド樹脂など、耐熱性および耐溶媒性を備える樹脂が好適に用いられる。
The
EL層42は、隔壁39に囲まれた陽極40上に設けられる。EL層42は一般に積層構造を有する。代表的なものとしては「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。更に、正孔輸送層と電極との間に正孔注入層が設けられたり、電子輸送層の電極との間に電子注入層が設けられたりする場合もある。
The
セパレータ43は、隔壁39の上側に設けられ、画素部のそれぞれ毎に区分けする。このセパレータ43は、図示のように隔壁39に接する側の面(底面)に近いほど径が小さくなる断面形状、すなわち逆テーパー状に形成されている。このようなセパレータ43は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。逆テーパー状のセパレータ43の形成方法の詳細については後述する。
The
陰極44は、セパレータ43によって区分けされた領域(画素領域)内に設けられてEL層42及び隔壁39を覆うように形成されている。また、陰極44はその一部が隔壁39を貫通し、配線膜41を介して薄膜トランジスタ33(すなわち第2トランジスタ11)の他方のソース・ドレインとして機能する配線膜52と接続されている。この陰極44は、例えばアルミニウム等の導電物からなる。
The
本実施形態の有機EL表示装置100は以上のような構成を備えており、次に当該有機EL表示装置100の製造方法について説明する。
The organic
図4〜図6は、一実施形態の有機EL表示装置100の製造方法を説明する工程断面図である。以下に説明する製造方法は、大きく分けて、基板20上に薄膜回路層21を形成する薄膜回路層形成工程(図4(A)〜図5(B))と、薄膜回路層21の上側に有機EL素子層22を形成する有機EL素子層形成工程(図5(C)〜図6(C))と、を含んでいる。
4-6 is process sectional drawing explaining the manufacturing method of the organic
(薄膜回路層形成工程)
まず、基板20の一方面上に、スパッタリング法等によってSiO2膜等からなる絶縁膜31を形成し、その後当該絶縁膜31上に島状の半導体膜51を形成する(図4(A))。半導体膜51は、例えば、プラズマCVD法等によって形成したアモルファスシリコン膜をレーザー結晶化法によって多結晶化し、フォトリソグラフィとエッチングにより島状にパターニングすることにより得られる。なお、図示しないが、第1トランジスタ10等を構成すべき半導体膜についても同様に形成される(以下同様)。
(Thin film circuit layer forming process)
First, an insulating
次に、半導体膜51上に、チャネル形成領域を形成すべき領域を覆うマスク60を形成し、当該マスク60を介して上側からイオン打ち込みを行い、不純物元素が高濃度に注入された高導電性領域(n+領域)54を形成する(図4(B))。マスク60は、例えば感光性のポリイミド膜などを用いて形成される。マスク60については、イオン打ち込みがなされた後には除去される。
Next, a
次に、基板20上に半導体膜51を覆う絶縁膜32(ゲート絶縁膜)を形成し、当該絶縁膜32の上面の所定位置に配線膜35及び配線膜50を形成する(図4(C))。絶縁膜32としては、例えばTEOS(テトラエトキシシラン)を原料ガスとして用いたプラズマCVD法によってSiO2膜が形成される。また、各配線膜35、50は、例えば絶縁膜32の上面全体にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
Next, an insulating film 32 (gate insulating film) covering the
次に、半導体膜51に対して、ゲート電極として機能する配線膜50を介してイオン打ち込みを行うことにより、高導電性領域54に隣接し、不純物元素が低濃度に注入された導電性領域(n-領域)55を形成する(図4(D))。
Next, ion implantation is performed on the
次に、絶縁膜32の上側に絶縁膜34を形成し、当該絶縁膜34に、半導体膜51の高導電性領域54を露出させる開口61及び配線膜35を露出させる開口62をそれぞれ形成する(図4(E))。絶縁膜34としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口61、62については、フォトリソグラフィとエッチングにより形成される。
Next, an insulating
次に、各配線膜36、52、53を形成する(図5(A))。具体的には、各配線膜36、52、53は、例えば絶縁膜34の上面全体及び各開口61、62内にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
Next, each
次に、絶縁膜34の上側に各配線膜36、52、53を覆う絶縁膜37を形成し、当該絶縁膜37に、配線膜36を露出させる開口64及び配線膜52を露出させる開口63をそれぞれ形成する(図5(B))。絶縁膜37としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口63、64については、フォトリソグラフィとエッチングにより形成される。
Next, an insulating
(有機EL素子層形成工程)
次に、絶縁膜37の上側に、陽極40及び配線膜41を形成する(図5(C))。具体的には、陽極40及び配線膜41は、例えば絶縁膜37の上面全体及び各開口63、64内にITO等の透明な導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。図示のように、陽極40は、開口64を介して電源線110として機能する配線膜36と接続される。
(Organic EL element layer forming step)
Next, the
次に、絶縁膜37の上側に陽極40及び配線膜41を覆う絶縁膜38を形成し、当該絶縁膜38に、陽極40を露出させる開口66及び配線膜41を露出させる開口65をそれぞれ形成する(図5(D))。絶縁膜38としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口65、66については、フォトリソグラフィとエッチングにより形成される。
Next, an insulating
次に、絶縁膜38の上側(すなわち薄膜回路層21の上側)に陽極40を囲む隔壁39を形成する(図6(A))。隔壁39は、例えばアクリル樹脂やポリイミド樹脂などを成膜し、その後フォトリソグラフィとエッチングにより、隔壁39を貫通して陽極40を露出させる開口68及び配線膜41(第2トランジスタ11の他方のソース・ドレインとして機能する配線膜)を露出させる開口67を形成することにより得られる。
Next, a
次に、隔壁39上に、画素部102をそれぞれ毎に区分けする逆テーパー状のセパレータ43を形成する(図6(B))。このようなセパレータ43は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。これらはネガ型の感光性樹脂に露光光を吸収する色素を添加したものであり、露光した際に感光性樹脂の内部で下側(基板20側)ほど照射される露光光の強度が低下するため、この強度差によって現像液への溶解速度に差が生じ、逆テーパー形状が得られる。
Next, reverse-tapered
次に、隔壁39に囲まれた陽極40上にEL層42を形成し、更に陰極44を形成する(図6(C))。EL層42は、例えばPPV(ポリパラフェニレンビニレン)やAlq3(アルミキノリノール錯体)等の発光材料を用い、当該発光材料を含有する液体を液滴吐出装置によって隔壁39内に滴下することによって形成される。また、正孔輸送層や電子輸送層などについても適宜形成される(図示省略)。また、陰極44については、例えば、隔壁39の上側からスパッタリング法や蒸着法などの物理気相堆積法によってアルミニウム等の導電性材料を堆積させることにより形成される。これにより、セパレータ43によって区分けされた領域内に設けられてEL層42及び隔壁39を覆い、かつ一部が開口67を介して配線膜41(第2トランジスタ11の他方のソース・ドレインとして機能する配線膜)と接続される陰極44が得られる。テーパー形状に形成されたセパレータ43により、陰極44をスパッタリング法等により形成するときに、陰極44としてのアルミニウム等の導電性材料が隔壁39に回り込むことを抑制できることから、フォトリソグラフィ法等を用いずに陰極44を分離することができる。ここで、逆テーパー形状とは、セパレータ43の上面の面積が、隔壁39と接触している下面の面積よりも大きい逆台形の形状のことをいう。セパレータ43の上面とセパレータ43の壁部とで形成される角度(以下「テーパ角度」という。)は、20°以上90°以下であることが好ましい。次に好ましいのは、30°以上75°以下であり、更に好ましいのは50°以上60°以下である。テーパ角度が大きすぎると、導電性材料が隔壁39に回り込み、陰極44を分離することができず、一方、テーパ角度が小さすぎると、セパレータ43の下面が小さくなり、その結果、セパレータ43が不安定になってしまうからである。
Next, an
以上の工程を経て、本実施形態にかかる有機EL表示装置100が完成する。
Through the above steps, the organic
図7は、上述した有機EL表示装置を表示部として備える電子機器の具体例を示す斜視図である。図7(A)は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1000は、本実施形態にかかる有機EL表示装置100を用いて構成された表示部1001を備えている。図7(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本実施形態にかかる有機EL表示装置100を用いて構成された表示部1101を備えている。図7(C)は、電子機器の一例である携帯型情報処理装置1200を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、及び本実施形態にかかる有機EL表示装置100を用いて構成された表示部1203を備えている。
FIG. 7 is a perspective view illustrating a specific example of an electronic apparatus including the above-described organic EL display device as a display unit. FIG. 7A is a perspective view illustrating a mobile phone which is an example of an electronic apparatus. The
以上のように本実施形態によれば、逆テーパー状のセパレータを活用することにより、一方の伝導型のトランジスタのみを用いて有機EL表示装置を構成することに起因する構造の変更点を最小限に抑えるとともに、製造プロセスの変更を最小限に抑えることが可能となる。 As described above, according to the present embodiment, by utilizing an inversely tapered separator, the structural change caused by configuring an organic EL display device using only one conduction type transistor is minimized. It is possible to minimize changes in the manufacturing process.
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では有機EL表示装置について本発明を適用した一実施形態について説明していたが、本発明は無機EL表示装置についても適用可能である。 In addition, this invention is not limited to the content of embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, in the above-described embodiment, the embodiment in which the present invention is applied to the organic EL display device has been described. However, the present invention can also be applied to an inorganic EL display device.
10〜12…第1〜第3トランジスタ、13…保持キャパシタ、14…有機EL素子、20…基板、21…薄膜回路層、22…EL素子層、31、32、34、37、38…絶縁膜、33…薄膜トランジスタ、35、36、41、50、52、53…配線膜、39…隔壁、40…陽極、42…EL層、43…セパレータ、44…陰極、51…半導体膜、61、62、63、64、65、66、67、68…開口、100…有機EL表示装置、101…表示エリア、102…画素部、103、104、105、106…ドライバ回路、107…選択線、108…リセット線、109…データ線、110…電源線、111…カソード線
DESCRIPTION OF SYMBOLS 10-12 ... 1st-3rd transistor, 13 ... Holding capacitor, 14 ... Organic EL element, 20 ... Substrate, 21 ... Thin film circuit layer, 22 ... EL element layer, 31, 32, 34, 37, 38 ... Insulating
Claims (10)
前記画素部のそれぞれは、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第1の伝導型の第1トランジスタと、前記第1トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第1の伝導型の第2トランジスタと、電源線と前記第2トランジスタの他方のソース・ドレインとの間に接続されるEL素子と、を含み、
かつ、前記画素部のそれぞれは、
基板上に、前記第1トランジスタ、前記第2トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層と、前記EL素子を含むEL素子層と、を積層して構成されており、
前記EL素子層は、前記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた前記陽極上に設けられるEL層と、前記隔壁上に設けられ、前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、前記セパレータによって区分けされた領域内に設けられて前記EL層及び前記隔壁を覆い、かつ一部が前記隔壁を貫通して前記第2トランジスタの他方のソース・ドレインと接続される陰極と、を備える、EL表示装置。 An EL display device including a plurality of pixel units,
Each of the pixel portions includes a first conduction type first transistor having a gate connected to a selection line and one source / drain connected to a data line, and a gate connected to the other source / drain of the first transistor. Are connected, and a first conduction type second transistor having one source / drain connected to the cathode line, and an EL element connected between the power supply line and the other source / drain of the second transistor, Including,
And each of the pixel portions is
A thin film circuit layer including the first transistor, the second transistor, the selection line, the power supply line, and the cathode line, and an EL element layer including the EL element are stacked on the substrate. ,
The EL element layer is provided on an anode connected to the power supply line, a partition surrounding the anode, an EL layer provided on the anode surrounded by the partition, and on the partition. A reverse-tapered separator that is divided at each time, and is provided in a region divided by the separator so as to cover the EL layer and the partition wall, and partly penetrates the partition wall and the other of the second transistor. An EL display device comprising: a cathode connected to a source / drain.
基板上に、前記第1トランジスタ、前記第2トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、
前記薄膜回路層の上側に、前記EL素子を含むEL素子層を形成するEL素子層形成工程と、
を含み、
前記EL素子層形成工程は、
前記電源線と接続される陽極を形成する第1工程と、
前記陽極を囲む隔壁を前記薄膜回路層の上側に形成する第2工程と、
前記隔壁を貫通して前記第2トランジスタの他方のソース・ドレインを露出させる開口を形成する第3工程と、
前記隔壁上に前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第4工程と、
前記隔壁に囲まれた前記陽極上にEL層を形成する第5工程と、
前記隔壁の上側から導電性材料を堆積させることにより、前記セパレータによって区分けされた領域内に設けられて前記EL層及び前記隔壁を覆い、かつ一部が前記開口を介して前記第2トランジスタの他方のソース・ドレインと接続される陰極を形成する第6工程と、
を含む、EL表示装置の製造方法。 A plurality of pixel portions, each of the pixel portions having a first conductive type first transistor having a gate connected to a selection line and one source / drain connected to a data line; A second transistor of the first conductivity type in which a gate is connected to the other source / drain and one source / drain is connected to the cathode line, and between the power source line and the other source / drain of the second transistor. An EL display device configured to include an EL element connected to
Forming a thin film circuit layer on the substrate, the thin film circuit layer including the first transistor, the second transistor, the selection line, the power supply line and the cathode line;
An EL element layer forming step of forming an EL element layer including the EL element on the thin film circuit layer;
Including
The EL element layer forming step includes
A first step of forming an anode connected to the power line;
A second step of forming a partition wall surrounding the anode above the thin film circuit layer;
A third step of forming an opening through the partition wall and exposing the other source / drain of the second transistor;
A fourth step of forming a reverse-tapered separator for each of the pixel portions on the partition;
A fifth step of forming an EL layer on the anode surrounded by the partition;
By depositing a conductive material from the upper side of the partition wall, the conductive material is provided in a region partitioned by the separator to cover the EL layer and the partition wall, and a part of the other of the second transistor through the opening. A sixth step of forming a cathode connected to the source / drain of
A method for manufacturing an EL display device.
An electronic apparatus comprising the EL display device according to claim 1 as a display unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005290160A JP2007103126A (en) | 2005-10-03 | 2005-10-03 | El display device, method of manufacturing el display device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005290160A JP2007103126A (en) | 2005-10-03 | 2005-10-03 | El display device, method of manufacturing el display device and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103126A true JP2007103126A (en) | 2007-04-19 |
Family
ID=38029874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005290160A Withdrawn JP2007103126A (en) | 2005-10-03 | 2005-10-03 | El display device, method of manufacturing el display device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103126A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010140301A1 (en) | 2009-06-04 | 2010-12-09 | パナソニック株式会社 | Organic el display panel and method for manufacturing same |
KR20140137705A (en) * | 2013-05-23 | 2014-12-03 | 삼성디스플레이 주식회사 | Organinc light emitting display device and manufacturing method for the same |
KR20140140419A (en) * | 2013-05-29 | 2014-12-09 | 삼성디스플레이 주식회사 | Organic light emitting display device |
KR101575168B1 (en) | 2008-12-15 | 2015-12-07 | 엘지디스플레이 주식회사 | Top emission type organic electro luminescent device and method of fabricating the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003295792A (en) * | 2002-01-29 | 2003-10-15 | Internatl Business Mach Corp <Ibm> | Organic led device and its manufacturing method |
JP2005203128A (en) * | 2004-01-13 | 2005-07-28 | Seiko Epson Corp | Electro-optical device and electronic equipment |
-
2005
- 2005-10-03 JP JP2005290160A patent/JP2007103126A/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003295792A (en) * | 2002-01-29 | 2003-10-15 | Internatl Business Mach Corp <Ibm> | Organic led device and its manufacturing method |
JP2005203128A (en) * | 2004-01-13 | 2005-07-28 | Seiko Epson Corp | Electro-optical device and electronic equipment |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101575168B1 (en) | 2008-12-15 | 2015-12-07 | 엘지디스플레이 주식회사 | Top emission type organic electro luminescent device and method of fabricating the same |
WO2010140301A1 (en) | 2009-06-04 | 2010-12-09 | パナソニック株式会社 | Organic el display panel and method for manufacturing same |
KR20140137705A (en) * | 2013-05-23 | 2014-12-03 | 삼성디스플레이 주식회사 | Organinc light emitting display device and manufacturing method for the same |
KR102116493B1 (en) * | 2013-05-23 | 2020-06-08 | 삼성디스플레이 주식회사 | Organinc light emitting display device and manufacturing method for the same |
KR20140140419A (en) * | 2013-05-29 | 2014-12-09 | 삼성디스플레이 주식회사 | Organic light emitting display device |
KR102069194B1 (en) * | 2013-05-29 | 2020-01-23 | 삼성디스플레이 주식회사 | Organic light emitting display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231830B (en) | Organic light emitting display device | |
US7208873B2 (en) | Organic electroluminescence display device and method for fabricating the same | |
TW587400B (en) | Luminous device and electronic appliances | |
KR101855406B1 (en) | Organic light emitting display device and method for manufacturing the same | |
TWI463671B (en) | Display device and semiconductor device | |
KR100782461B1 (en) | TFT Panel and Method of fabricating the same and Organic Light Emitting Device with the same | |
US7435633B2 (en) | Electroluminescence device, manufacturing method thereof, and electronic apparatus | |
US20150263135A1 (en) | Thin film transistor and method of fabricating the same | |
US7586124B2 (en) | Organic electroluminescent device and method for manufacturing the same | |
US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
CN107464819B (en) | Light-emitting panel | |
US20060145606A1 (en) | Organic light emitting display device and method of fabricating the same | |
US20060044232A1 (en) | Organic light emitting diode display and manufacturing method thereof | |
US10720484B2 (en) | Pixel structure, method for fabricating the same, and display device | |
KR20030082385A (en) | Semiconductor display device | |
JP2004295135A (en) | Active matrix substrate, electro-optical device, and electronic apparatus | |
KR20070074594A (en) | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes | |
US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
US20100109512A1 (en) | Organic light emitting diode display | |
KR101820166B1 (en) | White organic light emitting diode display device and method of fabricating the same | |
JP2007103126A (en) | El display device, method of manufacturing el display device and electronic apparatus | |
US7808570B2 (en) | Active matrix substrate for display device and its manufacture method | |
KR102329158B1 (en) | Organic light emitting device | |
US9224988B2 (en) | Method for manufacturing display device | |
JP7389219B2 (en) | Array substrate and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101125 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110117 |