JP2007095976A - Semiconductor device reworking method - Google Patents

Semiconductor device reworking method Download PDF

Info

Publication number
JP2007095976A
JP2007095976A JP2005283162A JP2005283162A JP2007095976A JP 2007095976 A JP2007095976 A JP 2007095976A JP 2005283162 A JP2005283162 A JP 2005283162A JP 2005283162 A JP2005283162 A JP 2005283162A JP 2007095976 A JP2007095976 A JP 2007095976A
Authority
JP
Japan
Prior art keywords
semiconductor device
line
connection electrode
solder
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005283162A
Other languages
Japanese (ja)
Inventor
Yoshifumi Oi
良文 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005283162A priority Critical patent/JP2007095976A/en
Publication of JP2007095976A publication Critical patent/JP2007095976A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently rework a memory module in a short period of time without affecting good-quality semiconductor memories. <P>SOLUTION: A heated solder melting line 4 is pressed against a row of solder balls 2b formed to one side of a removing semiconductor memory 2, when reworking the semiconductor memory 2 in the memory module 1. The solder balls 2b are melted and cut by locally heating the solder balls 2b after moving the solder melting line 4 in parallel with a mounting face of a module wiring board 3. The solder melting line 4 is composed of two lines of a high-temperature line and a low-temperature line having a heat-generation temperature lower than that of the high-temperature line. The melt solder balls 2b are made into contact with the low-temperature line after bringing the high-temperature line into contact with the solder balls 2b first. By this, it is possible to prevent the solder balls 2b from being rejoined after melting by the high-temperature line. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置のリワーク技術に関し、特に、メモリモジュールに実装された半導体メモリのリワークに有効な技術に関する。   The present invention relates to a rework technique for a semiconductor device, and more particularly to a technique effective for reworking a semiconductor memory mounted on a memory module.

パーソナルコンピュータやワークステーションなどの拡張メモリに用いられるメモリモジュールでは、該メモリモジュールをパーソナルコンピュータなどに装着して選別を行う、いわゆる実機選別が広く行われている。   In memory modules used for expansion memories such as personal computers and workstations, so-called actual machine selection, in which the memory module is mounted on a personal computer or the like for selection, is widely performed.

一般に、メモリモジュールは、メモリの大容量化に対応するために複数個の半導体メモリがプリント配線基板に搭載されており、たとえば、BGA(Ball Grid Array)などのパッケージが使用されている。   In general, a memory module has a plurality of semiconductor memories mounted on a printed wiring board in order to cope with an increase in the capacity of the memory. For example, a package such as BGA (Ball Grid Array) is used.

近年、半導体メモリの高速化により、実機選別におけるメモリモジュールの不良率が高くなる傾向にある。そこで、メモリモジュールにおいては、実機選別によって不良となった半導体メモリを交換する、いわゆるリワークが不可欠となっている。   In recent years, due to the increase in the speed of semiconductor memories, the failure rate of memory modules in actual machine selection tends to increase. Therefore, in the memory module, so-called rework is indispensable to replace a semiconductor memory that has become defective due to selection of actual devices.

メモリモジュールのリワーク技術としては、たとえば、ホットエア方式、およびヒートツール方式などが知られている。ホットエア方式は、プリント配線基板に実装された半導体メモリのパッケージ側面からホットエアを当てて、はんだを溶融して該パッケージを取り外す方式である。   As a rework technique of the memory module, for example, a hot air method and a heat tool method are known. The hot air system is a system in which hot air is applied from the side of a package of a semiconductor memory mounted on a printed wiring board, and the solder is melted to remove the package.

また、ヒートツール方式は、ヒータなどのヒートツールを半導体メモリのパッケージ上面に密着させ、その熱伝導ではんだを溶融して取り外す方式である。   The heat tool method is a method in which a heat tool such as a heater is brought into close contact with the upper surface of the package of the semiconductor memory, and the solder is melted and removed by the heat conduction.

ところが、上記のようなメモリモジュールにおけるリワーク技術では、次のような問題点があることが本発明者により見い出された。   However, the present inventors have found that the rework technology in the memory module as described above has the following problems.

ホットエア方式によるリワーク技術では、半導体メモリの実装密度が高い場合にホットエアを噴出するリワークノズルが入る余地がない場合があり、リワークに対応することができない恐れが生じてしまう。   In the rework technology using the hot air method, there is no room for a rework nozzle that ejects hot air when the mounting density of the semiconductor memory is high, and there is a possibility that the rework cannot be performed.

また、ホットエアにより周辺に実装された良品の半導体メモリも加熱されてしまい、それにより、良品の半導体メモリが劣化してしまう恐れがある。   Moreover, the non-defective semiconductor memory mounted in the periphery by the hot air is also heated, which may cause the non-defective semiconductor memory to be deteriorated.

一方、ヒートツール方式では、ヒートツールをパッケージ上面に密着させるので、半導体メモリの実装密度が高い場合でも対応するができ、周辺の良品半導体メモリへの影響も低く抑えることが可能となるが、パッケージ上面から加熱を行うために、はんだを溶融するまでの時間が長くなってしまい、作業効率が大幅に低下してしまうという問題がある。   On the other hand, in the heat tool method, since the heat tool is closely attached to the upper surface of the package, it can be used even when the mounting density of the semiconductor memory is high, and the influence on the peripheral non-defective semiconductor memory can be suppressed. Since heating is performed from the upper surface, there is a problem that the time until the solder is melted becomes longer, and the working efficiency is greatly reduced.

本発明の目的は、良品の半導体メモリへの影響を及ぼすことなく、短時間で効率よくメモリモジュールのリワークを行うことのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of efficiently reworking a memory module in a short time without affecting a good semiconductor memory.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、プリント配線基板に実装され、配線基板の主面に半導体チップが搭載され、該配線基板の裏面に接続用電極を並べて外部端子とする半導体装置のリワーク方法であって、該接続用電極に加熱された接続用電極溶融線を押し当てて接続用電極を溶融させて切断し、プリント配線基板から実装されている半導体装置を取り外すものである。   The present invention is a method for reworking a semiconductor device mounted on a printed circuit board, having a semiconductor chip mounted on the main surface of the circuit board, and arranging connection electrodes on the back surface of the circuit board as external terminals. The connecting electrode melted wire is pressed against the electrode to melt and cut the connecting electrode, and the semiconductor device mounted on the printed wiring board is removed.

また、本願のその他の発明の概要を簡単に示す。   Moreover, the outline | summary of the other invention of this application is shown briefly.

本発明は、前記接続用電極溶融線が、第1の接続用電極溶融線と、該第1の接続用電極溶融線よりも温度の低い第2の接続用電極溶融線とよりなり、切断方向に対して、第1の接続用電極溶融線が接続用電極に接触した後、第2の接続用電極溶融線が接続用電極に接触するように配列されており、第1の接続用電極溶融線により溶融した接続用電極の切断面に第2の接続用電極溶融線を接触させることにより、第1の接続用電極溶融線により溶融した接続用電極の切断面の再融合を防止するものである。   In the present invention, the connection electrode melting line is composed of a first connection electrode melting line and a second connection electrode melting line having a temperature lower than that of the first connection electrode melting line, and the cutting direction. On the other hand, after the first connecting electrode melting line comes into contact with the connecting electrode, the second connecting electrode melting line is arranged so as to come into contact with the connecting electrode. By preventing the second connecting electrode melted line from coming into contact with the cut surface of the connecting electrode melted by the wire, refusion of the cut surface of the connecting electrode melted by the first connecting electrode melted wire is prevented. is there.

また、本発明は、前記半導体装置が、揮発性半導体メモリよりなり、前記プリント配線基板は、複数の揮発性半導体メモリを実装し、メモリモジュールを構成するものである。   According to the present invention, the semiconductor device includes a volatile semiconductor memory, and the printed wiring board includes a plurality of volatile semiconductor memories to constitute a memory module.

さらに、本発明は、リワークされる前記半導体装置が、選別テストにおいて、不良と判定されたものである。   Furthermore, according to the present invention, the semiconductor device to be reworked is determined to be defective in the screening test.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)接続用電極を局所的に加熱することができるので、プリント配線基板に実装された周辺の半導体装置への熱ストレスを小さくすることができる。   (1) Since the connection electrode can be locally heated, thermal stress on the peripheral semiconductor device mounted on the printed wiring board can be reduced.

(2)また、短い加熱時間で効率よく半導体装置を取り外すことが可能となり、リワークの作業時間を大幅に短縮することができる。   (2) In addition, the semiconductor device can be efficiently removed in a short heating time, and the reworking time can be greatly shortened.

(3)上記(1)、(2)により、半導体装置を用いて構成するメモリモジュールなどの製品の製造コストを低減させることができる。   (3) According to the above (1) and (2), it is possible to reduce the manufacturing cost of a product such as a memory module configured using a semiconductor device.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図1は、本発明の実施の形態によるはんだ溶融線を用いた半導体メモリのリワーク時におけるメモリモジュールの側面図、図2は、はんだ溶融線を用いた半導体メモリのリワーク時におけるメモリモジュールの上面図、図3は、はんだ溶融線を用いたリワーク時における一部を拡大した半導体メモリの側面図、図4は、図3の溶融線によりはんだボールが切断されている半導体メモリの一部を示した断面図である。   FIG. 1 is a side view of a memory module when reworking a semiconductor memory using a solder melting line according to an embodiment of the present invention, and FIG. 2 is a top view of the memory module when reworking the semiconductor memory using a solder melting line. FIG. 3 is a side view of a semiconductor memory in which a part is enlarged at the time of rework using a solder melting line, and FIG. 4 shows a part of the semiconductor memory in which solder balls are cut by the melting line in FIG. It is sectional drawing.

本実施の形態において、メモリモジュール1は、パーソナルコンピュータやワークステーションなどの拡張メモリに用いられる。メモリモジュール1は、図1に示すように、複数の半導体メモリ(半導体装置)2、およびモジュール配線基板(プリント配線基板)3から構成されている。   In the present embodiment, the memory module 1 is used for an extended memory such as a personal computer or a workstation. As illustrated in FIG. 1, the memory module 1 includes a plurality of semiconductor memories (semiconductor devices) 2 and a module wiring board (printed wiring board) 3.

半導体メモリ2は、たとえば、DRAM(Dynamic Random Access Memory)などの揮発性半導体メモリかなり、BGA形のパッケージから構成されている。   The semiconductor memory 2 is composed of a volatile semiconductor memory, such as a DRAM (Dynamic Random Access Memory), which is quite a BGA type package.

半導体メモリ2は、たとえば、ガラスエポキシ樹脂などからなるプリント配線基板2aの主面に半導体チップが絶縁樹脂などの接着材を介して搭載されている。また、プリント配線基板2aの裏面には、アレイ状に並べられた接続用電極、および配線パターンがそれぞれ形成されている。   In the semiconductor memory 2, for example, a semiconductor chip is mounted on the main surface of a printed wiring board 2a made of glass epoxy resin or the like via an adhesive such as an insulating resin. In addition, connection electrodes and a wiring pattern arranged in an array are formed on the back surface of the printed wiring board 2a.

これら接続用電極には、球形のはんだからなるはんだボール(接続用電極)2bがそれぞれ形成されている。そして、半導体チップ、およびプリント配線基板2aの主面が、封止樹脂2cよって封止されてパッケージが形成されている。   These connection electrodes are respectively formed with solder balls (connection electrodes) 2b made of spherical solder. The main surface of the semiconductor chip and the printed wiring board 2a is sealed with a sealing resin 2c to form a package.

モジュール配線基板3は、半導体メモリ2を実装するプリント実装基板であり、該モジュール配線基板3の表面、および裏面にそれぞれ半導体メモリ2がモジュール配線基板3の長手方向に実装されている。   The module wiring board 3 is a printed mounting board on which the semiconductor memory 2 is mounted. The semiconductor memory 2 is mounted on the front surface and the back surface of the module wiring board 3 in the longitudinal direction of the module wiring board 3.

モジュール配線基板3への半導体メモリ2の実装は、半導体メモリ2を、モジュール配線基板3に形成されたランドなどの電極に、はんだボール2bを重合させて搭載し、リフローを行うことにより電気的に接続する。   The semiconductor memory 2 is mounted on the module wiring board 3 by electrically mounting the semiconductor memory 2 on electrodes such as lands formed on the module wiring board 3 by superposing the solder balls 2b and performing reflow. Connecting.

そして、メモリモジュール1は、たとえば、パーソナルコンピュータなどに該メモリモジュール1を実際に搭載し、半導体メモリ2の良品/不良品を選別する実機選別などにおいて不良の半導体メモリを選別する。その後、不良となった半導体メモリのリワーク(再生)が行われる。   For example, the memory module 1 actually mounts the memory module 1 in a personal computer or the like, and sorts out defective semiconductor memories in actual machine sorting for sorting out non-defective / defective products of the semiconductor memory 2. Thereafter, rework (reproduction) of the defective semiconductor memory is performed.

メモリモジュール1のリワークを行う際には、溶融線(接続用電極溶融線)4をプリント配線基板2aの裏面に形成されているはんだボール2bにあてて該はんだボール2bを溶融させながら切断して、モジュール配線基板3から取り外す。   When reworking the memory module 1, the molten wire (connecting electrode molten wire) 4 is applied to the solder ball 2b formed on the back surface of the printed wiring board 2a and cut while melting the solder ball 2b. Then, it is removed from the module wiring board 3.

はんだボール2bを溶融して切断する溶融線4は、たとえば、電熱線などからなり、電流などを流すことによって該はんだ溶融線4を発熱させる。溶融線4は、少なくともパッケージ一辺と同じ長さ程度からなり、テンションがかかった状態で略直線状に構成されている。   The melt wire 4 that melts and cuts the solder ball 2b is made of, for example, a heating wire, and causes the solder melt wire 4 to generate heat by passing an electric current or the like. The melt line 4 is at least about the same length as one side of the package, and is configured in a substantially straight line in a tensioned state.

図2は、はんだ溶融線4を用いた半導体メモリ2のリワーク時におけるメモリモジュールの上面図であり、図3は、はんだ溶融線4を用いたリワーク時における一部を拡大した半導体メモリ2の側面図である。   FIG. 2 is a top view of the memory module at the time of reworking the semiconductor memory 2 using the solder melting line 4, and FIG. 3 is a side view of the semiconductor memory 2 in which a part is enlarged at the time of reworking using the solder melting line 4. FIG.

リワーク時には、まず、発熱したはんだ溶融線4をリワークする半導体メモリ2の一方の側辺に形成されているはんだボール2bの列に押し当てる。そして、半導体メモリ2の一方の側辺側からそれに対向する他方の側辺側にかけて、はんだ溶融線4をモジュール配線基板3の実装面と平行に移動(図3、切断方向)させる。   At the time of reworking, first, the heated solder melting line 4 is pressed against a row of solder balls 2b formed on one side of the semiconductor memory 2 to be reworked. Then, the solder fusion wire 4 is moved in parallel with the mounting surface of the module wiring board 3 from one side of the semiconductor memory 2 to the other side opposite to the semiconductor memory 2 (FIG. 3, cutting direction).

それにより、はんだ溶融線4と接触したはんだボール2bは、局所的に加熱されて溶融し、順次切断されていくことになる。   As a result, the solder ball 2b in contact with the solder melting line 4 is locally heated and melted and sequentially cut.

図4は、図3の溶融線4によりはんだボール2bが切断されている半導体メモリ2の一部を示した断面図である。   FIG. 4 is a cross-sectional view showing a part of the semiconductor memory 2 in which the solder balls 2b are cut by the fusion line 4 of FIG.

はんだ溶融線4は、図4に示すように、高温線(第1の接続用電極溶融線)4aと該高温線4aよりも発熱温度の低い低温線(第2の接続用電極溶融線)4bとの2本から構成されている。これら高温線4a、および低温線4bは、切断方向に対して平行に位置しており、切断時には、先に高温線4aがはんだボール2bに接触した後、高温線4aによって溶融されたはんだボール2bが低温線4bに接触するように形成されている。   As shown in FIG. 4, the solder melting line 4 includes a high temperature line (first connection electrode melting line) 4a and a low temperature line (second connection electrode melting line) 4b having a lower heating temperature than the high temperature line 4a. It is comprised from two. The high temperature line 4a and the low temperature line 4b are located in parallel to the cutting direction. At the time of cutting, the high temperature line 4a first contacts the solder ball 2b, and then the solder ball 2b melted by the high temperature line 4a. Is formed in contact with the low-temperature line 4b.

この場合、高温線4aではんだボール2bを完全に溶融させた後、低温線4bを溶融したはんだボール2bに接触させることによって、溶融したはんだボール2bがある程度固まることになり、高温線4aによる溶融後のはんだボール2bの再結合を防止することができる。   In this case, after the solder ball 2b is completely melted by the high temperature wire 4a, the molten solder ball 2b is solidified to some extent by bringing the low temperature wire 4b into contact with the melted solder ball 2b. The subsequent recombination of the solder balls 2b can be prevented.

それにより、本実施の形態によれば、半導体メモリ2のリワークにおいて、加熱する部分がはんだボール2bのみを加熱することができるので、良品の半導体メモリ2の熱ストレスを大幅に低減することができる。   As a result, according to the present embodiment, in the rework of the semiconductor memory 2, only the solder ball 2 b can be heated by the heated portion, so that the thermal stress of the non-defective semiconductor memory 2 can be greatly reduced. .

また、はんだボール2bを局所的に加熱することにより、短い加熱時間で効率よく半導体メモリ2を取り外すことが可能となり、リワークの作業時間を大幅に短縮することができる。   Further, by locally heating the solder balls 2b, the semiconductor memory 2 can be efficiently removed in a short heating time, and the reworking time can be greatly shortened.

さらに、本実施の形態では、はんだ溶融線4が高温線4a、および該高温線4aの2本から構成される場合について記載したが、はんだ溶融線4は、リワーク時に半導体メモリ2のはんだボール2bが再結合しなければどのような構成でもよく、たとえば、1本の熱線によって構成するようにしてもよい。   Further, in the present embodiment, the case where the solder melting line 4 is composed of the high-temperature line 4a and the two high-temperature lines 4a has been described. However, the solder melting line 4 is the solder ball 2b of the semiconductor memory 2 during rework. As long as they do not recombine, any configuration may be used, for example, a single heat wire may be used.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、メモリモジュールに実装された不良の半導体メモリのリワーク技術に適している。   The present invention is suitable for a rework technique of a defective semiconductor memory mounted on a memory module.

本発明の実施の形態によるはんだ溶融線を用いた半導体メモリのリワーク時におけるメモリモジュールの側面図である。It is a side view of a memory module at the time of rework of a semiconductor memory using a solder fusion line by an embodiment of the invention. はんだ溶融線を用いた半導体メモリのリワーク時におけるメモリモジュールの上面図である。It is a top view of a memory module at the time of rework of a semiconductor memory using a solder melting line. 図3は、はんだ溶融線を用いたリワーク時における一部を拡大した半導体メモリの側面図である。FIG. 3 is a side view of a semiconductor memory in which a part thereof is enlarged at the time of rework using a solder melting wire. 図3の溶融線4によりはんだボールが切断されている半導体メモリ2の一部を示した断面図である。FIG. 4 is a cross-sectional view showing a part of the semiconductor memory 2 in which a solder ball is cut by a fusion line 4 in FIG. 3.

符号の説明Explanation of symbols

1 メモリモジュール
2 半導体メモリ(半導体装置)
2a プリント配線基板
2b はんだボール(接続用電極)
2c 封止樹脂
3 モジュール配線基板(プリント配線基板)
4 はんだ溶融線(接続用電極溶融線)
4a 高温線(第1の接続用電極溶融線)
4b 低温線(第2の接続用電極溶融線)
1 Memory Module 2 Semiconductor Memory (Semiconductor Device)
2a Printed wiring board 2b Solder ball (connection electrode)
2c Sealing resin 3 Module wiring board (printed wiring board)
4 Solder melt wire (Connecting electrode melt wire)
4a High-temperature wire (first connecting electrode melting wire)
4b Low temperature wire (second connecting electrode melting wire)

Claims (4)

プリント配線基板に実装され、配線基板の主面に半導体チップが搭載され、前記配線基板の裏面に接続用電極を並べて外部端子とする半導体装置のリワーク方法であって、
前記接続用電極に加熱された接続用電極溶融線を押し当てて前記接続用電極を溶融させて切断し、前記プリント配線基板から実装されている前記半導体装置を取り外すことを特徴とする半導体装置のリワーク方法。
A method of reworking a semiconductor device mounted on a printed circuit board, having a semiconductor chip mounted on the main surface of the circuit board, and arranging connection electrodes on the back surface of the circuit board as external terminals,
A semiconductor device characterized in that the connecting electrode melting line is pressed against the connecting electrode to melt and cut the connecting electrode, and the semiconductor device mounted from the printed wiring board is removed. Rework method.
請求項1記載の半導体装置のリワーク方法において、
前記接続用電極溶融線は、
第1の接続用電極溶融線と、
前記第1の接続用電極溶融線よりも温度の低い第2の接続用電極溶融線とよりなり、
切断方向に対して、前記第1の接続用電極溶融線が前記接続用電極に接触した後、前記第2の接続用電極溶融線が前記接続用電極に接触するように配列されており、
前記第1の接続用電極溶融線により溶融した前記接続用電極の切断面に前記第2の接続用電極溶融線を接触させることにより、前記第1の接続用電極溶融線により溶融した前記接続用電極の切断面の再融合を防止することを特徴とする半導体装置のリワーク方法。
In the rework method of the semiconductor device according to claim 1,
The connection electrode melting line is
A first connecting electrode melt wire;
The second connection electrode melting line having a temperature lower than that of the first connection electrode melting line,
With respect to the cutting direction, after the first connection electrode melt line contacts the connection electrode, the second connection electrode melt line is arranged to contact the connection electrode,
The connection electrode melted by the first connection electrode melting wire by bringing the second connection electrode melting wire into contact with a cut surface of the connection electrode melted by the first connection electrode melting wire. A rework method for a semiconductor device, characterized by preventing refusion of cut surfaces of electrodes.
請求項1または2記載の半導体装置のリワーク方法において、
前記半導体装置は、揮発性半導体メモリであり、
前記プリント配線基板は、複数の前記揮発性半導体メモリを実装し、メモリモジュールを構成することを特徴とする半導体装置のリワーク方法。
In the rework method of the semiconductor device according to claim 1 or 2,
The semiconductor device is a volatile semiconductor memory,
A method of reworking a semiconductor device, wherein the printed wiring board includes a plurality of the volatile semiconductor memories to constitute a memory module.
請求項1〜3のいずれか1項に記載の半導体装置のリワーク方法において、
リワークされる前記半導体装置は、選別テストにおいて、不良と判定された半導体装置であることを特徴とする半導体装置のリワーク方法。
In the rework method of the semiconductor device according to any one of claims 1 to 3,
A semiconductor device rework method, wherein the semiconductor device to be reworked is a semiconductor device determined to be defective in a screening test.
JP2005283162A 2005-09-29 2005-09-29 Semiconductor device reworking method Pending JP2007095976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005283162A JP2007095976A (en) 2005-09-29 2005-09-29 Semiconductor device reworking method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283162A JP2007095976A (en) 2005-09-29 2005-09-29 Semiconductor device reworking method

Publications (1)

Publication Number Publication Date
JP2007095976A true JP2007095976A (en) 2007-04-12

Family

ID=37981314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283162A Pending JP2007095976A (en) 2005-09-29 2005-09-29 Semiconductor device reworking method

Country Status (1)

Country Link
JP (1) JP2007095976A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032492A (en) * 2009-09-23 2011-03-30 삼성전자주식회사 Method of jointing a solder ball and method of repairing memory module
JP2016119336A (en) * 2014-12-18 2016-06-30 富士通株式会社 Semiconductor component separation method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032492A (en) * 2009-09-23 2011-03-30 삼성전자주식회사 Method of jointing a solder ball and method of repairing memory module
US8070048B2 (en) 2009-09-23 2011-12-06 Samsung Electronics Co., Ltd. Method of attaching a solder ball and method of repairing a memory module
KR101660787B1 (en) 2009-09-23 2016-10-11 삼성전자주식회사 Method of jointing a solder ball and method of repairing memory module
JP2016119336A (en) * 2014-12-18 2016-06-30 富士通株式会社 Semiconductor component separation method

Similar Documents

Publication Publication Date Title
US6060339A (en) Method and apparatus providing redundancy for fabricating highly reliable memory modules
JP3918279B2 (en) Multistage electronic cooling device and manufacturing method thereof
TWI610411B (en) Laser assisted bonding for semiconductor die interconnections
JPH06510122A (en) Burn-in techniques for unpackaged integrated circuits
KR101003684B1 (en) Package board leading pin
JP2011044512A (en) Semiconductor component
JP5881829B2 (en) Method for packaging quad flat no-lead package body and package body
CN102202827A (en) A tin pre-coating method used for a multicolumn quad flat no-lead chip and a rework method
US20060228878A1 (en) Semiconductor package repair method
JP2007095976A (en) Semiconductor device reworking method
JP2006339174A (en) Semiconductor device
US20070278673A1 (en) Repaired structure of circuit board having pre-soldering bump and methods for repairing the same
JP2007027576A (en) Semiconductor device
KR100847109B1 (en) apparatus for reparing of ball grid array
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JPH0983128A (en) Junction structure of semiconductor module
JP5214483B2 (en) Electronic component processing method and electronic component mounting method
JPH11274356A (en) Surface mounting type electronic component and its mounting method
JP2904274B2 (en) LSI package mounting method
JP2007288075A (en) Semiconductor device
JP3450618B2 (en) Replacement jig and replacement method for surface-mounted semiconductor package, circuit module having surface-mounted semiconductor package
JP2003031614A (en) Semiconductor device, semiconductor module and method of mounting the device and the module
JPH08236984A (en) Electronic part repair device and electronic part removing method
KR200141767Y1 (en) A connection apparatus between printed circuit board