JP2007088713A - Receiver, transmission system, and receiving method - Google Patents

Receiver, transmission system, and receiving method Download PDF

Info

Publication number
JP2007088713A
JP2007088713A JP2005273754A JP2005273754A JP2007088713A JP 2007088713 A JP2007088713 A JP 2007088713A JP 2005273754 A JP2005273754 A JP 2005273754A JP 2005273754 A JP2005273754 A JP 2005273754A JP 2007088713 A JP2007088713 A JP 2007088713A
Authority
JP
Japan
Prior art keywords
symbol
timing
result
signal
detection means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005273754A
Other languages
Japanese (ja)
Other versions
JP4546372B2 (en
Inventor
Masashi Sakata
誠志 坂田
Tatsuhiro Nakada
樹広 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005273754A priority Critical patent/JP4546372B2/en
Publication of JP2007088713A publication Critical patent/JP2007088713A/en
Application granted granted Critical
Publication of JP4546372B2 publication Critical patent/JP4546372B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a receiver for receiving modulation signals adopting OFDM modulation system that detects the frame position of a received signal with high accuracy, using a simple configuration. <P>SOLUTION: A plurality of subcarriers of the modulation signal, adopting the OFDM modulation system, are modulated by the differential coding system by each subcarrier and formed to be a frame, comprising a data symbol part and a synchronization symbol part including two or more of the consecutively arranged same symbols. A differential detection means 11 applies differential detection on a received signal by each symbol and by each subcarrier; magnitude detection means 12, 13 apply arithmetic mean to each of I axis signals and Q axis signals, as a result of the differential detection by each symbol and by the subcarriers to detect the magnitudes of a result of the arithmetic mean; a timing detection means 17 detects the timing, when the magnitudes exceed a prescribed threshold; and a frame timing detection means 18 detects a frame timing on the basis of the timing. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば、直交周波数分割多重(OFDM:Orthogonal Frequency Divisional Multiplexing)変調方式により変調された信号を受信する受信装置に関し、特に、簡易な構成により精度よく、受信信号のフレーム位置を検出する受信装置などに関する。   The present invention relates to a receiving apparatus that receives a signal modulated by, for example, an Orthogonal Frequency Division Multiplexing (OFDM) modulation scheme, and more particularly to a receiving apparatus that detects a frame position of a received signal with high accuracy with a simple configuration. It relates to devices.

近年、移動体向けデジタル伝送や地上系デジタルテレビジョン放送への応用に適した変調方式として、マルチパスフェージングやゴーストに強いという特徴を有する直交周波数分割多重変調方式(OFDM変調方式)が注目を浴びている。
OFDM変調方式は、マルチキャリア変調方式の一種であり、互いに直交するn(nは数十〜数千)本の搬送波(キャリア)のそれぞれにデジタル変調を施した伝送方式である。各キャリアのデジタル変調にはDQPSK(Differential Quadrature Phase Shift Keying)などの変調方式が用いられ、複数のキャリアの変調信号を合成した波形がOFDM変調波となる。
In recent years, orthogonal frequency division multiplex modulation (OFDM modulation), which has the characteristics of being resistant to multipath fading and ghosting, has attracted attention as a modulation suitable for digital transmission for mobile and digital terrestrial television broadcasting. ing.
The OFDM modulation method is a kind of multi-carrier modulation method, and is a transmission method in which n (n is several tens to several thousands) carrier waves (carriers) orthogonal to each other are digitally modulated. A digital modulation of each carrier uses a modulation scheme such as DQPSK (Differential Quadrature Phase Shift Keying), and a waveform obtained by combining modulation signals of a plurality of carriers becomes an OFDM modulated wave.

ここで、図4にはOFDM変調信号のシンボルの構成例が示されており、図5(a)にはOFDM変調信号のフレームの構成例及びフレームに含まれる同期シンボルの構成例が示されており、図2にはOFDM変調方式を採用したデータ伝送装置の送信装置の構成例が示されている。なお、これらについては、後述する本発明の実施例で詳しく説明する。
図6には、OFDM変調方式を採用したデータ伝送装置の受信装置の構成例を示してある。
ここで、本例の受信装置の構成は、後述する本発明の実施例に係る図3に示される受信装置の構成と比べて、フレーム検出回路51及び復調回路52に関する構成部分が異なっており、そして、他の構成部分については同様であるため、図3と同一の符号を付してあり、ここでは詳しい説明を省略する。
Here, FIG. 4 shows a configuration example of symbols of the OFDM modulation signal, and FIG. 5A shows a configuration example of frames of the OFDM modulation signal and a configuration example of synchronization symbols included in the frames. FIG. 2 shows a configuration example of a transmission apparatus of a data transmission apparatus adopting the OFDM modulation method. These will be described in detail in the embodiments of the present invention described later.
FIG. 6 shows a configuration example of a receiving device of a data transmission device adopting the OFDM modulation method.
Here, the configuration of the receiving device of this example is different from the configuration of the receiving device shown in FIG. 3 according to an embodiment of the present invention described later, with respect to the frame detection circuit 51 and the demodulating circuit 52. And since it is the same about another component part, the code | symbol same as FIG. 3 is attached | subjected and detailed description is abbreviate | omitted here.

図7には、フレーム検出回路51の構成例を示してある。
本例のフレーム検出回路51は、NULL終了検出器61と、SWEEPパターンメモリ62と、SWEEP相関器63と、フレームカウンタ64を備えている。また、タイマ回路からのクロック信号CKがNULL終了検出器61とSWEEP相関器63とフレームカウンタ64に入力される。
直交復調回路44から出力されるI軸信号及びQ軸信号がフレーム検出回路51に入力される。
フレーム検出回路51では、入力されたI軸信号及びQ軸信号がNULL終了検出器61とSWEEP相関器63に入力される。
FIG. 7 shows a configuration example of the frame detection circuit 51.
The frame detection circuit 51 of this example includes a NULL end detector 61, a SWEEP pattern memory 62, a SWEEP correlator 63, and a frame counter 64. The clock signal CK from the timer circuit is input to the NULL end detector 61, the SWEEP correlator 63, and the frame counter 64.
The I-axis signal and Q-axis signal output from the quadrature demodulation circuit 44 are input to the frame detection circuit 51.
In the frame detection circuit 51, the input I-axis signal and Q-axis signal are input to the NULL end detector 61 and the SWEEP correlator 63.

NULL終了検出器61は、図5(a)に示されるようなフレーム構成のシンボル群から同期シンボル中で無信号状態にあるNULLシンボルを検出して、同期シンボルの大まかな位置(タイミング)を検出し、NULLシンボルの終了時点から内蔵するタイマ回路によってSWEEPシンボルの開始時点を推定して、SWEEPシンボルの開始位置を示すSWEEP開始位置信号STをSWEEP相関器63及びフレームカウンタ64へ出力する。
SWEEPパターンメモリ62には、SWEEPシンボルのパターンが予め格納されている。
The NULL end detector 61 detects a null symbol in a no-signal state in a synchronization symbol from a symbol group having a frame configuration as shown in FIG. 5A, and detects a rough position (timing) of the synchronization symbol. Then, the start time of the SWEEP symbol is estimated from the end time of the NULL symbol by the built-in timer circuit, and the SWEEP start position signal ST indicating the start position of the SWEEP symbol is output to the SWEEP correlator 63 and the frame counter 64.
The SWEEP pattern memory 62 stores a SWEEP symbol pattern in advance.

SWEEP相関器63は、SWEEP開始位置信号STを参照して、NULLシンボルの2シンボル後に存在する波形をSWEEPシンボルの波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを検索する。具体的には、SWEEPパターンメモリ62に格納されているSWEEPシンボルのパターンを用いて、SWEEPシンボルの波形として取り込んだI軸信号及びQ軸信号とSWEEPパターンメモリ62から読み出したパターンとを相関演算し、両者の信号パターンの一致状況から推定したSWEEPシンボル波形との位相ずれを演算によって算出し、受信側のフレーム位相を伝送データに一致させるように、受信側の基準クロック信号CKを調整するための補正信号VCを出力する。   The SWEEP correlator 63 refers to the SWEEP start position signal ST, estimates and captures the waveform existing after the second symbol as the waveform of the SWEEP symbol, and searches for the exact switching timing of each symbol. Specifically, the SWEEP symbol memory stored in the SWEEP pattern memory 62 is used to correlate the I-axis signal and Q-axis signal captured as the SWEEP symbol waveform with the pattern read from the SWEEP pattern memory 62. In order to adjust the reference clock signal CK on the receiving side so that the phase shift with the SWEEP symbol waveform estimated from the coincidence state of both signal patterns is calculated and the frame phase on the receiving side matches the transmission data A correction signal VC is output.

フレームカウンタ64は、SWEEP開始位置信号STに基づいて、クロック信号CKのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、1072×900)に到達する毎に、パルスFST(Flame Start Timing)を出力するとともにカウント値を0に戻してから再びクロック信号CKのカウントを開始する。従って、以後は、一定カウント毎にすなわちフレームの開始点毎にパルスFSTが出力されることになり、受信側ではこのパルスFSTを復調回路52へ渡し、データの復調のタイミングとする。
復調回路52では、FFT演算回路45により得られた演算結果とフレーム検出回路51により検出されたパルスFSTが入力され、受信シンボルから同期シンボル部分を削除して、データシンボルのみを復調する。
The frame counter 64 starts counting the clock signal CK based on the SWEEP start position signal ST, and every time this count reaches a value corresponding to the frame period (for example, 1072 × 900), the pulse FST (Frame (Start Timing) is output and the count value is returned to 0, and then the counting of the clock signal CK is started again. Accordingly, after that, the pulse FST is output at every fixed count, that is, at each frame start point, and the reception side passes this pulse FST to the demodulation circuit 52 to set the data demodulation timing.
The demodulation circuit 52 receives the calculation result obtained by the FFT calculation circuit 45 and the pulse FST detected by the frame detection circuit 51, deletes the synchronization symbol portion from the received symbol, and demodulates only the data symbol.

特開2004−96290号公報JP 2004-96290 A

ここで、図6及び図7に示されるような受信装置について、移動体伝送などのように劣悪な伝送路条件での伝送を考える。このような伝送路では、送信装置から受信装置へ直接的に伝搬される主波と、建物や山などに反射して伝搬される様々な反射波とが、それぞれ伝送路に応じた遅延時間を伴って受信装置に到達するため、受信装置では、これらの合成波が受信されることになる。そして、主波のほかに反射波が存在する状況では、受信信号の周波数スペクトラムにディップが生じ、或る周波数成分が減衰してしまうフェージングが発生する。   Here, regarding the receiving apparatus as shown in FIG. 6 and FIG. 7, transmission under poor transmission path conditions such as mobile transmission is considered. In such a transmission line, the main wave that is directly propagated from the transmission device to the reception device and the various reflected waves that are reflected and propagated to buildings, mountains, etc., each have a delay time corresponding to the transmission line. Accordingly, since the signal reaches the receiving device, the combined signal is received by the receiving device. In a situation where there is a reflected wave in addition to the main wave, a dip occurs in the frequency spectrum of the received signal, and fading occurs in which a certain frequency component is attenuated.

図5(a)に示される同期シンボルに含まれるCWシンボルに着目する。CWシンボルは、1つの周波数成分しか持たないため、前記のようなフェージングの影響を受けて当該CWシンボルの周波数成分がなくなってしまうと、無信号となってしまう。このような無信号のCWシンボルがフレーム検出回路51に入力されると、図5(a)に示されるCWシンボルの終了位置(t2の位置)までNULLシンボルの信号であると誤って検出してしまい、NULLシンボルの終了から2シンボル後をSWEEP開始位置とする場合に、1番目のREFシンボルの開始位置(t3の位置)がSWEEPシンボルの開始位置であると誤検出してしまって、復号が不可能となってしまう。   Attention is paid to the CW symbol included in the synchronization symbol shown in FIG. Since the CW symbol has only one frequency component, if the frequency component of the CW symbol disappears due to the influence of fading as described above, there is no signal. When such a no-signal CW symbol is input to the frame detection circuit 51, it is erroneously detected as a NULL symbol signal up to the end position of the CW symbol (position t2) shown in FIG. Therefore, when the SWEEP start position is two symbols after the end of the NULL symbol, the start position of the first REF symbol (the position of t3) is erroneously detected as the start position of the SWEEP symbol, and decoding is performed. It becomes impossible.

また、図6及び図7に示されるような受信装置では、NULLシンボルの位置を検出した後に、SWEEPシンボルの位置を推定し、その後、SWEEPパターンメモリ62に格納されたSWEEPシンボルパターンのデータと受信信号とを相関演算する必要があり、回路規模が大きくなってしまうといった問題もあった。
本発明は、このような従来の事情に鑑み為されたもので、簡易な構成により精度よく、受信信号のフレーム位置を検出することができる受信装置などを提供することを目的とする。
6 and FIG. 7, after detecting the position of the NULL symbol, the position of the SWEEP symbol is estimated, and then the SWEEP symbol pattern data stored in the SWEEP pattern memory 62 and the reception are received. There is also a problem that the circuit scale becomes large because it is necessary to perform a correlation operation with the signal.
The present invention has been made in view of such a conventional situation, and an object of the present invention is to provide a receiving apparatus and the like that can detect the frame position of a received signal with a simple configuration and with high accuracy.

上記目的を達成するため、本発明に係る受信装置では、OFDM変調方式により変調された信号を受信する場合に、次のような構成とした。
ここで、前記OFDM変調方式による変調信号は、複数のサブキャリアについて、各サブキャリア毎に差動符号化方式により変調されている。また、前記OFDM変調方式による変調信号は、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部と、データシンボル部から構成されるフレームに形成されている。
そして、受信装置では、次のような処理を行う。
すなわち、差動検波手段が、前記受信信号をシンボル毎に各サブキャリア毎に差動検波する。大きさ検出手段が、前記差動検波手段による差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算(又は、加算平均)して、当該加算結果(又は、当該加算平均結果)の大きさを検出する。タイミング検出手段が、前記大きさ検出手段により検出される大きさが所定の閾値以上となる(又は、所定の閾値を超える)タイミングを検出する。フレームタイミング検出手段が、前記タイミング検出手段により検出されるタイミングに基づいて、フレームのタイミングを検出する。
従って、簡易な構成により、精度よく、受信信号のフレームのタイミング(フレームの位置)を検出することができる。
In order to achieve the above object, the receiving apparatus according to the present invention has the following configuration when receiving a signal modulated by the OFDM modulation scheme.
Here, the modulation signal by the OFDM modulation method is modulated by a differential encoding method for each subcarrier for a plurality of subcarriers. Also, the modulation signal by the OFDM modulation method is formed in a frame composed of a synchronization symbol portion including a sequence in which two or more identical symbols are continuously arranged and a data symbol portion.
Then, the receiving apparatus performs the following processing.
That is, the differential detection means differentially detects the received signal for each subcarrier for each symbol. The magnitude detection means adds (or adds and averages) each of the I-axis signal and the Q-axis signal as a result of differential detection by the differential detection means for each of the plurality of subcarriers for each symbol, and the addition result The size of (or the addition average result) is detected. The timing detection unit detects a timing at which the size detected by the size detection unit is equal to or greater than a predetermined threshold (or exceeds a predetermined threshold). The frame timing detection means detects the frame timing based on the timing detected by the timing detection means.
Therefore, the frame timing (frame position) of the received signal can be accurately detected with a simple configuration.

ここで、複数のサブキャリアの数としては、種々な数が用いられてもよく、一般には多い数が用いられる。
また、差動符号化方式としては、種々な方式が用いられてもよく、例えば、差動符号化4値PSK方式であるDQPSK方式や、差動符号化2値PSK方式であるDBPSK(Differential Binary Phase Shift Keying)方式などを用いることができる。
また、フレームの構成としては、種々なものが用いられてもよい。
また、同期シンボル部の構成としては、種々なものが用いられてもよい。
また、同期シンボル部に含まれる2個以上連続した同一のシンボルの連続数としては、種々な数が用いられてもよい。一例として、3個連続して配置されるREFシンボルを用いることができる。
また、データシンボル部の構成としては、種々なものが用いられてもよく、例えば、複数のデータシンボルが並べられて配置される構成が用いられる。
Here, various numbers may be used as the number of the plurality of subcarriers, and generally a large number is used.
Various methods may be used as the differential encoding method. For example, a DQPSK method that is a differential encoding 4-level PSK method and a DBPSK (Differential Binary) that is a differential encoding binary PSK method. For example, a phase shift keying method may be used.
Various frame configurations may be used.
Various configurations of the synchronization symbol portion may be used.
Various numbers may be used as the number of consecutive identical symbols included in the synchronization symbol portion. As an example, three consecutive REF symbols can be used.
Various configurations of the data symbol portion may be used. For example, a configuration in which a plurality of data symbols are arranged side by side is used.

また、シンボル毎に、複数のサブキャリアについて、差動検波の結果のI軸信号及びQ軸信号のそれぞれについて加算又は加算平均する態様としては、例えば、加算することで加算結果を取得する態様が用いられてもよく、又は、加算して平均することで加算平均結果を取得する態様が用いられてもよい。
また、I軸信号及びQ軸信号についての加算結果又は加算平均結果の大きさとしては、例えば、I軸信号及びQ軸信号からなる複素信号のレベルの絶対値或いは簡易的な絶対値などを用いることができる。
また、加算結果又は加算平均結果の大きさに関する所定の閾値としては、種々な値が用いられてもよく、例えば、予め所定の値が設定されてもよく、或いは、差動検波の結果に基づいて閾値が生成されるような構成が用いられてもよい。
For each symbol, as an aspect of adding or averaging the respective I-axis signals and Q-axis signals as a result of differential detection for a plurality of subcarriers, for example, an aspect of acquiring an addition result by addition It may be used, or a mode of obtaining an addition average result by adding and averaging may be used.
Further, as the magnitude of the addition result or the addition average result for the I-axis signal and the Q-axis signal, for example, an absolute value of a level of a complex signal composed of the I-axis signal and the Q-axis signal or a simple absolute value is used. be able to.
In addition, various values may be used as the predetermined threshold regarding the magnitude of the addition result or the addition average result. For example, a predetermined value may be set in advance, or based on the result of differential detection. A configuration in which a threshold value is generated may be used.

例えば、或るシンボルについて、差動検波の結果のI軸信号の値及びQ軸信号の値として、複数のサブキャリアについて平均的に分散したような値が得られる場合には加算結果又は加算平均結果の大きさはゼロ或いはゼロに近い小さい値となる一方、複数のサブキャリアについて同一の値或いは近似する値が得られる場合には加算結果又は加算平均結果の大きさは非ゼロとなって或る程度大きい値となる。このため、同一のシンボルが連続するところで加算結果又は加算平均結果の大きさが非ゼロとなって或る程度大きい値となり、他のところで加算結果又は加算平均結果の大きさがゼロ或いはゼロに近い小さい値となるようにすることができる。   For example, when a value such as an average distribution of a plurality of subcarriers is obtained as a value of an I-axis signal and a value of a Q-axis signal as a result of differential detection for a certain symbol, an addition result or an addition average While the magnitude of the result is zero or a small value close to zero, when the same value or an approximate value is obtained for a plurality of subcarriers, the magnitude of the addition result or the addition average result is non-zero or It will be a large value. For this reason, the magnitude of the addition result or the addition average result becomes non-zero when the same symbol continues and becomes a somewhat large value, and the magnitude of the addition result or the addition average result is zero or close to zero elsewhere. It can be set to a small value.

本発明に係る受信装置では、一構成例として、次のような構成とした。
すなわち、閾値生成手段が、前記差動検波手段による差動検波の結果に基づいて、前記所定の閾値を生成する。
また、同期シンボル部削除手段が、前記フレームタイミング検出手段により検出されるフレームのタイミングに基づいて、前記差動検波手段による差動検波の結果から前記同期シンボル部を削除する。判定手段が、前記同期シンボル部削除手段により同期シンボル部が削除された結果であるデータシンボル部を判定して復調結果とする。
従って、検出したフレームのタイミングに基づいて、フレームに含まれるデータシンボル部のデータシンボルを判定して復調結果を得ることができる。
The receiving apparatus according to the present invention has the following configuration as one configuration example.
That is, the threshold generation unit generates the predetermined threshold based on the result of differential detection by the differential detection unit.
Further, the synchronization symbol part deleting means deletes the synchronization symbol part from the result of the differential detection by the differential detection means based on the frame timing detected by the frame timing detection means. The determination means determines a data symbol part that is a result of deleting the synchronization symbol part by the synchronization symbol part deletion means, and obtains a demodulation result.
Therefore, based on the detected timing of the frame, it is possible to determine the data symbol of the data symbol portion included in the frame and obtain the demodulation result.

本発明では、伝送システムを提供することもできる。
本発明に係る伝送システムでは、OFDM変調方式により変調された信号を送信側の装置(送信装置)から受信側の装置(受信装置)へ伝送する場合に、次のような構成とした。
ここで、前記OFDM変調方式による変調信号は、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されており、また、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されている。
そして、前記受信側の装置では、次のような処理を行う。
すなわち、差動検波手段が、前記受信信号をシンボル毎に各サブキャリア毎に差動検波する。大きさ検出手段が、前記差動検波手段による差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算(又は、加算平均)して、当該加算結果(又は、当該加算平均結果)の大きさを検出する。タイミング検出手段が、前記大きさ検出手段により検出される大きさが所定の閾値以上となる(又は、所定の閾値を超える)タイミングを検出する。フレームタイミング検出手段が、前記タイミング検出手段により検出されるタイミングに基づいて、フレームのタイミングを検出する。
The present invention can also provide a transmission system.
The transmission system according to the present invention has the following configuration when a signal modulated by the OFDM modulation scheme is transmitted from a transmission-side device (transmission device) to a reception-side device (reception device).
Here, the modulation signal by the OFDM modulation method is a signal in which a plurality of subcarriers are modulated by a differential encoding method for each subcarrier, and two or more identical symbols are continuously arranged. It is formed in a frame composed of a synchronization symbol portion and a data symbol portion.
The receiving apparatus performs the following processing.
That is, the differential detection means differentially detects the received signal for each subcarrier for each symbol. The magnitude detection means adds (or adds and averages) each of the I-axis signal and the Q-axis signal as a result of differential detection by the differential detection means for each of the plurality of subcarriers for each symbol, and the addition result The size of (or the addition average result) is detected. The timing detection unit detects a timing at which the size detected by the size detection unit is equal to or greater than a predetermined threshold (or exceeds a predetermined threshold). The frame timing detection means detects the frame timing based on the timing detected by the timing detection means.

本発明に係る伝送システムでは、一構成例として、次のような構成とした。
すなわち、前記受信側の装置では、閾値生成手段が、前記差動検波手段による差動検波の結果に基づいて、前記所定の閾値を生成する。
また、同期シンボル部削除手段が、前記フレームタイミング検出手段により検出されるフレームのタイミングに基づいて、前記差動検波手段による差動検波の結果から前記同期シンボル部を削除する。判定手段が、前記同期シンボル部削除手段により同期シンボル部が削除された結果であるデータシンボル部を判定して復調結果とする。
The transmission system according to the present invention has the following configuration as a configuration example.
That is, in the reception-side apparatus, the threshold generation unit generates the predetermined threshold based on the result of differential detection by the differential detection unit.
Further, the synchronization symbol part deleting means deletes the synchronization symbol part from the result of the differential detection by the differential detection means based on the frame timing detected by the frame timing detection means. The determination means determines a data symbol part that is a result of deleting the synchronization symbol part by the synchronization symbol part deletion means, and obtains a demodulation result.

本発明では、受信方法を提供することもできる。
本発明に係る受信方法では、OFDM変調方式により変調された信号を受信する受信装置において、次のような処理を行う。
ここで、前記OFDM変調方式による変調信号は、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されており、また、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されている。
そして、当該受信装置は、前記受信信号をシンボル毎に各サブキャリア毎に差動検波し、当該差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算(又は、加算平均)して、当該加算結果(又は、当該加算平均結果)の大きさを検出し、当該検出した大きさが所定の閾値以上となる(又は、所定の閾値を超える)タイミングを検出し、当該検出したタイミングに基づいてフレームのタイミングを検出する。
In the present invention, a receiving method can also be provided.
In the receiving method according to the present invention, the following processing is performed in a receiving apparatus that receives a signal modulated by the OFDM modulation method.
Here, the modulation signal by the OFDM modulation method is a signal in which a plurality of subcarriers are modulated by a differential encoding method for each subcarrier, and two or more identical symbols are continuously arranged. It is formed in a frame composed of a synchronization symbol portion and a data symbol portion.
Then, the receiving apparatus differentially detects the received signal for each subcarrier for each symbol, and the I-axis signal and the Q-axis signal as a result of the differential detection for each of the plurality of subcarriers for each symbol. Addition (or addition average), the magnitude of the addition result (or the addition average result) is detected, and the detected magnitude is greater than or equal to a predetermined threshold (or exceeds a predetermined threshold) And the timing of the frame is detected based on the detected timing.

以上説明したように、本発明に係る受信装置などによると、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されているとともに同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されたOFDM変調方式による変調信号を受信するに際して、受信信号をシンボル毎に各サブキャリア毎に差動検波し、当該差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に複数のサブキャリアについて加算(又は、加算平均)して、当該加算結果(又は、当該加算平均結果)の大きさを検出し、当該検出した大きさが所定の閾値以上となる(又は、所定の閾値を超える)タイミングを検出し、当該検出したタイミングに基づいてフレームのタイミングを検出するようにしたため、簡易な構成により精度よく、受信信号のフレームのタイミング(フレームの位置)を検出することができる。   As described above, according to the receiving apparatus or the like according to the present invention, a plurality of subcarriers are modulated by the differential encoding method for each subcarrier, and two or more identical symbols are continuously arranged. When receiving a modulation signal based on the OFDM modulation method formed in a frame composed of a synchronization symbol portion and a data symbol portion, the received signal is differentially detected for each subcarrier for each symbol, and the differential detection is performed. Each of the resulting I-axis signal and Q-axis signal is added (or addition averaged) for a plurality of subcarriers for each symbol, and the magnitude of the addition result (or the addition average result) is detected. A timing at which the detected size is equal to or greater than a predetermined threshold (or exceeds a predetermined threshold) is detected, and a frame timing is determined based on the detected timing. For that to detect the timing, it is possible to accurately detect the timing of the frame of the received signal (position of the frame) with a simple configuration.

本発明に係る実施例を図面を参照して説明する。
本例では、OFDM変調方式を採用するとともに、各サブキャリアの変調方式としてDQPSK方式を採用したデータ伝送について説明する。
図1には、本発明の一実施例に係るフレーム検出機能付きの復調回路1の構成例を示してある。
図2には、OFDM変調方式を採用したデータ伝送装置の送信装置(送信機)の構成例を示してある。
図3には、OFDM変調方式を採用したデータ伝送装置の受信装置(受信機)の構成例を示してある。
Embodiments according to the present invention will be described with reference to the drawings.
In this example, data transmission using the OFDM modulation method and the DQPSK method as the modulation method of each subcarrier will be described.
FIG. 1 shows a configuration example of a demodulation circuit 1 with a frame detection function according to an embodiment of the present invention.
FIG. 2 shows a configuration example of a transmission apparatus (transmitter) of a data transmission apparatus adopting the OFDM modulation scheme.
FIG. 3 shows a configuration example of a receiving device (receiver) of a data transmission device adopting the OFDM modulation method.

図4には、OFDM変調信号のシンボルの構成例を示してある。
図5(a)には、OFDM変調信号のフレームの構成例及びフレームに含まれる同期シンボルの構成例を示してあり、図5(b)には、1シンボル分だけタイミングがずれたフレームの構成例を示してあり、図5(c)には、これら2つのフレーム間におけるシンボル毎についての位相差の加算平均結果を示してある。
FIG. 4 shows a configuration example of symbols of the OFDM modulation signal.
FIG. 5A shows an example of a frame structure of an OFDM modulated signal and an example of a synchronization symbol included in the frame. FIG. 5B shows a frame structure whose timing is shifted by one symbol. An example is shown, and FIG. 5C shows the result of adding and averaging the phase difference for each symbol between these two frames.

OFDM変調波の1シンボルは、図4に示されるように、有効シンボルとガードインターバルとから構成されている。ガードインターバルは、有効シンボルの一部の波形を複写したものであり、有効シンボルの先頭に付加することでマルチパスの影響を軽減する効果が得られる。有効シンボルとガードインターバルを合わせた1つの単位をシンボルと呼ぶ。更に、シンボルは、例えば、894シンボルと同期シンボルである6シンボルとを合わせた計900シンボルで、フレームと呼ばれるストリームの単位を構成する。   As shown in FIG. 4, one symbol of the OFDM modulated wave is composed of an effective symbol and a guard interval. The guard interval is a copy of the waveform of a part of the effective symbol, and an effect of reducing the influence of multipath can be obtained by adding it to the head of the effective symbol. One unit that combines the effective symbol and the guard interval is called a symbol. Further, for example, a total of 900 symbols including 894 symbols and 6 symbols as synchronization symbols constitutes a stream unit called a frame.

OFDM変調方式による1フレームは、図5(a)に示されるように、6シンボル分の同期シンボルと、894シンボル分のデータ(DATA)シンボルから構成される。また、例えば、同様な構成を有する複数のフレームが連続して伝送される。
同期シンボルは、無信号部分であるNULL(ヌル)のシンボルと、チャンネルの中心周波数を出力するCWのシンボルと、RFスペクトラム上で最も低いキャリア周波数から最も高いキャリア周波数にかけて連続的にスイープするSWEEPのシンボルと、差動復号するための基準となる3シンボル分のREFのシンボルから構成される。
As shown in FIG. 5A, one frame according to the OFDM modulation scheme is composed of 6 symbols of synchronization symbols and 894 symbols of data (DATA) symbols. Further, for example, a plurality of frames having the same configuration are continuously transmitted.
The synchronization symbol includes a null symbol that is a no-signal part, a CW symbol that outputs the center frequency of the channel, and a SWEEP that sweeps continuously from the lowest carrier frequency to the highest carrier frequency on the RF spectrum. It is composed of a symbol and three REF symbols serving as a reference for differential decoding.

ここで、NULLシンボルは、実際には存在する雑音(ノイズ)を無視すれば、理論上は信号レベルがゼロ(0)である信号である。
また、CWシンボルは、中心周波数のみで構成されている信号であり、信号レベルが一定である。一例として、10KHz、20KHz、30KHz、40KHz、50KHzのそれぞれに、帯域幅が4KHzであるサブキャリアが存在するOFDM変調信号では、30KHzが中心周波数となる。
また、SWEEPシンボルとしては、本例では、1シンボルの中で、最低周波数から最高周波数まで連続的に変化する信号を用いたが、他の例として、1シンボルの中で、最高周波数から最低周波数に連続的に変化し、更に、最低周波数から最高周波数に連続的に変化する信号を用いることも可能である。
Here, a NULL symbol is a signal whose signal level is theoretically zero (0) if noise that actually exists is ignored.
A CW symbol is a signal composed only of the center frequency, and the signal level is constant. As an example, in the case of an OFDM modulation signal in which a subcarrier having a bandwidth of 4 KHz exists in each of 10 KHz, 20 KHz, 30 KHz, 40 KHz, and 50 KHz, 30 KHz is the center frequency.
In this example, a signal that continuously changes from the lowest frequency to the highest frequency in one symbol is used as the SWEEP symbol. However, as another example, the highest frequency to the lowest frequency in one symbol is used. It is also possible to use a signal that continuously changes to the highest frequency and further changes continuously from the lowest frequency to the highest frequency.

また、REFシンボルとしては、同一のシンボルが連続して3個並んでおり、それに続く最初のデータ(DATA)シンボルに対して、或る時点のシンボルと1つ前の時点のシンボルとの位相比較を行う差動検波の基準データとなる。なお、REFシンボルとしては、サブキャリア毎にそれぞれ固定のデータ(I成分、Q成分)が格納され、全体としては時間領域ではランダム波形に見える。
図5(a)に示されるように、本例では、NULLシンボルから1フレームが始まって最後のデータシンボルで当該1フレームが終了する。また、図5(a)にはシンボル毎に等間隔な時間t0、t1、t2、・・・、tm(例えば、mは900)を示してあり、t0とt1との間の時間間隔のように隣り合う時間間隔が1シンボルの時間の長さに相当し、また、t0とtmとの間の時間間隔が1フレームの時間の長さに相当する。
As the REF symbol, three identical symbols are arranged in succession, and a phase comparison between a symbol at a certain time point and a symbol at a previous time point is performed with respect to the first data (DATA) symbol that follows. This is the reference data for differential detection. As the REF symbol, fixed data (I component and Q component) is stored for each subcarrier, and the whole looks like a random waveform in the time domain.
As shown in FIG. 5A, in this example, one frame starts from a NULL symbol and the one frame ends with the last data symbol. Further, FIG. 5A shows time t0, t1, t2,..., Tm (for example, m is 900) equally spaced for each symbol, like the time interval between t0 and t1. A time interval adjacent to each other corresponds to a time length of one symbol, and a time interval between t0 and tm corresponds to a time length of one frame.

図2に示されるように、本例の送信装置は、符号化部31と、マッピング回路32と、逆高速フーリエ変換(IFFT:Inverse Fast Fourier Transformation)演算回路33と、ガード付加回路34と、同期シンボル挿入部35と、直交変調回路36と、D/A(Digital to Analog)変換部37と、アップコンバータ38と、アンテナ39を備えている。   As shown in FIG. 2, the transmission apparatus of this example includes an encoding unit 31, a mapping circuit 32, an inverse fast Fourier transform (IFFT) operation circuit 33, a guard addition circuit 34, a synchronization A symbol insertion unit 35, a quadrature modulation circuit 36, a D / A (Digital to Analog) conversion unit 37, an up converter 38, and an antenna 39 are provided.

本例の送信装置により行われる送信系の処理動作の一例を示す。
伝送するデータが符号化部31に入力される。符号化部31では、伝送時においてデータに誤りが生じても訂正できるように、畳み込み符号による誤り訂正符号化やタイムインターリーブ化などの信号処理を行う。マッピング回路32では、例えば各サブキャリア毎にDQPSK方式を用いて、符号化部31から出力された信号をI軸及びQ軸からなるI−Q平面上の所定点の情報へ変換(マッピング)する。IFFT演算回路33では、マッピング回路32から出力されたI軸及びQ軸の信号を逆フーリエ変換して時間軸の波形へ変換する。
An example of the processing operation of the transmission system performed by the transmission apparatus of this example is shown.
Data to be transmitted is input to the encoding unit 31. The encoding unit 31 performs signal processing such as error correction encoding using a convolutional code and time interleaving so that even if an error occurs in data during transmission. The mapping circuit 32 converts (maps) the signal output from the encoding unit 31 into information on a predetermined point on the IQ plane composed of the I axis and the Q axis by using, for example, the DQPSK method for each subcarrier. . The IFFT operation circuit 33 performs inverse Fourier transform on the I-axis and Q-axis signals output from the mapping circuit 32 to convert them into time-axis waveforms.

ガード付加回路34では、IFFT演算回路33から出力された信号について、有効シンボルにガードインターバル部分を付加してデータのシンボルを生成する。同期シンボル挿入部35では、ガード付加回路34から出力された信号について、同期シンボルを挿入してフレームのストリームを構成する。直交変調回路36では、同期シンボル挿入部35から出力された信号について、直交変調を行う。D/A変換部37では、直交変調回路36から出力された直交変調結果の信号をデジタル信号からアナログ信号へ変換する。アップコンバータ38では、D/A変換部37から出力された信号をより高い無線周波数(RF:Radio Frequency)の信号へ周波数変換(アップコンバート)する。アップコンバータ38から出力された信号がアンテナ39から無線により送信される。   The guard adding circuit 34 adds a guard interval part to a valid symbol for the signal output from the IFFT arithmetic circuit 33 to generate a data symbol. The synchronization symbol insertion unit 35 inserts a synchronization symbol for the signal output from the guard addition circuit 34 to form a frame stream. The quadrature modulation circuit 36 performs quadrature modulation on the signal output from the synchronization symbol insertion unit 35. The D / A converter 37 converts the signal of the quadrature modulation result output from the quadrature modulation circuit 36 from a digital signal to an analog signal. The up-converter 38 frequency-converts (up-converts) the signal output from the D / A conversion unit 37 into a signal with a higher radio frequency (RF). A signal output from the up-converter 38 is transmitted from the antenna 39 by radio.

図3に示されるように、本例の受信装置は、アンテナ41と、ダウンコンバータ42と、A/D(Analog to Digital)変換部43と、直交復調回路44と、高速フーリエ変換(FFT:Fast Fourier Transformation)演算回路45と、復調回路1と、復号化部46を備えている。   As shown in FIG. 3, the receiving apparatus of this example includes an antenna 41, a down converter 42, an A / D (Analog to Digital) conversion unit 43, an orthogonal demodulation circuit 44, and a fast Fourier transform (FFT: Fast). (Fourier Transformation) arithmetic circuit 45, demodulation circuit 1, and decoding unit 46.

本例の受信装置により行われる受信系の処理動作の一例を示す。
送信装置から無線により送信された信号がアンテナ41により受信される。ダウンコンバータ42では、アンテナ41により受信された無線周波数の信号をより低い中間周波数(IF:Intermediate Frequency)の信号へ周波数変換(ダウンコンバート)する。A/D変換部43では、ダウンコンバータ42から出力された信号をアナログ信号からデジタル信号へ変換する。直交復調回路44では、A/D変換部43から出力された信号について、直交復調を行って、ベースバンド信号であるI軸信号及びQ軸信号を生成する。
An example of the processing operation of the receiving system performed by the receiving apparatus of this example is shown.
A signal transmitted by radio from the transmission device is received by the antenna 41. The down converter 42 performs frequency conversion (down conversion) of the radio frequency signal received by the antenna 41 into a lower intermediate frequency (IF) signal. The A / D converter 43 converts the signal output from the down converter 42 from an analog signal to a digital signal. The quadrature demodulation circuit 44 performs quadrature demodulation on the signal output from the A / D converter 43 to generate an I-axis signal and a Q-axis signal that are baseband signals.

FFT演算回路45では、直交復調回路44から出力されたI軸及びQ軸の信号をフーリエ変換して周波数軸の波形へ変換する。復調回路1では、FFT演算回路45から出力された信号について、同期シンボル部分を削除して、データシンボルのみを復調する。復号化部46では、復調回路1から出力された復調結果の信号について、デインターリーブ化や誤り訂正などの信号処理を行う。   In the FFT operation circuit 45, the I-axis and Q-axis signals output from the quadrature demodulation circuit 44 are Fourier-transformed and converted into a frequency-axis waveform. In the demodulating circuit 1, the synchronization symbol portion is deleted from the signal output from the FFT computing circuit 45, and only the data symbol is demodulated. The decoding unit 46 performs signal processing such as deinterleaving and error correction on the demodulation result signal output from the demodulation circuit 1.

図1に示されるように、本例の復調回路1は、差動検波回路11と、加算平均回路12と、簡易絶対値回路13と、簡易絶対値回路14と、加算平均回路15と、閾値算出回路16と、閾値比較回路17と、保護回路18と、同期シンボル部分削除回路19と、判定回路20を備えている。
加算平均回路12は、I軸信号に関する加算器21及びフリップフロップ(FF)22と、Q軸信号に関する加算器23及びフリップフロップ(FF)24を有している。
加算平均回路15は、加算器25及びフリップフロップ(FF)26を有している。
As shown in FIG. 1, the demodulation circuit 1 of this example includes a differential detection circuit 11, an addition averaging circuit 12, a simple absolute value circuit 13, a simple absolute value circuit 14, an addition averaging circuit 15, and a threshold value. A calculation circuit 16, a threshold comparison circuit 17, a protection circuit 18, a synchronization symbol part deletion circuit 19, and a determination circuit 20 are provided.
The averaging circuit 12 includes an adder 21 and a flip-flop (FF) 22 related to the I-axis signal, and an adder 23 and a flip-flop (FF) 24 related to the Q-axis signal.
The averaging circuit 15 includes an adder 25 and a flip-flop (FF) 26.

本例の復調回路1により行われる動作の一例を示す。なお、シンボル毎の同期は取れているとする。
差動検波回路11には、FFT演算回路45によりフーリエ変換された直交復調信号のI軸信号及びQ軸信号が入力される。
本例では、FFT演算回路45によりOFDM変調方式の各サブキャリアの周波数毎にI軸信号及びQ軸信号が取得されており、復調回路1では、例えば、時分割によりこれら各サブキャリア毎に信号処理を行って、各サブキャリア毎にDQPSK方式に対応した復調を行う。
An example of the operation performed by the demodulation circuit 1 of this example is shown. It is assumed that each symbol is synchronized.
The differential detection circuit 11 receives the I-axis signal and the Q-axis signal of the quadrature demodulated signal Fourier-transformed by the FFT operation circuit 45.
In this example, the I-axis signal and the Q-axis signal are acquired for each frequency of each subcarrier of the OFDM modulation scheme by the FFT operation circuit 45. In the demodulation circuit 1, for example, a signal for each of these subcarriers is obtained by time division. Processing is performed and demodulation corresponding to the DQPSK system is performed for each subcarrier.

差動検波回路11では、FFT演算回路45から入力された複素信号(I軸信号及びQ軸信号)について、各サブキャリア毎に且つ各シンボル毎に、現在のシンボルのデータと1シンボル前のデータとの位相差を検出する差動検波の処理を行い、その結果を加算平均回路12と簡易絶対値回路14と同期シンボル部分削除回路19へ出力する。差動検波の結果は、例えば、現在のシンボルのIQデータに対して1シンボル前のIQデータの複素共役を複素乗算することにより得られる。
ここで、複数のサブキャリアについて、現在のシンボルのデータと1シンボル前のデータとが一致する場合には、その差動検波の結果は位相回転成分がゼロとなってI軸上の一点に集中する。一方、複数のサブキャリアについて、現在のシンボルのデータと1シンボル前のデータとが異なる場合には、その差動検波の結果は例えば±I軸上及び±Q軸上に平均的に分散する。
In the differential detection circuit 11, with respect to the complex signal (I-axis signal and Q-axis signal) input from the FFT operation circuit 45, data of the current symbol and data of the previous symbol for each subcarrier and for each symbol. The differential detection process for detecting the phase difference between them and the result is output to the averaging circuit 12, the simple absolute value circuit 14, and the synchronous symbol part deletion circuit 19. The result of differential detection is obtained by, for example, multiplying the IQ data of the current symbol by the complex conjugate of the IQ data one symbol before.
Here, for the plurality of subcarriers, when the current symbol data and the data one symbol before match, the differential detection result is zero in the phase rotation component and concentrated on one point on the I axis. To do. On the other hand, when the current symbol data and the data one symbol before differ for a plurality of subcarriers, the differential detection results are dispersed on the ± I axis and the ± Q axis, for example.

具体的に、図5(a)に示される本例のフレーム構成では、同期シンボルに含まれる2番目のREFシンボルと3番目のREFシンボルについては、それぞれ、1シンボル前が同一のREFシンボルであるため、その差動検波の結果はI軸上の一点に集中する。
一方、同期シンボルに含まれるNULLシンボルやCWシンボルやSWEEPシンボルや1番目のREFシンボルについては、それぞれ、1シンボル前が異なるシンボルであり、その差動検波の結果は±I軸上及び±Q軸上に平均的に分散する。また、データ(DATA)シンボルについては、伝送されるデータに応じて通常はランダムに変化するため、その差動検波の結果は±I軸上及び±Q軸上に平均的に分散する。
Specifically, in the frame configuration of this example shown in FIG. 5A, for the second REF symbol and the third REF symbol included in the synchronization symbol, one symbol before is the same REF symbol. Therefore, the result of the differential detection is concentrated on one point on the I axis.
On the other hand, the NULL symbol, CW symbol, SWEEP symbol, and first REF symbol included in the synchronization symbol are different symbols one symbol before, and the differential detection results are on the ± I axis and the ± Q axis. Disperse on average over. Since the data (DATA) symbol usually changes randomly according to the data to be transmitted, the differential detection result is dispersed on the ± I axis and the ± Q axis on average.

加算平均回路12では、差動検波回路11から入力された差動検波結果のI軸信号及びフリップフロップ22からの出力信号を加算器21により加算して、当該加算信号を当該フリップフロップ22に入力することにより、当該I軸信号を累積的に加算する。また、本例では、フリップフロップ22などにおいて、このような累積加算結果を加算した数などにより除算して平均化して、加算平均結果とする。本例では、復調回路1の内部或いは外部の処理部からシンボル毎のタイミングでリセット信号がフリップフロップ22に入力されて、各シンボル毎のタイミングで加算平均結果がゼロにリセットされることで、各シンボル毎における複数のサブキャリアについてのI軸信号の加算平均結果がフリップフロップ22から簡易絶対値回路13へ出力される。
同様に、加算平均回路12では、加算器23とフリップフロップ24及びシンボル毎のリセット信号を用いて、各シンボル毎における複数のサブキャリアについてのQ軸信号の加算平均結果が算出されてフリップフロップ24から簡易絶対値回路13へ出力される。
In the averaging circuit 12, the I-axis signal of the differential detection result input from the differential detection circuit 11 and the output signal from the flip-flop 22 are added by the adder 21, and the added signal is input to the flip-flop 22. As a result, the I-axis signals are cumulatively added. Further, in this example, the flip-flop 22 or the like divides and averages such cumulative addition results by the added number or the like to obtain an addition average result. In this example, a reset signal is input to the flip-flop 22 from the internal or external processing unit of the demodulation circuit 1 at a timing for each symbol, and the addition average result is reset to zero at the timing for each symbol. The addition average result of the I-axis signals for a plurality of subcarriers for each symbol is output from the flip-flop 22 to the simple absolute value circuit 13.
Similarly, the averaging circuit 12 uses the adder 23, the flip-flop 24, and the reset signal for each symbol to calculate the addition average result of the Q-axis signals for a plurality of subcarriers for each symbol, and the flip-flop 24. To the simple absolute value circuit 13.

ここで、加算平均回路12では、1シンボル期間毎に、全てのサブキャリアについてI軸信号及びQ軸信号をそれぞれ加算平均する。この場合、同期シンボルに含まれる2番目のREFシンボルと3番目のREFシンボルについては、それぞれ、各サブキャリアについて差動検波の結果がI軸上の一点に集中することから、例えばI軸成分について加算平均結果がゼロ(0)ではなく一定値或いは比較的大きい値になり、Q軸成分について加算平均結果がゼロ(0)或いはゼロに近い値になる。一方、同期シンボルに含まれるNULLシンボルやCWシンボルやSWEEPシンボルや1番目のREFシンボル、或いは、データ(DATA)シンボルについては、各サブキャリアについて差動検波の結果が±I軸上及び±Q軸上に平均的に分散することから、例えばI軸成分及びQ軸成分について加算平均結果がゼロ(0)或いはゼロに近い値になる。   Here, the averaging circuit 12 adds and averages the I-axis signal and the Q-axis signal for all subcarriers for each symbol period. In this case, for the second REF symbol and the third REF symbol included in the synchronization symbol, the results of differential detection for each subcarrier are concentrated on one point on the I axis. The addition average result is not zero (0) but a constant value or a relatively large value, and the addition average result for the Q-axis component is zero (0) or a value close to zero. On the other hand, for the NULL symbol, CW symbol, SWEEP symbol, first REF symbol, or data (DATA) symbol included in the synchronization symbol, the differential detection results for each subcarrier are on the ± I axis and the ± Q axis. Since the dispersion is averaged upward, for example, the addition average result for the I-axis component and the Q-axis component becomes zero (0) or a value close to zero.

簡易絶対値回路13では、加算平均回路12から入力されたI軸信号の加算平均結果I1及びQ軸信号の加算平均結果Q1について、それぞれの絶対値を加算した値(|I1|+|Q1|)を簡易絶対値として演算し、当該簡易絶対値を閾値比較回路17へ出力する。
また、簡易絶対値回路14では、差動検波回路11から入力されたI軸信号I2及びQ軸信号Q2について、それぞれの絶対値を加算した値(|I2|+|Q2|)を簡易絶対値として演算し、当該簡易絶対値を加算平均回路15へ出力する。
ここで、本例では、簡易化した構成例として、簡易絶対値回路13や簡易絶対値回路14により、I軸成分IとQ軸成分Qとのそれぞれの絶対値の和(|I|+|Q|)を求めたが、他の構成例として、I軸成分Iの2乗値とQ軸成分Qの2乗値との和の平方根{sqrt(I+Q)}を演算する構成が用いられてもよい。
The simple absolute value circuit 13 adds the absolute values of the addition average result I1 of the I-axis signal and the addition average result Q1 of the Q-axis signal input from the addition average circuit 12 (| I1 | + | Q1 | ) As a simple absolute value, and the simple absolute value is output to the threshold value comparison circuit 17.
In the simple absolute value circuit 14, a value obtained by adding the absolute values of the I-axis signal I2 and the Q-axis signal Q2 input from the differential detection circuit 11 (| I2 | + | Q2 |) is a simple absolute value. And the simple absolute value is output to the averaging circuit 15.
Here, in this example, as a simplified configuration example, the sum of the absolute values of the I-axis component I and the Q-axis component Q (| I | + |) by the simple absolute value circuit 13 and the simple absolute value circuit 14. Q |) has been obtained, but as another configuration example, a configuration for calculating the square root {sqrt (I 2 + Q 2 )} of the sum of the square value of the I-axis component I and the square value of the Q-axis component Q is provided. May be used.

加算平均回路15では、本例では、加算平均回路12によるI軸信号(Q軸信号についても同様)についての加算平均処理と同様な処理が行われ、具体的には、加算器25とフリップフロップ26及びシンボル毎のリセット信号を用いて、各シンボル毎における複数のサブキャリアについての簡易絶対値信号の加算平均結果が算出されてフリップフロップ26から閾値算出回路16へ出力される。
閾値算出回路16では、加算平均回路15から入力された加算平均結果の信号に対して例えば(1/4)を乗算し、当該乗算結果を閾値の信号として閾値比較回路17へ出力する。
In this example, the addition averaging circuit 15 performs the same process as the addition averaging process for the I-axis signal (the same applies to the Q-axis signal) by the addition averaging circuit 12, and more specifically, the adder 25 and the flip-flop 26 and the reset signal for each symbol are used to calculate the addition average result of the simple absolute value signals for a plurality of subcarriers for each symbol and output the result from the flip-flop 26 to the threshold value calculation circuit 16.
The threshold calculation circuit 16 multiplies the signal of the addition average result input from the addition average circuit 15 by, for example, (1/4), and outputs the multiplication result to the threshold comparison circuit 17 as a threshold signal.

ここで、簡易絶対値回路14及び加算平均回路15の系では、まず信号の大きさである簡易絶対値を求めてから加算平均していることから、図5(a)に示される本例のフレーム構成において、全てのシンボルについて、加算平均結果が同一の値或いは近い値になる。このため、閾値算出回路16により算出される閾値についても、全てのシンボルについて、同一の値或いは近い値になる。
なお、本例では、加算平均結果の値を(1/4)倍した値を閾値として決定したが、必ずしも(1/4)倍に限られず、システムや使用環境などに応じて閾値を求めるための倍率を(1/3)倍や(1/5)倍などに変更することも可能である。また、他の構成例として、所定の閾値を予め設定しておくような構成が用いられてもよい。
Here, in the system of the simple absolute value circuit 14 and the addition averaging circuit 15, since the simple absolute value which is the magnitude of the signal is first obtained and then the averaging is performed, the present example shown in FIG. In the frame configuration, the addition average result is the same value or close value for all symbols. For this reason, the threshold value calculated by the threshold value calculation circuit 16 is the same value or close value for all symbols.
In this example, the value obtained by multiplying the value of the addition average result by (1/4) is determined as the threshold value. However, the threshold value is not necessarily limited to (1/4) times. Can be changed to (1/3) times or (1/5) times. As another configuration example, a configuration in which a predetermined threshold is set in advance may be used.

閾値比較回路17では、各シンボル毎に、簡易絶対値回路13から入力された簡易絶対値と閾値算出回路16から入力された閾値との大小を比較して、当該簡易絶対値が当該閾値を超えるか否かを判定した結果を保護回路18へ出力する。
保護回路18では、閾値比較回路17から入力された判定結果に基づいてフレームの開始点を検出(例えば、推定的に検出)し、フレームの開始点を示すパルスFSTを生成して同期シンボル部分削除回路19へ出力する。
The threshold comparison circuit 17 compares the simple absolute value input from the simple absolute value circuit 13 and the threshold input from the threshold calculation circuit 16 for each symbol, and the simple absolute value exceeds the threshold. The result of determining whether or not is output to the protection circuit 18.
The protection circuit 18 detects the frame start point (for example, detectively) based on the determination result input from the threshold comparison circuit 17, generates a pulse FST indicating the frame start point, and deletes the synchronization symbol portion. Output to the circuit 19.

ここで、閾値算出回路16から出力される閾値は、全てのシンボルについて同程度の大きさである。一方、簡易絶対値回路13から出力される簡易絶対値は、同期シンボルに含まれる2番目のREFシンボルと3番目のREFシンボルについては閾値より大きくなり、他のシンボルについてはゼロ(0)程度となり閾値を超えない。このため、閾値比較回路17では、これら2個のREFシンボルのタイミングでピークを検出することができ、保護回路18では、これら2個のREFシンボルの位置(タイミング)に基づいて、フレームの位置を検出することができる。
なお、図5(c)には、図5(a)に示される各シンボルと図5(b)に示される1シンボル前の各シンボルとの位相差(差動検波の結果)を加算平均した結果の大きさの一例を示してある。
Here, the threshold value output from the threshold value calculation circuit 16 is about the same size for all symbols. On the other hand, the simple absolute value output from the simple absolute value circuit 13 is larger than the threshold for the second REF symbol and the third REF symbol included in the synchronization symbol, and is about zero (0) for the other symbols. The threshold is not exceeded. Therefore, the threshold comparison circuit 17 can detect a peak at the timing of these two REF symbols, and the protection circuit 18 determines the frame position based on the positions (timing) of these two REF symbols. Can be detected.
In FIG. 5C, the phase difference (result of differential detection) between each symbol shown in FIG. 5A and the symbol one symbol before shown in FIG. 5B is added and averaged. An example of the magnitude of the result is shown.

ここで、本例では、保護回路18によりフレームの位置を検出する構成としたが、例えば、閾値比較回路17にフレームの位置を検出してパルスFSTを生成及び出力する機能を備えてもよく、この場合、保護回路18を省略することも可能である。
また、本例では、2個のREFシンボルの位置に基づいてフレームの位置を検出したが、他の構成例として、これら2個のREFシンボルのうちのいずれか1個のみ(先の方、又は、後の方)の位置に基づいてフレームの位置を検出する構成とすることも可能である。
In this example, the protection circuit 18 detects the frame position. However, for example, the threshold comparison circuit 17 may have a function of detecting the frame position and generating and outputting the pulse FST. In this case, the protection circuit 18 can be omitted.
In this example, the position of the frame is detected based on the positions of the two REF symbols. However, as another configuration example, only one of these two REF symbols (the former or It is also possible to adopt a configuration in which the position of the frame is detected based on the later position.

保護回路18では、前段保護の処理及び後段保護の処理を行うことで、フレームの位置を示すパルスFSTの信頼性を確保する。前段保護の処理では、フレームの位置の同期が取れていないときに、所定の回数(例えば、3回のフレーム分)について連続的に、閾値比較回路17において閾値を超えるピークが検出された場合にパルスFSTを出力することとし、同期取得が所定の回数連続しない場合にはパルスFSTを出力しないこととする。また、後段保護の処理では、フレームの同期が取れているときに、所定の回数(例えば、3回のフレーム分)について連続的に、閾値比較回路17において閾値を超えるピークが検出されなかった場合にパルスFSTを出力することを停止し、同期外れが所定の回数連続しない場合には前回求めたフレーム位置のタイミングで周期的にパルスFSTを出力し続けることとする。   The protection circuit 18 ensures the reliability of the pulse FST indicating the frame position by performing the pre-stage protection process and the post-stage protection process. In the pre-stage protection process, when the frame position is not synchronized, a peak exceeding the threshold value is detected in the threshold comparison circuit 17 continuously for a predetermined number of times (for example, three frames). The pulse FST is output, and the pulse FST is not output when the synchronization acquisition does not continue for a predetermined number of times. In the post-protection processing, when the frames are synchronized, the threshold comparison circuit 17 does not detect a peak exceeding the threshold continuously for a predetermined number of times (for example, three frames). In this case, the output of the pulse FST is stopped, and if the loss of synchronization does not continue for a predetermined number of times, the pulse FST is continuously output periodically at the timing of the previously determined frame position.

同期シンボル部分削除回路19では、保護回路18から入力されたパルスFSTのタイミングに基づいて、差動検波回路11から入力された差動検波結果の複素信号(I軸信号及びQ軸信号)から同期シンボルの部分を削除し、これにより得られたデータ部分の信号(データシンボルのみの信号)を判定回路20へ出力する。
判定回路20では、同期シンボル部分削除回路19から入力されたデータシンボルの信号について、例えばDQPSK方式に応じて、現在のシンボルと1つ前のシンボルとの位相差に対応する0或いは1からなるビットのデータへ変換し、得られたデータを復調結果として復号化部46へ出力する。なお、このような判定は、例えば、時分割により、各サブキャリア毎及び各シンボル毎に行われる。
The synchronous symbol part deletion circuit 19 is synchronized with the complex signal (I-axis signal and Q-axis signal) of the differential detection result input from the differential detection circuit 11 based on the timing of the pulse FST input from the protection circuit 18. The symbol portion is deleted, and the signal of the data portion thus obtained (signal of only the data symbol) is output to the determination circuit 20.
In the determination circuit 20, for the data symbol signal input from the synchronization symbol partial deletion circuit 19, a bit consisting of 0 or 1 corresponding to the phase difference between the current symbol and the previous symbol, for example, according to the DQPSK system The obtained data is output to the decoding unit 46 as a demodulation result. Such a determination is performed for each subcarrier and each symbol, for example, by time division.

以上のように、本例の受信装置では、OFDM変調方式により、各サブキャリア毎にDQPSK方式を用いて変調されて、数種類の同期シンボルと複数のデータシンボルから構成されたフレームの信号を受信して処理するに際して、同期シンボル部分を差動検波して、当該差動検波の結果を加算平均した結果に基づいてフレームの位置を検出する。具体的には、差動検波を行い、当該差動検波の結果を加算平均するとともに、当該差動検波の結果に基づいて閾値を算出し、当該差動検波の結果の加算平均結果と当該閾値に基づいてピークの位置を検出し、当該ピークの位置に基づいてフレームの位置を検出する。   As described above, the receiving apparatus of the present example receives a signal of a frame composed of several types of synchronization symbols and a plurality of data symbols modulated by the DQPSK method for each subcarrier by the OFDM modulation method. In the processing, the synchronous symbol portion is differentially detected, and the position of the frame is detected based on the result of averaging the differential detection results. Specifically, differential detection is performed, the result of the differential detection is added and averaged, and a threshold is calculated based on the result of the differential detection, and the result of the addition of the differential detection and the threshold are calculated. The position of the peak is detected based on, and the position of the frame is detected based on the position of the peak.

従って、本例の受信装置では、同期シンボル部分を差動検波して加算平均を行い、同一の信号(同一のデータ)が繰り返される複数個のREFシンボルの位置にだけ大きなピークを検出し、当該ピークの位置に基づいてフレームの位置を検出することにより、フレームの位置を精度よく検出することができる。また、本例の構成では、例えば、図7に示されるようなフレーム検出回路51の構成と比べて、SWEEPシンボルパターンを格納するためのSWEEPパターンメモリ62や相関演算を行うためのSWEEP相関器63が必要ないため、回路規模を大幅に縮小することができ、装置の簡易化や低価格化を実現することができる。   Therefore, in the receiving apparatus of this example, the synchronous symbol portion is differentially detected and added and averaged, and a large peak is detected only at the positions of a plurality of REF symbols where the same signal (same data) is repeated. By detecting the position of the frame based on the peak position, the position of the frame can be detected with high accuracy. Further, in the configuration of this example, compared with the configuration of the frame detection circuit 51 as shown in FIG. 7, for example, the SWEEP pattern memory 62 for storing the SWEEP symbol pattern and the SWEEP correlator 63 for performing the correlation calculation are used. Therefore, the circuit scale can be greatly reduced, and simplification and cost reduction of the apparatus can be realized.

ここで、本例では、復調回路1に、フレームの位置を検出するフレーム検出機能及びデータシンボルを復調する復調機能を備えたが、他の構成例として、フレーム検出機能と復調機能とを別個な処理部に備えて構成するようなことも可能である。
また、本例では、フレームに含まれる同期シンボル部分において、同一のシンボルであるREFシンボルが3個連続して並ぶ規格を例として説明したが、例えば、同一のシンボルが2個以上連続して並んでいれば、閾値比較回路17で1箇所以上のピークが検出されるため、本例と同様な構成を適用することが可能である。
Here, in this example, the demodulation circuit 1 is provided with a frame detection function for detecting the position of the frame and a demodulation function for demodulating the data symbols. However, as another configuration example, the frame detection function and the demodulation function are separately provided. It is also possible to arrange for the processing unit.
Further, in this example, a description has been given by taking as an example a standard in which three REF symbols, which are the same symbol, are arranged in the synchronization symbol portion included in the frame, but for example, two or more identical symbols are arranged in succession. In this case, since the threshold value comparison circuit 17 detects one or more peaks, the same configuration as in this example can be applied.

なお、本例では、差動符号化方式としてDQPSK方式が用いられており、同期シンボル部において2個以上連続して配置される同一のシンボルとしてREFシンボルが用いられている。
また、本例の受信装置に備えられた復調回路1では、差動検波回路11の機能により差動検波手段が構成されており、加算平均回路12の機能や簡易絶対値回路13の機能により大きさ検出手段が構成されており、簡易絶対値回路14の機能や加算平均回路15の機能や閾値算出回路16の機能により閾値生成手段が構成されており、閾値比較回路17の機能によりタイミング検出手段が構成されており、保護回路18の機能によりフレームタイミング検出手段が構成されており、同期シンボル部分削除回路19の機能により同期シンボル部削除手段が構成されており、判定回路20の機能により判定手段が構成されている。
In this example, the DQPSK method is used as the differential encoding method, and the REF symbol is used as the same symbol that is consecutively arranged in the synchronization symbol portion.
Further, in the demodulation circuit 1 provided in the receiving apparatus of this example, the differential detection means is configured by the function of the differential detection circuit 11, and is larger by the function of the averaging circuit 12 and the function of the simple absolute value circuit 13. The threshold value generating means is configured by the function of the simple absolute value circuit 14, the function of the addition averaging circuit 15, and the function of the threshold value calculating circuit 16, and the function of the threshold value comparing circuit 17 is used for timing detection means. The frame timing detection means is constituted by the function of the protection circuit 18, the synchronization symbol part deletion means is constituted by the function of the synchronization symbol part deletion circuit 19, and the judgment means is constituted by the function of the judgment circuit 20. Is configured.

ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Here, the configuration of the system and apparatus according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used. The present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. It is also possible to provide various devices and systems.
The application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
In addition, as various processes performed in the system and apparatus according to the present invention, for example, the processor executes a control program stored in a ROM (Read Only Memory) in hardware resources including a processor and a memory. A controlled configuration may be used, and for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
The present invention can also be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the control program, and the program (itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.

本発明の一実施例に係る復調回路の構成例を示す図である。It is a figure which shows the structural example of the demodulation circuit which concerns on one Example of this invention. 本発明の一実施例に係る送信装置の構成例を示す図である。It is a figure which shows the structural example of the transmitter which concerns on one Example of this invention. 本発明の一実施例に係る受信装置の構成例を示す図である。It is a figure which shows the structural example of the receiver which concerns on one Example of this invention. OFDM変調信号のシンボルの構成例を示す図である。It is a figure which shows the structural example of the symbol of an OFDM modulation signal. フレームの構成例及び同期シンボルの構成例を示す図である。It is a figure which shows the structural example of a flame | frame, and the structural example of a synchronization symbol. 受信装置の構成例を示す図である。It is a figure which shows the structural example of a receiver. フレーム検出回路の構成例を示す図である。It is a figure which shows the structural example of a flame | frame detection circuit.

符号の説明Explanation of symbols

1、52・・復調回路、 11・・差動検波回路、 12、15・・加算平均回路、 13、14・・簡易絶対値回路、 16・・閾値算出回路、 17・・閾値比較回路、 18・・保護回路、 19・・同期シンボル部分削除回路、 20・・判定回路、 21、23、25・・加算器、 22、24、26・・フリップフロップ、 31・・符号化部、 32・・マッピング部、 33・・IFFT演算回路、 34・・ガード付加回路、 35・・同期シンボル挿入部、 36・・直交変調回路、 37・・D/A変換部、 38・・アップコンバータ、 39、41・・アンテナ、 42・・ダウンコンバータ、 43・・A/D変換部、 44・・直交復調回路、 45・・FFT演算回路、 46・・復号化部、 51・・フレーム検出回路、 61・・NULL終了検出器、 62・・SWEEPパターンメモリ、 63・・SWEEP相関器、 64・・フレームカウンタ、   1, 52 .. Demodulation circuit 11.. Differential detection circuit 12, 15 .. Addition averaging circuit 13, 14... Simple absolute value circuit 16... Threshold calculation circuit 17. ..Protection circuit 19 ..Synchronization symbol part deletion circuit 20 ..Judgment circuit 21, 23, 25 ..Adder 22, 24, 26 ..Flip flop 31 ..Encoding unit 32. Mapping unit 33.. IFFT arithmetic circuit 34.. Guard addition circuit 35.. Synchronization symbol insertion unit 36.. Quadrature modulation circuit 37.. D / A conversion unit 38. ..Antenna, 42 ... Down converter, 43 ... A / D converter, 44 ... Orthogonal demodulator, 45 ... FFT arithmetic circuit, 46 ... Decoder, 51 ... Frame detection circuit, 61 ... NULL end detector 62 ... SWEEP pattern memory 63 ... SWEEP correlator 64 ... Frame counter

Claims (5)

OFDM変調方式により変調された信号を受信する受信装置において、
前記OFDM変調方式による変調信号は、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されており、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されており、
当該受信装置は、前記受信信号をシンボル毎に各サブキャリア毎に差動検波する差動検波手段と、
前記差動検波手段による差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算又は加算平均して、当該加算結果又は当該加算平均結果の大きさを検出する大きさ検出手段と、
前記大きさ検出手段により検出される大きさが所定の閾値以上となる又は所定の閾値を超えるタイミングを検出するタイミング検出手段と、
前記タイミング検出手段により検出されるタイミングに基づいてフレームのタイミングを検出するフレームタイミング検出手段と、を備えた、
ことを特徴とする受信装置。
In a receiving apparatus that receives a signal modulated by an OFDM modulation scheme,
The modulation signal according to the OFDM modulation scheme is modulated by a differential encoding scheme for each subcarrier for a plurality of subcarriers, and includes a synchronization symbol portion including two or more consecutive identical symbols. It is formed in a frame composed of data symbol parts,
The receiving apparatus includes differential detection means for differentially detecting the received signal for each subcarrier for each symbol;
Each of the I-axis signal and the Q-axis signal as a result of differential detection by the differential detection means is added or averaged for each of the plurality of subcarriers for each symbol, and the magnitude of the addition result or the addition average result is obtained. A size detecting means for detecting;
Timing detection means for detecting timing at which the size detected by the size detection means is equal to or greater than a predetermined threshold or exceeds a predetermined threshold;
Frame timing detection means for detecting the timing of the frame based on the timing detected by the timing detection means,
A receiving apparatus.
請求項1に記載の受信装置において、
前記差動検波手段による差動検波の結果に基づいて前記所定の閾値を生成する閾値生成手段と、
前記フレームタイミング検出手段により検出されるフレームのタイミングに基づいて前記差動検波手段による差動検波の結果から前記同期シンボル部を削除する同期シンボル部削除手段と、
前記同期シンボル部削除手段により同期シンボル部が削除された結果であるデータシンボル部を判定して復調結果とする判定手段と、
を備えたことを特徴とする受信装置。
The receiving device according to claim 1,
Threshold generation means for generating the predetermined threshold based on the result of differential detection by the differential detection means;
Synchronization symbol part deleting means for deleting the synchronization symbol part from the result of differential detection by the differential detection means based on the timing of the frame detected by the frame timing detection means;
A determination unit that determines a data symbol part that is a result of deletion of the synchronization symbol part by the synchronization symbol part deletion unit and sets it as a demodulation result;
A receiving apparatus comprising:
OFDM変調方式により変調された信号を送信側の装置から受信側の装置へ伝送する伝送システムにおいて、
前記OFDM変調方式による変調信号は、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されており、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されており、
前記受信側の装置は、前記受信信号をシンボル毎に各サブキャリア毎に差動検波する差動検波手段と、
前記差動検波手段による差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算又は加算平均して、当該加算結果又は当該加算平均結果の大きさを検出する大きさ検出手段と、
前記大きさ検出手段により検出される大きさが所定の閾値以上となる又は所定の閾値を超えるタイミングを検出するタイミング検出手段と、
前記タイミング検出手段により検出されるタイミングに基づいてフレームのタイミングを検出するフレームタイミング検出手段と、を備えた、
ことを特徴とする伝送システム。
In a transmission system for transmitting a signal modulated by an OFDM modulation method from a transmission-side device to a reception-side device,
The modulation signal according to the OFDM modulation scheme is modulated by a differential encoding scheme for each subcarrier for a plurality of subcarriers, and includes a synchronization symbol portion including two or more consecutive identical symbols. It is formed in a frame composed of data symbol parts,
The reception-side device includes differential detection means for differentially detecting the received signal for each subcarrier for each symbol;
Each of the I-axis signal and the Q-axis signal as a result of differential detection by the differential detection means is added or averaged for each of the plurality of subcarriers for each symbol, and the magnitude of the addition result or the addition average result is obtained. A size detecting means for detecting;
Timing detection means for detecting timing at which the size detected by the size detection means is equal to or greater than a predetermined threshold or exceeds a predetermined threshold;
Frame timing detection means for detecting the timing of the frame based on the timing detected by the timing detection means,
A transmission system characterized by that.
請求項3に記載の伝送システムにおいて、
前記受信側の装置は、前記差動検波手段による差動検波の結果に基づいて前記所定の閾値を生成する閾値生成手段と、
前記フレームタイミング検出手段により検出されるフレームのタイミングに基づいて前記差動検波手段による差動検波の結果から前記同期シンボル部を削除する同期シンボル部削除手段と、
前記同期シンボル部削除手段により同期シンボル部が削除された結果であるデータシンボル部を判定して復調結果とする判定手段と、を備えた、
ことを特徴とする伝送システム。
The transmission system according to claim 3,
The reception-side device includes threshold generation means for generating the predetermined threshold based on a result of differential detection by the differential detection means;
Synchronization symbol part deleting means for deleting the synchronization symbol part from the result of differential detection by the differential detection means based on the timing of the frame detected by the frame timing detection means;
A determination unit that determines a data symbol part that is a result of deletion of the synchronization symbol part by the synchronization symbol part deletion unit and sets it as a demodulation result;
A transmission system characterized by that.
OFDM変調方式により変調された信号を受信する受信装置における受信方法において、
前記OFDM変調方式による変調信号は、複数のサブキャリアについて各サブキャリア毎に差動符号化方式により変調されており、同一のシンボルが2個以上連続して配置されたものを含む同期シンボル部とデータシンボル部から構成されるフレームに形成されており、
当該受信装置は、前記受信信号をシンボル毎に各サブキャリア毎に差動検波し、当該差動検波の結果のI軸信号及びQ軸信号のそれぞれをシンボル毎に前記複数のサブキャリアについて加算又は加算平均して、当該加算結果又は当該加算平均結果の大きさを検出し、当該検出した大きさが所定の閾値以上となる又は所定の閾値を超えるタイミングを検出し、当該検出したタイミングに基づいてフレームのタイミングを検出する、
ことを特徴とする受信方法。
In a receiving method in a receiving apparatus that receives a signal modulated by an OFDM modulation method,
The modulation signal according to the OFDM modulation scheme is modulated by a differential encoding scheme for each subcarrier for a plurality of subcarriers, and includes a synchronization symbol portion including two or more consecutive identical symbols. It is formed in a frame composed of data symbol parts,
The receiving apparatus differentially detects the received signal for each subcarrier for each symbol, and adds each of the I-axis signal and the Q-axis signal as a result of the differential detection for each of the plurality of subcarriers for each symbol. Addition averaging is performed to detect the addition result or the magnitude of the addition average result, detect a timing at which the detected magnitude is equal to or greater than a predetermined threshold or exceeds a predetermined threshold, and based on the detected timing Detect frame timing,
And a receiving method.
JP2005273754A 2005-09-21 2005-09-21 Reception device, transmission system, and reception method Active JP4546372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005273754A JP4546372B2 (en) 2005-09-21 2005-09-21 Reception device, transmission system, and reception method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005273754A JP4546372B2 (en) 2005-09-21 2005-09-21 Reception device, transmission system, and reception method

Publications (2)

Publication Number Publication Date
JP2007088713A true JP2007088713A (en) 2007-04-05
JP4546372B2 JP4546372B2 (en) 2010-09-15

Family

ID=37975269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005273754A Active JP4546372B2 (en) 2005-09-21 2005-09-21 Reception device, transmission system, and reception method

Country Status (1)

Country Link
JP (1) JP4546372B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035903A1 (en) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. Base station device in multi-carrier transmission, mobile station device, and cell search method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035903A1 (en) * 2004-09-30 2006-04-06 Matsushita Electric Industrial Co., Ltd. Base station device in multi-carrier transmission, mobile station device, and cell search method

Also Published As

Publication number Publication date
JP4546372B2 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
US11394592B2 (en) Transmitter and method of transmitting and receiver and method of detecting OFDM signals
US6720824B2 (en) Demodulation method and apparatus
JP5546358B2 (en) Data processing apparatus and data processing method
JP4419957B2 (en) WIRELESS COMMUNICATION SYSTEM, RECEIVING APPARATUS AND RECEIVING METHOD FOR Performing Multicarrier Transmission
US7664189B2 (en) OFDM demodulator, receiver, and method
US8744020B2 (en) Frequency offset estimation
JP2002511711A (en) Method and apparatus for fine frequency synchronization in a multi-carrier demodulation system
JP2008544626A (en) Receiver for receiving a multicarrier signal
US9621396B2 (en) Transmitter, receiver, and controlling methods thereof
TWI481220B (en) Estimating method for maximum channel delay and cyclic prefix (cp) averaging method in ofdm receiver
JP4295012B2 (en) Semiconductor integrated circuit and demodulator
KR20000068674A (en) Quadrature frequency division multiplexing demodulator
JP5055239B2 (en) OFDM demodulator
JP4546372B2 (en) Reception device, transmission system, and reception method
KR20100070377A (en) Synchronization in a broadcast ofdm system using time division multiplexed pilots
KR100429837B1 (en) Method and apparatus for synchronization of OFDM signals
JP3973332B2 (en) Digital modulation / demodulation synchronization system
JP3793534B2 (en) OFDM receiving apparatus and OFDM signal receiving method
JP5347720B2 (en) Demodulation circuit, demodulation method, and reception system
JP2005086552A (en) Mfsk receiving system
CN110235377A (en) Demodulator
JP2010278550A (en) Ofdm receiver
CN114079604B (en) Communication signal receiving method, device, computer equipment and storage medium
JP2004088662A (en) Symbol synchronization timing detecting method and apparatus for orthogonal multi-carrier signal transmission system
JP2001069113A (en) Multicarrier synchronous detecting circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4546372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140709

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250