JP2007081140A - Mos image sensor - Google Patents
Mos image sensor Download PDFInfo
- Publication number
- JP2007081140A JP2007081140A JP2005267153A JP2005267153A JP2007081140A JP 2007081140 A JP2007081140 A JP 2007081140A JP 2005267153 A JP2005267153 A JP 2005267153A JP 2005267153 A JP2005267153 A JP 2005267153A JP 2007081140 A JP2007081140 A JP 2007081140A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- mos image
- conductive polysilicon
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明はMOSイメージセンサに係り、特に、高品質の画像を撮像できるMOSイメージセンサに関する。 The present invention relates to a MOS image sensor, and more particularly to a MOS image sensor that can capture a high-quality image.
図15(a)は、複数のフォトダイオード(光電変換素子)が半導体基板表面の受光面(Image Area)上に正方格子配列されたCMOSイメージセンサの表面模式図であり、図15(b)は、その回路図である。図示するCMOSイメージセンサ1は、受光面2上に多数の単位画素3が配列形成されており、受光面2の脇に制御パルス生成回路4と垂直走査回路5が、受光面2の下辺部に雑音抑制回路6と水平走査回路7が形成されている。
FIG. 15A is a schematic view of a surface of a CMOS image sensor in which a plurality of photodiodes (photoelectric conversion elements) are arranged in a square lattice on a light receiving surface (Image Area) on the surface of a semiconductor substrate, and FIG. FIG. In the illustrated
図15(a)の各単位画素3の上に付したR,G,Bは、各単位画素を構成するフォトダイオード上に積層された赤色フィルタ(R),緑色フィルタ(G),青色フィルタ(B)を示している。
R, G, and B added on each
単位画素3は、フォトダイオード3a(図15(b)参照)と、このフォトダイオード3aによって検出された信号を読み出す信号読出回路(図15(b)には、公知の4トランジスタ構成の信号読出回路を図示しているが、3トランジスタ構成のものもある。)とにより構成される。
The
CMOSイメージセンサ1の受光面2には、X方向(水平方向)に延びる配線10と、Y方向(垂直方向)に延びる配線11とが敷設され、配線10が制御パルス生成回路4及び垂直走査回路5に、配線11が雑音抑制回路6及び水平走査回路7,電源に接続される。
On the
これらの、受光面2上にX方向またはY方向に渡って敷設された配線10,11を、例えば信号読出回路の内部配線や、制御パルス生成回路4,垂直走査回路5,雑音抑制回路6,水平走査回路7内の内部配線と区別するため、「グローバル配線」と呼ぶことにする。グローバル配線としては、行選択線,行リセット線,電源線,出力信号線があり、アルミや銅等の金属で形成されるのが一般的である。
These
斯かる従来のCMOSイメージセンサ1は、専用の製造プロセスを使用するCCDイメージセンサと異なり、汎用のCMOSプロセス(DRAMプロセス等)を使用して製造できるため、CCDイメージセンサに比較して製造コストが安価になると言われている。
Since such a conventional
これは、CMOSイメージセンサ1が、他のCMOS−LSIと同様にして製造されるMOSトランジスタの一部(PN接合)をフォトダイオード3aとして用い、このフォトダイオード3から信号を読み出す信号読出回路も、複数のMOSトランジスタの組み合わせの構造になるためである。
This is because the
また、各フォトダイオード3aの中から信号読出対象とするフォトダイオードを選択する必要があるが、この選択は、DRAMなどのメモリ素子の選択と同様に、各フォトダイオードの信号読出回路に接続されるグローバル配線10によって可能となる。
In addition, it is necessary to select a photodiode as a signal reading target from each
図16(a)は、CMOSイメージセンサの1単位画素分の概略斜視図であり、図16(b)は、その断面模式図である。各単位画素毎に、外部から可視光線15が画素対応のマイクロレンズ(トップレンズ)16,カラーフィルタ層17等を通して入射し、その光がフォトダイオード3aに到達する。
FIG. 16A is a schematic perspective view of one unit pixel of the CMOS image sensor, and FIG. 16B is a schematic cross-sectional view thereof. For each unit pixel,
このとき、グローバル配線10,11が入射光の一部を妨げ、グローバル配線10,11間あるいはフォトダイオード3a以外の信号読出回路18(図16(a)参照)等を遮光するための金属薄膜(遮光膜:通常はアルミ薄膜)19との間において入射光の一部が多重反射し、この多重反射光20が隣接するフォトダイオード3aに漏れ込むと、撮像画像の画質を劣化させてしまうという問題が生じる。
At this time, the
半導体基板上に形成されたフォトダイオード3aは、素子分離領域21によって、信号選択,信号増幅を行う信号読出回路を構成するMOSトランジスタと分離される。CMOSプロセスでは、MOSトランジスタを構成するゲート電極22が素子分離領域21間に形成され、その上に平坦化保護膜23が形成され、その後に最初の配線層がアルミなどの金属膜で形成される。
The
この最初の配線層が、仮にX方向のグローバル配線10とすると、Y方向のグローバル配線11がグローバル配線10と交差しかつ電気的に互いにショートしないように、X方向のグローバル配線10の上に更に平坦化した絶縁膜を形成し、その上にY方向のグローバル配線11を形成する必要がある。
If this first wiring layer is the
通常、さらにその上に平坦化膜を形成して遮光膜19を積層し、更にその上に平坦化膜を積層してカラーフィルタ層17を積層する。この様に、CMOSプロセスにおいては、グローバル配線は、一般的に多層構造で形成される。
Usually, a flattening film is further formed thereon, a
グローバル配線に使用する材料として、従来は、集積回路(IC)の高速動作を保証するために、Al(アルミニウム)などの低抵抗金属材料が使用されるが、アルミニウムは表面反射率が高く、上述の多重反射の問題を回避することが困難である。 Conventionally, a low resistance metal material such as Al (aluminum) is used as a material for global wiring in order to guarantee high-speed operation of an integrated circuit (IC). It is difficult to avoid the multiple reflection problem.
イメージセンサには、受光面上にフォトダイオードを正方格子状に配列するイメージセンサの他、例えば下記特許文献1記載の様に、マトリクス状に設けられるフォトダイオードの奇数行のフォトダイオードに対して偶数行のフォトダイオードを1/2ピッチづつずらして配列するものがある。この配列いわゆるハニカム配列は、CCDイメージセンサでは実現しており、水平方向(X方向)に隣接するフォトダイオード間に設けられる垂直転送路が垂直方向(Y方向)に蛇行して形成される。
In the image sensor, in addition to an image sensor in which photodiodes are arranged in a square lattice pattern on a light receiving surface, for example, as described in
フォトダイオードをハニカム配列したMOSイメージセンサの実現も望まれ、下記特許文献2,3に記載されているものが提案されている。この場合、グローバル配線10,11もCCDイメージセンサの蛇行する垂直転送路と同様に、フォトダイオードを避けるように蛇行して形成する必要が生じ、配線長が長くなって配線抵抗が増大するほか、上述した多重反射による画質劣化の問題を解決する必要がある。
Realization of a MOS image sensor in which photodiodes are arranged in a honeycomb is also desired, and those described in
MOSイメージセンサは、フォトダイオードや信号読出回路が形成された半導体基板の上に多層構造の配線層が形成され、その上にカラーフィルタやマイクロレンズ等の光学層が積層される構造になっている。近年の微細加工技術の進展により、イメージセンサの多画素化(高画素化)が進み、1画素の開口寸法は小さくなり隣接画素との距離も短くなる一方であるが、高さ方向の微細化は進まず、各画素において入射光がマイクロレンズに入射してフォトダイオードに至るまでの光路は細長い隘路になってきている。このため、イメージセンサの多画素化と共に、多重反射の影響が無視できなくなってきている。 The MOS image sensor has a structure in which a multilayer wiring layer is formed on a semiconductor substrate on which a photodiode and a signal readout circuit are formed, and an optical layer such as a color filter or a microlens is stacked thereon. . Recent advances in microfabrication technology have led to an increase in the number of pixels (higher pixels) in image sensors, while the aperture size of one pixel has become smaller and the distance from adjacent pixels has become shorter. In each pixel, the light path from the incident light incident on the microlens to the photodiode in each pixel has become a narrow and narrow path. For this reason, with the increase in the number of pixels of the image sensor, the influence of multiple reflections cannot be ignored.
MOSイメージセンサのフォトダイオード配列をハニカム配列にする場合、グローバル配線を工夫して入射光の多重反射を防止し高画質画像を撮像できるようにする必要があるが、その一方で、グローバル配線による信号読み出しや電源供給に支障が生じない様にしなければならない。 When the photodiode array of a MOS image sensor is a honeycomb array, it is necessary to devise global wiring to prevent multiple reflections of incident light so that high-quality images can be captured. It must be ensured that there is no hindrance to reading and power supply.
本発明の目的は、グローバル配線による入射光の多重反射を防止して高画質画像を撮像することが可能なハニカム配列のMOSイメージセンサ及びその製造方法を提供することにある。 An object of the present invention is to provide a honeycomb array MOS image sensor capable of capturing a high-quality image by preventing multiple reflection of incident light by a global wiring, and a method for manufacturing the same.
本発明のMOSイメージセンサは、半導体基板表面の受光面に複数の光電変換素子がマトリクス状に形成され奇数行の前記光電変換素子が偶数行の前記光電変換素子に対して1/2ピッチづつずらして配列されたMOSイメージセンサにおいて、前記受光面に渡って設けられ前記光電変換素子を避けるように形成された配線であって各光電変換素子対応に設けられた信号読出回路に接続される配線のうち所定配線を導電性ポリシリコン膜で形成したことを特徴とする。 In the MOS image sensor of the present invention, a plurality of photoelectric conversion elements are formed in a matrix on the light receiving surface of the semiconductor substrate surface, and the odd-numbered photoelectric conversion elements are shifted by 1/2 pitch with respect to the even-numbered photoelectric conversion elements. In the MOS image sensor arranged in such a manner, wiring that is provided across the light receiving surface and is formed so as to avoid the photoelectric conversion element, and is connected to a signal readout circuit provided for each photoelectric conversion element. Of these, the predetermined wiring is formed of a conductive polysilicon film.
本発明のMOSイメージセンサの前記所定配線は制御信号線であることを特徴とする。 The predetermined wiring of the MOS image sensor of the present invention is a control signal line.
本発明のMOSイメージセンサの前記制御信号線は、信号読出回路が3トランジスタ構成の場合にはリセット線と行選択線、信号読出回路が4トランジスタ構成の場合にはリセット線と行選択線と行読出線であることを特徴とする。 The control signal line of the MOS image sensor according to the present invention includes a reset line and a row selection line when the signal readout circuit has a three-transistor configuration, and a reset line, a row selection line and a row when the signal readout circuit has a four-transistor configuration. It is a readout line.
本発明のMOSイメージセンサは、前記所定配線以外の前記配線として電源線と出力信号線を金属線で形成したことを特徴とする。 The MOS image sensor of the present invention is characterized in that a power supply line and an output signal line are formed of metal lines as the wiring other than the predetermined wiring.
本発明のMOSイメージセンサは、前記所定配線を複数本隣接して形成するとき線間絶縁を前記導電性ポリシリコン膜の表面に形成した酸化膜で行う構成としたことを特徴とする。 The MOS image sensor of the present invention is characterized in that when a plurality of the predetermined wirings are formed adjacent to each other, the line-to-line insulation is performed by an oxide film formed on the surface of the conductive polysilicon film.
本発明のMOSイメージセンサの前記所定配線は前記光電変換素子を分離する素子分離領域の上に形成されることを特徴とする。 The predetermined wiring of the MOS image sensor of the present invention is formed on an element isolation region for isolating the photoelectric conversion element.
本発明のMOSイメージセンサは、前記信号読出回路を構成するMOSトランジスタのゲート電極と前記所定配線とが一体に形成されることを特徴とする。 The MOS image sensor of the present invention is characterized in that a gate electrode of a MOS transistor constituting the signal readout circuit and the predetermined wiring are integrally formed.
本発明のMOSイメージセンサは、前記光電変換素子を避けるように水平方向または垂直方向に蛇行して形成された複数の前記配線の間が、前記受光面の周辺部に設けられた所要回路に接続される部分で等ピッチに形成されることを特徴とする。 In the MOS image sensor according to the present invention, a plurality of wirings meandering in a horizontal direction or a vertical direction so as to avoid the photoelectric conversion element are connected to a required circuit provided in a peripheral portion of the light receiving surface. It is characterized in that it is formed at an equal pitch in the portion to be formed.
本発明のMOSイメージセンサは、前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする。 The MOS image sensor of the present invention is characterized in that silicide or salicide is used instead of the conductive polysilicon.
本発明のMOSイメージセンサの製造方法は、前記記載の所定配線を複数本隣接して製造するMOSイメージセンサの製造方法であって、第1層の前記導電性ポリシリコン膜を形成し、該導電性ポリシリコン膜を配線形状にパターニングし、配線形状にパターニングされた前記導電性ポリシリコン膜の表面に絶縁膜を形成し、該絶縁膜の上に第2層の導電性ポリシリコン膜を積層し、該第2層の導電性ポリシリコン膜を配線形状にパターニングすることを特徴とする。 A manufacturing method of a MOS image sensor according to the present invention is a manufacturing method of a MOS image sensor in which a plurality of the predetermined wirings described above are manufactured adjacent to each other, wherein the conductive polysilicon film of the first layer is formed, The conductive polysilicon film is patterned into a wiring shape, an insulating film is formed on the surface of the conductive polysilicon film patterned into the wiring shape, and a second conductive polysilicon film is laminated on the insulating film. The second layer of conductive polysilicon film is patterned into a wiring shape.
本発明のMOSイメージセンサの製造方法は、前記第2層の導電性ポリシリコン膜を形成した後に前記第1層の導電性ポリシリコン膜と重なる部分をCMPにより平坦化し、その後に前記第2層の導電性ポリシリコン膜をパターニングすることを特徴とする。 In the method of manufacturing a MOS image sensor according to the present invention, after forming the second layer of conductive polysilicon film, a portion overlapping the first layer of conductive polysilicon film is planarized by CMP, and then the second layer is formed. The conductive polysilicon film is patterned.
本発明のMOSイメージセンサの製造方法は、前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする。 The MOS image sensor manufacturing method of the present invention is characterized in that silicide or salicide is used in place of the conductive polysilicon.
本発明のデジタルカメラは、前記のいずれかに記載のMOSイメージセンサを搭載したことを特徴とする。 A digital camera according to the present invention includes any one of the above-described MOS image sensors.
本発明によれば、所定配線を、金属膜より低反射率の導電性ポリシリコン(またはシリサイド,サリサイド)で形成したため、入射光のうちの迷光の多重反射を抑制でき、高画質の画像の撮像が可能となる他、画素(光電変換素子)がいわゆるハニカム配列のため水平方向の隣接2画素を用いて生成した画素信号をその中間位置の情報として補完することにより(ハニカム信号処理と呼ぶ)、水平方向の解像度を高め、人間の視感度に特性を近づけることが可能になる。更に、所定配線を、半導体基板表面に形成された絶縁層の上に直接(平坦化膜を介さずに)形成できるため、半導体基板表面上に積層する部分の厚さを薄くでき、マイクロレンズ(トップレンズ)と受光部との距離を短くできる。 According to the present invention, the predetermined wiring is formed of conductive polysilicon (or silicide, salicide) having a lower reflectance than the metal film, so that multiple reflection of stray light in incident light can be suppressed, and high-quality images can be captured. In addition, since the pixel (photoelectric conversion element) is a so-called honeycomb arrangement, a pixel signal generated using two adjacent pixels in the horizontal direction is complemented as information on the intermediate position (referred to as honeycomb signal processing). It is possible to increase the resolution in the horizontal direction and bring the characteristics closer to human visibility. Furthermore, since the predetermined wiring can be formed directly on the insulating layer formed on the surface of the semiconductor substrate (without the planarization film), the thickness of the portion laminated on the surface of the semiconductor substrate can be reduced, and the microlens ( The distance between the top lens and the light receiving part can be shortened.
以下、本発明の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の一実施形態に係るデジタルカメラに搭載するハニカム配列のMOSイメージセンサの表面模式図である。図示するCMOSイメージセンサ30は、半導体基板31の受光面32上に、マトリクス状に多数の単位画素33が形成されている。本実施形態のCMOSイメージセンサ30では、奇数行の単位画素33に対して偶数行の単位画素33が1/2ピッチづつずれるように形成されている。半導体基板31の下辺部には雑音抑制回路34及び水平走査回路35が設けられており、半導体基板31の右辺部には制御パルス生成回路36及び垂直走査回路37が設けられている。
FIG. 1 is a schematic view of the surface of a honeycomb array MOS image sensor mounted on a digital camera according to an embodiment of the present invention. In the illustrated
各単位画素33は、フォトダイオード33a(図2参照)と、フォトダイオード33aが検出した光信号を読み出す信号読出回路とで構成される。各フォトダイオード33aの上にはカラーフィルタが積層されており、図1では、赤色フィルタを「R」、緑色フィルタを「G」、青色フィルタを「B」で示している。
Each unit pixel 33 includes a
本実施形態では、単位画素33がいわゆるハニカム配列されている関係で、制御パルス生成回路36及び垂直走査回路37に接続される水平方向(X方向)のグローバル配線41(図1では1本のみ図示)は、受光面32上のフォトダイオードを避ける様に水平方向に蛇行して設けられ、同様に、雑音抑制回路34及び水平走査回路35に接続される垂直方向(Y方向)のグローバル配線42(図1では1本のみ図示)も、垂直方向に蛇行して設けられる。
In this embodiment, the unit pixels 33 are arranged in a so-called honeycomb arrangement, so that the
図2は単位画素33毎にフォトダイオード33a近傍に設けられる信号読出回路の回路図であり、図2(a)は公知の3トランジスタ構成の信号読出回路図、図2(b)は公知の4トランジスタ構成の信号読出回路図である。
FIG. 2 is a circuit diagram of a signal readout circuit provided in the vicinity of the
3トランジスタ構成の場合には、電源Vccを供給する電源端子44aと、リセットトランジスタ45にリセット信号を印加するリセット端子45aと、出力トランジスタ46から信号出力を行う出力端子46aと、行選択トランジスタ47の行選択端子47aとがある。4トランジスタ構成の場合には、3トランジスタ構成の各端子44a,45a,46a,47aの他に、行読出トランジスタ48の行読出端子48aがある。
In the case of a three-transistor configuration, a power supply terminal 44 a that supplies power Vcc, a reset terminal 45 a that applies a reset signal to the
受光面32に渡って敷設されるグローバル配線41,42は、信号読出回路の各端子44a,45a,46a,47a,48aに接続される。従って、図1では、水平方向のグローバル配線41と垂直方向のグローバル配線42を夫々1本のみ図示したが、実際には、隣接単位画素33間に、2本,3本のグローバル配線を敷設することになる。
グローバル配線のうち、電源端子44aに接続する電源線は、信号読出回路に安定な電源Vccを供給する関係で、低抵抗配線を用いるのが好ましい。また、出力端子46aに接続される出力信号線も、アナログの出力信号が通るため低抵抗配線を用いるのが好ましい。 Of the global wiring, the power supply line connected to the power supply terminal 44a is preferably a low resistance wiring because a stable power supply Vcc is supplied to the signal readout circuit. Also, the output signal line connected to the output terminal 46a is preferably a low resistance wiring because an analog output signal passes therethrough.
これに対し、各画素内のMOSトランジスタのゲート電極に接続される制御用信号線であって、リセット端子45aに接続されるリセット線や、行選択端子47aに接続される行選択線(ROW SELECT)、行読出端子48aに接続される行読出線は、単にオンオフ信号(0,1信号)のみが印加され該当トランジスタがオンオフすれば済むため、要求を満たすトランジスタのスイッチング速度が得られる範囲内においてグローバル配線の電気抵抗を設定することができる。 On the other hand, a control signal line connected to the gate electrode of the MOS transistor in each pixel, which is a reset line connected to the reset terminal 45a or a row selection line (ROW SELECT) connected to the row selection terminal 47a. The row readout line connected to the row readout terminal 48a only needs to be turned on / off by applying only an on / off signal (0, 1 signal), so that the switching speed of the transistor satisfying the requirements can be obtained. The electrical resistance of global wiring can be set.
DRAMなどでは、メモリ素子からの読出速度がnsのオーダのため低抵抗配線が必須であるが、イメージセンサの場合には読出速度がμsのオーダのため、DRAMに比べて高抵抗配線を使用することができる。リセット線や行選択線、行読出線の様なイメージセンサの制御用信号線は、上記DRAMの場合に比べ、許容される単位長当たりの比抵抗値のマージンは広く、本実施形態の様に、グローバル配線長が図15(a)のイメージセンサに比較して蛇行した分だけ長くなっても(凡そ√2倍)、問題にならない。 In a DRAM or the like, a low-resistance wiring is indispensable because the reading speed from the memory element is on the order of ns. be able to. Image sensor control signal lines such as reset lines, row selection lines, and row readout lines have a wider margin of specific resistance value per unit length than in the case of the DRAM, as in this embodiment. Even if the global wiring length is longer than that of the image sensor shown in FIG. 15A by meandering (approximately √2 times), there is no problem.
そこで、本実施形態では、制御用信号線を、金属配線ではなく、導電性ポリシリコンで形成し、電源線と出力信号線は、従来と同様に、アルミや銅などの金属薄膜で形成する。 Therefore, in the present embodiment, the control signal line is formed of conductive polysilicon instead of the metal wiring, and the power supply line and the output signal line are formed of a metal thin film such as aluminum or copper as in the conventional case.
図3(a)は、図1に示すMOSイメージセンサの略2画素分の断面模式図であり、図3(b)は図3(a)中のIIIB―IIIB線断面模式図である。本実施形態のMOSイメージセンサは、P型半導体基板50の表面部にn領域51が形成されることでPN接合(フォトダイオード)33aが形成される。このn領域51の表面部に、撮像画面上に表れる所謂「白キズ」を低減するのに有効な表面P+層52が形成され、最表面に酸化膜53が形成される。
3A is a schematic cross-sectional view of approximately two pixels of the MOS image sensor shown in FIG. 1, and FIG. 3B is a schematic cross-sectional view taken along the line IIIB-IIIB in FIG. In the MOS image sensor of this embodiment, the
フォトダイオード33a(51)と信号読出回路形成領域との境界部分の酸化膜53が厚く形成されて素子分離領域54が形成され、信号読出回路形成領域に、MOSトランジスタのソース55,ドレイン56が形成され、酸化膜53の上にゲート電極57が設けられる。グローバル配線60,61は、グローバル配線60,61の電位変動が基板50に及ばないように、素子分離領域54上に敷設される。素子分離領域54の形成方法としては種々あり、LOCOS,リセスLOCOSによる方法、トレンチアイソレーション(STI)、高濃度ボロンイオン注入法等を用いることができる。
The
本実施形態では、素子分離領域54の表面に、2本のグローバル配線を構成する導電性ポリシリコン膜60,61が積層される。導電性ポリシリコン膜60,61の夫々を、例えば3トランジスタ構成(図2(a))のリセット線,行選択線として使用する。
In the present embodiment,
酸化膜53及び素子分離領域54の上にゲート電極57,導電性ポリシリコン膜60,61が形成され、その上に層間絶縁膜62が積層されて平坦化され、その上に、アルミなどの金属薄膜によるグローバル配線63,64が形成される。金属配線63,64の夫々を、例えば3トランジスタ構成の電源線,出力信号線として使用する。
A
金属配線63,64が形成された後は、その上に層間絶縁膜65が積層されて平坦化され、その上に、金属配線63,64や信号読出回路を遮蔽する金属膜による遮光膜66が積層され、その上に層間絶縁膜67が積層されて平坦化され、その上にカラーフィルタ層68が積層され、その上に層間絶縁膜69が積層され、その上にマイクロレンズ70が積層される。
After the
本実施形態の構成を、図16(b)の従来構成に比較すると、ゲート電極22上に設ける層間絶縁膜23と金属層10とが不要となり、その分だけ厚さhが薄くなっている。
When the configuration of the present embodiment is compared with the conventional configuration of FIG. 16B, the
この様に、本実施形態によれば、金属膜より低反射率の導電性ポリシリコン膜をグローバル配線として用いたため、入射光中の迷光71を多重反射する金属配線の数を減らすことができ、しかも、半導体基板50上に積層する多層構造部の厚さhを減らすことができるためカラーフィルタ68やマイクロレンズ70を受光部(フォトダイオード)に近接させることができ、マイクロレンズ70の形成時における焦点制御も容易になる。従って、本実施形態のMOSイメージセンサでは、高画質な画像の撮像が可能となる。
As described above, according to the present embodiment, since the conductive polysilicon film having a lower reflectance than the metal film is used as the global wiring, the number of the metal wirings that multiplexly reflect the
図4(a)は、図3に示す低反射率導電性ポリシリコンで形成したグローバル配線60,61部分の拡大図である。半導体基板50の最表面にはゲート酸化膜53が形成されており、素子分離領域54は酸化膜厚が厚く形成されている。この素子分離領域54の上に、グローバル配線60,61が、図示する例では2本形成され、その上に、平坦化膜62が形成される。
FIG. 4A is an enlarged view of the
図4(b)は、素子分離領域54上に、3本のグローバル配線59,60,61を形成した例を示す図である。図2(b)で説明した様に、4トランジスタ構成の信号読出回路では、制御用信号線が3本(リセット信号線,行選択信号線,行読出信号線)必要となり、その3本を素子分離領域54上に形成することになる。本実施形態では導電性ポリシリコンを用いてグローバル配線59,60,61を形成するため、後述する理由により、狭い範囲の素子分離領域54でもその上に3本のグローバル配線を形成することが可能である。
FIG. 4B is a diagram showing an example in which three
図5(a)は、2層構造の導電性ポリシリコンをMOSイメージセンサに適用した実施例を示す図である。1層目の低反射率導電性ポリシリコン層を形成し、このポリシリコン層をフォトリソ工程により所望形状にパターニングしてグローバル配線60を形成し、その後、グローバル配線60の表面を熱酸化して酸化膜(SiO2)を形成し、その上に、2層目の低反射率導電性ポリシリコン層を形成し、このポリシリコン層をフォトリソ工程により所望形状にパターニングしてグローバル配線61を形成する。
FIG. 5A is a diagram showing an embodiment in which conductive polysilicon having a two-layer structure is applied to a MOS image sensor. A first low-reflectivity conductive polysilicon layer is formed, this polysilicon layer is patterned into a desired shape by a photolithography process to form a
図5(b)は、2層の導電性ポリシリコンにより3本のグローバル配線59,60,61を形成した例を示す図であり、1層目の低反射率導電性ポリシリコン膜からグローバル配線59,61をパターニングし、2層目の低反射率導電性ポリシリコン膜からグローバル配線60をパターニングする。
FIG. 5B is a diagram showing an example in which three
図6(a)(b)は、図5(a)(b)に示すグローバル配線の改良した実施例を示す図である。図5(a)(b)に示すグローバル配線のうち2層目のグローバル配線は、端部分が1層目のグローバル配線に重なっているため、その重なり部分の高さが高くなっている。そこで、図6の実施形態では、2層目のグローバル配線の重なり部分を、ケミカルメカニカルポリッシング(CMP)法により平坦化して2本または3本のグローバル配線を単層化し、その上に、平坦化膜62を形成することにしている。
6 (a) and 6 (b) are diagrams showing an improved embodiment of the global wiring shown in FIGS. 5 (a) and 5 (b). Of the global wirings shown in FIGS. 5A and 5B, the second-layer global wiring has an overlapped portion having a high height because the end portion overlaps the first-layer global wiring. Therefore, in the embodiment of FIG. 6, the overlapping portion of the global wiring in the second layer is flattened by a chemical mechanical polishing (CMP) method so that two or three global wirings are made into a single layer and then flattened. The
これにより、グローバル配線の高さ(厚み)が減少し、後に続く、カラーフィルタ層やマイクロレンズ層の形成を高精度に行うことが可能となり、しかも、マイクロレンズを受光部に近接させることが可能となる。また、マイクロレンズを形成するとき、マイクロレンズが受光部に近い分だけ、マイクロレンズの焦点を制御しやすくなるという利点がある。 This reduces the height (thickness) of the global wiring, enables the subsequent color filter layer and microlens layer to be formed with high accuracy, and allows the microlens to be close to the light receiving section. It becomes. Further, when forming the microlens, there is an advantage that the focal point of the microlens is easily controlled by the amount close to the light receiving unit.
図7は、グローバル配線を金属膜で形成する場合に比べてポリシリコンで形成したときの利点を説明する図である。金属例えばアルミニウムで3本のグローバル配線を狭い素子分離領域54上に形成する場合、アルミ膜をフォトリソグラフィとこれに続くエッチングにより3本のグローバル配線にパターニングすることになる。
FIG. 7 is a diagram for explaining an advantage when the global wiring is formed of polysilicon as compared to the case where the global wiring is formed of a metal film. When three global wirings are formed on a narrow
この場合、製造上のデザインルールでは、微細なアルミ線の線幅Lと、アルミ線間の隙間の幅Sとは同じになってしまう。つまり、L=Sとなり、3本のアルミ線の全幅は、3L+2Sになる。 In this case, according to the manufacturing design rule, the line width L of the fine aluminum wire and the width S of the gap between the aluminum wires are the same. That is, L = S, and the total width of the three aluminum wires is 3L + 2S.
これに対し、導電性ポリシリコンを用いて3本のグローバル配線を形成する場合には、グローバル配線間の絶縁スペースとして、1層目のグローバル配線表面を熱酸化して得た絶縁性の高い酸化膜を利用できるため、スペース(ギャップ)幅は、200〜1500オングストロームで済むことになる。 On the other hand, when three global wirings are formed using conductive polysilicon, a highly insulating oxide obtained by thermally oxidizing the global wiring surface of the first layer as an insulating space between the global wirings. Since a film can be used, the space (gap) width can be 200 to 1500 angstroms.
図8は、図1に示すMOSイメージセンサの略2画素分の断面模式図であり、図3とは断面位置が異なるだけである。図3は、MOSトランジスタのゲート電極57とグローバル配線とが分離した位置における断面を示すが、図8は、ゲート電極57とグローバル配線とが連続(接続)形成された位置における断面を示している。
FIG. 8 is a schematic cross-sectional view of approximately two pixels of the MOS image sensor shown in FIG. 1, and only the cross-sectional position is different from FIG. 3 shows a cross section at a position where the
図9(a)は、図8の要部拡大図であり、素子分離領域54上に形成されているグローバル配線61とゲート電極57とが連続形成されているところを示している。従来は、図9(b)に示す様に、ゲート電極57と、上層に敷設されたアルミ配線10とを、コンタクトホール10aを介して接続する必要があったために、製造工程数が増えていたが、本実施形態の様に、導電性ポリシリコン膜を用いてグローバル配線61を形成すれば、接続相手のゲート電極57と一体にポリシリコン膜を形成できるという利点がある。また、コンタクトホール10aを設ける箇所は受光領域とすることができなかったが、本実施形態では、コンタクトホール10aが不要なため、受光領域を広げることが可能となる。
FIG. 9A is an enlarged view of a main part of FIG. 8 and shows a state where the
図10,図11は、図1に示すMOSイメージセンサのうち4個のフォトダイオード(受光部)周りのグローバル配線の詳細を示す配線図であり、図10は、4個のフォトダイオード(PD)と下層のポリシリコンでなるグローバル配線60,61を示し、図11は、4個のフォトダイオード(PD)と上層の金属線でなるグローバル配線63,64を示している。図11では、下層のグローバル配線60,61を図示すると図が煩雑になるため、下層のグローバル配線60,61は図示を省略している。
10 and 11 are wiring diagrams showing details of global wiring around four photodiodes (light receiving portions) in the MOS image sensor shown in FIG. 1, and FIG. 10 shows four photodiodes (PD). FIG. 11 shows
各フォトダイオード(PD51)の右上辺には拡散領域77が形成されており、この拡散領域77に、直列接続された出力トランジスタ46及び行選択トランジスタ47が形成されており、各フォトダイオード(PD51)の下隅位置に、リセットトランジスタ45が形成されている。
A
各フォトダイオード(PD51)間及びフォトダイオード(PD51)と拡散領域77との間は素子分離領域54で画成されており、各フォトダイオード(PD51)間の蛇行して水平方向に延びる素子分離領域54の上に、導電性ポリシリコンでなるリセット線60及び行選択線61がグローバル配線として敷設されている。
An
また、グローバル配線60,61に直交する垂直方向に延びる各フォトダイオード(PD51)間には、図11に示す様に、金属配線でなる電源線63と出力信号線64とが、リセット線60及び行選択線61とは平坦化膜62(図3参照)を間に挟んで敷設されている。
In addition, between the photodiodes (PD51) extending in the vertical direction orthogonal to the
図12は、図11のXII―XII線断面模式図であり、領域77に形成された出力トランジスタ46部分の断面模式図である。出力トランジスタ46のソース端子55と、上層のグローバル配線(電源線)63とは、コンタクトビア73aを介して接続されている。図13は、図10のXIII―XIII線断面模式図であり、出力トランジスタ46のゲート端子とフォトダイオード(PD51)との接続箇所の断面模式図である。出力トランジスタ46のゲート端子とフォトダイオード(PD51)とは、導電性ポリシリコン配線74及びコンタクトビア73bを介して接続されている。
12 is a schematic cross-sectional view taken along the line XII-XII of FIG. 11, and is a schematic cross-sectional view of the
図11に示すリセットトランジスタ45のソース端子と電源線63とは、図12と同様に、コンタクトビア73cを介して接続されており、リセットトランジスタ45のゲート端子はリセット線60から延出形成された導電性ポリシリコン端子60a(図10)に接続されている。このリセットトランジスタ45のドレインは、フォトトランジスタ(PD51)のn領域に連続して形成されている。
The source terminal of the
出力トランジスタ46のドレインにソースが接続形成された行選択トランジスタ47のゲート端子は、行選択線61から延出形成された導電性ポリシリコン端子61aに接続され、そのドレインすなわち図2(a)に示す出力端子46aは、図11に示す出力信号線64とコンタクトビア73dを介して接続される。
The gate terminal of the
斯かる構成のグローバル配線60,61,63,64が敷設されたMOSイメージセンサ30では、制御パルス生成回路36からリセット線60にリセット信号が出力されると、リセットトランジスタ45のゲート端子にリセット信号が印加され、また、制御パルス生成回路36から行選択線61にローセレクト信号が出力されると、このローセレクト信号は行選択トランジスタ47のゲート端子に印加される。
In the
同様に、MOSイメージセンサ30の図示しない電源から電源線63に供給される電源電圧Vccは、各信号読出回路のリセットトランジスタ45及び出力トランジスタ46の各ソース端子(電源端子44a:図2(a)参照)に供給され、出力信号線64に出力トランジスタ46の出力信号が出力される。
Similarly, the power source voltage Vcc supplied from the power source (not shown) of the
垂直方向2本のグローバル配線63,64と、水平方向2本のグローバル配線60,61とは、交点において平坦化膜62を介して交差するが、本実施形態の場合は、交点において隣接画素用の水平方向グローバル配線60,61同士が、同様に垂直方向グローバル配線63,64同士が近接するため、計8本のグローバル配線が交差することになる(図14参照)。
The two
これに対し、図15(a)に示す様な正方格子配列されたMOSイメージセンサでは、垂直方向2本のグローバル配線11(図では1本のみ図示)と水平方向2本のグローバル配線10(図では1本のみ図示)とは交点において計4本で交差することになる。
On the other hand, in a square latticed MOS image sensor as shown in FIG. 15A, two
MOSイメージセンサでは、グローバル配線の敷設領域が狭いほど受光領域を広くとれるため、本実施形態の様に、交点での交差線数が増えると、それだけ交点の面積効率が高くなり、受光面積を広くとることができ、明るい画像を撮像することが可能となる。 In the MOS image sensor, the smaller the global wiring laying area, the wider the light receiving area. Therefore, as the number of crossing lines at the intersection increases as in this embodiment, the area efficiency of the intersection increases accordingly, and the light receiving area increases. Therefore, a bright image can be taken.
尚、図10は、信号読出回路が3トランジスタ構成の場合を示したが、4トランジスタ構成の場合には、リセット線,行選択線,行読出線の3本の導電性ポリシリコンでなるグローバル配線を水平方向に蛇行して敷設し、行読出線と図2(b)に示す行読出トランジスタ48のゲート端子とを、導電性ポリシリコン配線で接続する構成が図10の構成に付加されることになる。
FIG. 10 shows the case where the signal readout circuit has a three-transistor configuration. However, in the case of a four-transistor configuration, a global wiring made of three conductive polysilicons including a reset line, a row selection line, and a row readout line. 10 is added to the configuration of FIG. 10 in which the row read lines and the gate terminals of the row read
図14は、グローバル配線と制御パルス生成回路36,雑音抑制回路34との接続箇所の概略図である。グローバル配線をフォトダイオード(画素)間で蛇行させると、隣接画素に対応する一群のグローバル配線同士が接近と離間を繰り返すため、グローバル配線のレイアウトにおいてピッチが一定でなくなるという問題がある。これは、グローバル配線を周辺回路に接続する結線部分の製造が面倒になるという不具合が生じる。
FIG. 14 is a schematic diagram of a connection point between the global wiring, the control
そこで本実施形態では、図14に示す様に、グローバル配線の端部における接続領域75,76で、グローバル配線のピッチを同一ピッチに変更し、回路34,36に接続する様にしている。これにより、グローバル配線と周辺回路との接続が容易となる。
Therefore, in the present embodiment, as shown in FIG. 14, the pitch of the global wiring is changed to the same pitch in the
尚、図3に示す実施形態では、遮光膜66をカラーフィルタ層68の下層に平板状に設けたが、金属配線63,64を覆う形状に設けたり、更にMOSトランジスタを挟む素子分離領域54間を覆う別の遮光膜を設けることも可能である。
In the embodiment shown in FIG. 3, the
また、上述した実施形態では、ポリシリコン膜をグローバル配線として用いたが、ポリシリコン膜の代わりに、シリサイドやサリサイド等を用いることでもよい。 In the above-described embodiment, the polysilicon film is used as the global wiring. However, silicide, salicide, or the like may be used instead of the polysilicon film.
以上述べた様に、上述した実施形態によれば、以下の効果を奏することができる。
(1)ハニカム配列のCMOSイメージセンサが容易に形成できる。
(2)ハニカムCCDにおいて使用した信号処理回路が適用できる。
(3)入射光の一部が金属配線層上で反射し迷光となって隣接画素に進入することを防止でき、混色や色再現性の劣化が無くなり、高画質の撮像が可能になる。
As described above, according to the above-described embodiment, the following effects can be obtained.
(1) A honeycomb array CMOS image sensor can be easily formed.
(2) The signal processing circuit used in the honeycomb CCD can be applied.
(3) A part of incident light can be prevented from being reflected on the metal wiring layer and entering into adjacent pixels as stray light, and there is no deterioration of color mixing or color reproducibility, and high-quality imaging is possible.
(4)マイクロレンズをフォトダィオード部に近づけることができるので、画素を微細化してもマイクロレンズによる結像位置が前ピンとならない。
(5)下層のグローバル配線が平坦化されているので、その上に積層する信号線、カラーフィルタ、マイクロレンズ等のパターニング精度が向上し、歩留まりが向上し、微細化が容易になる。
(6)単位画素(ピクセル)内のコンタクト数が減少するので、フォトダイオード部の面積が圧迫されず、高感度化、画素微細化に適する。
(4) Since the microlens can be brought close to the photodiode portion, the image formation position by the microlens does not become the front pin even if the pixel is miniaturized.
(5) Since the global wiring in the lower layer is flattened, the patterning accuracy of signal lines, color filters, microlenses and the like laminated thereon is improved, yield is improved, and miniaturization is facilitated.
(6) Since the number of contacts in the unit pixel (pixel) is reduced, the area of the photodiode portion is not compressed, which is suitable for high sensitivity and pixel miniaturization.
本発明に係るMOSイメージセンサは、受光面積が広いハニカム配列が可能でしかも入射光が金属配線に反射して生じる画質劣化も抑制できるため、高画質の画像を撮像するデジタルカメラに搭載するMOSイメージセンサとして有用である。 The MOS image sensor according to the present invention can be arranged in a honeycomb with a large light receiving area and can also suppress deterioration in image quality caused by incident light reflecting off a metal wiring. Therefore, a MOS image mounted on a digital camera that captures high-quality images. It is useful as a sensor.
30 ハニカム配列のMOSイメージセンサ
31,50 半導体基板
32 受光領域
33 単位画素
33a フォトダイオード
34 雑音抑制回路
35 水平走査回路
36 制御パルス生成回路
37 垂直走査回路
41 水平方向のグローバル配線
42 垂直方向のグローバル配線
51 n領域
53 ゲート絶縁膜
54 素子分離領域
55,56 ソース,ドレイン
57 ゲート電極
59,60,61 低反射率導電性ポリシリコンでなるグローバル配線
62,65,67,69 平坦化膜
63,64 金属配線でなるグローバル配線
66 遮光膜
68 カラーフィルタ層
70 マイクロレンズ
30
Claims (13)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267153A JP4832034B2 (en) | 2005-09-14 | 2005-09-14 | MOS image sensor |
US11/519,087 US7880787B2 (en) | 2005-09-14 | 2006-09-12 | MOS image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267153A JP4832034B2 (en) | 2005-09-14 | 2005-09-14 | MOS image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081140A true JP2007081140A (en) | 2007-03-29 |
JP4832034B2 JP4832034B2 (en) | 2011-12-07 |
Family
ID=37941114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005267153A Expired - Fee Related JP4832034B2 (en) | 2005-09-14 | 2005-09-14 | MOS image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4832034B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014051118A1 (en) * | 2012-09-28 | 2014-04-03 | 富士フイルム株式会社 | Radiation detection element and radiograph detection device |
CN105842813A (en) * | 2015-01-30 | 2016-08-10 | 瑞萨电子株式会社 | Image sensor |
WO2017073335A1 (en) * | 2015-10-27 | 2017-05-04 | ソニー株式会社 | Solid-state imaging element, production method, and electronic apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116136A (en) * | 1995-07-31 | 1997-05-02 | Eastman Kodak Co | Manufacture of charge-coupled device with electrode connected to end arrangement implant and to cover metal |
JP2001223350A (en) * | 2000-02-10 | 2001-08-17 | Fuji Film Microdevices Co Ltd | Solid state image sensing element |
JP2004335582A (en) * | 2003-05-01 | 2004-11-25 | Canon Inc | Photoelectric converting device |
JP2004356184A (en) * | 2003-05-27 | 2004-12-16 | Nikon Corp | Method of manufacturing semiconductor device, ccd imaging device, and imaging device |
JP2005244947A (en) * | 2004-01-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and camera using the same |
-
2005
- 2005-09-14 JP JP2005267153A patent/JP4832034B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116136A (en) * | 1995-07-31 | 1997-05-02 | Eastman Kodak Co | Manufacture of charge-coupled device with electrode connected to end arrangement implant and to cover metal |
JP2001223350A (en) * | 2000-02-10 | 2001-08-17 | Fuji Film Microdevices Co Ltd | Solid state image sensing element |
JP2004335582A (en) * | 2003-05-01 | 2004-11-25 | Canon Inc | Photoelectric converting device |
JP2004356184A (en) * | 2003-05-27 | 2004-12-16 | Nikon Corp | Method of manufacturing semiconductor device, ccd imaging device, and imaging device |
JP2005244947A (en) * | 2004-01-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and camera using the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014051118A1 (en) * | 2012-09-28 | 2014-04-03 | 富士フイルム株式会社 | Radiation detection element and radiograph detection device |
JPWO2014051118A1 (en) * | 2012-09-28 | 2016-08-25 | 富士フイルム株式会社 | Radiation detection element and radiation image detection apparatus |
US9651685B2 (en) | 2012-09-28 | 2017-05-16 | Fujifilm Corporation | Radiation detection element and radiograph detection device |
CN105842813A (en) * | 2015-01-30 | 2016-08-10 | 瑞萨电子株式会社 | Image sensor |
CN105842813B (en) * | 2015-01-30 | 2020-05-22 | 瑞萨电子株式会社 | Image sensor with a plurality of pixels |
WO2017073335A1 (en) * | 2015-10-27 | 2017-05-04 | ソニー株式会社 | Solid-state imaging element, production method, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4832034B2 (en) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521312B2 (en) | SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP4677311B2 (en) | MOS type solid-state imaging device and manufacturing method thereof | |
US9577006B2 (en) | Solid-state imaging device and electronic apparatus | |
JP5219348B2 (en) | Image sensor including active pixel sensor array | |
JP6912922B2 (en) | Solid-state image sensor | |
US9082898B2 (en) | Solid-state imaging device and method for manufacturing the same | |
CN102347340B (en) | Solid state image pickup device and manufacture method thereof and imaging device | |
US7541628B2 (en) | Image sensors including active pixel sensor arrays | |
US8355069B2 (en) | Solid-state image pickup device | |
US8106342B2 (en) | Solid-state image capturing device and electronic information device | |
JP4221940B2 (en) | Solid-state imaging device, solid-state imaging device, and imaging system | |
US7732846B2 (en) | Semiconductor device including solid state image pickup device, and portable electronic apparatus | |
JP2010239076A (en) | Solid-state imaging device and method of manufacturing the same, and electronic apparatus | |
KR101426951B1 (en) | Solid-state imaging device and electronic device | |
CN1893541B (en) | Image sensors including active pixel sensor arrays and system | |
JP2008172580A (en) | Solid-state imaging element, and solid-state imaging apparatus | |
KR20090088790A (en) | Solid-state imaging device, camera, and electronic device | |
JP4972924B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
WO2007040016A1 (en) | Solid state imaging device, its manufacturing method, and electronic information device | |
JP2009099817A (en) | Solid-state imaging device | |
US8716770B2 (en) | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same | |
JP2007081139A (en) | Mos image sensor | |
US7880787B2 (en) | MOS image sensor | |
JP4832034B2 (en) | MOS image sensor | |
JP4495949B2 (en) | Two-plate color solid-state imaging device and digital camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4832034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |