JP2007081023A - Semiconductor checking board - Google Patents
Semiconductor checking board Download PDFInfo
- Publication number
- JP2007081023A JP2007081023A JP2005265143A JP2005265143A JP2007081023A JP 2007081023 A JP2007081023 A JP 2007081023A JP 2005265143 A JP2005265143 A JP 2005265143A JP 2005265143 A JP2005265143 A JP 2005265143A JP 2007081023 A JP2007081023 A JP 2007081023A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- semiconductor
- connection terminal
- connection terminals
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の電気的特性を検査する際に用いられる半導体検査用ボードに関する。 The present invention relates to a semiconductor testing board used when testing electrical characteristics of a semiconductor device.
半導体製造工程においては、多数の半導体素子が形成された半導体ウエハの状態で半導体検査装置により良否判定を行うのが一般的である。半導体検査装置は、半導体ウエハの各半導体素子の電気的特性を検査するテスタ装置と、半導体ウエハを搬送するプローバ装置とから構成される。テスタ装置には半導体素子の電極の個数に対応する複数のプローブ針を備えたプローブカード(半導体検査用ボード)が装着され、このプローブカードを介してテスタ装置と半導体素子との間で電気信号が授受される。 In a semiconductor manufacturing process, it is common to make a pass / fail judgment by a semiconductor inspection apparatus in the state of a semiconductor wafer on which a large number of semiconductor elements are formed. The semiconductor inspection apparatus includes a tester apparatus that inspects electrical characteristics of each semiconductor element of a semiconductor wafer and a prober apparatus that transports the semiconductor wafer. The tester device is equipped with a probe card (semiconductor inspection board) having a plurality of probe needles corresponding to the number of electrodes of the semiconductor element, and an electrical signal is transmitted between the tester device and the semiconductor element via the probe card. It is given and received.
半導体検査装置による検査においては、検査を受ける半導体素子の数だけ、半導体素子の電極とプローブ針との接触が繰り返し行われる。半導体素子の電極とプローブ針とが接触するとプローブ針がたわみ、このときの弾力により電気的導通が維持される。このため、繰り返し接触を行ううちに、プローブ針が疲労したり磨耗したりすることにより、複数のプローブ針の間でたわみが不均一となり、結果として正確な電気的特性が得られなくなることがある。 In the inspection by the semiconductor inspection apparatus, the contact between the electrode of the semiconductor element and the probe needle is repeatedly performed by the number of semiconductor elements to be inspected. When the electrode of the semiconductor element and the probe needle come into contact with each other, the probe needle bends and the electrical continuity is maintained by the elasticity at this time. For this reason, the probe needles may be fatigued or worn during repeated contact, resulting in uneven deflection among the plurality of probe needles, resulting in inaccurate electrical characteristics. .
上記不具合を未然に防止するため、プローブカードのプローブ針の接触回数が管理される。プローブ針の接触回数が予め決められた回数に達すると、このプローブカードの使用を一時中断し、プローブ針の不均一を修正した後、再度使用される。 In order to prevent the above problems, the number of contact of the probe needle of the probe card is managed. When the number of contact of the probe needle reaches a predetermined number of times, the use of the probe card is temporarily suspended, and the probe card is used again after correcting the unevenness of the probe needle.
従来では、プローブ針の接触回数を管理する方法として、テスタ装置に接続されたコンピュータが利用されていた(例えば、特許文献1参照)。コンピュータには、プローブカード毎に、その固有番号、接触回数の限度、現在までの接触回数が登録される。プローブカードが使用される度に、その固有番号と接触回数がコンピュータに報告される。コンピュータでは、現在までの接触回数を更新するとともに接触回数の限度との比較を行い、これを超えた場合に警告を発する。 Conventionally, a computer connected to a tester device has been used as a method for managing the number of contact times of the probe needle (see, for example, Patent Document 1). In the computer, for each probe card, the unique number, the limit of the number of times of contact, and the number of times of contact so far are registered. Each time the probe card is used, its unique number and the number of contacts are reported to the computer. The computer updates the number of times of contact up to the present and compares it with the limit of the number of times of contact, and issues a warning if this is exceeded.
従来では、プローブカードの固有番号をコンピュータに報告する手法として、端末から手入力したり、プローブカードに付属している磁気カードをカードリーダーへ通したりすることによって行われてきた。しかし、手入力の場合には、誤った固有番号が入力されるおそれがある。また、磁気カードを用いる場合には、磁気カードをカードリーダーへ通す作業が手間のかかる作業になるとともに、この磁気カードを常にプローブカードに対応させて管理しなければならない。そこで、特許文献2に記載されたプローブカードでは、プローブカード基板にメモリ素子を搭載し、このメモリ素子に固有番号及び通算接触回数等の情報を記録し、これらの情報が自動的に読み出されるようにされている。
しかしながら、特許文献2に記載された技術では、プローブカードにメモリ素子を実装しなければならないことから、プローブカードの製造コストが大幅に上昇するという問題があった。
However, the technique described in
本発明では、装着時に自動的に読み出される固有データを半導体検査用ボード自体に記録しながらも、安価な半導体検査用ボードを提供することを目的とする。 It is an object of the present invention to provide an inexpensive semiconductor inspection board while recording unique data automatically read at the time of mounting on the semiconductor inspection board itself.
本発明は、半導体装置の電気的特性を検査するために、テスタ装置に接続され、このテスタ装置と前記半導体装置との間で電気信号の受け渡しを行う半導体検査用ボードに関し、前記テスタ装置に接続される接続端子のうち、検査に使用しない複数の接続端子が接続時にそれぞれHレベルまたはLレベルのいずれかの電位になるようにされ、これらの電位が前記テスタ装置に読み出されて半導体検査用ボードの固有データとされることを特徴とする。 The present invention relates to a semiconductor testing board that is connected to a tester device and transfers electrical signals between the tester device and the semiconductor device in order to inspect the electrical characteristics of the semiconductor device, and is connected to the tester device. Among the connection terminals to be connected, a plurality of connection terminals not used for inspection are set to either H level or L level potentials when connected, and these potentials are read out to the tester device for semiconductor inspection. It is characterized as board specific data.
前記テスタ装置から電源が供給される電源供給用の接続端子を有するとともに、グランドに接続されるグランド用の接続端子を有し、前記接続時にHレベルの電位になる接続端子は、抵抗を介して前記電源供給用の接続端子に接続され、前記接続時にLレベルの電位になる接続端子は、前記グランド用の接続端子に接続されていることが好ましい。 A connection terminal for supplying power to which power is supplied from the tester device, and a connection terminal for ground that is connected to the ground. The connection terminal that becomes an H level potential at the time of connection is connected via a resistor. It is preferable that a connection terminal connected to the power supply connection terminal and having an L level potential at the time of the connection is connected to the ground connection terminal.
本発明の半導体検査用ボードは、テスタ装置に接続され、テスタ装置と半導体装置との間で電気信号の受け渡しを行うものであり、テスタ装置に接続される接続端子のうち、検査に使用しない複数の接続端子が接続時に各々HレベルまたはLレベルの電位になるようにされ、これらの電位がテスタ装置に読み出されて半導体検査用ボードの固有データとされるので、検査に使用しない余りの接続端子を利用して非常に簡単な電子回路を構成し、この電子回路により半導体検査用ボードの固有データを記録することができるから、接続時に自動的に読み出される固有データを半導体検査用ボード自体に記録しながらも安価な半導体検査用ボードを提供することができる。固有データは半導体検査用ボードを特定するために利用され、固有データに対応させて記録されている限度接触回数及び通算接触回数等のデータに基づいて、半導体検査用ボードの管理が行われる。 The board for semiconductor inspection of the present invention is connected to a tester device and transfers electrical signals between the tester device and the semiconductor device. Among the connection terminals connected to the tester device, a plurality of terminals not used for inspection are used. These connection terminals are set to potentials of H level or L level at the time of connection, respectively, and these potentials are read out to the tester device and used as specific data of the semiconductor inspection board. A very simple electronic circuit is configured using the terminals, and the unique data of the semiconductor inspection board can be recorded by this electronic circuit, so the unique data that is automatically read out at the time of connection is stored in the semiconductor inspection board itself. An inexpensive board for semiconductor inspection can be provided while recording. The unique data is used to specify the semiconductor inspection board, and the semiconductor inspection board is managed based on data such as the limit contact number and the total contact number recorded in correspondence with the unique data.
図1に示すように、半導体検査装置2は、半導体ウエハ3を搬送するプローバ装置4と、半導体ウエハ3に形成された半導体素子の電気的特性を検査するテスタ装置5と、このテスタ装置5に接続された上位コンピュータ6とから構成される。
As shown in FIG. 1, the
プローバ装置4は、半導体ウエハ3が固定されるステージ10と、このステージ10を3軸方向で移動させるステージ駆動機構11とを有している。ステージ駆動機構11は、半導体ウエハ3上の半導体素子の電極が後述するプローブ針33に接触するようにステージ10を位置決めするとともに、半導体ウエハ3上の複数の半導体素子がプローブ針33に連続的に順次に接触するようにしてステージ10を搬送する。
The prober device 4 includes a
テスタ装置5は、テスタ装置本体20と、テストヘッド21とを有している。テスタ装置本体20とテストヘッド21とは、図示しないケーブルにより接続されている。テストヘッド21にはコネクタ22が設けられており、このコネクタ22にプローブカード(半導体検査用ボード)30が装着されて使用される。
The tester device 5 includes a tester device body 20 and a
図2に示すように、プローブカード30は、矩形状をしており、一端部に複数の接続端子31a〜31zが設けられている。これらの接続端子31a〜31zが、テストヘッド21のコネクタ22に接続される。プローブカード30の他端側には、矩形状の開口32が形成されており、この開口32にはプローブ針33が下方に突出するようにして設けられている(図1参照)。プローブカード30に対して半導体ウエハ3が下方から近づけられ、プローブ針33に半導体素子の電極が接触するようにされる。
As shown in FIG. 2, the
接続端子31a〜31zは、検査用の接続端子31a〜31uと、プローブカード30の固有番号記録用の接続端子31v〜31zとに分けられる。検査用の接続端子31a〜31uは、それぞれプローブ針33に図示しない配線を介して接続されている。
The
固有番号記録用の接続端子31v〜31zには、検査に使用しない余りの接続端子が利用されている。図3に示すように、接続端子31vは電源供給用であり、接続端子31zはグランド用であり、接続端子31w〜31yはデータ保持用である。データ保持用の接続端子31w〜31yは、それぞれ抵抗Rを介して電源供給用の接続端子31vに接続されており、これらの接続端子31w〜31yのうち接続端子31yだけが、グランド用の接続端子31zに接続されている。これにより、プローブカード30の装着時には、接続端子31w,31xの電位がHレベルに、接続端子31yの電位がLレベルになる。便宜上、(接続端子31wの電位、接続端子31xの電位、接続端子31yの電位)という形態で表現すると、(H、H、L)となり、この電位配列がプローブカード30の固有番号のデータとされる。なお。本実施形態では、データ保持用の接続端子を3つ用いたため、3ビット(8通り)分の異なるプローブカードを識別することができるが、データ保持用の接続端子を追加し、より多くのプローブカードを識別可能にしてもよい。
As the
テスタ装置本体20は、テストヘッド21及びプローブカード30を介して半導体素子にテスト信号を送信する。このとき、プローブカード30の検査用の接続端子31a〜31uを介してテスト信号が伝達される。半導体素子はこのテスト信号に応じて動作し、その出力信号がプローブカード30及びテストヘッド21を介してテスタ装置本体20に受信され、半導体素子の電気的特性が検査される。テスタ装置本体20は、半導体素子の出力信号と期待する出力信号とを比較し、この半導体素子が良か不良かを判断し、この良否データを蓄積する。
The tester device main body 20 transmits a test signal to the semiconductor element via the
また、テスタ装置本体20は、テストヘッド21を介してプローブカード30の接続端子31w〜31yの電位を読み取ることにより、これを使用しているプローブカード30の固有番号データとする。この固有番号データは、上位コンピュータ6へと送られる。
Further, the tester device main body 20 reads the potentials of the
上位コンピュータ6は、制御部40、メモリ41、表示部42等を有している。メモリ41には、複数のプローブカード30の固有番号が記録されるとともに、これらの固有番号に対応させて、この固有番号の付されたプローブカード30の限度接触回数及び通算接触回数が記録されている。ここで、限度接触回数とは、プローブ針33が繰り返し接触したことによりメンテナンスが必要になるときの接触回数を表しており、通算接触回数とは、メンテナンスが行われた後から現在までにプローブ針33が接触した接触回数を表している。
The
上位コンピュータ6では、使用しているプローブカード30の固有番号データを受信すると、この固有番号データからプローブカード30を特定し、このプローブカード30の限度接触回数及び通算接触回数のデータを読み出す。そして、今回の検査を終えた時点で、今回の検査でプローブ針33が接触した接触回数を通算接触回数に足し合わせ、これを新たな通算接触回数とする。新たな通算接触回数は、限度接触回数に対して大小が比較され、新たな通算接触回数のほうが大きい場合に、表示部42にメンテナンスが必要である旨の警告が表示される。なお、プローブ針33が接触した接触回数をカウントするために、テスタ装置本体20にカウンタが設けられている。
When the
以下、上記構成による作用について説明する。検査を行うときには、検査する半導体ウエハ3に合わせたプローブカード30を選択し、このプローブカード30をテストヘッド21に装着する。これにより、プローブカード30の各接続端子31a〜31zとテストヘッド21のコネクタ22とが接続される。テスタ装置本体20では、固有番号記録用の接続端子31w〜31yの電位、つまりプローブカード30の固有番号データを読み取り、このプローブカード30が今回検査する半導体ウエハ3に対応しているかを確認する。
Hereinafter, the operation of the above configuration will be described. When performing the inspection, the
この後、ステージ10が駆動され、ステージ10上の半導体ウエハ3に形成された複数の半導体素子が順にプローブカード30のプローブ針33に接触する。各半導体素子がプローブ針33に接触する度にテスト信号が与えられ、このテスト信号に対する出力信号に基づいて半導体素子の良否が判断され、この良否データがテスタ装置本体20で記憶される。また、テスタ装置本体20では、今回の検査でのプローブ針33の接触回数をカウントする。
Thereafter, the
半導体ウエハ3上の全ての半導体素子を検査し終えると、テスタ装置本体20から上位コンピュータ6へと、プローブカード30の固有番号データ、及び今回の検査でカウントした接触回数のデータが送られる。上位コンピュータ6では、固有番号データからプローブカード30を特定し、メモリ41に記録された限度接触回数及び通算接触回数を読み出す。そして、今回の検査でカウントした接触回数が、読み出した通算接触回数に足し合わされ、この足し合わせた新たな通算接触回数と限度接触回数とが比較される。新たな通算接触回数のほうが大きい場合には、表示部42にメンテナンスが必要である旨の警告が表示される。
When all the semiconductor elements on the semiconductor wafer 3 have been inspected, the unique number data of the
このように、本発明のプローブカード30によれば、検査に使用しない余りの接続端子31v〜31zを利用して非常に簡単な電子回路を構成し、この電子回路によりプローブカード30の固有番号データを記録することができるから、接続時に自動的に読み出される固有番号データをプローブカード30自体に記録しながらも安価なプローブカード30を提供することができる。
As described above, according to the
上記実施形態では、プローブカードはプローブ針の接触回数が限度接触回数を超えたときにメンテナンスが行われるようにしたが、プローブカードの使用期間が限度使用期間を超えたときにメンテナンスが行われるようにしてもよい。さらには、プローブ針の接触回数が限度接触回数を超えるか、またはプローブカードの使用期間が限度使用期間を超えるか、いずれか一方によりメンテナンスが必要とされたときに行うようにしてもよい。 In the above embodiment, the probe card is maintained when the probe needle contact count exceeds the limit contact count. However, the probe card is maintained when the probe card usage period exceeds the limit use interval. It may be. Furthermore, it may be performed when maintenance is required due to either the probe needle contact count exceeding the limit contact count or the probe card usage period exceeding the limit use period.
上記実施形態では、上位コンピュータには1機のテスタ装置が接続しているだけであったが、複数のテスタ装置を接続して同時に複数のプローブカードを管理するようにしてもよい。 In the above embodiment, only one tester device is connected to the host computer, but a plurality of tester devices may be connected to simultaneously manage a plurality of probe cards.
上記実施形態では、半導体検査用ボードとして、半導体ウエハ上の各半導体素子に対して検査を行うプローブカードを用いて説明したが、パッケージ化された半導体デバイスに対して検査を行うテストボードなどにも本発明を適用することができる。 In the above embodiment, a probe card for inspecting each semiconductor element on a semiconductor wafer has been described as a semiconductor inspection board. However, the test board for inspecting a packaged semiconductor device can also be used. The present invention can be applied.
2 半導体検査装置
3 半導体ウエハ
4 プローバ装置
5 テスタ装置
6 上位コンピュータ
30 プローブカード
31a〜31u 検査用の接続端子
31v〜31z 固有番号記録用の接続端子
2 Semiconductor inspection device 3 Semiconductor wafer 4 Prober device 5
Claims (2)
前記テスタ装置に接続される接続端子のうち、検査に使用しない複数の接続端子が接続時にそれぞれHレベルまたはLレベルのいずれかの電位になるようにされ、これらの電位が前記テスタ装置に読み出されて半導体検査用ボードの固有データとされることを特徴とする半導体検査用ボード。 In order to inspect the electrical characteristics of the semiconductor device, in a semiconductor inspection board that is connected to a tester device and transfers electrical signals between the tester device and the semiconductor device,
Among the connection terminals connected to the tester device, a plurality of connection terminals not used for inspection are set to either H level or L level potentials at the time of connection, and these potentials are read to the tester device. A semiconductor inspection board, characterized in that the data is unique data of the semiconductor inspection board.
前記Hレベルの電位になる接続端子は、抵抗を介して前記電源供給用の接続端子に接続され、前記Lレベルの電位になる接続端子は、前記グランド用の接続端子に接続されていることを特徴とする請求項1記載の半導体検査用ボード。
It has a connection terminal for power supply to which power is supplied from the tester device, and has a connection terminal for ground connected to the ground,
The connection terminal having the H level potential is connected to the connection terminal for supplying power via a resistor, and the connection terminal having the L level potential is connected to the ground connection terminal. The board for semiconductor inspection according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265143A JP2007081023A (en) | 2005-09-13 | 2005-09-13 | Semiconductor checking board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265143A JP2007081023A (en) | 2005-09-13 | 2005-09-13 | Semiconductor checking board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007081023A true JP2007081023A (en) | 2007-03-29 |
Family
ID=37941023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265143A Pending JP2007081023A (en) | 2005-09-13 | 2005-09-13 | Semiconductor checking board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007081023A (en) |
-
2005
- 2005-09-13 JP JP2005265143A patent/JP2007081023A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW495897B (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
US8275568B2 (en) | Semiconductor test system with self-inspection of electrical channel | |
US8922233B2 (en) | Apparatus for testing a semiconductor device and method of testing a semiconductor device | |
KR100831848B1 (en) | Apparatus and method for testing lcd control board | |
US6429677B1 (en) | Method and apparatus for characterization of gate dielectrics | |
JP2008076281A (en) | Tool, apparatus, and method for inspection of substrate | |
KR100791050B1 (en) | Measurement system for the flexible printed circuit board with a pin driver and the method for measuring of the same | |
TWI227787B (en) | Ancillary equipment for testing semiconductor integrated circuit | |
US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
JP5452965B2 (en) | Pogo tower electrical channel self-test semiconductor test system | |
US7308624B2 (en) | Voltage monitoring test mode and test adapter | |
US20050184741A1 (en) | Multi-function probe card | |
JP2007081023A (en) | Semiconductor checking board | |
KR101619721B1 (en) | Device testing printed circuit board | |
JP2007156957A (en) | Counter and counting system | |
KR100491137B1 (en) | Method for Testing socket | |
KR20040054904A (en) | Socket and managing system for test results of semiconductor device using the socket | |
JP2008026122A (en) | Maintenance method for semiconductor element inspecting apparatus | |
KR102548942B1 (en) | Multi pin test device | |
JP2010054455A (en) | Semiconductor test device and test board | |
KR100826980B1 (en) | Memory testing equipment | |
KR100591757B1 (en) | EDS inspection system | |
KR200302441Y1 (en) | Apparatus for Testing Socket | |
JP2006261391A (en) | Semiconductor device and its inspection method | |
JP2004095802A (en) | Semiconductor testing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070118 |