JP2007074003A - Method of manufacturing semiconductor device and semiconductor manufacturing apparatus - Google Patents
Method of manufacturing semiconductor device and semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP2007074003A JP2007074003A JP2006340456A JP2006340456A JP2007074003A JP 2007074003 A JP2007074003 A JP 2007074003A JP 2006340456 A JP2006340456 A JP 2006340456A JP 2006340456 A JP2006340456 A JP 2006340456A JP 2007074003 A JP2007074003 A JP 2007074003A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- semiconductor substrate
- copper foil
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
この発明は、半導体基板の表面層に能動素子等の形成された半導体装置の製造方法および半導体製造装置に関し、詳しくは、その能動素子や他の接続端子等に亘る金属配線などの導電体層を半導体基板の表面に形成する技術に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor manufacturing apparatus in which an active element or the like is formed on a surface layer of a semiconductor substrate, and more specifically, a conductor layer such as a metal wiring over the active element or other connection terminals. The present invention relates to a technique for forming on the surface of a semiconductor substrate.
従来、LSI等(半導体装置)の製造工程において半導体基板の表面上に金属配線層を形成するに際し、金属配線層の下になるところに溝を形成しておいてその溝内に金属を埋め込む工程が知られている。図5は、半導体基板の一主表面すなわちトランジスタ等の機能素子が形成されている方の表面上に銅層が形成される様子をその工程順に示している。 2. Description of the Related Art Conventionally, when forming a metal wiring layer on the surface of a semiconductor substrate in a manufacturing process of an LSI or the like (semiconductor device), a step of forming a groove below the metal wiring layer and embedding the metal in the groove It has been known. FIG. 5 shows the order in which the copper layer is formed on one main surface of a semiconductor substrate, that is, the surface on which a functional element such as a transistor is formed.
詳述すると、直径300mm程度で厚さ1mm以下の薄いシリコンウエハ10(半導体基板)の上面すなわち一主表面に通常多数のIC(半導体装置)が作り込まれるが(図5(a)参照)、その一部についての縦断面を見ると(図5(b)参照)、配線用の銅層を形成しようとする直前の状態では、例えば、サブストレート11の表面上に形成されたシリコン酸化膜12は、サブストレート11の表面層に形成されたPN接合その他の能動素子などへのコンタクトホール13及びそれに連なる配線パターン領域のところが、フォトリソグラフィー工程等によって取り除かれている。コンタクトホール13のところではサブストレート11表面またはその他のコンタクト面まで除去され、その周りの配線領域のところでは溝底に酸化膜12が残るように除去されている。
More specifically, a large number of ICs (semiconductor devices) are usually formed on the upper surface, ie, one main surface, of a thin silicon wafer 10 (semiconductor substrate) having a diameter of about 300 mm and a thickness of 1 mm or less (see FIG. 5A). Looking at a longitudinal section of a part thereof (see FIG. 5B), in the state immediately before the formation of the copper layer for wiring, for example, the
そして、このシリコンウエハ10に銅配線を形成するときは、その上面に対し、先ずスパッタ又はCVDによって極く薄い銅層14を付けておいてから(図5(c)参照)、ウェットメッキによって銅層14上に銅層15を成長させる(図5(d)参照)。こうして、シリコンウエハ10の主表面上に銅層15が形成された後は、その主表面にCMP(ケミカルメカニカルポリシング)処理を施して、配線領域以外の銅層15を除去するのである(図5(e)参照)。
When forming a copper wiring on the
このようなスパッタやCVD等による銅付着工程およびそれに続くウェットメッキによる銅成長工程とを経て形成された銅層15は、その内部結晶がほぼ等方性のものとなる。また、その下のシリコン11や酸化膜12との境界部分は、共晶などはほとんど無く、境界面がハッキリしている(図5(f)参照)。
The
なお、銅層15のところにアルミニウム層やアルミニウム合金層を形成する場合には、CVDやPVD等の成長法によって所望の膜厚まで導電体層を形成しておいてから、それを加熱して流動させることでコンタクトホール13に埋め込ませたり(下記特許文献1、2を参照)、加熱に加えて加圧も行うことでコンタクトホール13のところの空隙をつぶしたり(下記特許文献3を参照)する技術も知られている。もっとも、これらは、融点の比較的低いアルミニウムを材料として先ず従来以上の膜厚を形成させることが前提となっているので、処理時間の観点から、融点がそれより高く成長速度も遅くなりがちな銅に対しては実用的でない。
一方、堆積成長させたアルミニウムでは微細化に伴ってエレクトロマイグレーションに耐えるのが困難になってきており、特に高速に成長させるほど導電体層内部全体がポーラスになるうえ、このような微細な空隙は大きな空隙と違ってなかなか潰れない。そこで、導電体層の形成に際して、導電性材料としてアルミニウム系金属以外の銅なども用いられるとともに、その堆積成長を加速するための工程も併せて採用されるのである。 On the other hand, aluminum that has been grown and grown has become difficult to withstand electromigration along with miniaturization. In particular, the higher the growth rate, the more porous the entire conductor layer becomes. Unlike a big gap, it doesn't collapse easily. Therefore, in forming the conductor layer, copper other than the aluminum-based metal is used as the conductive material, and a process for accelerating the deposition growth is also employed.
このように、従来の半導体装置およびその製造方法では、スパッタやCVD等によるドライ工程だけで導電体層を形成しきれない場合には、特にアルミニウムに限らず銅等の他の導電体材料も考慮した場合には、導電体成長工程にウェットメッキが用いられる。しかしながら、半導体装置の微細加工にウェットメッキを適用するには、メッキ液等を常に厳しく適正状態に保つ必要がある。このため、その工程の管理や作業には厳しいものがある。さらに、その廃液処分等も厄介である。 そこで、半導体装置に対する導電体層の形成工程からウェット工程を不要にして省くことが課題となる。 As described above, in the conventional semiconductor device and the manufacturing method thereof, when the conductor layer cannot be formed only by the dry process such as sputtering or CVD, not only aluminum but also other conductor materials such as copper are considered. In this case, wet plating is used in the conductor growth process. However, in order to apply wet plating to microfabrication of a semiconductor device, it is necessary to always keep a plating solution or the like strictly and properly. For this reason, the management and work of the process are strict. Furthermore, disposal of the waste liquid is troublesome. Therefore, it becomes a problem to omit the wet process from the process of forming the conductor layer on the semiconductor device.
また、メッキ形成された導電体は、下層物に対する付着力・被着力が弱くて界面剥離が起きやすいうえ、密になり難くて強度も低下しがちである。そこで、半導体装置の表面上に形成される導電体層について、下層との密着性を向上させることや、強度を高めることも課題となる。 In addition, the conductor formed by plating has a weak adhesion and adherence to the lower layer and easily causes interfacial peeling, and is difficult to become dense and tends to decrease in strength. Therefore, it is also a problem to improve the adhesion to the lower layer and to increase the strength of the conductor layer formed on the surface of the semiconductor device.
この発明は、このような課題を解決するためになされたものであり、ウェットメッキによらないで導電体層を形成する半導体装置の製造方法を実現することを目的とする。また、本発明は、導電体層が下層に密着した半導体装置を実現することを目的とする。さらに、本発明は、強い導電体層を持った半導体装置を実現することも目的とする。 The present invention has been made to solve such a problem, and an object thereof is to realize a method for manufacturing a semiconductor device in which a conductor layer is formed without using wet plating. Another object of the present invention is to realize a semiconductor device in which a conductor layer is in close contact with a lower layer. Another object of the present invention is to realize a semiconductor device having a strong conductor layer.
このような課題を解決するための本発明について、その構成および作用効果を以下に説明する。 The configuration and operational effects of the present invention for solving such problems will be described below.
本発明の半導体装置の製造方法は、半導体基板の表面上に導電性薄膜を真空雰囲気中で重ねる工程と、これらを重ねたままで高圧雰囲気に曝す工程とが含まれていることを特徴とする方法である。すなわち、(能動素子等が一主表面上に形成された)半導体基板の(該一主)表面上に導電性薄膜を真空雰囲気中で(配置・乗載等して)重ね(合わせ)る工程と、これらを重ね(合わせ)たままで高圧雰囲気に曝す(ことで該導電性薄膜上等から加圧して該導電性薄膜を該一主表面上に付着させる)工程とを有することを特徴とする。 A method of manufacturing a semiconductor device according to the present invention includes a step of stacking a conductive thin film on a surface of a semiconductor substrate in a vacuum atmosphere, and a step of exposing them to a high pressure atmosphere while being stacked. It is. That is, a step of stacking (matching) a conductive thin film on a (main) surface of a semiconductor substrate (on which an active element or the like is formed on one main surface) in a vacuum atmosphere (arrangement, mounting, etc.) And a step of exposing them to a high-pressure atmosphere while overlapping (combining) them (and thereby applying pressure from above the conductive thin film to attach the conductive thin film onto the one main surface). .
このような半導体装置の製造方法にあっては、半導体基板の表面上に導電体層を形成するに際し、先ず、真空雰囲気中で導電性薄膜が半導体基板の表面上に重ねられる。これによって、空気やガス等を挟み込むこと無く両者が合わせられる。次に、これらがその重なった状態のままで高圧雰囲気に曝される。そうすると、導電性薄膜は、加圧されて、半導体基板の表面に押しつけられ、その表面形状に適合するよう曲げられて変形する。しかも、その際、両者の間に空気やガス等がほとんど存在しないので、それらの境界面はぴったりと密着し、加圧を止めた後でも膨張ガス等による剥離が発生することは無い。 In such a method for manufacturing a semiconductor device, when forming a conductor layer on the surface of a semiconductor substrate, first, a conductive thin film is overlaid on the surface of the semiconductor substrate in a vacuum atmosphere. Thereby, both can be combined without interposing air or gas. Next, they are exposed to a high pressure atmosphere in the overlapping state. Then, the conductive thin film is pressed and pressed against the surface of the semiconductor substrate, and is bent and deformed so as to conform to the surface shape. In addition, since there is almost no air, gas, or the like between the two, the boundary surfaces thereof closely contact each other, and even after the pressurization is stopped, peeling due to the expanding gas or the like does not occur.
これにより、液体に浸すというウェットな工程を用いるまでもなく、真空雰囲気および高圧雰囲気というドライな雰囲気の中だけで半導体装置に導電体層が被着形成されることとなる。また、基板とは別に薄膜化される導電性薄膜薄膜は、通常、圧延工程や、圧延に引っ張り伸張を加味した工程によって製造されるので、内部まで密な状態になっていて、堆積成長させたものよりもエレクトロマイグレーションに強い。したがって、この発明の半導体装置の製造方法によれば、ウェットメッキによらないで良質の導電体層を形成することができる。 Accordingly, the conductive layer is deposited on the semiconductor device only in a dry atmosphere such as a vacuum atmosphere and a high-pressure atmosphere, without using a wet process of immersing in a liquid. In addition, the conductive thin film, which is thinned separately from the substrate, is usually manufactured by a rolling process or a process that takes tensile elongation into the rolling, so it is in a dense state and is deposited and grown. More resistant to electromigration than things. Therefore, according to the method for manufacturing a semiconductor device of the present invention, a high-quality conductor layer can be formed without using wet plating.
本発明の半導体装置の他の製造方法は、上記の半導体装置の製造方法であって、前記の重ねる工程に先だって前記半導体基板の前記(一主)表面に前記導電性薄膜の主成分物質を打ち込む工程も含まれていることを特徴とする方法である。 Another method for manufacturing a semiconductor device according to the present invention is the above-described method for manufacturing a semiconductor device, wherein the main component material of the conductive thin film is implanted into the (primary) surface of the semiconductor substrate prior to the stacking step. It is a method characterized by including a process.
このような半導体装置の製造方法にあっては、導電性薄膜の主成分物質が打ち込まれたところに、導電体物質と既存物との共晶が形成される。そして、その上に導電体層が圧着させられるが、この導電体とその共晶とは、成分が近いので馴染み易い。これにより、導電体層とその下の物質との付着力が、共晶の介在によって強化されることとなる。したがって、この発明の半導体装置の製造方法によれば、導電体層と下層との密着性を向上させることができる。 In such a method of manufacturing a semiconductor device, a eutectic of a conductive material and an existing material is formed where the main component material of the conductive thin film is implanted. Then, a conductor layer is pressure-bonded thereon, but the conductor and its eutectic are close to each other and are easily adapted to each other. Thereby, the adhesive force between the conductor layer and the underlying material is strengthened by the eutectic. Therefore, according to the method for manufacturing a semiconductor device of the present invention, the adhesion between the conductor layer and the lower layer can be improved.
本発明の半導体装置は、導電体層が設けられた半導体装置において、前記導電体層とその下の物質とに介在するように共晶が形成されていることを特徴とするものである。 The semiconductor device according to the present invention is characterized in that in the semiconductor device provided with the conductor layer, a eutectic is formed so as to be interposed between the conductor layer and a material therebelow.
このような半導体装置にあっては、導電体層とその下の物質との間に両者の共晶またはそれに近い成分の共晶が介在することにより、両者の付着力が強化される。したがって、この発明によれば、導電体層が下層に密着した半導体装置を実現することができる。 In such a semiconductor device, the cohesiveness of both or a component close thereto is interposed between the conductor layer and the underlying material, whereby the adhesion between the two is reinforced. Therefore, according to the present invention, it is possible to realize a semiconductor device in which the conductor layer is in close contact with the lower layer.
本発明の他の半導体装置は、導電体層が設けられた半導体装置において、前記導電体層は、内部結晶が前記導電体層の下面に沿って延びた状態となっているものであることを特徴とする。
このような半導体装置にあっては、導電体層の内部結晶が導電体層の下面に沿って延びた状態となっているところ、薄く或いは細長く延びた結晶物は一般に延び変形等に強いことから、そのような導電体は、半導体基板に被着させる際に加えられる曲げ力や、その後の熱変形応力、さらには高密度電流によるマイグレーションの力などにも耐え得ることとなる。したがって、この発明によれば、強い導電体層を持った半導体装置を実現することができる。
According to another semiconductor device of the present invention, in the semiconductor device provided with the conductor layer, the conductor layer has an internal crystal extending along the lower surface of the conductor layer. Features.
In such a semiconductor device, the inner crystal of the conductor layer extends along the lower surface of the conductor layer. However, a thin or elongated crystal substance generally extends and is resistant to deformation. Such a conductor can withstand bending force applied when it is applied to a semiconductor substrate, subsequent thermal deformation stress, and migration force due to high-density current. Therefore, according to the present invention, a semiconductor device having a strong conductor layer can be realized.
以上の説明から明らかなように、本発明の半導体装置の製造方法にあっては、真空雰囲気および高圧雰囲気というドライな雰囲気の中だけで導電体層が被着形成されるようにしたことにより、半導体装置の表面上に導電体層を形成するに際してウェットメッキによらないで済ませることができるようになったという有利な効果が有る。
また、本発明の半導体装置の製造方法および半導体装置にあっては、共晶を介在させて付着力を強化したことにより、半導体装置における導電体層と下層との密着性を向上させることができたという有利な効果を奏する。
さらに、本発明の半導体装置にあっては、特定の結晶構造のものを導電体層に導入したことにより、強い導電体層を持った半導体装置を実現することができたという有利な効果が有る。
As is clear from the above description, in the method for manufacturing a semiconductor device of the present invention, the conductor layer is deposited and formed only in a dry atmosphere such as a vacuum atmosphere and a high-pressure atmosphere. There is an advantageous effect that it is possible to dispense with wet plating when forming the conductor layer on the surface of the semiconductor device.
Further, in the method of manufacturing a semiconductor device and the semiconductor device of the present invention, the adhesion between the conductor layer and the lower layer in the semiconductor device can be improved by strengthening the adhesion by interposing a eutectic. There is an advantageous effect that.
Furthermore, the semiconductor device of the present invention has an advantageous effect that a semiconductor device having a strong conductor layer can be realized by introducing a specific crystal structure into the conductor layer. .
本発明の半導体装置およびその製造方法について、これを実施するための具体的な形態を図面を引用して説明する。以下、製造方法について一連の工程と(図1参照)、製造された半導体の構造と(図2参照)、2種類の半導体製造装置についてその構造及び動作(図3,図4参照)とを順に説明する。 About the semiconductor device of this invention and its manufacturing method, the concrete form for implementing this is demonstrated referring drawings. Hereinafter, a series of steps of the manufacturing method (see FIG. 1), the structure of the manufactured semiconductor (see FIG. 2), and the structure and operation (see FIGS. 3 and 4) of two types of semiconductor manufacturing apparatuses are sequentially performed. explain.
図1に示したこの半導体装置の製造方法が図5の従来方法と相違するのは、スパッタ等による銅層14の形成工程(図5(c)参照)に代えて銅イオンの打ち込み工程(図1(c)参照)が採用されている点と、ウェットメッキによる銅層15の形成工程(図5(d)参照)に代えて銅箔25を被着させるための一連の乗載工程(図1(d1)参照)及び加圧工程(図1(d2)参照)が行われる点である。なお、銅箔25は、シリコンウエハ10とは別に、圧延工程によって予め製造されている。その圧延工程では、ピアノ線の伸線工程の如く圧延に加えて引っ張り展伸も行われて、加熱を伴わないか加熱しても結晶構造を変化させない最小限に止められるので、出来上がった銅箔25は、密で強い薄膜となっている。
The semiconductor device manufacturing method shown in FIG. 1 differs from the conventional method shown in FIG. 5 in that a copper ion implantation process (FIG. 5C) is used instead of the
銅イオンの打ち込み工程は、俗にインプラと呼ばれるイオン打ち込み装置を用いて行われるが、その際のマスキングには、マスク作成の作業負担を軽減するために、コンタクトホール13やその周りの配線パターン領域に対するフォトリソグラフィー工程に使用されたマスクが共用される。そして、サブストレート11や酸化膜12の露出表面のうち配線領域に該当する溝底のところに対し、その浅い表面部分に入り込むよう、銅イオンが打ち込まれる(図1(c)参照)。その薄い銅イオン打ち込み層24は、打ち込まれた銅イオンとこれを受け入れた既存物質のシリコン等とが混じって、Si−Cu共晶となる。なお、銅イオンを打ち込むのは、これが銅箔25の主成分だからであり、銅に代えて他の導電体を形成するときには、その主成分物質が打ち込まれる。そして、このような処理は、次の乗載工程に先だって半導体基板の主表面に導電性薄膜の主成分物質を打ち込む工程となっている。
The copper ion implantation process is commonly performed using an ion implantation apparatus called an implanter. In this case, in order to reduce the work burden of creating the mask, the
また、乗載工程は、厚さ1μm程度(望ましくは0.1μm以下)の薄い銅箔25をシリコンウエハ10の上面すなわち主表面上に乗せる処理である(図1(d1)参照)。銅箔25は、シリコンウエハ10の主表面全体を覆うように、平らに広げた状態で、そっと乗せられる。その際、銅箔25が溝部や段差部を除いて酸化膜12の上に重なるように、後述する真空チャンバ30の中で処理される。そこで、このような処理は、半導体基板の表面上に導電性薄膜を真空雰囲気中で重ねる工程となっている。
The mounting process is a process of placing a
さらに、銅箔25の載ったシリコンウエハ10には、真空チャンバ30から出されること無く引き続いて、やはり後述する加圧ユニット41を用いて900気圧程度の高圧ガスが掛けられる。このような処理は、半導体基板と導電性薄膜とを重ねたままで高圧雰囲気に曝す工程となっている。そして、高圧ガスによって上面が加圧された銅箔25は、シリコンウエハ10の上面に強く押しつけられる。こうして、銅箔25は、コンタクトホール13やその周りの溝内にも延びて来て、そこに下面が密着する(図1(d2)参照)。
Further, the
そして、銅箔25は、その密着境界面のところにある銅イオン打ち込み層24に圧接されて強く付着する。また、酸素を含んだ空気に触れること無く伸展した銅箔25の下面は新鮮で接触抵抗が小さいので能動素子等に対する電気的な接続状態も良好となる。さらに、圧延形成されていた銅箔25は、その伸展の際に粘り強く延びて何処も破断すること無く下層の表面形状に適合変形する。 それから後は、従来同様、その主表面にCMP処理が施されて、配線領域以外の銅層25が除去される(図1(e)参照)。
Then, the
[半導体装置の実施例]
こうして、導電体層25が形成された半導体装置について特にその導電体層25の結晶構造を見ると、図2(a)にその部分の詳細な断面模式図を示したが、上述したように被着された銅箔25の直下に当たる銅イオン打ち込み層24はSi−Cu共晶となっており、このような銅イオン打ち込み層24を具えたシリコンウエハ10は、導電体層とその下の物質とに介在する共晶が形成されたものとなっている。そして、その銅イオン打ち込み層24に対して銅箔25の下面がしっかりと付いている。
[Example of Semiconductor Device]
Thus, when the crystal structure of the
また、銅箔25の圧延時に面状に拡がりながら薄く延びてほぼ平行な多層となっていた導電性薄膜の結晶模様25aは、その下面がサブストレート11や酸化膜12の露出面に押しつけられてその段差形状に合わせるように多少延びぎみに曲げられることから、平行状態を引き継ぐ並行状態は概ね維持しながらも、サブストレート11や酸化膜12の露出面と同一または類似の曲線模様を描くように変形する。このように変形した薄い多層状の結晶模様25aを残している導電体層25は、その下面に沿って延びた内部結晶を有するものとなっている。
In addition, when the
なお、図2(b)に同様の断面模式図で示された結晶構造を持つ導電体層25は、コンタクトホール13のところにCMP後も残るリセスを無くすために、そのコンタクトホール13のところにメタルプラグ26を埋め込んだものである。この工程は、銅イオン打ち込み工程の前にMOCVD等によってタングステン等の金属を析出させることで行われる。この場合も、導電体層25は、その下面に沿って延びた内部結晶を有するとともに、その直下に共晶が形成されたものとなっている。
Note that the
また、上述の製造工程では、銅箔25とその下層との付着力を強化するためにスパッタ等による銅層14の形成工程に代えて銅イオン24の打ち込み工程を採用したが、その付着力が従来程度で間に合う場合には、従来通りCVD等によって銅層14を極く薄く形成しておき、その後のウェットメッキ工程だけを銅箔25の乗載工程および加圧工程にて置換するようにしても良い。
Moreover, in the above manufacturing process, in order to strengthen the adhesion between the
そして、このような製造工程で作られたこれらの半導体装置は、従来の製法で作られた従来のものに比べて、導電性に優れ、しかもエレクトロマイグレーションへの耐力が高いうえ、生産効率も良いといった数々の長所を兼ね備えたものとなっている。 And these semiconductor devices manufactured by such a manufacturing process are excellent in electrical conductivity, and have a high resistance to electromigration, as well as good production efficiency, compared to conventional devices manufactured by conventional manufacturing methods. It has a number of advantages.
[半導体製造装置の第1実施例]
図3(a)に縦断面構造を模式図で示した第1の装置は、上述の工程のうち乗載工程および加圧工程を行うのに好適な半導体製造装置である。これは、両工程を連続して行うために、チャンバ30(真空雰囲気確保手段)に対して、真空ポンプ33(真空雰囲気生成手段)と、昇降台34(半導体基板保持手段+距離可変手段)と、加圧ユニット41(高圧雰囲気生成手段)と、銅箔供給ユニット51(導電性薄膜供給手段)と、レーザユニット56(銅箔切断手段+銅箔焼鈍手段)とが付加されたものである。
[First Embodiment of Semiconductor Manufacturing Apparatus]
The first apparatus whose vertical cross-sectional structure is shown in a schematic diagram in FIG. 3A is a semiconductor manufacturing apparatus suitable for performing the mounting process and the pressurizing process among the processes described above. In order to perform both processes continuously, the vacuum pump 33 (vacuum atmosphere generating means) and the lift table 34 (semiconductor substrate holding means + distance variable means) are used for the chamber 30 (vacuum atmosphere securing means). A pressure unit 41 (high pressure atmosphere generating means), a copper foil supply unit 51 (conductive thin film supply means), and a laser unit 56 (copper foil cutting means + copper foil annealing means) are added.
真空チャンバ30は、アルミニウムをくり抜いた本体部に対し、その内部空間に真空雰囲気を確保するため、アルミニウム板からなる蓋部が被せてある。その側壁には、シリコンウエハ10(半導体基板)を搬入および搬出する際に真空チャンバ30の外からウエハ搬送アーム61を出し入れしうるように、開口が貫通して形成されており、そこにはその開口を開閉するゲート31が付設されている。なお、図示は割愛したが、ゲート31やウエハ搬送アーム61は真空引き可能な予備室によって囲まれていて、真空状態を破らずにシリコンウエハ10の搬入出を行えるようにもなっている。
The
真空ポンプ33は、メカニカルブースターやターボモレキュラーポンプ等が単段で或いは多段に連結して用いられ、10-6〜-7Torr(133×10-6〜-7Pa)程度まで真空引きを行って真空チャンバ30の内部空間に真空雰囲気を生成するために、バルブ32を介して真空チャンバ30に対し吸引排気可能に接続される。なお、真空チャンバ30内を大気圧に戻したり真空ポンプ33による排気が間に合わないときのリリーフ用などのために補助バルブ37も適宜付加される。
昇降台34は、ステンレスの板材からなり、搬入されたシリコンウエハ10を乗載させて保持するために、シリコンウエハ10より一回り大きく加工形成されるとともに、その上面が平坦に仕上げられている。その下面にはベローズ35の一端が気密に溶接されるとともに、このベローズ35の他端が真空チャンバ30の内底の貫通口周辺に対して気密に溶接され、さらに、その貫通口およびベローズ35の中を挿通する支柱36によって昇降台34が支持される。この昇降台34は上下移動しうるように支柱36を介して外部から図示しないパルスモータやボールネジ等によって駆動される。そして、その移動可能な範囲は、昇降台34の上面について見ると、ウエハ搬送アーム61の入ってくるところより低いところから、後述する銅箔25の送給高さを越えて更にその上に位置するやはり後述のスリーブ42の下端より高いところまで達する。これにより、昇降台34は、半導体基板と導電性薄膜との距離を可変する手段と、半導体基板と高圧雰囲気との距離を可変する手段とが、一体化されたものとなっている。また、昇降台34には上面のシリコンウエハ10を加熱するために図示しない発熱体が埋め込まれている。
The
加圧ユニット41は、真空チャンバ30の蓋部に対して上から固定して取り付けられ、その蓋部を貫通して真空チャンバ30の内部空間に伸びたスリーブ42の内腔へアルゴンガスや窒素ガス等を送り込むとともにその圧力を900気圧程度にまで高めるものである(下記特許文献4参照)。そのスリーブ42は、高圧に耐えるようステンレスを厚く加工して製造され、その内腔下端部分に対し、上昇してきた昇降台34の上端部分がほぼ気密に入り込むような形状に形成されている。これにより、この装置は、真空チャンバ30に付設された加圧ユニット41によって高圧雰囲気が生成されるとともに、その高圧雰囲気がスリーブ42及びこれに嵌合した昇降台34によって局所に確保されるものとなっている。
銅箔供給ユニット51は、数μmから1μm以下の適宜の一定厚さで帯状に圧延された銅箔25を回転可能な軸芯に巻き取ったものであり、気密な外筒に格納され、そこには酸化防止のために窒素が充填されている。また、銅箔25の先頭部分だけは、大気圧下でのセッティングを考慮して、予め外筒から外に出されている。そして、周囲が真空状態になると、銅箔25の引き出し口が開き、その銅箔25の先頭部分を引っ張ると軸芯が回転して続々と銅箔25が送給されるような仕掛けも付いている。これにより、この装置は、導電性薄膜を外気に曝すこと無く連続して供給する手段が真空チャンバ内に設けられたものとなっている。
The copper
真空チャンバ30内には、その銅箔供給ユニット51に加えて、その近傍に設けられた上下一対の銅箔送出ロール52と、これらと同じ高さでその反対側に設けられた上下一対の銅箔引込ロール53と、さらにその近傍に設けられたテンションロール54及び銅箔巻取ユニット55も存在する。そして、銅箔供給ユニット51から出た銅箔25は、先ず銅箔送出ロール52に挟まれてそれらの回転に伴って送り出され、昇降台34とスリーブ42との間を通過してから、再び銅箔引込ロール53によって挟まれてそれらの回転に伴って銅箔巻取ユニット55の方に引き込まれる。さらに、銅箔25は、弛まないようにテンションロール54によって適宜の張力が付与されて、最後に銅箔巻取ユニット55によって巻き取られて収納される。これにより、導電性薄膜25が真空チャンバ30内で昇降台34とスリーブ42との間に保持されるようになっている。なお、銅箔供給ユニット51を交換すること無く銅箔25を種々の厚さで供給するために、銅箔送出ロール52に圧延ローラを用いて再圧延するようにするのも良い。
In the
レーザユニット56には、レーザ光を強くして銅箔25を切断したり弱くして焼鈍のための加熱を行ったりしうるように、その出力パワーや絞り具合を調節可能なものが用いられる。また、昇降台34の直ぐ上のところに来ている銅箔25に対して、昇降台34上のシリコンウエハ10の上面全域およびその周辺域に亘って走査しうるように、真空チャンバ30の蓋部内面に対しスリーブ42の直ぐ脇のところで取り付けられる。
As the
このような構成の半導体製造装置について、その使用態様及び動作を、図面を引用して説明する。図3(b)〜同図(e)は、その要部の動作状態を示す縦断面模式図であり、同図(f)は、導電性薄膜の供給状態・使用状態を上から見た図である。なお、以下の動作手順は適宜なコントローラの制御に従って各ユニットや機構部が稼動することで行われる。 The use mode and operation of the semiconductor manufacturing apparatus having such a configuration will be described with reference to the drawings. 3 (b) to 3 (e) are schematic longitudinal sectional views showing the operation state of the main part, and FIG. 3 (f) is a view of the conductive thin film supplied and used from above. It is. In addition, the following operation | movement procedure is performed when each unit and a mechanism part operate | move according to control of a suitable controller.
下方に下がっている昇降台34上にシリコンウエハ10がウエハ搬送アーム61によって搬入されると、真空ポンプ33によって真空チャンバ30内が高真空にされ、その真空雰囲気の中で昇降台34が上昇する(図3(b)参照)。なお、シリコンウエハ10上面の縁部にはポリイミド系接着剤27が予め塗られている。そして、そのポリイミド系接着剤27が銅箔25の下面に微かに接触したところで、一旦、昇降台34が停止し、そこで、シリコンウエハ10又は昇降台34上面とほぼ同じ大きさの円形に、その上のところの銅箔25が、レーザユニット56によって切り抜かれる(図3(c)参照)。こうして、導電性薄膜25が真空雰囲気中で半導体基板10の表面上に重ねられる。
When the
それから、昇降台34は再び上昇し、切り抜かれた銅箔25やシリコンウエハ10を乗せたままで昇降台34の上面および上端部分がスリーブ42の下端部内腔に填り込む(図3(d)参照)。そして、その状態で、スリーブ42の内腔が加圧ユニット41によって900気圧程度に加圧されるとともに、昇降台34に組み込みの発熱体によってシリコンウエハ10が約250゜Cに加熱される。こうして、シリコンウエハ10と銅箔25とを重ねたままで、これらが高圧雰囲気に曝される。
Then, the
その後、スリーブ42内腔の圧力が下がってから、シリコンウエハ10を乗せたままで昇降台34は、下がって、ロール52,53間に張られた銅箔25の高さまで戻る。そして、そこで、シリコンウエハ10に圧着された銅箔25に対してレーザユニット56によってレーザ光が照射される。この照射は低照度で高速に走査しながら行われる。こうして、下層に影響を与えないように銅箔25の焼鈍処理が局所ごと瞬時に行われて、銅箔25の応力緩和と密着性の更なる向上も達成される。
Thereafter, after the pressure in the inner cavity of the
最後に、昇降台34が再度下がって最初の高さまで戻ると、その上のシリコンウエハ10がウエハ搬送アーム61によって搬出されるとともに、ロール52,53間に張られた帯状の銅箔25が銅箔送出ロール52側から銅箔引込ロール53側へ所定長さだけ送られて、昇降台34の上には未だ切断されていない新たな銅箔25が到来する。こうして、一枚のシリコンウエハ10に対する乗載工程および加圧工程が真空チャンバ30内で連続して行われるとともに、次のシリコンウエハ10を迎える準備も調う。
Finally, when the
なお、この例では、シリコンウエハ10上の銅箔25が滑るのを防止するとともに、加圧の際に高圧ガスがシリコンウエハ10と銅箔25との間に入り込もうとするのを抑制するために、シリコンウエハ10にポリイミド系接着剤27を塗っておいたが、その代わりに、無機質のガスケットを用いても良い。この場合、500〜600゜Cまで加熱することが可能となる。
In this example, in order to prevent the
[半導体製造装置の第2実施例]
図4(a)に縦断面構造を模式図で示した第2の装置も、第1の装置と構成は異なるが、やはり上述の工程のうち乗載および加圧を行うのに好適な半導体製造装置である。これが上述の第1実施例のものと相違するのは、銅箔供給ユニット等51〜55及びレーザユニット56に代えて銅箔支承アーム71が真空チャンバ30内に設けられている点である。また、真空チャンバ30の外では、ウエハ搬送アーム61に加えて、その上方に銅箔搬送アーム62も設けられている。
[Second Embodiment of Semiconductor Manufacturing Apparatus]
The second device, whose vertical cross-sectional structure is shown schematically in FIG. 4 (a), also differs in configuration from the first device, but is also suitable for mounting and pressurizing among the above steps. Device. This differs from that of the first embodiment described above in that a copper
この装置に用いられる銅箔25は、予め円板状に周囲を切り落とされて、個別に環状のプラスチック枠28に填め込まれている(図4(b)参照)。そして、銅箔支承アーム71は、このような銅箔25のプラスチック枠28を先端で支承することで導電性薄膜を昇降台34とスリーブ42との間に保持するように、後端が真空チャンバ30の側壁内面に取り付けられる。保持状態が安定するように銅箔支承アーム71は高さの揃った3本が設けられている。
The
このような構成の半導体製造装置について、その使用態様及び動作を、図面を引用して説明する。図4(b)〜同図(f)は、その要部の動作状態を示す縦断面模式図である。 The use mode and operation of the semiconductor manufacturing apparatus having such a configuration will be described with reference to the drawings. 4 (b) to 4 (f) are schematic longitudinal sectional views showing the operating state of the main part.
先ず、下方に下がっている昇降台34上にシリコンウエハ10がウエハ搬送アーム61によって搬入されるととともに、銅箔搬送アーム62により銅箔25が搬入されて、その銅箔25のプラスチック枠28が銅箔支承アーム71の先端によって支承される。さらに、真空ポンプ33によって真空チャンバ30内が高真空にされ、その真空雰囲気の中で昇降台34が上昇する(図4(b)参照)。そして、銅箔支承アーム71のところまで昇降台34が上昇するとプラスチック枠28は銅箔支承アーム71から昇降台34の上に乗り移ることとなる(図(c)参照)。こうして、導電性薄膜25が真空雰囲気中で半導体基板10の表面上に重ねられる。
First, the
それから、昇降台34は、さらに上昇を続け、銅箔25を取り巻くプラスチック枠28の先端がスリーブ42の下端部内腔に入り込んだところで止まる(図4(d)参照)。そして、その状態で、スリーブ42の内腔が加圧ユニット41によって少しだけ予備的に加圧される。この予圧は、プラスチック枠28が押し広げられてスリーブ42の内面に軽く密着する程度に行われる(図4(e)参照)。こうして、銅箔25が広げられて仮に皺等が存在していたとしても確実に平らになる。また、銅箔25とシリコンウエハ10との隙間の周りも気密性が強化される。
Then, the
その後、その予圧を維持したままで、再び昇降台34が上昇し、銅箔25やシリコンウエハ10を乗せたままで昇降台34の上面および上端部分がスリーブ42の下端部内腔に填り込む(図4(f)参照)。そして、その状態で、スリーブ42の内腔が加圧ユニット41によって900気圧程度に本格的に加圧されるとともに、昇降台34に組み込みの発熱体によってシリコンウエハ10が適度な温度に加熱される。こうして、シリコンウエハ10と銅箔25とを重ねたままで、これらが高圧雰囲気に曝される。
Thereafter, the
最後に、スリーブ42内腔の圧力が下がってから、シリコンウエハ10を乗せたままで昇降台34は最初の高さまで下がり、そして、その上のシリコンウエハ10がウエハ搬送アーム61によって搬出される。こうして、一枚のシリコンウエハ10に対する乗載工程および加圧工程が真空チャンバ30内で連続して行われるとともに、次のシリコンウエハ10及び銅箔25を迎える準備も調う。
Finally, after the pressure in the inner cavity of the
10 シリコンウエハ(半導体基板、半導体装置)
11 サブストレート(基礎部)
12 酸化膜(絶縁層、積層部、導電体層の下層物)
13 コンタクトホール(能動素子上の配線箇所、導電体層形成箇所)
14 銅層(導電体付着層)
15 銅層(導電体成長層)
24 銅イオン打ち込み層(導電体の主成分物質の打込層、下層共晶部)
25 銅箔(導電性薄膜、導電体層)
25a 結晶模様(結晶分布、結晶延伸構造)
26 メタルプラグ(ホール埋込材、段差緩和部)
27 ポリイミド系接着剤(無機質ガスケット、気密部材、封止材)
28 プラスチック枠(銅箔張持部材、気密部材、封止材)
30 真空チャンバ(密封手段、真空雰囲気確保手段)
31 ゲート(搬入搬出口密封手段、真空雰囲気確保手段)
32 バルブ
33 真空ポンプ(排気手段、真空雰囲気生成手段)
34 昇降台(基板乗載台、雰囲気移行手段、高圧雰囲気確保手段)
35 ベローズ
36 支柱
37 補助バルブ
41 加圧ユニット(高圧雰囲気生成手段)
42 スリーブ(高圧雰囲気確保手段)
51 銅箔供給ユニット(導電性薄膜送給手段)
52 銅箔送出ロール(導電性薄膜圧延手段)
53 銅箔引込ロール
54 テンションロール
55 銅箔巻取ユニット(導電性薄膜収納手段)
56 レーザユニット(銅箔切断手段、銅箔焼鈍手段)
61 ウエハ搬送アーム(半導体基板搬入搬出手段)
62 銅箔搬送アーム(導電性薄膜搬入搬出手段)
71 銅箔支承アーム(導電性薄膜の真空内保持手段)
10 Silicon wafer (semiconductor substrate, semiconductor device)
11 Substrate (foundation)
12 Oxide film (insulating layer, laminated part, lower layer of conductor layer)
13 Contact hole (wiring location on active element, conductor layer formation location)
14 Copper layer (conductor adhesion layer)
15 Copper layer (conductor growth layer)
24 Copper ion implantation layer (implantation layer of main component of conductor, lower eutectic part)
25 Copper foil (conductive thin film, conductor layer)
25a Crystal pattern (crystal distribution, crystal stretch structure)
26 Metal plug (hole filling material, step relief)
27 Polyimide adhesive (inorganic gasket, airtight member, sealing material)
28 Plastic frame (copper foil holding member, airtight member, sealing material)
30 Vacuum chamber (sealing means, vacuum atmosphere securing means)
31 Gate (loading / unloading sealing means, vacuum atmosphere securing means)
32
34 Elevator (board mounting table, atmosphere transfer means, high pressure atmosphere securing means)
35
42 Sleeve (Measuring means for high-pressure atmosphere)
51 Copper foil supply unit (conductive thin film feeding means)
52 Copper foil delivery roll (conductive thin film rolling means)
53 Copper foil drawing roll 54 Tension roll 55 Copper foil winding unit (conductive thin film storage means)
56 Laser unit (copper foil cutting means, copper foil annealing means)
61 Wafer transfer arm (semiconductor substrate loading / unloading means)
62 Copper foil transfer arm (conducting thin film carrying in / out means)
71 Copper foil support arm (means for holding conductive thin film in vacuum)
Claims (9)
前記半導体基板の表面上に前記導電性薄膜を重ねたままで高圧雰囲気に曝す工程と
を含むことを特徴とする半導体装置の製造方法。 A step of stacking a conductive thin film on the surface of a semiconductor substrate in a vacuum atmosphere;
And a step of exposing to a high-pressure atmosphere with the conductive thin film overlaid on the surface of the semiconductor substrate.
前記真空チャンバ内において半導体基板を保持する台と、
前記真空チャンバ内の気体を排気して真空雰囲気を生成する真空雰囲気生成手段と、
前記真空チャンバ内において導電性薄膜を前記半導体基板上に搭載する導電性薄膜供給手段と、
前記真空チャンバに付設され、前記導電性薄膜を搭載した半導体基板を高圧雰囲気に曝すための高圧雰囲気を生成する高圧雰囲気生成手段と、
を備えたことを特徴とする半導体製造装置。 A vacuum chamber;
A table for holding a semiconductor substrate in the vacuum chamber;
A vacuum atmosphere generation means for generating a vacuum atmosphere by exhausting the gas in the vacuum chamber;
Conductive thin film supply means for mounting a conductive thin film on the semiconductor substrate in the vacuum chamber;
High-pressure atmosphere generating means for generating a high-pressure atmosphere attached to the vacuum chamber and exposing the semiconductor substrate on which the conductive thin film is mounted to a high-pressure atmosphere;
A semiconductor manufacturing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340456A JP4774361B2 (en) | 2006-12-18 | 2006-12-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340456A JP4774361B2 (en) | 2006-12-18 | 2006-12-18 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05747298A Division JP3979551B2 (en) | 1998-02-23 | 1998-02-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007074003A true JP2007074003A (en) | 2007-03-22 |
JP4774361B2 JP4774361B2 (en) | 2011-09-14 |
Family
ID=37935129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340456A Expired - Lifetime JP4774361B2 (en) | 2006-12-18 | 2006-12-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774361B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117042305A (en) * | 2023-10-09 | 2023-11-10 | 四川英创力电子科技股份有限公司 | Manufacturing method for improving flatness of copper-clad laminate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0199215A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0385729A (en) * | 1989-08-30 | 1991-04-10 | Hitachi Ltd | Wiring formation |
-
2006
- 2006-12-18 JP JP2006340456A patent/JP4774361B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0199215A (en) * | 1987-10-13 | 1989-04-18 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0385729A (en) * | 1989-08-30 | 1991-04-10 | Hitachi Ltd | Wiring formation |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117042305A (en) * | 2023-10-09 | 2023-11-10 | 四川英创力电子科技股份有限公司 | Manufacturing method for improving flatness of copper-clad laminate |
CN117042305B (en) * | 2023-10-09 | 2024-01-23 | 四川英创力电子科技股份有限公司 | Manufacturing method for improving flatness of copper-clad laminate |
Also Published As
Publication number | Publication date |
---|---|
JP4774361B2 (en) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW517304B (en) | Method and apparatus for processing composite member | |
JP4379943B2 (en) | Semiconductor substrate manufacturing method and semiconductor substrate manufacturing apparatus | |
US9230848B2 (en) | Process for fabricating a silicon-on-insulator structure | |
TW548705B (en) | Separating apparatus and processing method for plate member | |
TWI334629B (en) | A method of fabricating a composite substrate with improved electrical properties | |
TWI378538B (en) | Oxydation after oxide dissolution | |
JP3966168B2 (en) | Manufacturing method of semiconductor device | |
WO2005124865A1 (en) | Method for manufacturing bonded wafer | |
TW569296B (en) | Plate member separating apparatus and method | |
JP4013745B2 (en) | Plasma processing method | |
JP2003017667A (en) | Method and device for separating member | |
KR101559973B1 (en) | Method for manufacturing bonded wafer | |
US6712288B2 (en) | Method and apparatus for separating sample | |
JP3979551B2 (en) | Semiconductor device | |
TW200811999A (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium | |
JP4774361B2 (en) | Manufacturing method of semiconductor device | |
TW200814161A (en) | Method of producing bonded wafer | |
JP4297387B2 (en) | Semiconductor manufacturing equipment | |
JP2019091828A (en) | Deposition device and embedding device | |
KR20180086013A (en) | Wafer bonding method, and three-dimensional semiconductor device manufactured by the same | |
JPH01244465A (en) | Method and device for sticking thin film | |
CN111883418B (en) | Method for manufacturing semiconductor structure | |
US20070105397A1 (en) | Method for removing hydrogen gas from a chamber | |
JPH11200034A (en) | High temperature reflow sputtering method and reflow sputtering device | |
JP2003017669A (en) | Method and device for separating member |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100520 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |