JP2007073782A - High power semiconductor apparatus - Google Patents
High power semiconductor apparatus Download PDFInfo
- Publication number
- JP2007073782A JP2007073782A JP2005260034A JP2005260034A JP2007073782A JP 2007073782 A JP2007073782 A JP 2007073782A JP 2005260034 A JP2005260034 A JP 2005260034A JP 2005260034 A JP2005260034 A JP 2005260034A JP 2007073782 A JP2007073782 A JP 2007073782A
- Authority
- JP
- Japan
- Prior art keywords
- out terminal
- external lead
- semiconductor device
- power semiconductor
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体素子の下面に電気的に接続された第1外部導出端子および半導体素子の上面に電気的に接続された第2外部導出端子がゲル状充填材およびエポキシ樹脂によって封止された大電力用半導体装置に関し、特には、第1外部導出端子とエポキシ樹脂層との密着性および第2外部導出端子とエポキシ樹脂層との密着性を向上させることができる大電力用半導体装置に関する。 In the present invention, the first external lead terminal electrically connected to the lower surface of the semiconductor element and the second external lead terminal electrically connected to the upper surface of the semiconductor element are sealed with the gel filler and the epoxy resin. More particularly, the present invention relates to a high power semiconductor device capable of improving the adhesion between a first external lead terminal and an epoxy resin layer and the adhesion between a second external lead terminal and an epoxy resin layer.
詳細には、本発明は、DBC基板および外囲ケースを具備する絶縁型の大電力用半導体装置に関する。 More specifically, the present invention relates to an insulated high power semiconductor device including a DBC substrate and an outer case.
従来から、種々のタイプの半導体装置、半導体パワーモジュールが知られている。図15は従来の半導体パワーモジュールを示した図である。詳細には、図15は特開平11−307721号公報の図3に相当する図である。図15において、101はパワートランジスタチップを示しており、103はリード(リードフレームの一部)を示しており、104はパワートランジスタマウント部(リードフレームの一部)を示している。105はボンディングワイヤを示しており、105Bは金属ジャンパー線を示しており、106は封止樹脂を示しており、108は制御基板を示しており、108Aは回路部品を示しており、109はポッティング樹脂を示している。 Conventionally, various types of semiconductor devices and semiconductor power modules are known. FIG. 15 shows a conventional semiconductor power module. Specifically, FIG. 15 is a diagram corresponding to FIG. 3 of JP-A-11-307721. In FIG. 15, 101 indicates a power transistor chip, 103 indicates a lead (a part of the lead frame), and 104 indicates a power transistor mount (a part of the lead frame). 105 indicates a bonding wire, 105B indicates a metal jumper wire, 106 indicates a sealing resin, 108 indicates a control board, 108A indicates a circuit component, and 109 indicates potting. Resin is shown.
図15に示す従来の半導体パワーモジュールでは、下側のパワートランジスタチップ101と上側の制御基板108とが1つのパッケージ内に収容されている。また、この半導体パワーモジュールでは、パワートランジスタマウント部104の下面が露出せしめられているため、この半導体パワーモジュールは非絶縁型となっている。
In the conventional semiconductor power module shown in FIG. 15, the lower
図16は他の従来の半導体パワーモジュールを示した図である。詳細には、図16は特開2003−124400号公報の図1に相当する図である。図16において、201は金属のヒートシンクを示しており、202は絶縁樹脂層を示しており、203は接着樹脂層を示しており、204はリードフレームを示している。205は半田を示しており、206は半導体素子を示しており、207はボンディングワイヤを示しており、208はモールド樹脂を示している。 FIG. 16 is a view showing another conventional semiconductor power module. Specifically, FIG. 16 is a diagram corresponding to FIG. 1 of Japanese Patent Laid-Open No. 2003-124400. In FIG. 16, 201 indicates a metal heat sink, 202 indicates an insulating resin layer, 203 indicates an adhesive resin layer, and 204 indicates a lead frame. 205 indicates solder, 206 indicates a semiconductor element, 207 indicates a bonding wire, and 208 indicates a mold resin.
図16に示す従来の半導体パワーモジュールでは、下面が露出せしめられているヒートシンク201と、リードフレーム204との間に、絶縁樹脂層202が配置されているため、この半導体パワーモジュールは絶縁型となっている。
In the conventional semiconductor power module shown in FIG. 16, since the insulating resin layer 202 is disposed between the
図15および図16に示す従来の半導体パワーモジュールは、外囲ケースによって包囲されておらず、比較的小電力用であると考えられる。外囲ケースによって包囲されているような大電流・高耐圧型の半導体パワーモジュールは、ユーザーの使い易さの観点から、一般的に絶縁型に構成されている。 The conventional semiconductor power module shown in FIGS. 15 and 16 is not surrounded by an enclosing case and is considered to be for relatively low power. A large current / high withstand voltage type semiconductor power module surrounded by an outer case is generally configured as an insulating type from the viewpoint of ease of use by the user.
図17は従来の電力用半導体モジュールを示した図である。詳細には、図17は特開平11−251514号公報の図1に相当する図である。図17において、301は電力用半導体モジュールを示しており、302は金属ベースを示しており、304は絶縁板を示しており、306は電力用半導体素子(ダイオードチップ)を示している。308はヒートスプレッダを示しており、310aは半田を示しており、312は第1外部導出端子を示しており、314は第2外部導出端子を示している。316は樹脂ケースを示しており、318は天板を示しており、318aは穴を示しており、320は封止剤を示している。
FIG. 17 shows a conventional power semiconductor module. Specifically, FIG. 17 is a diagram corresponding to FIG. 1 of Japanese Patent Laid-Open No. 11-251514. In FIG. 17,
図17に示す従来の電力用半導体モジュールでは、金属ベース302上に絶縁板304が配置され、第1外部導出端子312の水平部分上にヒートスプレッダ308および電力用半導体素子306が載置されている。更に、電力用半導体素子306の上面に第2外部導出端子314が接続され、これらが樹脂ケース316によって包囲されている。
In the conventional power semiconductor module shown in FIG. 17, the
また、図17に示す従来の電力用半導体モジュールでは、金属ベース302、第1外部導出端子312、第2外部導出端子314、絶縁板304およびヒートスプレッダ308の厚さを比較的厚く設定することにより、電力用半導体素子306からの放熱性を改善することができる。
In the conventional power semiconductor module shown in FIG. 17, by setting the thickness of the
詳細には、図17に示す従来の電力用半導体モジュールでは、電力用半導体素子306の熱が、金属ベース302を介して下側から放熱されるだけではなく、第1外部導出端子312および第2外部導出端子314を介して上側からも放熱される。
Specifically, in the conventional power semiconductor module shown in FIG. 17, the heat of the
更に、図17に示す従来の電力用半導体モジュールでは、第1外部導出端子312、第2外部導出端子314およびヒートスプレッダ308の厚さを比較的厚く設定することにより、それらを含む回路のL成分を低減することができる。
Further, in the conventional power semiconductor module shown in FIG. 17, by setting the thicknesses of the first external lead-out
図18は従来の半導体装置を示した図である。詳細には、図18は特開平7−38014号公報の図1に相当する図である。図18において、401は放熱金属ベースを示しており、402はDBC基板を示しており、402aはセラミックス基板を示しており、402bは銅板を示しており、402cは銅板を示している。403は半導体チップを示しており、404は外部導出端子を示しており、405はボンディングワイヤを示しており、406は樹脂ケースを示しており、407は端子ブロックを示しており、408は封止樹脂を示しており、409はゲル状充填材を示している。
FIG. 18 shows a conventional semiconductor device. Specifically, FIG. 18 is a diagram corresponding to FIG. 1 of JP-A-7-38014. In FIG. 18, 401 indicates a heat dissipation metal base, 402 indicates a DBC substrate, 402a indicates a ceramic substrate, 402b indicates a copper plate, and 402c indicates a copper plate.
図18に示すようなDBC基板402は優れた熱伝導性および熱膨張係数特性を備えた絶縁板である。このようなDBC基板402を用いることにより、半導体チップ403が発生した熱のうち、放熱金属ベース401を介して下側から放熱される熱の割合を多くすることができる。換言すれば、外部導出端子404を介して上側から放熱される熱の割合を少なくすることができるため、外部導出端子404の厚さを薄くすることができる。
A
つまり、図18に示すような従来の半導体装置では、DBC基板402を用いることにより、外部導出端子404の厚さが比較的薄く設定されている。
That is, in the conventional semiconductor device as shown in FIG. 18, by using the
ところが、外部導出端子404の厚さを薄くすると、外部導出端子404と封止樹脂408との接触面積および外部導出端子404とゲル状充填材409との接触面積が小さくなってしまう。そのため、外部導出端子404から封止樹脂408が剥離しやすくなってしまい、外部導出端子404からゲル状充填材409が剥離しやすくなってしまう。
However, when the thickness of the external lead-out
特に、外部導出端子404から封止樹脂408が剥離し、外部導出端子404と封止樹脂408との間に隙間が生じてしまうと、半導体装置の外側の水分が、その隙間を介して半導体装置の内部に浸入するおそれが生じてしまう。
In particular, when the sealing resin 408 peels from the external lead-out
図19は従来のトランジスタモジュールを示した図である。詳細には、図19は特開平6−151700号公報の図1に相当する図である。図19において、510は枠を示しており、511はゲル状樹脂を示しており、512はエポキシ樹脂を示しており、520はヒートシンクを示しており、521は絶縁基板を示している。522は半田層を示しており、523は回路パターンを示しており、524はヒートスプレッダを示しており、525は半導体素子を示しており、526はボンディングワイヤを示している。527は表面保護樹脂を示しており、528は外部導出端子を示しており、529は樹脂ケースを示している。
FIG. 19 shows a conventional transistor module. Specifically, FIG. 19 is a view corresponding to FIG. 1 of JP-A-6-151700. In FIG. 19, 510 indicates a frame, 511 indicates a gel resin, 512 indicates an epoxy resin, 520 indicates a heat sink, and 521 indicates an insulating substrate. 522 represents a solder layer, 523 represents a circuit pattern, 524 represents a heat spreader, 525 represents a semiconductor element, and 526 represents a bonding wire.
図19に示す従来のトランジスタモジュールでは、絶縁基板521上の電気素子搭載領域が、絶縁材で形成された枠510によって囲まれている。また、ゲル状樹脂511は、枠510の内側に流し込まれており、枠510の外側には存在しない。そのため、図19に示す従来のトランジスタモジュールでは、ゲル状樹脂511が熱膨張しても、その熱膨張に伴う熱応力が外部導出端子528と回路パターン523との接続部に加わらないようになっている。
In the conventional transistor module shown in FIG. 19, the electric element mounting region on the
ところが、図19に示す従来のトランジスタモジュールにおいても、外部導出端子528の厚さを薄くすると、外部導出端子528からエポキシ樹脂512が剥離しやすくなってしまい、外部導出端子528とエポキシ樹脂512との間に隙間が生じてしまうと、トランジスタモジュールの外側の水分が、その隙間を介してトランジスタモジュールの内部に浸入するおそれが生じてしまう。
However, also in the conventional transistor module shown in FIG. 19, when the thickness of the external lead-out
図20は従来の大電力用半導体装置を示した図である。詳細には、図20は特開平7−249734号公報の図1に相当する図である。図20において、601はDBC基板を示しており、601aはセラミック板を示しており、601bは銅板を示しており、602は高融点半田を示しており、603はパワー素子を示している。604はボンディングワイヤを示しており、605は低融点半田を示しており、606は外部電極端子(外部導出端子)内蔵の端子ホルダを示しており、607は樹脂ケース(外囲器)を示しており、608は基板装着溝を示しており、609は押さえ金具を示している。610は接着剤を示しており、611は樹脂ゲル剤を示しており、612はエポキシ樹脂キャスティング剤を示しており、613はねじ孔を示している。
FIG. 20 shows a conventional high power semiconductor device. Specifically, FIG. 20 is a diagram corresponding to FIG. 1 of JP-A-7-249734. In FIG. 20, 601 indicates a DBC substrate, 601a indicates a ceramic plate, 601b indicates a copper plate, 602 indicates high melting point solder, and 603 indicates a power element.
図20に示す従来の大電力用半導体装置では、外付け放熱板が、ねじ孔613を介して取り付けられる。つまり、図20に示す従来の大電力用半導体装置では、放熱板とDBC基板601とが低融点半田によって固着される構成になっていないため、放熱板とDBC基板601とを固着する低融点半田が疲労してクラックするおそれを回避することができる。
In the conventional high-power semiconductor device shown in FIG. 20, an external heat sink is attached via a
ところが、図20に示す従来の大電力用半導体装置においても、外部電極端子(外部導出端子)の厚さを薄くすると、外部電極端子(外部導出端子)からエポキシ樹脂キャスティング剤612が剥離しやすくなってしまい、外部電極端子(外部導出端子)とエポキシ樹脂キャスティング剤612との間に隙間が生じてしまうと、大電力用半導体装置の外側の水分が、その隙間を介して大電力用半導体装置の内部に浸入するおそれが生じてしまう。
However, also in the conventional high power semiconductor device shown in FIG. 20, when the thickness of the external electrode terminal (external lead-out terminal) is reduced, the epoxy
前記問題点に鑑み、第1外部導出端子とエポキシ樹脂層との密着性および第2外部導出端子とエポキシ樹脂層との密着性を向上させることができる大電力用半導体装置を提供することを目的とする。 In view of the above problems, an object is to provide a high power semiconductor device capable of improving the adhesion between the first external lead-out terminal and the epoxy resin layer and the adhesion between the second external lead-out terminal and the epoxy resin layer. And
詳細には、本発明は、大電力用半導体装置の外側の水分が第1外部導出端子とエポキシ樹脂層との隙間あるいは第2外部導出端子とエポキシ樹脂層との隙間を介して大電力用半導体装置の内部に浸入してしまうおそれを低減することができる大電力用半導体装置を提供することを目的とする。 Specifically, according to the present invention, the moisture on the outside of the high power semiconductor device passes through the gap between the first external lead-out terminal and the epoxy resin layer or the gap between the second external lead-out terminal and the epoxy resin layer. An object of the present invention is to provide a high power semiconductor device capable of reducing the risk of entering the inside of the device.
請求項1に記載の発明によれば、半導体素子と、DBC基板の上面の第1領域を介して前記半導体素子の下面に電気的に接続された第1外部導出端子と、前記DBC基板の上面の第2領域と接続部材とを介して前記半導体素子の上面に電気的に接続された第2外部導出端子と、前記DBC基板を支持する放熱板と、外囲ケースと、蓋と、前記外囲ケースの内側の下側部分に配置されたゲル状充填材層と、前記外囲ケースの内側の上側部分に配置されたエポキシ樹脂層とを具備する大電力用半導体装置において、前記第1外部導出端子および前記第2外部導出端子のそれぞれに凸部を形成し、前記凸部を前記エポキシ樹脂層内に配置したことを特徴とする大電力用半導体装置が提供される。 According to the first aspect of the present invention, the semiconductor element, the first external lead terminal electrically connected to the lower surface of the semiconductor element through the first region on the upper surface of the DBC substrate, and the upper surface of the DBC substrate A second external lead terminal electrically connected to the upper surface of the semiconductor element via the second region and a connecting member, a heat sink supporting the DBC substrate, an enclosing case, a lid, and the outer In the high power semiconductor device, comprising: a gel filler layer disposed in a lower portion inside an enclosing case; and an epoxy resin layer disposed in an upper portion inside the enclosing case. A high-power semiconductor device is provided, wherein a protruding portion is formed on each of the lead-out terminal and the second external lead-out terminal, and the convex portion is disposed in the epoxy resin layer.
請求項2に記載の発明によれば、前記第1外部導出端子の一部および前記第2外部導出端子の一部を折り曲げることにより前記凸部を形成したことを特徴とする請求項1に記載の大電力用半導体装置が提供される。 According to a second aspect of the present invention, the convex portion is formed by bending a part of the first external lead-out terminal and a part of the second external lead-out terminal. A high power semiconductor device is provided.
請求項3に記載の発明によれば、前記第1外部導出端子および前記第2外部導出端子の前記凸部以外の部分の外縁よりも外側に突出するように前記凸部を形成したことを特徴とする請求項1に記載の大電力用半導体装置が提供される。
According to a third aspect of the present invention, the convex portion is formed so as to protrude outward from an outer edge of a portion other than the convex portion of the first external lead-out terminal and the second external lead-out terminal. A high power semiconductor device according to
請求項4に記載の発明によれば、前記蓋を前記凸部の上面に突き当てることにより、前記蓋を位置決めすることを特徴とする請求項1〜3のいずれか一項に記載の大電力用半導体装置が提供される。
According to invention of
請求項5に記載の発明によれば、前記第1外部導出端子の上端および前記第2外部導出端子の上端を折り曲げることにより、前記蓋を前記凸部の上面に突き当てることを特徴とする請求項4に記載の大電力用半導体装置が提供される。
According to a fifth aspect of the present invention, the upper end of the first external lead-out terminal and the upper end of the second external lead-out terminal are bent so that the lid is abutted against the upper surface of the convex portion.
請求項6に記載の発明によれば、前記外囲ケース上に前記蓋を載置する前にエポキシ樹脂を注入し、エポキシ樹脂が硬化する前に前記蓋を前記凸部の上面に突き当てることを特徴とする請求項4又は5に記載の大電力用半導体装置が提供される。
According to the invention described in
請求項7に記載の発明によれば、前記蓋の下面と前記エポキシ樹脂層の上面との間に空気層を配置したことを特徴とする請求項1〜6のいずれか一項に記載の大電力用半導体装置が提供される。
According to invention of
請求項8に記載の発明によれば、ゲル状充填材およびエポキシ樹脂を硬化させる時に、前記第1外部導出端子と前記DBC基板との接合部および前記第2外部導出端子と前記DBC基板との接合部にかかる熱応力がほぼゼロになるようにしたことを特徴とする請求項1〜7のいずれか一項に記載の大電力用半導体装置が提供される。
According to the eighth aspect of the present invention, when the gel filler and the epoxy resin are cured, the joint between the first external lead-out terminal and the DBC substrate and the second external lead-out terminal and the DBC substrate The high-power semiconductor device according to
請求項9に記載の発明によれば、前記蓋の下面のうち、前記凸部の上面に突き当てられる部分のみを前記エポキシ樹脂層と接触させたことを特徴とする請求項4〜8のいずれか一項に記載の大電力用半導体装置が提供される。
According to the ninth aspect of the present invention, only the portion of the lower surface of the lid that is abutted against the upper surface of the convex portion is brought into contact with the epoxy resin layer. A high power semiconductor device according to
請求項1に記載の大電力用半導体装置では、第1外部導出端子および第2外部導出端子のそれぞれに形成された凸部がエポキシ樹脂層内に配置されている。そのため、第1外部導出端子および第2外部導出端子に凸部が形成されていない場合よりも、第1外部導出端子とエポキシ樹脂層との密着性および第2外部導出端子とエポキシ樹脂層との密着性を向上させることができる。それにより、大電力用半導体装置の外側の水分が、第1外部導出端子とエポキシ樹脂層との隙間あるいは第2外部導出端子とエポキシ樹脂層との隙間を介して大電力用半導体装置の内部に浸入してしまうおそれを低減することができる。 In the high power semiconductor device according to the first aspect, the protrusions formed on each of the first external lead-out terminal and the second external lead-out terminal are arranged in the epoxy resin layer. Therefore, compared with the case where the first external lead-out terminal and the second external lead-out terminal are not formed with protrusions, the adhesion between the first external lead-out terminal and the epoxy resin layer and the second external lead-out terminal and the epoxy resin layer Adhesion can be improved. Accordingly, moisture on the outside of the high-power semiconductor device can enter the high-power semiconductor device through the gap between the first external lead-out terminal and the epoxy resin layer or the gap between the second external lead-out terminal and the epoxy resin layer. The risk of intrusion can be reduced.
請求項2に記載の大電力用半導体装置では、第1外部導出端子の一部および第2外部導出端子の一部を折り曲げることにより凸部が形成されている。そのため、第1外部導出端子および第2外部導出端子が折り曲げられることなく凸部が形成されている場合よりも、第1外部導出端子とエポキシ樹脂層との密着性および第2外部導出端子とエポキシ樹脂層との密着性を向上させることができる。 In the high power semiconductor device according to the second aspect, the convex portion is formed by bending a part of the first external lead-out terminal and a part of the second external lead-out terminal. For this reason, the adhesion between the first external lead-out terminal and the epoxy resin layer and the second external lead-out terminal and the epoxy are higher than when the first external lead-out terminal and the second external lead-out terminal are not bent. Adhesion with the resin layer can be improved.
請求項3に記載の大電力用半導体装置では、第1外部導出端子および第2外部導出端子の凸部以外の部分の外縁よりも外側に突出するように凸部が形成されている。そのため、第1外部導出端子および第2外部導出端子の凸部以外の部分の外縁よりも内側に凸部が形成されている場合よりも、第1外部導出端子とエポキシ樹脂層との密着性および第2外部導出端子とエポキシ樹脂層との密着性を向上させることができる。 In the high power semiconductor device according to the third aspect, the convex portion is formed so as to protrude outward from the outer edge of the portion other than the convex portion of the first external lead-out terminal and the second external lead-out terminal. Therefore, the adhesion between the first external lead-out terminal and the epoxy resin layer and the case where the convex portion is formed inside the outer edge of the portion other than the convex portion of the first external lead-out terminal and the second external lead-out terminal, and The adhesion between the second external lead-out terminal and the epoxy resin layer can be improved.
蓋が外囲ケースに突き当てられて位置決めされる場合には、寸法公差の比較的大きい樹脂製部品である蓋および外囲ケースの寸法公差が積み上げられ、その結果、蓋の上面の高さのばらつきが比較的大きくなってしまうおそれがある。 When the lid is positioned against the outer case, the dimensional tolerances of the lid and the outer case, which are resin parts with relatively large dimensional tolerances, are stacked, so that the height of the upper surface of the lid is increased. There is a risk that the variation becomes relatively large.
この点に鑑み、請求項4に記載の大電力用半導体装置では、蓋が凸部の上面に突き当てられて位置決めされる。つまり、寸法公差の比較的小さい金属製部品である第1外部導出端子および第2外部導出端子の一部である凸部に、蓋が突き当てられて位置決めされる。そのため、蓋が外囲ケースに突き当てられて位置決めされる場合よりも、蓋の上面の高さのばらつきを低減することができる。 In view of this point, in the high power semiconductor device according to the fourth aspect, the lid is abutted against the upper surface of the convex portion and positioned. That is, the lid is abutted and positioned on the convex portion which is a part of the first external lead-out terminal and the second external lead-out terminal which are metal parts having a relatively small dimensional tolerance. Therefore, the variation in the height of the upper surface of the lid can be reduced as compared with the case where the lid is positioned against the outer casing.
請求項5に記載の大電力用半導体装置では、第1外部導出端子の上端および第2外部導出端子の上端が折り曲げられると、第1外部導出端子および第2外部導出端子によって蓋が下側に押動され、それにより、蓋が凸部の上面に突き当てられる。そのため、第1外部導出端子の上端および第2外部導出端子の上端を折り曲げるための冶具の他に、蓋を凸部の上面に突き当てるための冶具を設ける必要性を排除することができる。
In the high power semiconductor device according to
請求項6に記載の大電力用半導体装置では、蓋が外囲ケース上に載置される前にエポキシ樹脂が注入される。そのため、蓋が外囲ケース上に載置された後にエポキシ樹脂が注入される場合よりも、エポキシ樹脂の注入を容易に行うことができる。 In the high power semiconductor device according to the sixth aspect, the epoxy resin is injected before the lid is placed on the outer case. Therefore, the epoxy resin can be injected more easily than when the epoxy resin is injected after the lid is placed on the outer case.
更に、請求項6に記載の大電力用半導体装置では、エポキシ樹脂が硬化する前に蓋が凸部の上面に突き当てられ、硬化したエポキシ樹脂によって、蓋が、凸部の上面に突き当てられた状態で固定される。そのため、凸部の上面に突き当てられた状態で蓋を固定するための接着剤をエポキシ樹脂とは別個に用意する必要性を排除することができる。
Furthermore, in the high power semiconductor device according to
請求項7に記載の大電力用半導体装置では、蓋の下面とエポキシ樹脂層の上面との間に空気層が配置されている。そのため、エポキシ樹脂層およびその下側に配置されたゲル状充填材層の熱膨張または熱収縮に伴う体積変動分を、蓋の下面とエポキシ樹脂層の上面との間に配置された空気層によって吸収し、熱応力の発生を抑制することができる。 In the high power semiconductor device according to the seventh aspect, the air layer is disposed between the lower surface of the lid and the upper surface of the epoxy resin layer. Therefore, the volume variation due to thermal expansion or contraction of the epoxy resin layer and the gel filler layer disposed below the epoxy resin layer is reduced by the air layer disposed between the lower surface of the lid and the upper surface of the epoxy resin layer. It can absorb and suppress the generation of thermal stress.
請求項8に記載の大電力用半導体装置では、ゲル状充填材およびエポキシ樹脂が硬化せしめられる高温時に、第1外部導出端子とDBC基板との接合部および第2外部導出端子とDBC基板との接合部にかかる熱応力がほぼゼロになるように構成されている。そのため、例えば半田のような接合材が比較的軟らかくなる高温時に第1外部導出端子とDBC基板との接合部および第2外部導出端子とDBC基板との接合部に熱応力がかかるように構成されている場合よりも、第1外部導出端子とDBC基板との接合部および第2外部導出端子とDBC基板との接合部にかかる負担を軽減することができる。
In the high power semiconductor device according to
請求項9に記載の大電力用半導体装置では、蓋の下面のうち、凸部の上面に突き当てられる部分のみがエポキシ樹脂層と接触せしめられ、その他の部分はエポキシ樹脂層と接触せしめられていない。そのため、蓋の下面の全面がエポキシ樹脂層と接触せしめられ、エポキシ樹脂層が蓋の下面によって拘束されている場合よりも、第1外部導出端子とDBC基板との接合部および第2外部導出端子とDBC基板との接合部に熱応力がかかってしまうおそれを低減することができる。 In the high power semiconductor device according to claim 9, only a portion of the lower surface of the lid that is abutted against the upper surface of the convex portion is brought into contact with the epoxy resin layer, and the other portion is brought into contact with the epoxy resin layer. Absent. Therefore, compared to the case where the entire lower surface of the lid is brought into contact with the epoxy resin layer and the epoxy resin layer is restrained by the lower surface of the lid, the joint portion between the first external lead terminal and the DBC substrate and the second external lead terminal The risk of thermal stress being applied to the joint between the DBC substrate and the DBC substrate can be reduced.
以下、本発明の大電力用半導体装置の第1の実施形態について説明する。第1の実施形態の大電力用半導体装置は、例えば400A/1200V型の大容量・高電圧型の大電力用半導体装置である。図1は第1の実施形態の大電力用半導体装置の断面図である。図1において、1は例えばサイリスタのような半導体素子を示しており、2はセラミックス基板の両面に銅板が接合されたDBC基板を示している。3は第1外部導出端子を示しており、3aは第1外部導出端子3に形成された凸部を示している。4は接続部材としてのジャンパープレートを示しており、5は第2外部導出端子を示しており、5aは第2外部導出端子に形成された凸部を示している。6は放熱板を示しており、7は外囲ケースを示しており、8は蓋を示しており、9は例えばシリコーン樹脂層のようなゲル状充填材層を示しており、10はエポキシ樹脂層を示している。11は蓋8の下面とエポキシ樹脂層10の上面との間に配置された空気層を示しており、12はバルフロン線を示している。
Hereinafter, a first embodiment of a high power semiconductor device of the present invention will be described. The high power semiconductor device according to the first embodiment is, for example, a 400 A / 1200 V type large capacity, high voltage type high power semiconductor device. FIG. 1 is a cross-sectional view of the high power semiconductor device of the first embodiment. In FIG. 1, 1 indicates a semiconductor element such as a thyristor, and 2 indicates a DBC substrate in which a copper plate is bonded to both surfaces of a ceramic substrate.
図2および図3は第1の実施形態の大電力用半導体装置の第1外部導出端子3および第2外部導出端子5の部品図である。詳細には、図2(A)は図1に示した第1外部導出端子3および第2外部導出端子5を上側から見た図、図2(B)は図1に示した第1外部導出端子3を右側から見た図あるいは図1に示した第2外部導出端子5を左側から見た図、図2(C)は図1に示した第1外部導出端子3を後側から見た図あるいは図1に示した第2外部導出端子5を前側から見た図、図3は図1に示した第1外部導出端子3および第2外部導出端子5の斜視図である。第1の実施形態の大電力用半導体装置では、第1外部導出端子3および第2外部導出端子5が同一形状に形成されている。
2 and 3 are component diagrams of the first external lead-out
図2および図3において、3bは図1に破線で示すように第1外部導出端子3が折り曲げられる時に折り曲げ線となる位置に形成された切り欠き部を示している。3cは第1外部導出端子3とゲル状充填材層9との密着性を向上させるために形成された切り欠き部を示している。3dは第1外部導出端子3とDBC基板2とを接合する例えば半田のような接合材に熱応力が集中するのを緩和するための屈曲部を示している。同様に、5bは図1に破線で示すように第2外部導出端子5が折り曲げられる時に折り曲げ線となる位置に形成された切り欠き部を示している。5cは第2外部導出端子5とゲル状充填材層9との密着性を向上させるために形成された切り欠き部を示している。5dは第2外部導出端子5とDBC基板2とを接合する例えば半田のような接合材に熱応力が集中するのを緩和するための屈曲部を示している。
2 and 3,
第1の実施形態の大電力用半導体装置では、図1〜図3に示すように、第1外部導出端子3に形成された凸部3aおよび第2外部導出端子5に形成された凸部5aが、エポキシ樹脂層10内に配置されている。そのため、第1の実施形態の大電力用半導体装置によれば、第1外部導出端子3および第2外部導出端子5に凸部3a,5aが形成されていない場合よりも、第1外部導出端子3とエポキシ樹脂層10との密着性および第2外部導出端子5とエポキシ樹脂層10との密着性を向上させることができる。それにより、大電力用半導体装置の外側の水分が、第1外部導出端子3とエポキシ樹脂層10との隙間あるいは第2外部導出端子5とエポキシ樹脂層10との隙間を介して大電力用半導体装置の内部に浸入してしまうおそれを低減することができる。
In the high power semiconductor device according to the first embodiment, as shown in FIGS. 1 to 3, the
また、第1の実施形態の大電力用半導体装置では、図1〜図3に示すように、第1外部導出端子3の一部を折り曲げることにより凸部3aが形成され、第2外部導出端子5の一部を折り曲げることにより凸部5aが形成されている。そのため、第1の実施形態の大電力用半導体装置によれば、第1外部導出端子3および第2外部導出端子5が折り曲げられることなく凸部3a,5aが形成されている場合よりも、第1外部導出端子3とエポキシ樹脂層10との密着性および第2外部導出端子5とエポキシ樹脂層10との密着性を向上させることができる。
Further, in the high power semiconductor device of the first embodiment, as shown in FIGS. 1 to 3, the
第1の実施形態の大電力用半導体装置では、図1〜図3に示すように、第1外部導出端子3の一部を折り曲げることにより凸部3aが形成され、第2外部導出端子5の一部を折り曲げることにより凸部5aが形成されているが、第2の実施形態の大電力用半導体装置では、代わりに、第1外部導出端子および第2外部導出端子の凸部以外の部分の外縁よりも外側に突出するように凸部を形成することも可能である。
In the high power semiconductor device according to the first embodiment, as shown in FIGS. 1 to 3, a
図4および図5は第2の実施形態の大電力用半導体装置の第1外部導出端子3’および第2外部導出端子5’の部品図である。詳細には、図4(A)は第2の実施形態の大電力用半導体装置の第1外部導出端子3’および第2外部導出端子5’の平面図、図4(B)は第2の実施形態の大電力用半導体装置の第1外部導出端子3’の右側面図あるいは第2の実施形態の大電力用半導体装置の第2外部導出端子5’の左側面図、図4(C)は第2の実施形態の大電力用半導体装置の第1外部導出端子3’の後側面図あるいは第2の実施形態の大電力用半導体装置の第2外部導出端子5’の正面図、図5は第2の実施形態の大電力用半導体装置の第1外部導出端子3’および第2外部導出端子5’の斜視図である。第2の実施形態の大電力用半導体装置では、第1外部導出端子3’および第2外部導出端子5’が同一形状に形成されている。
4 and 5 are component diagrams of the first external lead-out terminal 3 'and the second external lead-out terminal 5' of the high-power semiconductor device according to the second embodiment. Specifically, FIG. 4A is a plan view of the first external lead-out terminal 3 ′ and the second external lead-out terminal 5 ′ of the high-power semiconductor device of the second embodiment, and FIG. FIG. 4C is a right side view of the first
上述したように、第1の実施形態の大電力用半導体装置では、図1〜図3に示すように、第1外部導出端子3の一部を折り曲げることにより凸部3aが形成され、第2外部導出端子5の一部を折り曲げることにより凸部5aが形成されているが、第2の実施形態の大電力用半導体装置では、図4および図5に示すように、第1外部導出端子3’および第2外部導出端子5’の凸部以外の部分の外縁(図4(B)中の破線)よりも外側に突出するように凸部3a’,5a’が形成されている。そのため、第2の実施形態の大電力用半導体装置によれば、第1外部導出端子3’および第2外部導出端子5’の凸部以外の部分の外縁(図4(B)中の破線)よりも内側に凸部3a’,5a’が形成されている場合よりも、第1外部導出端子3’とエポキシ樹脂層10との密着性および第2外部導出端子5’とエポキシ樹脂層10との密着性を向上させることができる。
As described above, in the high power semiconductor device according to the first embodiment, as shown in FIGS. 1 to 3, the
図示しないが、第2の実施形態の大電力用半導体装置においても、第1外部導出端子3’および第2外部導出端子5’のそれぞれに形成された凸部3a’,5a’がエポキシ樹脂層10内に配置されている。そのため、第2の実施形態の大電力用半導体装置によれば、第1外部導出端子3’および第2外部導出端子5’に凸部3a’,5a’が形成されていない場合よりも、第1外部導出端子3’とエポキシ樹脂層10との密着性および第2外部導出端子5’とエポキシ樹脂層10との密着性を向上させることができる。それにより、大電力用半導体装置の外側の水分が、第1外部導出端子3’とエポキシ樹脂層10との隙間あるいは第2外部導出端子5’とエポキシ樹脂層10との隙間を介して大電力用半導体装置の内部に浸入してしまうおそれを低減することができる。
Although not shown, also in the high power semiconductor device of the second embodiment, the
第1の実施形態の大電力用半導体装置の説明に戻り、図6は図1に示したジャンパープレート4の斜視図である。図6において、4aはジャンパープレート4とゲル状充填材層9(図1参照)との密着性を向上させるために形成された溝部を示しており、4bはジャンパープレート4とゲル状充填材層9(図1参照)との密着性を向上させるために形成された切り欠き部を示している。
Returning to the description of the high-power semiconductor device of the first embodiment, FIG. 6 is a perspective view of the
図7は図1に示したDBC基板2の部品図である。詳細には、図7は図1に示したDBC基板2を上側から見た図である。図7に示すように、第1の実施形態の大電力用半導体装置では、セラミックス基板の上側に配置された銅板によって第1領域2aと第2領域2bとが形成されている。詳細には、第1領域2aと第2領域2bとの間には、銅板が存在しない部分が配置されており、それにより、第1領域2aと第2領域2bとが絶縁されている。
FIG. 7 is a component diagram of the
第1の実施形態の大電力用半導体装置では、図1および図7に示すように、DBC基板2の第1領域2aと半導体素子1の下面とが電気的に接続され、DBC基板2の第1領域2aと第1外部導出端子3の下面とが電気的に接続されている。それにより、半導体素子1の下面と第1外部導出端子3とが電気的に接続されている。また、DBC基板2の第2領域2bと第2外部導出端子5の下面とが電気的に接続され、DBC基板2の第2領域2bとジャンパープレート4の右端(図6の左端)の下面とが電気的に接続され、ジャンパープレート4の左端(図6の右端)の下面と半導体素子1の上面とが電気的に接合されている。それにより、半導体素子1の上面と第2外部導出端子5とが電気的に接続されている。
In the high power semiconductor device according to the first embodiment, as shown in FIGS. 1 and 7, the
第1の実施形態の大電力用半導体装置では、下面が露出せしめられている放熱板6と、半導体素子1との間に、絶縁層としてのセラミックス基板を備えたDBC基板2が配置されているため、第1の実施形態の大電力用半導体装置は絶縁型となっている。
In the high power semiconductor device according to the first embodiment, the
図8は図1に示した外囲ケース7の部品図である。詳細には、図8は図1に示した外囲ケース7を下側から見た図である。図8において、7aはゲル状充填材層9(図1参照)を構成するゲル状充填材およびエポキシ樹脂層10(図1参照)を構成するエポキシ樹脂を注入するための開口を示している。7bはゲル状充填材から発生するガスを排出するため、および、ゲル状充填材層9(図1参照)の熱膨張時にゲル状充填材層9(図1参照)の上側の空気を排出するためのガス抜き穴を示している。7cはねじ穴を示している。7dはエポキシ樹脂層10(図1参照)を介することなくゲル状充填材層9(図1参照)の上面とガス抜き穴7bとを直接連通させるためのガス抜き用空間を示している。
FIG. 8 is a component diagram of the
図9は図1に示した蓋8の部品図である。詳細には、図9は図1に示した蓋8を上側から見た図である。図9において、8aは第1外部導出端子3を収容するための穴を示しており、8bは第2外部導出端子5を収容するための穴を示している。8cはボルト収容穴を示しており、8dはゲル状充填材およびエポキシ樹脂から発生するガスを排出するためのガス抜き穴を示している。8eは折り曲げられた第1外部導出端子3の上端と折り曲げられた第2外部導出端子5の上端との間の沿面距離を確保するための溝を示している。
FIG. 9 is a component diagram of the
次に、第1の実施形態の大電力用半導体装置の製造方法について説明する。図10は第1の実施形態の大電力用半導体装置の製造工程のうち、半導体素子1およびDBC基板2の組立体を製造する工程を示した図である。詳細には、図10(A)は組立体を構成する部品を分解して示した図、図10(B)は組立体が組み立てられた状態を示した図である。図11は組立体が組み立てられた状態を図10の上側から見た図である。図10および図11に示すように、半導体素子1およびDBC基板2を組み立てる工程では、チップマウント下冶具17上に、DBC基板2、アノードモリブデン板15、半導体素子1、カソードモリブデン板14およびゲートスリーブ13が積層して載置される。詳細には、例えば半田のような接合材16によって、DBC基板2とアノードモリブデン板15とが接合され、アノードモリブデン板15と半導体素子1とが接合され、半導体素子1とカソードモリブデン板14とが接合される。図10に示す工程では、例えば半田のような接合材16として、比較的高融点のものが用いられる。
Next, a method for manufacturing the high power semiconductor device of the first embodiment will be described. FIG. 10 is a diagram showing a process of manufacturing an assembly of the
図12は図10に示した工程において組み立てられた組立体22に対して第1外部導出端子3、ジャンパープレート4および第2外部導出端子5などを接合する工程を示した図である。図13は図12に示した工程において組み立てられた組立体などを示した図、図14は図13に示した組立体などを上側から見た図である。
12 is a view showing a process of joining the first external lead-out
図12〜図14において、18は第1外部導出端子3をガイドするための端子ガイドを示しており、19は第2外部導出端子5をガイドするための端子ガイドを示している。20は上冶具を示しており、21は下冶具を示している。図12〜図14に示すように、例えば半田のような接合材16によって、放熱板6と組立体22の下面とが接合され、組立体22の上面とジャンパープレート4の左端の下面とが接合され、ジャンパープレート4の右端の下面とDBC基板2の第2領域2bとが接合される。また、例えば半田のような接合材16によって、第1外部導出端子3の下面とDBC基板2の第1領域2aとが接合され、第2外部導出端子5の下面とDBC基板2の第2領域2bとが接合される。更に、例えば半田のような接合材(図示せず)によって、バルフロン線12の下端が組立体22に接合される。図12に示す工程では、例えば半田のような接合材16として、比較的低融点のものが用いられる。
12 to 14, 18 indicates a terminal guide for guiding the first external lead-out
次いで、図1に示すように、外囲ケース7と放熱板6とがシール材(図示せず)を介して接合される。次いで、ゲル状充填材が、開口7a(図8参照)を介して外囲ケース7内に注入され、例えば150℃、1.5〜2Hの条件で硬化せしめられる。それにより、外囲ケース7の内側の下側半分にゲル状充填材層9が形成される。ゲル状充填材の注入時には、ゲル状充填材層9の上面が凸部3a,5aの下面よりも下側に位置するように、ゲル状充填材の注入量が制御される。
Next, as shown in FIG. 1, the
詳細には、第1の実施形態の大電力用半導体装置では、ゲル状充填材が硬化せしめられる高温時に、第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部にかかる熱応力がほぼゼロになるように、外囲ケース7に開口7aおよびガス抜き穴7bが形成されている。そのため、第1の実施形態の大電力用半導体装置によれば、例えば半田のような接合材16(図12参照)が比較的軟らかくなる高温時に第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部に熱応力がかかるように構成されている場合よりも、第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部にかかる負担を軽減することができる。
Specifically, in the high power semiconductor device according to the first embodiment, the junction between the first external lead-out
次いで、外囲ケース7に形成された端子に、バルフロン線12の自由端が接続される。次いで、エポキシ樹脂が開口7a(図8参照)を介して外囲ケース7内に注入され、それにより、外囲ケース7の内側の上側半分にエポキシ樹脂層10が形成される。尚、エポキシ樹脂は、ガス抜き用空間7d(図8参照)内には配置されない。そのため、上述したように、ガス抜き用空間7d(図8参照)内のゲル状充填材層10(図1参照)の上面は、エポキシ樹脂層10(図1参照)を介することなくガス抜き穴7bと直接連通せしめられている。
Next, the free end of the
次いで、図1に示すように、蓋8が外囲ケース7上に載置される。つまり、第1の実施形態の大電力用半導体装置では、蓋8が外囲ケース7上に載置される前にエポキシ樹脂が注入される。そのため、第1の実施形態の大電力用半導体装置によれば、蓋8が外囲ケース7上に載置された後にエポキシ樹脂が注入される場合よりも、比較的広い開口7a(図8参照)を介してエポキシ樹脂を容易に注入することができる。
Next, as shown in FIG. 1, the
詳細には、第1の実施形態の大電力用半導体装置では、注入されたエポキシ樹脂が硬化する前に蓋8が凸部3a,5aの上面に突き当てられ、硬化したエポキシ樹脂によって、蓋8が、凸部3a,5aの上面に突き当てられた状態で固定される。そのため、第1の実施形態の大電力用半導体装置によれば、凸部3a,5aの上面に突き当てられた状態で蓋8を固定するための接着剤をエポキシ樹脂とは別個に用意する必要性を排除することができる。
Specifically, in the high-power semiconductor device according to the first embodiment, the
第1の実施形態の大電力用半導体装置では、エポキシ樹脂が、例えば150℃、8〜12Hの条件で硬化せしめられる。詳細には、第1の実施形態の大電力用半導体装置では、エポキシ樹脂が硬化せしめられる高温時に、第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部にかかる熱応力がほぼゼロになるように、蓋8にガス抜き穴8d(図9参照)が形成されている。そのため、第1の実施形態の大電力用半導体装置によれば、例えば半田のような接合材16(図12参照)が比較的軟らかくなる高温時に第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部に熱応力がかかるように構成されている場合よりも、第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部にかかる負担を軽減することができる。
In the high power semiconductor device of the first embodiment, the epoxy resin is cured under conditions of, for example, 150 ° C. and 8 to 12H. Specifically, in the high power semiconductor device according to the first embodiment, the junction between the first external lead-out
また、第1の実施形態の大電力用半導体装置では、蓋8の下面のうち、凸部3a,5aの上面に突き当てられる部分のみがエポキシ樹脂層10と接触せしめられ、その他の部分はエポキシ樹脂層10と接触せしめられていない。そのため、蓋8の下面の全面がエポキシ樹脂層10と接触せしめられ、エポキシ樹脂層10が蓋8の下面によって拘束されている場合よりも、第1外部導出端子3とDBC基板2との接合部および第2外部導出端子5とDBC基板2との接合部に熱応力がかかってしまうおそれを低減することができる。
In the high power semiconductor device according to the first embodiment, only the portion of the lower surface of the
詳細には、第1の実施形態の大電力用半導体装置では、蓋8が外囲ケース7に突き当てられて位置決めされるのではなく、蓋8が凸部3a,5aの上面に突き当てられて位置決めされる。つまり、寸法公差の比較的小さい金属製部品である第1外部導出端子3の凸部3aおよび第2外部導出端子5の凸部5aに、蓋8が突き当てられて位置決めされる。そのため、第1の実施形態の大電力用半導体装置によれば、蓋8が樹脂製部品である外囲ケース7に突き当てられて位置決めされる場合よりも、蓋8の上面の高さのばらつきを低減することができる。
Specifically, in the high power semiconductor device of the first embodiment, the
具体的には、第1の実施形態の大電力用半導体装置では、図1に破線で示すように、第1外部導出端子3の上端および第2外部導出端子5の上端が折り曲げられ、第1外部導出端子3および第2外部導出端子5によって蓋8が下側に押動され、それにより、蓋8が凸部3a,5aの上面に突き当てられる。そのため、第1の実施形態の大電力用半導体装置によれば、第1外部導出端子3の上端および第2外部導出端子5の上端を折り曲げるための冶具の他に、蓋8を凸部3a,5aの上面に突き当てるための冶具を設ける必要性を排除することができる。
Specifically, in the high power semiconductor device according to the first embodiment, as shown by a broken line in FIG. 1, the upper end of the first external lead-out
更に、第1の実施形態の大電力用半導体装置では、蓋8の下面とエポキシ樹脂層10の上面との間に空気層11が配置されるように、エポキシ樹脂の注入量が制御されている。そのため、第1の実施形態の大電力用半導体装置によれば、エポキシ樹脂層10およびその下側に配置されたゲル状充填材層9の熱膨張または熱収縮に伴う体積変動分を、蓋8の下面とエポキシ樹脂層10の上面との間に配置された空気層11によって吸収し、熱応力の発生を抑制することができる。
Further, in the high power semiconductor device of the first embodiment, the injection amount of the epoxy resin is controlled so that the
第1の実施形態の大電力用半導体装置では、図1に示すように、DBC基板2、第1外部導出端子3、ジャンパープレート4、第2外部導出端子5および放熱板6として板厚の薄い材料が用いられ、下側への放熱性の向上が図られており、大電力用半導体装置全体の薄型化が図られている。
In the high power semiconductor device according to the first embodiment, as shown in FIG. 1, the
上述したように、第1の実施形態の大電力用半導体装置では、半導体素子1としてサイリスタが用いられているが、第3の実施形態の大電力用半導体装置では、半導体素子1として例えばダイオードのような任意の半導体素子を用いることが可能である。
As described above, in the high power semiconductor device of the first embodiment, a thyristor is used as the
1 半導体素子
2 DBC基板
2a 第1領域
2b 第2領域
3 第1外部導出端子
3a 凸部
4 ジャンパープレート
5 第2外部導出端子
5a 凸部
6 放熱板
7 外囲ケース
8 蓋
9 ゲル状充填材層
10 エポキシ樹脂層
11 空気層
12 バルフロン線
DESCRIPTION OF
Claims (9)
DBC基板の上面の第1領域を介して前記半導体素子の下面に電気的に接続された第1外部導出端子と、
前記DBC基板の上面の第2領域と接続部材とを介して前記半導体素子の上面に電気的に接続された第2外部導出端子と、
前記DBC基板を支持する放熱板と、
外囲ケースと、
蓋と、
前記外囲ケースの内側の下側部分に配置されたゲル状充填材層と、
前記外囲ケースの内側の上側部分に配置されたエポキシ樹脂層とを具備する大電力用半導体装置において、
前記第1外部導出端子および前記第2外部導出端子のそれぞれに凸部を形成し、前記凸部を前記エポキシ樹脂層内に配置したことを特徴とする大電力用半導体装置。 A semiconductor element;
A first external lead terminal electrically connected to the lower surface of the semiconductor element via a first region on the upper surface of the DBC substrate;
A second external lead terminal electrically connected to the upper surface of the semiconductor element via a second region on the upper surface of the DBC substrate and a connection member;
A heat sink supporting the DBC substrate;
An enclosing case,
A lid,
A gel-like filler layer disposed in a lower portion inside the outer case, and
In a high power semiconductor device comprising an epoxy resin layer disposed on an upper portion inside the outer case,
A high power semiconductor device, wherein a convex portion is formed on each of the first external lead-out terminal and the second external lead-out terminal, and the convex portion is disposed in the epoxy resin layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005260034A JP4526125B2 (en) | 2005-09-08 | 2005-09-08 | High power semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005260034A JP4526125B2 (en) | 2005-09-08 | 2005-09-08 | High power semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073782A true JP2007073782A (en) | 2007-03-22 |
JP4526125B2 JP4526125B2 (en) | 2010-08-18 |
Family
ID=37934965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005260034A Active JP4526125B2 (en) | 2005-09-08 | 2005-09-08 | High power semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4526125B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081255A (en) * | 2007-09-26 | 2009-04-16 | Mitsubishi Electric Corp | Power semiconductor module |
JP2011243916A (en) * | 2010-05-21 | 2011-12-01 | Toshiba Corp | Semiconductor device, semiconductor unit, and power semiconductor device |
WO2013015031A1 (en) * | 2011-07-28 | 2013-01-31 | 富士電機株式会社 | Semiconductor device and method for producing a semiconductor device |
JP2013030792A (en) * | 2012-09-21 | 2013-02-07 | Mitsubishi Electric Corp | Power semiconductor device |
JP2013172112A (en) * | 2012-02-23 | 2013-09-02 | Hitachi Ltd | Semiconductor device and inverter device using the same |
CN108022884A (en) * | 2016-11-02 | 2018-05-11 | 富士电机株式会社 | Semiconductor device |
JP2020141010A (en) * | 2019-02-27 | 2020-09-03 | 株式会社豊田自動織機 | Semiconductor device |
WO2020213214A1 (en) * | 2019-04-19 | 2020-10-22 | 株式会社三社電機製作所 | External terminal for semiconductor module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206554A (en) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | Semiconductor device |
JPH0738014A (en) * | 1993-07-20 | 1995-02-07 | Fuji Electric Co Ltd | Substrate for semiconductor device |
-
2005
- 2005-09-08 JP JP2005260034A patent/JP4526125B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206554A (en) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | Semiconductor device |
JPH0738014A (en) * | 1993-07-20 | 1995-02-07 | Fuji Electric Co Ltd | Substrate for semiconductor device |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081255A (en) * | 2007-09-26 | 2009-04-16 | Mitsubishi Electric Corp | Power semiconductor module |
US9041052B2 (en) | 2010-05-21 | 2015-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device, semiconductor unit, and power semiconductor device |
JP2011243916A (en) * | 2010-05-21 | 2011-12-01 | Toshiba Corp | Semiconductor device, semiconductor unit, and power semiconductor device |
WO2013015031A1 (en) * | 2011-07-28 | 2013-01-31 | 富士電機株式会社 | Semiconductor device and method for producing a semiconductor device |
CN103299421B (en) * | 2011-07-28 | 2016-03-16 | 富士电机株式会社 | The manufacture method of semiconductor device and semiconductor device |
CN103299421A (en) * | 2011-07-28 | 2013-09-11 | 富士电机株式会社 | Semiconductor device and method for producing a semiconductor device |
US8933554B2 (en) | 2011-07-28 | 2015-01-13 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2013172112A (en) * | 2012-02-23 | 2013-09-02 | Hitachi Ltd | Semiconductor device and inverter device using the same |
JP2013030792A (en) * | 2012-09-21 | 2013-02-07 | Mitsubishi Electric Corp | Power semiconductor device |
CN108022884A (en) * | 2016-11-02 | 2018-05-11 | 富士电机株式会社 | Semiconductor device |
JP2020141010A (en) * | 2019-02-27 | 2020-09-03 | 株式会社豊田自動織機 | Semiconductor device |
WO2020213214A1 (en) * | 2019-04-19 | 2020-10-22 | 株式会社三社電機製作所 | External terminal for semiconductor module |
JP2020178060A (en) * | 2019-04-19 | 2020-10-29 | 株式会社三社電機製作所 | External terminal for semiconductor module |
CN113711345A (en) * | 2019-04-19 | 2021-11-26 | 株式会社三社电机制作所 | External terminal for semiconductor module |
JP7244339B2 (en) | 2019-04-19 | 2023-03-22 | 株式会社三社電機製作所 | External terminals for semiconductor modules |
EP3958300A4 (en) * | 2019-04-19 | 2023-05-10 | Sansha Electric Manufacturing Co., Ltd. | External terminal for semiconductor module |
US11791244B2 (en) | 2019-04-19 | 2023-10-17 | Sansha Electric Manufacturing Co., Ltd. | Semiconductor-module external terminal |
CN113711345B (en) * | 2019-04-19 | 2024-04-26 | 株式会社三社电机制作所 | External terminal for semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
JP4526125B2 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9986631B2 (en) | Electronic power module with enhanced thermal dissipation and manufacturing method thereof | |
JP4526125B2 (en) | High power semiconductor devices | |
JP6813259B2 (en) | Semiconductor device | |
WO2015174158A1 (en) | Power semiconductor module and composite module | |
JPH0922973A (en) | Semiconductor device | |
JP6149932B2 (en) | Semiconductor device | |
JP2005191071A (en) | Semiconductor device | |
JP2006066813A (en) | Semiconductor device | |
JP2016181536A (en) | Power semiconductor device | |
JP3935381B2 (en) | Electronic circuit device having double-sided electrode semiconductor element and method of manufacturing the electronic circuit device | |
JP6095303B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN110959191A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2006190728A (en) | Electric power semiconductor device | |
JP2005191147A (en) | Method for manufacturing hybrid integrated circuit device | |
JP2004335493A (en) | Packaging structure of semiconductor device | |
US11177224B2 (en) | Method of manufacturing semiconductor device | |
JP6769556B2 (en) | Semiconductor devices and semiconductor modules | |
JP4861200B2 (en) | Power module | |
JP2004048084A (en) | Semiconductor power module | |
JP4258391B2 (en) | Semiconductor device | |
JP2002076259A (en) | Power module | |
JP7512659B2 (en) | Semiconductor module and method for manufacturing the same | |
JP4254487B2 (en) | Semiconductor device | |
JP2011066281A (en) | Heat generating device | |
JP2018182131A (en) | Semiconductor device and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4526125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160611 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |