JP2007072360A - Projection type image display apparatus - Google Patents
Projection type image display apparatus Download PDFInfo
- Publication number
- JP2007072360A JP2007072360A JP2005261875A JP2005261875A JP2007072360A JP 2007072360 A JP2007072360 A JP 2007072360A JP 2005261875 A JP2005261875 A JP 2005261875A JP 2005261875 A JP2005261875 A JP 2005261875A JP 2007072360 A JP2007072360 A JP 2007072360A
- Authority
- JP
- Japan
- Prior art keywords
- bit rate
- keystone
- keystone adjustment
- adjustment
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、本発明は、キーストーン調節(台形補正)機能を有する投射型映像表示装置(プロジェクタ)に関する。 The present invention relates to a projection-type image display device (projector) having a keystone adjustment (trapezoid correction) function.
従来のプロジェクタの機能構成および作用を図1および図2を参照しながら説明する。図1において、1は映像入力回路であり、入力映像信号を受け、A/Dコンバータを介すなどして、デジタル映像信号を作成する。得られたデジタル映像信号は不図示のフレームバッファメモリに格納され、次に、所定のタイミングで読み出される。フレームバッファメモリより読み出されたデジタル映像信号は画像調整回路4に加えられ、解像度変換処理やキーストーン調節処理が施される。画像調整回路4の出力は次の表示回路8に加えられ、ここで表示パネル9の駆動信号を生成する。表示パネル9は、液晶表示素子などであり、透過方式でも反射方式でも構わない。また、MMD(マイクロミラーデバイス)等、他のデバイスであってもよい。
画像調整回路4、表示回路8などは、マイコンで構成されるコントローラ5の制御下にあり、その動作や機能が制御される。
The functional configuration and operation of a conventional projector will be described with reference to FIGS. In FIG. 1, reference numeral 1 denotes a video input circuit which receives an input video signal and creates a digital video signal through an A / D converter. The obtained digital video signal is stored in a frame buffer memory (not shown) and then read out at a predetermined timing. The digital video signal read from the frame buffer memory is added to the image adjustment circuit 4 and subjected to resolution conversion processing and keystone adjustment processing. The output of the image adjustment circuit 4 is applied to the next display circuit 8 where a drive signal for the display panel 9 is generated. The display panel 9 is a liquid crystal display element or the like, and may be a transmission method or a reflection method. Moreover, other devices, such as MMD (micromirror device), may be used.
The image adjustment circuit 4, the display circuit 8, and the like are under the control of the
7は光源ランプであり、超高圧水銀ランプなどが最近では用いられるが、ハロゲンランプ等の白熱光源でもLED等の半導体光源でも構わない。
11は投射レンズユニットであり、表示パネル9から射出される光束を集光し、表示パネル9面上に形成された映像をスクリーン12上に結像させる機能を有する。
図2に示すように、プロジェクタの投射光軸がスクリーン12に対し垂直となっていない場合、そのままでは、正方形または長方形の画面は台形状に変形して投射される。また、縦横比も変わる。そこで、スクリーン12に本来の画面が投射されるように、表示パネル9の表示画像を調節する、いわゆるキーストーン調節が必要となる。
Reference numeral 7 denotes a light source lamp, and an ultra-high pressure mercury lamp or the like is recently used, but an incandescent light source such as a halogen lamp or a semiconductor light source such as an LED may be used.
As shown in FIG. 2, when the projection optical axis of the projector is not perpendicular to the
6は傾斜センサであり、プロジェクタ本体の設置角度(水平に対する)を検出する手段である。
この傾斜センサ6の検出した情報に基づき、直立したスクリーン12に対してのキーストーン調節量を算出することでキーストーン調節が行われる。キーストーン調節は、プロジェクタの画像処理回路4において、前記フレームバッファメモリのデータに対して行われる。しかし、画像処理回路4においては、対象となるフレームバッファメモリが大きいほど、また、キーストーン調節量が大きいほど、処理時間を要する。そして、キーストーン調節量が一定以上になると、フレームバッファメモリからの読み込みが間に合わず、キーストーン調節が正しく行えない。
そのため、従来から、高解像度信号に対するキーストーン調節について、調節量の増大が課題であった(例えば特許文献1)。
Reference numeral 6 denotes an inclination sensor, which is a means for detecting the installation angle (relative to the horizontal) of the projector body.
Based on the information detected by the tilt sensor 6, the keystone adjustment is performed by calculating the keystone adjustment amount for the
For this reason, conventionally, an increase in the amount of adjustment has been a problem for keystone adjustment for high-resolution signals (for example, Patent Document 1).
図1における画像調整回路4の従来から行われている第1の方法を図3にブロック図で示す。同図において、解像度変換回路41の出力をそのままフレームバッファメモリ44に格納する。キーストーン調節回路43は、設定される調節量に応じたキーストーン調節を行う。高解像度信号(SXGA+など)を入力している場合、入力信号のビットレートではキーストーン調節の有効範囲は狭い。
そこで、従来から行われている第2の方法を図4のブロック図に示す。図3と違い、解像度変換回路41の出力が、階調圧縮回路42により低いビットレートに変換されフレームバッファメモリ44に格納される。階調圧縮回路42により、図6のように、1画素あたりの階調数を落とし、フレームバッファメモリ44に保存されるビットレートを入力信号のビットレートよりも落とすことで、キーストーン調節の有効領域を増加させることができる。
しかし、ビットレートの削減はディザリング処理による階調圧縮により行われ、第1の方法と比べてキーストーン調節量は拡大されるが、画質は劣化する。
Therefore, the second method conventionally performed is shown in the block diagram of FIG. Unlike FIG. 3, the output of the
However, the bit rate is reduced by gradation compression by dithering, and the keystone adjustment amount is increased as compared with the first method, but the image quality deteriorates.
上述のように、キーストーン調節は、高ビットレート処理時には、キーストーン調節の有効領域が狭く、低ビットレート処理時には、画質劣化を伴う。本発明は、このような問題点を持ったキーストーン調節回路を改修することなく上記問題点の解決を目指すものである。
すなわち、本発明は、プロジェクタの画像処理回路の性能の範囲内で、キーストーン調節の有効領域を最大化しつつ、キーストーン調節無効時の画質劣化を防ぐことを課題とする。
As described above, keystone adjustment has a narrow effective area for keystone adjustment during high bit rate processing, and is accompanied by image quality degradation during low bit rate processing. The present invention aims to solve the above problems without revising the keystone adjustment circuit having such problems.
That is, it is an object of the present invention to prevent image quality degradation when keystone adjustment is disabled while maximizing the effective area of keystone adjustment within the range of the performance of the image processing circuit of the projector.
上記の課題を解決するため、本発明では、キーストーン調節量またはキーストーン調節の有効/無効に応じて、低ビットレート処理と高ビットレート処理とを切り替える。 In order to solve the above problems, in the present invention, the low bit rate processing and the high bit rate processing are switched according to the keystone adjustment amount or the validity / invalidity of the keystone adjustment.
本発明によれば、プロジェクタの画像処理回路の高性能化などを行うことなく、キーストーン調節の有効領域を最大化しつつ、キーストーン調節量が所定量より小さい場合の投写映像の画質を向上することが可能となる。 According to the present invention, the image quality of the projected image when the keystone adjustment amount is smaller than the predetermined amount is improved while maximizing the effective area of the keystone adjustment without increasing the performance of the image processing circuit of the projector. It becomes possible.
本発明の好ましい第1の実施形態によれば、キーストーン調節量に応じて、低ビットレート処理と高ビットレート処理を切り替える。これにより、プロジェクタの画像処理回路の高性能化などを行うことなく、キーストーン調節の有効領域を最大化しつつ、キーストーン調節量が所定の量より小さい場合の投写映像の画質を向上することが可能となる。
また、本発明の第2の実施形態によれば、キーストーン調節の有効/無効に応じて、低ビットレート処理と高ビットレート処理を切り替える。これにより、プロジェクタの画像処理回路の高性能化などを行うことなく、キーストーン調節の有効領域を最大化しつつ、キーストーン調節無効時の投写映像の画質を向上することが可能となる。
本発明の第3の実施形態では、キーストーン調節が必要な場合またはキーストーン調節量設定操作中の場合、低ビットレートで処理を行う。また、キーストーン調節が不要な場合かつキーストーン調節量設定操作中でない場合、高ビットレートで処理を行う。これにより、上記の効果に加え、キーストーン調節量設定操作中、画面がちらつく現象を回避することができる。
According to the first preferred embodiment of the present invention, the low bit rate processing and the high bit rate processing are switched in accordance with the keystone adjustment amount. As a result, it is possible to improve the image quality of the projected image when the keystone adjustment amount is smaller than the predetermined amount while maximizing the effective area of the keystone adjustment without improving the performance of the image processing circuit of the projector. It becomes possible.
Further, according to the second embodiment of the present invention, the low bit rate processing and the high bit rate processing are switched according to the validity / invalidity of the keystone adjustment. This makes it possible to improve the image quality of the projected image when keystone adjustment is disabled, while maximizing the effective area of keystone adjustment, without increasing the performance of the image processing circuit of the projector.
In the third embodiment of the present invention, when keystone adjustment is necessary or when a keystone adjustment amount setting operation is in progress, processing is performed at a low bit rate. Further, when the keystone adjustment is unnecessary and the keystone adjustment amount setting operation is not being performed, the processing is performed at a high bit rate. As a result, in addition to the above effects, it is possible to avoid a phenomenon in which the screen flickers during the keystone adjustment amount setting operation.
以下、本発明の実施例を説明する。
[実施例1]
図1は、本発明の一実施例に係るプロジェクタの構成を示す。図5は、図1のプロジェクタの画像調整回路4のブロック構成を示す。図7は図5の画像調整回路4における処理内容のフロー図である。入力信号として、1画素当たり24ビット(24BPP)の映像信号が入力されているとする。
まず、図7のステップ(以下、Sで示す)2では、コントローラ5がリモートコントローラ2や操作パネル3の操作により、キーストーン調節の有効/無効の状態を判別する。キーストーン調節が有効の場合、階調圧縮回路42は入力信号をディザリング処理により、16BPPのデータに変換しフレームバッファメモリ44に保存する(S4)。キーストーン調節が無効の場合、解像度変換回路41の出力をフレームバッファメモリ44に24BPPで保存する(S3)。
Examples of the present invention will be described below.
[Example 1]
FIG. 1 shows a configuration of a projector according to an embodiment of the present invention. FIG. 5 shows a block configuration of the image adjustment circuit 4 of the projector of FIG. FIG. 7 is a flowchart of the processing contents in the image adjustment circuit 4 of FIG. Assume that a video signal of 24 bits (24 BPP) per pixel is input as an input signal.
First, in step (hereinafter denoted by S) 2 in FIG. 7, the
従来技術と同様,S5、S6にて、キーストーン調節回路43により、設定される調節量に応じてキーストーン調節が行われる。キーストーン調節回路43では、キーストーン調節の有効/無効の状態を取得し、有効時にはコントローラ5からキーストーンの調節量設定値を取得する。設定値に応じて、フレームバッファメモリ44から出力位置に応じて間引きしながら読み込むことで、キーストーン調節画像を表示回路8に送信する。間引きの際、間引き後の画素値は、間引き前の周辺画素からも重み付けされる。
キーストーン調節無効時には、フレームバッファメモリ44に格納されたデータを、キーストーン調節を行うことなく、表示回路8に送信する。
As in the prior art, in S5 and S6, the
When the keystone adjustment is invalid, the data stored in the
キーストーン調節処理時の、一定時間内に読み込まれる画素数の比較を図6に示す。キーストーン調節の調節量が大きいほど処理時間を要する。しかし、1画素あたりのビットレートを低下させることで、一定時間内に読み込まれる画素数が増加し、同一解像度の入力信号について比較すると、キーストーン調節の有効範囲を増加させることができる。 FIG. 6 shows a comparison of the number of pixels read within a certain time during the keystone adjustment process. The larger the keystone adjustment amount, the longer the processing time. However, by reducing the bit rate per pixel, the number of pixels read within a certain time increases, and the effective range of keystone adjustment can be increased when comparing input signals having the same resolution.
16BPPと24BPPのビットレート切り替え時に画面のちらつきが生じる。そのため、調節結果を順次表示しながら、常に図7のS2の判定を行うと、設定値を0(キーストーン調節無効)をまたいで順次変化させた場合、画面がちらつくことになる。
そこで、キーストーン調節調節量を操作するウィンドウを表示中は、常時16BPPで処理を行い、設定ウィンドウが閉じられた際に、16BPPで処理を行うか、24BPPで処理を行うかを判別する。これは、図1のキーストーン調節操作状態記憶メモリ10に状態を記憶し、このメモリを判定することで判別を行う。
Screen flicker occurs when the bit rate is switched between 16 BPP and 24 BPP. Therefore, if the determination of S2 in FIG. 7 is always performed while sequentially displaying the adjustment results, the screen flickers when the set value is sequentially changed across 0 (keystone adjustment disabled).
Therefore, while the window for operating the keystone adjustment amount is displayed, the process is always performed at 16 BPP, and when the setting window is closed, it is determined whether the process is performed at 16 BPP or 24 BPP. This is determined by storing the state in the keystone adjustment operation
このときのフロー図を図8に示す。
S1にて、キーストーン調節量の操作を行うためのウィンドウ表示中であるかどうかを判定する。
S2ではキーストーン調節量の操作中でないときのキーストーン調節の有効/無効を判定する。
S1、S2により、キーストーン調節操作中でなくキーストーン調節が無効の場合と判定された場合、24BPPでフレームバッファメモリに格納する(S3)。そうでない場合、16BPPでフレームバッファメモリに格納する(S4)。
S5、S6にて、キーストーン調節回路43により、設定される調節量に応じてキーストーン調節が行われる。
図8の方法によれば、ユーザーのキーストーン調節量操作中にちらつきが生じることを回避することができる。
A flow chart at this time is shown in FIG.
In S1, it is determined whether or not a window for operating the keystone adjustment amount is being displayed.
In S2, the validity / invalidity of the keystone adjustment when the keystone adjustment amount is not being operated is determined.
If it is determined in S1 and S2 that the keystone adjustment is not being performed and the keystone adjustment is invalid, 24BPP is stored in the frame buffer memory (S3). Otherwise, it is stored in the frame buffer memory with 16 BPP (S4).
In S5 and S6, the
According to the method of FIG. 8, it is possible to avoid the occurrence of flicker during the user's keystone adjustment amount operation.
上記実施例では、16BPPと24BPPの切り替えはキーストーン調節の有効/無効により判別する例を示した。しかし,設定されるキーストーン調節量が、24BPPでの処理が可能な量であるか否か判別することにより切り替えることでも同様の効果を得ることができる。
また、画面解像度が低く、希望する最大のキーストーン調節量が24BPPで処理可能な場合は、常時24BPPで処理を行うことも可能である。
In the above-described embodiment, an example is shown in which switching between 16 BPP and 24 BPP is determined based on whether keystone adjustment is enabled / disabled. However, the same effect can be obtained by switching by determining whether the set keystone adjustment amount is an amount that can be processed by 24 BPP.
Further, when the screen resolution is low and the desired maximum keystone adjustment amount can be processed by 24 BPP, it is also possible to always perform processing by 24 BPP.
[実施例2]
図1の画像調整回路4を図9のものとして、キーストーン調節の有効時、低いビットレートに階調圧縮を行い、キーストーン調節無効時、高いビットレートに階調圧縮を行うことで、実施例1と同様の効果が得られる。
図9の42と45はどちらも解像度変換回路の出力について階調圧縮を行う回路である。42の回路より45の回路で階調圧縮を行った方が、高いビットレートとなる。高いビットレートでフレームバッファメモリにデータを格納する方が、画質劣化が少ない。
[Example 2]
The image adjustment circuit 4 shown in FIG. 1 is the same as that shown in FIG. 9, and gradation compression is performed at a low bit rate when keystone adjustment is enabled, and gradation compression is performed at a high bit rate when keystone adjustment is disabled. The same effect as in Example 1 is obtained.
Both 42 and 45 in FIG. 9 are circuits that perform gradation compression on the output of the resolution conversion circuit. The bit rate is higher when gradation compression is performed by 45 circuits than by 42 circuits. Image quality degradation is less when data is stored in the frame buffer memory at a higher bit rate.
1:映像入力回路
2:リモートコントローラ
3:操作パネル
4:画像調整回路
5:コントローラ
6:傾斜センサ
7:光源ランプ
8:表示回路
9:表示パネル
10:キーストーン調節操作状態記憶メモリ
11:投射レンズユニット
12:スクリーン
41:解像度変換回路
42:階調圧縮回路
43:キーストーン調節回路
44:フレームバッファメモリ
201、301:ペルチェ素子
202、302:冷却板
1: Video input circuit 2: Remote controller 3: Operation panel 4: Image adjustment circuit 5: Controller 6: Tilt sensor 7: Light source lamp 8: Display circuit 9: Display panel 10: Keystone adjustment operation state storage memory 11: Projection lens Unit 12: Screen 41: Resolution conversion circuit 42: Gradation compression circuit 43: Keystone adjustment circuit 44: Frame buffer memory 201, 301: Peltier element 202, 302: Cooling plate
Claims (5)
必要なキーストーン調節量が所定量未満では第1のビットレートの映像信号を前記キーストーン調節手段に供給して前記第1の信号処理手順による処理を実行させ、所定量以上では第2のビットレートに変換した映像信号を前記キーストーン調節手段に供給して前記第2の信号処理手順による処理を実行させるビットレート調節手段と
を備えることを特徴とする投射型映像表示装置。 A keystone adjustment means for adjusting a digital video signal as necessary, wherein the first signal processing procedure enables a predetermined keystone adjustment at a first bit rate, and a first signal processing procedure. Having a second signal processing procedure for processing at a low second bit rate and having an effective area of keystone adjustment greater than the first signal processing procedure;
If the necessary keystone adjustment amount is less than the predetermined amount, the video signal having the first bit rate is supplied to the keystone adjustment means to execute the processing according to the first signal processing procedure. A projection type video display device comprising: a bit rate adjusting unit that supplies a video signal converted into a rate to the keystone adjusting unit to execute processing according to the second signal processing procedure.
The bit rate adjusting means creates a video signal having a first bit rate and a second bit rate by gradation-compressing the digital video signal. The projection-type image display device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261875A JP4908806B2 (en) | 2005-09-09 | 2005-09-09 | Projection-type image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261875A JP4908806B2 (en) | 2005-09-09 | 2005-09-09 | Projection-type image display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007072360A true JP2007072360A (en) | 2007-03-22 |
JP2007072360A5 JP2007072360A5 (en) | 2008-10-23 |
JP4908806B2 JP4908806B2 (en) | 2012-04-04 |
Family
ID=37933827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261875A Expired - Fee Related JP4908806B2 (en) | 2005-09-09 | 2005-09-09 | Projection-type image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908806B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010183328A (en) * | 2009-02-05 | 2010-08-19 | Seiko Epson Corp | Image processor, and image processing method |
JP2011203318A (en) * | 2010-03-24 | 2011-10-13 | Canon Inc | Image display device and method of controlling the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034250A (en) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Device and method to display video and recording medium which records program for displaying video |
JP2003244717A (en) * | 2002-02-19 | 2003-08-29 | Sanyo Electric Co Ltd | Liquid crystal projector |
JP2003330696A (en) * | 2002-05-15 | 2003-11-21 | Sharp Corp | Contents display device and contents display program and recording medium for recording its program and contents display method |
-
2005
- 2005-09-09 JP JP2005261875A patent/JP4908806B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034250A (en) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Device and method to display video and recording medium which records program for displaying video |
JP2003244717A (en) * | 2002-02-19 | 2003-08-29 | Sanyo Electric Co Ltd | Liquid crystal projector |
JP2003330696A (en) * | 2002-05-15 | 2003-11-21 | Sharp Corp | Contents display device and contents display program and recording medium for recording its program and contents display method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010183328A (en) * | 2009-02-05 | 2010-08-19 | Seiko Epson Corp | Image processor, and image processing method |
JP2011203318A (en) * | 2010-03-24 | 2011-10-13 | Canon Inc | Image display device and method of controlling the same |
US8373713B2 (en) | 2010-03-24 | 2013-02-12 | Canon Kabushiki Kaisha | Image display apparatus and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4908806B2 (en) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4232042B2 (en) | Projection control system, projector, program, information storage medium, and projection control method | |
JP4574057B2 (en) | Display device | |
US7940240B2 (en) | Signal processing for reducing blur of moving image | |
US8643633B2 (en) | Image processing apparatus, method of controlling the same, computer program, and storage medium | |
JP5110862B2 (en) | Liquid crystal display device and control method thereof, computer program, and storage medium | |
JP2010278840A (en) | Projector and control method thereof | |
US9412310B2 (en) | Image processing apparatus, projector, and image processing method | |
US11637997B2 (en) | Projection apparatus and control method | |
US20070040992A1 (en) | Projection apparatus and control method thereof | |
JP6175810B2 (en) | Image processing apparatus, projector, and image processing method | |
JP4111738B2 (en) | Plasma display device | |
JP2008076611A (en) | Projector, image display device, and liquid crystal irradiation method | |
JP4908806B2 (en) | Projection-type image display device | |
CN110956910A (en) | Projection device and projection method thereof | |
JP2007164202A (en) | Display apparatus and image signal processing apparatus | |
JP2004334217A (en) | Image processing method for improving contrast in digital display panel | |
JP2010039047A (en) | Projector, and control method and control program of projector | |
JP2006251445A (en) | Projector, image display method and image display program | |
JP2019186690A (en) | Control device, projector, projector control method, program | |
JP2005057474A (en) | Projection type image display device | |
JP2007251723A (en) | Projection type video display apparatus | |
JP2005338113A (en) | Projection size adjustment in accordance with switching of plural kinds of display modes having different resolution | |
JP2005346085A (en) | Display device | |
JP2009223040A (en) | Image display device and method | |
JP2020020917A (en) | Projector and method for controlling projector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080908 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090406 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4908806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |