JP2007067321A - Simox substrate and its manufacturing method - Google Patents

Simox substrate and its manufacturing method Download PDF

Info

Publication number
JP2007067321A
JP2007067321A JP2005254591A JP2005254591A JP2007067321A JP 2007067321 A JP2007067321 A JP 2007067321A JP 2005254591 A JP2005254591 A JP 2005254591A JP 2005254591 A JP2005254591 A JP 2005254591A JP 2007067321 A JP2007067321 A JP 2007067321A
Authority
JP
Japan
Prior art keywords
substrate
simox
defect
wafer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005254591A
Other languages
Japanese (ja)
Inventor
Hisashi Adachi
尚志 足立
Takehiro Hisatomi
健博 久富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005254591A priority Critical patent/JP2007067321A/en
Publication of JP2007067321A publication Critical patent/JP2007067321A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an SIMOX (Separation by Implanted Oxygen) substrate where pit-like defect generation on a silicon layer surface is extremely small, and further an SIMOX substrate which has a sufficient gettering site inside. <P>SOLUTION: The SIMOX substrate uses a wafer that is detected as a Grown-in defect by evaluation by a Cu decoration method, and not detected as a flow pattern by selective etching in an area where an OSF (Oxygen Induced Stacking Fault) ring generation position is at the outer periphery of the silicon single crystal, an area where an OSF ring generation position is present from the center to the outer periphery, or an area where an OSF ring disappears sampled from the silicone single crystal by a CZ method which has a non-defect area expanded under raising conditions, and a maximum defect size is preferably ≤0.09 μm. Further, in the SIMOX substrate initial oxygen density is 6.5×10<SP>17</SP>atoms/cm<SP>3</SP>(old ASTM) and oxygen deposits to become a gettering site are formed in the substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、チョクラルスキー法(以下、「CZ法」という)により製造されたシリコン単結晶から得られたウェーハを基板に用い、絶縁体上にシリコン層が形成されたSOI(Silicon on Insulator)構造を有する半導体集積回路基板に関し、さらに詳しくは、シリコンウェーハに表面から酸素イオンを注入して、内部に埋め込み酸化物絶縁層を形成させたSIMOX(Separation by Implanted Oxygen)基板およびその製造方法に関するものである。   The present invention uses a wafer obtained from a silicon single crystal manufactured by the Czochralski method (hereinafter referred to as “CZ method”) as a substrate, and an SOI (Silicon on Insulator) in which a silicon layer is formed on an insulator. More particularly, the present invention relates to a SIMOX (Separation by Implanted Oxygen) substrate in which oxygen ions are implanted from the surface of a silicon wafer and a buried oxide insulating layer is formed therein, and a method of manufacturing the same. It is.

絶縁体上に単結晶シリコン層を形成させたSOI構造を有する基板は、従来のシリコン単結晶基板に比し、素子間の完全分離が可能でデバイスの微細化、高信頼性化が容易、素子と基板間の寄生容量が低減されるので高速化が可能であり、3次元構造化が簡易で高集積化や多機能化が容易である、といった特徴がある。このため、LSIの高集積化、高速化、高消費電力化に、より一層活用されていくと考えられている。   A substrate having an SOI structure in which a single crystal silicon layer is formed on an insulator can be completely separated from each other as compared with a conventional silicon single crystal substrate, and device miniaturization and high reliability are easy. Since the parasitic capacitance between the substrates is reduced, the speed can be increased, the three-dimensional structure is simple, and the integration and the multi-function are easy. For this reason, it is considered that it will be utilized further for higher integration, higher speed, and higher power consumption of LSI.

SOI基板の主要な製造方法としては、貼り合わせ法とSIMOX法とがある。貼り合わせ法は2枚の単結晶ウェーハを用い、表面に形成させた酸化膜を介して接着させ、この酸化膜層を絶縁層とし、片方のウェーハを所望の厚さまで研磨して素子を形成させてシリコン活性層とする。この場合、研磨では均一な厚さの薄いシリコン層を実現することが困難であるため、酸化膜の下に予め水素イオンを注入した層を所定深さに形成させておき、貼り合わせた後、水素ガスを析出させ亀裂を発生させて分割するスマートカット法が開発されている。   As a main manufacturing method of the SOI substrate, there are a bonding method and a SIMOX method. The bonding method uses two single crystal wafers, which are bonded via an oxide film formed on the surface, this oxide film layer is used as an insulating layer, and one wafer is polished to a desired thickness to form an element. A silicon active layer. In this case, since it is difficult to realize a thin silicon layer having a uniform thickness by polishing, a layer in which hydrogen ions are previously implanted under the oxide film is formed to a predetermined depth, and after bonding, A smart cut method has been developed in which hydrogen gas is deposited and cracks are generated for splitting.

貼り合わせ法の場合、素子を形成させるシリコン層は、品質が保証された単結晶ウェーハを用いれば、それをそのまま絶縁膜上に現出させることができるという利点がある。しかし、その製造工程が煩雑であり、2枚のウェーハを要するなど製造コストの増大が避けがたい。   In the case of the bonding method, the silicon layer on which the element is formed has an advantage that if a single crystal wafer with guaranteed quality is used, it can be directly exposed on the insulating film. However, the manufacturing process is complicated, and an increase in manufacturing cost is unavoidable due to the need for two wafers.

SIMOX法は、単結晶のシリコンウェーハの表面から特定深さに酸素イオンを高濃度に注入し、その後の高温熱処理にてシリコンと結合させて酸化シリコンの絶縁層を形成させる。注入エネルギーの制御により絶縁層の深さは容易に制御でき、貼り合わせ法のように2枚のウェーハは必要がなく、工程も簡単で製造コストを低くすることができる。   In the SIMOX method, oxygen ions are implanted at a high concentration from a surface of a single crystal silicon wafer to a specific depth, and then bonded to silicon by high-temperature heat treatment to form an insulating layer of silicon oxide. By controlling the implantation energy, the depth of the insulating layer can be easily controlled, and two wafers are not required unlike the bonding method, the process is simple, and the manufacturing cost can be reduced.

しかしながら、酸素イオンの注入によって表面直下に形成される埋め込み酸化物層の量や質は、イオン注入量(ドーズ量)や注入条件に大きく依存する。通常、イオン注入量には最適範囲があり、イオン注入による結晶欠陥の発生量が少なく、かつ高温熱処理後に連続した均一な埋め込み酸化物層が形成される最適ドーズ量は2.5×1017〜5.0×1017/cm2の範囲であることが見出されている。 However, the amount and quality of the buried oxide layer formed immediately below the surface by oxygen ion implantation largely depend on the ion implantation amount (dose amount) and implantation conditions. Usually, the ion implantation amount has an optimum range, the generation amount of crystal defects due to ion implantation is small, and the optimum dose amount for forming a continuous uniform buried oxide layer after high-temperature heat treatment is 2.5 × 10 17 to It has been found to be in the range of 5.0 × 10 17 / cm 2 .

酸素イオン注入後、一般的には1.0%以下の酸素を含む大気圧のアルゴン中など希ガス雰囲気中で1300℃以上に加熱し、埋め込み酸化物層を形成させる。しかし、上記の低ドーズイオン注入といわれるドーズ量では、絶縁体層の厚さが必ずしも十分でなく、電気絶縁性に劣ることがあるため、酸化物層形成処理に引き続いて、同じ温度にて雰囲気中の酸素濃度を例えば30%以上に上昇させて酸化処理をおこない、埋め込み酸化物層の膜厚を厚くしている。   After the oxygen ion implantation, the buried oxide layer is formed by heating to 1300 ° C. or higher in a rare gas atmosphere such as argon at atmospheric pressure containing 1.0% or less of oxygen. However, with the dose amount referred to as low-dose ion implantation, the thickness of the insulator layer is not always sufficient and the electrical insulation property may be inferior. The oxygen concentration in the inside is increased to, for example, 30% or more, and the oxidation treatment is performed to increase the thickness of the buried oxide layer.

特許文献1には、高温酸化処理による埋め込み酸化物層の膜厚増加法が、同時に表面の酸化を進行させ、シリコン活性層を薄くしてしまうことに対する対策法の発明が開示されている。これは、高温酸化処理に先立って、シリコン活性層の上にエピタキシャル成長、ポリシリコン成長あるいはアモルファスシリコン成長などにより、処理によって酸化するシリコン分を予め形成させておき、処理後に十分な厚さのシリコン活性層が残存するようにしたものである。   Patent Document 1 discloses an invention of a countermeasure against the method of increasing the thickness of the buried oxide layer by high-temperature oxidation treatment to simultaneously progress the surface oxidation and thin the silicon active layer. This is because, prior to the high-temperature oxidation treatment, a silicon component to be oxidized by the treatment is formed in advance on the silicon active layer by epitaxial growth, polysilicon growth or amorphous silicon growth, and the silicon active layer having a sufficient thickness after the treatment is formed. The layer remains.

また、SIMOX基板における埋め込み酸化物層の絶縁不良の原因として、用いるシリコンウェーハのGrown−in欠陥があるとして、特許文献2には、表面から埋め込み酸化物層が形成される深さまでの領域に直径換算で0.1μm以上のボイドまたはCOP(Crystal Originated Particle)が存在しないシリコン単結晶ウェーハを用いる方法の発明が提示されている。このボイドまたはCOP欠陥のない領域を有するウェーハは、0.4μm以上のエピタキシャル層の形成、不純物が5ppm以下の希ガス雰囲気中での1000〜1300℃意時間以上の加熱処理、あるいは引き上げ速度が0.8mm/min以下で育成した単結晶からの採取、により得ている。   Further, as a cause of the insulation failure of the buried oxide layer in the SIMOX substrate, there is a Grown-in defect of the silicon wafer to be used, and Patent Document 2 discloses a diameter in a region from the surface to the depth at which the buried oxide layer is formed. An invention of a method using a silicon single crystal wafer in which a void or COP (Crystal Originated Particle) of 0.1 μm or more in terms of conversion does not exist has been proposed. A wafer having an area free from voids or COP defects is formed with an epitaxial layer of 0.4 μm or more, a heat treatment of 1000 to 1300 ° C. or more in a rare gas atmosphere with impurities of 5 ppm or less, or a pulling rate of 0 It is obtained by sampling from a single crystal grown at 8 mm / min or less.

これは、主として通常用いられるシリコンウェーハを素材とし、十分な埋め込み酸化物層とより健全なシリコン活性層を有するSIMOX基板の製造に関するものであるが、素材となるウェーハを採取する単結晶の育成の段階から、特にSIMOX用として配慮されたものもある。   This is mainly related to the production of a SIMOX substrate which is made of a normally used silicon wafer and has a sufficient buried oxide layer and a more healthy silicon active layer. From the stage, there are some specially designed for SIMOX.

例えば、特許文献3に開示された発明は、窒素を1×1014〜1×1017atoms/cm3含有させた単結晶を用いる方法である。酸素イオンを注入後、1300℃以上の融点近い温度に加熱して埋め込み酸化物層を形成させ、さらに酸素分圧を上げて酸化物層の厚膜化をおこなうと、基板表面にサーマルピットと呼ばれる大きさ10μm程度の四角錐あるいは円錘状のくぼみが多数発生する。 For example, the invention disclosed in Patent Document 3 is a method using a single crystal containing nitrogen in an amount of 1 × 10 14 to 1 × 10 17 atoms / cm 3 . When oxygen ions are implanted and heated to a temperature close to the melting point of 1300 ° C. or higher to form a buried oxide layer, and the oxygen partial pressure is increased to increase the thickness of the oxide layer, it is called a thermal pit on the substrate surface. Many square pyramids or conical indentations with a size of about 10 μm are generated.

サーマルピットは埋め込み酸化物層上のシリコン単結晶の厚さを変化させるばかりでなく、しばしば埋め込み酸化物層をも貫通しSOI構造を破壊する。サーマルピットはSIMOX基板の適用拡大に対する一つの大きな問題であるが、窒素を添加すると、このサーマルピットの発生が抑制されるとしている。   Thermal pits not only change the thickness of the silicon single crystal on the buried oxide layer, but often penetrate the buried oxide layer and destroy the SOI structure. Thermal pits are one major problem for expanding the application of SIMOX substrates. However, the addition of nitrogen suppresses the generation of thermal pits.

近年のデバイスの高集積化、微細化の要求から、CZ法で育成された単結晶から得られるウェ−ハに対する品質向上が重要となり、COPや転位クラスターなどのGrown−in欠陥の存在しない無欠陥ウェーハの製造がおこなわれている。   Due to the recent demand for higher integration and miniaturization of devices, it is important to improve the quality of wafers obtained from single crystals grown by the CZ method, and there are no defects that do not have grown-in defects such as COPs and dislocation clusters. Wafers are being manufactured.

CZ法により、シリコン単結晶を育成する際、引き上げ速度が速ければCOPのようなシリコン原子が不足する空孔リッチの欠陥が生じやすく、引き上げ速度が遅ければシリコン原子が過剰な転位クラスター形の欠陥が発生しやすい。特許文献4に開示された発明技術の説明によれば、引き上げ速度をVmm/minとし、凝固直後の温度域における引き上げ軸方向の結晶内温度勾配をG℃/mmとすると、V/Gが特定の値の範囲ではCOP欠陥も転位クラスター欠陥も発生しない領域が現れ、その領域の中にいわゆるリング状のOSF(Oxygen Inducede Stacking Fault)が発生する部分が存在するという。   When a silicon single crystal is grown by the CZ method, if the pulling speed is high, a vacancy-rich defect such as COP that lacks silicon atoms tends to occur, and if the pulling speed is slow, the silicon atom has excessive dislocation cluster type defects. Is likely to occur. According to the explanation of the inventive technique disclosed in Patent Document 4, when the pulling rate is Vmm / min and the temperature gradient in the crystal in the pulling axis direction in the temperature range immediately after solidification is G ° C / mm, V / G is specified. In this value range, a region where neither a COP defect nor a dislocation cluster defect appears, and a portion where a so-called ring-shaped OSF (Oxygen Induced Stacking Fault) occurs exists in the region.

図1は、これらの欠陥の発生状況を模式的に説明する図である。この図は通常のCZ法で、引き上げ速度を連続的に変化させて育成した単結晶を、引き上げ軸に沿って縦断し、その断面においてCuデコレーションによるX線トポグラフ法にて微小欠陥の存在を観察し、その分布を示したものである。   FIG. 1 is a diagram schematically illustrating the occurrence of these defects. This figure shows a single crystal grown by continuously changing the pulling speed by the normal CZ method, and longitudinally cut along the pulling axis, and the presence of micro defects is observed in the cross section by X-ray topography using Cu decoration. The distribution is shown.

単結晶から採取されるウェーハの面は引き上げ軸に垂直なので、同図から分かるように、引き上げ速度の大きい場合の単結晶では、周辺にOSF発生領域があって中央部はCOP欠陥が主となるウェーハが得られ、引き上げ速度が小さい場合は全面が転位クラスター発生領域であるウェーハが得られる。COP発生領域と転位クラスター発生領域との間には、酸素析出促進領域、リング状OSF発生領域、酸素析出促進領域および酸素析出抑制領域等と示した領域が現れるが、これらはいずれもGrown−in欠陥の存在しない無欠陥領域である。   Since the surface of the wafer taken from the single crystal is perpendicular to the pulling axis, as can be seen from the figure, in the single crystal when the pulling speed is high, there is an OSF generation region in the periphery, and the COP defect is mainly in the center. When a wafer is obtained and the pulling speed is low, a wafer whose entire surface is a dislocation cluster generation region is obtained. Between the COP generation region and the dislocation cluster generation region, regions indicated as an oxygen precipitation promotion region, a ring-like OSF generation region, an oxygen precipitation promotion region, an oxygen precipitation suppression region, and the like appear, all of which are grown-in. This is a defect-free region where no defect exists.

転位クラスター欠陥は大きさが10μm程度と大きく、この欠陥上に集積回路が形成されると不良品になる。これに対しCOP欠陥は大きさが0.1〜0.2μm程度であり、ウェーハの熱処理によってある程度消滅させることが可能で、単結晶の引き上げ速度は速く生産性を向上させることができ、内部ゲッタリング作用を有する析出物を形成させることができる等の理由から、従来より通常のウェーハでは図1に示したA〜Bの速度範囲、すなわち中央部の大部分はCOPが生じやすく、リング状OSFが周辺あるいはウェーハ面には現れない領域となる引き上げ速度で製造されてきた。   The dislocation cluster defect is as large as about 10 μm, and if an integrated circuit is formed on this defect, it becomes a defective product. On the other hand, the COP defect has a size of about 0.1 to 0.2 μm and can be eliminated to some extent by heat treatment of the wafer. The single crystal pulling speed can be increased and the productivity can be improved. For the reason that precipitates having a ring action can be formed, COP is likely to occur in the speed range of A to B shown in FIG. However, it has been manufactured at a pulling speed that becomes a region that does not appear on the periphery or on the wafer surface.

前述の通り、無欠陥領域はV/Gが特定の範囲にあるときに出現する。通常の単結晶育成の場合、融液から引き上げられる単結晶は外周面から冷却されるので、内部よりも外周面近傍の方が垂直方向の温度勾配Gが大きくなる。このため、無欠陥領域は引き上げ速度Vの大きい時には外周面に近いところ、引き上げ速度の小さい時には中央部に現れる。   As described above, the defect-free region appears when V / G is in a specific range. In the case of normal single crystal growth, since the single crystal pulled from the melt is cooled from the outer peripheral surface, the temperature gradient G in the vertical direction is larger near the outer peripheral surface than inside. For this reason, the defect-free region appears close to the outer peripheral surface when the pulling speed V is high, and appears at the center when the pulling speed is low.

前記図1に見られるように、通常の単結晶引き上げ条件では、ウェーハの一部に無欠陥領域は出現させることはできるが、ウェーハの全面を無欠陥領域にすることはできない。これに対し、シリコン単結晶の融液からの育成引き上げの際、凝固直後の単結晶内部の引き上げ軸方向の温度勾配を、結晶中心部は大きく外周部は小さくなるように、炉内の結晶冷却部分(ホットゾーン)の構造を種々工夫した育成装置を使用することにより、前記図1に見られる無欠陥領域の、水平方向への拡大が種々検討されてきた。無欠陥領域が引き上げ軸に対し水平方向に拡大できれば、全面無欠陥領域のウェーハが採取できる単結晶が得られる。   As shown in FIG. 1, under normal single crystal pulling conditions, a defect-free region can appear in a part of the wafer, but the entire surface of the wafer cannot be made a defect-free region. In contrast, when the silicon single crystal is pulled from the melt, the temperature gradient in the pulling axis direction inside the single crystal immediately after solidification is reduced so that the crystal center is large and the outer periphery is small. Various studies have been made to expand the defect-free region in the horizontal direction shown in FIG. 1 in the horizontal direction by using a growth apparatus in which the structure of the portion (hot zone) is variously devised. If the defect-free region can be expanded in the horizontal direction with respect to the pulling axis, a single crystal can be obtained from which a wafer in the entire defect-free region can be collected.

例えば、特許文献5に開示された発明の方法をみると、融点から1370℃までの温度域で、単結晶の引き上げ軸方向の温度勾配が、中心部はGc、外周部はGeとするとき、Gcが2.8℃/mm以上で、かつGc/Geを1以上、すなわち1.2〜1.5程度として引き上げ育成をおこなう。このような引き上げ中の結晶内温度分布は、引き上げ直後の単結晶の周辺に配置した熱遮蔽体、冷却体、あるいはるつぼ内壁面または融液表面からの輻射の利用により制御する。   For example, looking at the method of the invention disclosed in Patent Document 5, in the temperature range from the melting point to 1370 ° C., the temperature gradient in the pulling axis direction of the single crystal is Gc at the center and Ge at the outer periphery. Gc is 2.8 ° C./mm or more and Gc / Ge is 1 or more, that is, about 1.2 to 1.5. The temperature distribution in the crystal during the pulling is controlled by using radiation from the heat shield, cooling body, crucible inner wall surface or melt surface arranged around the single crystal immediately after the pulling.

その結果、前記図1と同様な方法にて調査した欠陥分布の引き上げ速度による変化は、一例として図2に示すようになる。このような欠陥分布の得られるホットゾーン構造の育成装置を用いて単結晶内の温度分布を制御し、E〜Fの速度範囲にて育成をおこなうことにより、全長にわたって無欠陥領域の単結晶が得られ、全面が無欠陥のウェーハを得ることができる。   As a result, the change in the defect distribution due to the pulling rate investigated by the same method as in FIG. 1 is as shown in FIG. By controlling the temperature distribution in the single crystal using a hot zone structure growth apparatus capable of obtaining such a defect distribution and performing growth in the speed range of E to F, a single crystal in a defect-free region can be obtained over the entire length. As a result, a wafer having no defects on the entire surface can be obtained.

特開2000−294513号公報JP 2000-294513 A 特開2000−68489号公報JP 2000-68489 A 特開平10−64837号公報Japanese Patent Laid-Open No. 10-64837 特開平8−330316号公報JP-A-8-330316 特開2002−187794号公報JP 2002-187794 A

前述の通り、SIMOX基板は、貼り合わせ法によるSOI基板に比較して、工程が簡単でより低コストで製造できる利点がある。しかし、素子を形成させるシリコン活性層の品質に関しては、絶縁酸化膜埋め込みの酸素イオン注入のために損傷を受けやすく、貼り合わせSOI基板より劣る傾向がある。   As described above, the SIMOX substrate has an advantage that the process is simpler and can be manufactured at a lower cost than the SOI substrate by the bonding method. However, the quality of the silicon active layer for forming the element tends to be damaged due to oxygen ion implantation embedded in the insulating oxide film, and tends to be inferior to the bonded SOI substrate.

そこで、シリコン活性層の品質をより向上させるために、イオン注入条件の改良、種々の熱処理の適用あるいは素材単結晶の改良等がおこなわれてきたが、必ずしも十分なものは得られていない。また、エピタキシャル層を形成させることも提案されており、それによって良好な活性層を得ることができるが、SIMOX基板の特徴である工程が簡単で低コストにて製造できる利点が無くなってしまう。   Therefore, in order to further improve the quality of the silicon active layer, improvement of ion implantation conditions, application of various heat treatments, improvement of material single crystals, and the like have been performed, but sufficient ones have not been obtained. It has also been proposed to form an epitaxial layer, whereby a good active layer can be obtained, but the advantage that the process characteristic of the SIMOX substrate is simple and can be manufactured at low cost is lost.

本発明は、上記SIMOX法の利点を生かし、より健全なシリコン活性層の形成された、特にシリコン層表面に発生し大きな問題となるピット状欠陥発生のきわめて少ないSIMOX基板、および内部に十分なゲッタリングサイトとなるBMD(Bulk Micro Defect)を有するSIMOX基板とその製造方法を提供することを目的としている。   The present invention takes advantage of the above-described SIMOX method to form a more healthy silicon active layer, in particular, a SIMOX substrate having a very small number of pit-like defects occurring on the surface of the silicon layer and causing a significant problem, and a sufficient getter inside. An object of the present invention is to provide a SIMOX substrate having a BMD (Bulk Micro Defect) serving as a ring site and a method for manufacturing the same.

本発明の要旨は次のとおりである。
(1)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、前記OSFまたはGrown−in欠陥に起因する表面シリコン活性層に生じる欠陥を低減させたことを特徴とするSIMOX基板である。
(2)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、Cuデコレーション法による評価でGrown−in欠陥として検出され、かつ選択エッチングによるフローパターン評価としては検出されないウェーハを基板として用いることを特徴とするSIMOX基板である。
The gist of the present invention is as follows.
(1) An SOI substrate in which a wafer obtained from a silicon single crystal manufactured by the CZ method is formed by SIMOX, where the OSF ring generation position is located on the outer periphery of the crystal, and the OSF ring generation position exists from the center to the outer periphery. The SIMOX substrate is characterized in that the defect is generated in the surface silicon active layer due to the OSF or the Grown-in defect, which is composed of a region where the OSF ring disappears.
(2) An SOI substrate in which a wafer obtained from a silicon single crystal manufactured by the CZ method is formed by SIMOX, where the OSF ring generation position is in the outer periphery of the crystal, and the OSF ring generation position exists from the center to the outer periphery. SIMOX substrate characterized by using as a substrate a wafer that comprises a region that disappears or an OSF ring disappears, and that is detected as a grown-in defect by evaluation by a Cu decoration method and that is not detected as a flow pattern evaluation by selective etching It is.

このSIMOX基板において、そのGrown−in欠陥の最大サイズは、例えばOPP装置を用いて0.09μm以下とするのが望ましい。一方、Grown−in欠陥の密度は、SIMOX後の表面欠陥に影響を及ぼすことがないので特に限定する必要がない。
(3)初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上であるウェーハを用いることを特徴とする上記(1)または(2)のSIMOX基板である。
(4)基板内部にゲッタリングサイトとなる酸素析出物を形成させたことを特徴とする上記(1)〜(3)いずれかのSIMOX基板である。
(5)300〜550℃に加熱したウェーハに1回または複数回に分けて酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることにより、SOI層内のOSFやGrown−in欠陥を消滅させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(6)300〜550℃に加熱して酸素イオンを注入したウェーハに、さらに室温から300℃の温度として酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(7)酸素イオンを注入して内部に絶縁酸化膜を形成させる処理をおこなった後、さらに400〜900℃での加熱処理および900〜1250℃での加熱処理を施すことを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
In this SIMOX substrate, the maximum size of the grown-in defect is desirably 0.09 μm or less using, for example, an OPP apparatus. On the other hand, the density of the grown-in defects does not need to be particularly limited because it does not affect the surface defects after SIMOX.
(3) The SIMOX substrate according to (1) or (2) above, wherein a wafer having an initial oxygen concentration of 6.5 × 10 17 atoms / cm 3 (old ASTM) or more is used.
(4) The SIMOX substrate according to any one of (1) to (3), wherein an oxygen precipitate serving as a gettering site is formed inside the substrate.
(5) Oxygen ions are implanted into the wafer heated to 300 to 550 ° C. once or plural times, and then heated to 1300 ° C. or more to form an insulating oxide film therein, thereby forming the inside of the SOI layer. The method of manufacturing a SIMOX substrate according to any one of (1) to (4) above, wherein OSF and Grown-in defects are eliminated.
(6) Oxygen ions are implanted into a wafer heated to 300 to 550 ° C. and implanted with oxygen ions at a temperature of room temperature to 300 ° C., and then heated to 1300 ° C. or higher to form an insulating oxide film therein. This is a method for manufacturing a SIMOX substrate according to any one of (1) to (4) above.
(7) The above process, wherein oxygen ions are implanted to form an insulating oxide film therein, and then a heat treatment at 400 to 900 ° C. and a heat treatment at 900 to 1250 ° C. are performed. This is a method for manufacturing a SIMOX substrate according to any one of 1) to (4).

本発明のSIMOX基板は、表面のシリコン活性層に生じるピット等の欠陥が、貼り合わせSOI基板、あるいは表面にエピタキシャル層を形成させたSIMOX基板と同程度に少なく、内部にゲッタリング作用を有する十分なBMDを有している。その上、製造工程または製造コストは通常のSIMOXと大きくは変わらず、今後ますます高性能化を要望される半導体基板として効果的に利用できる。   In the SIMOX substrate of the present invention, defects such as pits generated in the silicon active layer on the surface are as low as those of the bonded SOI substrate or the SIMOX substrate having an epitaxial layer formed on the surface, and have sufficient gettering action inside. Have a good BMD. In addition, the manufacturing process or manufacturing cost is not significantly different from that of normal SIMOX, and can be effectively used as a semiconductor substrate that is required to have higher performance in the future.

本発明者はSIMOX法によるSOI基板の製造において、埋め込み酸化物層上部のシリコン活性層の欠陥を少なくしその品質を向上させる方法について種々検討を行った。   The present inventor has made various studies on methods for reducing defects in the silicon active layer above the buried oxide layer and improving its quality in manufacturing an SOI substrate by the SIMOX method.

SIMOX法による基板のシリコン活性層には、イオン通過のためと考えられる損傷や、埋め込み酸化層の膜厚増加酸化処理の表面酸化膜除去後の表面に、大きいものでは10μmにもなる埋め込み酸化物層にまで達するサーマルピットと呼ばれる角錘または円錐状のくぼみが、数十〜数百個発生する。   In the silicon active layer of the substrate by the SIMOX method, damage that may be caused by the passage of ions, or the surface after removal of the surface oxide film in the oxidation process for increasing the thickness of the buried oxide layer, a buried oxide that can be as large as 10 μm Dozens to hundreds of pyramids or conical depressions called thermal pits reaching the layer are generated.

サーマルピットについては、前述の特許文献3に記載の窒素を含有させたウェーハを用いても、ピットの大きさを低減する効果はあるが、その数を減少させるには至らないようであった。SOI基板のシリコン活性層の厚さは、回路の微少化によりさらに薄くなる傾向にあり、このような欠陥の大きさばかりでなく、その数を十分低減させる必要がある。   Regarding the thermal pits, using the wafer containing nitrogen described in Patent Document 3 described above has an effect of reducing the size of the pits, but does not seem to reduce the number of the pits. The thickness of the silicon active layer of the SOI substrate tends to become thinner due to the miniaturization of the circuit, and it is necessary to sufficiently reduce the number of such defects as well as the size of such defects.

サーマルピットの発生位置を調べていくと、用いた基板に生じていたCOP欠陥の発生位置と多くの場合一致している。しかし、COP欠陥の大きさが小さい場合には、サーマルピットは発生せず欠陥は消滅していた。このことは、埋め込み酸化物層形成の熱処理の際、欠陥が小さければ消滅させることができると推定された。   When the occurrence position of the thermal pit is examined, it often coincides with the occurrence position of the COP defect generated on the used substrate. However, when the size of the COP defect was small, no thermal pit was generated and the defect disappeared. It was estimated that this could be eliminated if the defects were small during the heat treatment for forming the buried oxide layer.

無欠陥ウェーハ製造のため、ホットゾーンを改良した育成装置を用い、引き上げ速度を連続的に低下させて単結晶を育成した場合の、引き上げ軸に平行な断面で見たGrown−in欠陥の分布は、例えば、前述の図2のようになる。   Grown-in defect distribution in a cross-section parallel to the pulling axis when a single crystal is grown by continuously reducing the pulling rate using a growing device with an improved hot zone for defect-free wafer production. For example, as shown in FIG.

このような育成装置にて、引き上げ速度を前記図2のE〜Fの間に設定して育成をおこなえば、いわゆる無欠陥ウェーハを採取できる単結晶が得られる。これより引き上げ速度を低下させて転位クラスター発生領域にまで至ると、大きな転位クラスター欠陥が発生し実用に供し得るウェーハは得られない。一方、引き上げ速度をEより速くすると、リング状OSFの発生する領域がウェーハ内に入り込んでくるようになり、さらに速くすると、リング状OSFの発生領域はウェーハの外周部に移行し、中央部はCOP欠陥の発生しやすい領域になる。   With such a growth apparatus, a single crystal capable of collecting a so-called defect-free wafer can be obtained by performing the growth with the pulling speed set between E to F in FIG. If the pulling rate is reduced to reach the dislocation cluster generation region, a large dislocation cluster defect occurs and a wafer that can be used practically cannot be obtained. On the other hand, when the pulling speed is faster than E, the region where the ring-shaped OSF is generated enters the wafer, and when it is further increased, the region where the ring-shaped OSF is generated moves to the outer peripheral portion of the wafer, and the central portion is This is a region where COP defects are likely to occur.

このため、無欠陥ウェーハの製造には、通常、単結晶全体が無欠陥となるようにE〜Fの引き上げ速度が選ばれる。しかしながら、この育成装置により育成をおこなうと、リング状OSFが入り込んだ場合やリング状OSFがウェーハ外周に移行した場合でも、全面にわたってCOP欠陥が小さくしかも少ないウェーハの得られる単結晶になる。   For this reason, for the production of defect-free wafers, the pulling speeds E to F are usually selected so that the entire single crystal is defect-free. However, when the growth is performed by this growth apparatus, even when the ring-shaped OSF enters or the ring-shaped OSF moves to the outer periphery of the wafer, a single crystal can be obtained in which a COP defect is small over the entire surface and the number of wafers is small.

そこで、COP欠陥の大きさに着目し、前記図2に示された種々の速度で引き上げた単結晶によるウェーハを用いて、酸素イオンを注入し、酸化物形成処理および酸化物層厚膜化処理をおこなってSIMOX基板を作製し、表面のシリコン活性層の欠陥を調査した。   Therefore, paying attention to the size of the COP defect, oxygen ions are implanted by using single crystal wafers pulled up at various speeds as shown in FIG. 2, and oxide formation treatment and oxide layer thickening treatment are performed. Then, a SIMOX substrate was fabricated, and defects in the silicon active layer on the surface were investigated.

その結果、OSFリングがウェーハ内部に現れる、前記図2のD〜E領域である場合でも、OSFリングが外周近傍にあり中央部にCOP欠陥が現れるC〜D領域となる場合でも、COP欠陥の大きさが小さければ、欠陥の少ない良好なシリコン活性層を有するSIMIOX基板の得られることを見いだしたのである。   As a result, even if the OSF ring is in the region D to E in FIG. 2 where the OSF ring appears inside the wafer, even if the OSF ring is in the C to D region where the COP defect appears near the outer periphery and in the center, It has been found that if the size is small, a SIMIOX substrate having a good silicon active layer with few defects can be obtained.

このような知見に基づき、さらに限界条件を明らかにして、本発明を完成させることができた。   Based on such knowledge, the limit conditions were further clarified, and the present invention could be completed.

すなわち、本発明のSIMOX基板は、育成条件により無欠陥領域を拡大させたCZ法によるシリコン単結晶から採取し、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域で、かつCOPなどGrown−in欠陥の最大の欠陥サイズが0.09μm以下であるウェーハを基板として用いるものとする。   That is, the SIMOX substrate of the present invention is sampled from a silicon single crystal by the CZ method in which the defect-free region is enlarged by the growth conditions, and the OSF ring generation position is in the outer periphery of the crystal, and the OSF ring generation position extends from the center to the outer periphery. A wafer having an existing region or a region where the OSF ring disappears and the maximum defect size of a grown-in defect such as COP is 0.09 μm or less is used as a substrate.

SIMOX基板としての、イオン注入、酸化物層形成処理および酸化物層厚膜化処理は、通常採用されているものでよい。さらに、この注入後ウェーハ温度を200℃以下の低温とし、ドーズ量を減らしたイオン注入を追加すれば、酸化膜の健全性の増加の効果も得られる。   The ion implantation, oxide layer forming treatment, and oxide layer thickening treatment as the SIMOX substrate may be those usually employed. Furthermore, if the post-implantation wafer temperature is set to a low temperature of 200 ° C. or less and ion implantation with a reduced dose is added, the effect of increasing the soundness of the oxide film can be obtained.

注入酸素イオンの酸化物形成は、例えば1.0%以下の酸素を含む希ガス雰囲気中で1300℃以上に加熱しておこない、酸化物層の厚膜化処理は10%を超える酸素を含む希ガス雰囲気中加熱にておこなえばよい。   Oxide formation of implanted oxygen ions is performed, for example, by heating to 1300 ° C. or higher in a rare gas atmosphere containing 1.0% or less of oxygen, and the oxide layer thickening treatment is performed with a rare gas containing oxygen exceeding 10%. What is necessary is just to perform by heating in a gas atmosphere.

本発明のSIMOX基板では、基板に用いるウェーハはホットゾーンを改良して無欠陥領域を拡大させた育成装置による単結晶から採取する。無欠陥ウェーハ作製用にホットゾーンを改良した育成装置による単結晶は、前記図1と図2との比較から分かるように、それから採取したウェーハの面内欠陥分布の均一性がすぐれている。さらに、リング状OSFに近接した部分では、COPなどのGrown−in欠陥が小さくその数が少ない。   In the SIMOX substrate of the present invention, the wafer used for the substrate is collected from a single crystal by a growth apparatus in which the hot zone is improved and the defect-free region is expanded. As can be seen from the comparison between FIG. 1 and FIG. 2, the single crystal produced by the growth apparatus having an improved hot zone for producing defect-free wafers has excellent uniformity of the in-plane defect distribution of the wafer taken therefrom. Further, in the portion close to the ring-shaped OSF, the grown-in defects such as COP are small and the number thereof is small.

このような単結晶において、基板に用いるウェーハはGrown−in欠陥の大きさが、最大のものでも0.09μm以下である。ここで、Grown−in欠陥とは、Cuデコレーション法により検出されるものであり、選択エッチングによるフローパターン欠陥は含まないものである。   In such a single crystal, the wafer used for the substrate has a Grown-in defect size of 0.09 μm or less even at the maximum. Here, the Grown-in defect is detected by a Cu decoration method and does not include a flow pattern defect caused by selective etching.

基板のウェーハに存在する最大欠陥の大きさを0.09μm以下とするのは、0.09μmを超える欠陥は、イオン注入後の1300℃を超える加熱処理で消滅せず、サーマルピットの原因になるからである。また、Grown−in欠陥は、酸素イオン注入により損傷を受けると考えられるが、小さくなければ高温加熱処理で消滅するようである。   The size of the maximum defect existing in the wafer of the substrate is set to 0.09 μm or less. A defect exceeding 0.09 μm does not disappear by heat treatment exceeding 1300 ° C. after ion implantation, and causes thermal pits. Because. Further, the grown-in defect is considered to be damaged by oxygen ion implantation, but if it is not small, it seems to disappear by high-temperature heat treatment.

なお、欠陥は小さいほど消滅しやすく、最大欠陥の大きさも好ましくは0.05μm以下、さらに好ましくは0.03ミクロンである。   The smaller the defect is, the easier it is to disappear, and the maximum defect size is preferably 0.05 μm or less, more preferably 0.03 micron.

最大欠陥の大きさが0.09μm以下である領域は、ホットゾーンが同じであるとすれば、その引き上げ速度範囲は前記図2のCからFまでの間である。その間には、C〜DのOSFリング発生位置が結晶の外周近傍になる領域、D〜EのOSFリング発生位置が中心から外周にわたって存在する領域、またはE〜FのOSFリングが消滅した領域がある。   In the region where the maximum defect size is 0.09 μm or less, if the hot zone is the same, the pulling speed range is between C and F in FIG. In the meantime, there are a region where the OSF ring generation positions of C to D are near the outer periphery of the crystal, a region where the OSF ring generation positions of D to E exist from the center to the outer periphery, or a region where the OSF rings of E to F disappear. is there.

無欠陥ウェーハの製造では、通常、前記図2の単結晶製造条件において、E〜Fの領域が用いられ、D〜EあるいはC〜Dの領域条件の単結晶は使用されない。これは、COP欠陥やOSFによる悪影響を極力回避するためである。しかしながら、実際の製造作業において、引き上げ中の単結晶を部分的にE〜F領域にすることはできても、全長にわたって実現させる育成条件の制御はきわめて厳しく、単結晶の口径が大きくなるほど十分な制御は困難になってくる。このため、無欠陥ウェーハの良品歩留まりは高くなく、コスト上昇の原因になっている。   In the manufacture of defect-free wafers, the E to F region is usually used in the single crystal manufacturing conditions of FIG. 2, and the single crystal having the D to E or C to D region conditions is not used. This is to avoid the adverse effects of COP defects and OSF as much as possible. However, in actual manufacturing operations, even if the single crystal being pulled can be partially made into the E to F region, the control of the growth conditions to be realized over the entire length is extremely strict, and the single crystal has a sufficiently large diameter. Control becomes difficult. For this reason, the yield of non-defective wafers is not high, which causes an increase in cost.

ところが、SIMOX基板として、この無欠陥ウェーハ製造の手法による単結晶を用いた場合、無欠陥ウェーハとしては、不良品であるD〜EあるいはC〜Dの領域条件となった単結晶のウェーハも、良好なベース用基板となることがわかった。   However, when a single crystal produced by this defect-free wafer manufacturing method is used as the SIMOX substrate, the defect-free wafer may be a single-crystal wafer that has a defective condition of D to E or CD. It turns out that it becomes a good base substrate.

すなわち、基板としては、E〜Fの無欠陥領域ばかりでなくC〜Eの領域で作られたウェーハでも、良好なシリコン活性層を有するSIMOX基板が得られるのである。   That is, as a substrate, a SIMOX substrate having a good silicon active layer can be obtained even with a wafer made of not only defect-free regions E to F but also regions C to E.

これは、酸素イオン注入後にはイオン注入された領域で単結晶が崩れているが、シリコン基板表面および極近傍のみが単結晶部が残っており、高温加熱処理で再結晶化することにより、活性層が単結晶に変化するのにともない、イオン注入で損傷を受けたGrown−in欠陥も同時に結晶化したためと思われた。   This is because the single crystal is broken in the ion-implanted region after oxygen ion implantation, but the single crystal portion remains only on the surface of the silicon substrate and in the very vicinity, and it is activated by recrystallization by high-temperature heat treatment. It was thought that the grown-in defects that were damaged by the ion implantation also crystallized at the same time as the layer changed to a single crystal.

そこで欠陥検査装置(Magics)を用い、欠陥の大きさと酸素イオン注入の有無について、高温酸化処理前後の欠陥分布を調査した結果、酸素イオン注入のない場合、欠陥の大きさが小さくても高温酸化処理後消失せずに残る場合が多いが、酸素イオンを注入すると、イオンが通過した部分においては、欠陥の大きさが小さければ消滅することがわかった。   Therefore, as a result of investigating the defect distribution before and after the high-temperature oxidation treatment with respect to the size of the defect and the presence / absence of oxygen ion implantation using a defect inspection apparatus (Magics) In many cases, it remains without disappearing after the treatment, but when oxygen ions are implanted, it is found that the portion where the ions have passed disappears if the size of the defect is small.

これは、低温の酸素イオン注入は、イオンの通過跡に多結晶化やアモルファス化の影響を残し、当然にGrown−in欠陥も損傷を受けるが、融点近くまで加熱されるとこれら多結晶化ややアモルファス化した部分は、再結晶が促進される効果があり、そのために欠陥が消滅したものと思われる。また、OSF発生領域では、このような高温加熱により、OSF核が縮小し消滅する。   This is because low-temperature oxygen ion implantation leaves the influence of polycrystallization or amorphization in the passage of ions and naturally damages the grown-in defects. The amorphous part has the effect of promoting recrystallization, and it is thought that the defect disappeared. In the OSF generation region, OSF nuclei shrink and disappear due to such high temperature heating.

このように、従来、無欠陥ウェーハの製造においては使用されない、リング状OSFの発生領域が中央部からウェーハの周辺よりかなり中へ入った位置に現れる前記図2のD〜E領域や、COP発生領域がウェーハ中央部に現れるC〜D領域まで、良好なSIMOX基板になし得ることは、基板のウェーハを採取する単結晶の育成条件が緩和され、歩留まりが大きく向上することによって製造コストが大幅に低下する結果となる。   As described above, the D-E region in FIG. 2 and the COP generation, which are not conventionally used in the manufacture of defect-free wafers, appear in a position where the generation region of the ring-shaped OSF is considerably inserted from the center to the periphery of the wafer. The fact that the region can be a good SIMOX substrate up to the C to D region appearing in the center of the wafer means that the growth conditions of the single crystal for collecting the substrate wafer are relaxed and the yield is greatly improved, resulting in a significant increase in manufacturing cost. Results in a decline.

前記図2に示したC〜Fの速度範囲は、育成する単結晶の口径や用いるホットゾーンの構造により異なるので、単結晶の口径と育成装置により引き上げ速度を変化させた単結晶の育成をおこない、引き上げ速度範囲を確認する必要がある。用いる装置にて確認されたC〜Fの速度範囲は、育成チャンスが異なっても概ね同じである。   The speed range of C to F shown in FIG. 2 varies depending on the diameter of the single crystal to be grown and the structure of the hot zone to be used. Therefore, the single crystal is grown by changing the pulling speed by the diameter of the single crystal and the growth apparatus. It is necessary to check the pulling speed range. The speed range of C to F confirmed by the apparatus to be used is substantially the same even if the growth chances are different.

また、ホットゾーンを改良した無欠陥単結晶の育成装置にて、COP欠陥の大きさの縮小や、無欠陥領域の拡大等の目的で、水素含有雰囲気下での単結晶育成、融液への窒素ドープ、あるいはホットゾーンに水冷構造を組み込む、等の方法が提案されているが、いずれの方法においても、最大のGrown−in欠陥の大きさが0.09μm以下である、無欠陥領域およびそれに隣接した領域で育成されたウェーハであれば、本発明の効果を発揮させることができる。   In addition, a defect-free single crystal growth device with an improved hot zone is used to reduce the size of COP defects and expand the defect-free region. Methods such as nitrogen doping or incorporating a water-cooled structure in the hot zone have been proposed, but in any method, the maximum Grown-in defect size is 0.09 μm or less, a defect-free region, and If the wafer is grown in an adjacent region, the effects of the present invention can be exhibited.

次に、シリコン活性層の重金属汚染を排除する目的で、SIMOX基板内部にイントリンシック・ゲッタリング・サイトを確保したい場合には、基板ウェーハの酸素濃度を6.5×1017atoms/cm3(old ASTM)以上とするのがよい。 Next, when it is desired to secure an intrinsic gettering site in the SIMOX substrate for the purpose of eliminating heavy metal contamination of the silicon active layer, the oxygen concentration of the substrate wafer is set to 6.5 × 10 17 atoms / cm 3 ( old ASTM) or higher.

ウェーハ中の酸素は、BMD(Bulk Micro Defect)として析出させれば、ゲッタリング・サイトになる。その酸素濃度を6.5×1017atoms/cm3(old ASTM)以上とするのは、ウェーハ基板の強度を確保し、かつ十分なBMDを形成させるためである。上限は特には限定しないが、健全なウェーハであるためには自ずから限定される。 If oxygen in the wafer is deposited as BMD (Bulk Micro Defect), it becomes a gettering site. The reason why the oxygen concentration is set to 6.5 × 10 17 atoms / cm 3 (old ASTM) or more is to ensure the strength of the wafer substrate and to form a sufficient BMD. The upper limit is not particularly limited, but is naturally limited in order to be a healthy wafer.

ウェーハ基板の酸素濃度が低くてもよいのは、酸素イオンを注入して酸化物層を形成させてから、高酸素雰囲気での高温加熱処理により酸化物層の厚膜化処理をおこなうからである。この高温酸化により、酸素の内方拡散が進行するが、その際に基板内部の酸素濃度が高くなる。   The oxygen concentration of the wafer substrate may be low because oxygen oxide is implanted to form an oxide layer, and then the oxide layer is thickened by high-temperature heat treatment in a high oxygen atmosphere. . Due to this high-temperature oxidation, inward diffusion of oxygen proceeds, but at that time, the oxygen concentration inside the substrate increases.

図3は、高酸素雰囲気での高温加熱処理による酸素濃度増加の例を示す図である。これは、熱処理前のウェーハ中の酸素濃度を測定しておき、これを大気圧の酸素40%を含むアルゴン雰囲気中で、1320℃、10時間の加熱をおこなった後、表面の酸化膜を除去してウェーハ表面近くのシリコン中の酸素濃度の増加分を調べた結果である。シリコン中の酸素濃度はFT−IR(赤外線透過法)により求めている。   FIG. 3 is a diagram illustrating an example of an increase in oxygen concentration by high-temperature heat treatment in a high oxygen atmosphere. This is done by measuring the oxygen concentration in the wafer before heat treatment, heating it at 1320 ° C. for 10 hours in an argon atmosphere containing 40% oxygen at atmospheric pressure, and then removing the oxide film on the surface. This is the result of investigating the increase in oxygen concentration in the silicon near the wafer surface. The oxygen concentration in silicon is determined by FT-IR (infrared ray transmission method).

図3から明らかなように、基板のウェーハ中の酸素濃度は低いほど厚膜化処理における酸素増加量は大きく、基板ウェーハ中の酸素濃度が低くても、酸素析出物形成に十分な酸素濃度に達する。   As is clear from FIG. 3, the lower the oxygen concentration in the wafer of the substrate, the greater the amount of oxygen increase in the thickening process. Even if the oxygen concentration in the substrate wafer is low, the oxygen concentration is sufficient to form oxygen precipitates. Reach.

ゲッタリングサイトになるBMDの析出処理は、酸素イオン注入後、上記の酸化物層形成処理をおこなった基板にておこなえばよい。例えば、400〜900℃にて4〜48時間加熱し、次いで900〜1250℃にて1〜48時間加熱する。雰囲気は、窒素、酸素、希ガス、あるいはこれらの混合ガスを用いればよい。   The BMD precipitation treatment to be a gettering site may be performed on the substrate on which the oxide layer formation treatment has been performed after oxygen ion implantation. For example, it heats at 400-900 degreeC for 4-48 hours, and then heats at 900-1250 degreeC for 1-48 hours. As the atmosphere, nitrogen, oxygen, a rare gas, or a mixed gas thereof may be used.

なお、酸素析出物のサイズは200nm以下、望ましくは150nm以下、さらに望ましくは100nm以下にするのがよい。すなわち、最近のデバイスプロセスでは急速加熱処理(RTP)が主流になり、この熱処理時にSIMOX基板内に極めて大きな熱応力が発生することから、酸素析出物から転位を発生させる恐れがある。このため、酸素析出物のサイズを限定するのが望ましく、発明者らの実験では約5MPa相当の熱応力を基板に付加させると、約200nmの酸素析出物サイズから転位が発生することを確認している。   Note that the size of the oxygen precipitate is 200 nm or less, desirably 150 nm or less, and more desirably 100 nm or less. That is, in recent device processes, rapid thermal processing (RTP) has become the mainstream, and extremely large thermal stress is generated in the SIMOX substrate during this heat treatment, which may cause dislocations from oxygen precipitates. For this reason, it is desirable to limit the size of the oxygen precipitates. In the experiments conducted by the inventors, it was confirmed that when thermal stress equivalent to about 5 MPa is applied to the substrate, dislocations are generated from the oxygen precipitate size of about 200 nm. ing.

始めの400〜900℃の加熱は、酸素析出核形成のためのもので、400℃未満の温度では、酸素の拡散が遅く核の形成が不十分、900℃を超える温度では溶解度が増すためいずれも十分な核が形成されないおそれがある。次の900〜1250℃の加熱は、形成された核を成長させ大きくするためのもので、900未満では成長速度が遅く、1250℃を超えると酸素が再固溶し、いずれも十分なBMDが形成できない。   The first heating at 400 to 900 ° C. is for the formation of oxygen precipitation nuclei. At temperatures below 400 ° C., the diffusion of oxygen is slow and nucleation is insufficient, and at temperatures above 900 ° C., the solubility increases. However, sufficient nuclei may not be formed. The next heating at 900 to 1250 ° C. is for growing and enlarging the formed nuclei. If it is less than 900, the growth rate is slow, and if it exceeds 1250 ° C., oxygen re-dissolves, and both have sufficient BMD. It cannot be formed.

なお、酸素析出物の核を効果的に得る方法として、単結晶の育成時に炭素をドープしてもよい。   As a method for effectively obtaining the nuclei of oxygen precipitates, carbon may be doped during the growth of a single crystal.

〔実施例1〕
比較例として、通常のCZ法で得られた単結晶による口径200mmのウェーハ、そのウェーハ表面上に厚さ5μmのシリコンエピタキシャル膜を成長させたウェーハ、および本発明例として、無欠陥ウェーハが得られるようにホットゾーンを改良した育成装置により得られた単結晶から採取したウェーハを用意し、SIMOX基板を作製した。
[Example 1]
As a comparative example, a wafer having a diameter of 200 mm by a single crystal obtained by a normal CZ method, a wafer having a 5 μm thick silicon epitaxial film grown on the wafer surface, and a defect-free wafer are obtained as an example of the present invention. Thus, a wafer collected from a single crystal obtained by a growth apparatus having an improved hot zone was prepared, and a SIMOX substrate was produced.

SIMOX基板の作製条件は、まず基板ウェーハの加熱温度を400℃とし、加速エネルギー140keV、ドーズ量4.0×1017/cm2の酸素イオンを注入した。次いでウェーハの温度を室温まで下げ、同じ加速エネルギーにて2桁少ないドーズ量の酸素イオン注入をおこなった。 The manufacturing conditions of the SIMOX substrate were as follows. First, the substrate wafer was heated to 400 ° C., and oxygen ions with an acceleration energy of 140 keV and a dose of 4.0 × 10 17 / cm 2 were implanted. Next, the temperature of the wafer was lowered to room temperature, and oxygen ions were implanted at a dose of two orders of magnitude with the same acceleration energy.

イオン注入後、700℃で炉内に装入し、1320℃まで昇温させた後、1%酸素残部アルゴンの大気圧雰囲気下で5時間保持した。次いで酸素を40%とし10時間保持してから、冷却して炉から取り出した。   After the ion implantation, the furnace was charged in a furnace at 700 ° C., heated to 1320 ° C., and held for 5 hours in an atmospheric pressure atmosphere of 1% oxygen remaining argon. Next, oxygen was kept at 40% and held for 10 hours, and then cooled and taken out from the furnace.

表1に用いた基板のウェーハの状況を示す。比較に用いた試番1および2は、通常のCZ法による単結晶から得られたウェーハを用いており、最小のCOP欠陥のサイズは0.12μmで、欠陥密度は1.0×105個/cm2を超えていた。この試番1の場合、表面の酸化膜除去後のSIMOX基板表面のピット欠陥を光学顕微鏡で調べると、1個/cm2を超えていた。また同じウェーハを用い、表面にシリコンエピタキシャル膜を形成させた試番2のSIMOX基板では、ピット欠陥は0.1個/cm2を下回っていた。 Table 1 shows the state of the wafer of the substrate used. Test Nos. 1 and 2 used for comparison use a wafer obtained from a normal single crystal by the CZ method. The minimum COP defect size is 0.12 μm and the defect density is 1.0 × 10 5. / Cm 2 was exceeded. In this Run No. 1, examining the pit defects SIMOX substrate surface after the oxide film removing surface with an optical microscope, it was greater than 1 / cm 2. In the SIMOX substrate No. 2 in which the same wafer was used and a silicon epitaxial film was formed on the surface, the number of pit defects was less than 0.1 / cm 2 .

Figure 2007067321
Figure 2007067321

試番3〜6は、無欠陥ウェーハを得るための育成装置を用いて製造した単結晶から採取したウェーハによるものであり、試番3は前記図2のCより上部の領域、試番4は同様にC〜Dの領域、試番5はD〜Eの領域、試番6はE〜Fの領域条件にて育成した単結晶によるウェーハである。   Trial numbers 3 to 6 are based on wafers collected from a single crystal manufactured using a growth apparatus for obtaining defect-free wafers. Trial number 3 is the region above C in FIG. Similarly, regions C to D, trial number 5 is a region from D to E, and trial number 6 is a wafer made of a single crystal grown under the region conditions E to F.

試番3のCOP欠陥の最大サイズは0.11μmであり、それ以外の領域では0.09μm以下であった。これらのウェーハより作製したSIMOX基板のピット欠陥は、試番3は1個/cm2以上であったが、試番4〜6はいずれも0.1個/cm2を下回っていた。 The maximum size of the COP defect in trial number 3 was 0.11 μm, and in other regions, it was 0.09 μm or less. The number of pit defects in the SIMOX substrate produced from these wafers was 1 / cm 2 or more in trial number 3, but all of trial numbers 4 to 6 were less than 0.1 / cm 2 .

試番7〜10は、試番3〜6と同じ育成装置にて、装置内雰囲気に水素を6%添加して引き上げを行ったものである。同じ条件で育成を行った結果、前記図2のCより上部の領域でもCOP欠陥の最大サイズが0.09μm以下になっていた。これらウェーハについて、同じイオン注入を2回行ってSIMOX基板にしたが、ピット欠陥は、いずれも0.1個/cm2を下回っていた。 Trials Nos. 7 to 10 were obtained by adding 6% hydrogen to the atmosphere in the apparatus and raising the same in the same growth apparatus as trial numbers 3 to 6. As a result of growing under the same conditions, the maximum size of the COP defect was 0.09 μm or less even in the region above C in FIG. These wafers were subjected to the same ion implantation twice to form a SIMOX substrate, but the pit defects were all less than 0.1 / cm 2 .

試番1および試番3のSIMOX基板について、欠陥検査装置(Magics)を用いて欠陥の分布を調査した。結果を図4に示す。試番1では、多数の欠陥が観察され、酸素注入前のウェーハのGrown−in欠陥の発生位置と対比してみると、ほぼ同じ位置に対応する点にこれらの欠陥が発生していることが確認された。試番3では、SIMOX基板の欠陥数は僅かであり、しかも酸素注入前の欠陥位置とは無関係で、別の要因により生じたものと思われた。   About the SIMOX substrate of the trial number 1 and the trial number 3, the defect distribution was investigated using the defect inspection apparatus (Magics). The results are shown in FIG. In trial No. 1, many defects were observed, and when compared with the generation position of the grown-in defect of the wafer before oxygen implantation, these defects occurred at points corresponding to substantially the same position. confirmed. In trial No. 3, the number of defects in the SIMOX substrate was small, and it was thought that it was caused by another factor regardless of the position of defects before oxygen implantation.

以上のように、本発明のSIMOX基板のピット欠陥は、表面にエピタキシャル膜を形成させたウェーハと同程度であるといえる。
〔実施例2〕
実施例1の試番3のSIMOX基板を用い、500℃に加熱した炉に投入後、昇温速度0.3℃/分で700℃に上げ1時間保持した。次いで、昇温速度3℃/分で1000℃とし、8時間保持した。冷却後基板を劈開しライトエッチング液中に2分間浸漬し、酸素析出物密度を光学顕微鏡にて観察した。その結果、酸素析出物密度は1×1010/cm3以上であることが確認できた。
〔実施例3〕
初期酸素濃度6.5×1017/cm3の、E〜F領域条件で育成されたウェーハを用い、実施例1と同じ条件でSIMOX基板を作製した。これを400℃に加熱した炉に投入後、昇温速度0.2℃/分で900℃に上げ1時間保持した。次いで1000℃で16時間保持後冷却し、劈開後ライトエッチ液に浸漬後、劈開面の光学顕微鏡観察にて酸素析出物密度を測定した結果、5.0×109/cm3以上であることが確認された。
As described above, it can be said that the pit defects of the SIMOX substrate of the present invention are almost the same as those of a wafer having an epitaxial film formed on the surface.
[Example 2]
Using the SIMOX substrate of trial No. 3 in Example 1, the sample was placed in a furnace heated to 500 ° C., then heated to 700 ° C. at a temperature rising rate of 0.3 ° C./min and held for 1 hour. Next, the temperature was raised to 1000 ° C. at a rate of temperature rise of 3 ° C./min and held for 8 hours. After cooling, the substrate was cleaved and immersed in a light etching solution for 2 minutes, and the density of oxygen precipitates was observed with an optical microscope. As a result, it was confirmed that the oxygen precipitate density was 1 × 10 10 / cm 3 or more.
Example 3
A SIMOX substrate was produced under the same conditions as in Example 1 using a wafer grown under the E to F region conditions with an initial oxygen concentration of 6.5 × 10 17 / cm 3 . This was put into a furnace heated to 400 ° C., then heated to 900 ° C. at a temperature rising rate of 0.2 ° C./min and held for 1 hour. Next, after holding at 1000 ° C. for 16 hours, cooling, cleaving, immersing in a light etchant, and measuring the oxygen precipitate density by optical microscope observation of the cleavage plane, it is 5.0 × 10 9 / cm 3 or more. Was confirmed.

本発明のSIMOX基板およびその製造方法によれば、表面のシリコン活性層に生じるピット等の欠陥が、貼り合わせSOI基板、あるいは表面にエピタキシャル層を形成させたSIMOX基板と同程度に少なく、内部にゲッタリング作用を有する十分なBMDを有している。その上、製造工程または製造コストは通常のSIMOXと大きく変わることがない。これにより、今後ますます高性能化を要望される半導体基板として、広く利用することができる。   According to the SIMOX substrate of the present invention and the method of manufacturing the same, defects such as pits generated in the silicon active layer on the surface are as small as those of the bonded SOI substrate or the SIMOX substrate having an epitaxial layer formed on the surface. It has sufficient BMD with gettering action. In addition, the manufacturing process or manufacturing cost does not change significantly from normal SIMOX. As a result, it can be widely used as a semiconductor substrate for which higher performance is required in the future.

シリコン単結晶引き上げ時の、引き上げ速度と結晶欠陥の発生位置との一般的な関係を、引き上げ速度を徐々に低下させて育成した単結晶の断面の欠陥分布状態にて模式的に説明した図である。A diagram schematically illustrating the general relationship between the pulling speed and the position of occurrence of crystal defects when pulling a silicon single crystal, with the defect distribution in the cross section of the single crystal grown by gradually lowering the pulling speed. is there. 凝固直後の単結晶の引き上げ方向の温度勾配が、結晶中心部(Gc)よりも結晶周辺部(Ge)の方が小さい(Gc>Ge)ホットゾーン構造をもつ育成装置、すなわち無欠陥ウェーハ作製用単結晶育成装置により引き上げをおこなった単結晶について、図2と同じ方法にて説明した図である。A growth apparatus having a hot zone structure in which the temperature gradient in the pulling direction of the single crystal immediately after solidification is smaller in the crystal peripheral part (Ge) than in the crystal central part (Gc) (Gc> Ge), that is, for producing a defect-free wafer It is the figure explaining the single crystal pulled up with the single crystal growth apparatus by the same method as FIG. 高温酸化加熱処理をおこなったときのシリコンウェーハ中の初期酸素濃度と、加熱処理による酸素増加量との関係を示す図である。It is a figure which shows the relationship between the initial stage oxygen concentration in a silicon wafer when performing high temperature oxidation heat processing, and the oxygen increase amount by heat processing. SIMOX基板表面で観察されるピット欠陥の分布を示した図である。It is the figure which showed distribution of the pit defect observed on the SIMOX substrate surface.

Claims (8)

チョクラルスキー法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、
OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、
前記OSFまたはGrown−in欠陥に起因する表面シリコン活性層に生じる欠陥を低減させたことを特徴とするSIMOX基板。
An SOI substrate formed by SIMOX a wafer obtained from a silicon single crystal manufactured by the Czochralski method,
A region where the OSF ring generation position is on the outer periphery of the crystal, a region where the OSF ring generation position exists from the center to the outer periphery, or a region where the OSF ring disappears,
A SIMOX substrate, wherein defects generated in a surface silicon active layer due to the OSF or Grown-in defects are reduced.
チョクラルスキー法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、
OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、
Cuデコレーション法による評価でGrown−in欠陥として検知され、かつ選択エッチングによるフローパターンとしては検出されないウェーハを基板に用いることを特徴とするSIMOX基板。
An SOI substrate formed by SIMOX a wafer obtained from a silicon single crystal manufactured by the Czochralski method,
A region where the OSF ring generation position is on the outer periphery of the crystal, a region where the OSF ring generation position exists from the center to the outer periphery, or a region where the OSF ring disappears,
A SIMOX substrate characterized in that a wafer that is detected as a Grown-in defect by evaluation by a Cu decoration method and is not detected as a flow pattern by selective etching is used as the substrate.
上記基板のGrown−in欠陥の最大サイズが0.09μm以下であることを特徴とする請求項1または2に記載のSIMOX基板。   3. The SIMOX substrate according to claim 1, wherein the maximum size of the grown-in defect of the substrate is 0.09 [mu] m or less. 初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上であるウェーハを用いることを特徴とする請求項1〜3のいずれかに記載のSIMOX基板。 The SIMOX substrate according to claim 1, wherein a wafer having an initial oxygen concentration of 6.5 × 10 17 atoms / cm 3 (old ASTM) or more is used. 基板内部にゲッタリングサイトとなる酸素析出物を形成させたことを特徴とする請求項1〜4のいずれかに記載のSIMOX基板。   5. The SIMOX substrate according to claim 1, wherein an oxygen precipitate serving as a gettering site is formed inside the substrate. 300〜550℃に加熱したウェーハに1回または複数回に分けて酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることにより、SOI層内のOSFやGrown−in欠陥を消滅させることを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。   Oxygen ions are implanted into a wafer heated to 300 to 550 ° C. once or a plurality of times, and then heated to 1300 ° C. or higher to form an insulating oxide film therein, thereby forming OSF and Growth in the SOI layer. The method for manufacturing a SIMOX substrate according to claim 1, wherein -in defects are eliminated. 300〜550℃に加熱して酸素イオンを注入したウェーハに、さらに室温から300℃の温度として酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。   The wafer is heated to 300 to 550 ° C. and then implanted with oxygen ions. Further, oxygen ions are implanted at a temperature of room temperature to 300 ° C., and then heated to 1300 ° C. or more to form an insulating oxide film inside. A method for producing a SIMOX substrate according to any one of claims 1 to 5. 酸素イオンを注入して内部に絶縁酸化膜を形成させる処理をおこなった後、さらに400〜900℃での加熱処理および900〜1250℃での加熱処理を施すことを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。
6. A heat treatment at 400 to 900 [deg.] C. and a heat treatment at 900 to 1250 [deg.] C. are performed after oxygen ions are implanted to form an insulating oxide film therein. The manufacturing method of the SIMOX board | substrate in any one of.
JP2005254591A 2005-09-02 2005-09-02 Simox substrate and its manufacturing method Pending JP2007067321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254591A JP2007067321A (en) 2005-09-02 2005-09-02 Simox substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254591A JP2007067321A (en) 2005-09-02 2005-09-02 Simox substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007067321A true JP2007067321A (en) 2007-03-15

Family

ID=37929133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254591A Pending JP2007067321A (en) 2005-09-02 2005-09-02 Simox substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007067321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294182A (en) * 2007-05-24 2008-12-04 Sumco Corp Process for fabricating silicon single crystal wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193072A (en) * 1993-12-27 1995-07-28 Nec Corp Manufacture of semiconductor device
JP2000068489A (en) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi substrate and manufacture of the same
JP2001185708A (en) * 1999-12-27 2001-07-06 Mitsubishi Materials Silicon Corp Method of manufacturing soi substrate
WO2004083496A1 (en) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation Silicon wafer, process for producing the same and method of growing silicon single crystal
JP2004281883A (en) * 2003-03-18 2004-10-07 Shin Etsu Handotai Co Ltd Soi wafer and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193072A (en) * 1993-12-27 1995-07-28 Nec Corp Manufacture of semiconductor device
JP2000068489A (en) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi substrate and manufacture of the same
JP2001185708A (en) * 1999-12-27 2001-07-06 Mitsubishi Materials Silicon Corp Method of manufacturing soi substrate
WO2004083496A1 (en) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation Silicon wafer, process for producing the same and method of growing silicon single crystal
JP2004281883A (en) * 2003-03-18 2004-10-07 Shin Etsu Handotai Co Ltd Soi wafer and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294182A (en) * 2007-05-24 2008-12-04 Sumco Corp Process for fabricating silicon single crystal wafer

Similar Documents

Publication Publication Date Title
JP5256195B2 (en) Silicon wafer and manufacturing method thereof
KR101102336B1 (en) Silicon wafer and method for manufacturing the same
KR100788988B1 (en) Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method
JP2006261632A (en) Method of thermally treating silicon wafer
JP2010153706A (en) Silicon wafer and method of manufacturing the same
JP2002187794A (en) Silicon wafer and production process for silicon single crystal used for producing the same
JP2007045662A (en) Semiconductor silicon wafer and method for manufacturing the same
JP5207706B2 (en) Silicon wafer and manufacturing method thereof
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
KR20060040733A (en) Process for producing wafer
JP2011029429A (en) Method for heat treatment of silicon wafer
US7071079B2 (en) Epitaxial wafer and a method for producing it
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JP2004153081A (en) Soi wafer and method of manufacturing the same
TWI305953B (en)
TW200423378A (en) SOI wafer and method for manufacturing same
JP2004153083A (en) Method of evaluating silicon wafer and method of manufacturing soi wafer
JP2006040980A (en) Silicon wafer and its manufacturing method
JP2002198375A (en) Method of heat treatment of semiconductor wafer and semiconducor wafer fabricated therby
JP2004165489A (en) Epitaxial silicon wafer, its manufacturing method and semiconductor device
JP5565079B2 (en) Manufacturing method of SOI wafer
JP2007067321A (en) Simox substrate and its manufacturing method
JP3760889B2 (en) Epitaxial wafer manufacturing method
JP2008166721A (en) Silicon wafer and manufacturing method thereof
JP7342789B2 (en) Silicon wafer and silicon wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A977 Report on retrieval

Effective date: 20111121

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515