JP2007067293A - 伝導性電磁雑音抑制装置 - Google Patents

Abstract

【課題】ケーブルから漏れる電磁雑音に対してもケーブルへ入り込む電磁雑音に対しても、高い減衰効果が得られる伝導性電磁雑音抑制装置を提供する。
【解決手段】ケーブル１の伝導性電磁雑音を抑制するために、磁性体コア２と所定の負荷インピーダンス３が接続される導線４とを用いる。磁性体コア２のコア部に、ケーブル１と負性インピーダンス３が接続される導線４とを挿通させる。負荷インピーダンス３は、磁性体コアの直列インピーダンスの符号反転に近いインピーダンスであり、例えばダミーコア３１と負性インピーダンス変換器３２、導線３３等により構成可能である。
【選択図】図２

Description

本発明は伝導性電磁雑音抑制装置に関し、特に、能動回路を用いて抑制効果を増大させた伝導性電磁雑音抑制装置に関する。

従来から、スイッチング電源や高クロック周波数で動作する電子機器から周囲に放射される不要輻射による電磁障害（ＥＭＩ）が問題となっている。これは、信号線や電源線を不平衡電流として伝わる伝導性電磁雑音が原因である。この電磁雑音により、周辺機器が誤動作等を起こすことがあった。

また、電子情報機器から発生する伝導性雑音が外部で受信されることで情報が漏洩してしまったり、逆に攻撃を目的に外部から強力な電磁波を送信することで電子情報機器を誤動作させたりする、所謂電磁波セキュリティの問題も近来話題となっている。

このような電磁雑音に対する対策として、磁性体コア、具体的にはフェライトコアが広く用いられている。フェライトコアをシールドしたいケーブルに装荷することで電磁雑音が低減される。これは、フェライトコアを取り付けたケーブルは、フェライトコアによりインピーダンスが付与されるためである。ケーブル内を流れる電磁波ノイズ電流は、付与されたインピーダンスにより抑制されると共に、抵抗分により熱に変換されて減衰する。高い周波数帯ではフェライトコアは殆どが抵抗分となるため、低い周波数帯よりも電磁波ノイズの減衰効果が大きくなる。

このような目的のフェライトコアの特性を改善するために、これまでも様々なフェライトコアの開発がなされている（特許文献１−４等）。

特開平０６−３３３７４７ 特開２０００−３０６７３５ 特開２００２−３４３６２０ 特開２００５−１５１４７４

しかしながら、これらのフェライトコアの抑制性能はまだまだ不十分であった。例えば、上記のように周波数によって減衰効果が異なるため、低周波ではフェライトコアの装荷の効果が殆ど得られなかった。また、高周波でもフェライトの複素透磁率が低下するため、これも高い減衰効果が得られない原因となっていた。

本発明は、斯かる実情に鑑み、ケーブルから漏れる電磁雑音に対してもケーブルへ入り込む電磁雑音に対しても、高い減衰効果が得られる伝導性電磁雑音抑制装置を提供しようとするものである。

上述した本発明の目的を達成するために、本発明による伝導性電磁雑音抑制装置は、そのコア部にケーブルが挿通される磁性体コアと、ケーブルに高インピーダンスを付与するために所定の負荷インピーダンスが接続される、磁性体のコア部に挿通される導線と、を具備するものである。

ここで、所定の負荷インピーダンスは、磁性体コアの直列インピーダンスの符号反転に近いインピーダンスであれば良い。

また、所定の負荷インピーダンスは、負性インピーダンス変換器と第２磁性体コアと第２導線とで構成されれば良い。

また、第２磁性体コアは、磁性体コアと同等の特性を有するものが好ましいが、違う特性のものであっても良い。

導線及び第２導線は、それぞれ磁性体コア及び第２磁性体コアへ所定の巻数で巻かれるように構成しても良い。

なお、磁性体コアは、例えばフェライトコアが利用可能である。

本発明の伝導性電磁雑音抑制装置には、従来のフェライトコアでは実現不可能な高い電磁雑音減衰効果が得られるという利点がある。

以下、本発明を実施するための最良の形態を図示例と共に説明する。図１は、本発明の伝導性電磁雑音抑制装置の構成を説明するための概略図である。図示のとおり、本発明の雑音抑制装置は、雑音を抑制したいケーブル１と、磁性体コア２と、負荷インピーダンス３が接続される導線４とからなる。ケーブル１と導線４は、共に磁性体コア２のコア部に挿通されている。なお、図中、ケーブル１は１本の線で示しているが、これは１本の導線に対して本発明の伝導性電磁雑音抑制装置を適用するというわけではなく、複数本からなる信号線や電源線をまとめてケーブル１として表しているものである。また、ケーブル１は、複数本からなる信号線や電源線における不平衡電流を表していると考えても良い。さらに、導線には適当な抵抗成分（抵抗器等）が直列に挿入されても良い。

図１において、磁性体コア２は、円筒状でコア部に穴が開いている一体型のものを図示しているが、本発明はこれに限定されず、複数個に分離されているものであっても構わないし、角柱状のものでも構わない。磁性体コアは、環状コアであっても棒状コアであっても構わず、例えばトロイダルコア、スリーブコア、フラットコア、フェライトビーズ等、あらゆるものが適用可能である。このように、本発明の伝導性電磁雑音抑制装置には、現存する又は今後開発され得る雑音抑制用磁性体コアが適用可能である。また、磁性体コアとしては、透磁率の高く、渦電流損が小さいものであれば如何なるものでも構わないが、一般的な例を挙げるとフェライトコアからなるものである。

負荷インピーダンス３に関しては、ケーブル１に高インピーダンスが付与できるような所定のインピーダンスを有するものであれば良いが、特にその効果が大きいのは、以下に説明する場合である。すなわち、負荷インピーダンス３について、このインピーダンスをＺ_Ｌとすると、負荷インピーダンス３が接続されたときのケーブル１からみた入力インピーダンスＺ_ｉｎは、以下の式で与えられる。
但し、Ｌ，Ｍは磁性体コア２によるトランスの自己インダクタンス及び相互インダクタンスである。上記の式より、Ｚ_Ｌ≒−ｊωＬとすれば｜Ｚ_ｉｎ｜≒∞となり、ケーブル１に挿入されるインピーダンスが増大し、高い抑制効果が得られる。すなわち、負荷インピーダンス３は、磁性体コア２の直列インピーダンス（ｊωＬ）の符号反転（−ｊωＬ）に近い値にすればするほど、高インピーダンスをケーブルに付与することが可能となる。

図２を用いて、本発明の伝導性電磁雑音抑制装置の負荷インピーダンスの構成の一例について説明する。図２は、本発明の伝導性電磁雑音抑制装置における所定の負荷インピーダンスを挿入するための構成を説明するための図であり、図中、図１と同一の符号を付した部分は同一物を表わしている。図示の通り、本実施例では、所定の負荷インピーダンス３を、第２磁性体コア３１（ダミーコア）と負性インピーダンス変換器３２と第２導線３３とで構成している。負性インピーダンス変換器３２は、ＮＩＣ（Ｎｅｇａｔｉｖｅ Ｉｍｐｅｄａｎｃｅ Ｃｏｎｖｅｒｔｅｒ）と呼ばれるものであり、インピーダンスの符号を反転させる能動回路である。

最も単純には、負性インピーダンス変換器３２を−１倍の変換比を有するものを用い、第２磁性体コア３１を磁性体コア２と同等の特性を有するものを用いた例が挙げられる。これにより、Ｚ_Ｌ＝−ｊωＬを実現することが可能となる。図２に示す通り、第２磁性体コア３１の入力インピーダンスｊωＬを負性インピーダンス変換器３２で反転し、導線４に接続することで、ケーブル１に高インピーダンスが挿入されることになり、ケーブル１の磁性体コア２の部分の透過ＳパラメータＳ_２１を低下させることが可能となる。これにより高い雑音抑制効果が実現できる。

また、第２磁性体コア３１の特性が磁性体コア２と異なる場合でも、導線４及び第２導線３３を、それぞれ磁性体コア２及び第２磁性体コア３１へ所定の巻数で巻くことで、適宜調整することも可能である。

ここで、負性インピーダンス変換器３２の具体的な回路構成を図３に例示する。図３は、種々の負性インピーダンス変換器３２の回路構成を説明するための図である。但し、本発明の伝導性電磁雑音抑制装置に用いられる負性インピーダンス変換器は、図示した負性インピーダンス変換器のみに限定されるものではなく、インピーダンスの符号反転が可能な回路であれば如何なる回路構成であっても構わない。

図３（ａ）−（ｅ）は、負性インピーダンス変換器３２を実現するための例示的な回路図であり、図３（ａ）−（ｄ）はトランジスタを用いた回路、図３（ｅ）は演算増幅器を用いた回路である。図３（ａ）は平衡型の回路構成であり、他は不平衡型の回路構成である。このように、本発明の伝導性電磁雑音制御装置に用いる負性インピーダンス変換器は、平衡型であっても不平衡型であっても構わない。

一例として、図３（ｅ）の演算増幅器を用いた場合の伝導性電磁雑音制御装置の回路構成を図４に示す。図中、図２と同一の符号を付した部分は同一物を表わしている。同図を用いて、負性インピーダンス変換器３２とケーブル１に挿入されるインピーダンスの関係を以下に説明する。

演算増幅器の電圧利得をＡとし、出力電圧をＶ_Ｏとする。負性インピーダンス変換器３２の左側（ダミーコア側）に接続するインピーダンスをＺとし、負性インピーダンス変換器３２の右側から電圧Ｖを加えたとすれば、演算増幅器の＋入力端子にはＶが、−入力端子にはＺ／（Ｒ＋Ｚ）Ｖ_Ｏがかかる。よって、以下に示す関係式が成り立つ。
これにより、出力電圧Ｖ_Ｏは以下の式で表される。
したがって、負性インピーダンス変換器３２の右側に流れる電流Ｉは、以下の式で表される。
よって、負性インピーダンス変換器３２から左を見たインピーダンスＺ_Ｌは、以下の式で表される。
ここで、電圧利得Ａが∞と仮定すると、Ｚ_Ｌは以下のように表される。
以上から、第２磁性体コア３１のインピーダンスＺ＝ｊωＬが、負性インピーダンス変換器３２によって符号反転され−ｊωＬとなる。そして、さらに磁性体コア２により変換されるため、結果的に入力インピーダンスＺ_ｉｎは数１にも示したが以下のように表される。
演算増幅器を理想化して｜Ａ｜を∞と考えると、｜ｊωＬ＋Ｚ_Ｌ｜が０に近づく結果、｜Ｚ_ｉｎ｜は∞となる。なお、実際には｜Ａ｜は有限であり、高周波域で減少するものである。また、｜Ａ｜が有限である限り、Ｚ_ｉｎは誘導性であるため、低周波域でも減少する。

｜Ｚ_ｉｎ｜が∞となることによって、第２磁性体コア３１に挿通する線に流れる不平衡電流に対し、大きいインピーダンスが直列に挿入されることになる。これにより、不平衡電流が第２磁性体コア３１を通過しようとすると逆起電力が働き、第２磁性体コア３１を通過できなくなる。この作用は磁性体コア２に対して対称的に働くため、ケーブル１に関しては、内部から外部へ、又は外部から内部への双方向に同じように遮蔽として機能することになる。なお、従来のフェライトコアと同様に、この遮蔽はケーブル１の不平衡電流にのみ作用するため、平衡電流に対しては何ら影響を与えることはない。したがって、ケーブル１において平衡電流で伝送される限り、信号波形を劣化・変形させることはなく、また電源インピーダンスには何ら影響を与えることもない。また、従来と同様に、さらに遮蔽の効果を高めるために、ケーブル１を磁性体コア２に複数回巻くことも勿論可能である。

さて、このような理論に基づき、一例として図４の回路構成を実際に構築して測定した結果を以下に説明する。演算増幅器としては、アナログ・デバイセズ株式会社のＡＤ８１７（ユニティ・ゲイン帯域幅５０ＭＨｚ、スルーレート３５０Ｖ／μｓ）を用いた。電源電圧は±１５Ｖとし、抵抗Ｒは３００Ωとした。そして、磁性体コア２と第２磁性体コア３１としては、ＴＤＫ株式会社の丸型ケーブル用の円筒形フェライトコアＨＦ７０ＲＨ１６Ｘ１７Ｘ９（外径１６ｍｍ、長さ１７ｍｍ、内径９ｍｍ）を用いた。また、導線４と第２導線３３は、それぞれ磁性体コア２と第２磁性体コア３１に３回巻いた。

上記のように構成した伝導性電磁雑音抑制装置を用いて、ケーブル１の両端の間の透過ＳパラメータＳ_２１をネットワークアナライザで測定した結果を図５に示す。図５は、周波数に対する入力インピーダンス｜Ｚ_ｉｎ｜の変化を示すグラフである。図中、実線が負性インピーダンス変換器３２の電源をＯＮにした場合、破線がＯＦＦにした場合を表している。負性インピーダンス変換器３２がＯＦＦの場合は、フェライトコア２単体の場合のデータに略等しい。負性インピーダンス変換器３２をＯＮにすることにより、１０ＭＨｚの広い帯域で入力インピーダンスが上昇している。すなわち、高い雑音抑制作用を得ることが可能となっている。低周波領域では約６倍も入力インピーダンスが上昇していることから、これは従来のフェライトコア単体の場合ではフェライトコアを６個数珠繋ぎにした場合に相当する。このように、本発明の伝導性電磁雑音抑制装置によれば、従来のフェライトコア単体では実現不可能な高い電磁雑音減衰効果が得られた。

なお、上述の例では磁性体コア２と第２磁性体コア３１は同等の特性のものを用いたが、これは負性インピーダンス変換器が最も標準的な−１倍の変換比を有する場合である。磁性体コアに同等の特性のものを用いない場合には、負性インピーダンス変換器の変換比を−１以外の比率となるように調整することにより、符号反転となるように構成することが可能となる。例えば図３（ｂ）に示した負性インピーダンス変換器の場合には、左右のトランジスタの面積比（例えばエミッタ領域の面積比）を変えることで、変換比を変更可能となる。また、抵抗を可変抵抗とすることで、汎用的に調整可能とすることも勿論可能である。また、導線４及び第２導線３３を、それぞれ磁性体コア２及び第２磁性体コア３１へ所定の巻数で巻くことで、変換比を変えることも可能である。

なお、本発明の伝導性電磁雑音抑制装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、負性インピーダンス変換器の回路構成例として数種類の図面を開示したが、本発明はこれに限定されず、インピーダンスの符号反転が可能な回路であれば如何なるものでも利用可能である。また、具体的な回路構成や測定結果も単なる一例にすぎないため上記説明には限定されず、回路条件等に応じて変わるものである。

図１は、本発明の伝導性電磁雑音抑制装置の構成を説明するための概略図である。 図２は、本発明の伝導性電磁雑音抑制装置に負性インピーダンス変換器を用いた例を説明するための概略図である。 図３は、負性インピーダンス変換器の種々の回路構成例を説明するための図である。 図４は、本発明の伝導性電磁雑音抑制装置に演算増幅器による負性インピーダンス変換器を用いた例によりインピーダンス変換を説明するための図である。 図５は、本発明の伝導性電磁雑音抑制装置における、周波数に対する入力インピーダンス｜Ｚ_ｉｎ｜の変化を示すグラフである。

符号の説明

１ ケーブル
２ 磁性体コア
３ 負荷インピーダンス
４ 導線
３１ 第２磁性体コア
３２ 負性インピーダンス変換器
３３ 第２導線

Claims (6)

1. ケーブルの伝導性電磁雑音を抑制するための装置であって、該装置は、
   そのコア部にケーブルが挿通される磁性体コアと、
   ケーブルに高インピーダンスを付与するために所定の負荷インピーダンスが接続される、前記磁性体のコア部に挿通される導線と、
   を具備することを特徴とする伝導性電磁雑音抑制装置。
2. 請求項１に記載の雑音抑制装置において、前記所定の負荷インピーダンスは、前記磁性体コアの直列インピーダンスの符号反転に近いインピーダンスであることを特徴とする伝導性電磁雑音抑制装置。
3. 請求項１又は請求項２に記載の雑音抑制装置において、前記所定の負荷インピーダンスは、負性インピーダンス変換器と第２磁性体コアと第２導線とで構成されることを特徴とする伝導性電磁雑音抑制装置。
4. 請求項３に記載の雑音抑制装置において、前記第２磁性体コアは、前記磁性体コアと同等の特性を有することを特徴とする伝導性電磁雑音抑制装置。
5. 請求項３又は請求項４に記載の雑音抑制装置において、前記導線及び前記第２導線は、それぞれ前記磁性体コア及び第２磁性体コアへ所定の巻数で巻かれることを特徴とする伝導性電磁雑音抑制装置。
6. 請求項１乃至請求項５の何れかに記載の雑音抑制装置において、前記磁性体コアは、フェライトコアからなることを特徴とする伝導性電磁雑音抑制装置。