JP2007059859A

JP2007059859A - Circuit device

Info

Publication number: JP2007059859A
Application number: JP2005346371A
Authority: JP
Inventors: Shunichi Imaoka; 俊一今岡; Tetsuo Sawai; 徹郎澤井; Atsushi Saida; 敦齋田; Takeshi Yamaguchi; 健山口
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-02-18
Filing date: 2005-11-30
Publication date: 2007-03-08
Anticipated expiration: 2025-11-30
Also published as: JP5207587B2

Abstract

PROBLEM TO BE SOLVED: To provide a circuit device in which leakage of electromagnetic field is inhibited while adapted to request of miniaturization. SOLUTION: In the circuit device 1, an IC chip 60 is fixed to a circuit board 100 via a die attaching sheet 64. In the circuit substrate 100, a wiring layer 110 has a wiring pattern of a first inductor 12 and a second inductor 14 (a first wiring pattern and a second wiring pattern). The IC chip 60 has an outer edge at a position beyond outer edges of the first wiring pattern and the second wiring pattern in the wiring layer 110 to inhibit the leakage of the electromagnetic field from both the wiring pattern. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数の配線層を有する回路基板にＩＣチップ（回路素子）などを搭載した回路装置に関するものである。 The present invention relates to a circuit device in which an IC chip (circuit element) or the like is mounted on a circuit board having a plurality of wiring layers.

携帯電話機に、通話機能以外の様々な付加機能を追加することが一般的になっている。携帯電話機を多機能化することで市場評価を獲得し、人気機種としての地位を確立することができる。特に近年では、ラジオを受信するＦＭチューナを搭載した携帯電話機の人気が高まり、各メーカとも、ＦＭチューナの小型化に注力している。 It has become common to add various additional functions other than a call function to a mobile phone. Multi-functionality of mobile phones can gain market evaluation and establish a position as a popular model. In particular, in recent years, the popularity of mobile phones equipped with FM tuners that receive radio has increased, and each manufacturer has been focusing on miniaturization of FM tuners.

ＦＭチューナでは、発振回路に２つのスパイラル形状のコイルパターンが必要となる。従来では、ダイオード素子ではなく、バルク電位を制御可能なＭＯＳトランジスタを利用することで、最大発振周波数を向上させる高周波発振回路を提案するものがある（例えば、特許文献１参照）。また、複数のコイルパターンのそれぞれの周外部が誘電体を介して対向して構成したＬＣ回路を備えた回路基板を提案するものもある（例えば、特許文献２参照）。
特開２００１−３３２９３１号公報特開２００４−８７５２４号公報 In the FM tuner, two spiral coil patterns are required for the oscillation circuit. Conventionally, there has been proposed a high-frequency oscillation circuit that improves a maximum oscillation frequency by using a MOS transistor capable of controlling a bulk potential instead of a diode element (see, for example, Patent Document 1). There is another proposal of a circuit board including an LC circuit in which the outer periphery of each of the plurality of coil patterns is configured to face each other via a dielectric (for example, see Patent Document 2).
JP 2001-332931 A JP 2004-87524 A

コイルパターンの周辺には電磁界が発生するため、その近傍に他の回路が存在する場合には、その動作性能に悪影響を与えることがある。 Since an electromagnetic field is generated around the coil pattern, the operation performance may be adversely affected if other circuits exist in the vicinity of the coil pattern.

例えば、コイルパターンを備える回路装置が、ボードに実装されるとき、ボードの表面ないし表面近傍に形成された配線と電磁的に干渉して、回路装置の動作性能に変動が生じる。この場合には、ボードにおいて形成された配線も、回路装置におけるコイルパターンから電磁的な干渉を受けることになる。これにより、発振回路において発振周波数を固定することが困難となり、適切なチューニングに支障をきたす場合もある。この状況への対策として、例えば、コイルパターンの、ボードに実装される側の面を導電層（グランド）で全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが知られている。 For example, when a circuit device having a coil pattern is mounted on a board, the operation performance of the circuit device varies due to electromagnetic interference with wiring formed on or near the surface of the board. In this case, the wiring formed on the board also receives electromagnetic interference from the coil pattern in the circuit device. As a result, it becomes difficult to fix the oscillation frequency in the oscillation circuit, which may hinder proper tuning. As a countermeasure against this situation, for example, it is known to cover the entire surface of the coil pattern on the side mounted on the board with a conductive layer (ground) to shield leakage of the electromagnetic field from the coil pattern.

しかしながら、上記手法では、コイルパターンを備える回路装置を実装するボードへの電磁界の漏洩は遮蔽できるものの、ボードとは反対の面へのコイルパターンからの電磁界の漏洩を遮蔽することはできない。このため、電子機器に組み込まれたときの実装状態によっては、近接して配置される別のボードに形成された配線と電磁的に干渉して同様の不具合が生じることがある。したがって、コイルパターンを備える回路装置を実装するボードとは反対の面側にも、導電層（グランド）を全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが考えられる。 However, in the above method, leakage of the electromagnetic field to the board on which the circuit device having the coil pattern is mounted can be shielded, but leakage of the electromagnetic field from the coil pattern to the surface opposite to the board cannot be shielded. For this reason, depending on the mounting state when incorporated in an electronic device, a similar problem may occur due to electromagnetic interference with wiring formed on another board arranged close to the electronic device. Therefore, it is conceivable to cover the entire surface of the conductive layer (ground) on the side opposite to the board on which the circuit device having the coil pattern is mounted to shield the leakage of the electromagnetic field from the coil pattern.

しかしながら、コイルパターンを備える回路装置の両側に全面導電層を形成することで工程数が増加するため、製造コストが上がる。さらに、導電層を形成することで、配線層数が増加するため回路装置の全体の厚みが増し、小型化の要求に沿わないという問題もある。 However, since the number of steps is increased by forming the entire surface conductive layer on both sides of the circuit device having the coil pattern, the manufacturing cost increases. Furthermore, since the conductive layer is formed, the number of wiring layers is increased, so that the entire thickness of the circuit device is increased, and there is a problem that the demand for miniaturization is not met.

本発明はこうした状況に鑑みてなされたものであり、その目的は、コイルパターンからの電磁界の発生を抑制し、一方で小型化の要求に即した回路装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a circuit device that suppresses the generation of an electromagnetic field from a coil pattern while meeting the demand for miniaturization.

上記課題を解決するために、本発明のある態様の回路装置は、誘電体層と、誘電体層の一方の面に設けられ、コイル状に形成された配線パターンを有する配線層と、配線パターンと重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ回路素子と、を備える。なお配線パターンおよび回路素子の外縁は、積層方向に垂直な平面を基準に定められる。ここで、回路装置とは、たとえば、回路素子が設置された回路基板、パッケージ基板もしくはモジュール基板を意味し、回路素子とは、たとえば、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子を意味する。また回路素子には、Ａｌ_２Ｏ_３基板の上に受動回路素子を形成した受動素子でもよい。コイル状に形成された配線パターンとは、たとえばスパイラル状あるいはミアンダ状に配置され、配線幅と隣接配線間隔が一定など、規則的に配置された配線パターンをいう。 In order to solve the above problems, a circuit device according to an aspect of the present invention includes a dielectric layer, a wiring layer provided on one surface of the dielectric layer, and having a wiring pattern formed in a coil shape, and a wiring pattern And a circuit element having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer. Note that the outer edges of the wiring patterns and circuit elements are determined based on a plane perpendicular to the stacking direction. Here, the circuit device means, for example, a circuit board, a package board or a module board on which circuit elements are installed, and the circuit element means, for example, a semiconductor element typified by an LSI chip, particularly a silicon substrate or a SiGe substrate. Or the semiconductor element which formed the element on the GaAs substrate is meant. The circuit element may be a passive element in which a passive circuit element is formed on an Al ₂ O ₃ substrate. The wiring pattern formed in a coil shape refers to a wiring pattern that is regularly arranged, for example, in a spiral shape or a meander shape, where the wiring width and the interval between adjacent wirings are constant.

この態様によると、回路素子によって、配線パターンで発生する電磁界の漏洩を抑制できる。これは、大気（空気）と比べて高い誘電率の回路素子が、配線パターンに重畳して一方の面を覆うために、配線パターンからの電磁界が閉じ込められることによる。また、配線パターンを全面の導電層で覆うのではなく、回路素子で覆うことによって、配線層数を１層削減することができ、回路装置を薄型に形成することが可能となる。さらに、配線パターンと回路素子が積層構造（重畳構造）となるため、コイル状に形成された配線パターンと回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。 According to this aspect, the leakage of the electromagnetic field generated in the wiring pattern can be suppressed by the circuit element. This is because an electromagnetic field from the wiring pattern is confined because a circuit element having a higher dielectric constant than air (air) overlaps the wiring pattern and covers one surface. Further, by covering the wiring pattern with the circuit element instead of covering the entire surface with the conductive layer, the number of wiring layers can be reduced by one, and the circuit device can be formed thin. Furthermore, since the wiring pattern and the circuit element have a laminated structure (superposition structure), the circuit pattern of the circuit device is compared with the case where the wiring pattern and the circuit element formed in a coil shape are arranged in different regions in plan view. It is also possible to reduce the area.

また別の態様によると、回路装置は、配線層を覆う保護層を備え、回路素子は、配線層を覆う保護層に対して、非導電性の接着層を介して設けられる。 According to another aspect, the circuit device includes a protective layer that covers the wiring layer, and the circuit element is provided to the protective layer that covers the wiring layer via a non-conductive adhesive layer.

誘電体層の他方の面において、誘電体層を介して配線パターンと対向する位置に設けられた別の回路素子をさらに備えてもよい。あるいは、誘電体層の他方の面に設けられ、コイル状に形成された配線パターンを有する別の配線層と、別の配線層における配線パターンを重畳する位置に設けられ、別の配線層における配線パターンの外縁を越えた位置に外縁をもつ別の回路素子と、をさらに備えてもよい。この場合、配線パターンの両方の面が回路素子によって挟まれるので、配線パターンからの電磁界の漏洩を両方の面において抑制できる。 On the other surface of the dielectric layer, another circuit element provided at a position facing the wiring pattern via the dielectric layer may be further provided. Alternatively, another wiring layer provided on the other surface of the dielectric layer and having a wiring pattern formed in a coil shape is provided at a position where the wiring pattern in another wiring layer is superimposed, and wiring in another wiring layer is provided. Another circuit element having an outer edge at a position beyond the outer edge of the pattern may be further provided. In this case, since both surfaces of the wiring pattern are sandwiched between circuit elements, leakage of the electromagnetic field from the wiring pattern can be suppressed on both surfaces.

さらに別の態様によると、回路装置は、誘電体層の他方の面に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ導体パターンを有する第１導体層をさらに備える。導体パターンは、導体層と記載されてもよい。回路装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。第１導体層、誘電体層、配線層、及び回路素子は積層構造となる。なお、導体パターンの外縁は、配線パターンおよび回路素子の外縁と同様、積層方向に垂直な平面を基準に定められる。この態様によると、回路素子によって、誘電体層の一方の面への、配線パターンで発生する電磁界の漏洩を抑制できるだけでなく、導体パターンによって、誘電体層の他方の面への、配線パターンで発生する電磁界の漏洩も遮蔽できる。 According to still another aspect, the circuit device further includes a first conductor layer provided on the other surface of the dielectric layer and having a conductor pattern having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer. The conductor pattern may be described as a conductor layer. When the circuit device is mounted on a board or the like, the conductor pattern may function as a grounded ground layer. The first conductor layer, dielectric layer, wiring layer, and circuit element have a laminated structure. The outer edge of the conductor pattern is determined based on a plane perpendicular to the stacking direction, like the outer edges of the wiring pattern and the circuit element. According to this aspect, the circuit element can not only suppress leakage of the electromagnetic field generated in the wiring pattern to one surface of the dielectric layer, but also the wiring pattern to the other surface of the dielectric layer by the conductor pattern. The leakage of the electromagnetic field generated by can be shielded.

配線パターンは、スパイラル状に形成された第１配線パターンと、スパイラル状に形成された第２配線パターンであってもよい。誘電体層は、第１配線パターンおよび第２配線パターンのそれぞれに電気的に接続する第１ビアおよび第２ビアを有してもよい。第１導体層は、第１ビアおよび第２ビアを電気的に接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第１配線層における第１配線パターンおよび第２配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有してもよい。第１配線パターンの中心および第２配線パターンの中心を結ぶ方向を第１の方向とし、第１の方向と垂直な方向を第２の方向とした場合、第１配線パターンの外縁および第２配線パターンの外縁の第１の方向に沿った長さは、その外縁の第２の方向に沿った長さより短くてもよい。この場合、第１ビアおよび第２ビアの間の距離を短くすることができ、ブリッジ線路の長さを短くできるため、ブリッジ線路からの電磁界の漏洩を抑制できる。 The wiring pattern may be a first wiring pattern formed in a spiral shape and a second wiring pattern formed in a spiral shape. The dielectric layer may have a first via and a second via that are electrically connected to the first wiring pattern and the second wiring pattern, respectively. The first conductor layer is provided around the bridge line that electrically connects the first via and the second via and beyond the outer edge of the first wiring pattern and the second wiring pattern in the first wiring layer. And a conductor pattern having an outer edge at a certain position. When the direction connecting the center of the first wiring pattern and the center of the second wiring pattern is the first direction and the direction perpendicular to the first direction is the second direction, the outer edge of the first wiring pattern and the second wiring The length of the outer edge of the pattern along the first direction may be shorter than the length of the outer edge along the second direction. In this case, since the distance between the first via and the second via can be shortened and the length of the bridge line can be shortened, leakage of the electromagnetic field from the bridge line can be suppressed.

さらに別の態様によると、回路装置は、回路素子を封止する封止樹脂をさらに備えてもよい。この態様によると、配線パターンからの電磁界が回路素子を通過したとしても、大気（空気）と比べて高い誘電率を有する封止樹脂が覆っているので、封止樹脂が存在しない場合に比べて、配線パターンから発生する電磁界の漏洩をさらに抑制できる。 According to still another aspect, the circuit device may further include a sealing resin that seals the circuit element. According to this aspect, even when the electromagnetic field from the wiring pattern passes through the circuit element, the sealing resin having a higher dielectric constant than the atmosphere (air) is covered, so that the sealing resin is not present. Thus, leakage of the electromagnetic field generated from the wiring pattern can be further suppressed.

さらに別の態様によると、回路素子は、配線パターンを重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ第１の回路素子と、任意の位置に外縁をもつ第２の回路素子とを重畳して構成されている。この態様によると、第１の回路素子が、配線層における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、第２の回路素子が、配線層における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、回路装置全体では、発生した電磁界が上方に漏れる量をより低減することが可能となる。 According to still another aspect, the circuit element is provided at a position where the wiring pattern is overlapped, and the first circuit element having the outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer and the outer edge at an arbitrary position. The second circuit element is configured to overlap. According to this aspect, the first circuit element has the outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and in addition to reducing the amount of the generated electromagnetic field leaking upward, the second circuit element However, since the amount of the generated electromagnetic field leaks upward corresponding to the portion of the wiring layer covering the wiring pattern, the amount of the generated electromagnetic field leaks upward can be further reduced in the entire circuit device. It becomes.

さらに上記態様では、第２の回路素子は、第１の回路素子を重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁を有し、且つ、第１の回路素子の外縁の内側に配置されていることが好ましい。このようにすることで、２つの回路素子が配線パターンに重畳して一方の面を全て覆うために、配線パターンからの電磁界が１つ目の回路素子を通過したとしても、２つ目の回路素子がさらに覆っているので、回路素子が１つの場合に比べて、配線パターンから発生する電磁界の漏洩をさらに効果的に抑制できる。 Further, in the above aspect, the second circuit element is provided at a position where the first circuit element is superimposed, has an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and It is preferable that it is arranged inside the outer edge. In this way, even if the electromagnetic field from the wiring pattern passes through the first circuit element because the two circuit elements overlap with the wiring pattern and cover one surface, the second circuit element passes through the first circuit element. Since the circuit element further covers, the leakage of the electromagnetic field generated from the wiring pattern can be more effectively suppressed as compared with the case where there is only one circuit element.

また、配線パターンと２つの回路素子が積層構造（重畳構造）となるため、コイル状に形成された配線パターンと２つの回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。 In addition, since the wiring pattern and the two circuit elements have a laminated structure (superposition structure), compared to the case where the wiring pattern formed in a coil shape and the two circuit elements are arranged in different regions in plan view. In addition, the area of the circuit device can be reduced.

これらの結果、電磁的な干渉を受けずに、発振回路において発振周波数を固定することができ、実装使用時の状態に依らない性能の安定した回路装置を提供することができる。 As a result, the oscillation frequency can be fixed in the oscillation circuit without receiving electromagnetic interference, and a circuit device with stable performance independent of the state during mounting can be provided.

本発明によれば、コイルパターンからの電磁界の漏洩を抑制し、小型化の要求に即した回路装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the leakage of the electromagnetic field from a coil pattern can be suppressed, and the circuit apparatus which met the request | requirement of size reduction can be provided.

以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、誘電体層に対して、配線層および回路素子が存在する方向が上であると規定している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Further, in the present specification, the “upward” direction defines that the direction in which the wiring layer and the circuit element exist is upward with respect to the dielectric layer.

（第１実施形態）
図１は、本発明の第１実施例にかかるＦＭチューナ装置の発振回路の回路図を示す。発振回路１０は、高周波発振用の第１ＭＯＳトランジスタ２０、第２ＭＯＳトランジスタ２２と、ＬＣ共振回路を構成する第１インダクタ１２および第１可変容量１６と、第２インダクタ１４および第２可変容量１８のＬＣ回路は、ブリッジ線路３０を介して直列に接続される。制御電圧入力端子４から印加する電圧を制御することで、第１可変容量１６および第２可変容量１８の容量を変化させる。これにより、出力端子６および出力端子８から出力される発振周波数を可変にできる。出力端子６に至るノードをノードＡ、制御電圧入力端子４に至るノードをノードＢ、出力端子８に至るノードをノードＣとする。 (First embodiment)
FIG. 1 is a circuit diagram of an oscillation circuit of an FM tuner device according to a first embodiment of the present invention. The oscillation circuit 10 includes a first MOS transistor 20 and a second MOS transistor 22 for high-frequency oscillation, an LC of a first inductor 12 and a first variable capacitor 16, and a second inductor 14 and a second variable capacitor 18 constituting an LC resonance circuit. The circuits are connected in series via the bridge line 30. By controlling the voltage applied from the control voltage input terminal 4, the capacitances of the first variable capacitor 16 and the second variable capacitor 18 are changed. Thereby, the oscillation frequency output from the output terminal 6 and the output terminal 8 can be made variable. A node that reaches the output terminal 6 is a node A, a node that reaches the control voltage input terminal 4 is a node B, and a node that reaches the output terminal 8 is a node C.

本第１実施例の発振回路１０において、第１インダクタ１２および第２インダクタ１４と、これらを接続するブリッジ線路３０は、ＩＣチップ（回路素子）を搭載する回路基板に作り込まれる。本第１実施例の回路基板は、複数の配線層を有して構成され、本明細書では、第１インダクタ１２および第２インダクタ１４が形成される層を「配線層」、ブリッジ線路３０および後述する導体パターン５０が形成される層を「第１導体層」と呼ぶ。配線層と第１導体層の間には、誘電体層が設けられる。なお、第１可変容量１６や第２可変容量１８などの他の構成は、ＩＣチップ（回路素子）にて形成されてもよい。ＩＣチップ（回路素子）および回路基板は、ＩＣパッケージ（回路装置）を構成する。 In the oscillation circuit 10 of the first embodiment, the first inductor 12 and the second inductor 14 and the bridge line 30 connecting them are built in a circuit board on which an IC chip (circuit element) is mounted. The circuit board of the first embodiment is configured to have a plurality of wiring layers. In this specification, a layer on which the first inductor 12 and the second inductor 14 are formed is referred to as a “wiring layer”, a bridge line 30 and A layer in which a conductor pattern 50 described later is formed is referred to as a “first conductor layer”. A dielectric layer is provided between the wiring layer and the first conductor layer. Other configurations such as the first variable capacitor 16 and the second variable capacitor 18 may be formed by an IC chip (circuit element). The IC chip (circuit element) and the circuit board constitute an IC package (circuit device).

図２は、配線層と第１導体層の関係を概念的に示す図である。配線層１１０および第１導体層１２０は、回路基板１００に構成される。配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１インダクタ１２は、スパイラル状に形成された第１配線パターンとして構成され、同様に第２インダクタ１４もスパイラル状に形成された第２配線パターンとして構成される。第１配線パターンおよび第２配
線パターンは、ともに同一の特性を有して構成され、ここでは左右対称となるパターンをとる。したがって、第１配線パターンおよび第２配線パターンにおける配線の巻数、配線幅、また配線間の距離は等しく、インダクタ特性は同一である。 FIG. 2 is a diagram conceptually showing the relationship between the wiring layer and the first conductor layer. The wiring layer 110 and the first conductor layer 120 are configured on the circuit board 100. In the wiring layer 110, the first inductor 12 and the second inductor 14 are provided side by side. The first inductor 12 is configured as a first wiring pattern formed in a spiral shape. Similarly, the second inductor 14 is configured as a second wiring pattern formed in a spiral shape. The first wiring pattern and the second wiring pattern are both configured with the same characteristics, and here are patterns that are symmetric. Therefore, the number of turns of the wiring, the wiring width, and the distance between the wirings in the first wiring pattern and the second wiring pattern are the same, and the inductor characteristics are the same.

第１配線パターンの第１端部３２は、第１インダクタ１２の中心部に位置する。同様に、第２配線パターンの第２端部３４は、第２インダクタ１４の中心部に位置する。第１導体層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。既述したように、配線層１１０と第１導体層１２０との間には誘電体層（図示せず）が存在し、その誘電体層において、第１端部３２および第２端部３４が存在する位置にビアを形成することで、第１端部３２を、ブリッジ線路３０における第１接点３６に電気的に接続し、また第２端部３４を、ブリッジ線路３０における第２接点３８に電気的に接続する。 The first end 32 of the first wiring pattern is located at the center of the first inductor 12. Similarly, the second end 34 of the second wiring pattern is located at the center of the second inductor 14. In the first conductor layer 120, the bridge line 30 connects the first end portion 32 and the second end portion 34. As described above, a dielectric layer (not shown) exists between the wiring layer 110 and the first conductor layer 120, and the first end portion 32 and the second end portion 34 are in the dielectric layer. By forming a via at an existing position, the first end 32 is electrically connected to the first contact 36 in the bridge line 30, and the second end 34 is connected to the second contact 38 in the bridge line 30. Connect electrically.

また第１導体層１２０において、導体パターン５０がブリッジ線路３０の周囲に設けられる。導体パターン５０は、第１インダクタ１２の第１配線パターンおよび第２インダクタ１４の第２配線パターンの外縁を越えた位置に外縁をもつ。なお、第１配線パターンおよび第２配線パターンの外縁とは、第１配線パターンと第２配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第１実施例において、導体パターン５０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。 In the first conductor layer 120, the conductor pattern 50 is provided around the bridge line 30. The conductor pattern 50 has an outer edge at a position beyond the outer edge of the first wiring pattern of the first inductor 12 and the second wiring pattern of the second inductor 14. The outer edges of the first wiring pattern and the second wiring pattern correspond to an outer peripheral frame when the first wiring pattern and the second wiring pattern are viewed as one body. Therefore, in the first embodiment, the outer periphery of the conductor pattern 50 is set wider than the outer peripheral frame of the first wiring pattern and the second wiring pattern.

図３は、第１インダクタ、第２インダクタ、及びブリッジ線路の関係を概念的に示す図である。回路基板１００において、ブリッジ線路３０が、第１インダクタ１２における第１端部３２と第２インダクタ１４における第２端部３４とを電気的に接続する。 FIG. 3 is a diagram conceptually showing the relationship between the first inductor, the second inductor, and the bridge line. In the circuit board 100, the bridge line 30 electrically connects the first end 32 of the first inductor 12 and the second end 34 of the second inductor 14.

図４は、第１実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３における回路基板１００のＡ−Ａ断面に相当する。ＩＣパッケージ（回路装置）１は、ＩＣチップ（回路素子）６０および回路基板１００を備える。ＩＣチップ６０は、回路基板１００に取り付けられる。回路基板１００上に非導電性のダイアタッチシート（接着層）６４が接着され、ダイアタッチシート６４上にＩＣチップ６０が固定される。ＩＣチップ６０は、封止樹脂６２により保護される。また、図示は省略したが、ＩＣチップ６０は、たとえば、ワイヤボンディングなどによって、配線層１１０との間で電気的に接続される。 FIG. 4 shows a cross-sectional structure of the IC package (circuit device) in the first embodiment. This cross-sectional structure corresponds to the AA cross section of the circuit board 100 in FIG. The IC package (circuit device) 1 includes an IC chip (circuit element) 60 and a circuit board 100. The IC chip 60 is attached to the circuit board 100. A non-conductive die attach sheet (adhesive layer) 64 is adhered on the circuit board 100, and the IC chip 60 is fixed on the die attach sheet 64. The IC chip 60 is protected by a sealing resin 62. Although not shown, the IC chip 60 is electrically connected to the wiring layer 110 by, for example, wire bonding.

回路装置１は、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８を有して構成される。配線層１１０には、第１インダクタ１２が形成されており、誘電体層１１５に設けられた第１ビア７０が、第１インダクタ１２の第１端部３２に電気的に接続している。第１ビア７０の他端は、ブリッジ線路３０の第１接点３６に電気的に接続している。 The circuit device 1 includes a sealing resin 62, an IC chip 60, a die attach sheet 64, a coating layer (protective layer) 112, a wiring layer 110, a dielectric layer 115, a first conductor layer 120, and a coating layer 118 from the upper layer. Configured. A first inductor 12 is formed in the wiring layer 110, and a first via 70 provided in the dielectric layer 115 is electrically connected to the first end portion 32 of the first inductor 12. The other end of the first via 70 is electrically connected to the first contact 36 of the bridge line 30.

ＩＣチップ６０は、配線層１１０における第１インダクタ１２の配線パターンの外縁を越えた位置に外縁を有している。なお、第１配線パターンおよび第２配線パターンの外縁とは、第１配線パターンと第２配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第１実施例において、ＩＣチップ６０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２の第１配線パターンの上層には、ＩＣチップ６０が存在するように構成する。これにより、封止樹脂６２の誘電率約４と比べて高い誘電率を有するＩＣチップ６０が、第１インダクタ１２の配線パターンを覆うために、第１インダクタ１２からの電磁界の漏れをＩＣチップ６０において吸収し、閉じ込めることが可能となる。なお、ＩＣチップは、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子、あるいはＡｌ_２Ｏ_３基板の上に受動回路素子を形成した受動素子であり、ＩＣチップの大部分が基板材料で占めるため、ＩＣチップの誘電率は基板材料とほぼ同じ１２〜１３程度となる。 The IC chip 60 has an outer edge at a position beyond the outer edge of the wiring pattern of the first inductor 12 in the wiring layer 110. The outer edges of the first wiring pattern and the second wiring pattern correspond to an outer peripheral frame when the first wiring pattern and the second wiring pattern are viewed as one body. Therefore, in the first embodiment, the outer periphery of the IC chip 60 is set wider than the outer peripheral frame of the first wiring pattern and the second wiring pattern. That is, it is configured such that the IC chip 60 exists above the first wiring pattern of the first inductor 12. As a result, the IC chip 60 having a higher dielectric constant than the dielectric constant of about 4 of the sealing resin 62 covers the wiring pattern of the first inductor 12, so that leakage of the electromagnetic field from the first inductor 12 is prevented. It is possible to absorb and confine at 60. The IC chip is a semiconductor element typified by an LSI chip, particularly a semiconductor element in which an element is formed on a silicon substrate, a SiGe substrate or a GaAs substrate, or a passive circuit element in which a passive circuit element is formed on an Al ₂ O ₃ substrate. Since it is an element and most of the IC chip is occupied by the substrate material, the dielectric constant of the IC chip is about 12 to 13 which is almost the same as the substrate material.

本第１実施例のＩＣパッケージ１においては、ＩＣチップ６０において電磁界の漏洩を抑制するため、第１インダクタ１２の配線パターンとＩＣチップ６０の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層数を１層削減することができるため、ＩＣパッケージ１の製造工程が容易になるとともに、ＩＣパッケージ１の薄型化を実現することが可能となる。また、第１インダクタ１２の配線パターンとＩＣチップ６０が積層構造となるため、第１インダクタ１２の配線パターンとＩＣチップ６０を平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型化することも可能となる。また、ＩＣチップ６０の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第１インダクタ１２からの電磁界の漏れを遮蔽することが可能となり、ＩＣチップ６０において、電磁界の漏洩がより効果的に抑制される。また、配線パターンと回路素子との間には、保護層と接着層のみとなり、配線パターンからの電磁界の漏洩が他の配線層に及ぼすことなく、回路素子によって、配線パターンからの電磁界の漏洩を効果的に遮蔽することができる。 In the IC package 1 of the first embodiment, in order to suppress the leakage of the electromagnetic field in the IC chip 60, a grounding conductor layer or the like is additionally provided in addition to the wiring pattern of the first inductor 12 and the IC chip 60 to prevent the electromagnetic field. There is no need to suppress leakage. Since the number of wiring layers can be reduced by one, the manufacturing process of the IC package 1 is facilitated, and the IC package 1 can be thinned. In addition, since the wiring pattern of the first inductor 12 and the IC chip 60 have a laminated structure, the area of the IC package can be reduced as compared with the case where the wiring pattern of the first inductor 12 and the IC chip 60 are arranged in different areas on a plane. It is also possible to reduce the size. Further, when the lower surface of the IC chip 60, that is, the back surface is a ground layer, it is possible to shield the leakage of the electromagnetic field from the first inductor 12 also in the ground layer. Leakage is more effectively suppressed. In addition, there is only a protective layer and an adhesive layer between the wiring pattern and the circuit element, and the leakage of the electromagnetic field from the wiring pattern does not affect other wiring layers. Leakage can be effectively shielded.

第１導体層１２０において、ブリッジ線路３０と導体パターン５０とが形成される。導体パターン５０は、配線層１１０における第１インダクタ１２の配線パターンの外縁を越えた位置に外縁を有している。すなわち、第１インダクタ１２の第１配線パターンの下層には、導体パターン５０が存在するように構成する。これにより、第１インダクタ１２からの電磁界の漏れを導体パターン５０において遮蔽することが可能となる。本第１実施例の回路基板１００においては、導体パターン５０において電磁界の漏洩を抑制するため、第１導体層１２０の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層が２段構造ですむため、回路基板１００の製造工程が容易になるとともに、回路基板１００の薄型化を実現することが可能となる。ＦＭチューナ用のＩＣパッケージ１においては、第１インダクタ１２および第２インダクタ１４が大きな面積をもつため、発生する電磁界も広範囲に広がり、外部の影響を受けやすい。第１導体層１２０は、本来、ブリッジ線路３０を形成するための役割しか有していないが、第１インダクタ１２および第２インダクタ１４に対応する位置に導体パターン５０を形成して電磁界の影響を抑制することは、製造コスト的に非常にメリットが高い。 In the first conductor layer 120, the bridge line 30 and the conductor pattern 50 are formed. The conductor pattern 50 has an outer edge at a position beyond the outer edge of the wiring pattern of the first inductor 12 in the wiring layer 110. In other words, the conductor pattern 50 is configured to exist below the first wiring pattern of the first inductor 12. As a result, it is possible to shield the electromagnetic field leakage from the first inductor 12 in the conductor pattern 50. In the circuit board 100 of the first embodiment, in order to suppress the leakage of the electromagnetic field in the conductor pattern 50, it is necessary to provide a separate ground conductor layer in addition to the first conductor layer 120 to suppress the leakage of the electromagnetic field. Absent. Since the wiring layer has a two-stage structure, the manufacturing process of the circuit board 100 is facilitated, and the circuit board 100 can be thinned. In the FM tuner IC package 1, since the first inductor 12 and the second inductor 14 have a large area, the generated electromagnetic field spreads over a wide range and is easily affected by the outside. The first conductor layer 120 originally has only a role for forming the bridge line 30, but the conductor pattern 50 is formed at a position corresponding to the first inductor 12 and the second inductor 14 to influence the electromagnetic field. It is very advantageous to suppress the manufacturing cost.

図５は、ＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。誘電体層１１５において、第１インダクタ１２における第１端部３２とブリッジ線路３０における第１接点３６とを電気的に接続する第１ビア７０が設けられ、また第２インダクタ１４における第２端部３４とブリッジ線路３０における第２接点３８とを電気的に接続する第２ビア７２が設けられる。これによりブリッジ線路３０は、第１インダクタ１２と第２インダクタ１４とを結線する。 FIG. 5 shows a cross-sectional structure of an IC package (circuit device). This cross-sectional structure corresponds to the BB cross section in FIG. The dielectric layer 115 is provided with a first via 70 that electrically connects the first end 32 of the first inductor 12 and the first contact 36 of the bridge line 30, and the second end of the second inductor 14. A second via 72 is provided to electrically connect 34 and the second contact 38 in the bridge line 30. As a result, the bridge line 30 connects the first inductor 12 and the second inductor 14.

ＩＣチップ６０を、第１インダクタ１２および第２インダクタ１４の配線パターンを包含するように大きく形成することで、第１インダクタ１２および第２インダクタ１４において発生する電磁界が保護層１１２から上方に漏れる量を低減できる。これにより、ＩＣパッケージ１をボードに取り付け、さらにそのボードを電子機器に組み込んだときであっても、電子機器において近接して配置される別のボードに形成された配線ないしは回路からの影響を抑制できるため、発振回路１０が安定して周波数を発振できる。 By forming the IC chip 60 so as to include the wiring patterns of the first inductor 12 and the second inductor 14, the electromagnetic field generated in the first inductor 12 and the second inductor 14 leaks upward from the protective layer 112. The amount can be reduced. As a result, even when the IC package 1 is attached to the board and the board is further incorporated into the electronic device, the influence from the wiring or circuit formed on another board arranged close to the electronic device is suppressed. Therefore, the oscillation circuit 10 can stably oscillate the frequency.

導体パターン５０を、第１インダクタ１２および第２インダクタ１４の配線パターンを包含するように大きく形成することで、第１インダクタ１２および第２インダクタ１４において発生する電磁界がコーティング層１１８から下方に漏れる量を低減できる。これにより、ＩＣパッケージ１をボードに取り付けたときであっても、ボードの配線ないしは回路からの影響を抑制できるため、発振回路１０が安定して周波数を発振できる。 By forming the conductor pattern 50 large so as to include the wiring patterns of the first inductor 12 and the second inductor 14, the electromagnetic field generated in the first inductor 12 and the second inductor 14 leaks downward from the coating layer 118. The amount can be reduced. Thereby, even when the IC package 1 is attached to the board, the influence from the wiring or circuit of the board can be suppressed, so that the oscillation circuit 10 can stably oscillate the frequency.

本第１実施例の回路基板１００においては、ブリッジ線路３０が、導体パターン５０が周囲に設けられることでコプレナー線路として機能する。これにより、ブリッジ線路３０において発生する電磁界を、導体パターン５０に吸収させることができる。なお、コプレナー線路の特性インピーダンスは、第１インダクタ１２の特性インピーダンスよりも低く設定されるこ
とが好ましい。なお、既述したように、第１インダクタ１２および第２インダクタ１４は左右対称の同一構造を有して構成されている。コプレナー線路の特性インピーダンスを低くすることで、発振回路１０の安定動作を保障できる。 In the circuit board 100 of the first embodiment, the bridge line 30 functions as a coplanar line by providing the conductor pattern 50 around the circuit board 100. Thereby, the electromagnetic field generated in the bridge line 30 can be absorbed by the conductor pattern 50. The characteristic impedance of the coplanar line is preferably set lower than the characteristic impedance of the first inductor 12. As described above, the first inductor 12 and the second inductor 14 are configured to have the same symmetrical structure. By reducing the characteristic impedance of the coplanar line, stable operation of the oscillation circuit 10 can be ensured.

（第１実施形態の変形例）
第１実施形態の変形例として、図６に、図２に示した配線層と第１導体層の関係の別の例を示す。配線層１１０および第１導体層１２０は、回路基板１００に構成され、配線層１１０において、第１インダクタ１２および第２インダクタ１４が、並んで設けられる。第１端部３２と第１接点３６はビアで接続され、また第２端部３４と第２接点３８もビアで接続される。第１導体層１２０において、ブリッジ線路３０は、第１端部３２および第２端部３４を結線する。 (Modification of the first embodiment)
As a modification of the first embodiment, FIG. 6 shows another example of the relationship between the wiring layer and the first conductor layer shown in FIG. The wiring layer 110 and the first conductor layer 120 are configured on the circuit board 100, and the first inductor 12 and the second inductor 14 are provided side by side in the wiring layer 110. The first end 32 and the first contact 36 are connected by a via, and the second end 34 and the second contact 38 are also connected by a via. In the first conductor layer 120, the bridge line 30 connects the first end portion 32 and the second end portion 34.

この変形例においては、第１導体層１２０において、ブリッジ線路３０における第３接点３９と、配線層１１０における接点３３とを接続するビアを形成する。これにより、制御電圧入力端子４に接続するノードＢを、配線層１１０上に構成することが可能となる。既述したように、第１インダクタ１２および第２インダクタ１４が左右対称構造に形成されるため、第３接点３９は、第１接点３６および第２接点３８の中点に形成され、また接点３３も、第１端部３２および第２端部３４の中点に形成されることが好ましい。 In this modification, vias that connect the third contacts 39 in the bridge line 30 and the contacts 33 in the wiring layer 110 are formed in the first conductor layer 120. Thereby, the node B connected to the control voltage input terminal 4 can be configured on the wiring layer 110. As described above, since the first inductor 12 and the second inductor 14 are formed in a bilaterally symmetric structure, the third contact 39 is formed at the midpoint between the first contact 36 and the second contact 38 and the contact 33. Is preferably formed at the midpoint between the first end portion 32 and the second end portion 34.

ノードＢに到達する線路を配線層１１０に配置することで、実装時にボード側に位置する第１導体層１２０にて露出する線路を減らすことができる。これにより、回路基板１００の外部に漏洩する電磁界を低減でき、また回路基板１００の外部から受ける電磁界の影響を低減できる。 By arranging the line reaching the node B in the wiring layer 110, it is possible to reduce the line exposed in the first conductor layer 120 located on the board side during mounting. Thereby, the electromagnetic field leaking outside the circuit board 100 can be reduced, and the influence of the electromagnetic field received from the outside of the circuit board 100 can be reduced.

図７は、図２に示した配線層と第１導体層の関係のさらに別の例を示す。この変形例の回路基板１００において、図２と異なる点は、２つである。１つは、第１インダクタ１２および第２インダクタ１４の外縁が、横方向が縦方向より短い方形形状である点である。横方向とは、図７において第１端部３２および第２端部３４を結ぶ方向である。縦方向は、横方向と垂直な方向である。第１インダクタ１２および第２インダクタ１４の外縁を、横方向が縦方向より短い方形形状とすることで、正方形形状の場合と比較して、第１ビア７０および第２ビア７２の間の距離を短くすることができ、ブリッジ線路３０の長さを短くできるため、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。また、第１端部３２および第２端部３４の位置を縦方向に動かすスペースができるため、第１端部３２および第２端部３４の縦方向の位置を調整することで、第１インダクタ１２および第２インダクタ１４のインダクタ値を調整することができる。異なる点のもうひとつは、第１端部３２および第２端部３４の位置が、第１インダクタ１２および第２インダクタ１４の中心位置より下方にある点である。この場合、ブリッジ線路３０のノードＢに至る長さを短くできるため、ブリッジ線路３０からの電磁界の漏洩をさらに抑制できる。 FIG. 7 shows still another example of the relationship between the wiring layer and the first conductor layer shown in FIG. In the circuit board 100 of this modification, there are two points different from FIG. One is that the outer edges of the first inductor 12 and the second inductor 14 have a rectangular shape whose horizontal direction is shorter than the vertical direction. The horizontal direction is a direction connecting the first end 32 and the second end 34 in FIG. The vertical direction is a direction perpendicular to the horizontal direction. By making the outer edges of the first inductor 12 and the second inductor 14 into a rectangular shape whose horizontal direction is shorter than the vertical direction, the distance between the first via 70 and the second via 72 can be reduced compared to the case of the square shape. Since the length of the bridge line 30 can be shortened, leakage of the electromagnetic field from the bridge line 30 can be further suppressed. Further, since there is a space for moving the positions of the first end portion 32 and the second end portion 34 in the vertical direction, the first inductor 32 can be adjusted by adjusting the vertical positions of the first end portion 32 and the second end portion 34. The inductor values of 12 and the second inductor 14 can be adjusted. Another difference is that the positions of the first end 32 and the second end 34 are below the center positions of the first inductor 12 and the second inductor 14. In this case, since the length of the bridge line 30 reaching the node B can be shortened, the leakage of the electromagnetic field from the bridge line 30 can be further suppressed.

図８は、図７に示した配線層と第１導体層の関係の別の例を示す。この変形例においては、図６の場合と同様に、制御電圧入力端子４に接続するノードＢを、配線層１１０上に構成しているので、実装時にボード側に位置する第１導体層１２０にて露出する線路を減らすことができる。これにより、回路基板１００の外部に漏洩する電磁界を低減でき、また回路基板１００の外部から受ける電磁界の影響を低減できる。 FIG. 8 shows another example of the relationship between the wiring layer and the first conductor layer shown in FIG. In this modified example, since the node B connected to the control voltage input terminal 4 is configured on the wiring layer 110 as in the case of FIG. 6, the first conductor layer 120 located on the board side at the time of mounting is formed on the wiring layer 110. The number of exposed lines can be reduced. Thereby, the electromagnetic field leaking outside the circuit board 100 can be reduced, and the influence of the electromagnetic field received from the outside of the circuit board 100 can be reduced.

（第２実施形態）
図９は、第２実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。第１実施例と異なる箇所は、コイルパターンがスパイラル形状からミアンダ形状になったこと、第１導体層にて露出するブリッジ線路がなくなったことである。それ以外については、第１実施例と同様である。 (Second Embodiment)
FIG. 9 shows a cross-sectional structure of an IC package (circuit device) in the second embodiment. The difference from the first embodiment is that the coil pattern is changed from a spiral shape to a meander shape, and there is no bridge line exposed in the first conductor layer. The rest is the same as in the first embodiment.

第２実施例のＩＣパッケージ（回路装置）１Ａは、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０Ａ、誘電体層１１５、第１導体層１２０Ａ、コーティング層１１８を有して構成される。配線層１１０Ａには、ミアンダ形状の第３インダクタ１２Ａが形成されている。 The IC package (circuit device) 1A according to the second embodiment includes a sealing resin 62, an IC chip 60, a die attach sheet 64, a coating layer (protective layer) 112, a wiring layer 110A, a dielectric layer 115, a first layer, from the upper layer. The conductive layer 120A and the coating layer 118 are included. A meander-shaped third inductor 12A is formed in the wiring layer 110A.

ＩＣチップ６０は、配線層１１０Ａにおける第３インダクタ１２Ａの配線パターンの外縁を越えた位置に外縁を有している。すなわち、第３インダクタ１２Ａの第３配線パターンの上層には、ＩＣチップ６０が存在するように構成する。これにより、封止樹脂６２の誘電率約４と比べて高い誘電率を有するＩＣチップ６０が、第３インダクタ１２Ａの配線パターンを覆うために、第３インダクタ１２Ａからの電磁界の漏れをＩＣチップ６０において吸収し、閉じ込めることが可能となる。また第１実施例と同様に、第２実施例においても配線層数を１層削減することができるため、ＩＣパッケージ１Ａの製造工程が容易になるとともに、ＩＣパッケージ１Ａの薄型化を実現することが可能となる。また、第３インダクタ１２Ａの配線パターンとＩＣチップ６０が積層構造となるため、第３インダクタ１２Ａの配線パターンとＩＣチップ６０を平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型化することも可能となる。 The IC chip 60 has an outer edge at a position beyond the outer edge of the wiring pattern of the third inductor 12A in the wiring layer 110A. That is, the IC chip 60 is configured to be present above the third wiring pattern of the third inductor 12A. As a result, the IC chip 60 having a dielectric constant higher than the dielectric constant of about 4 of the sealing resin 62 covers the wiring pattern of the third inductor 12A, so that leakage of the electromagnetic field from the third inductor 12A is prevented. It is possible to absorb and confine at 60. Similarly to the first embodiment, since the number of wiring layers can be reduced by one in the second embodiment, the manufacturing process of the IC package 1A becomes easy and the IC package 1A can be made thinner. Is possible. Further, since the wiring pattern of the third inductor 12A and the IC chip 60 have a laminated structure, the area of the IC package can be reduced as compared with the case where the wiring pattern of the third inductor 12A and the IC chip 60 are arranged in different areas in a plane. It is also possible to reduce the size.

第２実施例においては、導体パターン５０は、第３インダクタ１２Ａの第３配線パターンの外縁を越えた位置に外縁をもち、ミアンダ形状のコイルパターンは、ボードに実装される側の面が導体パターン５０で全面被覆されるため、コイルパターンからの電磁界の漏洩を遮蔽することができる。これにより、ＩＣパッケージ１Ａの外部に漏洩する電磁界を低減でき、また逆に外部から受ける電磁界の影響を低減できる。 In the second embodiment, the conductor pattern 50 has an outer edge at a position beyond the outer edge of the third wiring pattern of the third inductor 12A. The meander-shaped coil pattern has a conductor pattern on the surface mounted on the board. Since the entire surface is covered with 50, leakage of the electromagnetic field from the coil pattern can be shielded. Thereby, the electromagnetic field leaking outside the IC package 1A can be reduced, and conversely, the influence of the electromagnetic field received from the outside can be reduced.

図１０は、コイルパターン上にＩＣチップを搭載したときの電磁界漏洩のシミュレーション結果を示す図である。図１０（ａ）は、ＩＣチップ６０を搭載しない場合の電解分布を示し、図１０（ｂ）は、ＩＣチップ６０を搭載した場合の電解分布を示す。このシミュレーション結果により、ＩＣチップ６０を搭載した方が、電磁界の漏洩を遮蔽する効果が大きいことが分かる。 FIG. 10 is a diagram showing a simulation result of electromagnetic field leakage when an IC chip is mounted on a coil pattern. FIG. 10A shows the electrolysis distribution when the IC chip 60 is not mounted, and FIG. 10B shows the electrolysis distribution when the IC chip 60 is mounted. From this simulation result, it is understood that the effect of shielding leakage of the electromagnetic field is larger when the IC chip 60 is mounted.

（第３実施形態）
図１１および図１２は、第３実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。図１１の断面構造は、図３におけるＡ−Ａ断面に相当し、図１２の断面構造は、図３におけるＢ−Ｂ断面に相当する。第１実施例と異なる箇所は、ＩＣチップ６０が、ＩＣチップ６０Ｂと、ＩＣチップ６０Ｂの外縁の内側に位置するＩＣチップ６０Ａの２つ回路素子から構成されるようになったことである。それ以外については、第１実施例と同様である。 (Third embodiment)
11 and 12 show a cross-sectional structure of an IC package (circuit device) in the third embodiment. 11 corresponds to the AA cross section in FIG. 3, and the cross sectional structure in FIG. 12 corresponds to the BB cross section in FIG. The difference from the first embodiment is that the IC chip 60 is composed of two circuit elements, an IC chip 60B and an IC chip 60A located inside the outer edge of the IC chip 60B. The rest is the same as in the first embodiment.

第３実施例のＩＣパッケージ（回路装置）１Ｂは、上層から、封止樹脂６２、ＩＣチップ６０Ａ、ダイアタッチシート６４Ａ、ＩＣチップ６０Ｂ、ダイアタッチシート６４Ｂ、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８を有して構成される。尚、ＩＣチップ６０Ａは、ＩＣチップ６０Ｂ上に非導電性のダイアタッチシート（接着層）６４Ａが接着され、ダイアタッチシート６４Ａ上にＩＣチップ６０Ａが固定されている。また、ＩＣチップ６０ＡとＩＣチップ６０Ｂは、例えば、ワイヤボンディングなどの金属配線（図示せず）によって、配線層１１０との間または相互のＩＣチップ間で電気的に接続されている。 The IC package (circuit device) 1B of the third embodiment includes, from the upper layer, a sealing resin 62, an IC chip 60A, a die attach sheet 64A, an IC chip 60B, a die attach sheet 64B, a coating layer (protective layer) 112, and a wiring layer. 110, a dielectric layer 115, a first conductor layer 120, and a coating layer 118. In the IC chip 60A, a non-conductive die attach sheet (adhesive layer) 64A is adhered on the IC chip 60B, and the IC chip 60A is fixed on the die attach sheet 64A. Further, the IC chip 60A and the IC chip 60B are electrically connected to the wiring layer 110 or between the mutual IC chips, for example, by metal wiring (not shown) such as wire bonding.

ＩＣチップ６０ＡおよびＩＣチップ６０Ｂの外周は、いずれも配線層１１０における第１インダクタ１２および第２インダクタ１４の配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２および第２インダクタ１４の配線パターンの上層には、ＩＣチップ６０ＡおよびＩＣチップ６０Ｂが存在するように構成される。これにより、第１インダクタ１２および第２インダクタ１４の配線パターンからの電磁界がＩＣチップ６０Ｂを通過したとしても、ＩＣチップ６０Ａがさらに配線パターンを覆っているので、ＩＣチップ６０Ｂのみの場合に比べ、配線パターンから発生する電磁界の漏洩をさらに効果的に低減できる。また、配線パターンと２つのＩＣチップ６０Ａ，６０Ｂが積層構造（重畳構造）となるため、第１インダクタ１２および第２インダクタ１４の配線パターンと２つのＩＣチップ６０Ａ，６０Ｂを平面的に見て異なる領域に配置していた場合に比べて、ＩＣパッケージ（回路装置）１Ｂの面積をさらに小型化することが可能となる。 The outer periphery of each of the IC chip 60A and the IC chip 60B is set wider than the outer peripheral frame of the wiring pattern of the first inductor 12 and the second inductor 14 in the wiring layer 110. That is, the IC chip 60 A and the IC chip 60 B are formed on the upper layer of the wiring pattern of the first inductor 12 and the second inductor 14. Thereby, even if the electromagnetic field from the wiring pattern of the first inductor 12 and the second inductor 14 passes through the IC chip 60B, the IC chip 60A further covers the wiring pattern, so that compared with the case of only the IC chip 60B. The leakage of the electromagnetic field generated from the wiring pattern can be further effectively reduced. Further, since the wiring pattern and the two IC chips 60A and 60B have a laminated structure (overlapping structure), the wiring pattern of the first inductor 12 and the second inductor 14 and the two IC chips 60A and 60B are different in plan view. The area of the IC package (circuit device) 1B can be further reduced as compared with the case where it is arranged in the region.

なお、ＩＣチップ６０ＡおよびＩＣチップ６０Ｂは、ＩＣチップ６０と同様、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子、あるいはＡｌ_２Ｏ_３基板の上に受動回路素子を形成した受動素子であり、ＩＣチップの大部分が基板材料で占めるため、ＩＣチップの誘電率は基板材料とほぼ同じ１２〜１３程度となる。 The IC chip 60A and the IC chip 60B are similar to the IC chip 60 in that a semiconductor element represented by an LSI chip, particularly a semiconductor element in which an element is formed on a silicon substrate, SiGe substrate or GaAs substrate, or Al ₂ O ₃ A passive element in which a passive circuit element is formed on a substrate. Since most of the IC chip is occupied by the substrate material, the dielectric constant of the IC chip is about 12 to 13 which is substantially the same as that of the substrate material.

（第４実施形態）
図１３は、第４実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。ＩＣパッケージ１は、上層から、封止樹脂６２、ＩＣチップ６０、ダイアタッチシート６４、コーティング層（保護層）１１２、配線層１１０、誘電体層１１５、第１導体層１２０、コーティング層１１８、ダイアタッチシート１６４、ＩＣチップ１６０、ダイアタッチシート１６６、誘電体層２１５を有して構成される。第４実施例では、誘電体層１１５はインタポーザとして機能する。図１３において、封止樹脂６２からコーティング層１１８までの構成は、後述するように第１導体層１２０においてブリッジ線路の周囲の導体パターン５０がなくなった点を除いて、図５と同様である。以下、異なるところを中心に説明する。 (Fourth embodiment)
FIG. 13 shows a sectional structure of an IC package (circuit device) in the fourth embodiment. This cross-sectional structure corresponds to the BB cross section in FIG. The IC package 1 includes a sealing resin 62, an IC chip 60, a die attach sheet 64, a coating layer (protective layer) 112, a wiring layer 110, a dielectric layer 115, a first conductor layer 120, a coating layer 118, a diamond, from the upper layer. A touch sheet 164, an IC chip 160, a die attach sheet 166, and a dielectric layer 215 are included. In the fourth embodiment, the dielectric layer 115 functions as an interposer. 13, the configuration from the sealing resin 62 to the coating layer 118 is the same as that in FIG. 5 except that the conductor pattern 50 around the bridge line is eliminated in the first conductor layer 120 as described later. Hereinafter, the description will focus on the differences.

誘電体層２１５上にダイアタッチシート１６６が接着される。ダイアタッチシート１６６上にＩＣチップ１６０が固定される。ＩＣチップ１６０上にさらにダイアタッチシート１６４が接着される。ダイアタッチシート１６４上に、上述のＩＣチップ６０からコーティング層１１８までの構成が接着される。また、図示は省略したが、ＩＣチップ６０およびＩＣチップ１６０は、たとえば、ワイヤボンディングなどによって、配線層１１０との間または相互のＩＣチップ間で電気的に接続される。また、誘電体層２１５は、誘電体層１１５と同様に、片面あるいは両面において配線層や導体層を有してしてもよいが、図１３ではそれらを省略している。 A die attach sheet 166 is adhered on the dielectric layer 215. The IC chip 160 is fixed on the die attach sheet 166. A die attach sheet 164 is further bonded onto the IC chip 160. On the die attach sheet 164, the components from the IC chip 60 to the coating layer 118 are adhered. Although not shown, the IC chip 60 and the IC chip 160 are electrically connected to the wiring layer 110 or between the IC chips by, for example, wire bonding. Further, the dielectric layer 215 may have a wiring layer or a conductor layer on one side or both sides similarly to the dielectric layer 115, but these are omitted in FIG.

ＩＣチップ１６０は、配線層１１０における第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有している。したがって、本第４実施例において、ＩＣチップ１６０の外周は、第１配線パターンおよび第２配線パターンの外周枠より広く設定される。すなわち、第１インダクタ１２の第１配線パターンの下層には、ＩＣチップ１６０が存在するように構成する。これにより、第１インダクタ１２および第２インダクタ１４の配線パターンの下層は、ＩＣチップ１６０にて覆われる。また、既述のように、第１インダクタ１２および第２インダクタ１４の配線パターンの上層は、ＩＣチップ６０にて覆われる。 The IC chip 160 has an outer edge at a position beyond the outer edge of the wiring pattern of the first inductor 12 and the second inductor 14 in the wiring layer 110. Therefore, in the fourth embodiment, the outer periphery of the IC chip 160 is set wider than the outer peripheral frame of the first wiring pattern and the second wiring pattern. That is, the IC chip 160 is configured to be present below the first wiring pattern of the first inductor 12. Thereby, the lower layer of the wiring pattern of the first inductor 12 and the second inductor 14 is covered with the IC chip 160. Further, as described above, the upper layers of the wiring patterns of the first inductor 12 and the second inductor 14 are covered with the IC chip 60.

第４実施例のＩＣパッケージ１によれば、ＩＣチップ６０により第１インダクタ１２および第２インダクタ１４から上側への電磁界の漏れが抑制され、ＩＣチップ１６０により第１インダクタ１２および第２インダクタ１４から下側への電磁界の漏れを抑制される。したがって、第１インダクタ１２および第２インダクタ１４から下側への電磁界の漏れを抑制するための導体パターン５０を設ける必要がなくなり、ＩＣパッケージの製造工程が容易になる。また、第１インダクタ１２および第２インダクタ１４の配線パターンとＩＣチップ６０およびＩＣチップ１６０が積層構造となるため、それらを平面的に異なる領域に配置した場合に比べて、ＩＣパッケージの面積を小型にできる。また、ＩＣチップ６０およびＩＣチップ１６０の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第１インダクタ１２および第２インダクタ１４からの電磁界の漏れを遮蔽することが可能となり、ＩＣチップ６０およびＩＣチップ１６０において電磁界の漏洩がより効果的に抑制される。 According to the IC package 1 of the fourth embodiment, leakage of the electromagnetic field from the first inductor 12 and the second inductor 14 to the upper side is suppressed by the IC chip 60, and the first inductor 12 and the second inductor 14 are suppressed by the IC chip 160. The leakage of the electromagnetic field from the bottom to the bottom is suppressed. Therefore, it is not necessary to provide the conductor pattern 50 for suppressing the leakage of the electromagnetic field from the first inductor 12 and the second inductor 14 to the lower side, and the manufacturing process of the IC package is facilitated. In addition, since the wiring pattern of the first inductor 12 and the second inductor 14 and the IC chip 60 and the IC chip 160 have a laminated structure, the area of the IC package can be reduced as compared with the case where they are arranged in different areas on a plane. Can be. Further, when the lower surface of the IC chip 60 and the IC chip 160, that is, the back surface is a ground layer, leakage of electromagnetic fields from the first inductor 12 and the second inductor 14 can be shielded also in the ground layer. Thus, leakage of the electromagnetic field in the IC chip 60 and the IC chip 160 is more effectively suppressed.

（第５実施形態）
図１４は、第５実施例におけるＩＣパッケージ（回路装置）の断面構造を示す。この断面構造は、図３におけるＢ−Ｂ断面に相当する。図１４において、図１３と異なるところは主に、コイルパターンがスパイラル形状からミアンダ形状になった点、２つのミアンダ形状のコイルパターンの一方が配線層１１０に設けられ、他方が第１導体層１２０に設けられている点である。以下、異なるところを中心に説明する。 (Fifth embodiment)
FIG. 14 shows a cross-sectional structure of an IC package (circuit device) in the fifth embodiment. This cross-sectional structure corresponds to the BB cross section in FIG. 14 differs from FIG. 13 mainly in that the coil pattern is changed from a spiral shape to a meander shape, one of the two meander-shaped coil patterns is provided on the wiring layer 110, and the other is the first conductor layer 120. It is a point provided in. Hereinafter, the description will focus on the differences.

配線層１１０には、ミアンダ形状のコイルパターンの第３インダクタ１２Ａが形成されている。第１導体層１２０には、ミアンダ形状のコイルパターンの第４インダクタ１４Ａが形成されている。図１３で述べたように、コイルパターンから下側への電磁界の漏れは、ＩＣチップ１６０により抑制されるため、第１導体層１２０において導体パターン５０を設ける必要がない。したがって、第１導体層１２０において第４インダクタ１４Ａを形成することができ、第３インダクタ１２Ａおよび第４インダクタ１４Ａの双方を配線層１１０に形成する場合と比較して、さらにＩＣパッケージの面積を小型にできる。 In the wiring layer 110, a third inductor 12A having a meander-shaped coil pattern is formed. On the first conductor layer 120, a fourth inductor 14A having a meander-shaped coil pattern is formed. As described with reference to FIG. 13, leakage of the electromagnetic field from the coil pattern to the lower side is suppressed by the IC chip 160, so that it is not necessary to provide the conductor pattern 50 in the first conductor layer 120. Therefore, the fourth inductor 14A can be formed in the first conductor layer 120, and the area of the IC package can be further reduced as compared with the case where both the third inductor 12A and the fourth inductor 14A are formed in the wiring layer 110. Can be.

以上、本発明の各実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 In the above, it demonstrated based on each Example of this invention. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to the combination of each component and each processing process, and such modifications are also within the scope of the present invention. .

特に実施例１においては、ＦＭチューナ用のＩＣパッケージ（回路装置）１について説明したが、本発明のＩＣパッケージ１は、他の用途に利用してもよい。例えば、本発明の
ＩＣパッケージ１は、ＴＶチューナ用に利用することも可能であり、また無線タグに利用することも可能である。ＩＣパッケージ１を構成する回路基板１００上には、ＩＣチップだけでなく、受動部品などが搭載されていてもよい。実施例では２つの配線層を有する２層構造の回路基板１００について説明したが、回路基板１００は、３つ以上の配線層を有する積層構造を有して構成されることも可能である。また回路基板１００はパッケージＩＣの基礎となるだけでなく、モジュールやサブボードなどを構成してもよい。 In particular, in the first embodiment, the FM tuner IC package (circuit device) 1 has been described. However, the IC package 1 of the present invention may be used for other purposes. For example, the IC package 1 of the present invention can be used for a TV tuner, and can also be used for a wireless tag. On the circuit board 100 constituting the IC package 1, not only the IC chip but also passive components may be mounted. In the embodiment, the circuit board 100 having a two-layer structure having two wiring layers has been described. However, the circuit board 100 may be configured to have a laminated structure having three or more wiring layers. Further, the circuit board 100 is not only the basis of the package IC, but may be a module, a sub board, or the like.

実施例では、発振回路１０の高周波発振用のトランジスタとして、ＭＯＳトランジスタを使用する例を説明したが、発振回路１０の高周波発振用のトランジスタとしては、バイポーラトランジスタを使用することもできる。また、ブリッジ線路３０は、各図に示されるような第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９を結ぶ直線状の最短配線には限定されない。ブリッジ線路３０は、折れ線状あるいは曲線状の配線であってもよい。この場合、回路設計の自由度が増す。また、第１接点３６および第２接点３８、あるいは第１接点３６、第２接点３８および第３接点３９の縦方向の位置は、各図に示したように一致する場合には限定されない。これらの縦方向の位置は、オフセットしてもよい（ずれていてもよい）。この場合、回路設計の自由度が増す。このことは、特に図７および図８のように第１インダクタ１２および第２インダクタ１４を長方形形状とした場合に顕著にいえる。 In the embodiment, an example in which a MOS transistor is used as the high-frequency oscillation transistor of the oscillation circuit 10 has been described. However, a bipolar transistor can be used as the high-frequency oscillation transistor of the oscillation circuit 10. Further, the bridge line 30 is not limited to the first short contact 36 and the second contact 38 as shown in each drawing, or the straight shortest wiring connecting the first contact 36, the second contact 38 and the third contact 39. . The bridge line 30 may be a polygonal line or a curved line. In this case, the degree of freedom in circuit design increases. Further, the vertical positions of the first contact 36 and the second contact 38, or the first contact 36, the second contact 38, and the third contact 39 are not limited to the case where they coincide as shown in the drawings. These vertical positions may be offset (may be shifted). In this case, the degree of freedom in circuit design increases. This is particularly true when the first inductor 12 and the second inductor 14 are rectangular as shown in FIGS.

また、スパイラル状に形成された第１配線パターンおよび第２配線パターンは、各図に示されるような方形の形状に限定されない。これらの配線パターンは、円状、楕円状あるいは任意の多角形の形状であってもよい。この場合、回路設計の自由度が増す。また、回路基板１００には第１インダクタ１２および第２インダクタ１４の２つのコイルパターンが形成されている場合について説明したが、配線層１１０においては他の所定の配線パターンが形成されていてもよい。この場合であっても、誘電体層１１５には、所定の配線パターンが電気的に接続するビアが形成され、第１導体層１２０には、ビアに接続するブリッジ線路３０と、配線層１１０における配線パターンの外縁を越えた位置に外縁をもつ導体パターン５０が形成される。これにより、配線パターンから第１導体層１２０の下方に漏洩する電界量を低減できる。また、ブリッジ線路３０がコプレナー線路として機能することで、ブリッジ線路３０からの電磁界の漏洩量も低減することが可能となる。 Further, the first wiring pattern and the second wiring pattern formed in a spiral shape are not limited to a square shape as shown in each drawing. These wiring patterns may be circular, elliptical, or any polygonal shape. In this case, the degree of freedom in circuit design increases. Further, the case where two coil patterns of the first inductor 12 and the second inductor 14 are formed on the circuit board 100 has been described, but other predetermined wiring patterns may be formed on the wiring layer 110. . Even in this case, the dielectric layer 115 is formed with vias to which a predetermined wiring pattern is electrically connected, and the first conductor layer 120 has the bridge line 30 connected to the vias and the wiring layer 110. A conductor pattern 50 having an outer edge is formed at a position beyond the outer edge of the wiring pattern. Thereby, the amount of electric field leaking from the wiring pattern to the lower side of the first conductor layer 120 can be reduced. In addition, since the bridge line 30 functions as a coplanar line, the amount of electromagnetic field leakage from the bridge line 30 can also be reduced.

また、実施例では、ＩＣチップ６０をワイヤボンディングなどによって配線層１１０と電気的に接続する場合を説明したが、ＩＣチップ６０と配線層１１０とを電気的に接続する方法はこれに限定されない。たとえば、ＩＣチップ６０を配線層１１０にフリップチップ実装してもよい。この場合、ＩＣパッケージ１の軽量化を図ることができる。また、ＩＣパッケージ１の設計の自由度が増す。 In the embodiment, the case where the IC chip 60 is electrically connected to the wiring layer 110 by wire bonding or the like has been described. However, the method of electrically connecting the IC chip 60 and the wiring layer 110 is not limited to this. For example, the IC chip 60 may be flip-chip mounted on the wiring layer 110. In this case, the IC package 1 can be reduced in weight. Further, the degree of freedom in designing the IC package 1 is increased.

また、実施例３においては、ＩＣチップが２つとも配線層１１０における配線パターンの外縁を越えた位置に外縁を有している場合を説明したが、一方のＩＣチップが、配線層１１０における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、もう一方のＩＣチップが、配線層１１０における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、２つのＩＣチップを重畳して備える回路装置全体１Ｂでは、発生した電磁界が上方に漏れる量をより低減することが可能となる。また、実施例４において、ＩＣチップ１６０が、第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有する場合を説明したが、ＩＣチップ１６０が第１インダクタ１２および第２インダクタ１４の配線パターンの外縁を越えた位置に外縁を有していない場合であっても、電磁界が下方に漏れる量を低減できる。 In the third embodiment, the case where both of the IC chips have the outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer 110 has been described. In addition to reducing the amount of leakage of the generated electromagnetic field upward, the other IC chip corresponds to the portion covering the wiring pattern in the wiring layer 110, having an outer edge at a position beyond the outer edge of the pattern, Since the amount of the generated electromagnetic field leaks upward is reduced, in the entire circuit device 1B provided with two IC chips superimposed, the amount of the generated electromagnetic field leaks upward can be further reduced. In the fourth embodiment, the case where the IC chip 160 has the outer edge at a position beyond the outer edge of the wiring pattern of the first inductor 12 and the second inductor 14 has been described. However, the IC chip 160 includes the first inductor 12 and the first inductor 12. Even when the outer edge of the wiring pattern of the two inductors 14 does not have an outer edge, the amount of electromagnetic field leaking downward can be reduced.

さらに、実施例３においては、ＩＣチップ２つが重畳する場合について説明したが、ＩＣチップは３つ以上であっても、その中の少なくとも１つのＩＣチップが配線層１１０における配線パターンの外縁を越えた位置に外縁を有していればよい。 Furthermore, in the third embodiment, the case where two IC chips are overlapped has been described, but even if there are three or more IC chips, at least one of the IC chips exceeds the outer edge of the wiring pattern in the wiring layer 110. It is only necessary to have an outer edge at a certain position.

さらに、各実施例においては、コイルパターンを備える回路装置の両側（上側、下側）への電磁界の漏洩を同時に遮蔽もしくは抑制する場合について説明したが、コイルパターンを備える回路装置の上側にＩＣチップ６０を配置すれば、少なくとも上側への電磁界の漏洩を抑制することができる。さらに、各実施例においては、コイルパターンの全面を覆うようにＩＣチップ６０を配置した場合について説明したが、コイルパターンの一部を覆うようにＩＣチップ６０を配置した場合でも、少なくともＩＣチップ６０によって覆われた部分では、コイルパターンからの電磁界の漏洩を抑制することができることはいうまでもない。 Furthermore, in each of the embodiments, a case has been described where electromagnetic field leakage to both sides (upper and lower sides) of a circuit device including a coil pattern is simultaneously shielded or suppressed. If the chip 60 is disposed, at least leakage of the electromagnetic field to the upper side can be suppressed. Furthermore, in each embodiment, the case where the IC chip 60 is disposed so as to cover the entire surface of the coil pattern has been described. However, even when the IC chip 60 is disposed so as to cover a part of the coil pattern, at least the IC chip 60 is described. Needless to say, leakage of the electromagnetic field from the coil pattern can be suppressed in the portion covered with.

本発明の第１実施例に係るＦＭチューナ装置の回路図である。1 is a circuit diagram of an FM tuner device according to a first embodiment of the present invention. 本発明の第１実施例に係る回路基板における配線層と第１導体層の関係を概念的に示す図である。It is a figure which shows notionally the relationship between the wiring layer in the circuit board based on 1st Example of this invention, and a 1st conductor layer. 本発明の第１実施例に係る回路基板における第１インダクタ、第２インダクタ、及びブリッジ線路の関係を概念的に示す図である。It is a figure which shows notionally the relationship between the 1st inductor in the circuit board based on 1st Example of this invention, a 2nd inductor, and a bridge line. 本発明の第１実施例に係るＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package which concerns on 1st Example of this invention. 本発明の第１実施例に係るＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package which concerns on 1st Example of this invention. 図２に示した配線層と第１導体層の関係の別の例を示す図である。FIG. 4 is a diagram showing another example of the relationship between the wiring layer and the first conductor layer shown in FIG. 2. 図２に示した配線層と第１導体層の関係のさらに別の例を示す図である。It is a figure which shows another example of the relationship between the wiring layer shown in FIG. 2, and a 1st conductor layer. 図７に示した配線層と第１導体層の関係の別の例を示す図である。It is a figure which shows another example of the relationship between the wiring layer shown in FIG. 7, and a 1st conductor layer. 本発明の第２実施例に係るＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package which concerns on 2nd Example of this invention. コイルパターン上にＩＣチップを搭載したときの電磁界漏洩のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the electromagnetic field leakage when mounting an IC chip on a coil pattern. 本発明の第３実施例に係るＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package which concerns on 3rd Example of this invention. 本発明の第３実施例に係るＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package which concerns on 3rd Example of this invention. 第４実施例におけるＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package in 4th Example. 第５実施例におけるＩＣパッケージの断面構造を示す図である。It is a figure which shows the cross-section of the IC package in 5th Example.

Explanation of symbols

１ＩＣパッケージ（回路装置）
１０発振回路
１２第１インダクタ
１４第２インダクタ
３０ブリッジ線路
３２第１端部
３４第２端部
５０導体パターン
６０ＩＣチップ（回路素子）
６２封止樹脂
６４ダイアタッチシート（接着層）
７０第１ビア
７２第２ビア
１００回路基板
１１０配線層
１１２保護層
１１５誘電体層
１２０第１導体層 1 IC package (circuit equipment)
DESCRIPTION OF SYMBOLS 10 Oscillation circuit 12 1st inductor 14 2nd inductor 30 Bridge line 32 1st edge part 34 2nd edge part 50 Conductor pattern 60 IC chip (circuit element)
62 Sealing resin 64 Die attach sheet (adhesive layer)
70 First via 72 Second via 100 Circuit board 110 Wiring layer 112 Protective layer 115 Dielectric layer 120 First conductor layer

Claims

A dielectric layer;
A wiring layer provided on one surface of the dielectric layer and having a wiring pattern formed in a coil shape;
A circuit element provided at a position where the wiring pattern is superimposed, and having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer;
A circuit device comprising:

The circuit device according to claim 1, further comprising a protective layer covering the wiring layer, wherein the circuit element is provided to the protective layer via a non-conductive adhesive layer.

The circuit device according to claim 1, further comprising another circuit element provided at a position facing the wiring pattern through the dielectric layer on the other surface of the dielectric layer. .

Another wiring layer provided on the other surface of the dielectric layer and having a wiring pattern formed in a coil shape;
Another circuit element provided at a position overlapping the wiring pattern in the other wiring layer, and having an outer edge at a position beyond the outer edge of the wiring pattern in the other wiring layer;
The circuit device according to claim 1, further comprising:

The first conductor layer having a conductor pattern provided on the other surface of the dielectric layer and having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer. The circuit device described.

The circuit device according to claim 1, further comprising a sealing resin that seals the circuit element.

The circuit element is:
A first circuit element provided at a position where the wiring pattern is superimposed and having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and a second circuit element having an outer edge at an arbitrary position are superimposed. The circuit device according to claim 1, wherein the circuit device is configured as described above.