JP2007043871A - Constant-current circuit - Google Patents

Constant-current circuit Download PDF

Info

Publication number
JP2007043871A
JP2007043871A JP2005228094A JP2005228094A JP2007043871A JP 2007043871 A JP2007043871 A JP 2007043871A JP 2005228094 A JP2005228094 A JP 2005228094A JP 2005228094 A JP2005228094 A JP 2005228094A JP 2007043871 A JP2007043871 A JP 2007043871A
Authority
JP
Japan
Prior art keywords
circuit
current
cell
voltage
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005228094A
Other languages
Japanese (ja)
Other versions
JP4297098B2 (en
Inventor
Satoshi Sofue
祖父江  聡
Tomohisa Yamamoto
智久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005228094A priority Critical patent/JP4297098B2/en
Priority to US11/498,069 priority patent/US7498868B2/en
Priority to DE102006036834A priority patent/DE102006036834A1/en
Publication of JP2007043871A publication Critical patent/JP2007043871A/en
Priority to US12/213,710 priority patent/US7551003B2/en
Application granted granted Critical
Publication of JP4297098B2 publication Critical patent/JP4297098B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To supply a constant-current to circuits provided to each cell of a battery pack with a smaller circuit scale than before. <P>SOLUTION: A reference voltage VBG of a band-gap reference 18 is converted into a constant current by a voltage-current conversion circuit 19. This constant current is made to return at a current mirror circuit 20, flows into a current mirror circuit 17, and is outputted to a reference voltage generating circuit 13, inside an overcharge detection circuit 12 of cells BC5-BC8 via transistors Q17-Q20. The constant current, outputted from the transistor Q21, is made to return at a current mirror circuit 21, flows into a current mirror circuit 16, and is outputted to the reference voltage generating circuit 13 that is inside the overcharge detection circuit 12 of cells BC1-BC4 via transistors Q12-Q15. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数の二次電池のセルが直列に接続されて構成される組電池について各セルごとに設けられた回路に対し定電流を供給する定電流回路に関する。   The present invention relates to a constant current circuit that supplies a constant current to a circuit provided for each cell in an assembled battery configured by connecting a plurality of secondary battery cells in series.

電気自動車(EV)やハイブリッド電気自動車(HV)のバッテリとして用いられる組電池は、100V〜400V程度の高い電圧が必要となるため、多数の二次電池(セル)が直列接続された構成を備えている。例えば300Vの組電池の場合、鉛電池(約2V/セル)では150セル、ニッケル水素電池(1.2V/セル)では250セル、リチウムイオン電池(3.6V/セル)では80セルが直列接続されている。   An assembled battery used as a battery of an electric vehicle (EV) or a hybrid electric vehicle (HV) requires a high voltage of about 100V to 400V, and thus has a configuration in which a large number of secondary batteries (cells) are connected in series. ing. For example, in the case of a 300V battery pack, 150 cells are connected in series for a lead battery (about 2V / cell), 250 cells are connected for a nickel metal hydride battery (1.2V / cell), and 80 cells are connected in series for a lithium ion battery (3.6V / cell). Has been.

二次電池特にリチウムイオン電池は過充電や過放電に弱いので、定められた制限電圧範囲内で使用しないと著しく容量が減少したり発熱する虞がある。そのため、組電池を使用する際には、組電池の電圧が所定の上限電圧と下限電圧とで定まる電圧範囲内となるように定電圧充電制御を行っている。また、組電池では、セルごとの容量の個体差や自己放電特性の差等によって各セルの充電状態(SOC:State Of Charge)ひいては各セルの電圧がばらつくので、端子間電圧の均等化制御も行っている(特許文献1、2参照)。
特開平2004−080909号公報(図2) 特開平2004−248348号公報
Secondary batteries, particularly lithium-ion batteries, are vulnerable to overcharge and overdischarge, and if not used within the specified limit voltage range, there is a risk that the capacity will be significantly reduced or heat will be generated. Therefore, when using an assembled battery, constant voltage charge control is performed so that the voltage of the assembled battery is within a voltage range determined by a predetermined upper limit voltage and a lower limit voltage. In the assembled battery, the state of charge (SOC) and thus the voltage of each cell varies due to individual differences in capacity and self-discharge characteristics of each cell. (See Patent Documents 1 and 2).
Japanese Patent Laid-Open No. 2004-080909 (FIG. 2) Japanese Patent Laid-Open No. 2004-248348

図2は、組電池の過充電検出回路の概略的な構成を示している。組電池1には、セルBC1のプラス側端子T1、セルBC2のプラス側端子(セルBC1のマイナス側端子)T2、…、セルBC8のプラス側端子(セルBC7のマイナス側端子)T8およびセルBC8のマイナス側端子TGが設けられている。セルBC1の過充電検出回路2は、端子T1に繋がる電圧ラインLN1と端子T2に繋がる電圧ラインLN2との間に形成されており、抵抗R1とR2との直列回路からなる電圧検出回路3、定電流回路4とトリミング抵抗R3とからなる基準電圧生成回路5、および検出したセル電圧と基準電圧とを比較するコンパレータ6から構成されている。他のセルBC2〜BC8の過充電検出回路2も同様に構成されている。   FIG. 2 shows a schematic configuration of the overcharge detection circuit of the assembled battery. The assembled battery 1 includes a positive terminal T1 of the cell BC1, a positive terminal of the cell BC2 (a negative terminal of the cell BC1) T2,..., A positive terminal of the cell BC8 (a negative terminal of the cell BC7) T8 and a cell BC8. Negative side terminal TG is provided. The overcharge detection circuit 2 of the cell BC1 is formed between a voltage line LN1 connected to the terminal T1 and a voltage line LN2 connected to the terminal T2, and includes a voltage detection circuit 3 including a series circuit of resistors R1 and R2, It comprises a reference voltage generation circuit 5 comprising a current circuit 4 and a trimming resistor R3, and a comparator 6 that compares the detected cell voltage with the reference voltage. The overcharge detection circuits 2 of the other cells BC2 to BC8 are similarly configured.

しかし、このような構成では、セルBC1〜BC8ごとに定電流回路4が必要となる。高精度の定電流回路4は、バンドギャップリファレンスで生成される基準電圧を利用して定電流を作る場合が多い。その結果、各セルBC1〜BC8の過充電検出回路2ごとにバンドギャップリファレンスが必要となり、ICとして構成する場合のチップ面積が増大してコスト高を招く。   However, in such a configuration, the constant current circuit 4 is required for each of the cells BC1 to BC8. The high-accuracy constant current circuit 4 often generates a constant current using a reference voltage generated by a bandgap reference. As a result, a band gap reference is required for each of the overcharge detection circuits 2 of the cells BC1 to BC8, and the chip area when configured as an IC increases, resulting in high costs.

本発明は上記事情に鑑みてなされたもので、その目的は、組電池の各セルごとに設けられた回路に対して、従来よりも小さい回路規模で定電流を供給することができる定電流回路を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is a constant current circuit capable of supplying a constant current to a circuit provided for each cell of an assembled battery with a circuit scale smaller than that of the prior art. Is to provide.

請求項1に記載した手段によれば、組電池を構成する各セルごとに設けられた回路に対し定電流が供給される。すなわち、基準となる定電流を出力する基準電流出力回路が共通に設けられており、その基準電流出力回路の出力電流がカレントミラー回路を介して上記各回路に対し出力される。このカレントミラー回路では、基準電流出力回路の出力電流が流れ込む電流入力トランジスタのエミッタと上記各回路に対応してそれぞれ設けられた電流出力トランジスタのエミッタとが、何れかのセルの一端子に繋がる電圧ラインに共通に接続されている。   According to the means described in claim 1, a constant current is supplied to the circuit provided for each cell constituting the assembled battery. That is, a reference current output circuit that outputs a constant current as a reference is provided in common, and an output current of the reference current output circuit is output to each of the circuits via a current mirror circuit. In this current mirror circuit, the voltage at which the emitter of the current input transistor into which the output current of the reference current output circuit flows and the emitter of the current output transistor provided corresponding to each of the above circuits is connected to one terminal of any cell. Commonly connected to the line.

このようにカレントミラー回路を形成し、共通に設けた基準電流出力回路の出力電流を折り返して上記各回路に出力する構成により、各回路ごと(各セルごと)に基準電流出力回路を設ける必要がなくなり、従来よりも格段に小さい回路規模で各回路に定電流を供給することができる。また、ICとして構成する場合には、定電流回路が形成されるチップ面積を小さくできるので、コストを大幅に低減することができる。   Thus, it is necessary to provide a reference current output circuit for each circuit (each cell) by forming the current mirror circuit and returning the output current of the reference current output circuit provided in common to each circuit described above. Thus, a constant current can be supplied to each circuit with a circuit scale that is significantly smaller than that of the prior art. Further, in the case of being configured as an IC, the chip area on which the constant current circuit is formed can be reduced, so that the cost can be greatly reduced.

請求項2に記載した手段によれば、セルおよびそのセルごとに設けられた回路をnグループ(n≧2)に分け、その各グループごとに上記カレントミラー回路が設けられている。そして、電流伝達回路は、基準電流出力回路の出力電流を各グループに設けたカレントミラー回路に流すので、グループごとに基準電流出力回路を設ける必要がなく、従来構成に比べ回路規模をより一層小さくすることができる。   According to the means described in claim 2, the cell and the circuit provided for each cell are divided into n groups (n ≧ 2), and the current mirror circuit is provided for each group. Since the current transfer circuit passes the output current of the reference current output circuit to the current mirror circuit provided in each group, there is no need to provide a reference current output circuit for each group, and the circuit scale is further reduced compared to the conventional configuration. can do.

請求項3に記載した手段によれば、二次電池を構成するセルおよびそのセルごとに設けられた回路を二次電池の低電位側から順にnグループに分け、その各グループごとに当該グループにおいて最も低電位側に位置するセルの低電位側端子を共通の電圧ラインとしてカレントミラー回路を設けたので、電流出力トランジスタに印加される電圧の最大値を、各グループを構成するセルの全加算電圧以下に抑えることができる。   According to the means described in claim 3, the cells constituting the secondary battery and the circuit provided for each cell are divided into n groups in order from the low potential side of the secondary battery, and each group is divided into the group. Since the current mirror circuit is provided using the low potential side terminal of the cell located on the lowest potential side as a common voltage line, the maximum voltage applied to the current output transistor is set to the total added voltage of the cells constituting each group. The following can be suppressed.

請求項4に記載した手段によれば、各グループに属するセルの数は相等しいので、組電池を構成するセルが均等にグループ化され、電流出力トランジスタの耐圧を下げることができる。   According to the means described in claim 4, since the number of cells belonging to each group is the same, the cells constituting the assembled battery are evenly grouped, and the withstand voltage of the current output transistor can be lowered.

請求項5に記載した手段によれば、基準電流出力回路は、バンドギャップリファレンスで生成される高精度の基準電圧を電圧−電流変換回路により電流に変換するので、高精度の電流を出力できる。そして、その電流をカレントミラー回路で折り返すので、セルごとに設けられた各回路にも高精度の電流を供給することができる。   According to the means described in claim 5, since the reference current output circuit converts the high-accuracy reference voltage generated by the bandgap reference into a current by the voltage-current conversion circuit, it can output a high-accuracy current. Since the current is turned back by the current mirror circuit, a highly accurate current can be supplied to each circuit provided for each cell.

請求項6に記載した手段によれば、セルごとに設けられた回路は、上記カレントミラー回路から出力される定電流により生成された基準電圧を用いてセルの過充電あるいは過放電を検出するので、従来よりも小規模の回路構成でありながら高精度の充放電監視を行うことができる。   According to the means described in claim 6, since the circuit provided for each cell detects the overcharge or overdischarge of the cell using the reference voltage generated by the constant current output from the current mirror circuit. Thus, it is possible to perform charge / discharge monitoring with high accuracy while having a smaller circuit configuration than the conventional one.

以下、本発明の一実施形態について図1を参照しながら説明する。なお、図1において、従来技術を示す図2と同一構成部分には同一符号を付して示す。
図1は、組電池の過充電検出回路および定電流回路の構成を示している。組電池1は、電気自動車(EV)やハイブリッド電気自動車(HV)のバッテリとして用いられるもので、例えばリチウムイオン電池から構成されている。この組電池1は、直列接続された複数のセルグループから構成されており、各セルグループは直列接続された8個のセルBC1〜BC8から構成されている。
Hereinafter, an embodiment of the present invention will be described with reference to FIG. In FIG. 1, the same components as those in FIG. 2 showing the prior art are denoted by the same reference numerals.
FIG. 1 shows the configuration of an overcharge detection circuit and a constant current circuit of an assembled battery. The assembled battery 1 is used as a battery for an electric vehicle (EV) or a hybrid electric vehicle (HV), and is composed of, for example, a lithium ion battery. The assembled battery 1 is composed of a plurality of cell groups connected in series, and each cell group is composed of eight cells BC1 to BC8 connected in series.

組電池1の充電状態(SOC)を監視し制御するIC11は、上記セルグループごとに1つずつ用いられており、セル電圧を検出して各セルの充電状態を適正状態に保つ充放電制御を実行するようになっている。このため、IC11には、セルBC1〜BC8ごとに過充電検出回路12と過放電検出回路が設けられている。過放電検出回路については図示しないが、過充電検出回路12と同様の構成となっている。   The IC 11 that monitors and controls the state of charge (SOC) of the assembled battery 1 is used for each cell group, and performs charge / discharge control that detects the cell voltage and maintains the state of charge of each cell in an appropriate state. It is supposed to run. For this reason, the IC 11 is provided with an overcharge detection circuit 12 and an overdischarge detection circuit for each of the cells BC1 to BC8. The overdischarge detection circuit is not shown, but has the same configuration as the overcharge detection circuit 12.

過充電検出回路12は、基準電圧生成回路13、電圧検出回路3およびコンパレータ6から構成されている。例えばセルBC1の過充電検出回路12では、基準電圧生成回路13は、電圧ラインLN1にエミッタが接続されたPNP形トランジスタQ1、Q2からなるカレントミラー回路14と、トランジスタQ2のコレクタと電圧ラインLN2との間に接続されたトリミング抵抗R3とから構成されている。電圧検出回路3は、セルBC1の高電位側端子に繋がる電圧ラインLN1とセルBC1の低電位側端子に繋がる電圧ラインLN2との間に直列接続された抵抗R1、R2から構成されている。   The overcharge detection circuit 12 includes a reference voltage generation circuit 13, a voltage detection circuit 3, and a comparator 6. For example, in the overcharge detection circuit 12 of the cell BC1, the reference voltage generation circuit 13 includes a current mirror circuit 14 including PNP transistors Q1 and Q2 whose emitters are connected to the voltage line LN1, a collector of the transistor Q2, and a voltage line LN2. And a trimming resistor R3 connected between the two. The voltage detection circuit 3 includes resistors R1 and R2 connected in series between a voltage line LN1 connected to the high potential side terminal of the cell BC1 and a voltage line LN2 connected to the low potential side terminal of the cell BC1.

コンパレータ6(比較回路に相当)は、電圧ラインLN1、LN2間のセルBC1の電圧により動作するようになっており、基準電圧生成回路13から出力される基準電圧と電圧検出回路3から出力される検出電圧(セル電圧)とを比較して過充電検出信号OC1を出力するようになっている。他のセルBC2〜BC8の過充電検出回路12についても同様に構成されており、それぞれ過充電検出信号OC2〜OC8を出力するようになっている。   The comparator 6 (corresponding to the comparison circuit) is operated by the voltage of the cell BC1 between the voltage lines LN1 and LN2, and is output from the reference voltage output from the reference voltage generation circuit 13 and the voltage detection circuit 3. The overcharge detection signal OC1 is output by comparing the detection voltage (cell voltage). The overcharge detection circuits 12 of the other cells BC2 to BC8 are configured in the same manner, and output overcharge detection signals OC2 to OC8, respectively.

基準電圧生成回路13が温度変動と電圧ばらつきの小さい高精度の基準電圧を生成するためには、カレントミラー回路14を介してトリミング抵抗R3に高精度の電流を流す必要がある。そこで、IC11は、セルBC1〜BC8の各過充電検出回路12に対し高精度の電流を供給する定電流回路15を備えている。   In order for the reference voltage generation circuit 13 to generate a highly accurate reference voltage with small temperature fluctuations and voltage variations, it is necessary to flow a highly accurate current to the trimming resistor R3 via the current mirror circuit 14. Therefore, the IC 11 includes a constant current circuit 15 that supplies a highly accurate current to the overcharge detection circuits 12 of the cells BC1 to BC8.

この定電流回路15は、セルBC1〜BC4の過充電検出回路12を1つのグループとし、セルBC5〜BC8の過充電検出回路12をもう1つのグループとし、これら各グループについてそれぞれカレントミラー回路16、17を備えている。さらに、基準電圧VBGを出力する1つのバンドギャップリファレンス18、基準電圧VBGに応じた基準電流を出力する電圧−電流変換回路19、この基準電流をカレントミラー回路17に流すためのカレントミラー回路20、カレントミラー回路17に流れる電流をカレントミラー回路18に流すためのカレントミラー回路21、および電源回路22、23を備えている。ここで、バンドギャップリファレンス18と電圧−電流変換回路19により基準電流出力回路26が構成されている。   The constant current circuit 15 includes the overcharge detection circuits 12 of the cells BC1 to BC4 as one group, and the overcharge detection circuits 12 of the cells BC5 to BC8 as another group. For each of these groups, the current mirror circuit 16, 17 is provided. Furthermore, one bandgap reference 18 for outputting the reference voltage VBG, a voltage-current conversion circuit 19 for outputting a reference current corresponding to the reference voltage VBG, a current mirror circuit 20 for flowing this reference current to the current mirror circuit 17, A current mirror circuit 21 for supplying a current flowing through the current mirror circuit 17 to the current mirror circuit 18 and power supply circuits 22 and 23 are provided. Here, a reference current output circuit 26 is constituted by the band gap reference 18 and the voltage-current conversion circuit 19.

カレントミラー回路16は、エミッタが電圧ラインLN5に接続され、ベース同士が接続されたトランジスタQ11〜Q15から構成されている。このエミッタが接続される電圧ラインLN5は、1つのグループを構成するセルBC1〜BC4のうち最も低電位側に位置するセルBC4の低電位側端子に繋がっている。トランジスタQ12〜Q15の各コレクタは、それぞれセルBC1〜BC4の過充電検出回路12のトランジスタQ1のコレクタに接続されている。   The current mirror circuit 16 includes transistors Q11 to Q15 whose emitters are connected to the voltage line LN5 and whose bases are connected to each other. The voltage line LN5 to which the emitter is connected is connected to the low potential side terminal of the cell BC4 located on the lowest potential side among the cells BC1 to BC4 constituting one group. The collectors of the transistors Q12 to Q15 are connected to the collector of the transistor Q1 of the overcharge detection circuit 12 of the cells BC1 to BC4, respectively.

同様に、カレントミラー回路17は、エミッタが電圧ラインGNDに接続され、ベース同士が接続されたトランジスタQ16〜Q21から構成されている。トランジスタQ17〜Q20の各コレクタは、それぞれセルBC5〜BC8の過充電検出回路12のトランジスタQ1のコレクタに接続されている。ここで、トランジスタQ11、Q16が本発明でいう電流入力トランジスタに相当し、トランジスタQ12〜Q15、Q17〜Q20が本発明でいう電流出力トランジスタに相当する。   Similarly, the current mirror circuit 17 includes transistors Q16 to Q21 whose emitters are connected to the voltage line GND and whose bases are connected to each other. The collectors of the transistors Q17 to Q20 are connected to the collector of the transistor Q1 of the overcharge detection circuit 12 of the cells BC5 to BC8, respectively. Here, the transistors Q11 and Q16 correspond to the current input transistors referred to in the present invention, and the transistors Q12 to Q15 and Q17 to Q20 correspond to the current output transistors referred to in the present invention.

電源回路22は、1つのグループを構成するセルBC1〜BC4の加算電圧すなわち電圧ラインLN1とLN5との間の電圧を入力し、定電圧たとえば5Vを出力するようになっている。カレントミラー回路21を構成するトランジスタQ22、Q23は、それぞれ電源回路22の出力電源ライン24と上記トランジスタQ21、Q11の各コレクタとの間に接続されている。なお、カレントミラー回路21とトランジスタQ21は、本発明でいう電流伝達回路に相当する。   The power supply circuit 22 inputs an addition voltage of the cells BC1 to BC4 constituting one group, that is, a voltage between the voltage lines LN1 and LN5, and outputs a constant voltage, for example, 5V. The transistors Q22 and Q23 constituting the current mirror circuit 21 are connected between the output power supply line 24 of the power supply circuit 22 and the collectors of the transistors Q21 and Q11, respectively. Note that the current mirror circuit 21 and the transistor Q21 correspond to a current transfer circuit in the present invention.

バンドギャップリファレンス18は、1つのグループを構成するセルBC5〜BC8の加算電圧すなわち電圧ラインLN5とGNDとの間の電圧を入力し、基準電圧VBGを出力するようになっている。また、電源回路23も、電圧ラインLN5とGNDとの間の電圧を入力し、電源ライン25と電圧ラインGNDとの間に定電圧たとえば5Vを出力するようになっている。   The band gap reference 18 inputs the addition voltage of the cells BC5 to BC8 constituting one group, that is, the voltage between the voltage lines LN5 and GND, and outputs the reference voltage VBG. The power supply circuit 23 also receives a voltage between the voltage lines LN5 and GND, and outputs a constant voltage, for example, 5 V between the power supply line 25 and the voltage line GND.

電圧−電流変換回路19は、電圧ラインGNDに対しコレクタが接地されたトランジスタQ24、このトランジスタQ24のエミッタにベースが接続されたトランジスタQ25、このトランジスタQ25のエミッタと電圧ラインGNDとの間に接続された抵抗R11、トランジスタQ24のエミッタに接続された電流供給回路(図示せず)などにより構成されている。カレントミラー回路20を構成するトランジスタQ26、Q27は、それぞれ上記電源ライン25とトランジスタQ25、Q16の各コレクタとの間に接続されている。   The voltage-current conversion circuit 19 is connected between the transistor Q24 whose collector is grounded with respect to the voltage line GND, the transistor Q25 whose base is connected to the emitter of the transistor Q24, and the emitter of the transistor Q25 and the voltage line GND. And a current supply circuit (not shown) connected to the resistor R11 and the emitter of the transistor Q24. Transistors Q26 and Q27 constituting the current mirror circuit 20 are connected between the power line 25 and the collectors of the transistors Q25 and Q16, respectively.

次に、本実施形態の作用について説明する。
組電池1に用いたリチウムイオン電池は、体積エネルギー密度および質量エネルギー密度が大きく、サイクル寿命も長いという優れた特徴がある。その一方で、過充電や過放電に弱いので、過充放電を防止するための高精度の制御が必要になる。そこで、各セルBC1〜BC8に対して設けられた過充電検出回路12および図示しない過放電検出回路は、各セルが過充電状態あるいは過放電状態となったことを高精度に検出する必要がある。
Next, the operation of this embodiment will be described.
The lithium ion battery used for the assembled battery 1 has an excellent feature that the volume energy density and mass energy density are large and the cycle life is long. On the other hand, since it is vulnerable to overcharge and overdischarge, high-precision control is required to prevent overcharge / discharge. Therefore, the overcharge detection circuit 12 and the overdischarge detection circuit (not shown) provided for each of the cells BC1 to BC8 need to detect with high accuracy that each cell has been overcharged or overdischarged. .

各セルBC1〜BC8の過充電検出回路12における基準電圧生成回路13は、カレントミラー回路14を介してトリミング抵抗R3に定電流を流すことにより基準電圧を生成する。バンドギャップリファレンス18で生成された高精度の基準電圧VBGは、電圧−電流変換回路19において基準電圧VBGに応じた定電流に変換される。この定電流は、カレントミラー回路20で折り返されてカレントミラー回路17に流れ、そのカレントミラー回路17のトランジスタQ17〜Q20を介してセルBC5〜BC8の過充電検出回路12内の基準電圧生成回路13に出力される。   The reference voltage generation circuit 13 in the overcharge detection circuit 12 of each of the cells BC1 to BC8 generates a reference voltage by passing a constant current through the trimming resistor R3 via the current mirror circuit 14. The highly accurate reference voltage VBG generated by the bandgap reference 18 is converted into a constant current according to the reference voltage VBG by the voltage-current conversion circuit 19. The constant current is folded back by the current mirror circuit 20 and flows to the current mirror circuit 17, and the reference voltage generation circuit 13 in the overcharge detection circuit 12 of the cells BC 5 to BC 8 is passed through the transistors Q 17 to Q 20 of the current mirror circuit 17. Is output.

また、カレントミラー回路17のトランジスタQ21から出力された定電流は、カレントミラー回路21で折り返されてカレントミラー回路16に流れ、そのカレントミラー回路16のトランジスタQ12〜Q15を介してセルBC1〜BC4の過充電検出回路12内の基準電圧生成回路13に出力される。この場合、基準電圧VBGと基準電圧生成回路13のトリミング抵抗R3に流れる電流との関係は、電圧−電流変換回路19の抵抗R11の抵抗値およびカレントミラー回路14、16、17、20、21のミラー比によって定まる。なお、抵抗値やミラー比のばらつきに起因する電流のずれ、すなわち基準電圧生成回路13から出力される基準電圧のずれは、トリミング抵抗R3に対するレーザトリミングにより低減できる。   The constant current output from the transistor Q21 of the current mirror circuit 17 is folded back by the current mirror circuit 21 and flows to the current mirror circuit 16, and the cells BC1 to BC4 of the cells BC1 to BC4 are passed through the transistors Q12 to Q15 of the current mirror circuit 16. This is output to the reference voltage generation circuit 13 in the overcharge detection circuit 12. In this case, the relationship between the reference voltage VBG and the current flowing through the trimming resistor R3 of the reference voltage generation circuit 13 is that the resistance value of the resistor R11 of the voltage-current conversion circuit 19 and the current mirror circuits 14, 16, 17, 20, and 21 It depends on the mirror ratio. It should be noted that the current shift caused by the variation in the resistance value and the mirror ratio, that is, the shift of the reference voltage output from the reference voltage generation circuit 13 can be reduced by laser trimming with respect to the trimming resistor R3.

本実施形態によれば、各セルBC1〜BC8の過充電検出回路12ごとにバンドギャップリファレンス18を設ける必要がないので、各セルBC1〜BC8ごとにバンドギャップリファレンスを設けた従来構成(図2参照)に比べ、高い電流精度を保ちつつIC11の回路規模すなわちチップ面積を小さくでき、IC11の製造コストを大幅に低減することができる。また、カレントミラー回路17に流れる電流をカレントミラー回路21を介してカレントミラー回路16に流す構成としたので、8個のセルを制御するIC11において1つのバンドギャップリファレンス18を備えればよく、チップ面積の低減効果、コストの低減効果がより大きくなる。   According to this embodiment, since it is not necessary to provide the band gap reference 18 for each of the overcharge detection circuits 12 of the cells BC1 to BC8, a conventional configuration in which a band gap reference is provided for each of the cells BC1 to BC8 (see FIG. 2). ), The circuit scale of the IC 11, that is, the chip area can be reduced while maintaining high current accuracy, and the manufacturing cost of the IC 11 can be greatly reduced. Further, since the current flowing through the current mirror circuit 17 is passed through the current mirror circuit 21 via the current mirror circuit 21, the IC 11 that controls eight cells may be provided with one band gap reference 18. The area reduction effect and the cost reduction effect are further increased.

1つのセルグループは直列接続された8個のセルBC1〜BC8から構成されているが、本実施形態ではこれらのセルを高電位側から(別の見方をすれば低電位側から)BC1〜BC4、BC5〜BC8の2グループに分けている(n=2)。そして、各グループについて、それぞれ最も低電位側に位置するセルBC4、BC8の低電位側端子T5、TGに繋がる電圧ラインLN5、GNDを共通の電圧ラインとしてカレントミラー回路16、17を設けている。   One cell group is composed of eight cells BC1 to BC8 connected in series. In this embodiment, these cells are arranged from the high potential side (from another perspective, from the low potential side) BC1 to BC4. , BC5 to BC8 (n = 2). For each group, current mirror circuits 16 and 17 are provided with the voltage lines LN5 and GND connected to the low potential side terminals T5 and TG of the cells BC4 and BC8 positioned on the lowest potential side as common voltage lines.

これにより、例えばカレントミラー回路16を構成するトランジスタQ12〜Q15のうち最も印加電圧の高いトランジスタQ12のコレクタ・エミッタ間電圧VCE(Q12)が(VBC1+VBC2+VBC3+VBC4)≒4・VBC以下に抑えられる。同様に、トランジスタQ13、Q14、Q15の各コレクタ・エミッタ間電圧VCE(Q13)、VCE(Q14)、VCE(Q15)も、それぞれ3・VBC、2・VBC、VBC以下に抑えられる。   Thereby, for example, the collector-emitter voltage VCE (Q12) of the transistor Q12 having the highest applied voltage among the transistors Q12 to Q15 constituting the current mirror circuit 16 is suppressed to (VBC1 + VBC2 + VBC3 + VBC4) ≈4 · VBC or less. Similarly, the collector-emitter voltages VCE (Q13), VCE (Q14), and VCE (Q15) of the transistors Q13, Q14, and Q15 are also suppressed to 3 · VBC, 2 · VBC, and VBC, respectively.

因みに、電圧ラインGNDを共通の電圧ラインとして全てのセルBC1〜BC8について1つのカレントミラー回路を設ける構成とした場合、そのカレントミラー回路においてセルBC1〜BC4に対応したトランジスタのコレクタ・エミッタ間電圧VCEはそれぞれ8・VBC〜5・VBCとなる。つまり、1つのセルグループを構成する8個のセルBC1〜BC8を、セル数が等しくなるように均等に2グループに分けることにより、カレントミラー回路16を構成するトランジスタQ12〜Q15の耐圧を1/2以下に下げることができる。   Incidentally, when one current mirror circuit is provided for all the cells BC1 to BC8 using the voltage line GND as a common voltage line, the collector-emitter voltage VCE of the transistors corresponding to the cells BC1 to BC4 in the current mirror circuit. Are 8 · VBC to 5 · VBC, respectively. That is, by dividing the eight cells BC1 to BC8 constituting one cell group equally into two groups so that the number of cells is equal, the breakdown voltage of the transistors Q12 to Q15 constituting the current mirror circuit 16 is reduced to 1 / It can be lowered to 2 or less.

なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上記実施形態では、1つのセルグループに属する8個のセルBC1〜BC8を2グループ(n=2)に分け、この各グループごとにカレントミラー回路16、17を設けたが、3以上のグループ(n≧3)に分けて各グループごとにカレントミラー回路を設けてもよい。この場合、各グループに属するセルの数を相等しくすることが好ましい。
The present invention is not limited to the embodiment described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
In the above embodiment, eight cells BC1 to BC8 belonging to one cell group are divided into two groups (n = 2), and current mirror circuits 16 and 17 are provided for each group. A current mirror circuit may be provided for each group separately in n ≧ 3). In this case, it is preferable to make the number of cells belonging to each group equal.

上記実施形態では、セルBC5〜BC8からなるグループ側にバンドギャップリファレンス18と電圧−電流変換回路19を設け、カレントミラー回路17に流れる電流をカレントミラー回路21を介してカレントミラー回路16に供給する構成としたが、これに替えて、セルBC1〜BC4からなるグループ側にバンドギャップリファレンス18と電圧−電流変換回路19を設け、カレントミラー回路16に流れる電流をカレントミラー回路を介してカレントミラー回路17に供給する構成としてもよい。また、回路規模はやや大きくなるが、各グループごとに基準電流出力回路26(バンドギャップリファレンス18と電圧−電流変換回路19)を設ける構成としてもよい。   In the above embodiment, the band gap reference 18 and the voltage-current conversion circuit 19 are provided on the group side including the cells BC5 to BC8, and the current flowing through the current mirror circuit 17 is supplied to the current mirror circuit 16 via the current mirror circuit 21. However, instead of this, a band gap reference 18 and a voltage-current conversion circuit 19 are provided on the group side including the cells BC1 to BC4, and the current flowing through the current mirror circuit 16 is supplied to the current mirror circuit via the current mirror circuit. It is good also as a structure supplied to 17. Further, although the circuit scale is slightly larger, a configuration may be adopted in which the reference current output circuit 26 (the band gap reference 18 and the voltage-current conversion circuit 19) is provided for each group.

基準電流出力回路26をバンドギャップリファレンス18と電圧−電流変換回路19から構成したが、例えばトランジスタの順方向電圧VFと抵抗値とから定まる電流を出力する定電流回路、ウィルソン定電流回路、自己バイアス方式の定電流回路、ツェナーダイオードと電圧−電流変換回路からなる定電流回路などを用いてもよい。   Although the reference current output circuit 26 is composed of the band gap reference 18 and the voltage-current conversion circuit 19, for example, a constant current circuit, a Wilson constant current circuit, a self-bias that outputs a current determined from the forward voltage VF and the resistance value of the transistor. A constant current circuit of a system, a constant current circuit including a Zener diode and a voltage-current conversion circuit, or the like may be used.

バイポーラトランジスタのみならずMOSFETなどの半導体素子を用いてもよい。また、NPN形(PNP形)トランジスタによるカレントミラー回路に替えて、PNP形(NPN形)トランジスタによるカレントミラー回路を用いてもよい。
組電池1は、リチウムイオン電池に限らず、鉛電池、ニッケル水素電池などの二次電池であってもよい。
Not only bipolar transistors but also semiconductor elements such as MOSFETs may be used. Further, a current mirror circuit using a PNP type (NPN type) transistor may be used instead of the current mirror circuit using an NPN type (PNP type) transistor.
The assembled battery 1 is not limited to a lithium ion battery, and may be a secondary battery such as a lead battery or a nickel metal hydride battery.

本発明の一実施形態を示す組電池の過充電検出回路および定電流回路の構成図1 is a configuration diagram of an overcharge detection circuit and a constant current circuit of a battery pack showing an embodiment of the present invention 従来構成を示す組電池の過充電検出回路の構成図Configuration diagram of an overcharge detection circuit for an assembled battery showing a conventional configuration

符号の説明Explanation of symbols

1は組電池、6はコンパレータ(比較回路)、12は過充電検出回路、13は基準電圧生成回路、15は定電流回路、16、17はカレントミラー回路、18はバンドギャップリファレンス、19は電圧−電流変換回路、21はカレントミラー回路(電流伝達回路)、26は基準電流出力回路、BC1〜BC8はセル、Q11、Q16はトランジスタ(電流入力トランジスタ)、Q12〜Q15、Q17〜Q20はトランジスタ(電流出力トランジスタ)、LN1〜LN8、GNDは電圧ラインである。

1 is an assembled battery, 6 is a comparator (comparison circuit), 12 is an overcharge detection circuit, 13 is a reference voltage generation circuit, 15 is a constant current circuit, 16 and 17 are current mirror circuits, 18 is a band gap reference, and 19 is a voltage. -Current conversion circuit, 21 is a current mirror circuit (current transmission circuit), 26 is a reference current output circuit, BC1 to BC8 are cells, Q11 and Q16 are transistors (current input transistors), Q12 to Q15 and Q17 to Q20 are transistors ( Current output transistors), LN1 to LN8, and GND are voltage lines.

Claims (6)

複数の二次電池のセルが直列に接続されて構成される組電池の各セルごとに設けられた回路に対し定電流を供給する定電流回路であって、
基準となる定電流を出力する基準電流出力回路と、
前記各セルごとの回路に対応してそれぞれ設けられた電流出力トランジスタおよび前記基準電流出力回路の出力電流が流れるように共通に設けられた電流入力トランジスタを備え、それらトランジスタの各エミッタが前記何れかのセルの一端子に繋がる電圧ラインに共通に接続され且つ前記トランジスタのベース同士が共通に接続されたカレントミラー回路とを備えて構成されていることを特徴とする定電流回路。
A constant current circuit for supplying a constant current to a circuit provided for each cell of an assembled battery configured by connecting a plurality of secondary battery cells in series,
A reference current output circuit that outputs a constant current as a reference;
A current output transistor provided corresponding to the circuit for each cell and a current input transistor provided in common so that an output current of the reference current output circuit flows, and each of the emitters of the transistors is any of the above A constant current circuit comprising: a current mirror circuit connected in common to a voltage line connected to one terminal of the cell and having the bases of the transistors connected in common.
前記二次電池を構成するセルおよびそのセルごとに設けられた回路をnグループ(n≧2)に分け、その各グループごとに当該グループに属する何れかのセルの一端子を共通の電圧ラインとして前記カレントミラー回路を設けるとともに、前記基準電流出力回路の出力電流を前記各グループごとに設けたカレントミラー回路に流すための電流伝達回路を備えたことを特徴とする請求項1記載の定電流回路。   The cells constituting the secondary battery and the circuit provided for each cell are divided into n groups (n ≧ 2), and one terminal of any cell belonging to the group is used as a common voltage line for each group. 2. The constant current circuit according to claim 1, further comprising a current transmission circuit for providing an output current of the reference current output circuit to a current mirror circuit provided for each group. . 前記二次電池を構成するセルおよびそのセルごとに設けられた回路を前記二次電池の低電位側から順にnグループに分け、その各グループごとに当該グループにおいて最も低電位側に位置するセルの低電位側端子を共通の電圧ラインとして前記カレントミラー回路を設けたことを特徴とする請求項2記載の定電流回路。   The cells constituting the secondary battery and the circuit provided for each cell are divided into n groups in order from the low potential side of the secondary battery, and for each group, the cell located on the lowest potential side in the group 3. The constant current circuit according to claim 2, wherein the current mirror circuit is provided with a low potential side terminal as a common voltage line. 前記各グループに属するセルの数は相等しいことを特徴とする請求項2または3記載の定電流回路。   4. The constant current circuit according to claim 2, wherein the number of cells belonging to each group is equal. 前記基準電流出力回路は、バンドギャップリファレンスと電圧−電流変換回路とから構成されていることを特徴とする請求項1ないし4の何れかに記載の定電流回路。   5. The constant current circuit according to claim 1, wherein the reference current output circuit includes a band gap reference and a voltage-current conversion circuit. 前記セルごとに設けられた回路は、前記カレントミラー回路から与えられる定電流に応じた基準電圧を生成する基準電圧生成回路と、この基準電圧と当該セルの電圧とを比較する比較回路とからなる過充放電検出回路を備えていることを特徴とする請求項1ないし5の何れかに記載の定電流回路。

The circuit provided for each cell includes a reference voltage generation circuit that generates a reference voltage corresponding to a constant current given from the current mirror circuit, and a comparison circuit that compares the reference voltage with the voltage of the cell. 6. The constant current circuit according to claim 1, further comprising an overcharge / discharge detection circuit.

JP2005228094A 2005-08-05 2005-08-05 Constant current circuit Expired - Fee Related JP4297098B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005228094A JP4297098B2 (en) 2005-08-05 2005-08-05 Constant current circuit
US11/498,069 US7498868B2 (en) 2005-08-05 2006-08-03 Current mirror circuit and constant current circuit having the same
DE102006036834A DE102006036834A1 (en) 2005-08-05 2006-08-07 Current mirror circuit and having this constant current circuit
US12/213,710 US7551003B2 (en) 2005-08-05 2008-06-24 Current mirror circuit and constant current circuit having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005228094A JP4297098B2 (en) 2005-08-05 2005-08-05 Constant current circuit

Publications (2)

Publication Number Publication Date
JP2007043871A true JP2007043871A (en) 2007-02-15
JP4297098B2 JP4297098B2 (en) 2009-07-15

Family

ID=37801329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005228094A Expired - Fee Related JP4297098B2 (en) 2005-08-05 2005-08-05 Constant current circuit

Country Status (1)

Country Link
JP (1) JP4297098B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281443A (en) * 2007-05-10 2008-11-20 Nec Electronics Corp Voltage sensor module and voltage monitor
JP2009069034A (en) * 2007-09-14 2009-04-02 Nec Electronics Corp Voltage sensor module
JP2011259520A (en) * 2010-06-04 2011-12-22 Seiko Instruments Inc Battery state monitoring circuit and battery device
JP2013090536A (en) * 2011-10-21 2013-05-13 Shindengen Electric Mfg Co Ltd Battery charge circuit, battery charge system and method for controlling battery charge circuit
JP2013090535A (en) * 2011-10-21 2013-05-13 Shindengen Electric Mfg Co Ltd Battery charge circuit, battery charge system and method for controlling battery charge circuit
CN103166610A (en) * 2011-12-14 2013-06-19 联芯科技有限公司 Oscillator circuit and oscillator circuit control method
CN115454200A (en) * 2022-09-27 2022-12-09 思瑞浦微电子科技(苏州)股份有限公司 Voltage generation circuit, leakage current compensation method and chip

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281443A (en) * 2007-05-10 2008-11-20 Nec Electronics Corp Voltage sensor module and voltage monitor
US8084997B2 (en) 2007-05-10 2011-12-27 Renesas Electronics Corporation Voltage sensor module and voltage monitoring apparatus
JP2009069034A (en) * 2007-09-14 2009-04-02 Nec Electronics Corp Voltage sensor module
JP2011259520A (en) * 2010-06-04 2011-12-22 Seiko Instruments Inc Battery state monitoring circuit and battery device
JP2013090536A (en) * 2011-10-21 2013-05-13 Shindengen Electric Mfg Co Ltd Battery charge circuit, battery charge system and method for controlling battery charge circuit
JP2013090535A (en) * 2011-10-21 2013-05-13 Shindengen Electric Mfg Co Ltd Battery charge circuit, battery charge system and method for controlling battery charge circuit
CN103166610A (en) * 2011-12-14 2013-06-19 联芯科技有限公司 Oscillator circuit and oscillator circuit control method
CN103166610B (en) * 2011-12-14 2016-04-20 联芯科技有限公司 A kind of method of pierce circuit and control oscillating circuit
CN115454200A (en) * 2022-09-27 2022-12-09 思瑞浦微电子科技(苏州)股份有限公司 Voltage generation circuit, leakage current compensation method and chip
CN115454200B (en) * 2022-09-27 2024-01-19 思瑞浦微电子科技(苏州)股份有限公司 Voltage generating circuit, leakage current compensation method and chip

Also Published As

Publication number Publication date
JP4297098B2 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
JP4297098B2 (en) Constant current circuit
US7551003B2 (en) Current mirror circuit and constant current circuit having the same
US7508165B2 (en) Cell voltage equalization apparatus for combined battery pack including circuit driven by power supplied by the combined battery pack
JP4237804B2 (en) Battery pack protection device and battery pack device
US20060028179A1 (en) Abnormal voltage detector apparatus for detecting voltage abnormality in assembled battery
KR100332334B1 (en) Circuit for detecting overcharging and overdischarging, and chargeable power supply
JP2008220167A (en) Equalizer system and method for series connected energy storage device
JP2007250521A (en) Voltage regulator of battery pack
JP2011043505A (en) Battery voltage measuring device
JP4515339B2 (en) Abnormal voltage detection device for battery pack
JPH11260423A (en) Voltage determination circuit and battery pack equipped with it
JP4193787B2 (en) Cell voltage equalization device for battery pack
KR20180072353A (en) Battery pack
JPH11262188A (en) Equipment and method for correcting variations in series connected battery
KR20170002135A (en) Battery management system
EP0081864A1 (en) Polarity guard circuit
JP2003289629A (en) Voltage equalizer in capacitor and power storage system equipped with the device
JPH0223040A (en) Controller for ac vehicle generator
US9465082B2 (en) Device and method for measuring a maximum cell voltage
JP4581920B2 (en) Current mirror circuit and constant current circuit
US7990669B2 (en) Battery protection circuit and battery device
JP2897094B2 (en) Charge / discharge device
US6998817B2 (en) Charge control circuit and method of adjusting voltage for detecting full charge of secondary battery in same
US4013934A (en) Battery charging circuit
JP3760764B2 (en) Voltage detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent or registration of utility model

Ref document number: 4297098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees