JP2007042980A - Crystalline semiconductor film and manufacturing method thereof - Google Patents
Crystalline semiconductor film and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007042980A JP2007042980A JP2005227652A JP2005227652A JP2007042980A JP 2007042980 A JP2007042980 A JP 2007042980A JP 2005227652 A JP2005227652 A JP 2005227652A JP 2005227652 A JP2005227652 A JP 2005227652A JP 2007042980 A JP2007042980 A JP 2007042980A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- region
- predetermined
- amorphized region
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、非晶質化領域を結晶化した結晶質半導体膜およびその製造方法に関する。 The present invention relates to a crystalline semiconductor film obtained by crystallizing an amorphous region and a method for manufacturing the same.
近年、薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する場合がある。)やダイオード等に代表される薄膜半導体素子が広く利用されている。TFTは、例えば絶縁基板上にCVD(Chemical Vapor Deposition:化学気相成長)法等を用いて形成された、厚さ数十nm〜数百nmの半導体膜を活性層として用いている。TFTの応用分野としては、アクティブマトリクス型の液晶表示装置がある。アクティブマトリクス型の液晶表示装置では、行および列(マトリクス)状に配置された数十万以上の画素電極のそれぞれに1つ以上のTFTが配置されており、画素電極に供給される電荷の量がTFTによって制御される。 In recent years, thin film semiconductor elements typified by thin film transistors (hereinafter sometimes referred to as “TFTs”), diodes, and the like have been widely used. The TFT uses, as an active layer, a semiconductor film with a thickness of several tens to several hundreds of nanometers formed on an insulating substrate by using a CVD (Chemical Vapor Deposition) method, for example. As an application field of TFT, there is an active matrix type liquid crystal display device. In an active matrix liquid crystal display device, one or more TFTs are arranged in each of hundreds of thousands or more of pixel electrodes arranged in rows and columns (matrix), and the amount of electric charge supplied to the pixel electrodes Is controlled by the TFT.
半導体膜の1つである非晶質(アモルファス)半導体膜は容易に作製できるが、非晶質半導体膜のキャリア移動度が低いため、高速動作が要求されるTFTには、非晶質半導体膜よりも高いキャリア移動度を実現可能な結晶質半導体膜が好適に利用されている。結晶質半導体膜とは、例えば、多結晶半導体膜、微結晶半導体膜である。 An amorphous semiconductor film, which is one of the semiconductor films, can be easily manufactured. However, since the amorphous semiconductor film has low carrier mobility, an amorphous semiconductor film is used for a TFT that requires high-speed operation. A crystalline semiconductor film capable of realizing higher carrier mobility is preferably used. The crystalline semiconductor film is, for example, a polycrystalline semiconductor film or a microcrystalline semiconductor film.
多結晶半導体膜を形成する方法として、基板上に設けられた非晶質半導体膜にパルスレーザー光を照射して非晶質半導体膜を結晶化する方法が知られている。この方法では、パルスレーザー光の照射によって非晶質半導体膜の温度が上昇して、非晶質半導体膜は溶融状態になる。パルスレーザー光の照射を停止すると、非晶質半導体膜の温度が低下して、非晶質半導体膜は固化(結晶化)し、これにより、多結晶半導体膜が形成される。この方法によれば、基板の温度を大きく上昇させることなく、非晶質半導体膜のみに高いエネルギーを与えることができるので、基板として安価なガラス基板を用いて多結晶半導体膜を形成することができる。 As a method of forming a polycrystalline semiconductor film, a method of crystallizing an amorphous semiconductor film by irradiating an amorphous semiconductor film provided over a substrate with pulsed laser light is known. In this method, the temperature of the amorphous semiconductor film is increased by irradiation with pulsed laser light, and the amorphous semiconductor film is in a molten state. When the irradiation with the pulsed laser light is stopped, the temperature of the amorphous semiconductor film is decreased, and the amorphous semiconductor film is solidified (crystallized), whereby a polycrystalline semiconductor film is formed. According to this method, since a high energy can be given only to the amorphous semiconductor film without greatly increasing the temperature of the substrate, it is possible to form a polycrystalline semiconductor film using an inexpensive glass substrate as the substrate. it can.
しかしながら、この方法で作製された多結晶半導体膜における結晶粒の結晶粒径は1μm以下であり、この多結晶半導体膜を用いてTFTを作製すると、TFTのチャネル領域に多くの結晶粒が存在することになる。したがって、このように結晶粒径が小さい場合には、結晶粒界に存在する結晶欠陥がキャリアトラップとなってキャリア移動度が不均一に低下する。 However, the crystal grain size of the polycrystalline semiconductor film manufactured by this method is 1 μm or less, and when a TFT is manufactured using this polycrystalline semiconductor film, many crystal grains exist in the channel region of the TFT. It will be. Therefore, when the crystal grain size is small in this way, crystal defects present at the crystal grain boundaries become carrier traps, and the carrier mobility decreases non-uniformly.
レーザー光を用いる同様の方法として、イオンの注入によって非晶質化された多結晶半導体膜にレーザー光を照射することにより、多晶質半導体膜を再結晶化する方法が知られている。この方法によれば、再結晶化により、結晶粒径は再結晶化前の結晶粒径よりもさらに大きくなる。 As a similar method using laser light, there is known a method of recrystallizing a polycrystalline semiconductor film by irradiating a polycrystalline semiconductor film made amorphous by ion implantation with laser light. According to this method, due to recrystallization, the crystal grain size becomes larger than the crystal grain size before recrystallization.
特許文献1には、多結晶シリコン膜を再結晶化する方法が開示されている。この方法では、多結晶シリコン膜上にイオン注入マスク(レジストマスク)を設け、多結晶シリコン膜の所定の領域にイオンを選択的に注入して非結晶領域を形成している。次いで、イオン注入マスクを除去し、非結晶領域にレーザー光を照射することにより、非結晶領域を再結晶化している。 Patent Document 1 discloses a method for recrystallizing a polycrystalline silicon film. In this method, an ion implantation mask (resist mask) is provided on the polycrystalline silicon film, and ions are selectively implanted into a predetermined region of the polycrystalline silicon film to form an amorphous region. Next, the ion implantation mask is removed, and the amorphous region is recrystallized by irradiating the amorphous region with laser light.
特許文献2には、多結晶シリコンを再結晶化する別の方法が開示されている。この方法では、絶縁膜上に面方位異方性を有する多結晶シリコンを形成し、多結晶シリコンの一部をレジストマスクで覆い、多結晶シリコンの所定の領域にイオンを選択的に注入する。便宜上、多結晶シリコンのうちイオンが注入された部分をイオン注入部と称し、多結晶シリコンのうちイオンが注入されていない部分をイオン非注入部と称すると、イオンの注入により、イオン注入部は非晶質化され、イオン注入部の光の吸収係数(吸収率)はイオン非注入部の吸収係数よりも高くなる。 Patent Document 2 discloses another method for recrystallizing polycrystalline silicon. In this method, polycrystalline silicon having plane orientation anisotropy is formed on an insulating film, a portion of the polycrystalline silicon is covered with a resist mask, and ions are selectively implanted into a predetermined region of the polycrystalline silicon. For convenience, a portion of polycrystalline silicon into which ions are implanted is referred to as an ion implanted portion, and a portion of polycrystalline silicon into which ions are not implanted is referred to as an ion non-implanted portion. The light absorption coefficient (absorption rate) of the ion-implanted portion becomes higher than that of the non-ion-implanted portion.
その後、レジストマスクを除去し、イオン非注入部からイオン注入部にわたってレーザー光を走査する。レーザー光を照射すると、光の吸収係数の違いに起因して、イオン非注入部は半溶融状態になり、イオン注入部は完全溶融状態になる。特許文献2に開示されている方法では、レーザー光を走査しており、半溶融状態のイオン非注入部における未溶融シリコンを種結晶とした再結晶化が行われる。未溶融シリコンは面方位異方性を有しているので、再結晶化された結晶に多結晶シリコンの面方位が反映される。
しかしながら、特許文献1に開示されている方法では、結晶粒径の大きな結晶粒を形成できない。特許文献1に開示されている方法では、非結晶領域へのレーザー光の照射を停止すると、非結晶領域の熱は外部に向かって拡散し、非結晶領域の温度は非結晶領域の端部から急速に低下する。したがって、非結晶領域の冷却速度が速くなり、結晶粒径の小さな結晶粒が形成される。また、特許文献1に開示されている方法では、結晶は、非結晶領域の端部から非結晶領域の中央に向かって成長するので、非結晶領域の中央において結晶粒が衝突してしまい、大きな結晶粒を形成することができない。上述したように、結晶粒径が小さいと、結晶粒界に存在する結晶欠陥がキャリアトラップとなってキャリア移動度が低下することになる。 However, the method disclosed in Patent Document 1 cannot form crystal grains having a large crystal grain size. In the method disclosed in Patent Document 1, when the irradiation of the laser beam to the non-crystalline region is stopped, the heat of the non-crystalline region diffuses outward, and the temperature of the non-crystalline region is changed from the end of the non-crystalline region. Declines rapidly. Accordingly, the cooling rate of the non-crystalline region is increased, and crystal grains having a small crystal grain size are formed. Further, in the method disclosed in Patent Document 1, since the crystal grows from the end of the non-crystalline region toward the center of the non-crystalline region, the crystal grains collide at the center of the non-crystalline region, resulting in a large size. Crystal grains cannot be formed. As described above, when the crystal grain size is small, crystal defects existing in the crystal grain boundary serve as carrier traps and carrier mobility is lowered.
また、特許文献1に開示されている方法では、多結晶シリコン膜の所定の領域をイオン注入マスク(レジストマスク)で覆ってイオンを選択的に注入していることから、イオン注入マスクを形成するためのフォトリソグラフィ工程およびイオン注入マスクを除去する工程を行うことが必要となり、結果として、工程数およびコストが増加する。 Further, in the method disclosed in Patent Document 1, ions are selectively implanted by covering a predetermined region of the polycrystalline silicon film with an ion implantation mask (resist mask), so that an ion implantation mask is formed. Therefore, it is necessary to perform a photolithography process and a process for removing the ion implantation mask, resulting in an increase in the number of processes and cost.
また、特許文献2に開示されている方法では、結晶化を行うために、レーザー光の走査が必要となる。したがって、結晶化するための時間およびコストが増大する。 In addition, the method disclosed in Patent Document 2 requires scanning with laser light in order to perform crystallization. Therefore, the time and cost for crystallization increase.
また、特許文献2に開示されている方法において結晶化にパルスレーザー光を用いるとすると、パルスレーザー光を多結晶シリコンに1回照射した際に、レーザー光の照射された領域(以下、「照射領域」と称する。)の温度は照射領域の端部から急速に低下するので、パルスレーザー光の1回の照射によって結晶成長した距離(以下、「結晶成長距離」と称する。)が短い。したがって、結晶粒径の大きな結晶粒を形成するためには、パルスレーザー光の1回の照射毎の走査距離を短くすることが必要となり、結晶化を行うための時間およびコストが増大する。 Further, if pulse laser light is used for crystallization in the method disclosed in Patent Document 2, when the pulsed laser light is irradiated onto the polycrystalline silicon once, a region irradiated with the laser light (hereinafter referred to as “irradiation”). The temperature of the region is referred to as “region”. The temperature rapidly decreases from the end of the irradiation region, so that the distance of crystal growth (hereinafter referred to as “crystal growth distance”) by one irradiation of the pulse laser beam is short. Therefore, in order to form a crystal grain having a large crystal grain size, it is necessary to shorten the scanning distance for each irradiation of the pulse laser beam, and the time and cost for crystallization increase.
また、イオン注入部の吸収係数はイオン非注入部の吸収係数と大きく異なるので、イオン注入部とイオン非注入部との境界を含む領域にパルスレーザー光を照射すると、イオン注入部とイオン非注入部との境界の温度は急峻に変化する。この場合、結晶成長距離は特に短くなるので、パルスレーザー光の1回の照射毎の走査距離を特に短くする必要がある。 In addition, since the absorption coefficient of the ion implantation part is significantly different from the absorption coefficient of the ion non-implantation part, if the region including the boundary between the ion implantation part and the ion non-implantation part is irradiated with pulsed laser light, the ion implantation part and the ion non-implantation The temperature at the boundary with the part changes abruptly. In this case, since the crystal growth distance is particularly short, it is necessary to particularly shorten the scanning distance for each irradiation of the pulse laser beam.
また、特許文献2に開示されている方法では、多結晶シリコンの表面近傍にイオンを注入することによってイオン注入部を形成しており、イオン注入部と下地絶縁膜との間に多結晶シリコンが残存しているおそれがある。この場合、レーザー光を照射すると、横方向に結晶成長が進む前に、残存した結晶のそれぞれが核となって厚さ方向に結晶成長が進んでしまい、大きな結晶粒を形成することができない。 Further, in the method disclosed in Patent Document 2, ions are implanted near the surface of the polycrystalline silicon, and the polycrystalline silicon is formed between the ion implanted portion and the base insulating film. May remain. In this case, when the laser beam is irradiated, before the crystal growth proceeds in the lateral direction, each remaining crystal becomes a nucleus and the crystal growth proceeds in the thickness direction, so that a large crystal grain cannot be formed.
さらに、特許文献2に開示されている方法では、多結晶シリコンの所定の領域をレジストマスクで覆ってイオンを選択的に注入していることから、レジストマスクを形成するためのフォトリソグラフィ工程およびレジストマスクを除去する工程を行うことが必要となり、結果として、工程数およびコストが増加する。 Further, in the method disclosed in Patent Document 2, ions are selectively implanted by covering a predetermined region of polycrystalline silicon with a resist mask, so that a photolithography process and a resist for forming the resist mask are performed. It is necessary to perform a step of removing the mask, and as a result, the number of steps and cost increase.
本発明の目的は、電気的特性が良好で、電気的特性のばらつきを抑制した結晶質半導体膜および前記結晶質半導体膜を容易に製造するための製造方法を提供することである。 An object of the present invention is to provide a crystalline semiconductor film having favorable electrical characteristics and suppressing variation in electrical characteristics, and a manufacturing method for easily manufacturing the crystalline semiconductor film.
本発明の結晶質半導体膜の製造方法は、多結晶半導体膜を用意する工程と、前記多結晶半導体膜の少なくとも一部の領域に所定の元素を注入することにより、前記多結晶半導体膜の結晶化率よりも低い結晶化率を有する非晶質化領域を前記多結晶半導体膜の前記少なくとも一部の領域に形成する工程であって、所定のエネルギービームに対する前記非晶質化領域の吸収率が所定の方向に沿って連続的に変化するように前記所定の元素を注入する、工程と、前記非晶質化領域に前記所定のエネルギービームを照射することにより、前記非晶質化領域を結晶化する工程とを包含する。 The method for manufacturing a crystalline semiconductor film according to the present invention includes a step of preparing a polycrystalline semiconductor film, and implanting a predetermined element into at least a partial region of the polycrystalline semiconductor film, thereby crystallizing the polycrystalline semiconductor film. Forming an amorphized region having a crystallization rate lower than the crystallization rate in the at least part of the polycrystalline semiconductor film, wherein the absorptivity of the amorphized region with respect to a predetermined energy beam Injecting the predetermined element so that continuously changes along a predetermined direction, and irradiating the amorphized region with the predetermined energy beam, Crystallizing.
ある実施形態において、前記非晶質化領域を形成する工程は、前記非晶質化領域内の前記所定の元素の濃度が前記所定の方向に沿って連続的に変化するように前記所定の元素を注入する工程を含む。 In one embodiment, the step of forming the amorphized region includes the predetermined element so that the concentration of the predetermined element in the amorphized region continuously changes along the predetermined direction. Injecting.
ある実施形態において、前記所定の元素を注入する工程は、前記非晶質化領域内の前記所定の元素の濃度が前記所定の方向に沿った前記非晶質化領域の端部付近よりも前記非晶質化領域の中央部付近において低くなるように前記所定の元素を注入する工程を含む。 In one embodiment, the step of injecting the predetermined element includes the step of injecting the concentration of the predetermined element in the amorphized region from the vicinity of the end of the amorphized region along the predetermined direction. And a step of implanting the predetermined element so as to be lower in the vicinity of the center of the amorphized region.
ある実施形態において、前記非晶質化領域を形成する工程は、イオン注入法またはイオンドーピング法によって前記所定の元素を注入する工程を含む。 In one embodiment, the step of forming the amorphized region includes a step of implanting the predetermined element by an ion implantation method or an ion doping method.
ある実施形態において、前記非晶質化領域を形成する工程は、前記所定の元素の濃度が前記多結晶半導体膜の厚さ方向全体にわたってほぼ一定になるように加速エネルギーを変化させて前記所定の元素を複数回注入する工程を含む。 In one embodiment, the step of forming the amorphized region includes changing the acceleration energy so that the concentration of the predetermined element is substantially constant over the entire thickness direction of the polycrystalline semiconductor film. A step of implanting the element a plurality of times.
ある実施形態において、前記非晶質化領域を形成する工程は、1KeV以上200KeV以下のエネルギーで前記所定の元素を注入する工程を含む。 In one embodiment, the step of forming the amorphized region includes a step of implanting the predetermined element with an energy of 1 KeV or more and 200 KeV or less.
ある実施形態において、前記非晶質化領域を形成する工程は、ドーズ量1×1012atoms/cm2以上9×1017atoms/cm2以下の範囲で前記所定の元素を注入する工程を含む。 In one embodiment, the step of forming the amorphized region includes a step of implanting the predetermined element in a dose range of 1 × 10 12 atoms / cm 2 to 9 × 10 17 atoms / cm 2. .
ある実施形態において、前記非晶質化領域を形成する工程において、前記所定の元素は、前記多結晶半導体膜を構成する材料の元素および希ガスに属する元素のうち少なくともいずれか一つを含む。 In one embodiment, in the step of forming the amorphized region, the predetermined element includes at least one of an element of a material constituting the polycrystalline semiconductor film and an element belonging to a rare gas.
ある実施形態において、前記非晶質化領域を結晶化する工程は、前記所定のエネルギービームとして光を用いて結晶化する工程を含む。 In one embodiment, the step of crystallizing the amorphized region includes the step of crystallizing using light as the predetermined energy beam.
ある実施形態において、前記非晶質化領域を形成する工程は、前記非晶質化領域の結晶化率を変化させることにより、前記所定のエネルギービームに対する前記非晶質化領域の吸収率を制御する工程を含む。 In one embodiment, the step of forming the amorphized region controls the absorptivity of the amorphized region with respect to the predetermined energy beam by changing a crystallization rate of the amorphized region. The process of carrying out.
ある実施形態において、前記多結晶半導体膜を用意する工程において、前記多結晶半導体膜は珪素を含む。 In one embodiment, in the step of preparing the polycrystalline semiconductor film, the polycrystalline semiconductor film contains silicon.
ある実施形態において、前記多結晶半導体膜を用意する工程において、前記多結晶半導体膜の厚さは10nm以上200nm以下の範囲である。 In one embodiment, in the step of preparing the polycrystalline semiconductor film, the thickness of the polycrystalline semiconductor film ranges from 10 nm to 200 nm.
ある実施形態において、前記非晶質化領域を結晶化する工程は、前記所定のエネルギービームとして、波長200nm以上400nm以下のレーザー光を用いる工程を含む。 In one embodiment, the step of crystallizing the amorphized region includes a step of using a laser beam having a wavelength of 200 nm or more and 400 nm or less as the predetermined energy beam.
ある実施形態において、前記非晶質化領域を結晶化する工程は、エネルギー密度が250mJ/cm2以上500mJ/cm2以下のパルスレーザー光を前記所定のエネルギービームとして用いる工程を含む。 In certain embodiments, the step of crystallizing the amorphous region comprises the step of energy density used 250 mJ / cm 2 or more 500 mJ / cm 2 or less of the pulsed laser beam as the predetermined energy beam.
ある実施形態において、前記非晶質化領域を結晶化する工程は、結晶を横方向に成長する工程を含む。 In one embodiment, the step of crystallizing the amorphized region includes a step of growing the crystal in a lateral direction.
ある実施形態において、前記非晶質化領域を結晶化する工程は、前記非晶質化領域内における前記所定の元素の濃度の低い部分から高い部分に向かって前記非晶質化領域を結晶化する工程を含む。 In one embodiment, the step of crystallizing the amorphized region crystallizes the amorphized region from a low concentration portion to a high concentration portion of the predetermined element in the amorphized region. The process of carrying out.
ある実施形態において、前記非晶質化領域を結晶化する工程は、前記所定のエネルギービームを前記所定の方向に走査する工程を含む。 In one embodiment, the step of crystallizing the amorphized region includes a step of scanning the predetermined energy beam in the predetermined direction.
ある実施形態において、前記非晶質化領域を結晶化する工程は、前記所定の方向に沿ったエネルギー密度がほぼ一定なエネルギービームを前記非晶質化領域に照射する工程を含む。 In one embodiment, the step of crystallizing the amorphized region includes a step of irradiating the amorphized region with an energy beam having a substantially constant energy density along the predetermined direction.
ある実施形態において、前記多結晶半導体膜を用意する工程は、前記多結晶半導体膜を基板上に形成する工程を含む。 In one embodiment, the step of preparing the polycrystalline semiconductor film includes a step of forming the polycrystalline semiconductor film on a substrate.
本発明の結晶質半導体膜は、上記の製造方法によって製造される。 The crystalline semiconductor film of the present invention is manufactured by the above manufacturing method.
本発明の半導体装置は、上記の結晶質半導体膜を備える。 A semiconductor device of the present invention includes the above crystalline semiconductor film.
本発明の表示装置は、上記の半導体装置を備える。 A display device of the present invention includes the above-described semiconductor device.
本発明によれば、電気的特性が良好で、電気的特性のばらつきを抑制した結晶質半導体膜および前記結晶質半導体膜を容易に製造するための製造方法を提供することができる。また、本発明によれば、前記結晶質半導体膜を備える半導体装置および表示装置を提供することができる。 According to the present invention, it is possible to provide a crystalline semiconductor film having favorable electrical characteristics and suppressing variation in electrical characteristics, and a manufacturing method for easily manufacturing the crystalline semiconductor film. In addition, according to the present invention, a semiconductor device and a display device including the crystalline semiconductor film can be provided.
(実施形態1)
以下に、図1および図2を参照して、本発明による結晶質半導体膜およびその製造方法の第1の実施形態を説明する。
(Embodiment 1)
Hereinafter, a first embodiment of a crystalline semiconductor film and a method for manufacturing the same according to the present invention will be described with reference to FIGS.
図1(a)に示すように、多結晶半導体膜120を用意する。ここでは、基板110上に多結晶半導体膜120を形成している。例えば、基板110はガラス基板などの絶縁基板であり、多結晶半導体膜120は珪素からなる多結晶珪素膜である。
As shown in FIG. 1A, a
図1(b)に示すように、多結晶半導体膜120に所定の元素130を注入する。図1(b)に示した矢印の長さは、多結晶半導体膜120に注入される所定の元素130のドーズ量に対応しており、矢印が長いほど、所定の元素130のドーズ量が多いことを示している。多結晶半導体膜120に注入される所定の元素130のドーズ量は、所定の方向に沿って多結晶半導体膜120の中央部付近で少なく多結晶半導体膜120の端部付近で多くなるように、連続的に変化する。なお、この所定の方向は後に結晶が成長する方向と同じ方向であり、本明細書において「結晶化方向」と称する場合がある。ここでは、所定の元素130として、多結晶半導体膜120を構成する元素と同じ元素(例えば、珪素)を多結晶半導体膜120に注入している。この元素は、イオン化されて、イオン注入法またはイオンドーピング法によって多結晶半導体膜120に注入される。なお、以下の説明において、所定の元素130を非晶質化元素130と称する場合がある。
As shown in FIG. 1B, a
注入装置(図示せず)は、図1(c)に示す注入領域160に非晶質化元素130を出射し、非晶質化元素130は、多結晶半導体膜120のうちの注入領域160に対応する領域に注入される。注入領域160は、結晶化方向に対してほぼ直交する方向に延びた形状をしている。多結晶半導体膜120に対して注入領域160を相対的に結晶化方向に沿って移動させて、多結晶半導体膜120に非晶質化元素130が注入される。
The implantation apparatus (not shown) emits the
ここでは、多結晶半導体膜120に対する注入領域160の相対速度を変化させて注入領域160を移動させるとともに、注入領域160に一定量の非晶質化元素130を定期的に出射する。相対速度が低い場合、多結晶半導体膜120に注入される非晶質化元素130のドーズ量が多くなり、相対速度が高い場合、多結晶半導体膜120に注入される非晶質化元素130のドーズ量が少なくなる。このように相対速度を変化させることにより、多結晶半導体膜120の位置に応じて、多結晶半導体膜120に注入する非晶質化元素130のドーズ量を調整することができる。あるいは、多結晶半導体膜120に対する注入領域160の相対速度を一定にして注入領域160を移動させて、注入領域160に出射される非晶質化元素130の量を時間的に変化させることにより、多結晶半導体膜120に注入する非晶質化元素130のドーズ量を調整してもよい。
Here, the
多結晶半導体膜120に非晶質化元素130を注入することにより、多結晶半導体膜120は非晶質化(アモルファス化)される。より具体的には、多結晶半導体膜120に非晶質化元素130を注入すると、多結晶半導体膜120内の原子間の結合が分断され、多結晶半導体膜120の結晶化率が低下して、多結晶半導体膜120は非晶質化される。図1(c)を参照して説明したように非晶質化元素130のドーズ量は多結晶半導体膜120の位置に応じて調整されており、非晶質化の程度は、多結晶半導体膜120の位置に応じて異なる。
By injecting the
図1(d)に示すように、多結晶半導体膜120の非晶質化により、非晶質化領域140が形成される。本明細書において、多結晶半導体膜120のうち非晶質化元素130が注入された領域を非晶質化領域140と称する。図1(b)には、多結晶半導体膜120の全面に非晶質化元素130を注入することを示しており、それに対応して、図1(d)には、多結晶半導体膜120が非晶質化領域140となることを示しているが、多結晶半導体膜120の所定の領域に非晶質化元素130を選択的に注入して、多結晶半導体膜120の一部に非晶質化領域140を選択的に形成することもできる。
As shown in FIG. 1D, an
非晶質化領域140内の非晶質化元素130の濃度は、非晶質化元素130のドーズ量に対応するため、図2(a)に示すように、所定の方向に沿って非晶質化領域140の端部付近で高く非晶質化領域140の中央部付近で低くなるように、連続的に変化している。なお、非晶質化領域140内の非晶質化元素130の濃度は、所定の方向とほぼ直交する方向に沿って、ほぼ一定になっている。
Since the concentration of the
また、非晶質化領域140内の非晶質化元素130の濃度は、非晶質化領域140の表面から厚さ方向にわたってほぼ一定である。厚さ方向にわたって非晶質化領域140内の非晶質化元素130の濃度をほぼ一定にするために、加速エネルギーを変えて非晶質化元素130を複数回注入してもよい。加速エネルギーを大きくすると、非晶質化元素130を多結晶半導体膜120の比較的深いところに注入することができ、加速エネルギーを小さくすると、非晶質化元素130を多結晶半導体膜120の比較的浅いところに注入することができる。非晶質化元素130を注入するときのエネルギーは、例えば、1KeV以上200KeV以下であり、ドーズ量は、例えば、1×1012atoms/cm2以上9×1017atoms/cm2以下である。
The concentration of the
非晶質化領域140内の非晶質化元素130の濃度が高い部分ほど、非晶質化が進み、非晶質化領域140の結晶化率が低い。したがって、非晶質化領域140の結晶化率は、図2(b)に示すように、結晶化方向に沿って非晶質化領域140の端部付近で低く中央部付近で高くなるように、緩やかに連続的に変化する。ここで、結晶化率は結晶成分の体積比率を示しており、結晶化率はラマン分光法によって測定される。
As the concentration of the
非晶質化領域140の結晶化率の変化により、所定のエネルギービーム150(図1(e)参照)に対する非晶質化領域140の吸収率は結晶化方向に沿って緩やかに連続的に変化する。詳細には、非晶質化領域140の結晶化率が低い部分ほど(すなわち、非晶質化している部分ほど)、非晶質化領域140の吸収率が高い。したがって、図2(c)に示すように、所定のエネルギービーム150に対する非晶質化領域140の吸収率は、結晶化方向に沿って非晶質化領域140の端部付近で高く非晶質化領域140の中央部付近で低くなるように、緩やかに連続的に変化する。なお、非晶質化領域140の吸収率は、例えば、紫外可視分光光度計を用いて測定される。
Due to the change in the crystallization rate of the
図1(e)に示すように、非晶質化領域140に所定のエネルギービーム150を照射することにより、非晶質化領域140を(再)結晶化する。これにより、非晶質化領域140は結晶化領域となる。エネルギービーム150は、例えば、波長200nm以上400nm以下、パルス幅1〜100ns(好ましくは、40ns)のパルスレーザー光である。ここでは、エネルギービーム150のビームプロファイルの結晶化方向に沿った長さは、非晶質化元素130を注入した領域の結晶化方向に沿った長さよりも長く、結晶化方向に沿ったエネルギービーム150のエネルギー密度はほぼ一定である。なお、エネルギービーム150は、エネルギー密度が250mJ/cm2以上500mJ/cm2以下のパルスレーザー光であることが好ましい。エネルギービーム150のエネルギー密度が250mJ/cm2よりも小さいと、非晶質化領域140を充分に溶融させることができず、結晶粒径が小さくなり、また、エネルギービーム150のエネルギー密度が500mJ/cm2よりも大きいと、非晶質化領域140中の一部が飛散するおそれ等がある。
As shown in FIG. 1E, the
非晶質化領域140にエネルギービーム150を照射すると、エネルギービーム150は非晶質化領域140に吸収されて、非晶質化領域140の温度が上昇し、これにより、非晶質化領域140は溶融状態になる。非晶質化領域140の吸収率が高い部分ほど、非晶質化領域140によって吸収されるエネルギービーム150の量が多く、非晶質化領域140の温度が高くなり、非晶質化領域140の温度は、図2(d)に示すように、所定の方向に沿って非晶質化領域140の中央部付近で低く非晶質化領域140の端部付近で高くなるように、緩やかに連続的に変化する。
When the
エネルギービーム150の照射を停止し、非晶質化領域140の温度が融点まで低下すると、非晶質化領域140は結晶化(固化)する。図2(d)に示すように、エネルギービーム150の照射により、非晶質化領域140の温度は、非晶質化領域140の中央部付近において最も低く、非晶質化領域140の中央部付近から端部付近に向かうほど緩やかに連続的に高いので、非晶質化領域140の中央部付近が先に結晶化し、非晶質化領域140は中央部付近から端部付近に向かって結晶化(固化)していく。すなわち、非晶質化領域140の中央部付近において形成された結晶が種結晶となり、結晶は非晶質化領域140の端部に向かって横方向に成長する。このように結晶成長が行われることにより、結晶粒径の大きな結晶粒を有する結晶質半導体膜が作製される。
When the irradiation of the
本実施形態によれば、非晶質化領域140の温度が結晶化方向に沿って緩やかに連続的に変化しているので、非晶質化領域140の冷却速度が遅くなる。その結果、1回のパルス照射による結晶成長距離が長くなり、結晶粒径を大きくする(例えば、結晶粒径を5μm以上にする)ことができる。したがって、本実施形態によれば、結晶粒径の大きな結晶粒を有する結晶質半導体膜を作製することができ、結晶質半導体膜におけるキャリア移動度を高くし、電気的特性のばらつきを抑制することができる。
According to the present embodiment, since the temperature of the
また、本実施形態によれば、多結晶半導体膜120に対する注入領域160の相対速度を変化させることにより、非晶質化領域140内の非晶質化元素130の濃度を調整しているので、特許文献1および特許文献2に開示されていた方法とは異なり、レジストマスクを設けるためのフォトリソグラフィ工程およびレジストマスクを除去する工程を行う必要がなく、それにより、製造方法を簡略化することができる。
Further, according to the present embodiment, the concentration of the
また、本実施形態によれば、非晶質化領域140内における厚さ方向の非晶質化元素130の濃度をほぼ一定にしているので、非晶質化領域140内に結晶が残存することを防ぐことができ、それにより、結晶が横成長する前に厚さ方向に成長することを防ぐことができる。
Further, according to the present embodiment, since the concentration of the
また、本実施形態によれば、非晶質化領域140の温度の低い部分、すなわち、非晶質化領域140内の非晶質化元素130の濃度の低い部分から結晶化するので、非晶質化元素130を注入する位置を制御することにより、結晶粒を形成する位置を容易に制御することができる。
Further, according to the present embodiment, the
また、本実施形態によれば、非晶質化元素130の濃度の低い部分から結晶粒径の大きな結晶粒が形成されるので、非晶質化元素130の濃度の低い部分を半導体素子(例えば、TFT)の活性層として用いることにより、電気的特性の優れた半導体素子を有する半導体装置を製造することができる。
In addition, according to the present embodiment, since a crystal grain having a large crystal grain size is formed from a portion where the concentration of the
複数の結晶化領域を形成する場合、1枚の比較的大きな多結晶半導体膜120に、平行に延びた複数の非晶質化領域140を形成する。各非晶質化領域140の結晶化方向に沿った長さは、例えば、10μmである。このような非晶質化領域140を有する多結晶半導体膜120に、例えば、長辺約300mm、短辺約0.4mmの長方形状でフラットな強度分布を有するエネルギービームを照射すると、非晶質化領域140のそれぞれは結晶化され、結晶粒径の大きな(例えば、結晶粒径5μm)結晶粒が形成される。このように複数の非晶質化領域140を再結晶化することによって得られた結晶領域は、例えば、複数のTFTの活性層として用いられる。
In the case of forming a plurality of crystallized regions, a plurality of
なお、上述した説明では、1回のエネルギービーム150の照射によって非晶質化領域140の全体を結晶化したが、本実施形態はこれに限定されない。非晶質化領域140内の非晶質化元素130の濃度が非晶質化領域140の結晶化方向に沿った一方の端部140aから他方の端部140bに向かって単調増加するように非晶質化元素130を注入し、図1(f)に示すように、エネルギービーム150を非晶質化領域140の一方の端部140aから他方の端部140bに向かって結晶化方向に沿って走査して、非晶質化領域140の結晶化を行ってもよい。ここで、エネルギービーム150のビームプロファイルの結晶化方向に沿った長さは、非晶質化領域140の結晶化方向に沿った長さよりも短い。例えば、エネルギービーム150のビームプロファイルの短辺(結晶化方向に沿った辺)の長さは約2μmである。一方、エネルギービーム150のビームプロファイルの長辺(結晶化方向に沿った辺と直交する辺)の長さを数百mmのオーダであってもよく、長辺の長さは多結晶半導体膜120のサイズに応じて設定することができる。このようなエネルギービーム150のビームプロファイルを形成するためにスリットを用いてもよい。エネルギービーム150は、結晶化方向に沿って1μmずつ走査される。パルスレーザー光を走査するとき、パルスレーザー光を照射する間隔は、例えば、1〜20μmである。
In the above description, the entire
また、上述した説明では、エネルギービームとしてパルスレーザー光を例示したが、本実施形態はこれに限定されない。エネルギービームとしてCW(continuous wave)レーザー光を用いてもよい。あるいは、エネルギービームとしてレーザー光以外のもの(例えばライン状ヒータなどの熱源)を用いてもよい。 In the above description, the pulse laser beam is exemplified as the energy beam, but the present embodiment is not limited to this. A CW (continuous wave) laser beam may be used as the energy beam. Alternatively, an energy beam other than laser light (for example, a heat source such as a line heater) may be used.
また、上述した説明では、多結晶半導体膜120として珪素膜を例示したが、本実施形態はこれに限定されない。多結晶半導体膜120は、SiGe膜、GaAs膜、GaP膜およびInP膜等であってもよい。
In the above description, a silicon film is exemplified as the
また、上述した説明では、非晶質化元素130として珪素を例示したが、本実施形態はこれに限定されない。多結晶半導体膜120に応じて別の元素を非晶質化元素130として用いてもよい。または、非晶質化元素130は、He、Ne、Ar、Xe、Krなどの希ガスに属する元素であってもよい。あるいは、非晶質化元素130は、これらの混合物であってもよいし、これらの元素のうち少なくとも一つを含んだものであってもよい。これらの場合も、元素は、イオン化されて、イオン注入法またはイオンドーピング法によって多結晶半導体膜120に注入される。
In the above description, silicon is exemplified as the
また、多結晶半導体膜120の厚さは、10nm以上200nm以下の範囲であることが好ましい。一般に、多結晶半導体膜120の下に配置された下地膜(基板)は、高い熱伝導率を有するため、多結晶半導体膜120が10nmよりも薄いと、エネルギービーム150は多結晶半導体膜120から形成された非晶質化領域140に充分吸収されず、下地膜(基板)に吸収されてしまい、結果として、非晶質化領域140を溶融させることが困難となる。また、多結晶半導体膜120が200nmよりも厚いと、非晶質化領域140を溶融させるために過大なエネルギーが必要となり、非晶質化領域140を安定して溶融させることができず、非晶質化領域140において緩やかな温度変化を生じさせることが困難になる。
In addition, the thickness of the
本実施形態によれば、結晶粒径の大きい結晶粒を有する結晶質半導体膜を作製することができる。この結晶質半導体膜を用いてTFTを作製すると、しきい値電圧の低いTFTを得ることができ、消費電力を抑制することができる。また、結晶質半導体膜の電気的特性のばらつきが抑制されているので、この結晶質半導体膜を用いて信頼性の高い半導体素子を製造することができる。 According to this embodiment, a crystalline semiconductor film having crystal grains with a large crystal grain size can be produced. When a TFT is manufactured using this crystalline semiconductor film, a TFT having a low threshold voltage can be obtained and power consumption can be suppressed. In addition, since variation in electrical characteristics of the crystalline semiconductor film is suppressed, a highly reliable semiconductor element can be manufactured using the crystalline semiconductor film.
(実施形態2)
以下に、図3および図4を参照して、本発明の結晶質半導体膜およびその製造方法の第2の実施形態を説明する。
(Embodiment 2)
The second embodiment of the crystalline semiconductor film and the method for manufacturing the same according to the present invention will be described below with reference to FIGS.
図3(a)に示すように、ガラス基板110上にSiO2膜112を形成する。SiO2膜112の厚さは、例えば200nmであり、SiO2膜112は、TEOS(テトラエトキシシラン)ガスとO3ガスとを用いたプラズマCVD法によって形成される。
As shown in FIG. 3A, an SiO 2 film 112 is formed on the
図3(b)に示すように、多結晶珪素膜120を、SiO2膜112上の全面に形成する。多結晶珪素膜120の厚さは、例えば50nmであり、多結晶珪素膜120は、SiH4ガスを用いた減圧CVD法によって形成される。
As shown in FIG. 3B, a
図3(c)に示すように、所定の元素として珪素130をイオン注入法またはイオンドーピング法によって多結晶珪素膜120に注入する。図1(b)と同様に、図3(c)に示した矢印の長さも、多結晶珪素膜120に注入される珪素130のドーズ量に対応しており、矢印が長いほど、珪素130のドーズ量が多いことを示している。多結晶珪素膜120に注入される珪素130のドーズ量は、結晶化方向に沿って多結晶珪素膜120の中央部付近で少なく端部付近で多くなるように、連続的に変化する。
As shown in FIG. 3C,
ここでも図1(c)を参照して説明したのと同様に、注入すべき珪素130のドーズ量に応じて多結晶珪素膜120に対する注入領域160の相対速度を変化させて、珪素イオンが多結晶珪素膜120に注入される。珪素130のドーズ量は、1×1012atoms/cm2以上9×1017atoms/cm2の範囲内である。
Again, as described with reference to FIG. 1C, the relative velocity of the
図3(d)に示すように、珪素130の注入により、多結晶珪素膜120の結晶化率が低下して、非晶質化領域140が形成される。非晶質化領域140内の珪素130の濃度は、図4(a)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く端部付近で高くなるように、連続的に変化する。
As shown in FIG. 3D, the implantation of
非晶質化領域140内の珪素130の濃度が高い部分ほど、非晶質化領域140の結晶化率が低下する。したがって、非晶質化領域140の結晶化率は、図4(b)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で高く端部付近で低くなるように、緩やかに連続的に変化する。
The higher the concentration of
非晶質化領域140の結晶化率が低い部分ほど、所定のエネルギービーム(ここでは、エキシマレーザー光)に対する非晶質化領域140の吸収率が高い。したがって、非晶質化領域140の吸収率は、図4(c)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く、端部付近で高くなるように、緩やかに連続的に変化する。
The lower the crystallization rate of the
図3(e)に示すように、所定のエネルギービーム(ここでは、エキシマレーザー光)150を非晶質化領域140に照射する。エキシマレーザー光150の照射により、非晶質化領域140の温度は上昇して、非晶質化領域140は溶融状態になる。非晶質化領域140の吸収率が高い部分ほど、非晶質化領域140の温度が高くなり、非晶質化領域140の温度は、図4(d)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く端部付近で高くなるように、緩やかに連続的に変化する。
As shown in FIG. 3E, the
エキシマレーザー光150の照射を停止し、非晶質化領域140の温度が融点まで低下すると、非晶質化領域140は結晶化する。これにより、非晶質化領域140は結晶化領域となる。エキシマレーザー光150の照射により、非晶質化領域140の温度は、図4(d)に示すように、結晶化方向に沿って中央部付近で低く端部付近で高くなるように緩やかに連続的に変化しているので、非晶質化領域140の中央部付近が先に結晶化し、これが種結晶となり、結晶は結晶化方向に沿って成長する。このように結晶成長が行われることにより、結晶粒径の大きな結晶粒を有する結晶質半導体膜が作製される。
When the irradiation of the
以上のように、本実施形態の結晶質半導体膜には結晶粒径の大きい結晶粒が形成されるので、結晶質珪素膜の電気的特性は良好になり、そのばらつきが抑制される。 As described above, since crystal grains having a large crystal grain size are formed in the crystalline semiconductor film of the present embodiment, the electrical characteristics of the crystalline silicon film are improved and variations thereof are suppressed.
また、本実施形態によれば、注入した珪素130の濃度の低い部分に種結晶を発生させることができるので、結晶粒の位置を容易に制御することができる。
In addition, according to the present embodiment, since the seed crystal can be generated in the portion where the concentration of the implanted
(実施形態3)
以下に、図5および図6を参照して、本発明による結晶質半導体膜の製造方法の第3の実施形態を説明する。
(Embodiment 3)
A third embodiment of the method for manufacturing a crystalline semiconductor film according to the present invention will be described below with reference to FIGS.
図5(a)に示すように、ガラス基板110上にSiO2膜112を形成する。SiO2膜112の厚さは例えば200nmであり、SiO2膜112は、TEOS(テトラエトキシシラン)ガスとO3ガスとを用いたプラズマCVD法によって形成される。
As shown in FIG. 5A, an SiO 2 film 112 is formed on the
図5(b)に示すように、非晶質珪素膜118を、SiO2膜112上の全面に形成する。非晶質珪素膜118の厚さは例えば50nmであり、非晶質珪素膜118は、SiH4ガスを用いた減圧CVD法によって形成される。
As shown in FIG. 5B, an
図5(c)に示すように、非晶質珪素膜118に、例えば600℃で20時間熱処理を施す。これにより、非晶質珪素膜118は結晶化され、多結晶珪素膜120が形成される。
As shown in FIG. 5C, the
図5(d)に示すように、多結晶珪素膜120上に、保護膜としてSiO2膜122を形成する。保護膜122は薄く、例えば厚さ20nmである。このように保護膜122を形成することにより、後のイオン注入時に多結晶珪素膜120に生じるダメージを低減することができる。
As shown in FIG. 5D, an SiO 2 film 122 is formed on the
図5(e)に示すように、イオン注入法あるいはイオンドーピング法によって所定の元素としてアルゴン130を注入する。アルゴン130は保護膜122を介して多結晶珪素膜120に注入される。図1(b)と同様に、図5(e)に示した矢印の長さも、多結晶珪素膜120に注入されるアルゴン130のドーズ量に対応しており、矢印が長いほど、アルゴン130のドーズ量が多いことを示している。多結晶珪素膜120に注入されるアルゴン130のドーズ量は、結晶化方向に沿って多結晶珪素膜120の中央部付近で少なく端部付近で多くなるように、連続的に変化する。
As shown in FIG. 5E,
ここでも図1(c)を参照して説明したのと同様に、注入すべきアルゴン130のドーズ量に応じて、多結晶珪素膜120に対する注入領域160の相対速度を変化させて、アルゴンイオンを多結晶珪素膜120に注入する。アルゴン130のドーズ量は、1×1012atoms/cm2以上9×1017atoms/cm2の範囲内である。なお、非晶質化領域140内のアルゴン130の濃度は、例えば、SIMS(二次イオン質量分析法)によって測定される。非晶質化元素130の濃度は、1×1015atoms/cm3以上1×1020atoms/cm3以下であることが好ましい。
Here again, as described with reference to FIG. 1C, the relative speed of the
アルゴン130の注入により、多結晶珪素膜120の結晶化率が低下して、図5(f)に示すように、非晶質化領域140が形成される。非晶質化領域140内のアルゴン130の濃度は、図6(a)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く端部付近で高くなるように、連続的に変化する。
By injecting the
非晶質化領域140内のアルゴン130の濃度が高い部分ほど、非晶質化領域140の結晶化率が低いので、非晶質化領域140の結晶化率は、図6(b)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で高く端部付近で低くなるように、緩やかに連続的に変化する。
The higher the concentration of
非晶質化領域140の結晶化率が低い部分ほど、所定のエネルギービーム(ここでは、エキシマレーザー光)に対する非晶質化領域140の吸収率が高い。したがって、非晶質化領域140の吸収率は、図6(c)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く端部付近で高くなるように、緩やかに連続的に変化する。
The lower the crystallization rate of the
図5(g)に示すように、所定のエネルギービーム(ここでは、エキシマレーザー光)150を非晶質化領域140に照射する。エキシマレーザー光150の照射により、非晶質化領域140の温度は上昇して、非晶質化領域140は溶融状態になる。非晶質化領域140の吸収率が高い部分ほど非晶質化領域140の温度は高くなるので、非晶質化領域140の温度は、図6(d)に示すように、結晶化方向に沿って非晶質化領域140の中央部付近で低く端部付近で高くなるように、緩やかに連続的に変化する。
As shown in FIG. 5G, the
エキシマレーザー光150の照射を停止し、非晶質化領域140の温度が融点まで低下すると、非晶質化領域140は結晶化する。これにより、非晶質化領域140は結晶化領域となる。図6(d)に示すように、非晶質化領域140の温度は結晶化方向に沿って中央部付近で低く端部付近で高くなるように緩やかに連続的に変化しているので、非晶質化領域140の中央部付近が先に結晶化し、これが種結晶となり、結晶は結晶化方向に沿って成長する。このように結晶成長が行われることにより、結晶粒径の大きな結晶粒を有する結晶質半導体膜が形成される。
When the irradiation of the
以上のように、本実施形態の結晶質半導体膜には結晶粒径の大きい結晶粒が形成されるので、結晶質珪素膜の電気的特性は良好になり、そのばらつきが抑制される。 As described above, since crystal grains having a large crystal grain size are formed in the crystalline semiconductor film of the present embodiment, the electrical characteristics of the crystalline silicon film are improved and variations thereof are suppressed.
また、本実施形態によれば、注入したアルゴン130の最も濃度の低い部分に種結晶を発生させることができるので、結晶粒の位置を容易に制御することができる。
In addition, according to the present embodiment, since the seed crystal can be generated in the portion with the lowest concentration of the implanted
(実施形態4)
以下に、図7を参照して、本発明による結晶質半導体膜を用いた半導体装置の実施形態を説明する。本実施形態の半導体装置は、実施形態1〜3のいずれかの結晶質半導体膜を用いて形成された複数のTFTを有しているが、図7には、例示として1つのTFT180を示している。半導体装置は、以下に示すように作製される。
(Embodiment 4)
Hereinafter, an embodiment of a semiconductor device using a crystalline semiconductor film according to the present invention will be described with reference to FIG. The semiconductor device of this embodiment has a plurality of TFTs formed using the crystalline semiconductor film of any of Embodiments 1 to 3. FIG. 7 shows one
まず、実施形態1〜3のいずれかの結晶質珪素膜170を用意する。ここで、結晶質珪素膜170は、基板110およびSiO2膜112上に形成されており、CF4ガスとO2ガスとを用いたRIE(Reactive Ion Etching)法を用いて所定の形状にパターニングされている。
First, the
結晶質珪素膜170およびSiO2膜112の上に、TEOSガスとO3ガスとを用いたプラズマCVD法によってSiO2膜を堆積する。後にこのSiO2膜を用いて、結晶質珪素膜170の所定の領域の上に設けられたゲートSiO2膜171、および、結晶質珪素膜170の両端およびSiO2膜112の上に設けられたSiO2膜172が形成される。
A SiO 2 film is deposited on the
スパッタリング法によってWSi2/多結晶Siを堆積し、これをCF4ガスとO2ガスとを用いたRIE法によってパターニングすることにより、ゲートSiO2膜171となる部分の上にWSi2/多結晶Siゲート電極173を形成する。
By depositing WSi 2 / polycrystalline Si by sputtering and patterning it by RIE using CF 4 gas and O 2 gas, WSi 2 / polycrystalline is formed on the portion to be the gate SiO 2 film 171. A
TEOSガスとO3ガスとを用いたプラズマCVD法によってSiO2膜を堆積した後、堆積したSiO2膜をCF4ガスとCHF3ガスとを用いたRIE法によってエッチングすることにより、結晶質珪素膜170の上でゲートSiO2膜171およびWSi2/多結晶Siゲート電極173を覆うSiO2膜174、および、SiO2膜172の上に設けられたSiO2膜175を形成する。このエッチングにより、先に堆積されたSiO2膜も除去されてゲートSiO2膜171とSiO2膜172とが分離して形成され、結晶質珪素膜170の一部を露出するコンタクトホールが形成される。
After depositing the SiO 2 film by the plasma CVD method using TEOS gas and O 3 gas, the deposited SiO 2 film is etched by the RIE method using CF 4 gas and CHF 3 gas, thereby producing crystalline silicon. An SiO 2 film 174 covering the gate SiO 2 film 171 and the WSi 2 / polycrystalline
コンタクトホールを介して露出された結晶質珪素膜170には、TFT180においてソースおよびドレインとして機能するように、イオンドーピング法で、TFT180の型に応じてP(リン)またはB(ボロン)を注入する。
P (phosphorus) or B (boron) is implanted into the
結晶質珪素膜170およびSiO2膜175の上にAl配線176を形成する。Al配線176は、スパッタリング法によってAlをコンタクトホールに充填するとともにSiO2膜175の上に堆積させ、堆積したAlをBCl3ガスとCl2ガスとを用いたRIE法によってパターニングすることにより、形成される。
An
次いで、SiH4ガス、NH3ガス及びN2ガスを用いたプラズマCVD法によってSiN膜を堆積し、CF4ガスとCHF3ガスとを用いたRIE法によって堆積したSiN膜をエッチングすることにより、Al配線176およびWSi2/多結晶Siゲート電極173の上にSiN保護膜177を形成する。このようにして、TFT180を有する半導体装置を作製することができる。
Next, by depositing a SiN film by a plasma CVD method using SiH 4 gas, NH 3 gas and N 2 gas, and etching the SiN film deposited by an RIE method using CF 4 gas and CHF 3 gas, A SiN
本実施形態では、上述した実施形態1〜3のいずれかによる結晶質珪素膜170をTFT180の活性層に用いている。結晶質珪素膜170のキャリア移動度が高いので、高速応答可能で、しきい値電圧が低いTFT180が形成される。また、本実施形態によれば、TFT180間の電気的特性(例えば、しきい値電圧)のばらつきを抑制することができる。このようなTFT180は、例えば、液晶表示装置のドライバー(駆動回路)、半導体メモリー、半導体論理回路等の半導体装置に用いられる。
In this embodiment, the
なお、ここでは、結晶質半導体膜を用いたTFTを有する半導体装置について説明したが、本実施形態はこれに限定されない。上述した実施形態1〜3のいずれかの結晶質珪素膜を用いて、TFT以外の半導体素子を有する半導体装置を作製することもできる。 Although a semiconductor device having a TFT using a crystalline semiconductor film has been described here, the present embodiment is not limited to this. A semiconductor device having a semiconductor element other than a TFT can be manufactured using the crystalline silicon film of any of Embodiments 1 to 3 described above.
(実施形態5)
以下に、図8を参照して、本発明による半導体装置を用いた表示装置の実施形態を説明する。ここでは、表示装置の例示として液晶表示装置300を説明する。液晶表示装置300は、図7を参照して説明した実施形態4による半導体装置を用いて作製されたアクティブマトリクス基板190と、対向基板200と、アクティブマトリクス基板190と対向基板200との間に配置された液晶層210とを備える。
(Embodiment 5)
Hereinafter, an embodiment of a display device using a semiconductor device according to the present invention will be described with reference to FIG. Here, the liquid
まず、アクティブマトリクス基板190を説明する。実施形態4の半導体装置のSiN保護膜177の上に樹脂膜191を形成する。樹脂膜191は、SiN保護膜177上に樹脂膜を堆積し、堆積した樹脂膜およびSiN保護膜177を貫通するようにスルーホールを形成することにより、形成される。また、スルーホールを形成することにより、スルーホールを介してAl配線176が露出される。
First, the
次いで、樹脂膜191の上に画素電極192を形成する。画素電極192は、スパッタリング法によってITO膜をスルーホールに充填させるとともに樹脂膜191の上に堆積させ、HClとFeCl3とを用いて堆積したITO膜をパターニングすることによって、形成される。
Next, the
次いで、画素電極192の上に配向膜193を形成する。配向膜193は、オフセット印刷法で形成したポリイミド膜にラビング処理を行うことによって、形成される。このようにして、アクティブマトリクス基板190は形成される。
Next, an
次に、対向基板200を説明する。別のガラス基板201に、カラーフィルタ202を形成する。カラーフィルタ202は、赤、緑、青の各感光性樹脂薄膜の付いたフィルムを熱圧着して転写し、フォトリソグラフィによってパターニングすることによって形成される。次いで、赤、緑、青の各感光性樹脂薄膜間のスペースにブラックマトリクス部が同様に形成される。
Next, the
次いで、カラーフィルタ202の上にスパッタリング法でITO膜203を形成する。次いで、オフセット印刷法で形成されたポリイミド膜にラビング処理を行い、配向膜204を形成する。このようにして、対向基板200は形成される。
Next, an
その後、アクティブマトリクス基板190と対向基板200とをシール樹脂で貼り合わせる。この際、アクティブマトリクス基板190と対向基板200との間のスペースを一定にするため、真球状のシリカを散布する。次いで、アクティブマトリクス基板190と対向基板200との間に液晶を注入して、液晶層210を形成する。次いで、アクティブマトリクス基板190のガラス基板110および対向基板200のガラス基板201に必要に応じて偏光板を貼り付け、アクティブマトリクス基板190の上に駆動回路等を実装する。このようにして、液晶表示装置300を製造することができる。
Thereafter, the
本発明の結晶質半導体膜は、高いキャリア移動度を有し、電気的特性のばらつきが抑制されている。したがって、このような結晶質半導体膜を薄膜トランジスタ等の半導体素子の活性層に用いることにより、高速応答可能な半導体素子を作成することができる。また、複数の半導体素子を有する半導体装置において、各半導体素子の電気的特性のばらつきを抑制することができる。このような半導体装置は、液晶表示装置のアクティブマトリクス基板、液晶表示装置のドライバー(駆動回路)、半導体メモリー、半導体論理回路等に好適に用いられる。 The crystalline semiconductor film of the present invention has high carrier mobility, and variation in electrical characteristics is suppressed. Therefore, by using such a crystalline semiconductor film for an active layer of a semiconductor element such as a thin film transistor, a semiconductor element capable of high-speed response can be created. In addition, in a semiconductor device having a plurality of semiconductor elements, variation in electrical characteristics of each semiconductor element can be suppressed. Such a semiconductor device is suitably used for an active matrix substrate of a liquid crystal display device, a driver (driving circuit) of the liquid crystal display device, a semiconductor memory, a semiconductor logic circuit, and the like.
110 基板、ガラス基板
112 SiO2膜
118 非晶質珪素膜
120 多結晶半導体膜、多結晶珪素膜
130 非晶質化元素、珪素、アルゴン
140 非晶質化領域
150 エネルギービーム、エキシマレーザー光
170 結晶質珪素膜
171 ゲートSiO2膜
172 SiO2膜
173 ゲート電極
174 SiO2膜
175 SiO2膜
176 Al配線
177 SiN保護膜
180 TFT
190 アクティブマトリクス基板
191 樹脂膜
192 画素電極
193 配向膜
200 対向基板
201 ガラス基板
202 カラーフィルタ
203 ITO膜
204 配向膜
210 液晶層
300 液晶表示装置
110 substrate,
190
Claims (22)
前記多結晶半導体膜の少なくとも一部の領域に所定の元素を注入することにより、前記多結晶半導体膜の結晶化率よりも低い結晶化率を有する非晶質化領域を前記多結晶半導体膜の前記少なくとも一部の領域に形成する工程であって、所定のエネルギービームに対する前記非晶質化領域の吸収率が所定の方向に沿って連続的に変化するように前記所定の元素を注入する、工程と、
前記非晶質化領域に前記所定のエネルギービームを照射することにより、前記非晶質化領域を結晶化する工程と
を包含する、結晶質半導体膜の製造方法。 Preparing a polycrystalline semiconductor film;
By implanting a predetermined element into at least a part of the polycrystalline semiconductor film, an amorphous region having a crystallization rate lower than the crystallization rate of the polycrystalline semiconductor film is formed in the polycrystalline semiconductor film. Forming in the at least a part of the region, and implanting the predetermined element so that the absorptivity of the amorphized region with respect to a predetermined energy beam continuously changes along a predetermined direction; Process,
A method of crystallizing the amorphous region by irradiating the amorphous region with the predetermined energy beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227652A JP2007042980A (en) | 2005-08-05 | 2005-08-05 | Crystalline semiconductor film and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227652A JP2007042980A (en) | 2005-08-05 | 2005-08-05 | Crystalline semiconductor film and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042980A true JP2007042980A (en) | 2007-02-15 |
Family
ID=37800663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227652A Pending JP2007042980A (en) | 2005-08-05 | 2005-08-05 | Crystalline semiconductor film and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042980A (en) |
-
2005
- 2005-08-05 JP JP2005227652A patent/JP2007042980A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100779318B1 (en) | Method of manufacturing image display device using thin film semiconductor device | |
KR100510934B1 (en) | Thin-film transistor and method for manufacturing same | |
US7569439B2 (en) | Thin film semiconductor device, production process and information displays | |
JP4583004B2 (en) | Manufacturing method of active matrix substrate | |
JP2003022969A (en) | Silicon crystallization method utilizing mask | |
US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
JP2005197656A (en) | Method for forming polycrystalline silicon film | |
KR100915073B1 (en) | Method for crystallizing semiconductor film and semiconductor film crystallized by the method | |
US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
JP2000260709A (en) | Method of crystallizing semiconductor thin film and semiconductor device using the same | |
EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
KR100761345B1 (en) | Method of manufacturing a crystalloid silicone | |
KR100761346B1 (en) | Method of manufacturing a crystalloid silicone | |
JP2007042980A (en) | Crystalline semiconductor film and manufacturing method thereof | |
JP4278013B2 (en) | Thin film element manufacturing method | |
KR100860007B1 (en) | Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device | |
JP2005210019A (en) | Crystalline semiconductor film and method of manufacturing the same | |
JP2005012003A (en) | Crystalline semiconductor film and method for manufacturing the same | |
JP2004140175A (en) | Method of manufacturing crystalline semiconductor film and method of manufacturing semiconductor device using the same | |
JP2003309068A (en) | Semiconductor film and forming method therefor, and semiconductor device and manufacturing method therefor | |
JP2005045036A (en) | Manufacturing method of crystalline film, crystalline film, semiconductor thin film, semiconductor device, and display device | |
JP2005150438A (en) | Manufacturing method of semiconductor device | |
JP2004311488A (en) | Method of manufacturing thin crystalline semiconductor film, thin crystalline semiconductor film manufactured by the method, and semiconductor device and display device equipped with the film |