JP2007042781A - Sub-mount and manufacturing method thereof - Google Patents

Sub-mount and manufacturing method thereof Download PDF

Info

Publication number
JP2007042781A
JP2007042781A JP2005224015A JP2005224015A JP2007042781A JP 2007042781 A JP2007042781 A JP 2007042781A JP 2005224015 A JP2005224015 A JP 2005224015A JP 2005224015 A JP2005224015 A JP 2005224015A JP 2007042781 A JP2007042781 A JP 2007042781A
Authority
JP
Japan
Prior art keywords
substrate
hole
electrode
submount
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005224015A
Other languages
Japanese (ja)
Other versions
JP4668722B2 (en
Inventor
Shohei Hata
昌平 秦
Eiji Sakamoto
英次 坂本
Naoki Matsushima
直樹 松嶋
Hideaki Takemori
英昭 竹盛
Masashi Higashiyama
賢史 東山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kyowa Engineering Co Ltd
Original Assignee
Hitachi Kyowa Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kyowa Engineering Co Ltd filed Critical Hitachi Kyowa Engineering Co Ltd
Priority to JP2005224015A priority Critical patent/JP4668722B2/en
Publication of JP2007042781A publication Critical patent/JP2007042781A/en
Application granted granted Critical
Publication of JP4668722B2 publication Critical patent/JP4668722B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sub-mount for mounting an LED element for effectively condensing the light from the LED element, realizing sub-mount having excellent heat radiating property, and manufacturing many sub-mounts at a time under the wafer condition. <P>SOLUTION: An Si substrate (wafer) 4 having a pattern of through-hole 12 forming a sloping surface in the depthwise direction is joined with a glass substrate (wafer) 1 forming a pattern of through-hole electrode 2. An LED element 6A is mounted to the through-hole electrode 2 of the glass substrate 1. The mounting part of the LED element 6A is surrounded by a sloping surface (reflecting film 5 formed at the wall surface of through-hole 12) for reflecting and condensing the light emitted from the LED. Since the processes can be conducted at a time under the wafer condition, low price sub-mounts can be manufactured in large quantity. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、サブマウントの構造に係り、特に半導体発光素子などの面発光光素子を実装し、光を効率的に素子の発光方向に集光させるサブマウントの構造およびその製造方法に関する。   The present invention relates to a structure of a submount, and more particularly to a structure of a submount for mounting a surface emitting optical element such as a semiconductor light emitting element and condensing light efficiently in the light emitting direction of the element, and a manufacturing method thereof.

面発光光素子、特にLED(Light Emitting Diode)は、近年、特性改善が図られ、用途拡大への期待が高い。従来は、プラスチックのケースにLEDを実装し、マイクロレンズなどを光路の途中において集光させたり、LEDおよびLEDを実装した基板の全体を、透明な樹脂でモールドし、樹脂の表面を滑らかな球面などに仕上げることで、樹脂をレンズとして使用して集光させたりしていた。このようなLEDを実装した発光部品は、例えば電光掲示板や、大型の映像用の画面、信号機のライト、イルミネーションなどに使用されている。   Surface emitting optical elements, particularly LEDs (Light Emitting Diodes), have recently been improved in characteristics and are highly expected to be used for wider applications. Conventionally, LEDs are mounted in a plastic case, and microlenses are condensed in the middle of the optical path, or the entire substrate on which LEDs and LEDs are mounted is molded with a transparent resin, and the surface of the resin is a smooth spherical surface. By using the resin as a lens, the light is condensed. Light emitting components mounted with such LEDs are used for, for example, electronic bulletin boards, large video screens, traffic lights, and illumination.

しかし、LEDは消費電力が従来の電球に比べて少ないこと、発光寿命も電球に比べて長いことから、電灯、室内照明、自動車照明、液晶画面用のバックライトなど、幅広い分野への適用が期待されている。   However, LEDs consume less power than conventional light bulbs and have a longer emission life than light bulbs, so they are expected to be applied in a wide range of fields such as electric lights, indoor lighting, automobile lighting, and backlights for LCD screens. Has been.

このような製品への適用においては、多数のLEDをまとめて発光させて、光を集光させる必要がある。その理由は、一つのLED素子では、光の強度が電球に比べるとまだ弱いためである。しかし、従来の樹脂などを使用してモールドしたLED素子では、LED素子を高密度に並べるには限界がある。また、LED素子の出力が大きくなるほど、LED素子の温度上昇が起こりやすくなり、発光効率の低下を招きやすい。したがって、高出力のLED素子を高密度に実装し、かつ光を効率的に集光させることが、LED素子をライト、照明など多方面への適用のためには必要である。   In application to such a product, it is necessary to condense light by causing a large number of LEDs to emit light collectively. The reason is that with one LED element, the intensity of light is still weak compared to a light bulb. However, LED elements molded using conventional resins have a limit in arranging LED elements at high density. In addition, as the output of the LED element increases, the temperature of the LED element easily increases, and the light emission efficiency tends to decrease. Therefore, it is necessary to mount high-power LED elements at high density and efficiently collect light for application to various fields such as lights and lighting.

光を集光するには、通常、レンズが使用される。しかし、LED素子一つ一つにレンズを使用すると、コストがかかり製品価格が高くなるし、レンズをLED素子上で固定するための支持具も必要となる。   A lens is usually used to collect the light. However, if a lens is used for each LED element, the cost increases and the product price increases, and a support for fixing the lens on the LED element is also required.

なお、この種のサブマウントに関連する技術としては、例えば特許文献1が挙げられる。   An example of a technique related to this type of submount is Patent Document 1.

特開平5−190973号公報Japanese Patent Laid-Open No. 5-190973

本発明は、上記のような状況を鑑みてなされたものであり、本発明によれば、LED素子の高密度な実装が可能であり、効率よく光を集光でき、放熱性も高く、低価格なLED用のサブマウントを提供することができる。   The present invention has been made in view of the above situation, and according to the present invention, LED elements can be mounted at high density, light can be collected efficiently, heat dissipation is high, and low. An inexpensive LED submount can be provided.

本発明によれば、上記課題を達成するために、以下のようなサブマウントが提供される。   According to the present invention, the following submount is provided in order to achieve the above object.

すなわち、(1)本発明のサブマウントの特徴は、導体が充填された貫通電極を有する第1基板と、
前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板と、
前記第1基板の貫通電極が前記第2基板の貫通穴内に配置され、かつ、前記第1基板の貫通電極上に実装された発光素子と、
前記第1基板に設けられ、かつ、前記貫通電極を介して前記発光素子に給電する給電端子とを備えている点にある。
That is, (1) a feature of the submount of the present invention is that a first substrate having a through electrode filled with a conductor;
A second substrate bonded to the first substrate and provided with a through hole whose inner wall forms a light reflecting surface;
A light emitting device in which the through electrode of the first substrate is disposed in the through hole of the second substrate and mounted on the through electrode of the first substrate;
And a power supply terminal that is provided on the first substrate and supplies power to the light emitting element through the through electrode.

(2)また、内壁が光の反射面を形成する貫通穴を有する第1基板と、
前記第1基板に接合された第2基板と、
前記第1基板の貫通穴内に位置する第2基板上に実装された発光素子とを備えている点にある。
(2) a first substrate having a through hole whose inner wall forms a light reflecting surface;
A second substrate bonded to the first substrate;
And a light emitting device mounted on a second substrate located in the through hole of the first substrate.

(3)更に具体的には、上記(1)もしくは(2)記載のサブマウントにおいて、前記第1基板はガラス基板もしくはSi基板からなり、前記第2基板は、前記第1基板がガラス基板の場合、Si基板からなり、前記第1基板がSi基板の場合、ガラス基板からなることを特徴とする。   (3) More specifically, in the submount described in the above (1) or (2), the first substrate is made of a glass substrate or an Si substrate, and the second substrate is made of a glass substrate. In the case, it is made of a Si substrate, and when the first substrate is a Si substrate, it is made of a glass substrate.

(4)また、本発明に係るサブマウントの製造方法の特徴は、
第1基板の一方の面から他方の面に穴の口径が漸次縮小された貫通穴パターンを所定の間隔で二次元マトリックス状に複数個形成する工程と、
前記第2基板に複数の貫通口を、前記第1基板の貫通穴パターンの間隔に合わせ二次元マトリックス状に形成する工程と、
前記第2基板の貫通口に導体層を埋め込み貫通電極を形成する工程と、
前記貫通電極上に電極メタライズを形成する工程と、
前記貫通電極の一方の面上に発光素子を搭載・実装する工程と、
前記第1基板の口径の小さい方の貫通穴パターン内に、前記貫通電極上に実装された発光素子パターンが配置されるように前記第2基板と第1基板とを位置合わせし、両者を接合することにより複合体を形成する工程と、
前記第2基板と第1基板との複合体から、少なくとも1個の前記貫通穴パターンを含む領域を分離する工程とを含む点にある。
(4) Further, the feature of the method for manufacturing a submount according to the present invention is as follows.
Forming a plurality of through-hole patterns in which a hole diameter is gradually reduced from one surface of the first substrate to the other surface in a two-dimensional matrix at predetermined intervals;
Forming a plurality of through holes in the second substrate in a two-dimensional matrix according to the interval of the through hole pattern of the first substrate;
Forming a through electrode by embedding a conductor layer in the through hole of the second substrate;
Forming an electrode metallization on the through electrode;
Mounting and mounting a light emitting element on one surface of the through electrode;
The second substrate and the first substrate are aligned and bonded together so that the light emitting element pattern mounted on the through electrode is disposed in the through hole pattern of the smaller diameter of the first substrate. Forming a composite by:
And a step of separating a region including at least one through-hole pattern from the composite of the second substrate and the first substrate.

(5)更に上記(4)において、前記第1基板はガラス基板もしくはSi基板からなり、前記第2基板は、前記第1基板がガラス基板の場合、Si基板からなり、前記第1基板がSi基板の場合、ガラス基板からなることを特徴とする。   (5) Further, in the above (4), the first substrate is made of a glass substrate or a Si substrate, the second substrate is made of a Si substrate when the first substrate is a glass substrate, and the first substrate is made of Si. In the case of a substrate, it is characterized by comprising a glass substrate.

本発明によれば、LED素子を高密度で実装することが可能であり、これらの発光時の熱を効率よく放熱させることが可能である、低価格なLED用のサブマウントを提供することができる。   According to the present invention, it is possible to provide a low-cost LED submount that can mount LED elements at high density and can efficiently dissipate heat during light emission. it can.

また、本発明は、LED素子を実装するためのサブマウントであり、各種の照明器具、信号機のライト、電光掲示板、液晶画面のバックライトなどに適用することができる。   In addition, the present invention is a submount for mounting an LED element, and can be applied to various lighting fixtures, traffic light, electric bulletin board, and liquid crystal screen backlight.

以下に本発明の課題を解決するための代表的な実施の形態の特徴を列挙する。   The features of representative embodiments for solving the problems of the present invention are listed below.

(6)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、内壁が光の反射面を形成する貫通穴の断面形状が、前記第1基板と前記第2基板との接合部における大きさよりも光が放射される外部方向に大きく拡大された形状を有していることを特徴とする。   (6) In the submount described in any one of (1) to (3) above, a cross-sectional shape of a through hole in which an inner wall forms a light reflecting surface is bonded to the first substrate and the second substrate. It is characterized by having a shape that is greatly enlarged in the external direction in which light is emitted rather than the size in the part.

(7)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記内壁が光の反射面を形成する貫通穴の内部表面にメタライズが形成されていることを特徴とする。   (7) The submount according to any one of (1) to (3), wherein the inner wall is formed with a metallization on an inner surface of a through hole forming a light reflecting surface.

(8)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記貫通穴の断面は曲線状(例えば放物線状)であることを特徴とする。この特徴は、例えば、貫通孔の内壁を基板の主面の一方から他方に向けて貫通孔の内径を滑らかに狭める曲面にすることや、当該主面間に延びる仮想的な線を中心とした放物面にすることで、具現化される。   (8) In the submount described in any one of (1) to (3) above, the cross-section of the through hole is a curved shape (for example, a parabolic shape). This feature is, for example, that the inner wall of the through hole is a curved surface that smoothly narrows the inner diameter of the through hole from one side of the main surface of the substrate to the other, or a virtual line that extends between the main surfaces. It is realized by making it a paraboloid.

(9)上記(1)乃至(3)いずれか一つに記載のサブマウントにおいて、前記貫通穴の内部表面に樹脂が塗布されて滑らかな面が形成されていることを特徴とする。   (9) In the submount described in any one of (1) to (3) above, a smooth surface is formed by applying resin to the inner surface of the through hole.

(10)上記(6)に記載のサブマウントにおいて、前記メタライズはAlもしくはAl合金膜を含むことを特徴とする。   (10) In the submount described in (6) above, the metallization includes Al or an Al alloy film.

(11)上記(1)または(3)に記載のサブマウントにおいて、前記貫通穴が設けられた第2基板との接合面と反対側の前記貫通電極が設けられた第1基板表面の貫通電極以外の部分に、前記貫通電極と電気的に接続されていないメタライズを有することを特徴とする。   (11) In the submount as described in (1) or (3) above, the through electrode on the surface of the first substrate provided with the through electrode on the opposite side to the joint surface with the second substrate provided with the through hole The metallization which is not electrically connected with the said penetration electrode is provided in a part other than these.

(12)上記(1)乃至(3)及び(6)乃至(10)に記載のサブマウントにおいて、前記第1基板と前記第2基板が陽極接合により接合されていることを特徴とする。   (12) In the submount described in (1) to (3) and (6) to (10), the first substrate and the second substrate are bonded by anodic bonding.

以下、本発明の実施例を図面に従ってさらに具体的に説明する。
<実施例1>
本発明の第一の実施例について図1〜図9を用いて説明する。図1は、ガラス基板およびSiウェハの状態で組み立てたLEDサブマウント100の最小構成単位を示すもので、後述する図2の線分X-X'の断面図を示している。したがって図示のサブマウント100は、多数のサブマウントが一括して形成された基板からダイシングにより切り出された一個のサブマウント100の構造を示している。図2は、図1のLEDサブマウントの平面図、図3は図1のサブマウントの斜視図である。
Embodiments of the present invention will be described in detail below with reference to the drawings.
<Example 1>
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a minimum structural unit of an LED submount 100 assembled in the state of a glass substrate and a Si wafer, and shows a cross-sectional view taken along line XX ′ of FIG. Accordingly, the illustrated submount 100 shows a structure of one submount 100 cut out by dicing from a substrate on which a large number of submounts are collectively formed. 2 is a plan view of the LED submount of FIG. 1, and FIG. 3 is a perspective view of the submount of FIG.

ガラス基板1に貫通穴が形成され、そこに導体が充填された貫通電極2が形成されている。ガラス基板1の裏面には、電極メタライズ3Aが形成され、外部電極との接続に用いられる。ガラス基板1は、貫通穴12を有するSi基板4と接合され、Si基板4の貫通穴12の内壁には反射膜5が形成されている。   A through hole is formed in the glass substrate 1, and a through electrode 2 filled with a conductor is formed there. An electrode metallized 3A is formed on the back surface of the glass substrate 1 and is used for connection to an external electrode. The glass substrate 1 is bonded to the Si substrate 4 having the through hole 12, and the reflective film 5 is formed on the inner wall of the through hole 12 of the Si substrate 4.

Si基板4の貫通穴12内に位置するガラス基板1の貫通電極2上には、LED素子接続のための電極メタライズ3Bが形成され、この電極メタライズ3B上にLED素子6Aが搭載されると共にLED素子6Aの一方の電極が電極メタライズ3Bに接続され、さらに他方の電極がワイヤーボンディング7で隣接する他の貫通電極2に電気的に接続されている。   On the through electrode 2 of the glass substrate 1 located in the through hole 12 of the Si substrate 4, an electrode metallization 3B for connecting the LED element is formed, and the LED element 6A is mounted on the electrode metallization 3B and the LED. One electrode of the element 6A is connected to the electrode metallization 3B, and the other electrode is electrically connected to another adjacent through electrode 2 by wire bonding 7.

この例では、Si基板4の1個の貫通穴12に対し、ガラス基板1には5個の貫通電極2が一つのパターンとして対応するように設けられている。5個の貫通電極2の内、中央の貫通電極2が周囲4個の貫通電極2上に搭載されるLED素子6Aの一方の電極に給電する端子となる。   In this example, with respect to one through hole 12 of the Si substrate 4, five through electrodes 2 are provided in the glass substrate 1 so as to correspond to one pattern. Of the five through electrodes 2, the central through electrode 2 serves as a terminal for supplying power to one electrode of the LED element 6A mounted on the four surrounding through electrodes 2.

図示のように、Si基板4の貫通穴12は口径が表面から深さ方向に漸次小さく、この口径の小さい位置にLED素子6Aが配置されていることから、LED素子6Aが発する光を外部に効率よく集光、放射できる構造を有している。   As shown in the drawing, the diameter of the through hole 12 of the Si substrate 4 is gradually smaller in the depth direction from the surface, and since the LED element 6A is disposed at a position where the diameter is small, the light emitted from the LED element 6A is transmitted to the outside. It has a structure that can collect and radiate efficiently.

本実施例のサブマウント100は、Si基板4の貫通穴12内に位置するガラス基板1の貫通電極2上に、四個のLED素子6Aが実装されているが、LED素子をより高密度に並べることで、多数のLED素子を一つのサブマウント内に実装することが可能である。   In the submount 100 of the present embodiment, four LED elements 6A are mounted on the through electrode 2 of the glass substrate 1 located in the through hole 12 of the Si substrate 4, but the LED elements are more dense. By arranging, it is possible to mount many LED elements in one submount.

貫通電極2上に搭載接続するLED素子6Aは、同一の発光色の同士あるいは、RGB(Red、Green、Blue)など三色のLEDを配置することで、様々な色調の光を発生されることも可能である。この場合、図2のような構造では、LED搭載部の一つを、LED素子6Aを搭載せず、そのままにしておいても良い。また、貫通電極2の数を増大させ、さらに多数のLED素子6Aを実装しても構わないし、また貫通電極2を一つとして、LED素子一つを実装するサブマウントとしても構わない。   The LED element 6A mounted and connected on the through electrode 2 can generate light of various colors by arranging LEDs of the same emission color or three colors such as RGB (Red, Green, Blue). Is also possible. In this case, in the structure as shown in FIG. 2, one of the LED mounting portions may be left as it is without mounting the LED element 6A. Further, the number of through electrodes 2 may be increased, and a larger number of LED elements 6A may be mounted, or the through electrode 2 may be used as one and the submount may be mounted with one LED element.

本実施例で重要なのは、Si基板4の貫通穴12内に、ガラス基板1に設けられたLED素子6Aを露出させ、貫通穴12の壁面に設けられた反射膜5で、LED素子6Aから発する光を有効に反射集光させて貫通穴12の外部に放出させることである。   What is important in this embodiment is that the LED element 6A provided on the glass substrate 1 is exposed in the through hole 12 of the Si substrate 4, and the reflective film 5 provided on the wall surface of the through hole 12 emits from the LED element 6A. That is, the light is effectively reflected and condensed and emitted to the outside of the through hole 12.

次に、製造プロセスについて説明する。図4のように、ウェハ状態のガラス基板1に、サンドブラストを用いて貫通電極2を形成するために貫通穴パターンを二次元的に一定のパターン間隔でマトリックス状に形成する。この貫通穴には、導電性樹脂、はんだなどの充填、Cu、Niなどの金属を内部にめっきして充填し、貫通電極2を形成する。   Next, the manufacturing process will be described. As shown in FIG. 4, in order to form the through-electrodes 2 using sandblasting on the glass substrate 1 in a wafer state, through-hole patterns are formed in a matrix at two-dimensionally constant pattern intervals. This through hole is filled with a conductive resin, solder, or the like, or plated with a metal such as Cu or Ni to form the through electrode 2.

複雑になるので図示しないが、この後の工程では、ガラス基板1の裏面には電極メタライズ3A、Si基板4と接合される面側には、LED素子接続のための電極メタライズ3Bが形成される。   Although not shown in the figure because it is complicated, in the subsequent steps, an electrode metallization 3A is formed on the back surface of the glass substrate 1, and an electrode metallization 3B for LED element connection is formed on the surface side to be joined to the Si substrate 4. .

その方法は、まず、ガラスとの良好な密着を得るためのTi層、その上にTi層保護のためのバリア層となるPt層、あるいはNi層、さらに表面酸化を防止するAu層などが、スパッタ法あるいは蒸着法などを用いて形成される。次に、フォトレジストを用いて、メタライズパターンと同一形状のマスクパターンを形成し、ミリングによりそれ以外の部分のメタライズを除去する。その後、洗浄を行いレジストを除去すれば、所望のメタライズパターンが形成される。   The method includes a Ti layer for obtaining good adhesion to glass, a Pt layer serving as a barrier layer for protecting the Ti layer, or a Ni layer, and an Au layer for preventing surface oxidation. It is formed using a sputtering method or a vapor deposition method. Next, a mask pattern having the same shape as that of the metallized pattern is formed using a photoresist, and the metallization of other portions is removed by milling. Thereafter, washing is performed to remove the resist, whereby a desired metallized pattern is formed.

それ以外のメタライズパターンの形成方法としては、最初にマスクパターンを形成し、その後メタライズを形成して、マスク上のメタライズを除去する、いわゆるリフトオフプロセスも適用可能である。   As another metallized pattern forming method, a so-called lift-off process in which a mask pattern is first formed and then metallized is formed to remove the metallized pattern on the mask is also applicable.

一方、Si基板4への貫通穴12の形成方法は、異方性のウェットエッチングを用いることができる。まず、図4に示すように(100)面が上面となるSiウェハに、貫通穴を形成する部分がオープンとなったマスクパターンを形成する。次にウェットエッチングで加工すると、エッチング速度を適切にコントロールすることで、最密面の(111)面を斜面として形成することが可能となる。このエッチングを貫通するまで行うことで、四方に斜面を有する貫通穴12を形成することができる。   On the other hand, anisotropic wet etching can be used as a method for forming the through hole 12 in the Si substrate 4. First, as shown in FIG. 4, a mask pattern in which a portion for forming a through hole is opened is formed on a Si wafer having a (100) plane as an upper surface. Next, when processing is performed by wet etching, it becomes possible to form the closest packed (111) surface as an inclined surface by appropriately controlling the etching rate. By performing this etching until it penetrates, it is possible to form the through-hole 12 having slopes on all sides.

貫通穴12内には、図4では図示しないが反射膜5を形成する。この反射膜には、メタライズを用いることができる。メタライズは、表面が鏡面であることが望ましいが、多少の凹凸が存在しても構わない。メタライズには、まずSi基板4との密着性を高めるために、Tiメタライズを形成し、その上に、Alメタライズなどを形成したものが好適である。それ以外にも、LED素子から出た光の色調を変化させたい場合などは、反射率の変化が光の波長により変化し易い金属を用いることも可能である。   Although not shown in FIG. 4, the reflective film 5 is formed in the through hole 12. Metallization can be used for this reflective film. The metallization is preferably a mirror surface, but may have some unevenness. For metallization, in order to improve adhesion to the Si substrate 4, Ti metallization is formed first, and Al metallization or the like is formed thereon. In addition to this, when it is desired to change the color tone of the light emitted from the LED element, it is possible to use a metal whose reflectance changes easily depending on the wavelength of the light.

上記のように加工したガラス基板1とSi基板4とを、ウェハの状態で図5に示すように、Si基板4の貫通穴12内にガラス基板1に設けた貫通電極パターン2が露出するように、好ましくはガラス基板1の4個の穴のパターン2がSi基板4の貫通穴12の中心(焦点)にくるように位置合わせを行い、両基板を接合し複合体を形成する。接合に際しては、陽極接合と呼ばれる方法が好適であるが、必ずしも、接合方法は陽極接合に限定されるものではない。陽極接合以外には、ガラス基板1およびSi基板4にメタライズを形成して、はんだにより接合したり、あるいはメタライズを形成せず、低融点のガラスを印刷などの方法により接合面へ供給し、これを用いて接合することも可能である。ただしここでは、ガラスとSiの接合方法として用いられることの多い、陽極接合を中心に説明する。   As shown in FIG. 5, the glass substrate 1 and the Si substrate 4 processed as described above are exposed in the through hole 12 of the Si substrate 4 so that the through electrode pattern 2 provided on the glass substrate 1 is exposed. In addition, the alignment is preferably performed so that the pattern 2 of the four holes of the glass substrate 1 comes to the center (focal point) of the through hole 12 of the Si substrate 4, and the two substrates are joined to form a composite. In joining, a method called anodic joining is suitable, but the joining method is not necessarily limited to anodic joining. Besides anodic bonding, metallization is formed on the glass substrate 1 and the Si substrate 4 and bonded by soldering or without forming the metallization, and low melting point glass is supplied to the bonding surface by a method such as printing. It is also possible to join using. However, here, the description will focus on anodic bonding, which is often used as a bonding method between glass and Si.

陽極接合とは、主にガラスとSiあるいは金属の接合に適用することのできる接合技術である。近年、MEMS(Micro Electro Mechanical Systems)と呼ばれる分野において、積極的に活用されている技術である。   Anodic bonding is a bonding technique that can be applied mainly to bonding of glass and Si or metal. In recent years, this is a technology that is actively used in a field called MEMS (Micro Electro Mechanical Systems).

陽極接合の原理を以下に簡単に述べる。ガラスとSiを重ね合わせ、数百度に加熱する。その状態で、一般的にガラス側をマイナス、Si側をプラスとなるように電圧を印加する。これによりガラス内に強い電界が発生し、この電界によりガラス中に含まれるNaなどの半径の小さい陽イオンが、強制的にマイナス電極側へ拡散させられ、ガラスとSiの界面近傍は、陽イオン欠乏層が形成されると言われている。この陽イオン欠乏層は、マイナスに帯電するため、これにより、接合界面近傍には、さらに強力な静電引力が発生する。この静電引力によりガラスとSiは強固に密着することになる。また同時に、ガラス中に含まれる酸素とSiが反応し、酸化物を界面で形成することにより、化学的に接合され、強固な接合が得られる。   The principle of anodic bonding is briefly described below. Glass and Si are superposed and heated to several hundred degrees. In this state, a voltage is generally applied so that the glass side is negative and the Si side is positive. As a result, a strong electric field is generated in the glass, and cations having a small radius such as Na contained in the glass are forcibly diffused to the negative electrode side by this electric field. It is said that a deficient layer is formed. Since the cation-deficient layer is negatively charged, a stronger electrostatic attractive force is generated in the vicinity of the bonding interface. This electrostatic attractive force causes the glass and Si to adhere firmly. At the same time, oxygen contained in the glass reacts with Si to form an oxide at the interface, thereby chemically bonding and obtaining a strong bond.

陽極接合は、貫通電極2に充填された材料の耐熱温度以下で行われる必要がある。導電性樹脂が充填されている場合には、樹脂の種類にもよるが200〜250℃が好適である。はんだが充填されている場合には、はんだの融点以下、めっきで充填されている場合には、めっき金属の融点以下でガラスが溶融しない程度の温度で行われる必要がある。   The anodic bonding needs to be performed at a temperature lower than the heat resistant temperature of the material filled in the through electrode 2. When the conductive resin is filled, 200 to 250 ° C. is preferable although it depends on the type of the resin. When the solder is filled, it is necessary to carry out at a temperature below the melting point of the solder, and when filled with plating, the temperature is below the melting point of the plating metal and does not melt the glass.

例えばAu−Snはんだが充填される場合には、Au−Snはんだの融点280℃以下で接合を行えば良く、Cuめっきなどで充填されている場合には、融点1084℃以下となるが、実際はガラスの耐熱性の問題があるので400℃程度が好適である。   For example, when Au—Sn solder is filled, the bonding may be performed at a melting point of 280 ° C. or lower of the Au—Sn solder, and when it is filled with Cu plating or the like, the melting point is 1084 ° C. or lower. Since there is a problem of heat resistance of glass, about 400 ° C. is preferable.

以上のようにして、ガラス基板1とSi基板4の接合を行い、LED素子6Aの実装、あるいはダイシングなどにより図1のような最小単位への分割を行う。LED素子の実装工程と分割工程は、どちらが先でも構わないが、LED素子の実装、ワイヤーボンディングをウェハ状態で一括して行えば、実装工程における部品の搬送時間を低減して、生産性を向上させることができる。   As described above, the glass substrate 1 and the Si substrate 4 are joined, and the LED element 6A is mounted or divided into minimum units as shown in FIG. 1 by dicing or the like. Either the LED element mounting process or the splitting process may be performed first, but if LED element mounting and wire bonding are performed in a batch on the wafer, the parts transportation time in the mounting process is reduced and productivity is improved. Can be made.

ダイシングによりサブマウント100を最小単位へ分割する場合には、Si基板4上に、LED素子6Aをダイシングの冷却水から保護するためのテープなどで覆うことも可能である。一方、ダイシング等による分割を先に行えば、ダイシング時の冷却水がLED素子にかかるのを防ぐための手段が必要ない、というメリットがあるが、LED素子の実装工程において、個別の基板を搬送する時間が発生する、というデメリットがある。どちらの方法を選択するかは、その時の生産、設備の状況などに応じて選択することができる。   When the submount 100 is divided into minimum units by dicing, it is possible to cover the LED element 6A on the Si substrate 4 with a tape or the like for protecting the LED element 6A from cooling water for dicing. On the other hand, if the division by dicing or the like is performed first, there is a merit that there is no need to prevent the cooling water during dicing from being applied to the LED element, but in the LED element mounting process, individual substrates are transferred. There is a demerit that time to do is generated. Which method is to be selected can be selected according to the production at that time, the state of the equipment, and the like.

導体による貫通電極2と、その上の電極メタライズ3B上にLED素子6Aを実装する理由は、電気的接続を得ることと、LED素子の発熱を効率よく放熱させるためである。LED素子の発熱量が比較的小さい場合には、導電性樹脂などを貫通電極の充填材料として使用することができるが、発熱量が多い場合には、はんだ、あるいは、めっきなどの金属材料を直接充填する構造が望ましい。   The reason why the LED element 6A is mounted on the conductive through electrode 2 and the electrode metallization 3B thereon is to obtain an electrical connection and to efficiently dissipate heat generated by the LED element. If the LED element generates a relatively small amount of heat, a conductive resin or the like can be used as a filling material for the through electrode. However, if the amount of heat generated is large, a metal material such as solder or plating can be used directly. A filling structure is desirable.

以上に述べたように、ウェハ状態でのLEDサブマウントの組み立て、LED素子の実装、ダイシング等による分割を完了したものが、図1〜3に示した状態である。このような構成とすることで、図8のように、LED素子の横方向に進んだ光を反射膜5により上方に反射させ、効率的に上方に光を集光させることが可能となる。   As described above, the LED submount assembled in the wafer state, the LED element mounting, and the division by dicing are completed as shown in FIGS. By adopting such a configuration, as shown in FIG. 8, the light traveling in the lateral direction of the LED element can be reflected upward by the reflection film 5, and the light can be efficiently condensed upward.

第一の実施例の構造を元に、さらに発展させた形態について以下に述べる。一般的に、陽極接合は、400℃付近で行われることが多く、200℃付近では接合性が不十分な場合がある。このような場合、図6のように接合促進用のTi/Alメタライズ8をSi基板4側に順次形成して、接合を促進することが可能である。その理由は、陽極接合の強度を高めているのは、ガラス中の酸素と相手側の元素との酸化反応が主であるためである。Siよりも酸化し易いAlメタライズを接合面に形成することで、低温でもガラスとAlメタライズが十分に反応し、接合強度を向上させることができる。   A further developed form based on the structure of the first embodiment will be described below. In general, the anodic bonding is often performed at around 400 ° C., and the bonding property may be insufficient at around 200 ° C. In such a case, as shown in FIG. 6, Ti / Al metallization 8 for promoting bonding can be sequentially formed on the Si substrate 4 side to promote bonding. The reason is that the strength of anodic bonding is increased because the oxidation reaction between oxygen in the glass and the element on the other side is the main. By forming Al metallization that is easier to oxidize than Si on the bonding surface, glass and Al metallization sufficiently react even at a low temperature, and the bonding strength can be improved.

図1および図2の電極メタライズ3は、もう少し小さくすることも可能である。この場合、ガラス基板1を通して、Si基板4との接合面を目視レベルでも検査することが可能である。陽極接合を行った場合、ボイドなどが残った部分が未接合部であり、光の反射でこの部分は白く見える場合が多い。一方、接合が良好な部分では、光の反射が異なり、黒く見える場合が多いので、接合部の検査が容易に行えるというメリットがある。   The electrode metallization 3 in FIGS. 1 and 2 can be made slightly smaller. In this case, the bonding surface with the Si substrate 4 can be inspected through the glass substrate 1 even at a visual level. When anodic bonding is performed, a portion where a void or the like remains is an unbonded portion, and this portion often appears white due to light reflection. On the other hand, there is an advantage that the joint can be easily inspected because the reflection of light is different and often looks black in a portion where the joint is good.

また、図7のように、電極メタライズ3を小さくして、さらに、陽極接続時の電圧印加用メタラズ9を形成することもできる。このような構造にして、電圧印加用メタライズ9をマイナス、Si基板4をプラスとして電圧を印加すると、電極印加用メタライズ9とSi基板4に挟まれたガラス基板1内に電圧が集中し、ガラス基板1内に強い電界を発生させることが可能となる。これにより、比較的低温でも陽イオンの拡散が進行しやすくなり、低温でもスムーズに接合が進行するようになる。   In addition, as shown in FIG. 7, the electrode metallization 3 can be made smaller, and further, the voltage application metallas 9 at the time of anode connection can be formed. In this structure, when voltage is applied with the voltage application metallization 9 minus and the Si substrate 4 plus, the voltage is concentrated in the glass substrate 1 sandwiched between the electrode application metallization 9 and the Si substrate 4, and the glass A strong electric field can be generated in the substrate 1. As a result, the diffusion of cations is likely to proceed even at a relatively low temperature, and the joining proceeds smoothly even at a low temperature.

以上のようにして、ウェハの状態でガラス基板1およびSi基板4を加工して接合を行うことで、LEDサブマウントを一括して大量に製造し、低価格なLEDサブマウントを提供することができる。   As described above, by processing and bonding the glass substrate 1 and the Si substrate 4 in a wafer state, a large amount of LED submounts can be manufactured in a lump and a low-cost LED submount can be provided. it can.

これまでに述べた実施例を基に、さらに上方への集光効率を増大させる方法について、以下に説明する。図9のように、Siウェハに、貫通させずに異方性エッチングを行い、樹脂10を穴の側面および底面に塗布し、硬化させる。次にSi基板の裏面を研磨することで、滑らかな曲面の貫通穴を有するSi基板を形成することができる。貫通穴12内部が、樹脂10により、滑らかな反射面となるようし、さらにその表面に反射膜5を形成することで、図8に示したように、上方への集光効率を高めることができる。
<実施例2>
本発明の第二の実施例について、図10〜図16を用いて説明する。図10および図11に示しているように、第一の実施例と異なり、ガラス基板1を加工してLED素子6Aからの光の反射面を形成している。つまり、実施例1においてはSi基板4に貫通穴12を設けたのに対し、本実施例2では、ガラス基板1に貫通穴12を設ける。このガラス基板1に貫通穴12を設ける手法として本実施例では、ガラス基板1を周知のサンドブラストにより加工する。
A method for further increasing the light collection efficiency upward based on the embodiments described so far will be described below. As shown in FIG. 9, anisotropic etching is performed without penetrating the Si wafer, and the resin 10 is applied to the side and bottom surfaces of the holes and cured. Next, by polishing the back surface of the Si substrate, a Si substrate having a smoothly curved through hole can be formed. By making the inside of the through hole 12 a smooth reflecting surface with the resin 10 and further forming the reflecting film 5 on the surface, as shown in FIG. it can.
<Example 2>
A second embodiment of the present invention will be described with reference to FIGS. As shown in FIGS. 10 and 11, unlike the first embodiment, the glass substrate 1 is processed to form a reflection surface of light from the LED element 6A. That is, the through hole 12 is provided in the Si substrate 4 in the first embodiment, whereas the through hole 12 is provided in the glass substrate 1 in the second embodiment. In this embodiment, the glass substrate 1 is processed by a known sand blasting method as a method of providing the through holes 12 in the glass substrate 1.

サンドブラストにおいては、まずガラス基板1に開口径約2mmの円形状のレジストマスクパターンを設けておき、露出したガラス面にサンドを吹き付け選択的に加工する。   In sandblasting, a circular resist mask pattern having an opening diameter of about 2 mm is first provided on the glass substrate 1, and sand is sprayed on the exposed glass surface to selectively process it.

サンドブラストの加工では、通常、サンドの当り始める面の穴径に比べ、貫通した時の反対側の穴径の方が小さくなる。つまり、穴の深さ方向に穴径が段階的に小さくなる。これは穴が深くなるにつれて、当るサンドの数が少なくなるためと推定される。本実施例においては、穴が深くなるにつれて当てるサンドの勢いを徐々に低下させることで、穴の断面に曲面を形成する。この曲面が、できるだけ放物線を描くように、サンドブラストの勢いを調節する。曲面を放物線にする理由は、LEDから出射された光をできるだけ効率的に上方へ送り出すためであるが、LEDから出射される光が十分に強い場合には、必ずしも曲面に加工する必要はない。曲面の表面には実施例1と同様に反射膜5が形成される。   In sandblasting, the hole diameter on the opposite side when penetrating is usually smaller than the hole diameter on the surface where sand hits. That is, the hole diameter decreases stepwise in the depth direction of the hole. This is presumed to be because the number of sand hits decreases as the hole becomes deeper. In this embodiment, a curved surface is formed in the cross section of the hole by gradually decreasing the momentum of the sand applied as the hole becomes deeper. Adjust the momentum of the sandblast so that this curved surface draws a parabola as much as possible. The reason for making the curved surface a parabola is to send light emitted from the LED upward as efficiently as possible, but when the light emitted from the LED is sufficiently strong, it is not always necessary to process it into a curved surface. A reflective film 5 is formed on the curved surface as in the first embodiment.

Si基板4のLED素子搭載部が、形成したガラス基板1の貫通穴12内に来るように、ガラス基板1とSi基板4とを位置合わせして両基板を接合する。LED素子6Aをガラス基板1の貫通穴12の内部に実装することで、LED素子から出射された光は、反射膜5により反射され、上方へ集光される。   The glass substrate 1 and the Si substrate 4 are aligned and bonded to each other so that the LED element mounting portion of the Si substrate 4 is in the through hole 12 of the formed glass substrate 1. By mounting the LED element 6A inside the through hole 12 of the glass substrate 1, the light emitted from the LED element is reflected by the reflective film 5 and condensed upward.

反射膜5の形成に関し、図12を用いて詳しく説明する。できるだけ集光の効率を向上させたい場合には、サンドブラストにより発生したガラス基板1の曲面表面の荒れを低減する必要がある。このような場合、サンドブラストのサンド粒径を小さくしたり、フッ酸によりサンドブラストによる研削面を少しエッチングしたりすることで荒れを低減することができる。より抜本的に滑らかな曲面を形成するには、図12のように耐熱性があり、粘性の小さい樹脂10を曲面上に塗ることができる。これにより荒れの凹んだ部分11(V溝)に樹脂10が入り込み、凹凸を低減することができる。この上から、Tiメタライズ5aを形成して密着性を向上させ、最後にAlメタライズ5bを形成して、反射膜5を作る。   The formation of the reflective film 5 will be described in detail with reference to FIG. In order to improve the light collection efficiency as much as possible, it is necessary to reduce the roughness of the curved surface of the glass substrate 1 caused by sandblasting. In such a case, the roughness can be reduced by reducing the sand particle size of the sandblast or slightly etching the ground surface by sandblasting with hydrofluoric acid. In order to form a more drastically smooth curved surface, a resin 10 having heat resistance and low viscosity can be applied onto the curved surface as shown in FIG. As a result, the resin 10 enters the rough recessed portion 11 (V groove), and the unevenness can be reduced. From this, a Ti metallization 5a is formed to improve adhesion, and finally an Al metallization 5b is formed to make the reflective film 5.

樹脂を塗布することで滑らかな曲面を形成するには、この他の方法としては、図13のように、ガラス基板1に貫通させずにサンドブラストなどの方法で穴を形成し、内部に樹脂10を曲面を形成するように塗布する第1の加工工程と、樹脂を十分に硬化させた後、ガラス基板1の裏面を研磨する第2の加工工程とで、滑らかな曲面を有する貫通穴つきガラス基板を作製することができる。   In order to form a smooth curved surface by applying a resin, as another method, as shown in FIG. 13, holes are formed by a method such as sandblasting without penetrating the glass substrate 1, and the resin 10 is formed inside. A glass with a through-hole having a smooth curved surface in a first processing step of applying a curved surface to form a curved surface and a second processing step of polishing the back surface of the glass substrate 1 after sufficiently curing the resin A substrate can be produced.

本実施例での配線の引き出し構造と分割方法を図14〜図16を用いて述べる。図14は、図15のA−A’での断面を表す図である。図15のように、異方性エッチングにより、Si基板4は加工されている。A−A’断面における、LED素子6Aの搭載面より低いエッチング加工部を溝13と呼ぶ。   A wiring drawing structure and a dividing method in this embodiment will be described with reference to FIGS. FIG. 14 is a diagram illustrating a cross section taken along line A-A ′ of FIG. 15. As shown in FIG. 15, the Si substrate 4 is processed by anisotropic etching. An etched portion in the A-A ′ cross section that is lower than the mounting surface of the LED element 6 </ b> A is referred to as a groove 13.

LED素子搭載部から、この溝13上に沿って連続して、電極メタライズ3Bが形成されている。ガラス基板1とSi基板4との接合は、溝13以外の、エッチングされていないSi基板4の表面で、かつガラス基板1の貫通穴12以外の部分で行われている。   An electrode metallization 3B is formed continuously from the LED element mounting portion along the groove 13. The glass substrate 1 and the Si substrate 4 are bonded to each other on the surface of the Si substrate 4 that is not etched and other than the groove 13 and at a portion other than the through hole 12 of the glass substrate 1.

以下にLED素子6Aと連続した電極メタライズ3Bを、外部からワイヤーボンディング可能なように残してダイシングにより分割する方法について説明する。   In the following, a method of dividing the electrode metallized 3B continuous with the LED element 6A by dicing leaving wire bonding from the outside will be described.

ダイシングは2回行う。まず、図15および図16に示すように、Si基板4を切断することなく、ガラス基板1のみを1回目のダイシング位置で、ダイシングする。したがって、図16は、1回目のダイシングが終了した時点での断面を表す図である。   Dicing is performed twice. First, as shown in FIGS. 15 and 16, only the glass substrate 1 is diced at the first dicing position without cutting the Si substrate 4. Therefore, FIG. 16 is a diagram illustrating a cross section at the time when the first dicing is completed.

次に、図16のように、2回目のダイシングでSi基板4を切断する。以上のようにして、Si基板4上に電極メタライズ3Bが形成され、さらにその上にガラス基板1が存在せず、電極メタライズ3B上へワイヤーボンディング可能な構造を形成することができる。
<実施例3>
本発明の第三の実施例について、図17を用いて説明する。図17では、Si基板4にサンドブラストなどの方法で貫通穴が形成され、貫通穴内部に導電性ペースト、はんだ、金属のめっきなどが充填され、貫通電極2が形成されている。貫通電極2上の電極メタライズ3B上にLED素子6Aを実装することで、図14の実施例2に比べ、放熱性を高めることができる。
<実施例4>
本発明の第四の実施例について、図18を用いて説明する。図18では、Si基板4にサンドブラストで、実施例2および3と同様の曲面を形成し、貫通電極2のついたガラス基板1と接合する構造である。サンドブラストによる研削面を滑らかにするには、図12と同様の方法を用いることができる。
Next, as shown in FIG. 16, the Si substrate 4 is cut by the second dicing. As described above, the electrode metallization 3B is formed on the Si substrate 4, and the glass substrate 1 does not exist on the electrode metallization 3B. A structure capable of wire bonding can be formed on the electrode metallization 3B.
<Example 3>
A third embodiment of the present invention will be described with reference to FIG. In FIG. 17, through holes are formed in the Si substrate 4 by a method such as sand blasting, and the through holes 2 are filled with a conductive paste, solder, metal plating, or the like. By mounting the LED element 6 </ b> A on the electrode metallization 3 </ b> B on the through electrode 2, the heat dissipation can be improved as compared with the second embodiment of FIG. 14.
<Example 4>
A fourth embodiment of the present invention will be described with reference to FIG. In FIG. 18, the Si substrate 4 is sandblasted to form a curved surface similar to that in Examples 2 and 3, and is bonded to the glass substrate 1 with the through electrode 2. To smooth the ground surface by sandblasting, the same method as in FIG. 12 can be used.

本発明の実施例1に示すサブマウント100の断面図である。It is sectional drawing of the submount 100 shown in Example 1 of this invention. 本発明の実施例1に示すサブマウントの平面図である。It is a top view of the submount shown in Example 1 of this invention. 本発明の実施例1に示すサブマウントの斜視図である。It is a perspective view of the submount shown in Example 1 of the present invention. 本発明の実施例1に示すガラス基板とSi基板の斜視図である。It is a perspective view of the glass substrate and Si substrate which are shown in Example 1 of this invention. 本発明の実施例1に示すガラス基板とSi基板とを組み合わせ一体化し複合体とした斜視図である。It is a perspective view which combined and integrated the glass substrate and Si substrate which were shown in Example 1 of this invention, and was set as the composite. 本発明の実施例1に示すサブマウントの断面図であり、ガラス基板1とSi基板4との接合面にメタライズ8を設けたものである。It is sectional drawing of the submount shown in Example 1 of this invention, and provides the metallization 8 in the joint surface of the glass substrate 1 and Si substrate 4. FIG. 本発明の実施例1に示すサブマウントの断面図であり、ガラス基板1の接合面の背面に陽極接続時の電圧印加用メタライズ9を設けたものである。It is sectional drawing of the submount shown in Example 1 of this invention, and the metallizing 9 for voltage application at the time of anode connection is provided in the back surface of the joint surface of the glass substrate 1. FIG. 本発明の実施例1に示すサブマウントの断面図であり、LED素子2Aからの発光光の光路を示したものである。It is sectional drawing of the submount shown in Example 1 of this invention, and shows the optical path of the emitted light from LED element 2A. 本発明の実施例1においてSi基板4に貫通穴12を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the through-hole 12 in Si substrate 4 in Example 1 of this invention. 本発明の実施例2に示すサブマウント100の断面図である。It is sectional drawing of the submount 100 shown in Example 2 of this invention. 本発明の実施例2に示すサブマウント100の平面図である。It is a top view of the submount 100 shown in Example 2 of this invention. 本発明の実施例2に示すサブマウント100を構成するガラス基板1の貫通穴12の要部断面図である。It is principal part sectional drawing of the through-hole 12 of the glass substrate 1 which comprises the submount 100 shown in Example 2 of this invention. 本発明の実施例2においてガラス基板1に貫通穴12を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the through-hole 12 in the glass substrate 1 in Example 2 of this invention. 本発明の実施例2に示すサブマウント100の要部断面図である。It is principal part sectional drawing of the submount 100 shown in Example 2 of this invention. 本発明の実施例2のサブマウント100の斜視図を模式的に示したものである。The perspective view of the submount 100 of Example 2 of this invention is typically shown. 本発明の実施例2のサブマウント100を形成する際のダイシング工程を示す断面図である。It is sectional drawing which shows the dicing process at the time of forming the submount 100 of Example 2 of this invention. 本発明の実施例3に示すサブマウント100の部断面図である。It is a fragmentary sectional view of submount 100 shown in Example 3 of the present invention. 本発明の実施例4に示すサブマウント100の部断面図である。It is a fragmentary sectional view of submount 100 shown in Example 4 of the present invention.

符号の説明Explanation of symbols

1…ガラス基板、
2…貫通電極、
3A…外部との接続用の電極メタライズ、
3B…LED素子との接続用電極メタライズ、
3C…LED素子のワイヤーボンディング用電極メタライズ、
4…Si基板、
5…反射膜、
6A…LED素子、
6B…LED素子の発光部、
7…ワイヤーボンディング、
8…Ti/Alメタライズ、
9…電圧印加用メタライズ、
10…耐熱性樹脂、
11…V溝、
12…Si基板の異方性エッチングによる貫通穴、
13…溝、
100…サブマウント。
1 ... Glass substrate,
2 ... through electrode,
3A: electrode metallization for connection to the outside,
3B: electrode metallization for connection with LED elements,
3C: electrode metallization for wire bonding of LED elements,
4 ... Si substrate,
5 ... reflective film,
6A ... LED element,
6B ... Light emitting part of the LED element,
7 ... Wire bonding,
8 ... Ti / Al metallization,
9 ... Metallization for voltage application,
10 ... heat resistant resin,
11 ... V groove,
12 ... Through hole by anisotropic etching of Si substrate,
13 ... Groove,
100 ... Submount.

Claims (12)

導体が充填された貫通電極を有する第1基板と、
前記第1基板に接合され、かつ、内壁が光の反射面を形成する貫通穴が設けられた第2基板と、
前記第1基板の貫通電極が前記第2基板の貫通穴内に配置され、かつ、前記第1基板の貫通電極上に実装された発光素子と、
前記第1基板に設けられ、かつ、前記貫通電極を介して前記発光素子に給電する給電端子と、
を備えたことを特徴とするサブマウント。
A first substrate having a through electrode filled with a conductor;
A second substrate bonded to the first substrate and provided with a through hole whose inner wall forms a light reflecting surface;
A light emitting device in which the through electrode of the first substrate is disposed in the through hole of the second substrate and mounted on the through electrode of the first substrate;
A power supply terminal provided on the first substrate and supplying power to the light emitting element via the through electrode;
Submount characterized by comprising
内壁が光の反射面を形成する貫通穴を有する第1基板と、
前記第1基板に接合された第2基板と、
前記第1基板の貫通穴内に位置する第2基板上に実装された発光素子と、
を備えたことを特徴とするサブマウント。
A first substrate having a through hole whose inner wall forms a light reflecting surface;
A second substrate bonded to the first substrate;
A light emitting device mounted on a second substrate located in the through hole of the first substrate;
Submount characterized by comprising
請求項1もしくは2記載のサブマウントにおいて、前記第1基板はガラス基板もしくはSi基板からなり、前記第2基板は、前記第1基板がガラス基板の場合、Si基板からなり、前記第1基板がSi基板の場合、ガラス基板からなることを特徴とするサブマウント。   3. The submount according to claim 1, wherein the first substrate is made of a glass substrate or a Si substrate, the second substrate is made of a Si substrate when the first substrate is a glass substrate, and the first substrate is made of A submount comprising a glass substrate in the case of a Si substrate. 請求項1乃至3いずれか一つに記載のサブマウントにおいて、内壁が光の反射面を形成する貫通穴の断面形状が、前記第1基板と前記第2基板との接合部における大きさよりも光が放射される外部方向に大きく拡大された形状を有していることを特徴とするサブマウント。   4. The submount according to claim 1, wherein a cross-sectional shape of a through hole in which an inner wall forms a light reflecting surface is lighter than a size at a joint portion between the first substrate and the second substrate. A submount characterized by having a shape greatly enlarged in the external direction from which the light is emitted. 請求項1乃至3いずれか一つに記載のサブマウントにおいて、前記内壁が光の反射面を形成する貫通穴の内部表面にメタライズが形成されていることを特徴とするサブマウント。   4. The submount according to claim 1, wherein metallization is formed on an inner surface of a through hole in which the inner wall forms a light reflecting surface. 請求項1乃至3いずれか一つに記載のサブマウントにおいて、前記貫通穴の断面形状が曲線状を有していることを特徴とするサブマウント。   4. The submount according to claim 1, wherein a cross-sectional shape of the through hole has a curved shape. 5. 請求項1乃至3いずれか一つに記載のサブマウントにおいて、前記貫通穴の内部表面に樹脂が塗布されて滑らかな面が形成されていることを特徴とするサブマウント。   4. The submount according to claim 1, wherein a smooth surface is formed by applying a resin to an inner surface of the through hole. 5. 請求項5に記載のサブマウントにおいて、前記メタライズはAlもしくはAl合金膜を含むことを特徴とするサブマウント。   6. The submount according to claim 5, wherein the metallization includes an Al or Al alloy film. 請求項1または3に記載のサブマウントにおいて、前記貫通穴が設けられた第2基板との接合面と反対側の前記貫通電極が設けられた第1基板表面の貫通電極以外の部分に、前記貫通電極と電気的に接続されていないメタライズを有することを特徴とするサブマウント。   The submount according to claim 1 or 3, wherein the portion other than the through electrode on the surface of the first substrate on which the through electrode on the side opposite to the joint surface with the second substrate on which the through hole is provided is provided on the submount. A submount comprising a metallization that is not electrically connected to a through electrode. 請求項1乃至9に記載のサブマウントにおいて、前記第1基板と前記第2基板が陽極接合により接合されていることを特徴とするサブマウント。   10. The submount according to claim 1, wherein the first substrate and the second substrate are bonded by anodic bonding. 第1基板の一方の面から他方の面に穴の口径が漸次縮小された貫通穴パターンを所定の間隔で二次元マトリックス状に複数個形成する工程と、
前記第2基板に複数の貫通口を、前記第1基板の貫通穴パターンの間隔に合わせ二次元マトリックス状に形成する工程と、
前記第2基板の貫通口に導体層を埋め込み貫通電極を形成する工程と、
前記貫通電極上に電極メタライズを形成する工程と、
前記貫通電極の一方の面上に発光素子を搭載・実装する工程と、
前記第1基板の口径の小さい方の貫通穴パターン内に、前記貫通電極上に実装された発光素子パターンが配置されるように前記第2基板と第1基板とを位置合わせし、両者を接合することにより複合体を形成する工程と、
前記第2基板と第1基板との複合体から、少なくとも1個の前記貫通穴パターンを含む領域を分離する工程とを含むことを特徴とするサブマウントの製造方法。
Forming a plurality of through-hole patterns in which a hole diameter is gradually reduced from one surface of the first substrate to the other surface in a two-dimensional matrix at predetermined intervals;
Forming a plurality of through holes in the second substrate in a two-dimensional matrix according to the interval of the through hole pattern of the first substrate;
Forming a through electrode by embedding a conductor layer in the through hole of the second substrate;
Forming an electrode metallization on the through electrode;
Mounting and mounting a light emitting element on one surface of the through electrode;
The second substrate and the first substrate are aligned and bonded together so that the light emitting element pattern mounted on the through electrode is disposed in the through hole pattern of the smaller diameter of the first substrate. Forming a composite by:
Separating the region including at least one through-hole pattern from the composite of the second substrate and the first substrate.
請求項11記載のサブマウントの製造方法において、前記第1基板はガラス基板もしくはSi基板からなり、前記第2基板は、前記第1基板がガラス基板の場合、Si基板からなり、前記第1基板がSi基板の場合、ガラス基板からなることを特徴とするサブマウントの製造方法。
12. The method of manufacturing a submount according to claim 11, wherein the first substrate is made of a glass substrate or a Si substrate, and the second substrate is made of a Si substrate when the first substrate is a glass substrate. When the substrate is a Si substrate, it is made of a glass substrate.
JP2005224015A 2005-08-02 2005-08-02 Submount and manufacturing method thereof Expired - Fee Related JP4668722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005224015A JP4668722B2 (en) 2005-08-02 2005-08-02 Submount and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224015A JP4668722B2 (en) 2005-08-02 2005-08-02 Submount and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007042781A true JP2007042781A (en) 2007-02-15
JP4668722B2 JP4668722B2 (en) 2011-04-13

Family

ID=37800503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224015A Expired - Fee Related JP4668722B2 (en) 2005-08-02 2005-08-02 Submount and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4668722B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021507A (en) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd Substrate for loading optical semiconductor element, its manufacturing method, optical semiconductor device, and its manufacturing method
KR100945029B1 (en) 2009-04-23 2010-03-05 주식회사 옹스트롬 Metal printed circuit board for hi-effective light-emitting diode and the method thereof
JP4454689B1 (en) * 2009-09-10 2010-04-21 有限会社ナプラ Light emitting diode, light emitting device, lighting device, display and signal lamp
JP2010177252A (en) * 2009-01-27 2010-08-12 Kyocera Corp Electronic-component mounting board, electronic apparatus, and manufacturing method for the electronic-component mounting board
JP2013026510A (en) * 2011-07-22 2013-02-04 Rohm Co Ltd Led module and mounting structure of the same
CN103098243A (en) * 2010-03-10 2013-05-08 美光科技公司 Light emitting diode wafer-level package with self-aligning features
JP2013219090A (en) * 2012-04-04 2013-10-24 Sankyo Kasei Co Ltd Led package
JP2014523103A (en) * 2011-07-22 2014-09-08 ガーディアン・インダストリーズ・コーポレーション Improved LED lighting system and / or method of manufacturing the same
JP2016015489A (en) * 2014-06-30 2016-01-28 億光電子工業股▲ふん▼有限公司Everlight Electronics Co.,Ltd. Optical diode device
CN105790071A (en) * 2016-03-22 2016-07-20 西安炬光科技股份有限公司 High-power semiconductor laser and preparation method thereof
CN108695305A (en) * 2018-05-17 2018-10-23 山西高科华兴电子科技有限公司 Four crystalline substance LED show lamp bead structure
JP2020087719A (en) * 2018-11-27 2020-06-04 東芝ライテック株式会社 Vehicular lighting device and vehicular lamp fitting

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294831A (en) * 1999-04-08 2000-10-20 Omron Corp Semiconductor light emitting device, array thereof, photosensor, and photosensor array
JP2002299693A (en) * 2001-04-04 2002-10-11 Nippon Computer Network Kk Light-emitting diode and method of manufacturing the same
WO2004084319A1 (en) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. Light emitting element mounting member, and semiconductor device using the same
WO2005020338A1 (en) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
JP2005166909A (en) * 2003-12-02 2005-06-23 Fujikura Ltd Package and its manufacturing method
JP2005183558A (en) * 2003-12-18 2005-07-07 Hitachi Ltd Optical part mounting package, and method for manufacturing the same
JP2006135276A (en) * 2004-10-04 2006-05-25 Hitachi Ltd Semiconductor light emitting element mounting package and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294831A (en) * 1999-04-08 2000-10-20 Omron Corp Semiconductor light emitting device, array thereof, photosensor, and photosensor array
JP2002299693A (en) * 2001-04-04 2002-10-11 Nippon Computer Network Kk Light-emitting diode and method of manufacturing the same
WO2004084319A1 (en) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. Light emitting element mounting member, and semiconductor device using the same
WO2005020338A1 (en) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
JP2005166909A (en) * 2003-12-02 2005-06-23 Fujikura Ltd Package and its manufacturing method
JP2005183558A (en) * 2003-12-18 2005-07-07 Hitachi Ltd Optical part mounting package, and method for manufacturing the same
JP2006135276A (en) * 2004-10-04 2006-05-25 Hitachi Ltd Semiconductor light emitting element mounting package and its manufacturing method

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021507A (en) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd Substrate for loading optical semiconductor element, its manufacturing method, optical semiconductor device, and its manufacturing method
JP2010177252A (en) * 2009-01-27 2010-08-12 Kyocera Corp Electronic-component mounting board, electronic apparatus, and manufacturing method for the electronic-component mounting board
KR100945029B1 (en) 2009-04-23 2010-03-05 주식회사 옹스트롬 Metal printed circuit board for hi-effective light-emitting diode and the method thereof
JP4454689B1 (en) * 2009-09-10 2010-04-21 有限会社ナプラ Light emitting diode, light emitting device, lighting device, display and signal lamp
US7842958B1 (en) 2009-09-10 2010-11-30 Napra Co., Ltd. Light-emitting diode, light-emitting device, lighting apparatus, display, and signal light
JP2011060996A (en) * 2009-09-10 2011-03-24 Napura:Kk Light-emitting diode, light-emitting device, lighting device, display, and signal light
US8878205B2 (en) 2010-03-10 2014-11-04 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
CN103098243A (en) * 2010-03-10 2013-05-08 美光科技公司 Light emitting diode wafer-level package with self-aligning features
JP2013522877A (en) * 2010-03-10 2013-06-13 マイクロン テクノロジー, インク. Light emitting diode wafer level package with self-aligned features
JP2013026510A (en) * 2011-07-22 2013-02-04 Rohm Co Ltd Led module and mounting structure of the same
JP2014523103A (en) * 2011-07-22 2014-09-08 ガーディアン・インダストリーズ・コーポレーション Improved LED lighting system and / or method of manufacturing the same
US9698128B2 (en) 2011-07-22 2017-07-04 Rohm Co., Ltd. LED module and LED module mounting structure
KR101911984B1 (en) * 2011-07-22 2019-01-03 가디언 인더스트리즈 코퍼레이션. Improved led lighting systems and/or methods of making the same
JP2013219090A (en) * 2012-04-04 2013-10-24 Sankyo Kasei Co Ltd Led package
JP2016015489A (en) * 2014-06-30 2016-01-28 億光電子工業股▲ふん▼有限公司Everlight Electronics Co.,Ltd. Optical diode device
US9653653B2 (en) 2014-06-30 2017-05-16 Everlight Electronics Co., Ltd. Light emitting diode device
US9972608B2 (en) 2014-06-30 2018-05-15 Everlight Electronics Co., Ltd. Light emitting diode device
CN105322085B (en) * 2014-06-30 2018-07-31 亿光电子工业股份有限公司 Light emitting diode device
CN108878629A (en) * 2014-06-30 2018-11-23 亿光电子工业股份有限公司 Light emitting diode device
CN105322085A (en) * 2014-06-30 2016-02-10 亿光电子工业股份有限公司 Light emitting diode device
CN105790071A (en) * 2016-03-22 2016-07-20 西安炬光科技股份有限公司 High-power semiconductor laser and preparation method thereof
CN108695305A (en) * 2018-05-17 2018-10-23 山西高科华兴电子科技有限公司 Four crystalline substance LED show lamp bead structure
JP2020087719A (en) * 2018-11-27 2020-06-04 東芝ライテック株式会社 Vehicular lighting device and vehicular lamp fitting
JP7209213B2 (en) 2018-11-27 2023-01-20 東芝ライテック株式会社 Vehicle lighting device and vehicle lamp

Also Published As

Publication number Publication date
JP4668722B2 (en) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4668722B2 (en) Submount and manufacturing method thereof
JP4981342B2 (en) Submount and manufacturing method thereof
JP5175488B2 (en) LED package having multilayer reflective surface structure
JP4789672B2 (en) Light emitting device and lighting device
JP4451859B2 (en) High power LED package
KR100752586B1 (en) Light-emitting apparatus and illuminating apparatus
JP4960099B2 (en) Light emitting device and lighting apparatus or liquid crystal display device using the same
TWI250485B (en) Light emission device and manufacturing method thereof
JP6056336B2 (en) Light emitting device
JP2007281468A (en) Led package having anodized insulation layers, and its manufacturing method
JP2007027433A (en) Light emitting device
JPWO2005091383A1 (en) Method for manufacturing light emitting device
JP2011176347A (en) Power light emitting die package with reflecting lens
JP4948818B2 (en) Light emitting device and lighting device
KR20050066030A (en) High power light emitting diode package and method of producing the same
JP3991624B2 (en) Surface mount type light emitting device and manufacturing method thereof
JP2006185967A (en) Light emitting device storage package, light emitting device and lighting device
JP4818028B2 (en) Light-emitting element mounting substrate, light-emitting element storage package, light-emitting device, and lighting device
JP2005210042A (en) Light emitting apparatus and illumination apparatus
KR100699161B1 (en) Light emitting device package and method for manufacturing the same
JP2007012792A (en) Package for light emitting device storage, light source and light emitting device
JP2010212352A (en) Substrate for light-emitting device, light-emitting device, method of manufacturing those, and light-emitting module
JP4846505B2 (en) Light emitting device and manufacturing method thereof
JP4845370B2 (en) Light emitting device and lighting device
JP2003282951A (en) Light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees