JP2007037250A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2007037250A JP2007037250A JP2005215381A JP2005215381A JP2007037250A JP 2007037250 A JP2007037250 A JP 2007037250A JP 2005215381 A JP2005215381 A JP 2005215381A JP 2005215381 A JP2005215381 A JP 2005215381A JP 2007037250 A JP2007037250 A JP 2007037250A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- pseudo load
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 電力損失を節減しつつ、負荷が軽いときの出力電圧の不安定性を抑制し得るスイッチング電源装置を提供する。
【解決手段】 負荷LD1が軽いために出力電圧Vo1が不安定となり、目標値24Vを離れて所定値27Vよりも高くなると、擬似負荷制御回路4の抵抗素子R1と抵抗素子R2との接続部の電位が、トランジスタQ2のベース−エミッタ間の内蔵電位差よりも高くなる。その結果、擬似負荷回路5のトランジスタQ2がオンすることにより、擬似負荷抵抗素子RB1に電流が流れる。また、出力電圧Vo1が別の所定値21Vよりも低くなると、擬似負荷制御回路6の抵抗素子R3と抵抗素子R4との接続部の電位が、トランジスタQ3のベース−エミッタ間の内蔵電位差よりも低くなる。その結果、擬似負荷回路8のトランジスタQ4がオンすることにより、擬似負荷抵抗素子RB2に電流が流れる。
【選択図】 図1
【解決手段】 負荷LD1が軽いために出力電圧Vo1が不安定となり、目標値24Vを離れて所定値27Vよりも高くなると、擬似負荷制御回路4の抵抗素子R1と抵抗素子R2との接続部の電位が、トランジスタQ2のベース−エミッタ間の内蔵電位差よりも高くなる。その結果、擬似負荷回路5のトランジスタQ2がオンすることにより、擬似負荷抵抗素子RB1に電流が流れる。また、出力電圧Vo1が別の所定値21Vよりも低くなると、擬似負荷制御回路6の抵抗素子R3と抵抗素子R4との接続部の電位が、トランジスタQ3のベース−エミッタ間の内蔵電位差よりも低くなる。その結果、擬似負荷回路8のトランジスタQ4がオンすることにより、擬似負荷抵抗素子RB2に電流が流れる。
【選択図】 図1
Description
本発明は、フィードバック回路を有するスイッチング電源装置に関し、特に電力損失を節減しつつ、負荷が軽いときの出力電圧の不安定性を抑制するための改良に関する。
スイッチング電源装置は、パルス電流を生成し、当該パルス電流をインダクタ或いはトランスを介するなどして出力用コンデンサへ導くことにより当該出力用コンデンサを充電し、それにより直流の出力電圧を生成する電圧生成回路を主要部として備えた電源装置である。スイッチング電源装置では、トランジスタ等のスイッチング素子をオンオフ動作させることによって、パルス電流を生成することができるため、本来的に電力損失が少ないという利点がある。
また、スイッチング電源装置では、パルス電流の周波数は商用周波数よりも高い周波数に設定可能であるので、商用交流電源を入力電源とする場合に従来型の電源に必要とされたトランスに比べて、小型軽量のトランス或いはインダクタを設置すれば足りる。このため、スイッチング電源装置は、従来型の電源装置に比べて小型且つ軽量化し得るという利点をも有している。
また、スイッチング電源装置は、通常において、パルス電流のデューティ等を調整することにより出力電圧を目標値に収束ないし近接させるフィードバック回路を有している。このタイプのスイッチング電源装置では、電力損失を低く抑えつつ安定した出力電圧を得ることが可能となる。このため、フィードバック回路を有するスイッチング電源装置は、今や、各種の電子装置、電気装置に幅広く用いられている。
しかしながら、フィードバック回路を有するスイッチング電源装置は、負荷が軽いとき、すなわち負荷の抵抗値が大きく、それにより出力電流が小さいときには、本来安定であるべき出力電圧が不安定になる場合があるという問題点を有することが知られている。この問題点を解決するものとして、特許文献1は、擬似負荷を付加的に設置したスイッチング電源装置を開示している。
図6は、特許文献1が開示する従来装置の基本構成を示すブロック図である。この従来装置50は、スイッチングレギュレータ53、電流検出部54、電流検出用抵抗素子R51、擬似負荷抵抗素子R52、及びスイッチ回路SWを有している。スイッチングレギュレータ53は、供給電源51から電力の供給を受けることにより、負荷52へ電力を出力する回路である。スイッチングレギュレータ53は、負荷52の変動に追随して、負荷52へ出力する出力電圧を安定的に目標値へ近づけるフィードバック回路を内蔵している。
しかし、負荷52が軽いときには、スイッチングレギュレータ53の出力電圧が不安定となる場合がある。このため、電流検出部54は、電流検出用抵抗素子R51の電圧降下を通じて当該抵抗素子R51を流れる入力電流を監視しており、当該入力電流が所定値を越えて小さくなると、出力電圧が不安定となるほどに出力電流が小さい領域に、装置の動作領域が接近しているものと判定し、スイッチ回路SWをオンする。それにより、出力電圧の正負の出力経路に、擬似負荷抵抗素子R52が直接に接続されることとなる。その結果、負荷52に擬似負荷抵抗素子R52の分だけ、新たな負荷が加わることになるので、その分、負荷が重くなり、出力電流がある程度以上に保持される。このようにして、従来装置50は、負荷52が軽いときにおいても出力電圧の安定性を維持するものとなっている。
しかしながら、この従来装置50では、負荷52が軽いときには、出力電圧の安定性がどのようであっても、スイッチ回路SWは常時オン状態にあり、それにより擬似負荷抵抗素子R52には電流が常時流れる。このため、従来装置50では、負荷52が軽いときの電力損失が大きいという問題点があった。また、従来装置50は、負荷52の状態の検出、言い換えると出力電流の検出のために、電流検出用抵抗素子R51を流れる入力電流を検出するので、電流検出用抵抗素子R51による電力損失が無視できないという問題点をも有していた。これらの電力損失は、スイッチング電源装置の利点を一定程度に減殺するものとなっていた。
特開2000−267744号公報
本発明は上記の問題点に鑑みてなされたもので、電力損失を節減しつつ、負荷が軽いときの出力電圧の不安定性を抑制し得るスイッチング電源装置を提供することを目的とする。
上記課題を解決し上記目的を達成するために、本発明のうち第1の態様に係るものは、スイッチング電源装置であって、パルス電流を生成し、当該パルス電流によりコンデンサを充電することにより出力電圧を生成する電圧生成回路と、前記出力電圧が目標値に近接するよう前記パルス電流を調整するフィードバック回路と、直列に接続された抵抗回路とスイッチング回路とを有し前記出力電圧の正負の出力経路の間に介挿された擬似負荷回路と、前記出力電圧が所定値を超えて前記目標値から離れると前記スイッチング回路をオンさせる擬似負荷制御回路と、を備えるものである。
この構成によれば、出力電圧が所定値を越えるほどに目標値から離れると、スイッチング回路がオンし、それにより擬似負荷回路の抵抗回路を通じて正負の出力経路の間に電流が流れる。当該電流により出力電流が補充される。従って、負荷が軽いために出力電圧が不安定となることにより、出力電圧が所定値を越えて目標値から離れたとしても、出力電流が補充されることにより出力電圧が安定化される。それにより、所定値を越える出力電圧の変動が抑えられる。擬似負荷回路は、出力電圧が目標値の近傍にあるときには導通しないので、負荷が軽いときには擬似負荷回路が常時導通する従来装置に比して、電力損失が節減される。
なお、スイッチング回路とは、スイッチング機能を果たす回路であり、トランジスタそのもの、或いはトランジスタに当該トランジスタを駆動するための周辺回路を含めた回路はその例である。抵抗回路とは、単一の抵抗素子から成る回路、複数の抵抗素子が組み合わせて成る回路、又はそれらと同等の機能を果たす回路であり、最も簡素な例としては単一の抵抗素子そのものである。
本発明のうち第2の態様に係るものは、第1の態様に係るスイッチング電源装置であって、前記所定値が前記目標値よりも低く設定されており、前記スイッチング電源装置は、前記出力電圧が前記目標値よりも高い別の所定値を越えて高いときに前記スイッチング回路をオンさせる別の擬似負荷制御回路を更に備えるものである。
この構成によれば、出力電圧が所定値を越えて低いとき、及び別の所定値を越えて高いときに、スイッチング回路がオンすることにより、擬似負荷回路の抵抗回路に電流が流れる。従って、負荷が軽いために出力電圧が不安定となることにより、出力電圧が所定値を越えて下降したとき、及び別の所定値を越えて上昇したときの何れにおいても、出力電流が補充されることにより出力電圧が安定化される。それにより、双方の所定値を越える出力電圧の変動が抑えられる。擬似負荷回路は、出力電圧が目標値の近傍にあるときには導通しないので、負荷が軽いときには擬似負荷回路が常時導通する従来装置に比して、電力損失が節減される。また、双方の擬似負荷制御回路により、共通の擬似負荷回路が制御されるので、擬似負荷回路を個別に設ける形態に比して回路構成が簡略化される。
本発明のうち第3の態様に係るものは、第1の態様に係るスイッチング電源装置であって、前記所定値が前記目標値よりも低く設定されており、前記スイッチング電源装置は、直列に接続された抵抗回路とスイッチング回路とを有し前記正負の前記出力経路の間に介挿された別の擬似負荷回路と、前記出力電圧が前記目標値よりも高い別の所定値を越えて高いときに前記別の擬似負荷回路のスイッチング回路をオンさせる別の擬似負荷制御回路と、を更に備えるものである。
この構成によれば、出力電圧が所定値を越えて低いときに擬似負荷回路のスイッチング回路がオンすることにより、擬似負荷回路の抵抗回路に電流が流れる。また、出力電圧が別の所定値を越えて高いときに、別の擬似負荷回路のスイッチング回路がオンすることにより、別の擬似負荷回路の抵抗回路に電流が流れる。従って、負荷が軽いために出力電圧が不安定となることにより、出力電圧が所定値を越えて下降したとき、及び別の所定値を越えて上昇したときの何れにおいても、出力電流が補充されることにより出力電圧が安定化される。それにより、双方の所定値を越える出力電圧の変動が抑えられる。双方の擬似負荷回路は何れも、出力電圧が目標値近傍にあるときには導通しないので、負荷が軽いときには擬似負荷回路が常時導通する従来装置に比して、電力損失が節減される。また、双方の擬似負荷制御回路に対応して、擬似負荷回路が別個に設けられるので、出力電圧の上昇と下降とを抑えるのに適した出力電流の補充量を別個に定めることができる。
本発明のうち第4の態様に係るものは、スイッチング電源装置であって、パルス電流を生成し、当該パルス電流により第1コンデンサを充電することにより第1出力電圧を生成する第1電圧生成回路と、前記第1出力電圧が目標値に近接するよう前記パルス電流を調整するフィードバック回路と、Nを2以上の整数として、前記パルス電流により第2〜第Nコンデンサを充電することにより第2〜第N出力電圧をそれぞれ生成する第2〜第N電圧生成回路と、各々が、直列に接続された抵抗回路とスイッチング回路とを有し前記第1〜第N出力電圧の正負の出力経路のうちの少なくとも一対に介挿された少なくとも一つの擬似負荷回路と、第2〜第N擬似負荷制御回路と、を備えている。そして、2〜Nの範囲の整数である全てのkについて、前記第k擬似負荷制御回路は、前記第k出力電圧がその目標値からその所定値を越えて離れると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるものである。
この構成によれば、第2〜第N電圧生成回路が備わるので、複数の出力電圧を取り出すことのできる有用なスイッチング電源装置が得られる。更に、何れかの出力電圧が、その所定値を越えるほどにその目標値から離れると、何れかの擬似負荷回路のスイッチング回路がオンし、それにより当該擬似負荷回路の抵抗回路を通じて何れかの正負の出力経路の間に電流が流れる。当該電流により装置全体の出力電流が補充される。従って、負荷が軽いために何れかの出力電圧が不安定となることにより、当該出力電圧が所定値を越えて目標値から離れたとしても、装置全体の出力電流が補充されることにより何れの出力電圧も安定化される。それにより、各出力電圧の所定値を越える変動が抑えられる。擬似負荷回路は、何れの出力電圧もそれぞれの目標値の近傍にあるときには導通しないので、負荷が軽いときには擬似負荷回路が常時導通する従来装置に比して、電力損失が節減される。なお、スイッチング回路及び抵抗回路の意義は、上記の通りである。
本発明のうち第5の態様に係るものは、第4の態様に係るスイッチング電源装置であって、2〜Nの範囲の整数である全てのkについて、前記第k擬似負荷制御回路は、前記第k出力電圧がその目標値より高い所定値を越えて高くなると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるものである。そして、前記スイッチング電源装置は、別の第2〜第N擬似負荷制御回路を更に備えており、2〜Nの範囲の整数である全てのkについて、前記別の第k擬似負荷制御回路は、前記第k出力電圧がその目標値より低い別の所定値を越えて低くなると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるものである。
この構成によれば、何れかの出力電圧が、その所定値を越えて高いとき、及び別の所定値を越えて低いときに、何れかの擬似負荷回路のスイッチング回路がオンし、それにより当該擬似負荷回路の抵抗回路を通じて何れかの正負の出力経路の間に電流が流れる。従って、負荷が軽いために何れかの出力電圧が不安定となることにより、当該出力電圧が所定値を越えて上昇したとき、及び別の所定値を越えて下降したときの何れにおいても、装置全体の出力電流が補充されることにより何れの出力電圧も安定化される。それにより、各出力電圧の所定値及び別の所定値を越える変動が抑えられる。擬似負荷回路は、何れの出力電圧もそれぞれの目標値の近傍にあるときには導通しないので、負荷が軽いときには擬似負荷回路が常時導通する従来装置に比して、電力損失が節減される。
本発明のうち第6の態様に係るものは、第1ないし第5の何れかの態様に係るスイッチング電源装置であって、前記スイッチング電源装置が備える擬似負荷制御回路は何れも、直列に接続された定電圧回路と別の抵抗回路とを有し、対応する出力電圧の正負の出力経路の間に介挿されており、前記別の抵抗回路の一端ないし内部の電位により、対応するスイッチング回路をオンオフさせるものである。
この構成によれば、対応する出力電圧の変動が、定電圧回路を介して別の抵抗回路へ伝えられる。従って、当該別の抵抗回路の一端ないし内部の電位を、スイッチング回路をオンオフさせるのに適した高さに調整し得ると同時に、対応する出力電圧の変動に敏感に追随するものとすることができる。すなわち、対応する出力電圧の変動を感度よく捉えて、スイッチング回路をオンオフ動作させることが可能となる。また、擬似負荷制御回路を流れる電流は微小で足りるので、本構成による装置は、入力電流により抵抗器に生じる電圧降下を検出する従来装置に比べて、電力損失を更に節減することができる。
なお、スイッチング回路がバイポーラトランジスタである場合においては、スイッチング回路は直接にはベース電流によってオンオフ制御される。しかしこの場合においても、スイッチング回路は、間接的にはベース−エミッタ電圧の高さによって制御されるものである。本構成において「別の抵抗回路の一端ないし内部の電位によりスイッチング回路をオンオフさせる」とは、かかる間接的なオンオフ制御をも包含する。当該記載は更に、当該別の抵抗回路の一端ないし内部の電位が、後述する図1にトランジスタQ3、抵抗素子R5及びR6を含む回路として例示するような信号伝達回路を通じて、図1にトランジスタQ4として例示されるスイッチング素子を、間接的にオンオフ制御する形態をも包含する。
以上のように本発明によれば、電力損失を節減しつつ、負荷が軽いときの出力電圧の不安定性を抑制することができる。
(実施の形態1)
図1は、本発明の実施の形態1によるスイッチング電源装置の構成を示す回路図である。この装置101は、整流回路1、電圧生成回路2,フィードバック回路3、擬似負荷制御回路4,6、及び擬似負荷回路5,8を備えている。整流回路1は、商用交流電源ACから交流入力端子T1,T2を通じて交流の電力の供給を受け、ブリッジ回路D1により交流を直流へ変換し、平滑コンデンサC1を充電する回路である。これにより平滑コンデンサC1には、直流電圧が保持される。
図1は、本発明の実施の形態1によるスイッチング電源装置の構成を示す回路図である。この装置101は、整流回路1、電圧生成回路2,フィードバック回路3、擬似負荷制御回路4,6、及び擬似負荷回路5,8を備えている。整流回路1は、商用交流電源ACから交流入力端子T1,T2を通じて交流の電力の供給を受け、ブリッジ回路D1により交流を直流へ変換し、平滑コンデンサC1を充電する回路である。これにより平滑コンデンサC1には、直流電圧が保持される。
電圧生成回路2は、トランスTR、トランジスタQ1、ダイオードD2及び出力コンデンサC2を有している。トランスTRの一次巻線とトランジスタQ1とは、直列接続されて、平滑コンデンサC1が接続される直流入力端子T3,T4に接続されている。トランジスタQ1は、後述するスイッチング制御部SCにより反復的にオンオフ制御されることによりパルス電流を生成する。それにより、トランスTRの一次巻線にはパルス電流が流れる。その結果、トランスTRの二次巻線には、当該二次巻線、ダイオードD2及び出力コンデンサC2を環流することにより出力コンデンサC2を充電する充電電流が励起される。スイッチング制御部SCは、パルス電流のデューティを調整することにより、充電電流を調整する。
図1の例では、トランジスタQ1はMOS型FETであるが、トランジスタQ1としてバイポーラトランジスタを含めたトランジスタ一般を用いることが可能であり、スイッチング素子一般に置き換えることも可能である。但し、トランジスタQ1としてMOS型FETを用いる場合には駆動負荷が軽くなるので、スイッチング制御部SCの設計を容易化することができ、且つスイッチング制御部SCの消費電力を低く抑えることができるという利点が得られる。
フィードバック回路3は、スイッチング制御部SC及び分割抵抗素子R7,R8を有している。分割抵抗素子R7,R8は、出力コンデンサC2と出力端子T5、T7とを接続する正負の出力経路W1,W3の間に介挿されている。それにより分割抵抗素子R7,R8は、出力コンデンサC2の充電電圧、すなわち出力電圧Vo1を、分圧してスイッチング制御部SCへ伝える。スイッチング制御部SCは、出力端子T5,T7に接続される負荷LD1の重さに変動があっても出力電圧Vo1が目標値に収束するように、トランジスタQ1のオンオフ動作のデューティを調整する。出力電圧Vo1の目標値は、一例として24Vであるものとする。
上記の通り、フィードバック回路3は、負荷LD1の変動によらずに出力電圧Vo1を目標値に収束させるべく機能するものであるが、その本来的な動作原理から、出力電流Io1が微小となるほどに負荷LD1が軽いときには、出力電圧Vo1が不安定となる場合がある。このため、後述するように、装置101は、負荷LD1が軽いときに出力電圧Vo1を安定化させるための回路を別途備えている。
なお、フィードバック回路3には、PWM(Pulse Width Modulation;パルス幅変調)等の周知の制御アルゴリズムを採用可能である。また、フィードバック回路3は、トランスTRの一次側と二次側とを電気的に絶縁するために、フォトカプラ、電磁結合素子等の電気的絶縁を保持しつつ信号を伝達する機構を内蔵している。このようなフィードバック回路3の構造は周知であるので、その詳細な説明を略する。
擬似負荷回路5は、出力経路W1,W3に接続される擬似負荷抵抗素子RB1とトランジスタQ2との直列接続回路を有している。従って、トランジスタQ2がオンすると、出力経路W1,W3には、擬似負荷抵抗素子RB1が直接に接続される。同様に、擬似負荷回路8は、出力経路W1,W3に接続される擬似負荷抵抗素子RB2とトランジスタQ4との直列接続回路を有している。従って、トランジスタQ4がオンすると、出力経路W1,W3には、擬似負荷抵抗素子RB2が直接に接続される。
擬似負荷制御回路4は、出力経路W1,W3に接続されるツェナーダイオードZD1と分割抵抗素子R1,R2との直列接続回路を有している。抵抗素子R1と抵抗素子R2との接続部は、トランジスタQ2のベース電極に接続されている。ツェナーダイオードZD1のツェナー電圧は、一例として26Vに設定されるものとする。
出力電圧Vo1が目標値24Vの付近に安定しているときには、ツェナーダイオードZD1はオフするので、NPNバイポーラトランジスタであるトランジスタQ2のベース−エミッタ電圧は0Vとなる。このとき、トランジスタQ2はオフするので、擬似負荷抵抗素子RB1には電流は流れない。
一方、出力電流Io1が微小となるほどに負荷LD1が軽くなることにより、出力電圧Vo1が不安定となり、26Vを越えて高くなると、ツェナーダイオードZD1がオンする。出力電圧Vo1が更に高くなり、それによって分割抵抗素子R1,R2による分割電位、すなわち抵抗素子R1と抵抗素子R2との接続部の電位が、トランジスタQ2のベース−エミッタ間の内蔵電位差(シリコントランジスタであれば約0.7V)を越えて高くなると、トランジスタQ2がオンする。このときトランジスタQ2を飽和状態とするのに十分なベース電流を供給可能なように、分割抵抗素子R1,R2の抵抗値が設定されている。
トランジスタQ2がオンする結果、擬似負荷抵抗素子RB1に出力電流Io1が分流する。すなわち、出力経路W1,W3に負荷LD1以外に擬似負荷抵抗素子RB1が新たな負荷として加わる。それにより、出力電圧Vo1が不安定となるほどに不足した出力電流Io1が補充される。その結果、出力電圧Vo1の不安定性が解消されるので、出力電圧Vo1のそれ以上の上昇が抑制される。
擬似負荷制御回路6は、擬似負荷制御回路4と同様に、出力経路W1,W3に接続されるツェナーダイオードZD2と分割抵抗素子R3,R4との直列接続回路を有している。また、擬似負荷制御回路6は、擬似負荷制御回路4とは異なり、信号伝達回路7を更に有している。抵抗素子R3と抵抗素子R4との接続部は、信号伝達回路7を介してトランジスタQ4のベース電極に接続されている。ツェナーダイオードZD2のツェナー電圧は、一例として20Vに設定されるものとする。
信号伝達回路7は、トランジスタQ3及び出力経路W1,W3に接続される分割抵抗素子R5,R6を有している。NPNバイポーラトランジスタであるトランジスタQ3のベース電極は抵抗素子R3と抵抗素子R4との接続部に接続され、コレクタ電極は抵抗素子R5と抵抗素子R6の接続部に接続されている。また、抵抗素子R5と抵抗素子R6の接続部は、NPNバイポーラトランジスタであるトランジスタQ4のベース電極に接続されている。
トランジスタQ3がオンするときには、トランジスタQ3が十分に飽和状態となり得るように抵抗素子R5の値が設定される。一方、トランジスタQ3がオフしているときには、抵抗素子R5と抵抗素子R6との接続部の電位がトランジスタQ4のベース−エミッタ間の内蔵電位差を越えて高くなり、且つトランジスタQ4を飽和状態とするのに十分なベース電流を供給可能となるように、分割抵抗素子R5,R6の抵抗値が設定されている。その結果、トランジスタQ3がオンするとトランジスタQ4がオフし、トランジスタQ3がオフするとトランジスタQ4がオンする。すなわち、信号伝達回路7は、二値信号を反転して伝達するインバータとして機能する。
出力電圧Vo1が目標値24Vの付近に安定しているときには、ツェナーダイオードZD2はオンしている。このとき、分割抵抗素子R3,R4による分割電位、すなわち抵抗素子R3と抵抗素子R4との接続部の電位が、トランジスタQ3のベース−エミッタ間の内蔵電位差を越えて高くなり、且つトランジスタQ3を飽和させるに十分なベース電流を供給し得るように、分割抵抗素子R3,R4の抵抗値が設定されている。従って、出力電圧Vo1が目標値24Vの付近に安定しているときには、トランジスタQ3はオン状態にある。このとき、トランジスタQ4のベース−エミッタ電圧が略0Vになるので、トランジスタQ4はオフ状態にある。
一方、出力電流Io1が微小となるほどに負荷LD1が軽くなることにより、出力電圧Vo1が不安定となり、20V付近にまで降下し、それによって抵抗素子R3と抵抗素子R4との接続部の電位が、トランジスタQ3のベース−エミッタ間の内蔵電位差を越えて低くなると、トランジスタQ3がオフする。その結果、トランジスタQ4がオンするので、擬似負荷抵抗素子RB2に出力電流Io1が分流する。すなわち、出力経路W1,W3に負荷LD1以外に擬似負荷抵抗素子RB2が新たな負荷として加わる。それにより、出力電圧Vo1が不安定となるほどに不足した出力電流Io1が補充される。その結果、出力電圧Vo1の不安定性が解消されるので、出力電圧Vo1のそれ以上の下降が抑制される。
図2は、装置101の動作を説明するグラフである。図2(a)の二つの曲線11,12は、擬似負荷回路5,8がない場合に変動する出力電圧Vo1の上限値と下限値とを示している。また、図2(b)の曲線13は、擬似負荷回路5,8がない場合の出力電圧Vo1の変動の様子を例示している。一方、図2(c)は、擬似負荷回路5,8が設けられた装置101において、出力電流Io1が十分に低いときに出力電圧Vo1が時間と共に変動する様子を例示している。なお、図2では、後の説明の都合上、出力電流Io1は、Ioと記している。
図2(a)及び図2(b)が示すように、擬似負荷回路5,8がない場合であっても、出力電流Io1がある程度以上に大きいときには、出力電圧Vo1は、目標値Vs付近に安定する。一方、出力電流Io1がある程度以下にまで小さくなると、出力電圧Vo1に変動が現れ、出力電流Io1が小さくなるほど、変動が大きくなる。
装置101には擬似負荷回路5,8が備わるので、出力電圧Vo1は、目標値Vsよりも高い所定値Vmaxと目標値Vsよりも低い所定値Vminを越えて変動することはなく、これらの所定値VmaxとVminの間に引き留められる。所定値Vmaxは、トランジスタQ2がオンするときの出力電圧Vo1であるので、ツェナーダイオードZD1のツェナー電圧26Vよりも幾分高い、例えば27Vである。所定値Vminは、トランジスタQ4がオンするときの出力電圧Vo1であるので、ツェナーダイオードZD2のツェナー電圧20Vよりも幾分高い、例えば21Vである。この場合、出力電圧Vo1の変動は、目標値24Vを中心とした21V〜27Vの範囲内に抑えられる。
図2(a)及び図2(b)に示すように、負荷LD1が軽くなるのに伴って、出力電圧Vo1が不安定性により所定値Vmax及び所定値Vminに達する出力電流Io1を、限界電流Iminと定義する。図2(c)は、出力電流Io1が限界電流Iminないしそれ以下にあるときの擬似負荷回路5,8の効果をより詳細に示している。曲線14が示すように、出力電圧Vo1が不安定性により目標値Vsから上昇し、所定値Vmaxを越えて高くなると、擬似負荷回路5のトランジスタQ2がオンするために、出力電圧Vo1は安定化され、その結果下降に転じる。出力電圧Vo1が所定値Vmaxを下回ると、トランジスタQ2はオフするので、やがて再び上昇に転じる。以下同様の動作が繰り返される。
一方、曲線15が示すように、出力電圧Vo1が不安定性により目標値Vsから下降し、所定値Vminを越えて低くなると、擬似負荷回路8のトランジスタQ4がオンするために、出力電圧Vo1は安定化され、その結果上昇に転じる。出力電圧Vo1が所定値Vminを上回ると、トランジスタQ4はオフするので、やがて再び下降に転じる。以下同様の動作が繰り返される。
このようにして、装置101は、負荷LD1が軽いときであっても、出力電圧Vo1を例えば21V〜27Vの範囲に維持する。しかも、負荷LD1が軽いときであっても、出力電圧Vo1が目標値24Vの付近にあるときには、擬似負荷回路5及び8の何れも導通しないので、負荷52(図6)が軽いときには擬似負荷抵抗素子R52が常時導通する従来装置50に比して、電力損失が節減される。
また、擬似負荷制御回路4,6及び信号伝達回路7を流れる電流は、それぞれ、トランジスタQ2,Q3,Q4のベース電流を供給し得る程度で足りるので、これらの回路による電力損失は十分に低いものとなる。従って、装置101は、入力電流により電流検出用抵抗素子R51(図6)に生じる電圧降下を検出する従来装置50に比べて、電力損失を更に節減することができる。
不安定性による出力電圧Vo1の上昇を制止するのに必要な擬似負荷抵抗素子RB1の抵抗値と、下降を制止するのに必要な擬似負荷抵抗素子RB2の抵抗値とは、必ずしも一致しない。装置101では、出力電圧Vo1の上昇を抑制するための擬似負荷抵抗素子RB1と下降を抑制するための擬似負荷抵抗素子RB2とが別個に設けられるので、それらの抵抗値を適切な大きさに個別に設定することが可能である。
装置101では、擬似負荷制御回路4及び6が、ツェナーダイオードZD1又はZD2と分割抵抗素子R1,R2又はR3,R4との直列回路を有している。従って、ツェナーダイオードZD1及びZD2のツェナー電圧と、分割抵抗素子R1,R2及びR3,R4の抵抗値を選択することにより、分割抵抗素子R1,R2及びR3,R4による分割電位を、トランジスタQ2及びQ4をオンさせるのに適した高さに容易に調整し得ると同時に、出力電圧Vo1の変動に伴って分割電位を大きく変動させることが可能となる。
(実施の形態1の変形形態)
装置101の擬似負荷制御回路4について、分割抵抗素子R1,R2の代わりに、1個の抵抗素子を用い、当該抵抗素子とツェナーダイオードZD1との接続部をトランジスタQ2のベース電極に接続する形態を採ることも可能である。更に、ツェナーダイオードZD1の代わりに、電流が流れることにより一定の電圧降下を発生する定電圧回路一般を用いることも可能である。例えば、ダイオードの順電圧によって一定の電圧降下を生じるように、複数個のダイオードを直列に接続した回路にツェナーダイオードZD1を置き換えても良い。また、擬似負荷回路5,8及び信号伝達回路7において、トランジスタQ2,Q3,Q4は、何れもNPN型のバイポーラトランジスタであるが、FETなど他のトランジスタを用いることも、スイッチング素子一般に置き換えることも可能である。
装置101の擬似負荷制御回路4について、分割抵抗素子R1,R2の代わりに、1個の抵抗素子を用い、当該抵抗素子とツェナーダイオードZD1との接続部をトランジスタQ2のベース電極に接続する形態を採ることも可能である。更に、ツェナーダイオードZD1の代わりに、電流が流れることにより一定の電圧降下を発生する定電圧回路一般を用いることも可能である。例えば、ダイオードの順電圧によって一定の電圧降下を生じるように、複数個のダイオードを直列に接続した回路にツェナーダイオードZD1を置き換えても良い。また、擬似負荷回路5,8及び信号伝達回路7において、トランジスタQ2,Q3,Q4は、何れもNPN型のバイポーラトランジスタであるが、FETなど他のトランジスタを用いることも、スイッチング素子一般に置き換えることも可能である。
また、装置101では、擬似負荷制御回路4と擬似負荷制御回路6との双方が設けられているが、一方のみを設けた形態を採ることも可能である。フィードバック回路3の特性によっては、不安定性による出力電圧Vo1の変動が、上昇又は下降の一方にのみ現れる場合がある。このようなスイッチング電源装置では、出力電圧Vo1の変動を抑える上で、擬似負荷制御回路4と擬似負荷制御回路6とのうちの一方のみを設ければ足りる。
(実施の形態2)
図3は、本発明の実施の形態2によるスイッチング電源装置の構成を示す回路図である。この装置102は、単一の擬似負荷回路8Aを、擬似負荷制御回路4Aと擬似負荷制御回路6Aとが共同で制御する点において、実施の形態1による装置101とは異なっている。擬似負荷回路8Aは、擬似負荷回路8(図1)に加えて、トランジスタQ4のベース−エミッタ間を接続する抵抗素子R10を有している。擬似負荷制御回路4Aは、擬似負荷制御回路4(図1)に加えて、ダイオードD5を有している。ダイオードD5のアノード電極は、抵抗素子R1と抵抗素子R2との接続部に接続され、カソード電極はトランジスタQ4のベース電極に接続されている。
図3は、本発明の実施の形態2によるスイッチング電源装置の構成を示す回路図である。この装置102は、単一の擬似負荷回路8Aを、擬似負荷制御回路4Aと擬似負荷制御回路6Aとが共同で制御する点において、実施の形態1による装置101とは異なっている。擬似負荷回路8Aは、擬似負荷回路8(図1)に加えて、トランジスタQ4のベース−エミッタ間を接続する抵抗素子R10を有している。擬似負荷制御回路4Aは、擬似負荷制御回路4(図1)に加えて、ダイオードD5を有している。ダイオードD5のアノード電極は、抵抗素子R1と抵抗素子R2との接続部に接続され、カソード電極はトランジスタQ4のベース電極に接続されている。
擬似負荷制御回路6Aは、信号伝達回路7に代えて信号伝達回路7Aを有する点において、擬似負荷制御回路6(図1)とは異なっている。信号伝達回路7Aは、信号伝達回路7に加えて、ダイオードD6を有している。ダイオードD6のアノード電極は、抵抗素子R5と抵抗素子R6との接続部に接続され、カソード電極はトランジスタQ4のベース電極に接続されている。
出力電圧Vo1が不安定性のために目標値24Vから上昇し、26Vを越えて高くなると、ツェナーダイオードZD1がオンする。出力電圧Vo1が更に高くなり、それによって分割抵抗素子R1,R2による分割電位、すなわち抵抗素子R1と抵抗素子R2との接続部の電位が、トランジスタQ2のベース−エミッタ間の内蔵電位差(シリコントランジスタであれば約0.7V)とダイオードD5の順電圧(シリコンダイオードであれば約0.7V)との和(双方がシリコンである例では1.4V)を越えて高くなると、トランジスタQ4がオンする。その結果、擬似負荷抵抗素子RB2に出力電流Io1が分流し、それにより出力電圧Vo1のそれ以上の上昇が抑制される。
一方、出力電圧Vo1が不安定性のために目標値24Vから下降し、20V付近にまで達すると、図1の擬似負荷制御回路6と同様の動作により、トランジスタQ3がオフする。このとき、抵抗素子R5と抵抗素子R6との接続部の電位が、トランジスタQ4の内蔵電位差とダイオードD6の順電圧との和を越えるように、分割抵抗素子R5,R6の抵抗値が設定されている。このため、トランジスタQ3がオフすることにより、トランジスタQ4がオンする。その結果、擬似負荷抵抗素子RB2に出力電流Io1が分流し、それにより出力電圧Vo1のそれ以上の下降が抑制される。
出力電圧Vo1が目標値24Vの付近に安定しているときには、擬似負荷制御回路4AのツェナーダイオードZD1はオフしているので、分割抵抗素子R1,R2による分割電位は0Vとなる。また、擬似負荷制御回路6AのツェナーダイオードZD2はオン状態にあるので、トランジスタQ3がオンする。その結果、分割抵抗素子R5,R6による分割電位は約0Vとなる。従って、ダイオードD5及びD6の何れもがオフ状態となり、トランジスタQ4のベース−エミッタ電圧は、抵抗素子R10によって0Vに保持される。従って、出力電圧Vo1が目標値24Vの付近に安定しているときには、トランジスタQ4はオフ状態にあり、擬似負荷回路8は導通しない。
このようにして、装置102は、装置101と同様に、負荷LD1が軽いときであっても、出力電圧Vo1を目標値24Vを中心とする所定の範囲内に維持する。従来装置50に比して電力損失が節減されるという利点も、装置101と同様に得られる。また、単一の擬似負荷回路8Aが、擬似負荷制御回路4A及び6Aの双方によって制御されるので、二つの擬似負荷回路5及び8を備える装置101に比べて、回路構成を簡素化することができる。
(実施の形態3)
図4は、本発明の実施の形態3によるスイッチング電源装置の構成を示す回路図である。この装置103は、Vo1及びVo2の二種類の出力電圧を出力するように構成されている点において、装置101とは異なっている。すなわち、装置103は、出力電圧Vo2(本発明の第1出力電圧の具体例に該当する)を生成する第1電圧生成回路2Bと、出力電圧Vo1(本発明の第2出力電圧の具体例に該当する)を生成する第2電圧生成回路21とを有している。
図4は、本発明の実施の形態3によるスイッチング電源装置の構成を示す回路図である。この装置103は、Vo1及びVo2の二種類の出力電圧を出力するように構成されている点において、装置101とは異なっている。すなわち、装置103は、出力電圧Vo2(本発明の第1出力電圧の具体例に該当する)を生成する第1電圧生成回路2Bと、出力電圧Vo1(本発明の第2出力電圧の具体例に該当する)を生成する第2電圧生成回路21とを有している。
第1電圧生成回路2Bは、トランスTR、トランジスタQ1、ダイオードD3及び出力コンデンサC3を有している。それにより第1電圧生成回路2Bは、装置101の電圧生成回路2と同様に、トランジスタQ1によって生成されるパルス電流により出力コンデンサC3を充電することにより出力電圧Vo2を生成する。第2電圧生成回路21は、トランスTRの三次巻線、ダイオードD2及び出力コンデンサC2を有している。それにより第2電圧生成回路21は、上記のパルス電流により出力コンデンサC2を充電することにより出力電圧Vo1を生成する。出力電圧Vo1は、装置101と同様に一例として24Vであるものとする。一方、出力電圧Vo2は、一例として5Vであるとする。
フィードバック回路3の分割抵抗素子R7,R8は、出力電圧Vo2の正負の伝達経路W2,W3に接続されている。すなわち、フィードバック回路3は、出力電圧Vo2を目標値5Vに収束させるようにトランジスタQ1のスイッチング動作を制御する。擬似負荷回路8Bは、出力電圧Vo1の出力経路W1,W3の代わりに、出力電圧Vo2の出力経路W2,W3に接続されている点において、装置101の擬似負荷回路8とは異なっている。
装置103は、例えばプリンタ装置に用いられる電源である。この場合、出力端子T5及びT7を通じて出力電圧がVo1である電力の供給を受ける負荷LD1は、モータ、ヒータ等の電力系統に属する負荷であり、出力端子T6及びT7を通じて出力電圧がVo2である電力の供給を受ける負荷LD2は、マイクロコンピュータ回路等の信号処理系統に属する負荷である。
装置101と同様に、装置103の動作も、図2に示されている。ここで、図2の出力電流Ioは、出力電流Io1と出力電流Io2との総和、すなわち総出力電流である。図2(a)及び図2(b)が示すように、擬似負荷回路5,8Bがない場合であっても、総出力電流Ioがある程度以上に大きいときには、出力電圧Vo1は、目標値Vs付近に安定する。一方、総出力電流Ioがある程度以下にまで小さくなると、出力電圧Vo1に変動が現れ、総出力電流Ioが小さくなるほど、変動が大きくなる。
装置103には擬似負荷回路5,8Bが備わるので、図2(c)の曲線14が示すように、出力電圧Vo1が不安定性により目標値Vsから上昇し、所定値Vmaxを越えて高くなったとしても、擬似負荷回路5のトランジスタQ2がオンするために、出力経路W1,W3に負荷LD1以外に擬似負荷抵抗素子RB1が新たな負荷として加わる。それにより、不足した総出力電流Ioが補充されるので、出力電圧Vo1は安定化され、その結果下降に転じる。出力電圧Vo1が所定値Vmaxを下回ると、トランジスタQ2はオフするので、やがて再び上昇に転じる。以下同様の動作が繰り返される。
一方、曲線15が示すように、出力電圧Vo1が不安定性により目標値Vsから下降し、所定値Vminを越えて低くなったとしても、擬似負荷回路8BのトランジスタQ4がオンするために、出力経路W2,W3に負荷LD2以外に擬似負荷抵抗素子RB2が新たな負荷として加わる。それにより、不足した総出力電流Ioが補充されるので、出力電圧Vo1は安定化され、その結果上昇に転じる。出力電圧Vo1が所定値Vminを上回ると、トランジスタQ4はオフするので、やがて再び下降に転じる。以下同様の動作が繰り返される。
このようにして、装置103は、負荷LD1及び負荷LD2が軽いときであっても、出力電圧Vo1を例えば21V〜27Vの範囲に維持する。従来装置50に比して電力損失が節減されるという利点も、装置101と同様に得られる。
(実施の形態3の変形形態)
装置103では、擬似負荷回路5が出力電圧Vo1の出力経路W1,W3の間に介挿され、擬似負荷回路8Bが出力電圧Vo2の出力経路W2,W3の間に介挿された。これに対して、擬似負荷回路5及び8Bを、それぞれ出力経路W1,W3の間と、出力経路W2,W3の間との、何れに介挿してもよい。また、擬似負荷回路5と8Bとを別個に設けることなく、例えば単一の擬似負荷回路8Bを、出力経路W1,W3の間と、出力経路W2,W3の間との、何れかに介挿してもよい。このとき、擬似負荷制御回路4と6とで、共通に擬似負荷回路8Bを制御する形態を採用してもよい。或いは、擬似負荷制御回路4と6とのうち、一方のみを設けても良い。
装置103では、擬似負荷回路5が出力電圧Vo1の出力経路W1,W3の間に介挿され、擬似負荷回路8Bが出力電圧Vo2の出力経路W2,W3の間に介挿された。これに対して、擬似負荷回路5及び8Bを、それぞれ出力経路W1,W3の間と、出力経路W2,W3の間との、何れに介挿してもよい。また、擬似負荷回路5と8Bとを別個に設けることなく、例えば単一の擬似負荷回路8Bを、出力経路W1,W3の間と、出力経路W2,W3の間との、何れかに介挿してもよい。このとき、擬似負荷制御回路4と6とで、共通に擬似負荷回路8Bを制御する形態を採用してもよい。或いは、擬似負荷制御回路4と6とのうち、一方のみを設けても良い。
第2電圧生成回路21に加えて、同様の電圧生成回路を更に設けることも可能である。このようにして、一般にN(N≧2)個の出力電圧を取り出すことのできるスイッチング電源装置が実現する。擬似負荷制御回路は、フィードバック回路3が接続される第1電圧生成回路2B以外のN−1個の電圧生成回路の各々に設けられる。擬似負荷回路は、擬似負荷制御回路と同数またはそれ未満の個数で、N個の電圧生成回路のうちの何れかの正負の出力経路の間に介挿される。
(実施の形態4)
図5は、本発明の実施の形態4によるスイッチング電源装置の構成を示す回路図である。この装置104は、トランスTRがインダクタL1,L2、及び環流用のダイオードD4に置き換えられている点において、装置103とは異なっている。すなわち、電圧生成回路の内部構成が異なっている。
図5は、本発明の実施の形態4によるスイッチング電源装置の構成を示す回路図である。この装置104は、トランスTRがインダクタL1,L2、及び環流用のダイオードD4に置き換えられている点において、装置103とは異なっている。すなわち、電圧生成回路の内部構成が異なっている。
スイッチング制御部SCの制御によりトランジスタQ1が生成するパルス電流によって、インダクタL1、ダイオードD2、出力コンデンサC2、ダイオードD4を環流する出力コンデンサC2の充電電流と、インダクタL1及びL2、ダイオードD3、出力コンデンサC3、ダイオードD4を環流する出力コンデンサC3の充電電流とが励起される。スイッチング制御部SCは、装置103と同様に、パルス電流のデューティを調整することにより、充電電流を調整する。
このように、装置104は、出力電圧Vo1及びVo2を生成する基本的動作において、装置103と変わりがない。但し、装置104は、トランスTRが用いられないために、直流入力端子T3,T4が接続される入力側の回路と、出力端子T5,T6,T7が接続される出力側の回路とが、電気的に絶縁されていない点で、装置103とは異なっている。入力側と出力側との電気的絶縁が無用である場合には、装置104のようにトランスTRを設けることなく、インダクタと環流用のダイオードとを設けることにより、より簡便にスイッチング電源装置を構成することができる。この場合には、スイッチング制御部SCに、フォトカプラ等の電気的絶縁を保持しつつ信号を伝達する機構を設ける必要もない。
(実施の形態4の変形形態)
装置104は、装置103に対応する二電源方式のスイッチング電源装置として構成されているが、装置101に対応する一電源方式のスイッチング電源装置についても、同様の構成を採ることが可能である。この場合には、装置104が有するインダクタL2、ダイオードD3及び出力コンデンサC3は無用となる。
装置104は、装置103に対応する二電源方式のスイッチング電源装置として構成されているが、装置101に対応する一電源方式のスイッチング電源装置についても、同様の構成を採ることが可能である。この場合には、装置104が有するインダクタL2、ダイオードD3及び出力コンデンサC3は無用となる。
1 整流回路
2,2B,21 電圧生成回路
3 フィードバック回路
4、4A、6、6A 擬似負荷制御回路
5,8,8A,8B 擬似負荷回路
Io1,Io2 出力電流
Io 総出力電流
LD1,LD2 負荷
Q2,Q4 トランジスタ(スイッチング回路)
R1,R2,R3,R4,RB1,RB2 抵抗素子(抵抗回路)
Vo1,Vo2 出力電圧
Vs 目標値
Vmax,Vmin 所定値
ZD1,ZD2 ツェナーダイオード(定電圧回路)
101〜104 スイッチング電源装置
2,2B,21 電圧生成回路
3 フィードバック回路
4、4A、6、6A 擬似負荷制御回路
5,8,8A,8B 擬似負荷回路
Io1,Io2 出力電流
Io 総出力電流
LD1,LD2 負荷
Q2,Q4 トランジスタ(スイッチング回路)
R1,R2,R3,R4,RB1,RB2 抵抗素子(抵抗回路)
Vo1,Vo2 出力電圧
Vs 目標値
Vmax,Vmin 所定値
ZD1,ZD2 ツェナーダイオード(定電圧回路)
101〜104 スイッチング電源装置
Claims (6)
- パルス電流を生成し、当該パルス電流によりコンデンサを充電することにより出力電圧を生成する電圧生成回路と、
前記出力電圧が目標値に近接するよう前記パルス電流を調整するフィードバック回路と、
直列に接続された抵抗回路とスイッチング回路とを有し、前記出力電圧の正負の出力経路の間に介挿された擬似負荷回路と、
前記出力電圧が所定値を超えて前記目標値から離れると前記スイッチング回路をオンさせる擬似負荷制御回路と、を備えるスイッチング電源装置。 - 前記所定値は前記目標値よりも低く設定されており、
前記スイッチング電源装置は、
前記出力電圧が前記目標値よりも高い別の所定値を越えて高いときに前記スイッチング回路をオンさせる別の擬似負荷制御回路を更に備える請求項1記載のスイッチング電源装置。 - 前記所定値は前記目標値よりも低く設定されており、
前記スイッチング電源装置は、
直列に接続された抵抗回路とスイッチング回路とを有し、前記正負の前記出力経路の間に介挿された別の擬似負荷回路と、
前記出力電圧が前記目標値よりも高い別の所定値を越えて高いときに前記別の擬似負荷回路のスイッチング回路をオンさせる別の擬似負荷制御回路と、を更に備える請求項1記載のスイッチング電源装置。 - パルス電流を生成し、当該パルス電流により第1コンデンサを充電することにより第1出力電圧を生成する第1電圧生成回路と、
前記第1出力電圧が目標値に近接するよう前記パルス電流を調整するフィードバック回路と、
Nを2以上の整数として、前記パルス電流により第2〜第Nコンデンサを充電することにより第2〜第N出力電圧をそれぞれ生成する第2〜第N電圧生成回路と、
各々が、直列に接続された抵抗回路とスイッチング回路とを有し、前記第1〜第N出力電圧の正負の出力経路のうちの少なくとも一対に介挿された少なくとも一つの擬似負荷回路と、
第2〜第N擬似負荷制御回路と、を備え、
2〜Nの範囲の整数である全てのkについて、前記第k擬似負荷制御回路は、前記第k出力電圧がその目標値からその所定値を越えて離れると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるスイッチング電源装置。 - 2〜Nの範囲の整数である全てのkについて、前記第k擬似負荷制御回路は、前記第k出力電圧がその目標値より高い所定値を越えて高くなると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるものであり、
前記スイッチング電源装置は、
別の第2〜第N擬似負荷制御回路を更に備え、
2〜Nの範囲の整数である全てのkについて、前記別の第k擬似負荷制御回路は、前記第k出力電圧がその目標値より低い別の所定値を越えて低くなると、前記少なくとも一つの擬似負荷回路の何れかのスイッチング回路をオンさせるものである、請求項4記載のスイッチング電源装置。 - 前記スイッチング電源装置が備える擬似負荷制御回路は何れも、直列に接続された定電圧回路と別の抵抗回路とを有し、対応する出力電圧の正負の出力経路の間に介挿されており、前記別の抵抗回路の一端ないし内部の電位により、対応するスイッチング回路をオンオフさせる請求項1ないし5の何れかに記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215381A JP2007037250A (ja) | 2005-07-26 | 2005-07-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215381A JP2007037250A (ja) | 2005-07-26 | 2005-07-26 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007037250A true JP2007037250A (ja) | 2007-02-08 |
Family
ID=37795821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215381A Pending JP2007037250A (ja) | 2005-07-26 | 2005-07-26 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007037250A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760887B2 (en) | 2011-04-20 | 2014-06-24 | Onkyo Corporation | Power supply circuit |
JP2019154102A (ja) * | 2018-02-28 | 2019-09-12 | ブラザー工業株式会社 | スイッチング電源 |
-
2005
- 2005-07-26 JP JP2005215381A patent/JP2007037250A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760887B2 (en) | 2011-04-20 | 2014-06-24 | Onkyo Corporation | Power supply circuit |
JP2019154102A (ja) * | 2018-02-28 | 2019-09-12 | ブラザー工業株式会社 | スイッチング電源 |
JP7033273B2 (ja) | 2018-02-28 | 2022-03-10 | ブラザー工業株式会社 | スイッチング電源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7408308B2 (en) | LED drive circuit, LED lighting device, and backlight | |
US7167028B2 (en) | Voltage detection circuit, power supply unit and semiconductor device | |
JP5513778B2 (ja) | スイッチング電源回路 | |
KR101214172B1 (ko) | 동기 정류 회로 및 이를 이용한 다중 출력을 갖는 전원공급장치 | |
US6845019B2 (en) | Flyback converter | |
WO2016125561A1 (ja) | スイッチング電源装置 | |
US20110002147A1 (en) | Switching power supply apparatus and semiconductor device for switching power supply regulation | |
JP5595255B2 (ja) | Led電源装置 | |
JP6171724B2 (ja) | Led電源装置及びled照明装置 | |
TW201517472A (zh) | 軟啓動切換電源轉換裝置 | |
US9509210B2 (en) | Start-up circuit and method for AC-DC converters | |
JP6249167B2 (ja) | Led点灯装置及びled照明装置 | |
KR0155183B1 (ko) | 절연형 스위칭전원 | |
CN212278125U (zh) | 电源控制装置和开关电源系统 | |
JP2010110148A (ja) | 電源装置 | |
JP2019029351A (ja) | 照明システム | |
JP2007037250A (ja) | スイッチング電源装置 | |
US11496052B2 (en) | Insulated power supply circuit | |
JP3826804B2 (ja) | 2重化電源システム | |
KR102261852B1 (ko) | Led 구동 캐패시터를 포함하는 ac 직결형 발광 다이오드 구동장치 | |
KR20130113363A (ko) | Led 발광 장치 및 그 구동 방법 | |
JP6949632B2 (ja) | 電源装置及び電圧調整回路 | |
JP2009106140A (ja) | スイッチング電源回路 | |
JP4846107B2 (ja) | 電源制御器およびその構成 | |
US9648685B2 (en) | Method and apparatus for driving a LED with pulses |