JP2007036015A - Circuit device and manufacturing method thereof - Google Patents

Circuit device and manufacturing method thereof Download PDF

Info

Publication number
JP2007036015A
JP2007036015A JP2005218724A JP2005218724A JP2007036015A JP 2007036015 A JP2007036015 A JP 2007036015A JP 2005218724 A JP2005218724 A JP 2005218724A JP 2005218724 A JP2005218724 A JP 2005218724A JP 2007036015 A JP2007036015 A JP 2007036015A
Authority
JP
Japan
Prior art keywords
groove
conductive pattern
circuit device
bonding material
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005218724A
Other languages
Japanese (ja)
Inventor
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005218724A priority Critical patent/JP2007036015A/en
Publication of JP2007036015A publication Critical patent/JP2007036015A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit device for optimizing the shape of a groove for preventing a jointing material, such as solder, from flowing out, and to provide a manufacturing method of the circuit device. <P>SOLUTION: Conductive patterns 11A-11I are provided in the circuit device 10, and circuit elements, such as a transistor 12D, are stuck to the conductive patterns via the jointing material 19. Then, the groove 14 is provided on the main surface of the conductive patterns so that a region where the jointing material 19 is formed is surrounded incompletely. While the back of the conductive patterns 11A-11I is being exposed, the conductive patterns and the circuit element are covered with a sealing resin 16. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、装置内部にて回路素子が接合材を介して導電パターンに固着される回路装置およびその製造方法に関するものである。   The present invention relates to a circuit device in which a circuit element is fixed to a conductive pattern through a bonding material inside the device, and a method for manufacturing the circuit device.

従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、CSP(Chip Scale Package)と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。   2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a mobile phone, a portable computer, and the like, and thus, a reduction in size, thickness, and weight are required. In order to satisfy these conditions, a circuit device called a CSP (Chip Scale Package) having a size equivalent to a built-in semiconductor element has been developed.

図9は、支持基板として基板65を採用した、チップサイズよりも若干大きいCSP66を示すものである。ここでは、半田等の接合材75を介して、基板65にトランジスタチップTが実装されている。   FIG. 9 shows a CSP 66 that employs a substrate 65 as a support substrate and is slightly larger than the chip size. Here, the transistor chip T is mounted on the substrate 65 via a bonding material 75 such as solder.

この基板65の表面には、第1の電極67、第2の電極68およびダイパッド69が形成され、裏面には第1の裏面電極70Aと第2の裏面電極70Bが形成されている。そしてスルーホールTHを介して、第1の電極67と第1の裏面電極70Aが接続されている。更にスルーホールTHを介して、第2の電極68と第2の裏面電極70Bが電気的に接続されている。   A first electrode 67, a second electrode 68, and a die pad 69 are formed on the surface of the substrate 65, and a first back electrode 70A and a second back electrode 70B are formed on the back surface. The first electrode 67 and the first back electrode 70A are connected via the through hole TH. Further, the second electrode 68 and the second back electrode 70B are electrically connected through the through hole TH.

ダイパッド69にはトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極67が金属細線72を介して接続される。更に、トランジスタのベース電極と第2の電極68が金属細線72を介して接続されている。トランジスタチップTを覆うように基板65に樹脂層73が設けられている。   The transistor chip T is fixed to the die pad 69, and the emitter electrode of the transistor and the first electrode 67 are connected through the thin metal wire 72. Further, the base electrode of the transistor and the second electrode 68 are connected through a thin metal wire 72. A resin layer 73 is provided on the substrate 65 so as to cover the transistor chip T.

しかしながら、上記したCSP66では、接合材75を介してトランジスタチップTを実装する工程に於いて、溶融された液状の接合材75がダイパッド69から周囲に流出してしまう問題があった。接合材75がダイパッド69から周囲に流出すると、流出した接合材75により、第1の電極67または第2の電極68とダイパッド69とがショートしてしまう恐れがあった。更には、トランジスタTの接合に寄与する接合材75の量が少なくなり、トランジスタTの接続信頼性が低下してしまう恐れもあった。   However, in the CSP 66 described above, there is a problem that the melted liquid bonding material 75 flows out from the die pad 69 in the process of mounting the transistor chip T via the bonding material 75. When the bonding material 75 flows out from the die pad 69 to the periphery, there is a possibility that the first electrode 67 or the second electrode 68 and the die pad 69 are short-circuited by the flowing bonding material 75. Furthermore, the amount of the bonding material 75 that contributes to the bonding of the transistor T is reduced, and the connection reliability of the transistor T may be lowered.

これらの問題を解決するために、本出願人は図10に示す回路装置100を開発した(下記特許文献1を参照)。図10(A)は回路装置100の平面図であり、図10(B)はその断面図である。   In order to solve these problems, the present applicant has developed a circuit device 100 shown in FIG. 10 (see Patent Document 1 below). FIG. 10A is a plan view of the circuit device 100, and FIG. 10B is a cross-sectional view thereof.

回路装置100では、ダイパッド101の上面に接合材109を介して半導体素子103が固着されている。そして、ダイパッド101の上面には、半導体素子103を完全に取り囲む溝104が設けられていた。また、ダイパッド101を取り囲むように、多数個のボンディングパッド102が設けられていた。半導体素子103とボンディングパッド102とは、金属細線105により接続されている。また、半導体素子103、ダイパッド101およびボンディングパッド102を被覆するように、絶縁性樹脂106が形成される。また、回路装置100の裏面はレジスト108により覆われる。更に、ダイパッド101およびボンディングパッド102の裏面の所望の箇所には、半田等から成る外部電極107が形成される。   In the circuit device 100, the semiconductor element 103 is fixed to the upper surface of the die pad 101 via a bonding material 109. A groove 104 that completely surrounds the semiconductor element 103 is provided on the upper surface of the die pad 101. In addition, a large number of bonding pads 102 are provided so as to surround the die pad 101. The semiconductor element 103 and the bonding pad 102 are connected by a thin metal wire 105. Further, an insulating resin 106 is formed so as to cover the semiconductor element 103, the die pad 101, and the bonding pad 102. Further, the back surface of the circuit device 100 is covered with a resist 108. Further, external electrodes 107 made of solder or the like are formed at desired locations on the back surfaces of the die pad 101 and the bonding pad 102.

また、ダイパッド101とボンディングパッド102とは、分離溝106により分離されている。   The die pad 101 and the bonding pad 102 are separated by a separation groove 106.

回路装置100では、ダイパッド101の上面の周辺部に溝104を設けることで、半導体素子103を実装する工程に於いて、液状化した接合材109の外部への流出を防止していた。即ち、溝104に接合材109が流入することで、液状の接合材109がダイパッド101の上面から外部に流出することが防止されていた。また、上述した溝104は、ウェットエッチングにて形成されていた。
特開2004−071898号公報
In the circuit device 100, the groove 104 is provided in the periphery of the upper surface of the die pad 101, thereby preventing the liquefied bonding material 109 from flowing out to the outside in the process of mounting the semiconductor element 103. That is, when the bonding material 109 flows into the groove 104, the liquid bonding material 109 is prevented from flowing out from the upper surface of the die pad 101. Further, the groove 104 described above has been formed by wet etching.
JP 2004-071898 A

しかしながら、上記した回路装置100では、接合材109が形成される領域を完全に囲むように溝104が形成されていたので、多量の接合材109が溝104に流入してしまう問題があった。溝104に多量の接合材109が流入すると、半導体素子103の接続に寄与する接合材109の量が減少し、半導体素子103の接続信頼性が低下してしまう問題が発生する。   However, since the groove 104 is formed so as to completely surround the region where the bonding material 109 is formed in the circuit device 100 described above, there is a problem that a large amount of the bonding material 109 flows into the groove 104. When a large amount of the bonding material 109 flows into the groove 104, the amount of the bonding material 109 that contributes to the connection of the semiconductor element 103 is reduced, which causes a problem that the connection reliability of the semiconductor element 103 is lowered.

更に、ウェットエッチングにより形成される溝104が、局所的に深く形成されてしまう問題があった。図10(A)を参照して、特にこの問題は、平面的に四角状に形成される溝104の角部に於いて発生していた。この原因は、溝104を形成するウェットエッチングの工程に於いて、エッチングに用いられるエッチャントが、矩形状に配置される溝104の角部に於いて合流するからである。   Furthermore, there is a problem that the groove 104 formed by wet etching is locally deeply formed. Referring to FIG. 10A, this problem has occurred particularly at the corners of the grooves 104 that are formed in a square shape in plan view. This is because, in the wet etching process for forming the groove 104, the etchant used for etching joins at the corner of the groove 104 arranged in a rectangular shape.

溝104が局所的に深く形成されると、溝104の深さが分離溝106と同等程度と成ってしまい、溝104が形成された箇所にてダイパッド101が分離されてしまう問題があった。   When the groove 104 is locally deeply formed, the depth of the groove 104 becomes approximately the same as that of the separation groove 106, and there is a problem that the die pad 101 is separated at the position where the groove 104 is formed.

本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、接合材の流出を防止する溝の形状を最適化した回路装置およびその製造方法を提供することにある。   The present invention has been made in view of such problems, and a main object of the present invention is to provide a circuit device in which the shape of a groove for preventing the outflow of a bonding material is optimized, and a method for manufacturing the circuit device. is there.

本発明の回路装置は、導電パターンと、接合材を介して前記導電パターンに固着される回路素子とを具備し、前記接合材が塗布される領域を不完全に囲む溝を、前記導電パターンの主面に設けることを特徴とする。   The circuit device of the present invention includes a conductive pattern and a circuit element fixed to the conductive pattern via a bonding material, and a groove that imperfectly surrounds the region to which the bonding material is applied is formed on the conductive pattern. It is provided on the main surface.

本発明の回路装置の製造方法は、導電パターンに接合材を介して回路素子を固着する工程を具備する回路装置の製造方法に於いて、前記接合材が塗布される領域の前記導電パターンを囲むように、前記導電パターンの主面に不連続に溝を形成することを特徴とする。   The circuit device manufacturing method of the present invention encloses the conductive pattern in a region to which the bonding material is applied, in the circuit device manufacturing method including the step of fixing the circuit element to the conductive pattern via the bonding material. As described above, grooves are formed discontinuously on the main surface of the conductive pattern.

更に、本発明の回路装置の製造方法は、導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する工程と、前記導電パターンに塗布された接合材を介して回路素子を固着する工程と、前記分離溝に充填され且つ前記導電パターンおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する工程とを具備し、前記分離溝を設ける工程では、前記接合材が塗布される領域を囲むように、前記分離溝よりも浅い溝を、前記導電箔の主面に不連続に形成することを特徴とする。   Furthermore, the method of manufacturing a circuit device according to the present invention includes a step of forming a conductive pattern in a convex shape by providing a separation groove on a main surface of a conductive foil, and a circuit element via a bonding material applied to the conductive pattern. A step of fixing, a step of forming a sealing resin so that the separation groove is filled and the conductive pattern and the circuit element are covered, and the sealing resin filled in the separation groove is exposed. Removing the conductive foil from the back surface and separating the conductive pattern, and in the step of providing the separation groove, a groove shallower than the separation groove so as to surround a region where the bonding material is applied, It forms discontinuously on the main surface of the conductive foil.

本発明の回路装置では、接合材が塗布される領域を不完全に囲むように、導電パターンの主面に溝を設けている。従って、接合材109を完全に囲むように溝104を設けていた背景技術と比較すると、溝に流入する接合材の量を低減させることができる。このことから、回路素子の接続に寄与する接合材の量を多くすることができるので、回路素子の接続信頼性を確保することができる。   In the circuit device of the present invention, a groove is provided on the main surface of the conductive pattern so as to incompletely surround the region where the bonding material is applied. Therefore, compared to the background art in which the groove 104 is provided so as to completely surround the bonding material 109, the amount of the bonding material flowing into the groove can be reduced. Accordingly, the amount of the bonding material that contributes to the connection of the circuit elements can be increased, so that the connection reliability of the circuit elements can be ensured.

更に本発明の回路装置の製造方法では、接合材が塗布される領域を不完全に囲むように溝を形成することで、ウェットエッチングの工程に於いて、エッチャントの集中を抑止し、エッチングを略均一に行うことができる。従って、ウェットエッチングにより形成される溝の深さを略均一にすることができる。   Furthermore, in the method for manufacturing a circuit device according to the present invention, the groove is formed so as to completely surround the region to which the bonding material is applied, so that the etchant concentration is suppressed in the wet etching process, and the etching is substantially omitted. It can be performed uniformly. Therefore, the depth of the groove formed by wet etching can be made substantially uniform.

更に本発明では、溝の深さを均一にすることにより、分離溝に対して溝の深さを十分に浅くすることができる。このことから、溝が形成された箇所にて導電パターンが分離されることを防止することができる。   Furthermore, in the present invention, by making the groove depth uniform, the groove depth can be made sufficiently shallow with respect to the separation groove. From this, it is possible to prevent the conductive pattern from being separated at the location where the groove is formed.

<第1の実施の形態>
本実施の形態では、図1を参照して、本発明の回路装置10の構成を説明する。図1(A)は回路装置10の平面図であり、図1(B)は図1(A)のB−B’線に於ける断面図である。また、図1(C)は、図1(A)のC−C’線に於ける断面図である。
<First Embodiment>
In the present embodiment, the configuration of the circuit device 10 of the present invention will be described with reference to FIG. 1A is a plan view of the circuit device 10, and FIG. 1B is a cross-sectional view taken along the line BB ′ of FIG. 1A. FIG. 1C is a cross-sectional view taken along the line CC ′ of FIG.

図1(A)および図1(B)を参照して、回路装置10では、導電パターン11A〜11Iが設けられており、これらの導電パターンにはトランジスタ12D等の回路素子が接合材19を介して固着されている。そして、接合材19が形成される領域を不完全に囲むように、導電パターンの主面に溝14が設けられている。また、導電パターン11A〜11Iの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂16により被覆される。このような各構成要素を以下にて説明する。   Referring to FIGS. 1A and 1B, in circuit device 10, conductive patterns 11A to 11I are provided, and circuit elements such as transistor 12D are interposed through bonding material 19 in these conductive patterns. It is fixed. And the groove | channel 14 is provided in the main surface of the conductive pattern so that the area | region in which the bonding | jointing material 19 is formed may be surrounded incompletely. Further, these conductive patterns and circuit elements are covered with the sealing resin 16 with the back surfaces of the conductive patterns 11 </ b> A to 11 </ b> I being exposed. Each of these components will be described below.

導電パターン11A〜11Iは、銅(Cu)等の金属から成り、裏面を露出させて封止樹脂16に埋め込まれている。導電パターン11A、11B、11Cおよび11Dは、回路装置10の4角に位置してダイパッド形状を呈している。そして、導電パターン11A〜11Dの間に、導電パターン11E、11F、11G、11Iが形成されている。各導電パターン11A〜11Iは、分離溝13により略等間隔に離間されており、側面は湾曲形状と成っている。また、導電パターン11の上面に於いて、トランジスタ12D等の回路素子が実装される領域は、銀(Ag)や金(Au)等から成るメッキ膜20が形成される。また、金属細線15が接続される導電パターン11の上面もメッキ膜20により被覆される。   The conductive patterns 11 </ b> A to 11 </ b> I are made of a metal such as copper (Cu) and are embedded in the sealing resin 16 with the back surface exposed. The conductive patterns 11A, 11B, 11C, and 11D are located at the four corners of the circuit device 10 and have a die pad shape. Conductive patterns 11E, 11F, 11G, and 11I are formed between the conductive patterns 11A to 11D. The respective conductive patterns 11A to 11I are spaced apart at substantially equal intervals by the separation groove 13, and the side surfaces are curved. On the upper surface of the conductive pattern 11, a plating film 20 made of silver (Ag), gold (Au), or the like is formed in a region where circuit elements such as the transistor 12D are mounted. Further, the upper surface of the conductive pattern 11 to which the fine metal wire 15 is connected is also covered with the plating film 20.

各導電パターン11A〜11Iは、分離溝13により分離されている。分離溝13の幅W1は、例えば125μm〜150μm程度である。また、分離溝13の深さは60μm程度である。   Each of the conductive patterns 11 </ b> A to 11 </ b> I is separated by the separation groove 13. The width W1 of the separation groove 13 is, for example, about 125 μm to 150 μm. The depth of the separation groove 13 is about 60 μm.

上記導電パターン11には、接合材19を介してトランジスタ12D等の回路素子が実装される。導電パターン11に実装される回路素子としては、能動素子および受動素子の両方が採用可能である。具体的には、トランジスタ、ダイオード、IC、システムLSI、コンデンサ、抵抗等を回路素子として採用可能である。   A circuit element such as a transistor 12 </ b> D is mounted on the conductive pattern 11 via a bonding material 19. As a circuit element mounted on the conductive pattern 11, both an active element and a passive element can be employed. Specifically, transistors, diodes, ICs, system LSIs, capacitors, resistors, and the like can be used as circuit elements.

回路素子の固着に用いる接合材19としては、鉛共晶半田、鉛フリー半田、導電性ペースト等の導電性材料が採用される。更には、エポキシ樹脂等から成る絶縁性の接着剤を接合材19として採用することもできる。   As the bonding material 19 used for fixing the circuit elements, a conductive material such as lead eutectic solder, lead-free solder, or conductive paste is employed. Furthermore, an insulating adhesive made of an epoxy resin or the like can be used as the bonding material 19.

導電パターン11B、11Cおよび11Dの上面には、それぞれダイオード12B、ダイオード12Cおよびトランジスタ12Dが接合材19を介して実装されている。そして、これらの導電パターンの上面には、接合材19の流出を防止するために、不連続な溝14が設けられている。   On the upper surfaces of the conductive patterns 11B, 11C, and 11D, a diode 12B, a diode 12C, and a transistor 12D are mounted via a bonding material 19, respectively. Discontinuous grooves 14 are provided on the upper surfaces of these conductive patterns in order to prevent the bonding material 19 from flowing out.

溝14を設けることにより、接合材19を用いてトランジスタ12D等の回路素子を実装する工程に於いて、液状または半固形状の接合材19が、導電パターンの上面から外部に流出することを防止することができる。具体的には、液状化した接合材19が周囲に広がろうとしても、接合材19が溝14に流入することにより、接合材19の広がりが阻止される。従って、接合材19が導電パターンの上面から漏出しない。溝14の詳細な構成は下記する。   Providing the groove 14 prevents the liquid or semi-solid bonding material 19 from flowing out from the upper surface of the conductive pattern in the process of mounting circuit elements such as the transistor 12D using the bonding material 19. can do. Specifically, even if the liquefied bonding material 19 tries to spread around, the bonding material 19 flows into the grooves 14, thereby preventing the bonding material 19 from spreading. Therefore, the bonding material 19 does not leak from the upper surface of the conductive pattern. The detailed configuration of the groove 14 will be described below.

封止樹脂16は、導電パターン11A〜11Iの裏面を露出させて、全体を封止している。更に、導電パターンの表面に形成された溝14にも封止樹脂16は充填されている。ここでは、封止樹脂16は、チップ素子12A等の回路素子、金属細線15、導電パターン11A〜11Iを封止している。封止樹脂16の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。   The sealing resin 16 seals the whole by exposing the back surfaces of the conductive patterns 11A to 11I. Further, the sealing resin 16 is filled in the grooves 14 formed on the surface of the conductive pattern. Here, the sealing resin 16 seals circuit elements such as the chip element 12A, the fine metal wires 15, and the conductive patterns 11A to 11I. As the material of the sealing resin 16, a thermosetting resin formed by transfer molding or a thermoplastic resin formed by injection molding can be used.

レジスト18は、封止樹脂16の下面および導電パターン11の下面を被覆するように形成されている。また、半田等から成る外部電極17が形成される領域の導電パターンは、レジスト18から露出される。   The resist 18 is formed so as to cover the lower surface of the sealing resin 16 and the lower surface of the conductive pattern 11. Further, the conductive pattern in the region where the external electrode 17 made of solder or the like is formed is exposed from the resist 18.

本形態では、導電パターン11の表面に溝14を設けることにより、回路素子の実装に用いる接合材19の流出を防止している。この詳細を、図1(A)および図1(B)に示す導電パターン11Dを例に説明する。   In this embodiment, the grooves 14 are provided on the surface of the conductive pattern 11 to prevent the bonding material 19 used for mounting circuit elements from flowing out. This will be described in detail by taking the conductive pattern 11D shown in FIGS. 1A and 1B as an example.

導電パターン11Dの上面には、接合材19を介してトランジスタ12Dが固着されている。そして、トランジスタ12Dが実装される領域を囲むように、不連続な溝14が導電パターン11Dの表面に形成されている。また、トランジスタ12Dは、金属細線15を介して、導電パターン11F、11Cと接続されている。   The transistor 12D is fixed to the upper surface of the conductive pattern 11D through the bonding material 19. A discontinuous groove 14 is formed on the surface of the conductive pattern 11D so as to surround a region where the transistor 12D is mounted. Further, the transistor 12D is connected to the conductive patterns 11F and 11C via the fine metal wire 15.

導電パターン11Dの上面には、直線状に延在する4つの溝14A、14B、14C、14Dが形成されている。溝14A、14B、14C、14Dは全体として4角形と成るように配置され、角部21に於いて不連続と成っている。即ち、溝14A、14B、14C、14Dは各々が独立しており連続した状態となっていない。   Four grooves 14A, 14B, 14C, and 14D extending linearly are formed on the upper surface of the conductive pattern 11D. The grooves 14 </ b> A, 14 </ b> B, 14 </ b> C, 14 </ b> D are arranged so as to form a quadrangle as a whole, and are discontinuous at the corner 21. That is, the grooves 14A, 14B, 14C, and 14D are independent and are not in a continuous state.

溝14のサイズは、各導電パターン間に設けられる分離溝13よりも小さく形成される。即ち、溝14の幅W2は、例えば30μm程度であり分離溝13よりも狭い。また、溝14の深さは20μm程度であり分離溝13よりも浅い。   The size of the groove 14 is smaller than the separation groove 13 provided between the conductive patterns. That is, the width W2 of the groove 14 is, for example, about 30 μm and is narrower than the separation groove 13. Further, the depth of the groove 14 is about 20 μm, which is shallower than the separation groove 13.

また、導電パターン11B、11Cの上面に於いても、導電パターン11Dと同様に、ダイオード12B、12Cを囲むように、不連続な溝14が形成されている。   In addition, discontinuous grooves 14 are formed on the upper surfaces of the conductive patterns 11B and 11C so as to surround the diodes 12B and 12C, similarly to the conductive pattern 11D.

このように、溝14を不連続に形成することにより、連続して回路素子を囲むように溝が設けられた背景技術と比較すると、溝14の合計した長さを短くすることができる。従って、溝14に流入する接合材19の量が少なくなり、トランジスタ12Dと導電パターン11Dとの間に位置する接合材19の量が多くなる。結果として、トランジスタ12Dの下方の接合材19を厚くすることができるので、トランジスタ12Dの接続信頼性を向上させることができる。   Thus, by forming the grooves 14 discontinuously, the total length of the grooves 14 can be shortened as compared with the background art in which the grooves are continuously provided so as to surround the circuit elements. Therefore, the amount of the bonding material 19 flowing into the groove 14 is reduced, and the amount of the bonding material 19 positioned between the transistor 12D and the conductive pattern 11D is increased. As a result, since the bonding material 19 below the transistor 12D can be thickened, the connection reliability of the transistor 12D can be improved.

また、溝14を全体として4角形(多角形)に成るように配置し、角部21に於いて不連続とすることにより、ウェットエッチングにより形成される溝14の深さを略均一にすることができる。従って、局所的に溝14が深く形成されないことから、全ての部分の溝14の深さを分離溝13に対して十分に浅く形成できる。このことから、溝14が導電パターン11Dの底部まで到達してしまうことによる、導電パターン11Dの不要な箇所での分離を防止することができる。溝14の深さが略均一に成る事項に関しては、図3等を参照して後述する。ここで、溝14の全体的な形状としては、4角形以外の多角形でも良い。   Further, the grooves 14 are arranged in a quadrangular (polygonal) shape as a whole, and the corners 21 are discontinuous, thereby making the depth of the grooves 14 formed by wet etching substantially uniform. Can do. Therefore, since the groove 14 is not locally formed deeply, the depth of the groove 14 in all portions can be formed sufficiently shallow with respect to the separation groove 13. From this, it is possible to prevent separation at an unnecessary portion of the conductive pattern 11D due to the groove 14 reaching the bottom of the conductive pattern 11D. The matter in which the depth of the groove 14 becomes substantially uniform will be described later with reference to FIG. Here, the overall shape of the groove 14 may be a polygon other than a quadrangle.

図1(C)を参照して、次に、チップ素子12Aが実装される箇所に形成される溝14を説明する。   Next, referring to FIG. 1C, a description will be given of the groove 14 formed at a location where the chip element 12A is mounted.

ここでは、チップ素子12Aの一方の電極が接合材19を介して導電パターン11Aに固着されている。また、チップ素子12Aの他方の電極は、接合材19を介して導電パターン11Fに固着されている。導電パターン11Aおよび11Fの上面に於いては、チップ素子12Aの固着に用いられる接合材19が塗布される領域を囲むように溝14が形成されている。ここでも、上述したように、溝14は不連続に形成される。   Here, one electrode of the chip element 12 </ b> A is fixed to the conductive pattern 11 </ b> A via the bonding material 19. Further, the other electrode of the chip element 12 </ b> A is fixed to the conductive pattern 11 </ b> F via the bonding material 19. On the upper surfaces of the conductive patterns 11A and 11F, a groove 14 is formed so as to surround a region to which the bonding material 19 used for fixing the chip element 12A is applied. Again, as described above, the grooves 14 are formed discontinuously.

溝14を不連続に形成することにより、溝14に流入する接合材19の量を少なくすることができる。従って、チップ素子12Aの両端部にてフィレットを形成する為に充分な量の接合材19を確保して、接続信頼性を向上させることができる。   By forming the grooves 14 discontinuously, the amount of the bonding material 19 flowing into the grooves 14 can be reduced. Therefore, it is possible to secure a sufficient amount of the bonding material 19 for forming fillets at both ends of the chip element 12A, and to improve the connection reliability.

更に、図1(A)を参照して、導電パターン11Fに於いては、溝14を設けることにより、チップ素子12Aの固着に用いられる接合材19が、金属細線15の接合部分に流入することが防止されている。   Further, referring to FIG. 1A, in the conductive pattern 11F, by providing the groove 14, the bonding material 19 used for fixing the chip element 12A flows into the bonded portion of the thin metal wire 15. Is prevented.

本実施の形態では、封止樹脂16に導電パターン11が埋め込まれた形状を有する回路装置10を例に説明したが、他の形態の回路装置にも本実施の形態を適用させることも可能である。例えば、図9に示したような基板65を用いる回路装置にも本形態を適用させることもできる。この場合は、ダイパッド69に塗布される接合材75を囲むように、ダイパッド69の上面に不連続に溝14が形成される。また、2層以上の多層の導電パターンを有する回路装置にも本形態は適用可能である。   In the present embodiment, the circuit device 10 having a shape in which the conductive pattern 11 is embedded in the sealing resin 16 has been described as an example. However, the present embodiment can also be applied to other types of circuit devices. is there. For example, the present embodiment can be applied to a circuit device using the substrate 65 as shown in FIG. In this case, the grooves 14 are discontinuously formed on the upper surface of the die pad 69 so as to surround the bonding material 75 applied to the die pad 69. Further, the present embodiment can be applied to a circuit device having a multilayer conductive pattern of two or more layers.

<第2の実施の形態>
次に、図2から図8を参照して、上記した回路装置10の製造方法を説明する。
<Second Embodiment>
Next, a method for manufacturing the circuit device 10 will be described with reference to FIGS.

第1工程:図2から図4を参照
本工程では、ウェットエッチングにより導電箔40の表面に分離溝13および溝14を形成する。分離溝13を設けることにより、導電箔40の表面に凸状の導電パターン11が形成される。溝14は、後の工程にて回路素子の固着に用いる接合材の流出を防止するために形成される。
First Step: See FIGS. 2 to 4 In this step, the separation grooves 13 and the grooves 14 are formed on the surface of the conductive foil 40 by wet etching. By providing the separation groove 13, the convex conductive pattern 11 is formed on the surface of the conductive foil 40. The groove 14 is formed in order to prevent the bonding material used for fixing the circuit element in the subsequent process from flowing out.

図2を参照して、先ず、導電箔40の上面をエッチングレジスト41により被覆する。図2(A)は導電箔40の断面図であり、図2(B)は導電箔40全体を示す平面図であり、図2(C)は導電箔40の一部分を拡大した平面図である。   With reference to FIG. 2, first, the upper surface of the conductive foil 40 is covered with an etching resist 41. 2A is a cross-sectional view of the conductive foil 40, FIG. 2B is a plan view showing the entire conductive foil 40, and FIG. 2C is a plan view in which a part of the conductive foil 40 is enlarged. .

図2(A)を参照して、導電箔40の材料は、ロウ材の付着性等が考慮されて選択され、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。また、導電箔40の厚さは、後の工程にて分離溝13および溝14が形成可能な程度であり、例えば100μm〜300μm程度である。   Referring to FIG. 2A, the material of the conductive foil 40 is selected in consideration of the adhesiveness of the brazing material, and the like. The conductive foil mainly made of Cu, the conductive foil mainly made of Al, or Fe- A conductive foil made of an alloy such as Ni is employed. The thickness of the conductive foil 40 is such that the separation groove 13 and the groove 14 can be formed in a later step, and is, for example, about 100 μm to 300 μm.

導電箔40の上面は、エッチングマスクであるレジスト41により被覆される。ここでは、後の工程にて導電パターンと成る部分の導電箔40が選択的に被覆されるようにレジスト41がパターニングされている。具体的には、レジスト41には開口部48、49が設けられ、これらの開口部から導電箔40の上面が露出している。開口部49は、点線にて示す分離溝13を形成するために設けられ、その幅W3は、100μm〜150μm程度である。開口部48は、比較的浅い溝14を形成するために設けられ、その幅W4は15μm〜20μm程度である。   The upper surface of the conductive foil 40 is covered with a resist 41 that is an etching mask. Here, the resist 41 is patterned so that a portion of the conductive foil 40 that becomes a conductive pattern in a later step is selectively covered. Specifically, openings 48 and 49 are provided in the resist 41, and the upper surface of the conductive foil 40 is exposed from these openings. The opening 49 is provided to form the separation groove 13 indicated by a dotted line, and its width W3 is about 100 μm to 150 μm. The opening 48 is provided in order to form the relatively shallow groove 14, and its width W4 is about 15 μm to 20 μm.

上記のように、開口部49に対して開口部48の幅を十分に狭くすることにより、開口部48から形成される溝14の深さを、開口部49から形成される分離溝13よりも浅くすることができる。従って、分離溝13が設けられた箇所にて各導電パターン(不図示)を分離する後の工程に於いて、溝14が設けられた箇所から導電パターンが分離されることを防止することができる。この事項については、図7を参照して詳述する。   As described above, by sufficiently narrowing the width of the opening 48 with respect to the opening 49, the depth of the groove 14 formed from the opening 48 is made larger than that of the separation groove 13 formed from the opening 49. Can be shallow. Therefore, it is possible to prevent the conductive pattern from being separated from the portion where the groove 14 is provided in the step after separating each conductive pattern (not shown) at the portion where the separation groove 13 is provided. . This matter will be described in detail with reference to FIG.

図2(B)の平面図を参照して、短冊状の導電箔40には、多数の回路装置部45が形成されるブロック42が4〜5個離間して並べられる。1つのブロック42は、マトリックス状に配置された複数個の回路装置部45から成る。ここで、回路装置部45とは、1つの回路装置を構成する部位を指す。   Referring to the plan view of FIG. 2B, 4 to 5 blocks 42 in which a large number of circuit device portions 45 are formed are arranged on the strip-shaped conductive foil 40 so as to be spaced apart. One block 42 includes a plurality of circuit device sections 45 arranged in a matrix. Here, the circuit device unit 45 refers to a part constituting one circuit device.

また、各ブロック42間にはスリット43が設けられ、モールド工程等での加熱処理で発生する導電箔40の応力を吸収する。導電箔40の上下周端にはインデックス孔44が一定の間隔で設けられ、各工程での位置決めに用いられる。スリット43およびインデックス孔44は、導電箔40を厚み方向に貫通して設けられ、本工程のエッチングにより、分離溝13等と共に同時に形成することも可能である。   Moreover, the slit 43 is provided between each block 42, and the stress of the electrically conductive foil 40 which generate | occur | produces by heat processing at a molding process etc. is absorbed. Index holes 44 are provided at regular intervals at the upper and lower circumferential ends of the conductive foil 40, and are used for positioning in each step. The slit 43 and the index hole 44 are provided through the conductive foil 40 in the thickness direction, and can be formed simultaneously with the separation groove 13 and the like by etching in this step.

図2(C)を参照して、1つの回路装置部45に形成されるレジスト41A〜41Iを説明する。回路装置部45の内部に於いては、図1に示す導電パターン11A〜11Iと同様の形状の、レジスト41A〜41Iが形成されている。そして、レジスト41A〜14I同士の間に、開口部49が設けられている。   With reference to FIG. 2C, resists 41A to 41I formed in one circuit device unit 45 will be described. In the circuit device section 45, resists 41A to 41I having the same shape as the conductive patterns 11A to 11I shown in FIG. 1 are formed. An opening 49 is provided between the resists 41A to 14I.

更に、図1に示す溝14に対応して、幅の狭い開口部48がレジスト41D等に形成されている。不連続な形状の溝14を形成するために、開口部48も不連続に形成される。具体的には、レジスト41Dを参照すると、直線状の開口部48A、48B、48C、48Dが、全体として4角形状に成るように配置され、角部に於いて不連続に成っている。また、他のレジスト41A、41B、41C、41Fに於いても、同様の形状の開口部48が形成される。   Further, a narrow opening 48 is formed in the resist 41D and the like corresponding to the groove 14 shown in FIG. In order to form the groove 14 having a discontinuous shape, the opening 48 is also formed discontinuously. Specifically, referring to the resist 41D, the linear openings 48A, 48B, 48C, 48D are arranged so as to form a quadrangular shape as a whole, and are discontinuous at the corners. In the other resists 41A, 41B, 41C, and 41F, the opening 48 having the same shape is formed.

図3を参照して、次に、レジスト41を用いて導電箔40をウェットエッチングする。図3(A)は本工程に於ける導電箔40の断面図であり、図3(B)は導電箔40の平面図であり、図3(C)は1つの回路装置部45を拡大した平面図である。   Next, referring to FIG. 3, the conductive foil 40 is wet-etched using a resist 41. 3A is a cross-sectional view of the conductive foil 40 in this step, FIG. 3B is a plan view of the conductive foil 40, and FIG. 3C is an enlarged view of one circuit device portion 45. It is a top view.

図3(A)を参照して、本工程では、ノズル50を用いて、エッチャントを導電箔40にシャワーリングしてウェットエッチングが行われる。ここでは、導電箔40の上方からノズル50を用いてシャワーリングを行っているが、導電箔40の下方からシャワーリングを行っても良い。また、エッチャントに導電箔40を浸漬してウェットエッチングを行っても良い。   Referring to FIG. 3A, in this step, wet etching is performed by showering the etchant on conductive foil 40 using nozzle 50. Here, showering is performed from above the conductive foil 40 using the nozzle 50, but showering may be performed from below the conductive foil 40. Alternatively, wet etching may be performed by immersing the conductive foil 40 in an etchant.

図3(B)および図3(C)を参照して、ノズル50からシャワーリングされたエッチャントは、導電箔40の表面を流動する。図3(B)ではエッチャントの流れFを矢印にて示している。導電路40の表面にてエッチャントが流動することにより、レジスト41から露出する導電箔40のエッチングが進行する。   With reference to FIGS. 3B and 3C, the etchant showered from the nozzle 50 flows on the surface of the conductive foil 40. In FIG. 3B, the etchant flow F is indicated by arrows. As the etchant flows on the surface of the conductive path 40, the etching of the conductive foil 40 exposed from the resist 41 proceeds.

図3(C)の拡大図を参照してエッチャントの流れを詳述すると、導電箔40の上面に於いては、レジスト41の開口部に沿ってエッチャントは優先的に流動する。ここでは、各レジスト41間に設けられる開口部49に沿って流動するエッチャントの流れを、矢印F1で示している。エッチングの進行に伴い、開口部49の下方には分離溝13(不図示)が徐々に形成される。そして、徐々に深く形成される分離溝13もエッチャントが流動する経路として機能する。   The flow of the etchant will be described in detail with reference to the enlarged view of FIG. 3C. On the upper surface of the conductive foil 40, the etchant flows preferentially along the opening of the resist 41. Here, the flow of the etchant flowing along the openings 49 provided between the resists 41 is indicated by an arrow F1. As the etching progresses, a separation groove 13 (not shown) is gradually formed below the opening 49. The separation groove 13 formed gradually deeper also functions as a path for the etchant to flow.

また、上記と同様に、レジスト41Dの内部に形成された開口部48A〜48Dに沿って、エッチャントは流動する。ここでは、開口部48Aに沿って右側に流動するエッチャントの流れを矢印F2で示している。更に、開口部48Bに沿って上側に流動するエッチャントの流れを矢印F3で示している。本形態では、角部21に於いて、開口部48Aと開口部48Bとが連続せず不連続と成っている。従って、エッチャントの流れであるF2とF3とは合流しない。更に、直線状に延在する各開口部48A〜48Dに沿って、エッチャントは均等の速度で流れる。結果的に、エッチャントが局所的に集中することによるエッチングの偏りが発生せず、開口部48A〜48Dからは略均等にエッチングが進行する。   Similarly to the above, the etchant flows along the openings 48A to 48D formed in the resist 41D. Here, the flow of the etchant that flows to the right along the opening 48A is indicated by an arrow F2. Further, the flow of the etchant flowing upward along the opening 48B is indicated by an arrow F3. In this embodiment, in the corner portion 21, the opening 48A and the opening 48B are not continuous but are discontinuous. Therefore, the flow of etchant F2 and F3 do not merge. Further, the etchant flows at a uniform speed along each of the openings 48A to 48D extending linearly. As a result, etching bias due to local concentration of the etchant does not occur, and the etching progresses substantially uniformly from the openings 48A to 48D.

また、本工程のエッチングにより、図3(B)に示すスリット43およびインデックス孔44も形成することができる。   Further, the slit 43 and the index hole 44 shown in FIG. 3B can also be formed by etching in this step.

図4に、上記したエッチングにより分離溝13および溝14が形成された導電箔40を示す。図4(A)は導電箔40の断面図であり、図4(B)は1つのブロック42を拡大した平面図である。   FIG. 4 shows a conductive foil 40 in which the separation groove 13 and the groove 14 are formed by the etching described above. 4A is a cross-sectional view of the conductive foil 40, and FIG. 4B is an enlarged plan view of one block 42.

図4(A)を参照して、上記エッチングの工程により、開口部49の下方には、導電パターン11を凸状に突出させる分離溝13が形成される。また、開口部48の下方には、分離溝13よりも充分に浅い溝14が形成される。具体的には、分離溝13の深さD1は、例えば60μm程度であり、溝14の深さは20μm程度である。   Referring to FIG. 4A, by the etching process, a separation groove 13 for projecting the conductive pattern 11 in a convex shape is formed below the opening 49. A groove 14 that is sufficiently shallower than the separation groove 13 is formed below the opening 48. Specifically, the depth D1 of the separation groove 13 is, for example, about 60 μm, and the depth of the groove 14 is about 20 μm.

図4(B)を参照して、1つのブロック42には2行2列のマトリックス状に4個の回路装置部45が配列され、各回路装置部45毎に同一の導電パターン11が設けられている。ブロック42の周辺には枠状のパターン46が設けられ、それと少し離間した内側にダイシング時の位置合わせマーク47が設けられている。   4B, in one block 42, four circuit device sections 45 are arranged in a matrix of 2 rows and 2 columns, and the same conductive pattern 11 is provided for each circuit device section 45. ing. A frame-like pattern 46 is provided around the block 42, and an alignment mark 47 for dicing is provided on the inner side slightly apart from the frame-like pattern 46.

また、エッチングの工程が終了した後に、レジスト41は剥離される。更に、後の工程にて回路素子が実装される領域および金属細線が接続される領域の導電パターン11の表面には、銀(Ag)等から成るメッキ膜20が形成される。   Further, after the etching process is completed, the resist 41 is peeled off. Further, a plating film 20 made of silver (Ag) or the like is formed on the surface of the conductive pattern 11 in a region where a circuit element is mounted in a later step and a region where a thin metal wire is connected.

第2工程:図5および図6参照
本工程では、導電パターン11にトランジスタ12D等の回路素子を実装して電気的に接続する。
Second Step: See FIGS. 5 and 6 In this step, circuit elements such as a transistor 12D are mounted on the conductive pattern 11 and are electrically connected.

先ず図5を参照して、半田等の接合材19を用いて、トランジスタ12D等の回路素子を導電パターン11の表面に固着する。図5(A)は本工程を示す断面図であり、図5(B)は平面図である。   First, referring to FIG. 5, a circuit element such as a transistor 12 </ b> D is fixed to the surface of the conductive pattern 11 using a bonding material 19 such as solder. FIG. 5A is a cross-sectional view showing this step, and FIG. 5B is a plan view.

トランジスタ12D等の実装に用いる接合材19としては、半田、導電性ペーストまたは絶縁性接着剤を用いることができる。半田としては鉛共晶半田、鉛フリー半田が採用される。接合材19として半田が採用された場合、先ず、導電パターン11の表面に半田クリーム(不図示)を塗布した後に、半田クリームの上部にトランジスタ12D等の回路素子を載置する。その後に、リフロー工程により半田クリームを加熱溶融する。これらの工程により、半田から成る接合材19を用いて回路素子が導電パターン11に実装される。   As the bonding material 19 used for mounting the transistor 12D and the like, solder, a conductive paste, or an insulating adhesive can be used. As the solder, lead eutectic solder or lead-free solder is used. When solder is employed as the bonding material 19, first, a solder cream (not shown) is applied to the surface of the conductive pattern 11, and then a circuit element such as a transistor 12 </ b> D is placed on the solder cream. Thereafter, the solder cream is heated and melted by a reflow process. Through these steps, the circuit element is mounted on the conductive pattern 11 using the bonding material 19 made of solder.

本形態では、接合材19が設けられる領域を囲むように、溝14を設けているので、液状または半固形状の接合材19が導電パターン11の上面から分離溝13に流出してしまうのを防止することができる。   In this embodiment, since the groove 14 is provided so as to surround the region where the bonding material 19 is provided, the liquid or semi-solid bonding material 19 flows out from the upper surface of the conductive pattern 11 into the separation groove 13. Can be prevented.

具体的には、図5(A)を参照して、本工程に於いては、接合材19は液状または半固形状の状態である。従って、接合材19の上部にトランジスタ12Dを載置すると、トランジスタ12Dの重みにより、接合材19は周囲に広がろうとする。そこで本形態では、接合材19が塗布される領域(トランジスタ12Dが載置される領域)を囲むように溝14を設けている。従って、周囲に広がろうとする接合材19は、溝14に流れ込むことにより広がりが阻止され、導電パターン11の上面から分離溝13に流出しない。   Specifically, referring to FIG. 5A, in this step, the bonding material 19 is in a liquid or semi-solid state. Therefore, when the transistor 12D is placed on the bonding material 19, the bonding material 19 tends to spread around due to the weight of the transistor 12D. Therefore, in this embodiment, the groove 14 is provided so as to surround the region where the bonding material 19 is applied (the region where the transistor 12D is placed). Therefore, the bonding material 19 that tries to spread to the periphery is prevented from spreading by flowing into the groove 14, and does not flow out from the upper surface of the conductive pattern 11 to the separation groove 13.

分離溝13に接合材19が流出してしまうと、後の工程にて、導電箔40を裏面からエッチングして各導電パターン11を分離しても、分離溝13に流入した接合材19により、導電パターン11同士がショートしてしまう。特に、半田を接合材19として用いた場合は、加熱溶融された半田は液状であるので、外部に流出する恐れが高い。本形態では、溝14を設けて接合材19の流出を防止しているので、後の工程に於いて、分離溝13が設けられた箇所にて確実に導電パターン11同士を分離することができる。   If the bonding material 19 flows out into the separation groove 13, even if the conductive foil 40 is etched from the back surface and the respective conductive patterns 11 are separated in a later step, the bonding material 19 that has flowed into the separation groove 13 The conductive patterns 11 are short-circuited. In particular, when solder is used as the bonding material 19, the heat-melted solder is in a liquid state, so that there is a high risk of flowing out. In this embodiment, since the groove 14 is provided to prevent the bonding material 19 from flowing out, the conductive patterns 11 can be reliably separated at the location where the separation groove 13 is provided in a later step. .

また、チップ素子12Aが固着される導電パターン11A、11Fに於いては、チップ素子12Aの電極に付着される接合材19を囲むように、溝14が形成されている。また、導電パターン11Fに於いては、本形態の溝14の作用により、チップ素子12Aの固着に用いられる接合材19が、メッキ膜20に到達するのを防止することができる。また、接合材19として半田が用いられた場合は、半田クリームに含まれるフラックス等がメッキ膜20に到達するのを、溝14により防止することができる。   In the conductive patterns 11A and 11F to which the chip element 12A is fixed, a groove 14 is formed so as to surround the bonding material 19 attached to the electrode of the chip element 12A. Further, in the conductive pattern 11F, the bonding material 19 used for fixing the chip element 12A can be prevented from reaching the plating film 20 by the action of the groove 14 of this embodiment. In addition, when solder is used as the bonding material 19, it is possible to prevent the flux contained in the solder cream from reaching the plating film 20 by the grooves 14.

更に本形態では、上述したように、導電パターン11Dの上面に形成される溝14A〜14Dは、不連続に形成されている。従って、溝104(図10参照)が完全に連続して形成された背景技術と比較すると、全ての溝14A〜14Dに接合材19が流入した場合でも、溝14に流入する接合材19の量を低減させることができる。従って、トランジスタ12Dと導電パターン11Dとの間に位置する接合材19の量を多くして、トランジスタ12Dの接続信頼性を向上させることができる。   Furthermore, in this embodiment, as described above, the grooves 14A to 14D formed on the upper surface of the conductive pattern 11D are formed discontinuously. Therefore, as compared with the background art in which the groove 104 (see FIG. 10) is formed completely continuously, the amount of the bonding material 19 flowing into the groove 14 even when the bonding material 19 flows into all the grooves 14A to 14D. Can be reduced. Therefore, the connection reliability of the transistor 12D can be improved by increasing the amount of the bonding material 19 positioned between the transistor 12D and the conductive pattern 11D.

次に、図6を参照して、トランジスタ12D等の回路素子と導電パターン11とを金属細線15を用いて電気的に接続する。図6(A)は本工程を示す断面図であり、図6(B)は平面図である。   Next, referring to FIG. 6, the circuit element such as the transistor 12 </ b> D and the conductive pattern 11 are electrically connected using the thin metal wire 15. FIG. 6A is a cross-sectional view showing this step, and FIG. 6B is a plan view.

具体的には、図6(B)を参照して、ダイオード12Bの上面に形成された電極が金属細線15を介して導電パターン11Eと接続される。また、ダイオード12Cは、金属細線15を介して導電パターン11Iと接続される。更に、トランジスタ12Dのソース電極は金属細線15を介して導電パターン11Fと接続され、ゲート電極は導電パターン11Cと接続される。   Specifically, referring to FIG. 6B, the electrode formed on the upper surface of diode 12B is connected to conductive pattern 11E through thin metal wire 15. The diode 12C is connected to the conductive pattern 11I through the metal thin wire 15. Further, the source electrode of the transistor 12D is connected to the conductive pattern 11F through the fine metal wire 15, and the gate electrode is connected to the conductive pattern 11C.

第3工程:図7および図8を参照
本工程では、回路素子等が被覆されるように封止樹脂16を形成し、導電箔40を裏面から除去して各導電パターン11を分離する。更に、ブロック42をダイシングして個別の回路装置10を得る。
Third Step: See FIGS. 7 and 8 In this step, the sealing resin 16 is formed so as to cover the circuit elements and the like, and the conductive foils 40 are removed from the back surface to separate the conductive patterns 11. Further, the block 42 is diced to obtain individual circuit devices 10.

図7(A)を参照して、先ず、トランジスタ12D等の回路素子を被覆し、分離溝13および溝14に充填されるように封止樹脂16を形成する。   Referring to FIG. 7A, first, a sealing resin 16 is formed so as to cover circuit elements such as the transistor 12D and fill the separation groove 13 and the groove.

本工程では、図7(A)に示すように、封止樹脂16はトランジスタ12Dおよび複数の導電パターン11を完全に被覆する。更に、分離溝13および溝14にも封止樹脂16が充填される。分離溝13および溝14の側面はエッチングにより形成された湾曲形状と成っているので、封止樹脂16と強固に結合する。本工程は、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。   In this step, as shown in FIG. 7A, the sealing resin 16 completely covers the transistor 12D and the plurality of conductive patterns 11. Further, the sealing resin 16 is also filled in the separation groove 13 and the groove 14. Since the side surfaces of the separation groove 13 and the groove 14 have a curved shape formed by etching, they are firmly bonded to the sealing resin 16. This step can be realized by transfer molding, injection molding, or potting. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as polyimide resin or polyphenylene sulfide can be realized by injection molding.

更に、本工程でトランスファーモールドする際に、図7(B)に示すように各ブロック42毎に1つの封止樹脂16で共通にモールドを行う。   Furthermore, when performing transfer molding in this step, as shown in FIG. 7B, the molding is performed in common with one sealing resin 16 for each block 42.

図7(C)を参照して、次に、上記した導電箔40を裏面からエッチングにより取り除いて、各導電パターン11を分離する。   Next, referring to FIG. 7C, the conductive foil 40 described above is removed from the back surface by etching to separate each conductive pattern 11.

具体的には、分離溝13に埋め込まれた封止樹脂16が下方に露出するまで、導電箔40の裏面を全面的にウェットエッチングする。本工程では、分離溝13の深さD1よりも、導電パターン11の厚みD3が薄くなるまで、導電箔40をエッチングしている。従って、分離溝13に充填された封止樹脂16は、導電パターン11の裏面から外部に露出する。このようにすることで、分離溝13の深さが不均一であっても、各導電パターン11を確実に分離することができる。例えば、分離溝の深さD1が60μm程度の場合は、導電パターン11の厚みD3が40μm程度に薄くなるように、導電箔40はオーバーエッチングされる。   Specifically, the entire back surface of the conductive foil 40 is wet etched until the sealing resin 16 embedded in the separation groove 13 is exposed downward. In this step, the conductive foil 40 is etched until the thickness D3 of the conductive pattern 11 becomes thinner than the depth D1 of the separation groove 13. Therefore, the sealing resin 16 filled in the separation groove 13 is exposed to the outside from the back surface of the conductive pattern 11. By doing in this way, each conductive pattern 11 can be reliably separated even if the depth of the separation groove 13 is non-uniform. For example, when the depth D1 of the separation groove is about 60 μm, the conductive foil 40 is over-etched so that the thickness D3 of the conductive pattern 11 is as thin as about 40 μm.

更に、溝14は分離溝13よりも充分に浅く均一の深さに形成されるため、本工程のエッチングは、溝14には到達しない。例えば、溝14の深さは20μm以下であるので、溝14の深さに±10μm程度の偏差が生じても、導電パターン11の厚みを40μm残す本工程のエッチングは、溝14までは到達しない。従って、本形態では、溝14が形成された箇所にて導電パターン11が分離されてしまう問題が発生しない。   Further, since the groove 14 is sufficiently shallower than the separation groove 13 and formed to a uniform depth, the etching in this step does not reach the groove 14. For example, since the depth of the groove 14 is 20 μm or less, even if a deviation of about ± 10 μm occurs in the depth of the groove 14, the etching in this step that leaves the thickness of the conductive pattern 11 does not reach the groove 14. . Therefore, in this embodiment, there is no problem that the conductive pattern 11 is separated at the location where the groove 14 is formed.

更にまた、上述した溝14の作用により、トランジスタ12Dの接合に用いられる接合材19は、導電パターン11の上面からの流出が防止されている。即ち、分離溝13には、導電性の接合材19は流入していない。従って、本工程のエッチングにより、分離溝13が設けられた箇所にて、各導電パターン11は確実に分離される。   Furthermore, the bonding material 19 used for bonding the transistor 12D is prevented from flowing out from the upper surface of the conductive pattern 11 by the action of the groove 14 described above. That is, the conductive bonding material 19 does not flow into the separation groove 13. Therefore, each conductive pattern 11 is reliably separated by the etching in this step at the location where the separation groove 13 is provided.

上記工程が終了した後に、導電パターン11の裏面処理を行い、例えば図1に示す最終構造を得る。すなわち、封止樹脂16およびそこから露出する導電パターン11の裏面をレジスト18(図1参照)により被覆する。更に、導電パターン11の裏面を部分的にレジスト18から露出させて、半田等の導電材料から成る外部電極17(図1参照)を形成する。   After the above steps are completed, the back surface treatment of the conductive pattern 11 is performed to obtain, for example, the final structure shown in FIG. That is, the sealing resin 16 and the back surface of the conductive pattern 11 exposed therefrom are covered with the resist 18 (see FIG. 1). Further, the back surface of the conductive pattern 11 is partially exposed from the resist 18 to form an external electrode 17 (see FIG. 1) made of a conductive material such as solder.

図8を参照して、次に、各ブロック42の封止樹脂16をダイシングすることにより、回路装置部45を個別に分離する。   Referring to FIG. 8, next, the circuit device portions 45 are individually separated by dicing the sealing resin 16 of each block 42.

本工程では、ブロック42を不図示のダイシング装置の載置台に真空で吸着させ、ダイシングブレード49で各回路装置部45間のダイシングライン(一点鎖線)に沿って封止樹脂16をダイシングし、個別の回路装置に分離する。   In this step, the block 42 is vacuum-adsorbed to a mounting table of a dicing device (not shown), and the sealing resin 16 is diced along dicing lines (one-dot chain lines) between the circuit device portions 45 with a dicing blade 49. The circuit device is separated.

上記の工程により、図1に構造を示す回路装置10が製造される。   Through the above steps, the circuit device 10 having the structure shown in FIG. 1 is manufactured.

本発明の回路装置を示す図であり、(A)は平面図であり、(B)は断面図であり、(C)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view, (C) is a top view. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view, (C) is a top view. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view, (C) is sectional drawing. 本発明の回路装置の製造方法を示す平面図である。It is a top view which shows the manufacturing method of the circuit apparatus of this invention. 従来の回路装置を示す断面図である。It is sectional drawing which shows the conventional circuit apparatus. 従来の回路装置を示す図であり、(A)は平面図であり、(B)は断面図である。It is a figure which shows the conventional circuit device, (A) is a top view, (B) is sectional drawing.

符号の説明Explanation of symbols

10 回路装置
11 導電パターン
11A〜11F 導電パターン
12 回路素子
12A チップ素子
12B、12C ダイオード
12D トランジスタ
13 分離溝
14 溝
15 金属細線
16 封止樹脂
17 外部電極
18 レジスト
19 接合材
20 メッキ膜
21 角部
40 導電箔
41 レジスト
42 ブロック
43 スリット
44 インデックス孔
45 回路装置部
46 パターン
47 位置合わせマーク
48、49 開口部
50 ノズル
DESCRIPTION OF SYMBOLS 10 Circuit apparatus 11 Conductive pattern 11A-11F Conductive pattern 12 Circuit element 12A Chip element 12B, 12C Diode 12D Transistor 13 Separation groove 14 Groove 15 Metal fine wire 16 Sealing resin 17 External electrode 18 Resist 19 Bonding material 20 Plated film 21 Corner 40 Conductive foil 41 Resist 42 Block 43 Slit 44 Index hole 45 Circuit device part 46 Pattern 47 Alignment mark 48, 49 Opening part 50 Nozzle

Claims (14)

導電パターンと、
接合材を介して前記導電パターンに固着される回路素子とを具備し、
前記接合材が塗布される領域を不完全に囲む溝を、前記導電パターンの主面に設けることを特徴とする回路装置。
A conductive pattern;
Comprising a circuit element fixed to the conductive pattern via a bonding material,
A circuit device, wherein a groove that incompletely surrounds a region to which the bonding material is applied is provided on a main surface of the conductive pattern.
前記導電パターンの主面に多角形を構成するように配置された前記溝は、角部に於いて不連続となることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the grooves arranged to form a polygon on the main surface of the conductive pattern are discontinuous at corners. 直線状に形成される複数の前記溝により、
前記接合材が塗布される領域を囲むことを特徴とする請求項1記載の回路装置。
By the plurality of grooves formed in a straight line,
The circuit device according to claim 1, wherein the circuit device surrounds a region to which the bonding material is applied.
前記溝は、前記導電パターンの主面をウェットエッチングすることにより形成されることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the groove is formed by wet etching a main surface of the conductive pattern. 前記回路素子は半導体素子であり、
前記半導体素子の裏面が前記接合材を介して前記導電パターンの主面に固着され、
前記半導体素子を囲むように矩形状に配置された前記溝が、角部に於いて不連続となることを特徴とする請求項1記載の回路装置。
The circuit element is a semiconductor element;
The back surface of the semiconductor element is fixed to the main surface of the conductive pattern through the bonding material,
2. The circuit device according to claim 1, wherein the grooves arranged in a rectangular shape so as to surround the semiconductor element are discontinuous at corners.
前記導電パターンの裏面を露出した状態で前記導電パターンおよび前記回路素子を封止する封止樹脂を具備することを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, further comprising: a sealing resin that seals the conductive pattern and the circuit element in a state where a back surface of the conductive pattern is exposed. 前記接合材は、半田、導電性ペーストまたは絶縁性接着材であることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the bonding material is solder, a conductive paste, or an insulating adhesive. 前記回路素子はチップ素子であり、
前記チップ素子の電極に接続する接合材が形成される領域を囲むように前記溝が形成されることを特徴とする請求項1記載の回路装置。
The circuit element is a chip element;
The circuit device according to claim 1, wherein the groove is formed so as to surround a region where a bonding material connected to the electrode of the chip element is formed.
導電パターンに接合材を介して回路素子を固着する工程を具備する回路装置の製造方法に於いて、
前記接合材が塗布される領域の前記導電パターンを囲むように、前記導電パターンの主面に不連続に溝を形成することを特徴とする回路装置の製造方法。
In a method of manufacturing a circuit device comprising a step of fixing a circuit element to a conductive pattern through a bonding material,
A method of manufacturing a circuit device, wherein grooves are formed discontinuously on a main surface of the conductive pattern so as to surround the conductive pattern in a region to which the bonding material is applied.
導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する工程と、前記導電パターンに塗布された接合材を介して回路素子を固着する工程と、前記分離溝に充填され且つ前記導電パターンおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する工程とを具備し、
前記分離溝を設ける工程では、前記接合材が塗布される領域を囲むように、前記分離溝よりも浅い溝を、前記導電箔の主面に不連続に形成することを特徴とする回路装置の製造方法。
A step of forming a conductive pattern in a convex shape by providing a separation groove on the main surface of the conductive foil; a step of fixing a circuit element through a bonding material applied to the conductive pattern; and filling the separation groove; Forming a sealing resin so as to cover the conductive pattern and the circuit element; and removing the conductive foil from the back surface until the sealing resin filled in the separation groove is exposed. Separating, and
In the step of providing the separation groove, a groove shallower than the separation groove is formed discontinuously on the main surface of the conductive foil so as to surround a region where the bonding material is applied. Production method.
前記導電パターンの主面に多角形を構成するように配置された前記溝は、角部に於いて不連続となることを特徴とする請求項9または請求項10記載の回路装置の製造方法。   11. The method for manufacturing a circuit device according to claim 9, wherein the grooves arranged so as to form a polygon on the main surface of the conductive pattern are discontinuous at corners. 前記分離溝および前記溝は、同時に行うウェットエッチングにより形成されることを特徴とする請求項10記載の回路装置の製造方法。   The method of manufacturing a circuit device according to claim 10, wherein the separation groove and the groove are formed by wet etching performed simultaneously. 前記溝および前記分離溝は、第1開口部および第2開口部が設けられたエッチングマスクを用いたウェットエッチングにより同時に形成され、
前記溝が形成される前記第1開口部の幅は、前記分離溝が形成される第2分離溝の幅よりも狭いことを特徴とする請求項10記載の回路装置の製造方法。
The groove and the separation groove are simultaneously formed by wet etching using an etching mask provided with a first opening and a second opening,
11. The method of manufacturing a circuit device according to claim 10, wherein the width of the first opening in which the groove is formed is narrower than the width of the second separation groove in which the separation groove is formed.
前記第1開口部は、直線状に形成されることを特徴とする請求項13記載の回路装置の製造方法。   14. The method of manufacturing a circuit device according to claim 13, wherein the first opening is formed in a straight line.
JP2005218724A 2005-07-28 2005-07-28 Circuit device and manufacturing method thereof Withdrawn JP2007036015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218724A JP2007036015A (en) 2005-07-28 2005-07-28 Circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218724A JP2007036015A (en) 2005-07-28 2005-07-28 Circuit device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007036015A true JP2007036015A (en) 2007-02-08

Family

ID=37794890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218724A Withdrawn JP2007036015A (en) 2005-07-28 2005-07-28 Circuit device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007036015A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027919A (en) * 2008-07-22 2010-02-04 Toyoda Gosei Co Ltd Light emitting element and method of making light emitting element
JP2020024985A (en) * 2018-08-06 2020-02-13 株式会社東芝 Printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027919A (en) * 2008-07-22 2010-02-04 Toyoda Gosei Co Ltd Light emitting element and method of making light emitting element
JP2020024985A (en) * 2018-08-06 2020-02-13 株式会社東芝 Printed wiring board
JP7143140B2 (en) 2018-08-06 2022-09-28 株式会社東芝 printed wiring board

Similar Documents

Publication Publication Date Title
JP4353853B2 (en) Circuit device manufacturing method and plate-like body
JP4093818B2 (en) Manufacturing method of semiconductor device
TWI364101B (en) Semiconductor package and a manufacturing method thereof
JP2007157795A (en) Circuit device and manufacturing method thereof
KR100665150B1 (en) Circuit device and manufacturing method thereof
JP2005129900A (en) Circuit device and manufacturing method thereof
JP2005286057A (en) Circuit device and its manufacturing method
JP4073308B2 (en) Circuit device manufacturing method
JP2009170570A (en) Wiring substrate of semiconductor device, semiconductor device, electronic apparatus and mother board
CN111199924B (en) Semiconductor packaging structure and manufacturing method thereof
JP2015170809A (en) Semiconductor device and manufacturing method of the same
JPH10256417A (en) Manufacture of semiconductor package
JP2009147094A (en) Semiconductor device
JP2007036015A (en) Circuit device and manufacturing method thereof
JP2006156574A (en) Circuit device and its manufacturing method
JP2006186018A (en) Circuit and portable apparatus
JP2008198805A (en) Method for manufacturing semiconductor device
JP2005183868A (en) Semiconductor device and its packaging structure
JP2007180445A (en) Circuit apparatus and manufacturing method thereof
JP2007036071A (en) Circuit device and manufacturing method thereof
JP2008047710A (en) Semiconductor substrate and semiconductor device, and manufacturing method thereof
JP2004207293A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3863816B2 (en) Circuit equipment
JPH118335A (en) Circuit board, manufacture thereof, and manufacturing semiconductor package using the same
JPH1116947A (en) Semiconductor package and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A761 Written withdrawal of application

Effective date: 20090706

Free format text: JAPANESE INTERMEDIATE CODE: A761