JP2007026982A - Solid state battery and battery-mounted integrated circuit device - Google Patents

Solid state battery and battery-mounted integrated circuit device Download PDF

Info

Publication number
JP2007026982A
JP2007026982A JP2005209722A JP2005209722A JP2007026982A JP 2007026982 A JP2007026982 A JP 2007026982A JP 2005209722 A JP2005209722 A JP 2005209722A JP 2005209722 A JP2005209722 A JP 2005209722A JP 2007026982 A JP2007026982 A JP 2007026982A
Authority
JP
Japan
Prior art keywords
battery
solid state
solid
integrated circuit
state battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005209722A
Other languages
Japanese (ja)
Inventor
Tatsuji Mino
辰治 美濃
Masaya Ugaji
正弥 宇賀治
Nobuaki Nagao
宣明 長尾
Keiichi Takahashi
慶一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005209722A priority Critical patent/JP2007026982A/en
Publication of JP2007026982A publication Critical patent/JP2007026982A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

<P>PROBLEM TO BE SOLVED: To provide a system-in-package of an integrated circuit and a solid state battery without causing characteristic deterioration or malfunction; and to provide a multilayer wiring board. <P>SOLUTION: Since diffusion of ions bearing charge/discharge of a solid state battery into an integrated circuit can be prevented by forming a protective film of the solid state battery into a multilayer structure and by providing a positive potential to one metal layer out of them, this system-in-package of the integrated circuit and the battery without causing characteristic deterioration or malfunction and this multilayer wiring board can be provided. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は固体電池によるイオン汚染の防止に関するもので、イオン汚染を防止出来る固体電池およびそれを集積回路と共存させた電池搭載型集積回路装置に関するものである。   The present invention relates to prevention of ion contamination by a solid battery, and relates to a solid battery capable of preventing ion contamination and a battery-mounted integrated circuit device in which the solid battery coexists with an integrated circuit.

近年、電子機器の小型化に伴い、システム・イン・パッケージ(以下、SiPともいう)と称し、複数のICチップを同一パッケージに収納することが行われている(たとえば特許文献1参照)。SiPは低消費電力、高性能、実装面積削減というメリットを有するため、有望視されている。図7はチップスタック型と呼ばれる構造を示したものである。図7において、パッケージ43の中に半導体チップ41を3層重ね、その間をAuでできたワイヤー(図示せず)で接続しており、外部とは端子42を介して接続される。   In recent years, with the miniaturization of electronic devices, it is called system-in-package (hereinafter also referred to as SiP), and a plurality of IC chips are housed in the same package (see, for example, Patent Document 1). SiP is promising because it has the advantages of low power consumption, high performance, and reduced mounting area. FIG. 7 shows a structure called a chip stack type. In FIG. 7, three layers of semiconductor chips 41 are stacked in a package 43, and a wire (not shown) made of Au is connected therebetween, and is connected to the outside via a terminal 42.

今後ますます実装面積削減が進むため、電池までもがSiPの中に取り込まれることが予想される。そのなかでも高容量が見込めるリチウムイオン固体電池を内蔵したSiPが有望視されている。
特開2004−228323号公報
As the mounting area is further reduced in the future, it is expected that even the battery will be taken into the SiP. Among them, SiP incorporating a lithium ion solid state battery that can be expected to have a high capacity is promising.
JP 2004-228323 A

しかしながら、リチウムイオン固体電池において、充放電を担うリチウムイオンは半導体材料であるSiなどと合金を作ることが知られている。従って固体電池であっても、リチウムイオン固体池を内蔵した場合には、充放電を担うリチウムイオンによる半導体素子への汚染が懸念される。つまりリチウムイオンがリチウムイオン固体電池の保護膜を介して半導体基板へ拡散してしまい、シリコン基板上に形成された半導体素子のアルカリ金属汚染による特性劣化や誤動作の発生が懸念される。   However, in lithium ion solid state batteries, it is known that lithium ions responsible for charging and discharging form an alloy with Si, which is a semiconductor material. Therefore, even in the case of a solid battery, when a lithium ion solid pond is incorporated, there is a concern about contamination of the semiconductor element by lithium ions responsible for charging and discharging. That is, lithium ions diffuse into the semiconductor substrate through the protective film of the lithium ion solid battery, and there is a concern that the semiconductor element formed on the silicon substrate may be deteriorated in characteristics or malfunction due to alkali metal contamination.

本発明は、前記の課題を解決するもので、同一のパッケージや基板中に固体電池と半導体集積回路との搭載を可能とした固体電池および電池搭載集積回路装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a solid state battery and a battery-mounted integrated circuit device capable of mounting a solid state battery and a semiconductor integrated circuit in the same package or substrate.

前記従来の課題を解決するために、本発明の固体電池は、
正極と、負極と、固体電解質と、を含む発電要素と、
発電要素の外部に保護膜とを有する固体電池であって、
保護膜を多層構造とし、その内の少なくとも一層が正の電位を有すること、を特徴とする。
In order to solve the conventional problems, the solid battery of the present invention is
A power generation element including a positive electrode, a negative electrode, and a solid electrolyte;
A solid state battery having a protective film outside the power generation element,
The protective film has a multilayer structure, and at least one of them has a positive potential.

本構成により、保護膜を介して充放電を担うイオン(特にリチウムイオン)が固体電池外に拡散することを防止できる。   With this configuration, it is possible to prevent ions (particularly lithium ions) responsible for charging and discharging from diffusing out of the solid battery via the protective film.

また、本発明の電池搭載集積回路装置は、
配線基板と、
配線基板上に搭載された本発明の固体電池と、
配線基板上に搭載された半導体チップとを有すること、を特徴とする。
The battery-mounted integrated circuit device of the present invention is
A wiring board;
A solid state battery of the present invention mounted on a wiring board;
And a semiconductor chip mounted on the wiring board.

本構成により、同一のパッケージや基板中に固体電池と半導体集積回路との搭載が可能となる。   With this configuration, the solid battery and the semiconductor integrated circuit can be mounted in the same package or substrate.

本発明の構成によれば、固体電池の充放電を担うイオンの集積回路への拡散を防止することができるので、固体電池と同一パッケージに形成される半導体素子が固体電池の充放電を担うイオンに汚染されることなくなる。従って半導体装置の特性劣化や誤動作を阻止できる。   According to the configuration of the present invention, it is possible to prevent diffusion of ions responsible for charging / discharging of the solid battery into the integrated circuit, so that the semiconductor element formed in the same package as the solid battery is responsible for charging / discharging of the solid battery. Will not be contaminated. Therefore, it is possible to prevent the deterioration of characteristics and malfunction of the semiconductor device.

さらに本発明の構成によれば、リチウムイオン電池に限らず、水素イオンを充放電を担うイオンとして用いる電池を用いた場合でも、半導体装置の特性劣化を防止できる。   Furthermore, according to the configuration of the present invention, deterioration of the characteristics of the semiconductor device can be prevented even when a battery using not only a lithium ion battery but also hydrogen ions as ions responsible for charging and discharging is used.

以下本発明の実施の形態について、図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(実施の形態1)
図1および図2は、それぞれ本発明の多層保護膜を有する固体電池の概略上面図および概略断面図である。
(Embodiment 1)
1 and 2 are a schematic top view and a schematic cross-sectional view of a solid state battery having a multilayer protective film of the present invention, respectively.

図1および図2において、本発明に係る固体電池は、基板11上に形成されている。基板11として用いられるものは電池を構成する各層を形成するときの条件、例えば真空中でのガス放出が少ないことや、製膜時の温度などに耐えるものであれば、導電性材料でも絶縁性材料でも用いることができる。導電性基板の例としてはシリコンウエハや銅、ニッケル、チタン、モリブデン、タンタルといった金属材料などが挙げられる。また絶縁性基板としてはガラス、シリカ、アルミナ、といった無機材料、あるいはポリイミドやポリアミドといった耐熱性のプラスチックフィルムが挙げられる。   1 and 2, the solid state battery according to the present invention is formed on a substrate 11. As the substrate 11, a conductive material can be used as long as it can withstand the conditions for forming each layer constituting the battery, for example, low gas emission in a vacuum, or a temperature during film formation. Materials can also be used. Examples of the conductive substrate include a silicon wafer and a metal material such as copper, nickel, titanium, molybdenum, and tantalum. Insulating substrates include inorganic materials such as glass, silica and alumina, or heat-resistant plastic films such as polyimide and polyamide.

基板11として用いられる材料が、リチウムと合金化反応をする場合には、反応を抑制するためのバリア層12を設けることが必要である。例えばシリコンウエハを基板として用いた場合、その表面にプラズマCVDなどの手法で酸化シリコン層といったバリア層12を形成する必要である。   When the material used as the substrate 11 has an alloying reaction with lithium, it is necessary to provide a barrier layer 12 for suppressing the reaction. For example, when a silicon wafer is used as a substrate, it is necessary to form a barrier layer 12 such as a silicon oxide layer on the surface by a technique such as plasma CVD.

基板11として絶縁性基板を用いた場合には、固体電池を形成する面に第一集電体層13として導電性材料からなる層を形成する必要がある。一方、基板11が導電性基板の場合には、基板の電気伝導度によるが、必要に応じて第一集電体13を形成する。   When an insulating substrate is used as the substrate 11, it is necessary to form a layer made of a conductive material as the first current collector layer 13 on the surface on which the solid battery is formed. On the other hand, when the substrate 11 is a conductive substrate, the first current collector 13 is formed as necessary, depending on the electrical conductivity of the substrate.

その上に発電要素を形成する。まず正極活物質あるいは負極活物質のいずれかの第一活物質層14を形成後、固体電解質層15を形成し、その上に最初に形成した活物質層と対になる第二活物質層16を形成する。さらに必要に応じて第二集電体層17をその上に形成する。   A power generation element is formed thereon. First, after forming the first active material layer 14 of either the positive electrode active material or the negative electrode active material, the solid electrolyte layer 15 is formed, and the second active material layer 16 paired with the first active material layer formed thereon is formed. Form. Further, a second current collector layer 17 is formed thereon as necessary.

この上に保護膜を形成するが、本発明ではこの保護膜を多層で構成し、そのうちの少なくとも1層が正の電位を有する。図1および図2では保護膜を2層で形成した例を示している。下部保護層18を形成した後に、正の電位を印加する上部保護層19を導電性材料で形成する。下部保護層18で用いた材料で、上部保護層19の上にさらに保護層を形成してもよい。またこの図1および図2では基板状11上に形成された電池部分のみを保護膜が覆っているが、正極及び負極の集電体に接続される端子との絶縁を確保した上で、基板を含めた全体を保護膜で覆っても効果は同じである。例えばアルミラミネートフィルムを用いて発電要素全体を覆い、アルミラミネートフィルムのアルミ箔の部分に正の電位をかけてもよい。上部保護層19に印加する正の電位が、0Vよりも大きく、負極に対する正極の電位よりも小さい範囲であっても、リチウムイオンが保護膜を介して拡散するのを抑制する効果は得られるが、負極に対する正極の電位以上であることが好ましい。正極以上の電位であれば、リチウムイオンが保護膜を介して拡散することはない。上限は半導体素子が絶縁破壊を起こさない程度の電圧であれば特に制限はない。   A protective film is formed thereon. In the present invention, the protective film is formed of multiple layers, and at least one of them has a positive potential. 1 and 2 show an example in which the protective film is formed of two layers. After forming the lower protective layer 18, an upper protective layer 19 to which a positive potential is applied is formed from a conductive material. A protective layer may be further formed on the upper protective layer 19 with the material used for the lower protective layer 18. 1 and 2, the protective film covers only the battery portion formed on the substrate 11, but after ensuring insulation from the terminals connected to the positive and negative current collectors, The effect is the same even if the whole including is covered with a protective film. For example, an aluminum laminate film may be used to cover the entire power generating element, and a positive potential may be applied to the aluminum foil portion of the aluminum laminate film. Even if the positive potential applied to the upper protective layer 19 is in a range larger than 0 V and smaller than the potential of the positive electrode with respect to the negative electrode, an effect of suppressing diffusion of lithium ions through the protective film can be obtained. It is preferable that the positive electrode potential be equal to or higher than the negative electrode. If the potential is higher than that of the positive electrode, lithium ions will not diffuse through the protective film. The upper limit is not particularly limited as long as the semiconductor element does not cause dielectric breakdown.

このようにして得られた固体電池を半導体装置(SiP)に組み込んだ例を図3に示している。リードフレーム21の上にまず固体電池22を設置し、その上にマイコンチップといった半導体チップ23を設置している。これらの装置全体を、エポキシ樹脂などで形成された半導体装置保護層24により保護している。   FIG. 3 shows an example in which the solid battery thus obtained is incorporated into a semiconductor device (SiP). A solid battery 22 is first installed on the lead frame 21, and a semiconductor chip 23 such as a microcomputer chip is installed thereon. These entire devices are protected by a semiconductor device protective layer 24 formed of an epoxy resin or the like.

電池のそれぞれの端子(図示せず)は半導体装置23の電源端子(図示せず)に接続されている。さらに電池22の正極端子は保護膜のうちの導電材料で形成された層(上部保護層19)に接続されている。これにより半導体装置23と固体電池22との間に正の電位を有する層が設けられるので、電池反応に寄与するリチウムイオンが保護膜を透過して半導体装置23へ拡散することを防止する。   Each terminal (not shown) of the battery is connected to a power supply terminal (not shown) of the semiconductor device 23. Furthermore, the positive electrode terminal of the battery 22 is connected to a layer (upper protective layer 19) formed of a conductive material in the protective film. As a result, a layer having a positive potential is provided between the semiconductor device 23 and the solid state battery 22, thereby preventing lithium ions contributing to the battery reaction from passing through the protective film and diffusing into the semiconductor device 23.

本発明で使用できる電池としては高いエネルギー密度を持つリチウムイオン固体電池が望ましい。発電要素を形成する材料としては、正極活物質としてはコバルト酸リチウム、ニッケル酸リチウム、マンガン酸リチウムあるいはこれらの混合あるいはLiNiCo1−x(0<x<1)といった複合化合物が適用できる。負極用活物質としては黒鉛やSn、SiおよびNiSn、MgSnといった合金や固溶体、SnO(0<x<2)、SnO2、SiB、SiBといった化合物など、リチウムイオン電池に一般的に用いられる材料が使用できる。 As a battery that can be used in the present invention, a lithium ion solid battery having a high energy density is desirable. Applied as a material for forming a power generating element, lithium cobalt oxide as the positive electrode active material, lithium nickelate, lithium manganate or a complex compound such as a mixture thereof or LiNi x Co 1-x O 2 (0 <x <1) is it can. Active materials for the negative electrode include lithium ions batteries such as graphite, Sn, Si, alloys such as Ni 3 Sn 4 and Mg 2 Sn, solid solutions, compounds such as SnO x (0 <x <2), SnO 2, SiB 4 and SiB 6. Generally used materials can be used.

固体電解質14としては、有機溶媒に溶質を溶解した電解質溶液を含み高分子で非流動化されたいわゆるポリマー電解質層や、窒化リチウム(LiN)、リン酸リチウム(LiPO)、ケイ酸リチウム(LiSiO)、硫化リチウム(LiS)および窒化ホスホリルリチウム(LIPON)といったものあるいはそれらの複合体などが挙げられる。 As the solid electrolyte 14, a so-called polymer electrolyte layer containing an electrolyte solution in which a solute is dissolved in an organic solvent and made non-fluidized with a polymer, lithium nitride (Li 3 N), lithium phosphate (Li 3 PO 4 ), silicon Examples thereof include lithium oxide (Li 4 SiO 4 ), lithium sulfide (Li 2 S), phosphoryl lithium nitride (LIPON), and composites thereof.

発電要素を構成する各層を形成するためにはスパッタリング法、真空蒸着法、レーザーアブレーション法、イオンプレーティング法、あるいはCVD(Chemical Vapor Deposition)法などの乾式薄膜プロセスや、活物質材料の粉体にバインダーと溶媒を加えてペーストを作り、それをドクターブレード法などで形成する方法などが適用できる。   In order to form each layer constituting the power generation element, a dry thin film process such as a sputtering method, a vacuum deposition method, a laser ablation method, an ion plating method, or a CVD (Chemical Vapor Deposition) method, or a powder of an active material is used. A method of forming a paste by adding a binder and a solvent and forming the paste by a doctor blade method or the like can be applied.

発電要素を保護する保護膜を構成する材料としては、窒化シリコンといった無機物や、エポキシ樹脂といった有機材料を用いることができる。また正の電位を印加する層を形成する材料としては電気伝導性があるものであれば使用可能である。具体的にはアルミニウムや銅といった金属材料、ポリピロールやポリチオフェンといった導電性高分子材料などが使用できる。正の電位を印加する層の形成方法は発電要素を形成する場合と同様に、乾式薄膜プロセスやドクターブレード法などが適用できる。   As a material constituting the protective film for protecting the power generation element, an inorganic material such as silicon nitride or an organic material such as an epoxy resin can be used. As a material for forming a layer to which a positive potential is applied, any material having electrical conductivity can be used. Specifically, a metal material such as aluminum or copper, or a conductive polymer material such as polypyrrole or polythiophene can be used. As a method for forming a layer to which a positive potential is applied, a dry thin film process, a doctor blade method, or the like can be applied as in the case of forming a power generation element.

以下、具体的な実施例により本発明を説明する。   Hereinafter, the present invention will be described with reference to specific examples.

(実施例1)
下記の手法にて図1に示す固体電池を作製した。基板11としてサイズが縦16mm×横19mm厚み525μm、P型、比抵抗10〜15Ω・cmのシリコン基板を用いて、表面にプラズマCVD法によってシリコン酸化膜でバリア層12を1500Å形成した。形成条件は反応ガスとしてSiHおよびNO、周波数50kHz、出力4kWでRFプラズマを発生させ、反応室内を380℃とした。その上に第一集電体13として金属銅膜を真空蒸着装置により、縦10mm×横13mmのパターンで形成し、その上に第一活物質14としてグラファイトを厚み5μm、縦横8mmで形成した。さらに、その上にLiS−SiS−LiPOからなる固体電解質層15を厚み2μm、縦横12mmで形成し、順にレーザーアブレーション法(10−2Torr、YAGレーザー:266nm2025mJ/cm、周波数10Hz、ショット数:36000)により積層した。さらにその上に、第二活物質層16としてLiCoOを厚み5μm、縦横8mmの64mm2でRFマグネトロンスパッタ法(20mTorr、Ar:O2=3:1、導入ガス量=20mSCCM、200W)により形成した。それらの成膜はそれぞれ、前述のサイズが空いた金属マスク(SUS304)を用いてパターニングする。その後で400℃4時間アニールした。更にその上に第二集電体17としてパターニングされた金属マスク(SUS304)を用いて、真空蒸着法で金属アルミ膜を厚み1μm、縦10mm×横14mmで形成した。
Example 1
The solid battery shown in FIG. 1 was produced by the following method. Using a silicon substrate having a size of 16 mm long × 19 mm wide, 525 μm in size, P type, and a specific resistance of 10 to 15 Ω · cm as the substrate 11, the barrier layer 12 was formed on the surface with a silicon oxide film by a plasma CVD method. The formation conditions SiH 4 and N 2 O as reaction gases, frequency 50 kHz, to generate RF plasma at output 4 kW, the reaction chamber and 380 ° C.. A metal copper film was formed thereon as a first current collector 13 in a pattern of 10 mm length × 13 mm width by a vacuum vapor deposition apparatus, and graphite was formed thereon as a first active material 14 with a thickness of 5 μm and a width of 8 mm. Further, a solid electrolyte layer 15 made of Li 2 S—SiS 2 —Li 3 PO 4 is formed thereon with a thickness of 2 μm and a length and width of 12 mm, and sequentially laser ablation (10-2 Torr, YAG laser: 266 nm, 2025 mJ / cm 2 , frequency 10 Hz, the number of shots: 36000). Further thereon, LiCoO 2 was formed as the second active material layer 16 by RF magnetron sputtering (20 mTorr, Ar: O 2 = 3: 1, introduced gas amount = 20 mSCCM, 200 W) with a thickness of 5 μm and a length and width of 8 mm and 64 mm 2. Each of these films is patterned using the metal mask (SUS304) having the above-described size. Thereafter, annealing was performed at 400 ° C. for 4 hours. Further, using a metal mask (SUS304) patterned thereon as the second current collector 17, a metal aluminum film having a thickness of 1 μm and a length of 10 mm × width of 14 mm was formed by vacuum deposition.

次にプラズマCVD法によって下部保護層18としてシリコン窒化膜を厚み5000Å、縦横14mmのパターンで形成した。形成条件は反応ガスとしてSiHおよびN、周波数50kHz、出力4kWでRFプラズマを発生させ、反応室を380℃とした。その上に上部保護層19として金属アルミ膜を真空蒸着装置により、縦12mm×横14mmのパターンで形成し、正極集電体17と接続した。以上の成膜はそれぞれ、前述のサイズが空いた金属マスク(SUS304)を用いてパターニングした。このようにして、本発明に係る固体電池22を作製した。 Next, a silicon nitride film having a thickness of 5000 mm and a length and width of 14 mm was formed as the lower protective layer 18 by plasma CVD. The formation conditions were SiH 4 and N 2 as reaction gases, RF plasma was generated at a frequency of 50 kHz, and an output of 4 kW, and the reaction chamber was set at 380 ° C. A metal aluminum film was formed thereon as an upper protective layer 19 in a pattern of 12 mm length × 14 mm width by a vacuum vapor deposition apparatus and connected to the positive electrode current collector 17. Each of the above film formations was patterned using the above-described metal mask (SUS304) having an empty size. Thus, the solid battery 22 according to the present invention was produced.

また、比較用の固体電池として、作製方法は上記固体電池22と同じとし、上記の上部保護層19としての金属アルミ膜の無い固体電池Aを作製した。図5および図6に比較例1で作製した固体電池の概略上面図および概略断面図を示す。図1および図2と同じ構成要素については同じ符号を用い、説明を省略する。このようにして得られた固体電池22および固体電池Aは、ぞれぞれ200μAhの容量が得られた。   Further, as a solid battery for comparison, the production method was the same as that of the solid battery 22, and the solid battery A without the metal aluminum film as the upper protective layer 19 was produced. 5 and 6 show a schematic top view and a schematic cross-sectional view of the solid state battery manufactured in Comparative Example 1. FIG. The same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted. The solid battery 22 and the solid battery A thus obtained each had a capacity of 200 μAh.

次に下記の手法にて図3に示す、固体電池を内蔵したSiPを作製した。本パッケージ用に作製したリードフレーム21(平井精密社製)上にAgペースト(ドータイト社製)を適量塗布して、更にその上に前述した固体電池22を200℃加熱により設置した。その上に液状エポキシ樹脂(日立化成工業社製:CEL−C−1102)を適量塗布して、本評価用に作製したn型のMOSトランジスタチップ23(5V仕様、Vth:0.7V、松下電器産業社製試作品)を150℃−3時間で熱硬化にて設置した。その後、ポリウレタンで被覆された100μm径の金ワイヤーで、200℃に設定した半田コテを用いて、トランジスタ23とリードフレーム21、固体電池22とリードフレーム21をワイヤーリングした。ワイヤーリングは固体電池22が充電されると、トランジスタ23のドレインに電圧が印加されるようにした。この時、トランジスタ23のゲートに1.0V以上の電圧を与えるとトランジスタ23がオン状態となって、電流が流れ、固体電池22が放電状態となるようにした。更にその上から液状エポキシ樹脂(日立化成工業社製:CEL−C−1102)を適量塗布して、150℃−3時間で熱硬化してSiPを作製した。   Next, SiP with a built-in solid state battery shown in FIG. 3 was produced by the following method. An appropriate amount of Ag paste (manufactured by Dotite) was applied on a lead frame 21 (manufactured by Hirai Seimitsu Co., Ltd.) produced for this package, and the above-described solid battery 22 was further set thereon by heating at 200 ° C. An appropriate amount of a liquid epoxy resin (manufactured by Hitachi Chemical Co., Ltd .: CEL-C-1102) was applied thereon, and an n-type MOS transistor chip 23 (5 V specification, Vth: 0.7 V, Matsushita Electric) produced for this evaluation. A prototype manufactured by Sangyo Co., Ltd. was installed by thermosetting at 150 ° C. for 3 hours. Thereafter, the transistor 23 and the lead frame 21, the solid battery 22, and the lead frame 21 were wired using a soldering iron set at 200 ° C. with a 100 μm diameter gold wire coated with polyurethane. In the wiring, when the solid state battery 22 is charged, a voltage is applied to the drain of the transistor 23. At this time, when a voltage of 1.0 V or higher is applied to the gate of the transistor 23, the transistor 23 is turned on, current flows, and the solid state battery 22 is discharged. Further, an appropriate amount of a liquid epoxy resin (manufactured by Hitachi Chemical Co., Ltd .: CEL-C-1102) was applied thereon, and thermoset at 150 ° C. for 3 hours to prepare SiP.

システムの評価はこのゲート電圧が変動するかどうかで評価した。かかる構成によれば、固体電池の表面が正極の高い電位に固定されるため、固体電池に含まれるリチウムイオンが、トランジスタへ拡散することを防止することが可能となり、汚染による半導体素子の特性劣化、誤動作の発生がない電池搭載集積回路装置となる。   The system was evaluated based on whether the gate voltage fluctuated. According to such a configuration, since the surface of the solid battery is fixed at a high potential of the positive electrode, lithium ions contained in the solid battery can be prevented from diffusing into the transistor, and the characteristics of the semiconductor element deteriorate due to contamination. Therefore, the battery-mounted integrated circuit device is free from malfunction.

比較用として以上のSiPの作製方法と全く同じにして、前述した固体電池Aを設置したSiPも作製した。   For comparison, a SiP having the above-described solid battery A installed therein was also manufactured in exactly the same manner as the above-described SiP manufacturing method.

(実施例2)
次に下記の手法にて図4に示す固体電池を内蔵した多層配線基板を作製した。本多層基板用に作製(松下電器社製試作品)したプリント配線基板31上に本評価用に作製したn型のMOSトランジスタチップ32(5V仕様、Vth:0.7V、松下電器産業社製試作品)をAgペースト(ドータイト社製)で200℃加熱にて設置した。その際のn型MOSトランジスタの端子パッドにははんだバンプが形成されており、基板31の配線と電気的に接合するようにチップ32を設置した。更にその上に液状エポキシ樹脂(日立化成工業社製:CEL−C−1102)を適量滴下塗布して、その上に別のプリント配線基板35を150℃3時間で熱硬化により設置して、その上に、実施例1で作製した固体電池22と同じ構成を有する固体電池33を半田で設置した。
(Example 2)
Next, a multilayer wiring board incorporating the solid state battery shown in FIG. An n-type MOS transistor chip 32 (5 V specification, Vth: 0.7 V, manufactured by Matsushita Electric Industrial Co., Ltd.) manufactured for the present evaluation on the printed wiring board 31 manufactured for the present multilayer substrate (prototype manufactured by Matsushita Electric Industrial Co., Ltd.) The work) was placed with Ag paste (Dotite) heated at 200 ° C. Solder bumps are formed on the terminal pads of the n-type MOS transistor at that time, and the chip 32 is placed so as to be electrically connected to the wiring of the substrate 31. Furthermore, a suitable amount of liquid epoxy resin (manufactured by Hitachi Chemical Co., Ltd .: CEL-C-1102) is dropped onto it, and another printed wiring board 35 is installed thereon by thermosetting at 150 ° C. for 3 hours. The solid battery 33 having the same configuration as that of the solid battery 22 manufactured in Example 1 was installed on the solder.

ここで、プリント配線基板31と35とが電気的に接続するように、はんだで接続した。配線の接続は固体電池33が充電されると、トランジスタ32のドレインに電圧が印加されるようにした。この時、トランジスタ32のゲートに1.0V以上の電圧を与えるとトランジスタ32がオン状態となって、電流が流れ、固体電池33が放電状態となるようにした。最後に液状エポキシ樹脂(日立化成工業社製:CEL−C−1102)を滴下して、150℃−3時間で熱硬化し、多層配線基板をエポキシ樹脂34で被覆した。システムの評価はこのゲート電圧が変動するかどうかで評価した。かかる構成によれば、固体電池の表面が正極の高い電位に固定されるため、固体電池に含まれるリチウムイオンが、トランジスタへ拡散することを防止することが可能となり、汚染による半導体素子の特性劣化、誤動作の発生がない電池搭載集積回路装置となる。   Here, the printed wiring boards 31 and 35 were connected by solder so as to be electrically connected. As for the connection of the wiring, when the solid battery 33 is charged, a voltage is applied to the drain of the transistor 32. At this time, when a voltage of 1.0 V or more is applied to the gate of the transistor 32, the transistor 32 is turned on, current flows, and the solid state battery 33 is discharged. Finally, a liquid epoxy resin (manufactured by Hitachi Chemical Co., Ltd .: CEL-C-1102) was added dropwise and thermally cured at 150 ° C. for 3 hours to coat the multilayer wiring board with the epoxy resin 34. The system was evaluated based on whether the gate voltage fluctuated. According to such a configuration, since the surface of the solid battery is fixed at a high potential of the positive electrode, lithium ions contained in the solid battery can be prevented from diffusing into the transistor, and the characteristics of the semiconductor element deteriorate due to contamination. Therefore, the battery-mounted integrated circuit device is free from malfunction.

比較例として以上の作製方法と全く同じにして、実施例1で作製した固体電池Aと同じ構成を有する固体電池を設置した多層配線基板も作製した。   As a comparative example, a multilayer wiring board on which a solid battery having the same configuration as that of the solid battery A produced in Example 1 was installed in the same manner as the above production method.

(評価)
上記得られたシステムインパッケージ、多層配線基板の保存特性を次のように求めた。まず、トランジスタのゲートしきい値電圧(ドレイン電流は1μA)を測定したところ、1.0Vであった。次に充電を40μAの電流で4.2Vまで行った。その後、150℃の恒温槽に1000時間保存後、トランジスタのゲートしきい値電圧を測定した。結果を表1に示す。
(Evaluation)
The storage characteristics of the system-in-package and multilayer wiring board obtained above were determined as follows. First, when the gate threshold voltage (drain current was 1 μA) of the transistor was measured, it was 1.0 V. Next, charging was performed up to 4.2 V with a current of 40 μA. Thereafter, after storing in a thermostat at 150 ° C. for 1000 hours, the gate threshold voltage of the transistor was measured. The results are shown in Table 1.

Figure 2007026982
Figure 2007026982

表1から明らかなように、システムインパッケージおよび多層配線基板において、多層保護膜の固体電池と一体化したn型MOSトランジスタは、単層保護膜の固体電池と一体化した時に比べて、ゲートしきい値電圧の変動は小さい。これは固体電池の発電素子を覆う保護膜の表面が正電位に保たれているため、リチウムイオンが発電素子外部へ拡散し難いからと考えられる。   As is apparent from Table 1, in the system in package and the multilayer wiring board, the n-type MOS transistor integrated with the solid battery of the multilayer protective film is gated as compared with the case where it is integrated with the solid battery of the single protective film. The variation in threshold voltage is small. This is presumably because the surface of the protective film covering the power generating element of the solid battery is kept at a positive potential, so that lithium ions are difficult to diffuse outside the power generating element.

本発明に係る固体電池は、固体電池の充放電を担うイオンの集積回路への拡散を防止することができるので、半導体装置の特性劣化や誤動作を阻止できる。   The solid state battery according to the present invention can prevent diffusion of ions, which are responsible for charging and discharging of the solid state battery, into the integrated circuit, and thus can prevent deterioration in characteristics and malfunction of the semiconductor device.

また、本発明に係る固体電池と半導体チップとを有する電池搭載型集積回路装置は、固体電池をSiPの中に取り込めるため、実装面積を削減した電池搭載型集積回路装置を提供することが出来る。   Moreover, since the battery-mounted integrated circuit device having the solid battery and the semiconductor chip according to the present invention can incorporate the solid battery into the SiP, it is possible to provide a battery-mounted integrated circuit device with a reduced mounting area.

本発明多層保護膜を有する固体電池の概略上面図Schematic top view of a solid state battery having a multilayer protective film of the present invention 本発明多層保護膜を有する固体電池の概略断面図Schematic sectional view of a solid state battery having a multilayer protective film of the present invention 本発明の実施の形態1における固体電池を内蔵したSiPの概略断面図Schematic sectional view of SiP incorporating a solid state battery according to Embodiment 1 of the present invention 本発明の実施例2における固体電池を内蔵した多層配線基板の概略断面図Schematic sectional view of a multilayer wiring board incorporating a solid state battery in Example 2 of the present invention 従来の単層保護膜を有する固体電池の概略上面図Schematic top view of a conventional solid battery having a single layer protective film 従来の単層保護膜を有する固体電池の概略断面図Schematic cross-sectional view of a conventional solid battery having a single-layer protective film 従来のSiPの概略断面図Schematic cross section of conventional SiP

符号の説明Explanation of symbols

11 基板
12 バリア層
13 第一集電体層
14 第一活物質層
15 固体電解質層
16 第二活物質層
17 第二集電体層
18 下部保護層
19 上部保護層
21 リードフレーム
22 固体電池
23 MOSトランジスタ
24 封止樹脂
25 Auワイヤー
31,35 プリント配線基板
32 MOSトランジスタ
33 固体電解質膜
34 封止樹脂
36 はんだ
41 半導体チップ
42 端子
43 パッケージ
DESCRIPTION OF SYMBOLS 11 Board | substrate 12 Barrier layer 13 1st electrical power collector layer 14 1st active material layer 15 Solid electrolyte layer 16 2nd active material layer 17 2nd electrical power collector layer 18 Lower protective layer 19 Upper protective layer 21 Lead frame 22 Solid battery 23 MOS transistor 24 Sealing resin 25 Au wire 31, 35 Printed wiring board 32 MOS transistor 33 Solid electrolyte film 34 Sealing resin 36 Solder 41 Semiconductor chip 42 Terminal 43 Package

Claims (2)

正極と、負極と、固体電解質と、を含む発電要素と、
前記発電要素の外部に保護膜とを有する固体電池であって、
前記保護膜を多層構造とし、その内の少なくとも一層が正の電位を有すること、
を特徴とする固体電池。
A power generation element including a positive electrode, a negative electrode, and a solid electrolyte;
A solid state battery having a protective film outside the power generation element,
The protective film has a multilayer structure, at least one of which has a positive potential;
Solid battery characterized by.
配線基板と、
前記配線基板上に搭載された請求項1に記載の固体電池と、
配線基板上に搭載された半導体チップとを有すること、
を特徴とする電池搭載型集積回路装置。
A wiring board;
The solid state battery according to claim 1 mounted on the wiring board;
Having a semiconductor chip mounted on a wiring board;
A battery-mounted integrated circuit device characterized by the above.
JP2005209722A 2005-07-20 2005-07-20 Solid state battery and battery-mounted integrated circuit device Pending JP2007026982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005209722A JP2007026982A (en) 2005-07-20 2005-07-20 Solid state battery and battery-mounted integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209722A JP2007026982A (en) 2005-07-20 2005-07-20 Solid state battery and battery-mounted integrated circuit device

Publications (1)

Publication Number Publication Date
JP2007026982A true JP2007026982A (en) 2007-02-01

Family

ID=37787477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209722A Pending JP2007026982A (en) 2005-07-20 2005-07-20 Solid state battery and battery-mounted integrated circuit device

Country Status (1)

Country Link
JP (1) JP2007026982A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104280A1 (en) * 2012-12-27 2014-07-03 株式会社 豊田自動織機 Control method and control device for secondary battery
WO2015129051A1 (en) 2014-02-25 2015-09-03 株式会社日本マイクロニクス Secondary-battery-equipped circuit chip and manufacturing method therefor
CN107851610A (en) * 2015-07-31 2018-03-27 日本麦可罗尼克斯股份有限公司 Carry the manufacture method of the chip of secondary cell
CN110783625A (en) * 2019-11-06 2020-02-11 西北工业大学 Lithium silicate modified solid polymer electrolyte and preparation method thereof
WO2020203877A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Solid state battery

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104280A1 (en) * 2012-12-27 2014-07-03 株式会社 豊田自動織機 Control method and control device for secondary battery
JPWO2014104280A1 (en) * 2012-12-27 2017-01-19 株式会社豊田自動織機 Secondary battery control method and control device
WO2015129051A1 (en) 2014-02-25 2015-09-03 株式会社日本マイクロニクス Secondary-battery-equipped circuit chip and manufacturing method therefor
US10090507B2 (en) 2014-02-25 2018-10-02 Kabushiki Kaisha Nihon Micronics Secondary battery-mounted circuit chip and manufacturing method thereof
CN107851610A (en) * 2015-07-31 2018-03-27 日本麦可罗尼克斯股份有限公司 Carry the manufacture method of the chip of secondary cell
KR20180033198A (en) 2015-07-31 2018-04-02 가부시키가이샤 니혼 마이크로닉스 Manufacturing method of chip mounted with secondary battery
US10686210B2 (en) 2015-07-31 2020-06-16 Kabushiki Kaisha Nihon Micronics Secondary battery mounted chip manufacturing method
WO2020203877A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Solid state battery
JPWO2020203877A1 (en) * 2019-03-29 2020-10-08
JP7287457B2 (en) 2019-03-29 2023-06-06 株式会社村田製作所 solid state battery
CN110783625A (en) * 2019-11-06 2020-02-11 西北工业大学 Lithium silicate modified solid polymer electrolyte and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5612486B2 (en) Solid thin film battery and apparatus
US8591602B2 (en) Lithium microbattery comprising an encapsulating layer and fabrication method
US9634296B2 (en) Thin film battery on an integrated circuit or circuit board and method thereof
US7624499B2 (en) Flexible circuit having an integrally formed battery
JP5511374B2 (en) Battery on semiconductor element or flexible printed circuit board and method for manufacturing the same
US7494742B2 (en) Layered barrier structure having one or more definable layers and method
US10020540B2 (en) Thin film batteries comprising a glass or ceramic substrate
JP5731169B2 (en) Method for making a thin film lithium ion battery
US7311995B2 (en) Electrochemical cell
JP3708474B2 (en) Semiconductor device
US8242590B2 (en) Silicon wafer for semiconductor with powersupply system on the backside of wafer
JP2007026982A (en) Solid state battery and battery-mounted integrated circuit device
JP6078977B2 (en) All solid state secondary battery and its sealing material
JP5032636B2 (en) Electrochemical cell and method for producing the same
JP4694826B2 (en) Electrochemical cell and method for producing the same