JP2007013519A - 復号装置と方法並びにプログラム - Google Patents
復号装置と方法並びにプログラム Download PDFInfo
- Publication number
- JP2007013519A JP2007013519A JP2005191153A JP2005191153A JP2007013519A JP 2007013519 A JP2007013519 A JP 2007013519A JP 2005191153 A JP2005191153 A JP 2005191153A JP 2005191153 A JP2005191153 A JP 2005191153A JP 2007013519 A JP2007013519 A JP 2007013519A
- Authority
- JP
- Japan
- Prior art keywords
- message
- node
- check
- bit
- check node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
SPAを適用したLDPC復号装置において、チェックノードに入力されるメッセージ内における当該チェックノードからのメッセージの割合を少なくして復号特性を向上させる装置と方法の提供。
【解決手段】
入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。
【選択図】
図2
Description
本発明において、N個のクラスタ(クラスタサイズが1のとき1クラスタあたり1チェックノード)を有し、メッセージ計算の処理遅延Dのチェックノードでメッセージ計算を行う場合、前記スケジュール部は、
第Xイタレーションの第Y番目にメッセージを計算するクラスタを、
(((Y-1)+(X-1)*(N-D))%N)+1
(ただし、%は剰余を表す。)
とする。
時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変える工程を含む。
入力された低密度パリティ検査符号から、低密度パリティ検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号するコンピュータに、時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変える処理を実行させるプログラムよりなる。該プログラムはコンピュータで機械読み出し可能な媒体等に記憶される。
ただし、%は剰余を表す。
2 セレクタ
3 加算器
4 乗算器
5 レジスタ
6 加算器
7 レジスタ
8 スケジューラ
9 MCU
10 出力セレクタ
Claims (24)
- 入力された低密度パリティ検査符号から、低密度パリティ検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置であって、
時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変えるスケジュール部を備えている、ことを特徴とする復号装置。 - 一のビットノードから前記一のビットノードに接続された全てのチェックノードへ同一メッセージを渡すように制御する手段を備えている、ことを特徴とする請求項1記載の復号装置。
- N個のクラスタ(クラスタサイズが1のとき1クラスタあたり1チェックノード)を有し、メッセージ計算の処理遅延Dのチェックノードでメッセージ計算を行う場合、
前記スケジュール部は、
第Xイタレーションの第Y番目にメッセージを計算するクラスタを、
(((Y-1)+(X-1)*(N-D))%N)+1
(ただし、%は剰余を表す。)
とする、ことを特徴とする請求項1記載の復号装置。 - 前記ビットノードから前記チェックノードに入力されるメッセージのうち前記チェックノードから前記ビットノードに入力されたメッセージに重み付けを行う手段を含む、ことを特徴とする請求項1記載の復号装置。
- 一のビットノードから前記一のビットノードに接続された全てのチェックノードへ同一メッセージを渡すように制御する手段と、
前記ビットノードが、前記チェックノードに入力されるメッセージ内において、前記チェックノードから出力されたメッセージの割合が少なくなるように制御する手段と、
を備えている、ことを特徴とする請求項4記載の復号装置。 - 前記チェックノードで過去に計算されたメッセージほど、前記メッセージの影響が少なくなるようにする、ことを特徴とする請求項4記載の復号装置。
- 前記ビットノードが、前記チェックノードから受け取ったメッセージを保持し、以降、前記チェックノードからメッセージを受け取るたびに、前記保持するメッセージに対して1よりも小の正値の重みを乗算し乗算結果を保持する手段を備えている、ことを特徴とする請求項4記載の復号装置。
- 前記ビットノードは、チェックノードからi回目(iは2以上の正数)にメッセージを受け取った際に、重み係数をwとして、チェックノードからj回目(ただし、jは1以上でiより小の整数)に受け取ったメッセージに対してw(i−j)を乗じたものと、i回目(iは2以上の正数)の前記メッセージに基づき、前記チェックノードへのメッセージを計算する、ことを特徴とする請求項7記載の復号装置。
- 入力された低密度パリティ検査符号から、低密度パリティ検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、
一のビットノードから、前記一のビットノードに接続された全てのチェックノードへ同一メッセージを渡すように制御する手段と、
時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変えることで、前記チェックノードに入力されるメッセージ内における、前記チェックノードと同一のチェックノードから以前に出力されたメッセージの割合が少なくなるように制御する手段と、
を備えている、ことを特徴とする復号装置。 - 入力された低密度パリティ検査符号から、低密度パリティ検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号方法であって、
時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変える工程を含む、ことを特徴とする復号方法。 - 一のビットノードから前記一のビットノードに接続された全てのチェックノードに対して同一メッセージが渡される、ことを特徴とする請求項10記載の復号方法。
- N個のクラスタ(クラスタサイズが1のとき1クラスタあたり1チェックノード)を有し、メッセージ計算処理遅延Dのチェックノードでメッセージ計算を行う場合、第Xイタレーションの第Y番目にメッセージを計算するクラスタを、
(((Y-1)+(X-1)*(N-D))%N)+1
(ただし、%は剰余を表す。)とする、ことを特徴とする請求項10記載の復号方法。 - 前記ビットノードから前記チェックノードに入力されるメッセージのうち前記チェックノードから前記ビットノードに入力されたメッセージに重み付けを行う工程を含む、ことを特徴とする請求項10記載の復号方法。
- 一のビットノードから前記一のビットノードに接続された全てのチェックノードに対して同一メッセージを渡すように制御する工程と、
前記ビットノードが、前記チェックノードに入力されるメッセージ内において、前記チェックノードから出力されたメッセージの割合が少なくなるように制御する工程と、
を備えている、ことを特徴とする請求項13記載の復号方法。 - 前記チェックノードで過去に計算されたメッセージほど、前記メッセージの影響が少なくなるようにする、ことを特徴とする請求項13記載の復号方法。
- 前記ビットノードが、前記チェックノードから受け取ったメッセージを保持し、以降、前記チェックノードからメッセージを受け取るたびに、前記保持するメッセージに対して1よりも小の正値の重みを乗算し乗算結果を保持する工程を含む、ことを特徴とする請求項13記載の復号方法。
- 前記ビットノードは、チェックノードからi回目(iは2以上の正数)にメッセージを受け取った際に、重み係数をwとして、チェックノードからj回目(ただし、jは1以上でiより小の整数)に受け取ったメッセージに対してw(i−j)を乗じたものと、i回目(iは2以上の正数)の前記メッセージに基づき、前記チェックノードへのメッセージを計算する、ことを特徴とする請求項16記載の復号方法。
- 入力された低密度パリティ検査符号から、低密度パリティ検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号するコンピュータに、
時間的に前と後の関係にある少なくとも2つのイタレーションのうち一のイタレーションにおけるチェックノードのメッセージ計算の順番と、他のイタレーションにおけるチェックノードのメッセージ計算の順番とを変える処理を、実行させるプログラム。 - 請求項18記載のプログラムにおいて、
N個のクラスタ(クラスタサイズが1のとき1クラスタあたり1チェックノード)を有し、メッセージ計算の処理遅延Dのチェックノードでメッセージ計算を行う場合、
第Xイタレーションの第Y番目にメッセージを計算するクラスタを、
(((Y-1)+(X-1)*(N-D))%N)+1
(ただし、%は剰余を表す。)
とする、ことを特徴とするプログラム。 - 請求項18記載のプログラムにおいて、
前記ビットノードから前記チェックノードに入力されるメッセージのうち前記チェックノードから前記ビットノードに入力されたメッセージに重み付けを行う処理を、
前記コンピュータに実行させるプログラム。 - 請求項20記載のプログラムにおいて、
一のビットノードから前記一のビットノードに接続された全てのチェックノードへ同一メッセージを渡すように制御する処理と、
前記ビットノードが、前記チェックノードに入力されるメッセージ内において、前記チェックノードから出力されたメッセージの割合が少なくなるように制御する処理と、
を前記コンピュータに実行させるプログラム。 - 請求項20記載のプログラムにおいて、
前記チェックノードで過去に計算されたメッセージほど、前記メッセージの影響が少なくなるようにする処理を、
前記コンピュータに実行させるプログラム。 - 請求項20記載のプログラムにおいて、
前記ビットノードが、前記チェックノードから受け取ったメッセージを保持し、以降、前記チェックノードからメッセージを受け取るたびに、前記保持するメッセージに対して1よりも小の正値の重みを乗算し乗算結果を保持する処理を、
前記コンピュータに実行させるプログラム。 - 請求項23記載のプログラムにおいて、
前記ビットノードは、チェックノードからi回目(iは2以上の正数)にメッセージを受け取った際に、重み係数をwとして、チェックノードからj回目(ただし、jは1以上でiより小の整数)に受け取ったメッセージに対してw(i−j)を乗じたものと、i回目(iは2以上の正数)の前記メッセージに基づき、前記チェックノードへのメッセージを計算する処理を、
前記コンピュータに実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191153A JP4526451B2 (ja) | 2005-06-30 | 2005-06-30 | 復号装置と方法並びにプログラム |
US11/476,679 US7805654B2 (en) | 2005-06-30 | 2006-06-29 | Decoding device and decoding method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191153A JP4526451B2 (ja) | 2005-06-30 | 2005-06-30 | 復号装置と方法並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007013519A true JP2007013519A (ja) | 2007-01-18 |
JP4526451B2 JP4526451B2 (ja) | 2010-08-18 |
Family
ID=37718942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005191153A Expired - Fee Related JP4526451B2 (ja) | 2005-06-30 | 2005-06-30 | 復号装置と方法並びにプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7805654B2 (ja) |
JP (1) | JP4526451B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199623A (ja) * | 2007-02-13 | 2008-08-28 | Commiss Energ Atom | メッセージパッシングおよび強制収斂復号法 |
US9195536B2 (en) | 2013-07-05 | 2015-11-24 | Kabushiki Kaisha Toshiba | Error correction decoder and error correction decoding method |
US10069515B2 (en) | 2015-02-02 | 2018-09-04 | Kabushiki Kaisha Toshiba | Decoding device and decoding method |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7647548B2 (en) * | 2006-07-31 | 2010-01-12 | Agere Systems Inc. | Methods and apparatus for low-density parity check decoding using hardware-sharing and serial sum-product architecture |
CN101803205B (zh) * | 2008-08-15 | 2013-12-18 | Lsi公司 | 近码字的ram列表解码 |
US8719686B2 (en) * | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
US9944520B2 (en) | 2013-01-15 | 2018-04-17 | Alcatel Lucent | Syndrome of degraded quantum redundancy coded states |
US9286154B2 (en) | 2013-06-07 | 2016-03-15 | Alcatel Lucent | Error correction for entangled quantum states |
US9762262B2 (en) | 2014-06-18 | 2017-09-12 | Alcatel Lucent | Hardware-efficient syndrome extraction for entangled quantum states |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347883A (ja) * | 2004-05-31 | 2005-12-15 | Toshiba Corp | 復号装置および復号回路 |
WO2006059688A1 (ja) * | 2004-12-02 | 2006-06-08 | Mitsubishi Denki Kabushiki Kaisha | 復号装置及び通信装置 |
JP2007013518A (ja) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | 復号装置と方法並びにプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3833545B2 (ja) | 2002-02-13 | 2006-10-11 | 三菱電機株式会社 | 通信システム、受信機、送信機および通信方法 |
JP4062435B2 (ja) | 2002-12-03 | 2008-03-19 | 日本電気株式会社 | 誤り訂正符号復号装置 |
EP1536568A1 (en) * | 2003-11-26 | 2005-06-01 | Matsushita Electric Industrial Co., Ltd. | Belief propagation decoder cancelling the exchange of unreliable messages |
US7191376B2 (en) * | 2003-12-04 | 2007-03-13 | Mitsubishi Electric Research Laboratories, Inc. | Decoding Reed-Solomon codes and related codes represented by graphs |
CN101233693B (zh) | 2005-05-13 | 2012-11-14 | 日本电气株式会社 | 利用ldpc编码的编码器和解码器 |
-
2005
- 2005-06-30 JP JP2005191153A patent/JP4526451B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-29 US US11/476,679 patent/US7805654B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347883A (ja) * | 2004-05-31 | 2005-12-15 | Toshiba Corp | 復号装置および復号回路 |
WO2006059688A1 (ja) * | 2004-12-02 | 2006-06-08 | Mitsubishi Denki Kabushiki Kaisha | 復号装置及び通信装置 |
JP2007013518A (ja) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | 復号装置と方法並びにプログラム |
Non-Patent Citations (2)
Title |
---|
JPN6010010117, Engling Yeo et.al, "High Throughput Low−Density Parity−Check Decoder Architectures", Global Telecommunications Conference, 2001. GLOBECOM ’01. IEEE, 2001, Vol.5, pp.3019−3024 * |
JPN6010010120, 栗原 吉広 外3名, "復号順序制御を行うSum−Product復号の特性評価", 電子情報通信学会技術研究報告, 20040309, Vol.103 No.715, pp.13−18 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199623A (ja) * | 2007-02-13 | 2008-08-28 | Commiss Energ Atom | メッセージパッシングおよび強制収斂復号法 |
US9195536B2 (en) | 2013-07-05 | 2015-11-24 | Kabushiki Kaisha Toshiba | Error correction decoder and error correction decoding method |
US10069515B2 (en) | 2015-02-02 | 2018-09-04 | Kabushiki Kaisha Toshiba | Decoding device and decoding method |
Also Published As
Publication number | Publication date |
---|---|
US7805654B2 (en) | 2010-09-28 |
US20070033481A1 (en) | 2007-02-08 |
JP4526451B2 (ja) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4526450B2 (ja) | 復号装置と方法並びにプログラム | |
JP4526451B2 (ja) | 復号装置と方法並びにプログラム | |
JP4627317B2 (ja) | 通信装置および復号方法 | |
US7343548B2 (en) | Method and apparatus for encoding and decoding data | |
JP4327731B2 (ja) | 低密度パリティ検査符号を用いる符号化器と、その符号化方法 | |
US7181676B2 (en) | Layered decoding approach for low density parity check (LDPC) codes | |
US9602132B2 (en) | Transmitter, encoding apparatus, receiver, and decoding apparatus | |
JP4221503B2 (ja) | パリティチェックデコーダで使用するノードプロセサ | |
US8205130B2 (en) | Decoding apparatus | |
JP4519694B2 (ja) | Ldpc符号検出装置及びldpc符号検出方法 | |
CN110771047B (zh) | 具有f功能和g功能的llr域计算的极性解码器 | |
CN106936444B (zh) | 一种集合译码方法和集合译码器 | |
CN110741558B (zh) | 具有逻辑三维存储器的极化编码器、通信单元、集成电路及其方法 | |
JP5333233B2 (ja) | 復号装置、データ蓄積装置、データ通信システム、および復号方法 | |
US8572462B2 (en) | Decoding apparatus and decoding method | |
JP5488472B2 (ja) | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 | |
JP6395658B2 (ja) | 誤り訂正復号装置、受信装置及び誤り訂正復号方法 | |
JP2006050622A (ja) | 低密度パリティチェック行列の生成装置及びその方法 | |
Zolotarev et al. | High throughput software multithreshold decoder on GPU | |
KR101267756B1 (ko) | 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
Leduc-Primeau et al. | Stochastic decoders for LDPC codes | |
JP2010028408A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
Chen et al. | FPGA implementation of a factorization processor for soft-decision reed-solomon decoding | |
KR101267654B1 (ko) | 가변 부호어 길이를 지원하는 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
KR101221062B1 (ko) | 가변 usc 부호를 이용한 부호화 및 복호화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100601 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |