JP2007012589A - 電子放出素子および電子放出素子の駆動方法 - Google Patents

Abstract

【課題】エミッション遅延現象を抑制して動画像の実現の際に輝度の低下を最小化し，表示品質を高めることが可能な電子放出素子および電子放出素子の駆動方法を提供する。
【解決手段】本発明の電子放出素子は，カソード電極６と，絶縁層を介してカソード電極６の上部に形成されるゲート電極１０と，カソード電極６に形成され，カソード電極６とゲート電極１０に印加された電圧の差から発生する電界によって電子を放出する電子放出部１２と，カソード電極６とゲート電極１０に電圧を印加する駆動部と，電子放出部１２から放出された電子を加速させるために陽の電圧が印加されるアノード電極２６とを含み，カソード電極６に印加される第１電圧（Ｖｃ）とゲート電極１０に印加される第２電圧（Ｖｇ）は０．４≦Ｖｃ／Ｖｇ＜０．８を満足する。
【選択図】図１

Description

本発明は，電子放出素子に係り，特にエミッション遅延を抑制して動画像の実現の際に輝度の変化を防止することが可能な電子放出素子および電子放出素子の駆動方法に関する。

一般に，電子放出素子は，電子源の種類によって，熱陰極（Ｈｏｔ Ｃａｔｈｏｄｅ）を用いる方式と，冷陰極（Ｃｏｌｄ Ｃａｔｈｏｄｅ）を用いる方式とに大別される。

ここで，冷陰極を用いる方式の電子放出素子としては，電界放出アレイ（ＦＥＡ型：Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ），表面伝導エミッション（ＳＣＥ型：Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｓｓｉｏｎ），金属−絶縁層−金属（ＭＩＭ型：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ），および金属−絶縁層−半導体（ＭＩＳ型：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などが知られている。

この中でも，ＦＥＡ型電子放出素子は，仕事関数（Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ）が低い，あるいはアスペクト比が大きい物質を電子源として使用する場合，真空中で電界によって容易に電子が放出される原理を利用したものであって，モリブデン（Ｍｏ）またはシリコン（Ｓｉ）などを主材質とする先端の尖ったチップ構造物で電子放出部を形成し，あるいはカーボンナノチューブや黒鉛，ダイヤモンドライクカーボンなどのカーボン系物質で電子放出部を形成した例が開発されている。

公知のＦＥＡ型電子放出素子において，第１基板上にはカソード電極，絶縁層およびゲート電極が順次形成され，ゲート電極と絶縁層には開口部が設けられ，開口部の内側にはカソード電極上に電子放出部が形成される。第１基板と対向する第２基板の一面には蛍光層とアノード電極が提供される。

上記カソード電極は，電子放出に必要な電流を電子放出部に供給する役割をし，上記ゲート電極は，カソード電極との電圧差を用いて電子放出を制御する役割をする。上記アノード電極は，数百〜数千Ｖの直流電圧の印加を受けて蛍光層を高電位状態に維持することにより，電子放出部から放出された電子を蛍光層に向けて加速させる。

通常の場合，ゲート電極は走査電極として用いられ，カソード電極は画像データを書き込むためのデータ電極として用いられる。

これにより，ゲート電極に順次走査パルスを印加し，走査パルスの印加されたゲート電極に対応する複数のカソード電極に選択的にデータパルスを印加すると，両電極間の電圧差がしきい値以上である画素において電子放出部の周囲に電界が形成され，これから電子が放出される。放出された電子は，アノード電極に印加された高電圧に引かれて対応の蛍光層に衝突することにより，蛍光層を発光させる。

このように動作する電子放出素子において，カソード電極とゲート電極に印加される駆動信号に応じて電子放出のオン／オフと電子放出量が迅速且つ正確に制御されるとき，画像信号による正確な表示を行うことができる。電子放出量は，アノード電極に到達するエミッション電流Ｉｅから観察することができる。その後，電子放出とエミッション電流（Ｅｍｉｓｓｉｏｎ Ｃｕｒｒｅｎｔ）を同じ意味で使用する。

上述した駆動特性は，電子放出素子が動画像を実現するとき，そして相当大きいエミッション電流の変化を起こす画像を切り替えるときにさらに要求される。一例として，黒色モードから白色モードに画像を切り替えるとき，駆動信号に応じてエミッション電流が迅速に回復しなければならず，そうでない場合には白色モードの初期で相当期間輝度の低下が発生する。

一方，カソード電極とゲート電極には正弦波パルスが印加される。正弦波は，比較的高い電圧を有し，画素数が多いほど，短いオンタイム（ＯＮ ｔｉｍｅ）の印加時間を有する。ところが，カソード電極とゲート電極の内部抵抗や，カソード電極とゲート電極との交差領域から発生する寄生キャパシタンスなどによって駆動信号が遅延するなど，信号歪みが発生するおそれがある。駆動信号遅延は，エミッション遅延につながって表示品質の低下を誘発する。

そこで，本発明はこのような問題点に鑑みてなされたもので，その目的は，エミッション遅延現象を抑制して動画像実現の際に輝度の低下を最小化し且つ表示品質を高めることが可能な，新規かつ改良された電子放出素子およびこの駆動方法を提供することにある。

上記課題を解決するために，本発明のある観点によれば，カソード電極と，絶縁層を介してカソード電極の上部に形成されるゲート電極と，カソード電極に形成され，カソード電極とゲート電極に印加された電圧の差から発生する電界によって電子を放出する電子放出部と，カソード電極とゲート電極に電圧を印加する駆動部と，電子放出部から放出された電子を加速させるために陽の電圧が印加されるアノード電極とを含み，カソード電極に印加される第１電圧（Ｖｃ）とゲート電極に印加される第２電圧（Ｖｇ）が０．４≦Ｖｃ／Ｖｇ＜０．８を満足する，電子放出素子を提供する。

上記駆動部は，カソード電極とゲート電極にそれぞれ第１電圧と第２電圧を印加し，電子放出部から電子が放出されないようにすることができる。

上記駆動部は，ゲート電極に第２電圧を印加した状態でカソード電極に第１電圧より低い第３電圧と第１電圧を有するパルスを印加し，第３電圧がカソード電極に印加される期間によって電子放出部から放出される電子の量を決定することができる。

上記電子放出素子は，ゲート電極の上部に形成され，０Ｖまたは陰の電圧が印加される集束電極をさらに含むことができる。

また，本発明の別の観点によれば，第１電極，第１電極と絶縁されて形成された第２電極，および第１電極と第２電極のいずれか一方に形成され，第１電極と第２電極に印加された電圧の差によって電子を放出する電子放出部を含む電子放出素子の駆動方法において，第１電極に第１電圧を印加する段階と，第１電極に第１電圧を印加した状態で，第２電圧と第３電圧を有するパルスを第２電極に印加する段階とを含み，第１電圧と第２電圧が０．４≦Ｖｃ／Ｖｇ＜０．８を満足する，電子放出素子の駆動方法を提供する。この際，Ｖｃは第１電圧と第２電圧のうち低い方であり，Ｖｇは第１電圧と第２電圧のうち高い方を示す。

上記第２電極に第３電圧が印加される場合に電子放出部から電子が放出されるようにすることができる。

上記電子放出部は，第２電極に形成され，Ｖｃが第２電圧，Ｖｇが第１電圧として設定できる。

以上説明したように，本発明によれば，本発明の電子放出素子は，前述したＶｃとＶｇの比率最適化によってエミッション遅延現象を抑制して動画像の実現の際に輝度低下を最小化し，表示品質を高めることができる。

以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。

図１を参照すると，電子放出素子は，表示パネル１１０と，走査電極Ｓｎを駆動する走査駆動部１４０と，データ電極Ｄｍを駆動するデータ駆動部１３０と，走査駆動部１４０およびデータ駆動部１３０を制御する制御部１５０とを含む。

表示パネル１１０は，ｎ個の走査電極Ｓｎとｍ個のデータ電極Ｄｍからなり，走査電極Ｓｎとデータ電極Ｄｍとが交差する領域それぞれに電子放出部を設ける。

制御部１５０は，画像信号Ｒ，Ｇ，Ｂ，垂直同期信号Ｖ＿ＳＹＮＣおよび水平同期信号Ｈ＿ＳＹＮＣの入力を受けて走査駆動信号とデータ駆動信号を生成し，走査駆動部１４０とデータ駆動部１３０にそれぞれ走査駆動信号とデータ駆動信号を印加する。すると，走査駆動部１４０は，入力された走査駆動信号に基づいて走査電極Ｓｎに走査駆動電圧を印加し，データ駆動部１３０は，入力されたデータ駆動信号に基づいてデータ電極Ｄｍにデータ駆動電圧を印加する。

図２および図３を参照すると，表示パネル１１０は，所定の間隔をおいて平行に対向して配置される第１基板２と第２基板４を含む。第１基板２には電子放出のための構造物が備えられ，第２基板４には電子によって可視光を放出して任意の発光または表示を行う構造物が備えられる。

まず，第１基板２の上にカソード電極６が第１基板２の一方向に沿ってストライプ状に形成され，カソード電極６を覆いながら第１基板２全体にわたって第１絶縁層８が形成される。第１絶縁層８の上にはゲート電極１０がカソード電極６と直交する方向に沿ってストライプ状に形成される。

カソード電極６とゲート電極１０との交差領域が単位画素を成し，カソード電極６の上には単位画素ごとに少なくとも一つの電子放出部１２が形成され，第１絶縁層８とゲート電極１０には各電子放出部１２に対応する開口部１４が設けられることにより，第１基板上に電子放出部１２が露出するようにする。

電子放出部１２は，真空中で電界が加えられると，電子を放出する物質，例えばカーボン系物質またはナノメートルサイズの物質からなる。電子放出部１２の構成物質としては，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイヤモンド，ダイヤモンドライクカーボン，Ｃ_６０，シリコンナノワイヤおよびこれらの組み合わせ物質を使用することができ，電子放出部１２の製造法としてはスクリーン印刷，直接成長，化学気相成長またはスパッタリングなどを適用することができる。

図面では，電子放出部１２が円形に形成され，各単位画素でカソード電極６の長手方向に沿って一列に配列される構成を示した。ところが，電子放出部１２の平面形状，単位画素当たりの個数および配列形態などは，図示した例に限定されず，様々に変形可能である。

ゲート電極１０と第１絶縁層８の上に第２絶縁層１６と集束電極１８が形成される。第２絶縁層１６と集束電極１８にも電子ビーム通過のための開口部２０が設けられるが，この開口部２０は一例として単位画素当たり一つ備えられる。この場合，集束電極１８は，一つの単位画素から放出される電子を包括的に集束させる。

上記集束電極１８は，第１基板２全体に形成され，あるいは所定のパターンに分けられて複数形成される。後者の場合，図示は省略した。また，集束電極１８は，第２絶縁層１６の上にコートされた金属膜からなり，あるいは開口部を有する金属プレートを第２絶縁層１６上に固着させた構造からなる。

次に，第１基板２に対向する第２基板４の一面には蛍光層２２，例えば赤色，緑色および青色の蛍光層２２Ｒ，２２Ｇ，２２Ｂが任意の間隔で形成され，各蛍光層２２の間には画面のコントラスト向上のための黒色層２４が形成される。

蛍光層２２と黒色層２４の上には，アルミニウムなどの金属膜からなるアノード電極２６が形成される。アノード電極２６は外部から電子ビームの加速に必要な電圧の印加を受け，蛍光層２２から放射された可視光のうち，第１基板２に向かって放射された可視光を第２基板４側に反射させて画面の輝度を高める役割をする。

一方，アノード電極は，金属膜ではないＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明な導電膜からなる。この場合，アノード電極は，第２基板に接した蛍光層と黒色層の一面に位置し，所定のパターンに区分されて複数形成できる。

上記第１基板２と上記第２基板４は，その間にスペーサ２８を配置した状態でガラスフリットなどの密封部材によって縁部が一体に接合され，内部空間を排気させて真空状態に保つことにより表示パネル１１０を構成する。この際，スペーサ２８は，黒色層２４の位置する非発光領域に対応して配置される。

前述した構成において，カソード電極６は，データ駆動部１３０と連結され，これからデータ駆動電圧の印加を受け，ゲート電極１０は，走査駆動部１４０と連結され，これから走査駆動電圧の印加を受ける。集束電極１８は，０Ｖまたは数〜数十Ｖの（−）直流電圧の印加を受け，アノード電極２６は，数百〜数千Ｖの（＋）直流電圧の印加を受ける。
図４は本実施形態の電子放出素子に適用可能な駆動波形の一例を示す。

図４を参照すると，Ｔ_１区間において，走査電極Ｓｎには走査信号のオン電圧Ｖ_Ｓが印加され，データ電極Ｄｍにはデータ信号のオン電圧Ｖ_１が印加される。すると，走査電極Ｓｎとデータ電極Ｄｍに印加される電圧の差Ｖ_Ｓ−Ｖ_１によって電子放出部から電子が放出され，放出された電子は蛍光層と衝突して蛍光層を発光させる。

その後，Ｔ_２区間では，走査電極Ｓｎに走査信号のオン電圧Ｖ_Ｓが維持され，データ電極Ｄｍにはデータ信号のオフ電圧Ｖ_Ｄが印加される。すると，走査電極Ｓｎとデータ電極Ｄｍに印加される電圧の差がＶ_Ｓ−Ｖ_Ｄに減少し，電子放出部から電子放出が起こらなくなる。Ｔ_１区間とＴ_２区間とのパルス幅を変化させて適切な諧調表現を行うことができる。

Ｔ_３区間では，走査電極Ｓｎに走査信号のオフ電圧Ｖ_１が印加され，データ電極Ｄｍにはデータ信号のオフ電圧Ｖ_１が印加されることにより，電子放出部から電子放出が起こらなくなる。この際，走査信号のオフ電圧Ｖ_１は，データ信号のオン電圧Ｖ_１と同一になるように設定され，通常０Ｖの電圧に設定される。

上述した走査パルスとデータパルスの組み合わせでエミッション電流のオン／オフとエミッション電流量が制御される。電子放出部１２から放出された電子は，集束電極１６を通過しながら集束電圧によって電子ビーム束の中心部に集束し，アノード電圧に引かれて対応の蛍光層２２を向かって加速して蛍光層２２と衝突する。この過程で集束電極１８と第２絶縁層１６が電子放出部１２に対するアノード電界の影響を弱化させる。

上記アノード電極に所定の電圧を印加した状態で外部因子（例えばアノード電界）の干渉なしでゲート電極１０とカソード電極６間の電圧差によって電界を形成してエミッション電流を制御するとき，走査信号のオン電圧Ｖｓに対するデータ信号のオフ電圧Ｖ_Ｄの差，すなわちターンオフ電圧が電子放出素子の駆動特性を決定する重要な要素として作用する。

上記ゲート電極に印加される走査信号のオン電圧ＶｓをＶｇとし，カソード電極に印加されるデータ信号のオフ電圧Ｖ_ＤをＶｃとすれば，本実施形態において，ＶｇとＶｃは下記の数式１を満足する。

０．４≦Ｖｃ／Ｖｇ＜０．８・・・(数式１)

図５〜図１０は，Ｖｃ／Ｖｇの変化によるエミッション遅延特性を測定して示すグラフである。グラフの横軸は時間を示し，グラフの縦軸はエミッション電流を示す。エミッション遅延実験は，白色モードを１０分間実現し，黒色モードを１分間実現した後，さらに白色モードに切り替えながら１分単位別にエミッション電流を測定する方法で行った。

まず，図５はＶｃ／Ｖｇが０．４である実施例１の実験結果を示す。実験に適用されたＶｇは５０Ｖであり，Ｖｃは２０Ｖである。図５を参照すると，２番目の白色モードの切替初期時点でエミッション電流が迅速に回復してエミッション遅延が観察されなかった。

図６はＶｃ／Ｖｇが０．７３である実施例２の実験結果を示す。実験に適用されたＶｇは１１０Ｖであり，Ｖｃは８０Ｖである。図６を参照すると，実施例２でも２番目の白色モードの切替初期時点でエミッション電流が迅速に回復してエミッション遅延が観察されなかった。

図７はＶｃ／Ｖｇが０．８である比較例１の実験結果を示す。実験に適用されたＶｇは１００Ｖであり，Ｖｃは８０Ｖである。図７を参照すると，比較例１では，２番目の白色モードの切替初期時点で約９．３％のエミッション低下率と約１分程度のエミッション遅延時間を示した。

エミッション低下率は，一番目の白色モードの最終時点で測定したエミッション電流に対する２番目の白色モードの初期時点で測定したエミッション電流の比を意味する。エミッション遅延時間は，一番目の白色モードの最終時点で測定したエミッション電流を約±５％以内の範囲に回復するのにかかる時間を意味する。エミッション遅延時間の間には画面の輝度低下が発生する。

図８はＶｃ／Ｖｇが０．８３である比較例２の実験結果を示す。実験に適用されたＶｇは１２０Ｖであり，Ｖｃは１００Ｖである。図８を参照すると，比較例２では，２番目の白色モードの切替初期時点で約２４．４％のエミッション低下率と約１分程度のエミッション遅延時間を示した。

図９はＶｃ／Ｖｇが０．８９である比較例３の実験結果を示す。実験に適用されたＶｇは９０Ｖであり，Ｖｃは８０Ｖである。図９を参照すると，比較例３では２番目の白色モードの切替初期時点で約３１％のエミッション低下率と約４分程度のエミッション遅延時間を示した。

図１０はＶｃ／Ｖｇが１である比較例４の実験結果を示す。実験に適用されたＶｇとＶｃは全て７０Ｖである。図１０を参照すると，比較例４では２番目の白色モードの切替初期時点で約７５．６％のエミッション低下率を示し，２番目の白色モードに切り替えて９分が経過した後にもエミッション電流は回復しなかった。

前述した結果は，Ｖｇに対するＶｃの比率が大きいほど，カソード電極とゲート電極の抵抗または両電極間の寄生キャパシタンスなどの外部要因によって駆動信号の歪みおよび遅延が行われるためであると推定される。一方，Ｖｃ／Ｖｇが０．４未満の場合には，ターンオン電圧（図４ではＶｓ−Ｖ_１）とターンオフ電圧（図４ではＶｓ−Ｖ_Ｄ）との差が小さいため，基本的なデータオフｄａｔａ−ｏｆｆ動作が行われない。

したがって，前述した結果から，Ｖｃ／Ｖｇは数式１の条件を満足するように設定され，この条件を満足する本実施形態の電子放出素子は相当大きいエミッション電流の変化を起こす画像切替の際にもエミッション遅延が起こらないため，優れた動画像の品質を得ることができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

上記実施例では電子放出部がカソード電極に形成された場合を示したが，ゲート電極
，またはカソード電極およびゲート電極両方に形成されてもよい。

本発明は，電子放出素子に適用可能であり，特にエミッション遅延を抑制して動画像の実現の際に輝度の変化を防止することが可能な電子放出素子および電子放出素子のの駆動方法に適用可能である。

本発明の実施形態に係る電子放出素子の概略図である。 本発明の実施形態に係る電子放出素子の表示パネルの部分分解して示した斜視図である。 本発明の実施形態に係る電子放出素子の表示パネルの部分的に示した断面図である。 本発明の実施形態に係る電子放出素子でカソード電極とゲート電極に印加される駆動波形を示す説明図である。 実施例１の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。 実施例２の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。 比較例１の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。 比較例２の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。 比較例３の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。 比較例４の電子放出素子でエミッション遅延特性を示すグラフで示す説明図である。

符号の説明

２ 第１基板
４ 第２基板
６ カソード電極
８ 第１絶縁層
１０ ゲート電極
１２ 電子放出部
１４，２０ 開口部
１６ 第２絶縁層
１８ 集束電極
２２ 蛍光層
２４ 黒色層
２６ アノード電極
２８ スペーサ
１１０ 表示パネル
１３０ データ駆動部
１４０ 走査駆動部
１５０ 制御部

Claims (7)

1. カソード電極と；
   絶縁層を介して前記カソード電極の上部に形成されるゲート電極と；
   前記カソード電極に形成され，前記カソード電極と前記ゲート電極に印加された電圧の差から発生する電界によって電子を放出する電子放出部と；
   前記カソード電極と前記ゲート電極に電圧を印加する駆動部と；
   前記電子放出部から放出された電子を加速させるために陽の電圧が印加されるアノード電極と；
   を含み，
   前記カソード電極に印加される第１電圧（Ｖｃ）と前記ゲート電極に印加される第２電圧（Ｖｇ）が０．４≦Ｖｃ／Ｖｇ＜０．８を満足すること；
   を特徴とする，電子放出素子。
2. 前記駆動部は，前記カソード電極と前記ゲート電極にそれぞれ前記第１電圧と前記第２電圧を印加して電子放出部から電子が放出されないようにすること；
   を特徴とする，請求項１に記載の電子放出素子。
3. 前記駆動部は，前記ゲート電極に前記第２電圧を印加した状態で前記カソード電極に前記第１電圧より低い第３電圧と前記第１電圧を有するパルスを印加し；
   前記第３電圧が前記カソード電極に印加される期間によって，前記電子放出部から放出される電子の量を決定すること；
   を特徴とする，請求項１または２に記載の電子放出素子。
4. 前記ゲート電極の上部に形成され，０Ｖまたは陰の電圧が印加される集束電極をさらに含むこと；
   を特徴とする，請求項１〜３のいずれかに記載の電子放出素子。
5. 第１電極，前記第１電極と絶縁されて形成された第２電極，および前記第１電極と前記第２電極のいずれか一方に形成され，第１電極と第２電極に印加された電圧の差によって電子を放出する電子放出部を含む電子放出素子の駆動方法において：
   前記第１電極に第１電圧を印加する段階と；
   前記第１電極に前記第１電圧を印加した状態で前記第２電極に第２電圧と第３電圧を有するパルスを印加する段階と；
   を含み，
   前記第１電圧と前記第２電圧は０．４≦Ｖｃ／Ｖｇ＜０．８を満足し；
   前記Ｖｃは前記第１電圧と前記第２電圧のうち低い方であり，前記Ｖｇは前記第１電圧と前記第２電圧のうち高い方を示すこと；
   を特徴とする，電子放出素子の駆動方法。
6. 前記第２電極に前記第３電圧が印加される場合，前記電子放出部から電子が放出されること；
   を特徴とする，請求項５に記載の電子放出素子の駆動方法。
7. 前記電子放出部は，前記第１電極に形成され，
   前記Ｖｃが前記第２電圧であり，前記Ｖｇが前記第１電圧であること；
   を特徴とする，請求項５または６に記載の電子放出素子の駆動方法。
   
   

Images