JP2007011690A - プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法 - Google Patents

プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法 Download PDF

Info

Publication number
JP2007011690A
JP2007011690A JP2005191687A JP2005191687A JP2007011690A JP 2007011690 A JP2007011690 A JP 2007011690A JP 2005191687 A JP2005191687 A JP 2005191687A JP 2005191687 A JP2005191687 A JP 2005191687A JP 2007011690 A JP2007011690 A JP 2007011690A
Authority
JP
Japan
Prior art keywords
program
change
verification
function
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005191687A
Other languages
English (en)
Other versions
JP4414373B2 (ja
Inventor
Kazumichi Morizawa Rafael
カズミチ モリザワ ラファエル
Shinya Kuwamura
慎哉 桑村
Tsuneo Nakada
恒夫 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005191687A priority Critical patent/JP4414373B2/ja
Priority to US11/237,663 priority patent/US7844953B2/en
Publication of JP2007011690A publication Critical patent/JP2007011690A/ja
Application granted granted Critical
Publication of JP4414373B2 publication Critical patent/JP4414373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3632—Software debugging of specific synchronisation aspects

Abstract

【課題】 並行・並列プログラムの対話的デバッグ作業を可能にするための効率的な検証を行うプログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法を提供する。
【解決手段】 変更前の検証対象プログラムと変更後の検証対象プログラムから、変更が施された関数と、変更の影響を受ける共有変数を用いた関数とを検出すると共に、変更の影響を受ける部分、制御構造部分、それ以外の部分を検出する検出ステップと、検出ステップの検出結果に基づいてモデルを生成するモデル生成ステップと、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルを比較することにより、変更後の検証対象プログラムの検証を行う検証ステップとをコンピュータに実行させる。
【選択図】 図１

Description

本発明は、並行プログラムまたは並列プログラムの検証を行うためのプログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法に関するものである。
並行プログラムや並列プログラムは、複数のプロセス（スレッド）で構成される。これらのプロセスは、実行中に同一の共有リソース（共有変数）を参照したり、書き換えたりする。複数のプロセスによる共有リソースの自由な参照や書き換えを許すと、設計者の意図とは異なる結果がプログラムにより出力される可能性がある。
ここで、並列プログラムの具体例を用いて説明する。この例における並列プログラムは、共有変数ｓｈａｒｅｄの定義、関数Ｐｒｏｃｅｓｓ０１、関数Ｐｒｏｃｅｓｓ０２から構成される。図３２は、並列プログラムにおける共有変数の定義の一例を示すソースコードである。また、図３３は、並列プログラムにおける関数Ｐｒｏｃｅｓｓ０１の一例を示すソースコードである。また、図３４は、並列プログラムにおける関数Ｐｒｏｃｅｓｓ０２の一例を示すソースコードである。２つのプロセスである関数Ｐｒｏｃｅｓｓ０１、関数Ｐｒｏｃｅｓｓ０２は、共有変数ｓｈａｒｅｄを共有する。この並列プログラムは、関数Ｐｒｏｃｅｓｓ０１、関数Ｐｒｏｃｅｓｓ０２は、並列に動作し、関数ａ（１），ｂ（０）が交互に呼び出される仕様である。第１の並列プログラムのトレースの一例として、次のトレースが起こり得る。
１．Ｐｒｏｃｅｓｓ０１．ｓｈａｒｅｄ参照（ｓｈａｒｅｄ＝＝０）
２．Ｐｒｏｃｅｓｓ０１．ｓｈａｒｅｄ＝１
３．Ｐｒｏｃｅｓｓ０２．ｓｈａｒｅｄ参照（ｓｈａｒｅｄ＝＝１）
４．Ｐｒｏｃｅｓｓ０２．ｓｈａｒｅｄ＝０
５．Ｐｒｏｃｅｓｓ０２．ｂ（０）
６．Ｐｒｏｃｅｓｓ０１．ａ（０）
このトレースの例では、関数ａと関数ｂの実行順番が逆転し、引数は共に０となり、仕様を満たさないことから、不具合である。
このような不具合を防ぐために、ＭＵＴＥＸロックやセマフォア等の同期機構が使われる。例えば、ＭＵＴＥＸロックを使ってプログラムを修正することができる。同期機構を使うことにより、１つのプロセスが共有リソースへの参照や書き込みを行うとき、別のプロセスが干渉しないことから、設計された順番通りに逐次実行される。図３５は、並列プログラムにおける関数Ｐｒｏｃｅｓｓ０１の修正結果の一例を示すソースコードである。図３６は、並列プログラムにおける関数Ｐｒｏｃｅｓｓ０２の修正結果の一例を示すソースコードである。この例では、ロックｌに保護されている部分（ｌｏｃｋの呼び出しからｕｎｌｏｃｋの呼び出しまでの間）は、逐次実行される。
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。この並列プログラム動作解析方法は、並列計算機上で動作する並列プログラムについて、並列プログラムを構成する各プログラムの状態遷移を表示すると共に、不具合の原因の特定を支援するものである。
特開平８−３２８８９７号公報
しかしながら、上述した同期機構を多用すると逐次に実行される部分が増えることにより、プログラムの並列性が活かされず、性能の観点からは望ましくない。また、多くの場合、同期機構の実行にオーバヘッドが存在するため、性能低下の要因となる。
但し、多くのケースでは、並列・並行プログラムの実行には仮定が設けられる。その仮定を考慮してプログラムを変更すると、一部の同期を緩和することができる。同期を緩和した結果、プロセスが並行または並列に実行できる時間が増えて、プログラム全体の実行速度が向上する。正しく動作するように並列・並行プログラムの速度を改善するためには、変更前と変更後のプログラムの結果を比較しながら行う作業が必要であり、この作業を行うためには、デバッガのような対話的なツールが必要となる。特に、並行・並列プログラムの同期が原因となる不具合の特定は、難しい作業である。
通常の逐次プログラムのデバッガでは、デバッグ対象プログラムに対するテストデータを決めておき、設計者がステップ実行しながら実行結果を観測する。並行・並列プログラムにおいて、多くの場合、実行結果はテストデータに依存するだけでなく、各プロセスの共有リソースへアクセスするタイミングにも依存する。しかしながら、通常の逐次プログラム用のデバッガはタイミングを考慮していないため、並行・並列プログラムのデバッグに向いていない。
この問題に対して、並行・並列プログラムに特化したデバッガは存在する。このデバッガは、並行・並列に動作するプロセスの実行タイミングを変更しながら、テストデータを流す方式を採用している。しかし、プロセスのあらゆる実行タイミングを試行するため、デバッグ時間が非常に長くなってしまう。
また、並行・並列プログラムのデバッグには、モデルチェックを代表とする形式的検証技術が使われている。ここで、通常のモデルチェックの手順について説明する。変更前の正しく動作するプログラム全体のモデル、例えば、ＦＳＭ（Finite State Machine：有限状態機械）を予め作成する。プログラムの変更後、再度、変更後のプログラムのモデルを作成し、両方のモデルについて等価性検証等の技術を用いて比較する。しかしながら、プログラムの規模が大きい場合、モデル作成は非常に時間がかかると共に、モデルの比較も非常に時間がかかる。従って、一般的なプログラムの対話的デバッグ作業は困難であった。
本発明は上述した問題点を解決するためになされたものであり、並行・並列プログラムの対話的デバッグ作業を可能にするための効率的な検証を行うプログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法を提供することを目的とする。
上述した課題を解決するため、本発明は、複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証をコンピュータに実行させるプログラムの検証プログラムであって、前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出ステップと、前記検出ステップにより検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、前記モデル生成ステップにより生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップとをコンピュータに実行させるものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検出ステップは、変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検出ステップは、前記検証対象プログラムにおいて前記第１の部分にマークを付加することを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記モデル生成ステップは、前記第１の部分と前記第２の部分の基本ブロックを状態に割り付け、前記制御構造部分に基づいて遷移を表すことにより、有限状態機械をモデルとして生成することを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記モデル生成ステップは、前記モデルにおいて、前記第１の部分を含まない複数の状態をまとめて１つの状態とすることを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検証ステップは、まず、前記変更が施された関数について変更前のモデルと変更後のモデルの比較を行い、該比較の結果が一致しない場合、前記変更が施された関数のモデルと前記変更の影響を受ける共有変数を用いた関数のモデルの状態の積で得られるモデルについて、変更前のモデルと変更後のモデルの比較を行うことにより、前記変更後の検証対象プログラムの検証を行うことを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検証ステップは、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態を表示することを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検証ステップは、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態に至る実行順序を検出し、該実行順序を表示することを特徴とするものである。
また、本発明に係るプログラムの検証プログラムにおいて、前記検証ステップは、ルールベースチェックまたはモデルチェックを用いて、変更後の検証対象プログラムの検証を行うことを特徴とするものである。
また、本発明は、複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証を行うプログラムの検証装置であって、前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出部と、前記検出部により検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成部と、前記モデル生成部により生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証部とを備えたものである。
また、本発明に係るプログラムの検証装置において、前記検出部は、変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記検出部は、前記検証対象プログラムにおいて前記第１の部分にマークを付加し、前記モデル生成部は、前記マークを検出することにより前記第１の部分と前記第２の部分への分類を行うことを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記モデル生成部は、前記第１の部分と前記第２の部分の基本ブロックを状態に割り付け、前記制御構造部分に基づいて遷移を表すことにより、有限状態機械をモデルとして生成することを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記モデル生成部は、前記モデルにおいて、前記第１の部分を含まない複数の状態をまとめて１つの状態とすることを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記検証部は、まず、前記変更が施された関数について変更前のモデルと変更後のモデルの比較を行い、該比較の結果が一致しない場合、前記変更が施された関数のモデルと前記変更の影響を受ける共有変数を用いた関数のモデルの状態の積で得られるモデルについて、変更前のモデルと変更後のモデルの比較を行うことにより、前記変更後の検証対象プログラムの検証を行うことを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記検証部は、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態を表示することを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記検証部は、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態に至る実行順序を検出し、該実行順序を表示することを特徴とするものである。
また、本発明に係るプログラムの検証装置において、前記検証部は、ルールベースチェックまたはモデルチェックを用いて、変更後の検証対象プログラムの検証を行うことを特徴とするものである。
また、本発明は、並行プログラムまたは並列プログラムを検証対象プログラムとし、変更が施された検証対象プログラムの検証を行うプログラムの検証方法であって、前記変更前の検証対象プログラムと前記変更後の検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数を用いた関数とを検出すると共に、検出した関数から前記変更の影響を受ける部分である第１の部分を検出する検出ステップと、前記検出ステップにより検出された各関数から、制御構造、第１の部分、前記制御構造と前記第１の部分以外の部分である第２の部分に分類し、該分類に基づいて前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、前記モデル生成ステップにより生成された、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップとを実行するものである。
本発明によれば、並行・並列プログラムの検証に要する時間を大幅に短縮することにより、対話的デバッグ作業が可能になり、並行・並列プログラムの開発効率を大幅に向上させることができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
実施の形態１．
本実施の形態では、同期機構としてＭＵＴＥＸロックを用い、プログラムの変更により、データ競合が起こる場合について説明する。
図１は、本発明に係るプログラムの検証装置の構成の一例を示すブロック図である。この検証装置は、変更検出部１１、ソースコード分類部１２、モデル生成部１３、検証部１４を備える。
ここで、検証装置の動作の説明のために、並列プログラムの具体例である第１の検証対象プログラムを用いて説明する。この第１の検証対象プログラムのソースコードは、共有変数の定義、関数Ｐｒｏｃｅｓｓ１、関数Ｐｒｏｃｅｓｓ２から成る。図２は、第１の検証対象プログラムにおける共有変数の定義を示すソースコードである。また、図３は、第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１を示すソースコードである。また、図４は、第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２を示すソースコードである。また、図５は、第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１を示すソースコードである。このように関数Ｐｒｏｃｅｓｓ１を変更した場合、関数Ｐｒｏｃｅｓｓ１と関数Ｐｒｏｃｅｓｓ２の間で共有変数ｓｈａｒｅｄ１に対するデータ競合が起こる。
図６は、本発明に係るプログラムの検証装置の動作の一例を示すフローチャートである。
まず、変更検出部１１は、変更前プログラムと変更後プログラムを読み込んで、それらの差分を確認する変更検出処理を行う（Ｓ１１）。
図７は、本発明に係る変更検出処理の動作の一例を示すフローチャートである。まず、変更検出部１１は、変更前プログラムと変更後プログラムを比較し、変更された関数Ｊ、変更に影響を受けた共有変数集合Ｖを特定する（Ｓ２１）。次に、変更検出部１１は、変更後の関数Ｊにおいて共有変数集合Ｖの出現する部分とロックの部分にマークを付加する（Ｓ２２）。次に、変更検出部１１は、変更前の関数Ｊにおいて共有変数集合Ｖの出現する部分とロックの部分にマークを付加する（Ｓ２３）。次に、変更検出部１１は、他の関数の中から共有変数集合Ｖが出現する関数Ｋを特定する（Ｓ２４）。次に、変更検出部１１は、関数Ｋにおいて共有変数集合Ｖの出現する部分とロックの部分にマークを付加する（Ｓ２５）。次に、変更検出部１１は、マークが付いた関数集合を出力し（Ｓ２６）、このフローを終了する。
ここで、変更検出処理の具体例について説明する。図８は、第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１の変更検出処理の結果の一例を示すソースコードである。ここで、まず、変更検出部１１は、変更された関数が関数Ｐｒｏｃｅｓｓ１のみであると特定し、関数Ｐｒｏｃｅｓｓ１の変更箇所を特定し、特定した箇所に“／／１”から“／／６”までのマークを付加する。次に、変更検出部１１は、変更箇所で用いられている共有変数がｓｈａｒｅｄ１であると特定する。
図９は、第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１の変更検出処理の結果の一例を示すソースコードである。次に、変更前のＰｒｏｃｅｓｓ１におけるｓｈａｒｅｄ１の出現箇所を特定し、特定した箇所に“／／Ｓ”のマークを付加する。図１０は、第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２の変更検出処理の結果の一例を示すソースコードである。次に、変更検出部１１は、変数ｓｈａｒｅｄ１を使う別のプロセスを検索し、関数Ｐｒｏｃｅｓｓ２を特定し、関数Ｐｒｏｃｅｓｓ１におけるｓｈａｒｅｄ１の出現箇所を特定し、特定した箇所に“／／Ｓ”のマークを付加する。この結果、変更検出部１１の出力は、変更前の関数Ｐｒｏｃｅｓｓ１、変更後の関数Ｐｒｏｃｅｓｓ１、関数Ｐｒｏｃｅｓｓ２の関数集合であり、変更が施された部分や変更に影響を受けた部分にマークが付加されたソースコードである。
次に、ソースコード分類部１２は、制御構造、変更の影響を受ける部分、それ以外の部分の分類を行う（Ｓ１２）。ソースコード分類部１２は、対象となる関数において、制御構造とマークが付いている文を残した上で、基本ブロック単位で文をまとめる。基本ブロックとは、コンパイラ技術に使われる定義であり、制御フローの入口と出口がそれぞれ１つしかないブロックを指す。
図１１は、本発明に係るソースコード分類処理の動作の一例を示すフローチャートである。まず、ソースコード分類部１２は、変更検出部１１の出力である関数集合からある関数ｊを取り出す（Ｓ３１）。次に、ソースコード分類部１２は、関数ｊから制御構造を抽出し、新しい抽出関数ｊ’に出力する（Ｓ３２）。次に、ソースコード分類部１２は、関数ｊからマークが付いている部分を抽出し、抽出関数ｊ’に出力する（Ｓ３３）。次に、ソースコード分類部１２は、関数ｊからマークが付いていない部分を基本ブロック単位にまとめて抽出し、抽出関数ｊ’に出力する（Ｓ３４）。次に、ソースコード分類部１２は、関数集合に未処理の関数が残っているか否かの判断を行う（Ｓ３５）。関数が残っている場合（Ｓ３５，Ｙ）、処理Ｓ３１へ戻る。一方、関数が残っていない場合（Ｓ３５，Ｎ）、抽出関数ｊ’の集合を抽出関数集合として出力し（Ｓ３６）、このフローを終了する。
ここで、ソースコード分類処理の具体例について説明する。図１２は、第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のソースコード分類処理の結果の一例を示すソースコードである。変更前の関数Ｐｒｏｃｅｓｓ１の基本ブロックは、擬似関数ＡＡ（）、擬似関数ＢＢ（）、擬似関数ＣＣ（）、擬似関数ＤＤ（）、擬似関数ＥＥ（）としてまとめられる。図１３は、第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２のソースコード分類処理の結果の一例を示すソースコードである。関数Ｐｒｏｃｅｓｓ２の基本ブロックは、擬似関数ＸＸ（）、擬似関数ＺＺ（）としてまとめられる。
図１４は、第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のソースコード分類処理の結果の一例を示すソースコードである。ここで、変更後の関数Ｐｒｏｃｅｓｓ１の基本ブロックは、関数ａ（）と関数ｂ（）を擬似関数Ａ（）、関数ｄ（）を擬似関数Ｂ（）、関数ｅ（）を擬似関数Ｃ（）、関数ｌ．ｌｏｃｋ（）から関数ｆ（）までを擬似関数Ｄ（）、関数ｈ（）を擬似関数Ｅ（）としてまとめられる。
次に、モデル生成部１３は、ソースコード分類処理の結果をモデルに変換する（Ｓ１３）。モデルの種類は、後述する検証処理で用いる技術により異なるが、本実施の形態では、検証処理にモデルチェックを用い、モデルとしてＦＳＭを用いる。モデル生成部１３は、ソースコード分類処理の結果のうち、基本ブロック単位または共有変数を参照するブロック単位で状態を割り付け、更に状態最適化を行う。状態最適化は、マークが付いた部分が含まれない状態を１つの状態にまとめるものであり、State Minimizationアルゴリズムの応用により実現可能である。
図１５は、本発明に係るモデル生成処理の動作の一例を示すフローチャートである。まず、モデル生成部１３は、ソースコード分類部１２の出力である抽出関数集合からある抽出関数ｊ’を取り出す（Ｓ４１）。次に、モデル生成部１３は、ロックで保護されている部分を基本ブロックと見なす（Ｓ４２）。次に、モデル生成部１３は、抽出関数ｊ’の制御構造を辿り、基本ブロックを１つ取り出す（Ｓ４３）。次に、モデル生成部１３は、基本ブロック内にマークが付いた部分が存在するか否かの判断を行う（Ｓ４４）。マークが付いた部分が存在する場合（Ｓ４４，Ｙ）、モデル生成部１３は、基本ブロックからマークが付いた部分を分離し、１つの状態に割り付け（Ｓ４５）、残った部分をそれぞれ１つの状態に割り付け（Ｓ４６）、処理Ｓ４８へ移行する。一方、マークが付いた部分が存在しない場合（Ｓ４４，Ｎ）、モデル生成部１３は、基本ブロックを１つの状態に割り付け（Ｓ４７）、処理Ｓ４８へ移行する。
次に、処理Ｓ４８において、モデル生成部１３は、未処理の基本ブロックが残っているか否かの判断を行う（Ｓ４８）。未処理の基本ブロックが残っている場合（Ｓ４８，Ｙ）、処理Ｓ４３へ戻る。一方、未処理の基本ブロックが残っていない場合（Ｓ４８，Ｎ）、モデル生成部１３は、状態最適化を行う（Ｓ４９）。次に、モデル生成部１３は、抽出関数集合に未処理の抽出関数が残っているか否かの判断を行う（Ｓ５０）。未処理の抽出関数が残っている場合（Ｓ５０，Ｙ）、処理Ｓ４１へ戻る。一方、未処理の抽出関数が残っていない場合（Ｓ５０，Ｎ）、モデル生成部１３は、状態最適化の結果をＦＳＭモデル集合として出力し（Ｓ５１）、このフローを終了する。
ここで、モデル生成処理の具体例について説明する。まず、処理Ｓ４８までの状態割り付けの結果について説明する。図１６は、第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の状態割り付けの結果の一例を示すモデルである。ここで、モデル生成部１３は、擬似関数Ａ（），関数ｃ（）を状態Ａ、擬似関数Ｂ（）を状態Ｂ、擬似関数Ｃ（）を状態Ｃ、擬似関数Ｄ（）を状態Ｄ、擬似関数Ｅ（）を状態Ｅ、“／／１”，“／／２”，“／／３”を状態Ｎ１２３、“／／４”，“／／５”，“／／６”を状態Ｎ４５６として、それぞれ割り付ける。次に、処理Ｓ４９の状態最適化の結果について説明する。図１７は、第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の結果の一例を示すモデルである。ここで、状態Ａ、状態Ｂ，状態Ｃ，状態Ｄは、１つの基本ブロックとなり、かつ、その中にマークが付いた部分が存在しないため、状態Ａ’に統合される。
同様に、モデル生成部１３は、変更前の関数Ｐｒｏｃｅｓｓ１と関数Ｐｒｏｃｅｓｓ２に対してモデル生成処理を行う。図１８は、第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の状態割り付けの結果の一例を示すモデルである。擬似関数ＡＡ（）、擬似関数ＢＢ（）、擬似関数ＣＣ（）、擬似関数ＤＤ（）、擬似関数ＥＥ（）は、それぞれ状態ＡＡ、状態ＢＢ、状態ＣＣ、状態ＤＤ、状態ＥＥに割り付けられ、マーク“／／Ｓ”の付いた部分は状態Ｎ１に割り付けられる。図１９は、第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の結果の一例を示すモデルである。状態ＡＡ、状態ＢＢ、状態ＣＣ、状態ＤＤは、１つの基本ブロックとなり、かつ、その中にマークが付いた部分が存在しないため、状態ＡＡ’に統合される。
図２０は、第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２のモデル生成処理の結果の一例を示すモデルである。擬似関数ＸＸ（）、擬似関数ＺＺ（）は、それぞれ状態ＸＸ、状態ＺＺに割り付けられ、マーク“／／Ｓ”の付いた部分は状態Ｎ２に割り付けられる。状態最適化による変化はない。
次に、検証部１４は、モデル生成処理の結果を用いて検証処理を行う（Ｓ１４）。検証処理の方法として、モデルチェック、ルールベースチェック等があるが、本実施の形態では、検証処理にモデルチェックを用いる。
図２１は、本発明に係る検証処理の動作の一例を示すフローチャートである。まず、検証部１４は、モデル生成部１３の出力であるＦＳＭモデル集合のうち変更された関数に対してモデルチェックを行い（Ｓ６１）、モデルが一致したか否かの判断を行う（Ｓ６２）。モデルが一致した場合（Ｓ６２，Ｙ）、処理Ｓ６８へ移行する。一方、モデルが一致しない場合（Ｓ６２，Ｎ）、検証部１４は、検証する関数の範囲を拡大し、モデルチェックを行い（Ｓ６３）、モデルが一致したか否かの判断を行う（Ｓ６４）。モデルが一致した場合（Ｓ６４，Ｙ）、処理Ｓ６８へ移行する。一方、モデルが一致しない場合（Ｓ６４，Ｎ）、検証部１４は、問題箇所を表示し（Ｓ６６）、可能であればプログラムの動作に対する制約を付加し、必要があれば設計者の指示に従ってａｓｓｅｒｔｉｏｎの挿入を行い（Ｓ６７）、処理Ｓ６３へ戻る。また、処理Ｓ６８において、検証部１４は、変更による問題がないことを表示し（Ｓ６８）、このフローを終了する。
検証処理においてはまず、変更が施された関数について変更前のモデルと変更後のモデルの比較を行い、モデルチェックを行う。検証処理の結果、モデルが一致した場合、変更された箇所は変更前と同じ振る舞いをする保証があることから、プログラム全体として不具合は起こらないと保証できる。また、モデルが一致しない場合、不具合が起こる可能性があり、検証する関数の範囲を広げ、変更された関数以外に変更検出処理で検出された関数を含めて検証を行う。その結果、不具合が発見されなければ、プログラム全体として不具合は起きないと保証できる。
ここで、検証の範囲を広げ、並行・並列に動作する複数の関数の相互影響を表すためには、各関数のモデルの半順序関係を考慮して状態の積を作成する。この状態の積に対して範囲を広げた検証を行う。状態の積を求めるアルゴリズムは従来に定義されているものを使う。例えば、Berard, B., Bidoit, M., Finkel, A., Laroussinie, F., Petit, A., Petrucci, L., Schnoebelen, P. "Systems and Software Verification Model-Checking Techniques and Tools", Springer-Verlag, 2001 にアルゴリズムの詳しい説明が掲載されている。
また、検証処理により問題点が発見された場合、処理Ｓ６６において不具合が起こる原因を示すために、例えば実行順序を出力するトレース生成処理が有効な手段である。図２２は、本発明に係るトレース生成処理の動作の一例を示すフローチャートである。トレース生成処理における入力は、ＦＳＭと検証するプロパティである。本実施の形態において、検証するプロパティは、デッドロックまたはデータ競合が存在するか否かの確認である。まず、検証部１４は、ＦＳＭにおいて検証するプロパティを満足する状態を、初期状態から順に探索し（Ｓ７１）、検証するプロパティを満足する状態が存在するか否かの判断を行う（Ｓ７２）。検証するプロパティを満足する状態が存在しない場合（Ｓ７２，Ｎ）、検証部１４は、モデルにデッドロックやデータ競合は起きないと判断し（Ｓ７３）、このフローを終了する。一方、検証するプロパティを満足する状態が存在する場合（Ｓ７２，Ｙ）、検証部１４は、初期状態から検証するプロパティを満足する状態までの実行順序をトレースとして出力し（Ｓ７５）、このフローを終了する。
また、再度、広範囲の検証を行う場合、処理Ｓ６３において設計者はプログラムの動作上の制約を設定してから検証を行うことができる。ここで、設計者がソースコードにａｓｓｅｒｔｉｏｎとして入力することにより、デバッグ終了後、テストを行うときに制約が守られていない場合、その箇所の検出が容易となる。
ここで、検証処理の具体例について説明する。この例では、まず、変更前と変更後の関数Ｐｒｏｃｅｓｓ１のモデルを比較する。結果はモデルと一致しないことから、不具合が起こる可能性があり、関数Ｐｒｏｃｅｓｓ１の変更によって影響を受ける可能性のある関数Ｐｒｏｃｅｓｓ２を含めて再度検証処理を行う。その結果、不具合が起こることが検出されると共に、次の実行順序で不具合が起こることが検出され、検証部１４により表示される。
ＸＸ→Ａ’→Ｎ１２３→Ｅ→Ｎ２→Ｎ４５６→ＺＺ
変更前の関数Ｐｒｏｃｅｓｓ１において、変数ｓｈａｒｅｄ１の読み出し（関数ｇの呼び出し）と書き込みは、ロックに保護されているので関数Ｐｒｏｃｅｓｓ２に割り込まれることはない。また、関数Ｐｒｏｃｅｓｓ２においてロックによる保護が実行されるとき、共有変数ｓｈａｒｅｄ１は、必ず関数Ｐｒｏｃｅｓｓ１の関数ｇが呼ばれた後に値がインクリメントされたものになっている。
一方、変更後の関数Ｐｒｏｃｅｓｓ１を用いる不具合の実行順序の場合、状態Ｎ１２３（関数ｇの呼び出し）と状態Ｎ４５６（変数ｓｈａｒｅｄ１の書き込み）は、それぞれロックに保護されており、その間に関数Ｐｒｏｃｅｓｓ２の状態Ｎ２（ロックに保護されている領域）が実行される。状態Ｎ２が実行されるとき、変数ｓｈａｒｅｄ１の値はインクリメントされていない。従って、変更前の挙動と異なり、不具合が起こる。
上記の不具合に対して、設計者が制約を設けて不具合を解消できることが可能である。このプログラムの場合は、例えば関数Ｐｒｏｃｅｓｓ１が状態Ｎ１２３、状態Ｅ、状態Ｎ４５６にいる間は、関数Ｐｒｏｃｅｓｓ２の状態Ｎ２の割り込みを禁止すれば、不具合は起こらない。
実施の形態２．
本実施の形態では、共有変数へのアクセスを調停する同期機構の順番が変わってデッドロックが起こる場合について説明する。
検証装置の構成は実施の形態１と同様である。また、検証装置の動作の説明のために、並列プログラムの具体例である第２の検証対象プログラムを用いて説明する。この第２の検証対象プログラムのソースコードは、共有変数の定義、関数Ｐｒｏｃｅｓｓ３、関数Ｐｒｏｃｅｓｓ４から成る。図２３は、第２の検証対象プログラムにおける共有変数の定義を示すソースコードである。また、図２４は、第２の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ３を示すソースコードである。また、図２５は、第２の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ４を示すソースコードである。
図２６は、第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４を示すソースコードである。図に示すように関数Ｐｒｏｃｅｓｓ４は、ロックの順序を変更した。この変更により、関数Ｐｒｏｃｅｓｓ３と関数Ｐｒｏｃｅｓｓ４が共有変数をアクセスする際にロックをかける順序は、それぞれ異なる。
図２７は、第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４のソースコード分類処理の結果の一例を示すソースコードである。次に、モデル生成処理により、擬似関数Ｄ（）は状態Ｄに、擬似関数Ｆ（）は状態Ｆに割り付けられる。ここでは、ロックに保護されている領域（“／／Ｅ”のマークが付いた領域）は、基本ブロックと見なされ、状態展開処理が実行される。つまり、本実施の形態においては、モデル生成処理における処理Ｓ４５の代わりに次に述べる状態展開処理を行う。
図２８は、本発明に係る状態展開処理の動作の一例を示すフローチャートである。まず、モデル生成部１３は、処理Ｓ４５によりマークが付いて分離された基本ブロックの一部において、複数のロックが存在するか否かの判断を行う（Ｓ８１）。複数のロックが存在しない場合（Ｓ８１，Ｎ）、処理Ｓ４５と同様、モデル生成部１３は、マークが付いた状態を１つの状態に割り付け（Ｓ８２）、変更したＦＳＭモデルを出力し（Ｓ８３）、このフローを終了する。一方、複数のロックが存在する場合（Ｓ８１，Ｙ）、モデル生成部１３は、各ロックが取り得る状態をＦＳＭの状態に割り付け（Ｓ８５）、ロックに保護されている演算を１つの状態に割り付け（Ｓ８６）、ロックと演算の状態遷移を元の基本ブロックの制御フローに合わせ（Ｓ８７）、変更したＦＳＭモデルを出力し（Ｓ８８）、このフローを終了する。
処理Ｓ８３では、ロックが取り得る状態にＦＳＭの状態を割り付ける。その結果、次の４つの状態が割り付けられる。
状態Ｎ１０．演算する前にロックｍの獲得
状態Ｎ２０．演算する前、かつロックｍの獲得の後、ロックｌの獲得
状態Ｎ３０．演算した直後、ロックｌの解放
状態Ｎ４０．演算した後、かつロックｌの解放の後、ロックｍの解放
処理Ｓ８４では、演算を１つの状態に割り付ける。この場合、上記の状態Ｎ２０と状態Ｎ３０の間に１つの状態が割り付けられ、次の５つの状態になる。
状態Ｎ１０．演算する前にロックｍの獲得
状態Ｎ２０．演算する前、かつロックｍの獲得の後、ロックｌの獲得
状態Ｎ２５．演算
状態Ｎ３０．演算した直後、ロックｌの解放
状態Ｎ４０．演算した後、かつロックｌの解放の後、ロックｍの解放
図２９は、第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４のモデル生成処理の結果の一例を示す状態遷移図である。ここで、状態Ｌ（Ｕ）はロックｌがアンロックである状態、状態Ｌ（３）は関数Ｐｒｏｃｅｓｓ３がロックｌを獲得した状態、状態Ｌ（４）は関数Ｐｒｏｃｅｓｓ４がロックｌを獲得した状態、状態Ｍ（Ｕ）はロックｍがアンロックである状態、状態Ｍ（３）は関数Ｐｒｏｃｅｓｓ３がロックｍを獲得した状態、状態Ｍ（４）は関数Ｐｒｏｃｅｓｓ４がロックｍを獲得した状態をそれぞれ表し、更に複数の関数を検証の対象とする場合は、各状態の積で表す。この図の状態Ｌ（Ｕ）Ｍ（４）から状態Ｌ（Ｕ）Ｍ（Ｕ）は、状態Ｎ１０から状態Ｎ４０に相当する。関数Ｐｒｏｃｅｓｓ３と変更前の関数Ｐｒｏｃｅｓｓ４のＦＳＭも、同様の手順で得られる。図３０は、第２の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ３のモデル生成処理の結果の一例を示す状態遷移図である。図３１は、第２の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ４のモデル生成処理の結果の一例を示す状態遷移図である。
次に、検証処理の処理Ｓ６１において、変更前と変更後の関数Ｐｒｏｃｅｓｓ４を比較すると一致しない。そこで、検証する関数の範囲を広げて関数Ｐｒｏｃｅｓｓ３を含めた検証を行う。並行に動作する関数Ｐｒｏｃｅｓｓ３と関数Ｐｒｏｃｅｓｓ４の影響を合わせて検証するためには、半順序関係を考慮して両関数の状態の積を作成し、その状態の積を検証する。このモデルチェックにより、以下の実行順序がデッドロックへと導くことが分かる。
Ａ→Ｄ→Ｌ（３）Ｍ（Ｕ）→Ｌ（３）Ｍ（４）→デッドロック
デッドロックの原因は、関数Ｐｒｏｃｅｓｓ３がロックｌを獲得した後（状態Ｌ（３）Ｍ（Ｕ））、関数Ｐｒｏｃｅｓｓ４がロックｍを獲得した（状態Ｌ（３）Ｍ（４））ためである。このとき、ロックｌとロックｍはそれぞれ関数Ｐｒｏｃｅｓｓ３と関数Ｐｒｏｃｅｓｓ４に獲得されている。仮に関数Ｐｒｏｃｅｓｓ３がロックｍの獲得を試みた場合、関数Ｐｒｏｃｅｓｓ４が既に獲得しているので処理は止まってしまう。同様に、関数Ｐｒｏｃｅｓｓ４がロックｌの獲得を試みた場合、関数Ｐｒｏｃｅｓｓ３が既に獲得しているので処理は止まってしまう。また、この例の場合、不具合を修正するためには変更を元に戻すしかない。
以上詳述したように、本発明によれば、並行・並列プログラムの変更に影響を受ける共有リソースとロックに着目したモデルを作成することにより、検証に要する時間を大幅に短縮することができる。
更に、プログラムの検証装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、プログラムの検証プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、プログラムの検証装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
なお、検出ステップとは、実施の形態における変更検出処理とソースコード分類処理に対応する。また、モデル生成ステップとは、実施の形態におけるとモデル生成処理に対応する。また、検証ステップとは、実施の形態における検証処理に対応する。また、検出部とは、実施の形態における変更検出部とソースコード分類部に対応する。
（付記１） 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証をコンピュータに実行させるプログラムの検証プログラムであって、
前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出ステップと、
前記検出ステップにより検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、
前記モデル生成ステップにより生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップと、
をコンピュータに実行させるプログラムの検証プログラム。
（付記２） 付記１に記載のプログラムの検証プログラムにおいて、
前記検出ステップは、前記変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするプログラムの検証プログラム。
（付記３） 付記１または付記２に記載のプログラムの検証プログラムにおいて、
前記検出ステップは、前記検証対象プログラムにおいて前記第１の部分にマークを付加することを特徴とするプログラムの検証プログラム。
（付記４） 付記１乃至付記３のいずれかに記載のプログラムの検証プログラムにおいて、
前記モデル生成ステップは、前記第１の部分と前記第２の部分の基本ブロックを状態に割り付け、前記制御構造部分に基づいて遷移を表すことにより、有限状態機械をモデルとして生成することを特徴とするプログラムの検証プログラム。
（付記５） 付記４に記載のプログラムの検証プログラムにおいて、
前記モデル生成ステップは、前記モデルにおいて、前記第１の部分を含まない複数の状態をまとめて１つの状態とすることを特徴とするプログラムの検証プログラム。
（付記６） 付記４または付記５に記載のプログラムの検証プログラムにおいて、
前記検証ステップは、まず、前記変更が施された関数について変更前のモデルと変更後のモデルの比較を行い、該比較の結果が一致しない場合、前記変更が施された関数のモデルと前記変更の影響を受ける共有変数を用いた関数のモデルの状態の積で得られるモデルについて、変更前のモデルと変更後のモデルの比較を行うことにより、前記変更後の検証対象プログラムの検証を行うことを特徴とするプログラムの検証プログラム。
（付記７） 付記１乃至付記６のいずれかに記載のプログラムの検証プログラムにおいて、
前記検証ステップは、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態を表示することを特徴とするプログラムの検証プログラム。
（付記８） 付記１乃至付記７のいずれかに記載のプログラムの検証プログラムにおいて、
前記検証ステップは、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態に至る実行順序を検出し、該実行順序を表示することを特徴とするプログラムの検証プログラム。
（付記９） 付記１乃至付記８のいずれかに記載のプログラムの検証プログラムにおいて、
前記検証ステップは、ルールベースチェックまたはモデルチェックを用いて、変更後の検証対象プログラムの検証を行うことを特徴とするプログラムの検証プログラム。
（付記１０） 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証を行うプログラムの検証装置であって、
前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出部と、
前記検出部により検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成部と、
前記モデル生成部により生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証部と、
を備えてなるプログラムの検証装置。
（付記１１） 付記１０に記載のプログラムの検証装置において、
前記検出部は、前記変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするプログラムの検証装置。
（付記１２） 付記１０または付記１１に記載のプログラムの検証装置において、
前記検出部は、前記検証対象プログラムにおいて前記第１の部分にマークを付加することを特徴とするプログラムの検証装置。
（付記１３） 付記１０乃至付記１２のいずれかに記載のプログラムの検証装置において、
前記モデル生成部は、前記第１の部分と前記第２の部分の基本ブロックを状態に割り付け、前記制御構造部分に基づいて遷移を表すことにより、有限状態機械をモデルとして生成することを特徴とするプログラムの検証装置。
（付記１４） 付記１３に記載のプログラムの検証装置において、
前記モデル生成部は、前記モデルにおいて、前記第１の部分を含まない複数の状態をまとめて１つの状態とすることを特徴とするプログラムの検証装置。
（付記１５） 付記１３または付記１４に記載のプログラムの検証装置において、
前記検証部は、まず、前記変更が施された関数について変更前のモデルと変更後のモデルの比較を行い、該比較の結果が一致しない場合、前記変更が施された関数のモデルと前記変更の影響を受ける共有変数を用いた関数のモデルの状態の積で得られるモデルについて、変更前のモデルと変更後のモデルの比較を行うことにより、前記変更後の検証対象プログラムの検証を行うことを特徴とするプログラムの検証装置。
（付記１６） 付記１０乃至付記１５のいずれかに記載のプログラムの検証装置において、
前記検証部は、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態を表示することを特徴とするプログラムの検証装置。
（付記１７） 付記１０乃至付記１６のいずれかに記載のプログラムの検証装置において、
前記検証部は、変更前の検証対象プログラムのモデルと変更後の検証対象プログラムのモデルが一致しない場合、所定の不具合となる状態を検出し、該状態に至る実行順序を検出し、該実行順序を表示することを特徴とするプログラムの検証装置。
（付記１８） 付記１０乃至付記１７のいずれかに記載のプログラムの検証装置において、
前記検証部は、ルールベースチェックまたはモデルチェックを用いて、変更後の検証対象プログラムの検証を行うことを特徴とするプログラムの検証装置。
（付記１９） 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証を行うプログラムの検証方法であって、
前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出ステップと、
前記検出ステップにより検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、
前記モデル生成ステップにより生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップと、
を実行するプログラムの検証方法。
（付記２０） 付記１９に記載のプログラムの検証方法において、
前記検出ステップは、前記変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするプログラムの検証方法。
本発明に係るプログラムの検証装置の構成の一例を示すブロック図である。 第１の検証対象プログラムにおける共有変数の定義を示すソースコードである。 第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１を示すソースコードである。 第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２を示すソースコードである。 第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１を示すソースコードである。 本発明に係るプログラムの検証装置の動作の一例を示すフローチャートである。 本発明に係る変更検出処理の動作の一例を示すフローチャートである。 第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１の変更検出処理の結果の一例を示すソースコードである。 第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１の変更検出処理の結果の一例を示すソースコードである。 第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２の変更検出処理の結果の一例を示すソースコードである。 本発明に係るソースコード分類処理の動作の一例を示すフローチャートである。 第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のソースコード分類処理の結果の一例を示すソースコードである。 第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２のソースコード分類処理の結果の一例を示すソースコードである。 第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のソースコード分類処理の結果の一例を示すソースコードである。 本発明に係るモデル生成処理の動作の一例を示すフローチャートである。 第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の状態割り付けの結果の一例を示すモデルである。 第１の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の結果の一例を示すモデルである。 第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の状態割り付けの結果の一例を示すモデルである。 第１の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ１のモデル生成処理の結果の一例を示すモデルである。 第１の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ２のモデル生成処理の結果の一例を示すモデルである。 本発明に係る検証処理の動作の一例を示すフローチャートである。 本発明に係るトレース生成処理の動作の一例を示すフローチャートである。 第２の検証対象プログラムにおける共有変数の定義を示すソースコードである。 第２の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ３を示すソースコードである。 第２の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ４を示すソースコードである。 第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４を示すソースコードである。 第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４のソースコード分類処理の結果の一例を示すソースコードである。 本発明に係る状態展開処理の動作の一例を示すフローチャートである。 第２の検証対象プログラムにおける変更後の関数Ｐｒｏｃｅｓｓ４のモデル生成処理の結果の一例を示す状態遷移図である。 第２の検証対象プログラムにおける関数Ｐｒｏｃｅｓｓ３のモデル生成処理の結果の一例を示す状態遷移図である。 第２の検証対象プログラムにおける変更前の関数Ｐｒｏｃｅｓｓ４のモデル生成処理の結果の一例を示す状態遷移図である。 並列プログラムにおける共有変数の定義の一例を示すソースコードである。 並列プログラムにおける関数Ｐｒｏｃｅｓｓ０１の一例を示すソースコードである。 並列プログラムにおける関数Ｐｒｏｃｅｓｓ０２の一例を示すソースコードである。 並列プログラムにおける関数Ｐｒｏｃｅｓｓ０１の修正結果の一例を示すソースコードである。 並列プログラムにおける関数Ｐｒｏｃｅｓｓ０２の修正結果の一例を示すソースコードである。
符号の説明
１１ 変更検出部、１２ ソースコード分類部、１３ モデル生成部、１４ 検証部。

Claims (5)

  1. 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証をコンピュータに実行させるプログラムの検証プログラムであって、
    前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出ステップと、
    前記検出ステップにより検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、
    前記モデル生成ステップにより生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップと、
    をコンピュータに実行させるプログラムの検証プログラム。
  2. 請求項１に記載のプログラムの検証プログラムにおいて、
    前記検出ステップは、変更の影響を受ける共有変数が出現する部分と該共有変数のロックの部分を前記第１の部分とすることを特徴とするプログラムの検証プログラム。
  3. 請求項１または請求項２に記載のプログラムの検証プログラムにおいて、
    前記モデル生成ステップは、前記第１の部分と前記第２の部分の基本ブロックを状態に割り付け、前記制御構造部分に基づいて遷移を表すことにより、有限状態機械をモデルとして生成することを特徴とするプログラムの検証プログラム。
  4. 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証を行うプログラムの検証装置であって、
    前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出部と、
    前記検出部により検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成部と、
    前記モデル生成部により生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証部と、
    を備えてなるプログラムの検証装置。
  5. 複数の関数を含んで構成される並行プログラムまたは並列プログラムを検証対象プログラムとし、該検証対象プログラムを変更した場合における該変更後の検証対象プログラムの検証を行うプログラムの検証方法であって、
    前記検証対象プログラムの変更前後における該検証対象プログラムから、前記変更が施された関数と、前記変更の影響を受ける共有変数が用いられる関数とを検出すると共に、前記変更が施された関数における前記変更が施された部分及び前記変更の影響を受ける共有変数を用いた関数における変更の影響を受ける部分である第１の部分と、プログラム処理の制御に関する部分である制御構造部分と、前記制御構造部分と前記第１の部分以外の部分である第２の部分を検出する検出ステップと、
    前記検出ステップにより検出された前記制御構造部分と前記第１の部分と前記第２の部分に基づいて、前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを生成するモデル生成ステップと、
    前記モデル生成ステップにより生成された前記変更前の検証対象プログラムのモデルと前記変更後の検証対象プログラムのモデルを比較することにより、前記変更後の検証対象プログラムの検証を行う検証ステップと、
    を実行するプログラムの検証方法。
JP2005191687A 2005-06-30 2005-06-30 プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法 Expired - Fee Related JP4414373B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005191687A JP4414373B2 (ja) 2005-06-30 2005-06-30 プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法
US11/237,663 US7844953B2 (en) 2005-06-30 2005-09-29 Program, apparatus and method for verifying program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005191687A JP4414373B2 (ja) 2005-06-30 2005-06-30 プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法

Publications (2)

Publication Number Publication Date
JP2007011690A true JP2007011690A (ja) 2007-01-18
JP4414373B2 JP4414373B2 (ja) 2010-02-10

Family

ID=37680415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005191687A Expired - Fee Related JP4414373B2 (ja) 2005-06-30 2005-06-30 プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法

Country Status (2)

Country Link
US (1) US7844953B2 (ja)
JP (1) JP4414373B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249884A (ja) * 2006-03-20 2007-09-27 Fujitsu Ltd ソフトウェア検証プログラム、ソフトウェア検証装置、ソフトウェア検証方法
JP2012022536A (ja) * 2010-07-15 2012-02-02 Hitachi Ltd ソースコード検査方法およびソースコード検査装置
KR101797484B1 (ko) * 2016-06-29 2017-12-13 주식회사 티맥스 소프트 리호스팅의 테스트를 수행하기 위한 방법 및 컴퓨팅 디바이스
WO2018150504A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 動作検証装置、動作検証方法および動作検証プログラム
WO2022091651A1 (ja) * 2020-10-28 2022-05-05 日立Astemo株式会社 演算装置及び検査方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038389A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Appareil d'analyse de performance de programme
US8448130B1 (en) * 2007-08-20 2013-05-21 The Mathworks, Inc. Auto-generated code validation
KR100916329B1 (ko) * 2007-11-01 2009-09-11 한국전자통신연구원 소프트웨어 취약점 점검 장치 및 방법
US8561029B2 (en) * 2009-09-30 2013-10-15 Nec Laboratories America, Inc. Precise thread-modular summarization of concurrent programs
US8769496B2 (en) * 2010-08-13 2014-07-01 Accenture Global Services Limited Systems and methods for handling database deadlocks induced by database-centric applications
US9471583B2 (en) * 2011-09-02 2016-10-18 Intel Corporation Data race analysis with improved detection filtering
US9274767B2 (en) * 2011-12-29 2016-03-01 Ianywhere Solutions, Inc. System and method for stability guarantees in concurrent software
US9015674B2 (en) * 2012-09-28 2015-04-21 Microsoft Technology Licensing, Llc Identifying execution paths that satisfy reachability queries
IN2013MU02701A (ja) * 2013-08-19 2015-06-26 Tata Consultancy Services Ltd
US9916234B1 (en) 2015-01-21 2018-03-13 State Farm Mutual Automobile Insurance Company Systems and methods for mainframe batch testing
US10579501B2 (en) * 2018-04-04 2020-03-03 International Business Machines Corporation Testing and reproduction of concurrency issues

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343140A (ja) 1991-05-21 1992-11-30 Hitachi Ltd コンパイラの最適化処理方法
JPH05341974A (ja) 1992-06-05 1993-12-24 Hitachi Ltd 状態遷移情報の変更評価方式
JPH08328897A (ja) 1995-05-30 1996-12-13 Hitachi Ltd 並列プログラム動作解析方法及びその装置
JP3641090B2 (ja) 1995-12-26 2005-04-20 株式会社東芝 プログラミング支援装置とその方法
US6067415A (en) * 1995-12-26 2000-05-23 Kabushiki Kaisha Toshiba System for assisting a programmer find errors in concurrent programs
US6286130B1 (en) * 1997-08-05 2001-09-04 Intel Corporation Software implemented method for automatically validating the correctness of parallel computer programs
US6530079B1 (en) * 1999-06-02 2003-03-04 International Business Machines Corporation Method for optimizing locks in computer programs
US6792580B2 (en) * 2001-01-31 2004-09-14 Kabushiki Kaisha Toshiba Method and computer program product for software/hardware language model conversion
US6904588B2 (en) * 2001-07-26 2005-06-07 Tat Consultancy Services Limited Pattern-based comparison and merging of model versions
JP4403794B2 (ja) * 2003-02-28 2010-01-27 株式会社デンソー 制御プログラムの検査方法及び検査装置及び検査プログラム
US7007251B2 (en) * 2003-11-12 2006-02-28 International Business Machines Corporation Database mining system and method for coverage analysis of functional verification of integrated circuit designs
US7366956B2 (en) * 2004-06-16 2008-04-29 Hewlett-Packard Development Company, L.P. Detecting data races in multithreaded computer programs
US7779382B2 (en) * 2004-12-10 2010-08-17 Microsoft Corporation Model checking with bounded context switches
JP4343140B2 (ja) 2005-05-10 2009-10-14 株式会社エヌ・ティ・ティ・データ 評価装置及びそのコンピュータプログラム
US20070006130A1 (en) * 2005-06-02 2007-01-04 Arnold Stamler Model oriented method of automatically detecting alterations in the design of a software system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249884A (ja) * 2006-03-20 2007-09-27 Fujitsu Ltd ソフトウェア検証プログラム、ソフトウェア検証装置、ソフトウェア検証方法
JP2012022536A (ja) * 2010-07-15 2012-02-02 Hitachi Ltd ソースコード検査方法およびソースコード検査装置
KR101797484B1 (ko) * 2016-06-29 2017-12-13 주식회사 티맥스 소프트 리호스팅의 테스트를 수행하기 위한 방법 및 컴퓨팅 디바이스
US10061690B2 (en) 2016-06-29 2018-08-28 TmaxSoft Co., Ltd. Computing device and method for performing test of rehosting
WO2018150504A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 動作検証装置、動作検証方法および動作検証プログラム
WO2022091651A1 (ja) * 2020-10-28 2022-05-05 日立Astemo株式会社 演算装置及び検査方法
JP7454700B2 (ja) 2020-10-28 2024-03-22 日立Astemo株式会社 演算装置及び検査方法

Also Published As

Publication number Publication date
JP4414373B2 (ja) 2010-02-10
US7844953B2 (en) 2010-11-30
US20070022325A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4414373B2 (ja) プログラムの検証プログラム、プログラムの検証装置、プログラムの検証方法
Khoshnood et al. ConcBugAssist: constraint solving for diagnosis and repair of concurrency bugs
US7055065B2 (en) Method, system, and computer program product for automated test generation for non-deterministic software using state transition rules
US20170010957A1 (en) Method for Multithreaded Program Output Uniqueness Testing and Proof-Generation, Based on Program Constraint Construction
JP4712583B2 (ja) ソフトウェア検証プログラム、ソフトウェア検証装置、ソフトウェア検証方法
US20190057173A1 (en) Electronic system level parallel simulation method with detection of conflicts of access to a shared memory
US9720793B2 (en) Implementing processor functional verification by generating and running constrained random irritator tests for multiple processor system and processor core with multiple threads
Helmstetter et al. Automatic generation of schedulings for improving the test coverage of systems-on-a-chip
Fezzardi et al. Trace-based automated logical debugging for high-level synthesis generated circuits
US7971163B2 (en) Property generating apparatus, property generating method and program
JP2007011605A (ja) ソフトウェア動作仕様のモデル検査支援装置およびこれを備えたモデル検査システム並びにモデル検査支援プログラム
KR20190054938A (ko) 시뮬레이션 장치, 시뮬레이션 시스템, 시뮬레이션 방법 및 시뮬레이션 프로그램
Tao An introduction to assertion-based verification
Amalfitano et al. Improving code coverage in android apps testing by exploiting patterns and automatic test case generation
JP4541196B2 (ja) 故障検出改善装置、故障検出改善プログラム、故障検出改善方法
Stocco How artificial intelligence can improve web development and testing
Da Alves et al. Fault localization in multi-threaded C programs using bounded model checking
US20160063162A1 (en) System and method using pass/fail test results to prioritize electronic design verification review
JP3675623B2 (ja) プログラム開発支援装置及び方法並びにプログラム開発支援用ソフトウェアを記録した記録媒体
JP2018032062A (ja) テスト項目生成方法、演算装置
Win et al. Using simulated execution in verifying distributed algorithms
Falk et al. A rule-based static dataflow clustering algorithm for efficient embedded software synthesis
JP2007257397A (ja) 競合状態検出処理追加プログラム、競合状態検出処理追加装置、競合状態検出処理追加方法
Zheng et al. Compositional model checking of concurrent systems
Biondi et al. Papyrus-based safety analysis automatization

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees