JP2007005462A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007005462A JP2007005462A JP2005182042A JP2005182042A JP2007005462A JP 2007005462 A JP2007005462 A JP 2007005462A JP 2005182042 A JP2005182042 A JP 2005182042A JP 2005182042 A JP2005182042 A JP 2005182042A JP 2007005462 A JP2007005462 A JP 2007005462A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- substrate
- nanodots
- colloidal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000002904 solvent Substances 0.000 claims abstract description 13
- 239000002096 quantum dot Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract description 6
- 230000008016 vaporization Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 24
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- ZMBHCYHQLYEYDV-UHFFFAOYSA-N trioctylphosphine oxide Chemical group CCCCCCCCP(=O)(CCCCCCCC)CCCCCCCC ZMBHCYHQLYEYDV-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000002052 molecular layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 150000001786 chalcogen compounds Chemical class 0.000 description 2
- 239000011258 core-shell material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004054 semiconductor nanocrystal Substances 0.000 description 2
- -1 CdSe compound Chemical class 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- VQNPSCRXHSIJTH-UHFFFAOYSA-N cadmium(2+);carbanide Chemical compound [CH3-].[CH3-].[Cd+2] VQNPSCRXHSIJTH-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000011882 ultra-fine particle Substances 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 従来の低温ポリシリコンTFTでもポリシリコン薄膜を形成するために基板を高温にする必要があるため、プラスチック等の耐熱性の低い材料を基板として利用できず、可撓性、屈曲性の高い液晶ディスプレイの作製が困難である。
【解決手段】 半導体ナノドットの表面を有機分子で修飾した半導体コロイダルナノドット30を二次元的に規則配列させた半導体薄膜15を、ソース電極12−ドレイン電極13間のチャネルに利用した構造とする。半導体薄膜15は、半導体コロイダルナノドット30を溶媒中に分散させた溶液を水の表面に展開し、溶媒を蒸発させてその際に規則配列となった単粒子層膜を水平付着法により基板に移し採ることで作製する。これにより、常温で半導体薄膜15を形成できるので、耐熱性の低いプラスチックの基板も利用できる。
【選択図】 図1
【解決手段】 半導体ナノドットの表面を有機分子で修飾した半導体コロイダルナノドット30を二次元的に規則配列させた半導体薄膜15を、ソース電極12−ドレイン電極13間のチャネルに利用した構造とする。半導体薄膜15は、半導体コロイダルナノドット30を溶媒中に分散させた溶液を水の表面に展開し、溶媒を蒸発させてその際に規則配列となった単粒子層膜を水平付着法により基板に移し採ることで作製する。これにより、常温で半導体薄膜15を形成できるので、耐熱性の低いプラスチックの基板も利用できる。
【選択図】 図1
Description
本発明は、液晶ディスプレイ等に利用される薄膜トランジスタ(TFT)及びその製造方法に関する。
液晶ディスプレイや有機ELデバイスの駆動用のトランジスタには、ガラス基板上に形成された薄膜トランジスタ(TFT)が使用されており、その薄膜材料には一般的にポリシリコン(多結晶シリコン)が使用されている。ポリシリコンはそれまでの主流であったアモルファスシリコンに比べて高いキャリア移動度(数百cm2/Vs以上)を示すため、テレビ信号等の高周波信号を扱うためにトランジスタを充分な速度で動作させるのに適している。
キャリア移動度の大きなポリシリコン薄膜を基板上に形成するために、当初、基板温度を1000℃以上にすることが必要であったが、このような高温に耐え得る基板は高価であり、これが薄膜TFTの製造コストを押し上げる最大の要因となっていた。しかしながら、その後、500℃程度の基板温度でポリシリコン薄膜を形成した後、レーザアニールにより基板温度を上昇させずにキャリア移動度を向上させる、いわゆる低温ポリシリコンTFT形成技術が開発され(例えば特許文献1など参照)、これにより、安価なガラス基板上にキャリア移動度が300〜600cm2/Vsのポリシリコン薄膜を容易に形成することができるようになった。この技術が、現在、液晶ディスプレイのTFTに使用されている。
図4は従来の一般的なポリシリコンTFTの断面構造の模式図の一例である。ガラス基板21の上にポリシリコン薄膜24を形成し、その一部にソース電極22とドレイン電極23とを離して形成し、さらにその上に絶縁膜25を間に挟んだゲート電極26を形成して電界効果トランジスタとしたものである。このTFTの動作について概略的に説明する。
まず、ソース電極22及びドレイン電極23を同電位に保ったまま、該電位に対して正である電圧をゲート電極26に印加すると、そのゲート電極26の下方では、ポリシリコン薄膜24の内部で絶縁膜25との界面付近におけるポテンシャルが低下し、そこにキャリアとなる電子が発生する。即ち、これによりチャネルが形成される。その状態で、ソース電極22に対してドレイン電極23が正電位となるようにドレイン電圧を印加すると、上記チャネルの中をソース電極22からドレイン電極23に向かって電子が移動してドレイン電流が流れる。このドレイン電流をゲート電極26に印加するゲート電圧で制御することにより電界効果トランジスタとして動作させることができる。
上記のようなTFTを用いた液晶ディスプレイは様々な製品で広く使用されているが、その応用範囲をさらに広げたり液晶ディスプレイを使用した製品のデザイン性を高めたりするために、可撓性、屈曲性を有する液晶ディスプレイに対する要望が強くなっている。TFTを薄いプラスチック基板上に作製できれば、そうした液晶ディスプレイを実現することができる。また、高速動作が可能なTFTを低コストでプラスチック基板上に作製できれば、シート状で可撓性を有するコンピュータや非常に安価なICタグなど応用も広範囲に広がる。
しかしながら、低温ポリシリコンTFT形成技術であっても500℃程度の基板温度が必要であるため、耐熱温度が遙かに低いプラスチック基板上に直接TFTを形成することはできない。そこで、ごく薄いガラス基板上に低温ポリシリコンTFTを形成し、これをフレキシブル基板と貼り合わせることで可撓性を有するとともに高い特性を有する液晶ディスプレイが開発されている(非特許文献1など参照)。しかしながら、こうした方法では製造工程が複雑になる上に、ガラス基板を使用しているために撓みを大きくするのには無理がある。
一方、最近、低コスト化および大面積化に有利と考えられる有機薄膜を利用したTFTが開発されている。これは図4におけるポリシリコン薄膜24をペンタセンなどの有機半導体薄膜で置き換えたものであり、その動作原理はポリシリコンTFTと同じであるが、薄膜形成時における基板温度を100℃以下にすることができるので、プラスチックなどの安価で柔軟な基板を使用できるという利点がある。しかしながら、現時点では有機薄膜中のキャリア移動度はポリシリコンの場合の1/100以下に留まっており動作速度に問題があるため、高速の応答性を要求しないような特殊な用途に限られる。
一般にTFTの動作速度はキャリア移動度に大きく依存している。TFTを液晶の制御用に使用するためには10MHz程度の動作速度が必要であり、それを実現するためには、数百cm2/ Vs程度以上のキャリア移動度が必要である。これは既に低温ポリシリコンTFTで実現されているが、より高速な処理を行うためにはキャリア移動度をさらに高める必要がある。また、TFTの製造コストは、半導体薄膜作製時の基板温度に大きく依存し、500℃程度以上の高温が必要なポリシリコンではガラス基板を使わざるを得ないので、コスト低減が難しくフレキシブルな液晶ディスプレイ等の作製も困難である。一方で、低コストで作製できプラスチック基板も使える有機半導体のTFTでは、キャリア移動度が低いために十分な応答特性が得られない。
本発明はこのような課題を解決するためになされたものであって、その目的とするところは、半導体薄膜トランジスタのキャリア移動度を大きく改善し、それを用いたTFTの動作速度を大きく改善すると同時に、半導体薄膜の形成を低温で行うことにより製造コストの低減を図るとともにプラスチック基板を用いることができる薄膜トランジスタ及びその製造方法を提供することである。
上記課題を解決するために、本発明に係る薄膜トランジスタは、半導体ナノドット(半導体超微粒子、半導体ナノクリスタル等とも呼ばれる)の表面が有機分子で修飾されてなる半導体コロイダルナノドットを規則的に配列させた半導体薄膜を、ソース電極とドレイン電極との間のチャネルとして用いるようにしている。
即ち、本発明に係る薄膜トランジスタは、
a)基板上に所定間隔離して形成されたソース電極及びドレイン電極と、
b)該ソース電極とドレイン電極とを接続するように設けられた、半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが規則的に配列されてなる半導体薄膜と、
c)該半導体薄膜の上又は下に形成された絶縁膜層と、
d)該絶縁膜層を挟んで前記半導体薄膜中の電荷移動を制御するゲート電極と、
を備えることを特徴としている。
a)基板上に所定間隔離して形成されたソース電極及びドレイン電極と、
b)該ソース電極とドレイン電極とを接続するように設けられた、半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが規則的に配列されてなる半導体薄膜と、
c)該半導体薄膜の上又は下に形成された絶縁膜層と、
d)該絶縁膜層を挟んで前記半導体薄膜中の電荷移動を制御するゲート電極と、
を備えることを特徴としている。
この発明に係る薄膜トランジスタの一態様としては、前記絶縁膜層は前記基板と前記ソース電極、ドレイン電極及び半導体薄膜との間に設けられ、該基板は導電性を有して前記ゲート電極として機能する構成とすることができる。
半導体コロイダルナノドットは、化学的手法により合成された半導体ナノドットの表面に有機分子を配位結合させたもので、直径が数nm程度でその均一性が高いことが特長である。例えば、カルコゲン化合物半導体ナノドットの一種であるCdSeナノドットの表面をトリ−n−オクチルフォスフィンオキサイド(TOPO)で修飾した半導体コロイダルナノドットでは直径が2〜10nm程度の範囲でそのばらつきが5%程度のものを作製することが可能である。なお、半導体ナノドットは化学的に合成できるが、それ自体も市販されている(例えば非特許文献1など参照)。
本発明に係る薄膜トランジスタでは、このような半導体コロイダルナノドットを基板上でソース電極とドレイン電極との間を架橋するように規則的に並べることにより、電子が通過するチャネルとして機能する半導体薄膜を形成する。このチャネルのキャリア移動度を高くするには、半導体コロイダルナノドットの配列の規則性が重要である。
そこで、規則性の高い半導体薄膜を形成するために、本発明に係る薄膜トランジスタの製造方法では、
半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが溶媒中に分散されたナノドット溶液を、前記溶媒と疎の関係である液体の表面上に展開し、
そのナノドット溶液中の溶媒を蒸発させて半導体コロイダルナノドットが規則的に配列されてなる皮膜を前記液体の表面に形成し、
ソース電極とドレイン電極とが形成された基板を前記液体の表面に接触させて、該液体表面に存在する前記皮膜を前記ソース電極とドレイン電極とを接続するように該基板に移して固定化させることにより、前記半導体薄膜を形成するようにすることができる。
半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが溶媒中に分散されたナノドット溶液を、前記溶媒と疎の関係である液体の表面上に展開し、
そのナノドット溶液中の溶媒を蒸発させて半導体コロイダルナノドットが規則的に配列されてなる皮膜を前記液体の表面に形成し、
ソース電極とドレイン電極とが形成された基板を前記液体の表面に接触させて、該液体表面に存在する前記皮膜を前記ソース電極とドレイン電極とを接続するように該基板に移して固定化させることにより、前記半導体薄膜を形成するようにすることができる。
この製造方法では、ナノドット溶液中の溶媒が蒸発する過程で該溶液中に分散している半導体コロイダルナノドットが凝縮し規則的に並ぶ。また、溶液を展開させる液体の表面の面積とその溶液量(及び分散密度)との関係を適切に定めれば、半導体薄膜中の半導体コロイダルナノドットを該薄膜の厚さ方向に一層とすることができる。このような半導体薄膜は、殆ど化合物半導体単結晶並みのキャリア移動度を実現することができる。
このように本発明に係る薄膜トランジスタによれば、チャネルにおけるキャリア移動度を従来の有機半導体TFTに比べれば格段に高く、また従来の低温ポリシリコンTFTに比べても充分に高くすることができる。したがって、TFTの動作速度が向上し、例えばこれを用いた液晶ディスプレイではその応答性が改善されるとともにより複雑な処理が可能となる。
また、本発明に係る薄膜トランジスタ製造方法によれば、半導体コロイダルナノドットによる半導体薄膜を基板上に形成するプロセスを室温下で行うことができ、従来の低温ポリシリコンTFTのように基板温度を500℃近くまで上げる必要がない。そのため、耐熱性が低いが安価であるプラスチックを基板として使用することができ、製造コストを低減することができる。また、薄いプラスチックを基板として用いることで、可撓性や屈曲性の高い液晶ディスプレイを低価格で実現することができ、液晶ディスプレイを搭載した製品のデザイン性を高めることができるとともに、これまでは液晶ディスプレイを使用することができないような製品にまで応用範囲を広げることができる。さらにまた、こうしたデバイスを搭載したシート状のコンピュータなどへの展開も可能である。
まず、本発明の一実施例による薄膜トランジスタについて、図1によりその構造を説明する。図1は本実施例によるTFTの縦断面構造を示す模式図である。
ここでは基板としてSi基板を使用している。即ち、導電性を有するn型Si基板11の表面には熱酸化法等により、ほぼ均一の膜厚でSi酸化膜14が形成されており、その上面にソース電極12とドレイン電極13とが所定間隔離して形成されている。このソース電極12とドレイン電極13とを跨ぐようにつまりその間を接続するように、Si酸化膜14上に、CdSeコロイダルナノドット30が二次元的に配列されて成る半導体薄膜15が形成されている。即ち、この半導体薄膜15は、図1の紙面に直交する方向にCdSeコロイダルナノドット30が展開され、その厚さ方向にCdSeコロイダルナノドット30が一層で存在する膜である。この構造では、n型Si基板11自体をゲート電極として利用している。
即ち、本実施例のTFTでは、図4に示した従来のポリシリコンTFTにおいて電荷移動に寄与するポリシリコン薄膜24の代わりに、CdSeコロイダルナノドット30の規則的配列による半導体薄膜15が用いられ、絶縁膜25を介挿したゲート電極26の代わりにSi酸化膜14を介挿したn型Si基板11がその機能を果たす。
次に上記構成の薄膜トランジスタの製造方法の一例を、図2、図3を参照しながら説明する。
まず、カルコゲン化合物半導体ナノドットの一種であるCdSeナノドットの表面が有機分子で修飾されたCdSeコロイダルナノドットを、従来から知られているホット・オーガニック・ソルベント(hot-organic solvent)法により作製する。即ち、ジメチルカドミウム(Me2Cd)とトリブチルフォスフィンセレン((TBP)2Se)を、トリ−n−オクチルフォスフィンオキサイド(TOPO) 液体中において300〜350℃で反応させることによりCdSeコロイダルナノドット30を合成する。
このCdSeコロイダルナノドット30は、図3に示すようにその中心がCdSeナノドットの半導体結晶31であり、その周囲を取り囲んでTOPOが配位結合することで有機分子層32が形成されている。この有機分子層32は内側の半導体結晶31の表面欠陥を減らす機能を有しており、有機分子層32自体は薄いのでトンネル効果によりキャリア(電子)は殆ど自由に通過する。こうした合成により作製されるCdSeコロイダルナノドット30の直径は数nm程度である。
さらにCdSeコロイダルナノドット30の粒子径をできるだけ揃えるために、従来知られているサイズ均一化プロセスを実行する。このプロセスでは、例えばサイズの大きいものは液体中で沈殿させて除去し、サイズの小さなものは分解させるようにすればよい。こうしたサイズ均一化プロセスを経ることにより、CdSeコロイダルナノドットとして直径が平均5nm、大きさのばらつきを10%程度に抑えられることが確認できた。
一方、導電性を有する(001)n型Si基板11の表面に熱酸化法により、厚さ10nmのSi酸化膜14を形成する。そして、このSi酸化膜14の上に、チャネル長が20μm、チャネル幅が100μmになるようにソース電極12とドレイン電極13とを、マスクを用いたAuの真空蒸着により作製する。さらに、この上に上述したようなCdSeコロイダルナノドット30が二次元的に配列された半導体薄膜15を水平付着法により形成し、これを固定化する。
この水平付着法によるCdSeコロイダルナノドット30による半導体薄膜15の形成方法について、図2により詳述する。即ち、適当な大きさのトラフ41を用意し、その凹みに水42を収容する。本発明者の実験では、不純物の混入を防止するために比抵抗が1018Ωcmの超純水を使用した。このときの水面の広さは約2×3cmである。この水42の上に、水に対して疎の性質を持つクロロホルム溶媒に濃度が0.1wt%であるCdSeコロイダルナノドット30を分散させたクロロホルム溶液44を10μL程度滴下する。すると、クロロホルム溶液44は水42の表面に広がるので、CdSeコロイダルナノドット30も水42の表面に広く展開する(図2(a)参照)。
図2(a)の状態でそのまま放置すると、クロロホルム溶液44中の溶媒の蒸発に伴って、CdSeコロイダルナノドット30は水42の表面上で二次元的に凝集し、水42の表面にCdSeコロイダルナノドット30が規則正しく配列した単層の半導体薄膜が形成される(図2(b))参照)。なお、溶媒の蒸発の際に特に蒸発条件の制御を行わなくてもよいが、場合によっては温度等の蒸発条件を適度に設定してもよい。そして最後に、上述したようにSi酸化膜14上にソース電極12及びドレイン電極13を形成した基板45を、そのチャネル形成面が下向きになるように水42の表面に接触させて、CdSeコロイダルナノドット30の単粒子薄膜を基板45上に移し採り(図2(c)参照)、乾燥により水分を除去して薄膜を固定化する。基本的に、上記のプロセスはすべて室温で行うことができる。
本実施例による薄膜トランジスタの動作原理は、従来のポリシリコンTFTの動作原理と同じであるが、導電性のn型Si基板11をゲート電極としても使用し、絶縁膜であるSi酸化膜14上にソース電極12、ドレイン電極13、及びチャネルとなる半導体薄膜15を形成したボトムゲート型構造となっている。
本実施例による薄膜トランジスタは、CdSeコロイダルナノドット30が二次元的に配列された半導体薄膜15をチャネルとしているため、電界効果トランジスタとしてのキャリア移動度は、半導体薄膜15におけるCdSeコロイダルナノドット30の配列の規則性に依存する。上記のような方法によって規則性の高い半導体薄膜15を形成すれば、CdSe化合物半導体の単結晶に近いキャリア移動度が達成できる。例えば、この場合には、電界効果トランジスタとしてのキャリア移動度の値として、800〜900cm2/ Vs以上を見込める。さらに、本実施例の薄膜トランジスタは素子構造としては従来の半導体TFTと何ら変わらない。したがって、素子構造が複雑化することもなく、動作速度の速い安価なTFTが得られる。
また、従来の低温ポリシリコンTFTと異なり半導体薄膜15は室温又はそれに近い温度で形成されるため、基板としてプラスチック等の安価な材料を使用することも可能である。その場合、導電性プラスチックを用いれば、上記のようなボトムゲート型構造でも対応できる。
またTFTには、上記実施例で説明したボトムゲート型TFTの構成以外に、従来技術で説明したように、絶縁性基板上の半導体薄膜の上にソース電極、ドレイン電極、ゲート絶縁膜及びゲート電極を形成したトップゲート型TFTや、ゲート電極を二つ使用するダブルゲート型などさまざまなバリエーションがあるが、本発明はどのタイプのTFTにも適用することができ、いずれの構成においても同様の効果が得られることは明らかである。
また、半導体コロイダルナノドットにおいても、上記実施例で説明したもの以外に、核となる半導体結晶部分が2種類の組成が異なる半導体による2層構造となっているコア・シェル型と呼ばれるものがある。このようなコア・シェル型半導体コロイダルナノドットを使用しても、本実施例と同様の効果が得られる。また、半導体コロイダルナノドットの種類も上記記載のものに限定されず、一般的に半導体ナノドットとして利用され得る様々な物質によるものを使用することができる。
また、上記実施例では、半導体コロイダルナノドットが二次元的に配列された単粒子層薄膜を作製するために水平付着法を用いたが、本発明に係る薄膜トランジスタの半導体薄膜の形成方法はこれに限定されるものではない。例えば薄膜形成に使用される市販のディップコータ等を用いても同様に半導体コロイダルナノドットの二次元配列単粒子層薄膜を作製することができる。
さらにまた、上記記載以外の種々の点においても、本発明の趣旨の範囲で適宜に変形、追加、修正を行っても本願特許請求の範囲に包含されることは当然である。
11…n型Si基板
12…ソース電極
13…ドレイン電極
14…Si酸化膜
15…半導体薄膜
30…CdSeコロイダルナノドット
31…半導体結晶
32…有機分子層
41…トラフ
42…水
44…クロロホルム溶液
45…基板
12…ソース電極
13…ドレイン電極
14…Si酸化膜
15…半導体薄膜
30…CdSeコロイダルナノドット
31…半導体結晶
32…有機分子層
41…トラフ
42…水
44…クロロホルム溶液
45…基板
Claims (4)
- a)基板上に所定間隔離して形成されたソース電極及びドレイン電極と、
b)該ソース電極とドレイン電極とを接続するように設けられた、半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが規則的に配列されてなる半導体薄膜と、
c)該半導体薄膜の上又は下に形成された絶縁膜層と、
d)該絶縁膜層を挟んで前記半導体薄膜中の電荷移動を制御するゲート電極と、
を備えることを特徴とする薄膜トランジスタ。 - 前記絶縁膜層は前記基板と前記ソース電極、ドレイン電極及び半導体薄膜との間に設けられ、該基板は導電性を有して前記ゲート電極として機能することを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記半導体薄膜中の半導体コロイダルナノドットは該薄膜の厚さ方向に一層であることを特徴とする請求項1又は2に記載の薄膜トランジスタ。
- 請求項1〜3のいずれかの薄膜トランジスタを製造する方法であって、
半導体ナノドットの表面が有機分子で修飾されてなる半導体コロイダルナノドットが溶媒中に分散されたナノドット溶液を、前記溶媒と疎の関係である液体の表面上に展開し、
そのナノドット溶液中の溶媒を蒸発させて半導体コロイダルナノドットが規則的に配列されてなる皮膜を前記液体の表面に形成し、
ソース電極とドレイン電極とが形成された基板を前記液体の表面に接触させて、該液体表面に存在する前記皮膜を前記ソース電極とドレイン電極とを接続するように該基板に移して固定化させることにより、前記半導体薄膜を形成することを特徴とする薄膜トランジスタ製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182042A JP2007005462A (ja) | 2005-06-22 | 2005-06-22 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182042A JP2007005462A (ja) | 2005-06-22 | 2005-06-22 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005462A true JP2007005462A (ja) | 2007-01-11 |
Family
ID=37690802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182042A Pending JP2007005462A (ja) | 2005-06-22 | 2005-06-22 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005462A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161382A (ja) * | 2007-06-29 | 2010-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
CN112614896A (zh) * | 2020-12-25 | 2021-04-06 | 广东省科学院半导体研究所 | 一种薄膜晶体管及其制备方法 |
-
2005
- 2005-06-22 JP JP2005182042A patent/JP2007005462A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161382A (ja) * | 2007-06-29 | 2010-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
CN112614896A (zh) * | 2020-12-25 | 2021-04-06 | 广东省科学院半导体研究所 | 一种薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Björk et al. | Donor deactivation in silicon nanostructures | |
Lin et al. | Van der Waals thin-film electronics | |
Sup Choi et al. | Controlled charge trapping by molybdenum disulphide and graphene in ultrathin heterostructured memory devices | |
JP5127442B2 (ja) | 微細構造体を保持するための構造体の製造方法、半導体装置の製造方法、およびセンサの製造方法 | |
Pradhan et al. | Hall and field-effect mobilities in few layered p-WSe2 field-effect transistors | |
JP4568286B2 (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
Chen et al. | A protein transistor made of an antibody molecule and two gold nanoparticles | |
JP4572543B2 (ja) | 電界効果型トランジスタ並びにそれを用いた液晶表示装置 | |
Yeh et al. | Graphene–transition metal dichalcogenide heterojunctions for scalable and low-power complementary integrated circuits | |
US8030186B2 (en) | Large-area nanoenabled macroelectronic substrates and uses therefor | |
CN107449812B (zh) | 一种在cmos标准工艺下的生物化学传感器 | |
US20050181587A1 (en) | Large-area nanoenabled macroelectronic substrates and uses therefor | |
JP2008517468A (ja) | ナノワイヤを基礎にした電子デバイスにおけるゲート開閉形態および改良された接点のための方法、システム、および装置 | |
Yadav et al. | Optimization of surface morphology to reduce the effect of grain boundaries and contact resistance in small molecule based thin film transistors | |
WO2020244541A1 (zh) | 薄膜晶体管及其制作方法、电子装置 | |
Chung et al. | Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks | |
JP2013070081A (ja) | スイッチング素子及びその製造方法 | |
TW201108311A (en) | Process for aligning nanoparticles | |
Yoo et al. | Chemical doping effects in multilayer MoS2 and its application in complementary inverter | |
WO2010053171A1 (ja) | スイッチング素子及びその製造方法 | |
JP2007184555A (ja) | キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置 | |
US20070145482A1 (en) | Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof | |
Yoshihira et al. | Single electron transistors with ultra-thin Au nanowires as a single Coulomb island | |
JP2007005462A (ja) | 薄膜トランジスタ及びその製造方法 | |
Yoon et al. | Electronic band alignment at complex oxide interfaces measured by scanning photocurrent microscopy |