JP2006526339A - IC device and IC device programming method - Google Patents
IC device and IC device programming method Download PDFInfo
- Publication number
- JP2006526339A JP2006526339A JP2006508150A JP2006508150A JP2006526339A JP 2006526339 A JP2006526339 A JP 2006526339A JP 2006508150 A JP2006508150 A JP 2006508150A JP 2006508150 A JP2006508150 A JP 2006508150A JP 2006526339 A JP2006526339 A JP 2006526339A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- circuit device
- comparison result
- readable
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本発明は、外部接続可能な素子(4)から読出し、基準素子(6)の値と比較するコンパレータ(9)を備える集積回路(1)に関する。比較結果は、制御ユニット(12)に供給され、この制御ユニットは比較結果に応じてIC装置(1)の少なくとも一つの機能ブロック(13a、13b)を起動する。従って、外部接続可能な素子(4)の値(Rprog)によってチップ(1)の動作モードが決定され、及び/又はチップ(1)がプログラミングされる。本発明の原理は、例えば電圧供給素子において使用可能である。The present invention relates to an integrated circuit (1) comprising a comparator (9) that reads from an externally connectable element (4) and compares it with the value of a reference element (6). The comparison result is supplied to the control unit (12), and the control unit activates at least one functional block (13a, 13b) of the IC device (1) according to the comparison result. Therefore, the operation mode of the chip (1) is determined by the value (Rprog) of the externally connectable element (4) and / or the chip (1) is programmed. The principles of the present invention can be used, for example, in voltage supply elements.
Description
本発明はIC装置及びIC装置のプログラミング方法に関する。 The present invention relates to an IC device and a method for programming an IC device.
従来の集積回路は、その製造完了後に、そのために備えられた一つの動作モードの下でしか使用できないようになっている。 Conventional integrated circuits can only be used after their manufacture is complete under one mode of operation provided for that purpose.
しかし、同一のIC素子を複数の異なる用途に適用できるように保っておき、その動作モードは、IC素子の製造完了後に、例えばチップの鋳型成形加工やケーシング加工などの後で選択できるようにしたい場合がある。 However, I want to keep the same IC element applicable to several different applications, and I want to be able to select the operation mode after completing the IC element manufacturing, for example, after chip molding or casing processing. There is a case.
また、いくつかの機能ブロックの供給電圧の電圧値や特定の機能ブロックの選択を決定したり、さらに例えばいわゆるスタート・アップ・シーケンスの中において、特定の機能ブロックの投入あるいはそれらの初期化の順番をそれぞれ決定したい場合がる。 Also, the voltage value of the supply voltage of several function blocks and the selection of a specific function block are determined, and further, for example, in the so-called start-up sequence, a specific function block is turned on or their initialization order is determined. You may want to determine each.
このようなIC素子のプログラミングを行うための技術として例えばヒューズ台、ディップスイッチなどを用いた方法が考えられる。 As a technique for programming such an IC element, for example, a method using a fuse stand, a dip switch or the like can be considered.
しかしながら、このような周知の方法は、相対的に大きい費用と結び付けられる。この望ましくない費用は、基板上の増加された面積や、チップにおける多数の必要な追加の接続脚(ピン)により、必要とされる可能性がある。 However, such known methods are associated with relatively high costs. This undesirable cost may be needed due to the increased area on the substrate and the many required additional connecting legs (pins) on the chip.
本発明の課題は、製造完了後に僅かな費用でプログラミングされる、つまり所望の動作モードの設定が可能なIC装置を提供することにある。本発明のさらなる課題は、IC装置のプログラミング方法であって、僅かな費用で実行可能で、製造が完了した後に上記IC装置を選択可能な動作モードで作動することを可能にする方法を提供することにある。 An object of the present invention is to provide an IC device that can be programmed at a low cost after completion of manufacture, that is, capable of setting a desired operation mode. A further object of the present invention is to provide a method for programming an IC device, which can be performed at a low cost and allows the IC device to operate in a selectable mode of operation after manufacture is complete. There is.
上記課題は、本発明にかかるIC装置により解決され、IC装置は、予め定められた値のセットよりなる値を有する読出し可能な外部素子を接続するために配置された第一入力部と、読出し可能な参照値を有する参照素子と接続した第二入力部と、出力部とを有し、IC装置の接続部と接続されたコンパレータ、及び、IC装置の少なくとも一つの機能ブロックを上記コンパレータの比較結果に応じて制御するために上記コンパレータの出力部と連結されている制御ユニットを備える。 The above problem is solved by an IC device according to the present invention, wherein the IC device has a first input unit arranged to connect a readable external element having a value consisting of a predetermined set of values, and a read A comparator having a second input unit connected to a reference element having a possible reference value and an output unit, connected to a connection unit of the IC device, and comparing at least one functional block of the IC device with the comparator A control unit connected to the output of the comparator is provided to control according to the result.
本発明の原理によれば、例えば複数の予め定められた動作モードのうちより一つの動作モードを選択するようなIC装置のプログラミングは、読出し可能な外部素子をICの接続部に接続することにより行われる。この素子は、読出し可能な値、例えばある特定の抵抗値を有し、この値は基準素子の基準値と比較される。IC装置は、制御ユニットにより、この比較結果に応じて特定の動作モードに設定され、つまりプログラミングされる。 According to the principle of the present invention, for example, programming of an IC device that selects one of a plurality of predetermined operation modes is performed by connecting a readable external element to the connection portion of the IC. Done. This element has a readable value, for example a certain resistance value, which is compared with the reference value of the reference element. The IC device is set to a specific operation mode, that is, programmed according to the comparison result by the control unit.
上記読出し可能な外部素子は受動素子であることが好ましい。 The readable external element is preferably a passive element.
ICの接続部に接続された外部素子の値を選択することにより、実質的に任意で多数の異なる予め定められたプログラムのいずれかを選択することができる。 By selecting the value of the external element connected to the connection of the IC, virtually any of a number of different predetermined programs can be selected.
本発明の原理では、ピン、すなわちIC装置の接続脚を一つ増やすだけでよい。従って、IC装置のプログラミングは、非常に僅かの費用で実行可能である。 In the principle of the present invention, it is only necessary to increase one pin, that is, one connecting leg of the IC device. Thus, the programming of the IC device can be performed with very little expense.
受動外部素子の読出しを行なうためには、例えば、上記読出し可能な外部素子に印加される基準信号を発生する信号源をIC装置において設けることができる。 In order to read the passive external element, for example, a signal source that generates a reference signal applied to the readable external element can be provided in the IC device.
読出し可能な外部素子の他の接続部は参照電位接続部、例えば接地と接続可能であることが好ましい。 The other connection of the readable external element is preferably connectable to a reference potential connection, eg ground.
読出し可能な外部素子の値を基準素子の値と比較するコンパレータは比較結果をデジタル方式で出力するためのアナログ/デジタルコンバータを含有することが好ましい。 The comparator that compares the value of the readable external element with the value of the reference element preferably includes an analog / digital converter for outputting the comparison result in a digital manner.
例えば解像度が3ビットのA/Dコンバータが設けることができるが、この場合、接続している読出し可能な素子の値を単に選択することにより全部で8種類の動作状態を起動させることができる。 For example, an A / D converter with a resolution of 3 bits can be provided. In this case, eight kinds of operation states can be activated in total by simply selecting the value of the connected readable element.
本発明の好適な実施形態によれば、上記アナログ/デジタルコンバータは対数の特性曲線を有する。これにより、読出し可能な外部素子の公差と読み出された値のさらなる処理における公差とに関する要求が著しく低減される。例を挙げれば、特性曲線を対数によるものとすることで読出し可能な外部素子として公差30%抵抗器を使用しても読出しは確実に行われ、予め定められた多数の動作モードのいずれかを確実に選択することが可能となる。 According to a preferred embodiment of the present invention, the analog / digital converter has a logarithmic characteristic curve. This significantly reduces the demands on tolerances of readable external elements and tolerances in further processing of the read values. For example, by using a logarithmic characteristic curve, even if a 30% tolerance resistor is used as an external element that can be read out, the readout is performed reliably, and one of a number of predetermined operation modes is set. It becomes possible to select with certainty.
基準素子は外部接続タイプの素子でもよいし、IC装置に内蔵された素子にしてもよい。 The reference element may be an external connection type element or an element incorporated in the IC device.
IC装置において高精度の基準信号、例えばバイアス電流を発生するために、IC装置の接続脚(ピン)に接続された外部基準素子が設けられていることが多い。このような基準素子としては、例えば基準抵抗器又は外部フィルタコンデンサがある。このような場合には、同時にこの素子は、提示した原理に基づくIC装置のプログラミング用の基準素子として利用することが可能である。比較結果を算出するためには、信号源から出力される基準信号を外部基準素子にも印加し基準素子の値を読み出すようにすることが好ましい。 In order to generate a highly accurate reference signal, for example, a bias current, in an IC device, an external reference element connected to a connection leg (pin) of the IC device is often provided. Examples of such a reference element include a reference resistor and an external filter capacitor. In such a case, at the same time, this element can be used as a reference element for programming an IC device based on the presented principle. In order to calculate the comparison result, it is preferable that the reference signal output from the signal source is also applied to the external reference element to read the value of the reference element.
外部基準素子は内蔵基準素子よりも公差が狭い。 The external reference element has a narrower tolerance than the built-in reference element.
基準素子を内蔵素子として実施することは、IC装置の動作には外部の基準素子が特に必要でない時及び/又は回路装置のピン数を非常に低くすることが要求されている時に有用である。 Implementing the reference element as a built-in element is useful when an external reference element is not particularly required for the operation of the IC device and / or when the number of pins of the circuit device is required to be very low.
基準素子と、読出可能なプログラミングされる素子とは、例えば抵抗器やコンデンサとして形成することができる。しかし、読出し可能な物性値を有する他の受動素子も使用可能である。 The reference element and the readable programmed element can be formed, for example, as a resistor or a capacitor. However, other passive elements having readable physical values can also be used.
IC装置はいくつかの機能ブロックを有し、制御ユニットはコンパレータの比較結果に応じてこれらの機能ブロックを種々の供給電圧、基準電圧及び/又は動作順序を以て制御することができる。 The IC device has several functional blocks, and the control unit can control these functional blocks with various supply voltages, reference voltages and / or operating sequences according to the comparison result of the comparator.
また、コンパレータの出力部と制御ユニットの間には、コンパレータの比較結果を一時記憶するために、いわゆるラッチと呼ばれる揮発性メモリーを設けることが好ましい。 Further, it is preferable to provide a volatile memory called a latch between the output unit of the comparator and the control unit in order to temporarily store the comparison result of the comparator.
読出し可能な外部素子の読出し可能な値の読出し及びこの値と基準素子の値との比較は、 Reading the readable value of the readable external element and comparing this value with the value of the reference element
好ましくはIC装置の電源投入期間に行う。また、比較結果をICの全動作時間にわたって利用可能にしておくために、上記比較結果を一時記憶することが有用である。 Preferably, it is performed during the power-on period of the IC device. It is also useful to temporarily store the comparison result in order to make the comparison result available for the entire operation time of the IC.
読出し可能な外部素子の値を選択してそれぞれ指定できる予め定められた多数の動作モードを定義するために、それぞれの動作モードの制御パラメータを記憶するためのメモリーブロックを設けることが好ましい。このメモリーブロックは、コンパレータの比較結果に応じて記憶された動作モードが起動されるように制御ユニットと連結されている。 In order to define a number of predetermined operation modes in which values of external elements that can be read can be selected and designated, it is preferable to provide a memory block for storing control parameters for each operation mode. This memory block is connected to the control unit so that the stored operation mode is activated according to the comparison result of the comparator.
上記メモリーブロックはいわゆるブートROM(リードオンリーメモリ−)として設けることが好ましく、IC装置の電源投入時に読み出すようにする。 The memory block is preferably provided as a so-called boot ROM (read only memory), and is read when the IC device is powered on.
また、更なる柔軟性を確保するためには、例えば製造する際にプログラミング可能なブートROMの金属化面用のマスクを選択することにより、ブートROMをプログラミング可能に設けることができる。 Further, in order to ensure further flexibility, the boot ROM can be provided so as to be programmable, for example, by selecting a mask for a metallized surface of the boot ROM that can be programmed at the time of manufacture.
本発明の原理は好ましくは、電源投入順序(パワーオン・シーケンス)を制御するためにいわゆるパワー・マネジメント・ユニット、PMUに適用される。この場合、種々の予め設定されたシーケンスはROM内に定義し、記憶しておき、使用の際、プログラミングされる読出し可能な素子の値により選択される。 The principle of the present invention is preferably applied to a so-called power management unit, PMU, to control the power-on sequence. In this case, various pre-set sequences are defined and stored in the ROM and are selected according to the value of the readable element to be programmed in use.
上記金属マスクによりプログラミング可能なROMの代わりに、いわゆるツェナー・ヒューズ又はポリ・ヒューズ、即ちプログラミング可能な接続を用いたプログラミング可能なROMにより、柔軟性をさらに増大させることが可能となる。この種のいわゆるヒューズ又はアンチヒューズでは、それらの導電状態はエネルギーインパルスを印加することにより決定され、導電状態は高い抵抗と低い抵抗の間で切り替え可能である。 Instead of ROM programmable by the metal mask, so-called Zener fuses or poly fuses, i.e. programmable ROM using programmable connections, can further increase the flexibility. In so-called fuses or antifuses of this kind, their conduction state is determined by applying an energy impulse, the conduction state being switchable between a high resistance and a low resistance.
基準素子が内蔵素子として設けられている場合、内蔵された基準素子に簡単な調整手段を設けることにより、その精度を高めることが有用な場合がある。 When the reference element is provided as a built-in element, it may be useful to increase its accuracy by providing simple adjustment means for the built-in reference element.
IC装置の電源を投入してから信号源とコンパレータを起動させるために、信号源及び/又はコンパレータの各起動入力部と連結される起動回路を設けることが有利な場合がある。起動回路はICの電源投入後にコンパレータと、必要に応じて信号源を起動するために配置され、場合によってアナログ/デジタル変換を含めた比較が終了して、その結果が記憶されるとすぐに、再びこれらの電源を切る。 In order to activate the signal source and the comparator after the IC device is turned on, it may be advantageous to provide an activation circuit connected to each activation input of the signal source and / or the comparator. The activation circuit is arranged to activate the comparator and the signal source as needed after the IC power is turned on, and as soon as the comparison including analog / digital conversion is completed and the result is stored, Turn off these power again.
また、上記課題は、以下の工程を含む、本発明のIC装置のプログラミング方法により解決される。 Moreover, the said subject is solved by the programming method of the IC device of this invention including the following processes.
IC装置に接続された外部素子の値を読出し、
読み出された値の参照値との比較と比較結果を算出し、
比較結果に応じてIC装置を制御するための選択信号を出力する。
Read the value of the external element connected to the IC device,
Comparing the read value with the reference value and calculating the comparison result,
A selection signal for controlling the IC device is output according to the comparison result.
提示した工程によれば、IC装置に読出し可能な外部素子を接続し、続いてこの読出し可能な外部素子の値を読み出す。次に、この値は基準素子の同様に読み出された値、つまり基準値と比較されて比較結果が求められる。この比較結果に応じてIC装置を制御するための選択信号を出力する。 According to the presented process, a readable external element is connected to the IC device, and then the value of the readable external element is read. Next, this value is compared with a value read in the same manner as the reference element, that is, a reference value to obtain a comparison result. A selection signal for controlling the IC device is output in accordance with the comparison result.
好ましくは、IC装置は選択信号に応じて予め定められた多数の動作モードのいずれかを設定する。 Preferably, the IC device sets one of a number of predetermined operation modes according to the selection signal.
基準値は外部又は内蔵基準素子を読み出して求めることが好ましい。また、基準値と読出し可能な外部基準素子の値の比較は、アナログ/デジタルコンバータの助けを借りて実行することが好ましい。また、読出し可能な外部素子及び基準素子からの値の読出しは、IC装置の電源投入時に信号源により発生された基準信号を基準素子に印加することにより行われることが好ましい。 The reference value is preferably obtained by reading an external or built-in reference element. The comparison between the reference value and the value of the readable external reference element is preferably performed with the aid of an analog / digital converter. Further, it is preferable that reading of values from the readable external element and the reference element is performed by applying a reference signal generated by a signal source to the reference element when the IC device is turned on.
さらに、電源投入工程が終了後も用意されているように、比較結果は求めてから揮発性メモリーに一時記憶することが好ましい。 Further, it is preferable that the comparison result is obtained and then temporarily stored in the volatile memory so that it is prepared even after the power-on process is completed.
また、上記比較は電源投入時に起動され、次にこの比較を行うコンパレータを、そして必要に応じて読出し可能な素子値の読出しに使われる上記信号源を再び非起動状態にすることが好ましい。 It is preferable that the comparison is started when the power is turned on, and then the comparator for performing the comparison and the signal source used for reading the element value which can be read out if necessary are again deactivated.
信号源が発生する基準信号は例えば基準電圧や基準電流であり得る。 The reference signal generated by the signal source can be, for example, a reference voltage or a reference current.
本IC装置において基準抵抗器又は外部フィルタコンデンサ又は類似の外部受動素子が外部に設けられている場合には、これを基準素子として使用することが好ましい。この場合には、読出し可能な外部素子と基準素子とがそれぞれ接続される二つのピンを設ける。このような受動素子のあいている端部には参照電位接続部、例えば接地を接続することが好ましい。 In the present IC device, when a reference resistor, an external filter capacitor or a similar external passive element is provided outside, it is preferably used as a reference element. In this case, there are provided two pins to which a readable external element and a reference element are respectively connected. It is preferable to connect a reference potential connection portion, for example, a ground, to the end portion of such a passive element.
本発明の方法によれば、IC装置の一つのピンに接続できる受動素子の値に応じてIC装置を、極めて僅かな費用で予め定められた多数の動作モードのいずれかに設定することが可能である。 According to the method of the present invention, the IC device can be set to one of a number of predetermined operating modes at a very low cost depending on the value of a passive element that can be connected to one pin of the IC device. It is.
提案した原理のさらに詳細な説明及び望ましい実施形態は、従属請求項から与えられる。 Further details of the proposed principle and preferred embodiments are given by the dependent claims.
以下、本発明を図面に基づいて多くの実施例を挙げてさらに詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to the drawings with reference to many examples.
下記の図面による説明では、同一の又は同一の機能を有する素子は同じ記号が付される。 In the following description of the drawings, elements having the same or the same function are denoted by the same symbol.
図1は特に2つの接続部2、3、いわゆるピンを有するIC装置1を示す。抵抗器4の形態の読出し可能な外部素子がIC装置1の接続部2に接続され、また参照電位接続部5にも接続されている。この抵抗器4は詳細について後に述べるように回路装置1のプログラミングのために用いられる。基準素子として機能する他の抵抗器6は接続部3に、同様に参照電位接続部5にも接続されている。回路装置1の接続部2、3は内部でコンパレータ9の第一或いは第二入力部7、8と接続されている。このコンパレータ9はアナログ/デジタルコンバータを有する。コンパレータ9は、電源投入時にコンパレータ9を起動させるために起動入力部10を備える。コンパレータ9の出力部を形成するアナログ/デジタルコンバータのデジタル出力部には揮発性メモリー11を介して、回路装置1内で多数の機能ブロック13a、13bを制御する制御ユニット12が接続されている。
FIG. 1 shows in particular an
さらに、基準信号を発生するために形成された信号源14が設けられ、回路装置の接続部2、3に接続されている。
Furthermore, a
基準素子6は本発明の原理に基づくコンパレータ9用の基準素子としてだけではなく、機能ブロック13a、13bの内少なくとも一つのブロックの動作上必要とされるバイアス信号を発生させるための基準抵抗器としても用いられる。
The
コンパレータ9及び信号源14は回路装置の電源投入過程において起動入力部10により起動され、読出し可能な、プログラミングされる抵抗器4と基準抵抗器6には、基準信号源14が発生する基準信号、つまり基準電圧又は基準電流が印加される。このコンパレータ9は、入力部7、8に入力され、実質的に抵抗器4、6の素子特性値Rprog、Rrefに依存する信号を比較する。アナログ/デジタルコンバータは2つの外部要素4、6の特性値Rprog、Rrefの比を定め、出力部にデジタル方式で対応した比較結果を出力する。この比較結果は一時記憶装置メモリー11で一時記憶される。次に、コンパレータ9はアナログ/デジタルコンバータ及び信号源14と共に非起動状態とされる。
The
制御ユニット12は、メモリー11に記憶された比較結果を以て回路装置の機能ブロック13a、13bを制御することができるようになる。この制御は、本発明の原理に従ってプログラミングされる抵抗器4の値に応じて行なわれる。
The
提案した原理を実施するためには、ピン3に接続された抵抗器6はもともと基準抵抗器として必要なので、チップ1における追加のピン2だけが必要である。追加の抵抗器4は簡単でかつ低コストで、公差に関する要求が低い外部抵抗器であり得る。抵抗器素子4の抵抗値の大きさを選択することにより回路装置における種々のプログラミング若しくは動作モードを選択することができる。
In order to implement the proposed principle, only the
なお、コンパレータ9のアナログ/デジタルコンバータが対数の特性曲線を有するので、抵抗器4の公差に関する要求をさらに低減させることが図られた。
Since the analog / digital converter of the
制御ユニット12において、各調節可能な動作モードに対し、例えば特定の機能ブロック13a、13bの供給電圧電位、基準電流レベル、電源投入順番等のような多数のパラメータをブートROMに保存しておくのが好ましい。ブートROMは金属化を変更することでマスク・プログラミング可能に設けられている。このROMのアドレス指定はコンパレータ9の結果に基づいて行われる。従って、その内一つが抵抗器4を用いて選択できる、使用可能な多数のスタート・アップ・シーケンスは金属化マスクにより定義され、プログラミングされる素子4の値により使用中に選択される。
In the
なお、制御ユニット12におけるROMをプログラミング可能なROMとして実施して、このためにツェナー・ヒューズ又はポリ・ヒューズを有することで柔軟性をさらに拡大することができる。
Note that the flexibility in the
上述の原理は、好ましくは、特に電圧供給一様性、英語のパワー・マネジメント・ユニット、PMUにおけるスタート・アップ・シーケンスの制御に利用可能である。 The above-described principle is preferably applicable to the control of start-up sequences, particularly in voltage supply uniformity, English power management unit, PMU.
図2は図1のIC装置の代替の実施形態を示す。図2の回路は構造においても有利な機能においても図1の殆ど同一な回路に対応し、これらの点に関する限り繰り返し説明しない。しかしプログラミングされる抵抗器4及び基準抵抗器6の代わりに図2の回路ではプログラミングされるコンデンサ15及び基準コンデンサ16が設けられている。これらは同様にチップ1の外部接続部2、3と参照電位部5との間に接続されている。
FIG. 2 shows an alternative embodiment of the IC device of FIG. The circuit of FIG. 2 corresponds to the almost identical circuit of FIG. 1 in both structure and advantageous function and will not be described repeatedly as far as these points are concerned. However, in place of the programmed
基準コンデンサ16は少なくても一つの機能ブロック13a、13bを動作するために図2のチップ1においてフィルタコンデンサとして設けられている。
The
コンパレータ9及び信号源14の起動時に、コンデンサ15、16は信号源14により入力部10側で充電され、コンパレータ9の入力部7、8に印加され、コンデンサ15、16のキャパシタンス値Cprog、Crefに依存する信号は、コンパレータにより評価される。その他の機能は図1で既に説明したものに対応する。
When the
図3は図1の代替の実施形態を示し、図2の回路は構造においても有利な機能においても図1のそれと殆ど一致するものである。これらの点についての図面の説明は繰り返さない。図3の実施例では外部基準抵抗器6の代わりに、コンパレータ9の入力部8と内部参照電位接続部5´との間に接続された内蔵基準抵抗器17が設けられている。これにより、チップ1の外部接続ピン3は省略される。
FIG. 3 shows an alternative embodiment of FIG. 1, and the circuit of FIG. 2 is almost identical to that of FIG. 1 in structure and advantageous function. The description of the drawings regarding these points will not be repeated. In the embodiment of FIG. 3, instead of the
本発明の実施例は、特に外部の参照素子が、例えば正確な基準信号を発生させるために、又はフィルタ素子として必要とされている場合に、チップにおいて外部接続ピンの数が少なくても済み、使用に好適であるという効果を有する。 Embodiments of the present invention require a small number of external connection pins in the chip, particularly when an external reference element is required, for example, to generate an accurate reference signal or as a filter element. It has the effect of being suitable for use.
図4は図2の回路の代替の実施形態を示す。図4の回路では、図2の外部基準コンデンサ16の代わりに内蔵コンデンサ18が設けられている。このコンデンサ18はコンパレータ9の入力部8と参照電位部5´との間に接続されている。
FIG. 4 shows an alternative embodiment of the circuit of FIG. In the circuit of FIG. 4, a built-in
図3におけるように、接続ピンすなわち接続部3が省略される。示された実施形態は、外部フィルタコンデンサが基準素子として特に必要とされていない場合に使用に好適となる。
As in FIG. 3, the connection pins, that is, the
図3、4の基準素子17、18の値がその設計値に関する大きい製造変動を受ける場合には、それぞれの内部受動基準素子17、18を調整するために調整手段を設けることが有利であり得る。
If the values of the
実施例において基準素子として、及びプログラミングされ、読出し可能な素子として示された抵抗器やコンデンサの代わりに他の受動素子を使用することもできる。 Other passive elements can be used in place of the resistors and capacitors shown as reference elements and programmed and readable elements in the embodiments.
なお、上記の本発明にかかる上述した実施例の記載は図解目的ためにのみ用いられ、本発明の限定のためには用いられない。また、本発明の範囲及び均等物から逸脱することなく、本発明の通常の範囲で種々の変形及び応用が可能である。 It should be noted that the above description of the embodiment according to the present invention is used only for the purpose of illustration, and is not used for limiting the present invention. In addition, various modifications and applications can be made within the normal scope of the present invention without departing from the scope and equivalents of the present invention.
Claims (18)
読み出された値(Rprog、Cprog)を基準値(Rref、Cref)と比較して、比較結果を求め、
比較結果に応じて前記IC装置(1)の制御をするための選択信号を出力する、
ステップを含むIC装置のプログラミング方法。 Reading the values (Rprog, Cprog) of external elements (4, 15) connected to the IC device,
Compare the read values (Rprog, Cprog) with the reference values (Rref, Cref) to obtain the comparison result,
Output a selection signal for controlling the IC device (1) according to the comparison result,
IC device programming method including steps.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10323012A DE10323012B4 (en) | 2003-05-21 | 2003-05-21 | Programmable integrated circuit and method of programming an integrated circuit |
PCT/EP2004/004079 WO2004105246A2 (en) | 2003-05-21 | 2004-04-16 | Integrated circuit arrangement, and method for programming an integrated circuit arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006526339A true JP2006526339A (en) | 2006-11-16 |
JP4286283B2 JP4286283B2 (en) | 2009-06-24 |
Family
ID=33441102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006508150A Expired - Fee Related JP4286283B2 (en) | 2003-05-21 | 2004-04-16 | IC device and IC device programming method |
Country Status (8)
Country | Link |
---|---|
US (1) | US7724167B2 (en) |
EP (1) | EP1625663B1 (en) |
JP (1) | JP4286283B2 (en) |
KR (1) | KR100734590B1 (en) |
CN (1) | CN100361391C (en) |
DE (1) | DE10323012B4 (en) |
HK (1) | HK1087256A1 (en) |
WO (1) | WO2004105246A2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015106900A (en) * | 2013-12-03 | 2015-06-08 | ダイヤモンド電機株式会社 | Ad conversion processing apparatus |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005055886B4 (en) | 2005-11-23 | 2015-03-26 | Austriamicrosystems Ag | Semiconductor body, circuit arrangement with the semiconductor body and method |
US9077365B2 (en) | 2010-10-15 | 2015-07-07 | S.C. Johnson & Son, Inc. | Application specific integrated circuit including a motion detection system |
US9843338B1 (en) | 2017-03-20 | 2017-12-12 | Silanna Asia Pte Ltd | Resistor-based configuration system |
CN113704170B (en) * | 2021-07-30 | 2024-02-09 | 浪潮电子信息产业股份有限公司 | Chip working mode control method, system and medium |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2623000B2 (en) | 1989-01-19 | 1997-06-25 | 三洋電機株式会社 | Reset mechanism of microcomputer |
JP2839288B2 (en) | 1989-07-15 | 1998-12-16 | 旭化成工業株式会社 | Viscose rayon filament yarn |
US5157397A (en) * | 1991-01-28 | 1992-10-20 | Trw Inc. | Quantizer and related method for improving linearity |
KR950002162B1 (en) * | 1992-02-12 | 1995-03-14 | 삼성전자주식회사 | Automatic changing circuit of cpu logic |
JPH08147076A (en) * | 1994-11-22 | 1996-06-07 | Seiko Epson Corp | Information processor |
EP0734024B1 (en) * | 1995-03-23 | 2000-01-26 | STMicroelectronics S.r.l. | Sensing circuit for serial dichotomic sensing of multiple-levels non-volatile memory cells |
US5608341A (en) * | 1995-05-09 | 1997-03-04 | Level One Communications, Inc. | Electrical circuit for setting internal chip functions without dedicated configuration pins |
US5862351A (en) * | 1996-11-07 | 1999-01-19 | He; Zhi Qiang | Motherboard with automatic configuration |
JP4030076B2 (en) | 1997-07-18 | 2008-01-09 | ローム株式会社 | Storage device with processing function |
SE516157C2 (en) * | 1999-05-28 | 2001-11-26 | Ericsson Telefon Ab L M | Correction of static errors in an AD converter |
JP2001094412A (en) | 1999-09-22 | 2001-04-06 | Rohm Co Ltd | Programmable signal processing cell and programmable signal processor |
US6359578B1 (en) * | 2000-02-04 | 2002-03-19 | Delphi Technologies | System for externally referenced ratiometric signal processing |
US6351175B1 (en) * | 2000-09-13 | 2002-02-26 | Fairchild Semiconductor Corporation | Mode select circuit |
US6717393B2 (en) * | 2002-04-11 | 2004-04-06 | Texas Instruments Incorporated | System for difference calculation using a quad slope converter |
US6967591B1 (en) | 2002-04-15 | 2005-11-22 | Linear Technology Corporation | Multi-bit digital input using a single pin |
US6891490B2 (en) * | 2002-06-05 | 2005-05-10 | Slicex, Inc. | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures |
US7132849B2 (en) * | 2004-05-24 | 2006-11-07 | Vitesse Semiconductor Corporation | Method and apparatus for configuring the operation of an integrated circuit |
DE102004057239B4 (en) * | 2004-11-26 | 2024-06-06 | Austriamicrosystems Ag | Device and method for charging and controlling the charge of a rechargeable battery |
DE102005012663B4 (en) * | 2005-03-18 | 2018-08-23 | Austriamicrosystems Ag | Arrangement with a voltage converter for supplying power to an electrical load and method for adjusting the arrangement with voltage converter |
GB2431739A (en) * | 2005-10-27 | 2007-05-02 | Wolfson Microelectronics Plc | Switch current sensing circuit |
GB2437556B (en) * | 2006-04-26 | 2011-03-23 | Wolfson Microelectronics Plc | Improvements in switching regulator circuits |
GB2442494A (en) * | 2006-10-06 | 2008-04-09 | Wolfson Microelectronics Plc | Voltage reference start-up circuit |
GB2449914B (en) * | 2007-06-07 | 2012-01-18 | Wolfson Microelectronics Plc | Improved buck-boost converter |
-
2003
- 2003-05-21 DE DE10323012A patent/DE10323012B4/en not_active Expired - Fee Related
-
2004
- 2004-04-16 KR KR1020057022165A patent/KR100734590B1/en not_active IP Right Cessation
- 2004-04-16 CN CNB2004800134250A patent/CN100361391C/en not_active Expired - Fee Related
- 2004-04-16 WO PCT/EP2004/004079 patent/WO2004105246A2/en active Application Filing
- 2004-04-16 EP EP04727877.5A patent/EP1625663B1/en not_active Expired - Lifetime
- 2004-04-16 US US10/558,149 patent/US7724167B2/en not_active Expired - Fee Related
- 2004-04-16 JP JP2006508150A patent/JP4286283B2/en not_active Expired - Fee Related
-
2006
- 2006-08-21 HK HK06109252A patent/HK1087256A1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015106900A (en) * | 2013-12-03 | 2015-06-08 | ダイヤモンド電機株式会社 | Ad conversion processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20060019549A (en) | 2006-03-03 |
JP4286283B2 (en) | 2009-06-24 |
DE10323012B4 (en) | 2005-06-02 |
US7724167B2 (en) | 2010-05-25 |
EP1625663B1 (en) | 2017-03-22 |
DE10323012A1 (en) | 2004-12-16 |
CN1792037A (en) | 2006-06-21 |
CN100361391C (en) | 2008-01-09 |
US20070277141A1 (en) | 2007-11-29 |
WO2004105246A3 (en) | 2005-03-03 |
EP1625663A2 (en) | 2006-02-15 |
WO2004105246A2 (en) | 2004-12-02 |
HK1087256A1 (en) | 2006-10-06 |
KR100734590B1 (en) | 2007-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917719A (en) | Internally programmable modular power supply and method | |
JP4430633B2 (en) | Tuning circuit | |
EP0840955B1 (en) | Microcontroller with firmware selectable oscillator trimming | |
US8183849B2 (en) | Calibration apparatus and calibration method thereof | |
WO1997045956A1 (en) | Accurate rc oscillator having peak-to-peak voltage control | |
KR20020019110A (en) | Oscillator circuit | |
US20180337663A1 (en) | Voltage trimming circuit and integrated circuit including the voltage trimming circuit | |
US20130033947A1 (en) | Clock generator | |
JP4286283B2 (en) | IC device and IC device programming method | |
US20130223152A1 (en) | Clock generator | |
EP1149383B1 (en) | Trimmable reference generator | |
JPH0845281A (en) | Eeprom programming circuit | |
CN110120241B (en) | Semiconductor device with a semiconductor layer having a plurality of semiconductor layers | |
US8780666B2 (en) | Decoupling capacitance calibration devices and methods for DRAM | |
US20070024317A1 (en) | Apparatus for obtaining precision integrated resistors | |
WO2004057449A2 (en) | Power supply level monitoring and reset generation | |
KR20050004003A (en) | Method and apparatus for determination of ratio between time constant in integrated circuit and desired value | |
US20070194840A1 (en) | Method and circuit for adjusting an RC element | |
US6914473B2 (en) | Arrangement for driving display units with an adaptive start sequence | |
JP4280544B2 (en) | Electronic circuit configuration or electronic circuit | |
KR101069713B1 (en) | Circuit for Trimming Voltage of a Semiconductor Memory Apparatus and Method | |
US8058895B1 (en) | Single-resistor static programming circuits and methods | |
JP3157812B2 (en) | Booster circuit and semiconductor integrated circuit using the same | |
JP2008102094A (en) | Voltage monitoring method and its device | |
JP6796203B2 (en) | Electronic control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081028 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |