JP2006506710A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006506710A5 JP2006506710A5 JP2004551788A JP2004551788A JP2006506710A5 JP 2006506710 A5 JP2006506710 A5 JP 2006506710A5 JP 2004551788 A JP2004551788 A JP 2004551788A JP 2004551788 A JP2004551788 A JP 2004551788A JP 2006506710 A5 JP2006506710 A5 JP 2006506710A5
- Authority
- JP
- Japan
- Prior art keywords
- configurable hardware
- units
- unit
- configurable
- configuration data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000013461 design Methods 0.000 claims 22
- 238000012360 testing method Methods 0.000 claims 17
- 238000000034 method Methods 0.000 claims 15
- 238000012795 verification Methods 0.000 claims 7
- 238000013500 data storage Methods 0.000 claims 3
- 230000006870 function Effects 0.000 claims 2
- 238000013507 mapping Methods 0.000 claims 2
- 238000004891 communication Methods 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 claims 1
Claims (25)
- 構成可能なハードウェア・システムを1つ又はそれ以上のユニットの組に自動的に分解し、
前記ユニットの組の各々についてテストベンチを作成し、
前記構成可能なハードウェア・システムを検証する前に、前記ユニットの組の各々を検証する、
ステップを含み、
前記構成可能なハードウェア・システムが、パラメータの組について指定された値を用いることによって設計作成時にカスタマイズされ、該構成可能なハードウェア・システムの第1のインスタンスの機能が、該構成可能なハードウェア・システムの第2のインスタンスのものと異なることを特徴とするコンピュータにより実施される方法。 - 前記ユニットの組が構成可能なハードウェア・ライブラリにおいて定義され、前記構成可能なハードウェア・システムが構成データ・ストレージ・ユニットにおいて指定されることを特徴とする請求項1に記載のコンピュータにより実施される方法。
- 前記構成データが階層言語で表され、前記構成可能なハードウェア・ライブラリがハードウェア設計言語(HDL)で表されることを特徴とする請求項2に記載のコンピュータにより実施される方法。
- 前記テストベンチが、各ユニット接続に取り付けられたモデルを含み、前記モデルは、前記ユニットのパラメータに従って該ユニットとの間でデータを送受信することを特徴とする請求項1に記載のコンピュータにより実施される方法。
- 1つ又はそれ以上の階層レベルからなる構成可能なハードウェア・システム設計階層の第1のレベルにおける1つ又はそれ以上のユニットの組を、前記ハードウェア・システム設計階層の最も低いレベルの1つ又はそれ以上のユニットの組に自動的に分解し、
前記ハードウェア・システム設計階層の各階層レベルのユニットを、前記最も低いレベルから前記第1のレベルまで連続的に個別に検証し、テストベンチが一連のレベルの各々の各ユニットについて動的に構築されるようになる、
ステップを含み、
前記構成可能なハードウェア・システムが設計作成時にカスタマイズされるようになったことを特徴とするコンピュータにより実施される方法。 - 前記自動的に分解するステップが、構成データ及び構成可能なハードウェア・ライブラリのコンテンツに基づいていることを特徴とする請求項5に記載のコンピュータにより実施される方法。
- 前記構成データが、前記構成可能なハードウェア・システム設計レベルの組の各々のユニットについてのパラメータを指定することを特徴とする請求項6に記載のコンピュータにより実施される方法。
- 前記構成可能なハードウェア・ライブラリが、前記階層レベルの組の各々のユニットを定義することを特徴とする請求項6に記載のコンピュータにより実施される方法。
- 構成データの組を、構成可能なハードウェア・ライブラリから選択された対応する構成可能なユニットの定義にマッピングし、1つ又はそれ以上の構成可能なハードウェア・ユニットの組を生成し、
前記構成データに基づいて、前記構成可能なハードウェア・ユニットの組の各々についてテストベンチを動的に生成し、
対応するテストベンチを用いて前記構成可能なハードウェア・ユニットの組の各々について検証し、
検証された前記構成可能なハードウェア・ユニットの組を構成可能なハードウェア・システム内に統合し、
設計作成環境における機能論理検証の際に、前記構成可能なハードウェア・システムを検証する、
ステップを含むことを特徴とするコンピュータにより実施される方法。 - 前記テストベンチ上で実行される試験を生成し、
前記試験を実行するためのスクリプトを生成し、
分析ツールへの入力を生成する、
ステップをさらに含むことを特徴とする請求項9に記載のコンピュータにより実施される方法。 - 前記対応する構成可能なユニットの定義がハードウェア設計言語(HDL)で表されることを特徴とする請求項9に記載のコンピュータにより実施される方法。
- 前記構成データがツール制御言語(TCL)で表され、該構成データは、前記構成可能なハードウェア・ユニットの組の各々についてのパラメータを定義することを特徴とする請求項9に記載のコンピュータにより実施される方法。
- 前記テストベンチが前記ユニットの各通信経路に接続されたモデルを含むことを特徴とする請求項9に記載のコンピュータにより実施される方法。
- 構成可能なハードウェア・システムを自動的に生成、分解、及び検証するための生成及び検証ユニットと、
構成可能なハードウェア・システム設計を定義するための構成データを含み、前記生成及び検証ユニットに結合された構成データ・ストレージ・ユニットと、
ハードウェア・システムを統合し、分解するための構成可能なハードウェア・ユニットの定義を格納するための、前記生成及び検証ユニットに結合された構成可能なハードウェア・ライブラリと、
を備えることを特徴とする装置。 - 前記構成可能なハードウェア・ユニットの定義が、ハードウェア設計言語(HDL)で表されることを特徴とする請求項14に記載の装置。
- 前記構成データが階層言語で表されることを特徴とする請求項14に記載の装置。
- 前記生成及び検証ユニットが、ハードウェア設計階層内にユニット及びシステムを生成するための生成モジュールと、前記ユニット及び前記システムを分解するための分解モジュールと、該ユニット及び該システムについてテストベンチを構築し、該ユニット及び該システムを検証するための検証モジュールとを含むことを特徴とする請求項14に記載の装置。
- 前記ユニット及びシステムがHDLで表されることを特徴とする請求項17に記載の装置。
- 機械によって実行されるとき、前記機械に、
構成可能なハードウェア・システムを1つ又はそれ以上のユニットの組に自動的に分解し、
前記ユニットの組の各々についてテストベンチを作成し、
前記構成可能なハードウェア・システム設計を検証する前に前記ユニットの組の各々を検証する、
ステップを含む動作を実行させる命令を提供し、
前記構成可能なハードウェア・システムが、パラメータの組について指定された値を用いることによって設計作成時にカスタマイズされ、該構成可能なハードウェア・システムの第1のインスタンスの機能が、該構成可能なハードウェア・システムの第2のインスタンスのものと異なることを特徴とする機械可読媒体。 - 前記ユニットの組が構成可能なハードウェア・ライブラリにおいて定義され、前記システムが構成データ・ストレージ・ユニットにおいて指定されることを特徴とする請求項19に記載の機械可読媒体。
- 前記構成データが階層言語で表され、前記構成可能なハードウェア・ライブラリがハードウェア設計言語(HDL)で表されることを特徴とする請求項20に記載の機械可読媒体。
- 前記テストベンチが、各ユニット接続に取り付けられたモデルを含み、前記モデルは、前記ユニットのパラメータに従って該ユニットとの間でデータを送受信することを特徴とする請求項19に記載の機械可読媒体。
- 機械によって実行されるとき、前記機械に、
1つ又はそれ以上の階層レベルからなる構成可能なハードウェア・システム設計階層の第1のレベルにおける1つ又はそれ以上のユニットの組を、前記ハードウェア・システム設計階層の最も低いレベルの1つ又はそれ以上のユニットの組に自動的に分解し、
前記ハードウェア・システム設計階層の各階層レベルのユニットを、前記最も低いレベルから前記第1のレベルまで連続的に個別に検証し、テストベンチが一連のレベルの各々の各ユニットについて動的に構築されるようになる、
ステップを含む動作を実行させる命令を提供し、
前記構成可能なハードウェア・システムが設計作成時にカスタマイズされたことを特徴とする機械可読媒体。 - 機械によって実行されるとき、前記機械に、
構成データの組を、構成可能なハードウェア・ライブラリから選択された対応する構成可能なユニットの定義にマッピングし、1つ又はそれ以上の構成可能なハードウェア・ユニットの組を生成し、
前記構成データに基づいて、前記構成可能なハードウェア・ユニットの組の各々についてテストベンチを動的に生成し、
対応するテストベンチを用いて前記構成可能なハードウェア・ユニットの組の各々について検証し、
検証された前記構成可能なハードウェア・ユニットの組を構成可能なハードウェア・システム内に統合し、
設計作成環境における機能論理検証の際に、前記構成可能なハードウェア・システムを検証する、
ステップを含む動作を実行させる命令を提供する機械可読媒体。 - 機械によって実行されるとき、前記機械に、
構成データ及び構成可能なハードウェア・ライブラリに基づいて、より高いレベルの構成可能なハードウェア設計階層からなる構成可能なハードウェア・システムから分解された、より低いレベルの構成可能なハードウェア設計階層からなる個々のユニットについて1つ又はそれ以上のテストベンチの組を構築し、
システム・テストベンチを構築し、
前記個々のユニットを検証した後で前記システムを検証する、
ステップを含む動作を実行させる命令を提供する機械可読媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/293,734 US6816814B2 (en) | 2002-11-12 | 2002-11-12 | Method and apparatus for decomposing and verifying configurable hardware |
PCT/US2003/035336 WO2004044749A1 (en) | 2002-11-12 | 2003-11-05 | A method and apparatus for decomposing and verifying configurable hardware |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006506710A JP2006506710A (ja) | 2006-02-23 |
JP2006506710A5 true JP2006506710A5 (ja) | 2006-12-21 |
Family
ID=32229703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004551788A Abandoned JP2006506710A (ja) | 2002-11-12 | 2003-11-05 | 構成可能なハードウェアを分解し、検証する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6816814B2 (ja) |
EP (1) | EP1563386A1 (ja) |
JP (1) | JP2006506710A (ja) |
KR (1) | KR20050086587A (ja) |
AU (1) | AU2003291248A1 (ja) |
WO (1) | WO2004044749A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003505753A (ja) | 1999-06-10 | 2003-02-12 | ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング | セル構造におけるシーケンス分割方法 |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US9436631B2 (en) | 2001-03-05 | 2016-09-06 | Pact Xpp Technologies Ag | Chip including memory element storing higher level memory data on a page by page basis |
US9411532B2 (en) | 2001-09-07 | 2016-08-09 | Pact Xpp Technologies Ag | Methods and systems for transferring data between a processing device and external devices |
US9250908B2 (en) | 2001-03-05 | 2016-02-02 | Pact Xpp Technologies Ag | Multi-processor bus and cache interconnection system |
US9552047B2 (en) | 2001-03-05 | 2017-01-24 | Pact Xpp Technologies Ag | Multiprocessor having runtime adjustable clock and clock dependent power supply |
US10031733B2 (en) | 2001-06-20 | 2018-07-24 | Scientia Sol Mentis Ag | Method for processing data |
US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
US7356633B2 (en) * | 2002-05-03 | 2008-04-08 | Sonics, Inc. | Composing on-chip interconnects with configurable interfaces |
US7254603B2 (en) * | 2002-05-03 | 2007-08-07 | Sonics, Inc. | On-chip inter-network performance optimization using configurable performance parameters |
US7194566B2 (en) * | 2002-05-03 | 2007-03-20 | Sonics, Inc. | Communication system and method with configurable posting points |
JP4388895B2 (ja) | 2002-09-06 | 2009-12-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルなシーケンサ構造 |
US6816814B2 (en) * | 2002-11-12 | 2004-11-09 | Sonics, Inc. | Method and apparatus for decomposing and verifying configurable hardware |
US7603441B2 (en) * | 2002-12-27 | 2009-10-13 | Sonics, Inc. | Method and apparatus for automatic configuration of multiple on-chip interconnects |
US7028283B1 (en) * | 2003-01-30 | 2006-04-11 | Xilinx, Inc. | Method of using a hardware library in a programmable logic device |
US7665069B2 (en) * | 2003-10-31 | 2010-02-16 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
US8504992B2 (en) | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US20060225015A1 (en) * | 2005-03-31 | 2006-10-05 | Kamil Synek | Various methods and apparatuses for flexible hierarchy grouping |
US7694249B2 (en) * | 2005-10-07 | 2010-04-06 | Sonics, Inc. | Various methods and apparatuses for estimating characteristics of an electronic system's design |
WO2007082730A1 (de) * | 2006-01-18 | 2007-07-26 | Pact Xpp Technologies Ag | Hardwaredefinitionsverfahren |
US7386828B1 (en) * | 2006-02-23 | 2008-06-10 | Altera Corporation | SAT-based technology mapping framework |
US7403027B2 (en) * | 2006-10-30 | 2008-07-22 | Intel Corporation | Apparatuses and methods for outputting signals during self-heat burn-in modes of operation |
US7942741B2 (en) * | 2006-11-15 | 2011-05-17 | Cfph, Llc | Verifying whether a device is communicating with a server |
US20080120082A1 (en) * | 2006-11-20 | 2008-05-22 | Herve Jacques Alexanian | Transaction Co-Validation Across Abstraction Layers |
US8020124B2 (en) * | 2006-11-20 | 2011-09-13 | Sonics, Inc. | Various methods and apparatuses for cycle accurate C-models of components |
US8868397B2 (en) | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
US8296430B2 (en) | 2007-06-18 | 2012-10-23 | International Business Machines Corporation | Administering an epoch initiated for remote memory access |
US9065839B2 (en) | 2007-10-02 | 2015-06-23 | International Business Machines Corporation | Minimally buffered data transfers between nodes in a data communications network |
US8190562B2 (en) * | 2007-10-31 | 2012-05-29 | Microsoft Corporation | Linking framework for information technology management |
US8677310B2 (en) * | 2008-06-30 | 2014-03-18 | Rockwell Automation Technologies, Inc. | Industry template abstracting and creation for use in industrial automation and information solutions |
US8255869B2 (en) * | 2008-06-30 | 2012-08-28 | Rockwell Automation Technologies, Inc. | Industry template customization and transclusion for use in industrial automation and information solutions |
FR2939532B1 (fr) * | 2008-12-10 | 2011-01-21 | Airbus France | Procede et dispositif de detection de non regression d'un systeme d'entree/sortie dans un environnement de simulation |
US20100169715A1 (en) * | 2008-12-29 | 2010-07-01 | Dedicated Computing Llc | Process for Verifying Computers |
US8204711B2 (en) * | 2009-03-25 | 2012-06-19 | GM Global Technology Operations LLC | System and apparatus for managing test procedures within a hardware-in-the-loop simulation system |
US8363367B2 (en) * | 2009-03-27 | 2013-01-29 | International Business Machines Corporation | Electrical overstress protection circuit |
US8831925B1 (en) | 2009-06-09 | 2014-09-09 | Jasper Design Automation, Inc. | Indexing behaviors and recipes of a circuit design |
US8606979B2 (en) * | 2010-03-29 | 2013-12-10 | International Business Machines Corporation | Distributed administration of a lock for an operational group of compute nodes in a hierarchical tree structured network |
US8365186B2 (en) | 2010-04-14 | 2013-01-29 | International Business Machines Corporation | Runtime optimization of an application executing on a parallel computer |
US8504730B2 (en) | 2010-07-30 | 2013-08-06 | International Business Machines Corporation | Administering connection identifiers for collective operations in a parallel computer |
US8397188B1 (en) | 2010-09-21 | 2013-03-12 | Altera Corporation | Systems and methods for testing a component by using encapsulation |
US8565120B2 (en) | 2011-01-05 | 2013-10-22 | International Business Machines Corporation | Locality mapping in a distributed processing system |
US9317637B2 (en) * | 2011-01-14 | 2016-04-19 | International Business Machines Corporation | Distributed hardware device simulation |
US8689228B2 (en) | 2011-07-19 | 2014-04-01 | International Business Machines Corporation | Identifying data communications algorithms of all other tasks in a single collective operation in a distributed processing system |
US9250948B2 (en) | 2011-09-13 | 2016-02-02 | International Business Machines Corporation | Establishing a group of endpoints in a parallel computer |
US8572527B1 (en) | 2011-09-13 | 2013-10-29 | Jasper Design Automation, Inc. | Generating properties for circuit designs |
US8739092B1 (en) * | 2012-04-25 | 2014-05-27 | Jasper Design Automation, Inc. | Functional property ranking |
US10152566B1 (en) * | 2016-09-27 | 2018-12-11 | Altera Corporation | Constraint based bit-stream compression in hardware for programmable devices |
US10467202B2 (en) | 2017-07-21 | 2019-11-05 | Bank Of America Corporation | System for multi-release and parallel development of a database |
DE102018009143A1 (de) * | 2018-11-20 | 2020-05-20 | Frank Schuhmacher | Verfahren zur Authentifizierung eines Geräts durch ein Hostsystem |
US10922462B1 (en) * | 2019-11-22 | 2021-02-16 | SiFive, Inc. | Intellectual property block validation and design integration for integrated circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2758817B2 (ja) * | 1993-12-13 | 1998-05-28 | 日本電気株式会社 | 論理回路実現性判定システム |
US5960191A (en) * | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
US6701474B2 (en) * | 2000-06-28 | 2004-03-02 | Cadence Design Systems, Inc. | System and method for testing integrated circuits |
US6781399B2 (en) * | 2001-08-16 | 2004-08-24 | Micron Technology, Inc. | On-chip ADC test for image sensors |
US6816814B2 (en) * | 2002-11-12 | 2004-11-09 | Sonics, Inc. | Method and apparatus for decomposing and verifying configurable hardware |
-
2002
- 2002-11-12 US US10/293,734 patent/US6816814B2/en not_active Expired - Lifetime
-
2003
- 2003-11-05 EP EP03783178A patent/EP1563386A1/en not_active Withdrawn
- 2003-11-05 WO PCT/US2003/035336 patent/WO2004044749A1/en active Application Filing
- 2003-11-05 KR KR1020057008534A patent/KR20050086587A/ko not_active Application Discontinuation
- 2003-11-05 AU AU2003291248A patent/AU2003291248A1/en not_active Abandoned
- 2003-11-05 JP JP2004551788A patent/JP2006506710A/ja not_active Abandoned
-
2004
- 2004-10-29 US US10/976,456 patent/US20050091618A1/en not_active Abandoned
-
2005
- 2005-04-29 US US11/118,044 patent/US7299155B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006506710A5 (ja) | ||
US7299155B2 (en) | Method and apparatus for decomposing and verifying configurable hardware | |
CN105912500B (zh) | 机器学习模型生成方法和装置 | |
Kim | DeepX: Deep learning accelerator for restricted boltzmann machine artificial neural networks | |
JP2007528069A5 (ja) | ||
US20110145784A1 (en) | Automatic generation of code for component interfaces in models | |
US8365110B2 (en) | Automatic error diagnosis and correction for RTL designs | |
US7587687B2 (en) | System and method for incremental synthesis | |
WO2005034182A3 (en) | System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool | |
JP2020038699A5 (ja) | ||
JP2008532154A5 (ja) | ||
WO2007084288A2 (en) | Algorithmic electronic system level design platform | |
US8543953B2 (en) | Automated stimulus steering during simulation of an integrated circuit design | |
CN111427794A (zh) | 一种用于加速存储部件网表仿真的方法、系统及介质 | |
KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
Giammarini et al. | System-level energy estimation with Powersim | |
CN110705080A (zh) | 一种数字孪生模型精准组装方法及装置 | |
US8140315B2 (en) | Test bench, method, and computer program product for performing a test case on an integrated circuit | |
CN113885845B (zh) | 深度学习编译器的计算图的生成方法、系统、设备及介质 | |
US10268556B2 (en) | System and method for simulation results analysis and failures debug using a descriptive tracking header | |
CN117574767A (zh) | 存内计算架构软硬件系统仿真方法和仿真器 | |
CN104679963B (zh) | 一种基于tcl的仿真验证装置和方法 | |
Royston | Tools to simulate realistic censored survival-time distributions | |
Dong et al. | Build your own model checker in one month | |
Hu et al. | An integrated modeling and simulation methodology for intelligent systems design and testing |