JP2006502679A

JP2006502679A - 低レイテンシ・ラジオ／ベースバンド・インターフェイス・プロトコル

Info

Publication number: JP2006502679A
Application number: JP2005500074A
Authority: JP
Inventors: オラフ、ヒルシュ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-10-02
Filing date: 2003-10-02
Publication date: 2006-01-19
Also published as: WO2004032432A3; EP1550273A2; KR20050070151A; US20060013293A1; WO2004032432A2; AU2003269300A1; US7583627B2

Abstract

低レイテンシ・ラジオ／ベースバンド・インターフェイス・プロトコルが提供される。その一実施形態においては、８ｂ／１０ｂ符号化が使用され、それは、特有の制御文字およびデータ用文字を有する。制御文字は、フレームの開始を定義するのに使用される。より具体的には、本発明の１つの態様によれば、通信設備のベースバンド部分と通信設備のラジオ部分の間の信号伝達は、特定のビット数のデータ・ユニットをコードに符号化することによって達成され、各コードは、前記特定のビット数よりも大きいビット数のデータ・ユニットである。複数の異なるタイプのデータ交換が定義され、異なるコードがそれぞれのタイプのデータ交換に割り当てられている。ある特定のデータ交換に対して、交換すべきデータに応じて、データ交換タイプが選択され、選択されるデータ交換タイプに応じてメッセージ・フレームが形成され、このメッセージにはこのデータ交換タイプを識別するコードが含まれる。次いで、メッセージ・フレームはベースバンド部分とラジオ部分との間で伝送される。

Description

本発明は、特に無線通信装置のベースバンド部とＲＦ（ラジオ）セクションの間の通信のための、通信プロトコルに関する。

多くの種類のデータ符号化が知られている。そのようなデータ符号化方式の１つに、８ｂ／１０ｂと呼ばれるものがあり、これはバイト入力を用い、最大ランレングス５を有する、ＤＣ−バランス・ストリーム（すなわち、等しい数の１および０を有するストリーム）を生成する。個々の１０ビットコードの中には、等しい数の１および０を有するものがあるが、その他のものは４つの１および６つの０、または、６つの１および４つの０を有する。後者の場合には、１と０の間の不一致が、次の１０ビット・コード生成への入力として使用され、それによって不一致を逆転させて、全体的なバランス・ストリームを維持することができる。この理由で、８ビット入力の中には、入力不一致に応じて、２つの正しい１０ビット・コードを有するものがある。この８つの入力ビットは、５ビット群と３ビット群の２つの群に分割される。

２５６のデータ用文字に加えて、８ｂ／１０ｂコードは、１２の特殊制御文字を定義する。２５６データ用文字はＤｘ．ｙと名づけられ、特殊制御文字はＫｘ．ｙと名づけられる。このｘ値は５ビット群に対応し、ｙ値は３ビット群に対応する。

特殊制御文字は、例えば、アイドル状態、テスト・データ、またはデータ区切り文字を示す。符号化文字がビット直列に伝送される応用においては、カンマ文字（Ｋ２８．５）が、その１０ビット・コードは符号化ビット・ストリームのその他の場所では通常は発生しないので、位置合わせの目的で一般的に使用される。特に、カンマ文字は２つの１０ビット符号化文字の連結内には決して現れない。この特性によって、ビット・ストリーム内でのワード境界の検出が容易になる。さらに、カンマ文字は、交互する１および０のサブストリングを有し、それによって入力側ビット・ストリームに対して位相同期させるのを容易にする。（カンマ文字は、ファイバ・チャネル（ＦｉｂｅｒＣｈａｎｎｅｌ）標準およびギガビット・イーサネット（ＧｉｇａｂｉｔＥｔｈｅｒｎｅｔ）標準の両方において使用される。）

また、無線通信装置のベースバンド部およびＲＦセクション間の様々な種類のインターフェイスが知られている。そのようなインターフェイスは、一般的に大多数が本質的にアナログであった。より最近になって、ディジタル・インターフェイスが使用され始めた。

望ましくは、ベースバンド部とＲＦセクションとのインターフェイスは、低いレイテンシを示すべきである。例えば、通信が確立されているときに、伝送は既知のプリアンブル部分を含むことがある。このプリアンブル部分の間に、ラジオ部ラジオ部からの信号が、ベースバンド部ベースバンド部に伝達されて、ベースバンド部で受信されるディジタル値が、伝送される既知のディジタル値と一致するように、ＡＧＣ（自動ゲイン制御）決定が行われる。次いで、対応するＡＧＣ制御データが、ラジオ部に送り返される。このように定義される制御ループは、プリアンブル中に他の様々な動作も実行できるようにするために、低いレイテンシでなくてはならない。低いレイテンシが必要であるか、または望ましい、その他の類似の例を引用することができる。

本発明は、一般的には、低レイテンシのラジオ／ベースバンド・インターフェイス・プロトコルを提供する。その一実施形態においては、８ｂ／１０ｂ符号化を使用し、それは独特な制御文字およびデータ用文字を有する。制御文字は、フレームの開始を定義するのに使用される。より具体的には、本発明の１つの態様によれば、通信設備のベースバンド部分と通信設備のラジオ部分の間の信号伝達は、所定のビット数のデータ・ユニットをコードに符号化することによって達成され、各コードは、前記所定のビット数よりも大きいビット数のデータ・ユニットである。複数の異なるタイプのデータ交換が定義され、異なるコードがそれぞれのタイプのデータ交換に割り当てられる。ある特定のデータ交換に対して、交換すべきデータに応じて、データ交換タイプが選択され、選択されるデータ交換タイプに応じてメッセージ・フレームが形成され、このメッセージにはこのデータ交換タイプを識別するコードが含まれる。次いで、メッセージ・フレームはベースバンド部分とラジオ部分との間で伝送される。

本発明は、以下に示す詳細な説明と添付の図面を参照すれば、よりよく理解できるであろう。

図１を参照すると、通信システム１００の回路図を示してあり、このシステムには本発明の低レイテンシ・ラジオ／ベースバンド・インターフェイスを使用することができる。この通信システムは、ＲＦコア１１１および第１のラジオ／ベースバンド・インターフェイス回路１１３を備えるラジオ部１１０と、ベースバンド・コア１２１および第２のラジオ／ベースバンド・インターフェイス回路１２３を備えるベースバンド部１２０とを含む。

ＲＦコア１１１はアンテナ１３０に接続されている。ベースバンド・コア１２１は、物理層（ＰＨＹ）ブロック１２１ａ、媒体アクセス制御層（ＭＡＣ）ブロック１２１ｂ、および制御ブロック１２１ｃを含み、これらのブロックは相互接続されて当該技術において知られている方法で統合ベースバンド・コアを形成している。

２種類の信号、すなわちデータ信号および制御信号が、一方では、ＲＦコア１１１と第１のラジオ／ベースバンド・インターフェイス回路１１３との間で、他方では、ベースバンド・コア１２１と第２のラジオ／ベースバンド・インターフェイス回路１２３との間で交換される。

第１および第２のラジオ／ベースバンド・インターフェイス回路１１３および１２３は、ディジタル・ラジオ／ベースバンド・インターフェイス１４０を介して互いに通信する。例示的な一実施形態においては、ラジオ／ベースバンド・インターフェイス１４０は、シリアルＡＴＡの物理層に基づく、低電力の、差動の、高速シリアル・インターフェイスである。インターフェイス１４０は、２つの差動対１４１および１４３、または４つの導線を有する。一方の対１４１は、ラジオ側にライン・ドライバとベースバンド側に受信器とを備え、他方の対１４３は、ベースバンド側にライン・ドライバとラジオ側に受信器とを備える。

例示的一実施形態においては、インターフェイス１４０は、８ｂ／１０ｂコードを使用して同一のインターフェイス上でデータおよびクロックを伝送する。

図４を参照すると、図１のラジオ／ベースバンド・インターフェイス回路の送信部分（「送信器」）をより詳細に示してある。送信すべき情報は、サンプル情報であっても非サンプル情報（「制御情報」）のいずれでもよい。サンプル情報は、コア１１１または１２１からの信号４０１に応答して、アナログ／ディジタル変換器（ＡＤＣ）４０３によって生成される。サンプルはバッファ４０５に保留される。制御情報は、バス４０７上でコアから受信されて、制御ブロック４０９に流される。

制御ブロック４０９は、制御情報のフレーミングを実行する。制御情報は、レジスタ・アクセス情報（Ａｄｄｒ、Ｄａｔａ）であるか、または‘受信信号強度（ＲＳＳＩ）’、‘低雑音増幅器／可変利得増幅器（ＬＮＡ／ＶＧＡ）’設定などのような、その他の制御情報とすることができる。

バッファ４０５および制御ブロック４０９の両方が、マルチプレクサ４１１に接続されるデータ出力信号を有する。さらに、両ブロックとも制御／選択ブロック４１３に接続される制御信号を有し、この制御／選択ブロック４１３は制御信号ＣＴＲＬおよび選択信号ＳＥＬを生成する。選択信号ＳＥＬは、ＡＤＣデータが８ｂ／１０ｂ変換器４１５に入力されたかどうか、または制御フレームが８ｂ／１０ｂ変換器に入力されたかどうかを判定する。制御信号ＣＴＲＬは、８ｂ／１０ｂ変換器を、特に、それが８ｂ／１０ｂ制御文字を生成するか、またはデータ用文字を生成するかを制御する。ＡＤＣバッファ４０５が空であって、制御情報を送信する必要がない場合には、制御／選択ブロック４１３は、８ｂ／１０ｂ変換器から送信するためのアイドル文字を選択する。

直列化変換器４１７は、８ｂ／１０ｂ変換器４１５からのデータを直列化して、ライン・ドライバ４１９が、その直列データを電気等価量に変換する。

共通モード設定信号４２１は、共通モード信号を設定することをプロトコルが要求する場合、またはデータが送信されている場合に設定される。

図５を参照すると、図１のラジオ／ベースバンド・インターフェイス回路の受信部分（「受信器」）をより詳細に示してある。

ライン・レシーバ５１９は、線路から電気信号を受信し、クロックを回復して、データおよびクロック信号を非直列化変換器５１７に流し、この非直列化変換器５１７がデータを非直列化する。

非直列化されたデータは、８ｂ／１０ｂ復号器５１５中に入力される。この復号器は、３つの出力、すなわちＤＡＴＡ出力、ＣＴＲＬ’出力、および８ｂ／１０ｂ誤り信号出力を有する。８ｂ／１０ｂ誤り信号は、伝送誤りによる８ｂ／１０ｂ復号器誤りを信号伝達する。ＣＴＲＬ’は、制御文字が受信されたかどうかを信号伝達し、ＤＡＴＡは、受信された文字の値を搬送する。‘制御フレーム検出（Control Frame Detect）’ブロック５１４は、制御フレームが受信されたかどうかを検出する。制御フレームが伝送路誤りによるＣＲＣ誤りとともに受信された場合には、ＣＲＣ誤り信号が設定される。制御フレームが受信されている場合には、ＣＲＴＬ’信号が設定されて、その結果、制御フレームは、デマルチプレクサ５１１を介して制御ブロック５０９に転送される。制御フレームが受信されていない場合には、データが、バッファ５０５に書き込まれる。このバッファ・データはＤＡＣ５０３によって読み出されて、アナログ信号５０１に変換される。

制御ブロック５０９によって受信された制御フレームは復号される。制御フレームに応じて、レジスタが読み出し／書き込みされるか、または制御信号が設定される。

図４および５において、ブロックが表す機能のいくつかは、わずかに異なる方法で配置することができるが、一般的な実装においては、すべての記述した機能は、何らかの方法で提供されることに留意されたい。

２つのトランスポート層代替案が提供される。第１のトランスポート層代替案においては、ディジタル・ラジオ／ベースバンド・インターフェイス１４０のデフォルト構成によって、１００ｎｓｅｃのインターフェイス・レイテンシで８００Ｍｂｐｓのサンプリング・データ帯域幅および３２０ｋｂｐｓの制御帯域幅が提供される。サンプリング・データ率は、高いインターフェイス・レイテンシを犠牲にして高くすることができる。

第２のトランスポート代替案においては、ディジタル・ラジオ／ベースバンド・インターフェイス１４０のデフォルト構成によって、８００Ｍｂｐｓのサンプリング・データ帯域幅が提供される。残りの３２０Ｍｂｐｓの帯域幅が、制御およびその他の情報の伝送に利用可能である。データ・サンプルおよび制御情報に加えて、このインターフェイスは、ＲＳＳＩ値のような連続データを伝送することができる。このデフォルト構成におけるインターフェイス・レイテンシは、１８．７５ｎｓである。

インターフェイス１４０は、ほとんどのトランシーバ・アーキテクチャをサポートする。データのサンプリングは、低ＩＦまたはＩ／Ｑトランシーバからとすることができる。インターフェイス１４０は、レジスタ・アクセスを介して、またはパラレル制御フィールドを介してラジオ部分を制御する。

例示的な一実施形態においては、ラジオ／ベースバンド・インターフェイス１４０は、インターフェイスを構成して制御するために、ラジオ部分において多くのレジスタを使用する。そのようなレジスタの１つが、以下に表に記載するＲＦＢＢＩＦ制御レジスタである。

インターフェイス１４０は、４つの状態：ＯＦＦ、ＳＬＥＥＰ、ＡＣＴＩＶＥおよびＣＬＯＣＫを有する。現在状態は、ラジオ／ベースバンド状態レジスタ、ＲＦＢＢＩＦ＿ＳＴＡＴＥを介して制御される：

ＡＣＴＩＶＥ状態制御の間に、両方向の通信およびデータ・ストリーミングが可能である。

ＳＬＥＥＰ状態は、レジスタＲＦＢＢＩＦ＿ＳＴＡＴＥをＳＬＥＥＰ状態にプログラミングすることによって、開始される。指令が出された後に、ベースバンド部およびラジオ部１１０、１２０は、インターフェイス１４０のスイッチを切ることができる。

ＳＬＥＥＰ状態から出て遷移するために、ベースバンド部１２０は、アップリンクのための共通モード信号のスイッチをオンにする。ラジオ部１１０は、ダウンリンク用の共通モード信号のスイッチをオンにして、初期化手順を開始する。初期化手順が完了すると、インターフェイスは、ＡＣＴＩＶＥ状態になる。

ＣＬＯＣＫ状態は、特殊な電源遮断状態であり、この状態では、インターフェイスのダウンリンクだけが作動状態であり、ベースバンド部１２０に対するタイミング基準を提供する。アップリンクは電源遮断されている。ＣＬＯＣＫ状態は、ラジオ部分においてレジスタＲＦＢＢＩＦ＿ＳＴＡＴＥをＣＬＯＣＫ状態にプログラムすることによって開始することができる。指令が出された後に、ＰＨＹブロック１２１ａおよびラジオ部１１０は、アップリンクの電源を遮断することができる。電源が遮断されると、インターフェイスはＣＬＯＣＫ状態になる。

ＣＬＯＣＫ状態からＡＣＴＩＶＥ状態に移るために、ＰＨＹブロック１２１ａは、共通モード信号をアップリンクに入力する。短い遅延（例えば、１０ｎｓ）の後に、ベースバンド部１２０は、ラジオ部１１０に１つのＳＹＮＣ基本命令を送り出す。ＳＹＮＣ基本命令が送り出された後に、ラジオ／ベースバンド・インターフェイス１４０は、ＡＣＴＩＶＥ状態に入る。

インターフェイス１４０は、システムが電源投入されていない間、ＯＦＦ状態にある。ＯＦＦ状態は、システムの電源投入後に自動的に終了する。電源投入後にＯＦＦ状態を出るために、ラジオ部１１０が、その基準発振器（図示せず）のスイッチを入れる。この基準クロックは、任意選択で、ベースバンド部１２０に設けることもできる。ラジオ部１１０は、初期化手順を実行する。この初期化手順を実行した後に、インターフェイスは、ＡＣＴＩＶＥ状態に移行する。

インターフェイス１４０は、システムの電源のスイッチを切ることによって、すべての状態からＯＦＦ状態に入ることができる。

例示的な一実施形態においては、ラジオ部１１０とベースバンド部１２０の間のデータ交換は、ANSI X3.230-1994(FC-PH)、条項１１に規定されたものと同一の８ｂ／１０ｂ符号化方式を使用して符号化される。８ｂ／１０ｂ伝送コードは、８ビットバイトを１０ビット・コード・ワードに符号化する。このコード・ワードは、受信装置内でのクロック回復を容易化するために、コードが十分な０−１遷移を有するように選択される。このコードは、ＤＣバランスしており、すなわち十分に長いデータ・ストリーム内に同じ数の１および０を有する。コードの実行不一致（running disparity）は、１を超えることがない。

すべての１０ビット・コード・ワードが正しいコード・ワードではないので、伝送コードは、受信装置における誤り検出をサポートする。

データは最初にＬＳＢに送られる。

ラジオ部１１０における発振器は、ＡＣＴＩＶＥおよびＣＬＯＣＫ状態におけるタイミングマスタである。システムの同期に関係する、ベースバンド部１２０内のすべてのクロックは、この発振器に位相同期される。この位相同期は、ランダム８ｂ／１０ｂコード順序を用いて、インターフェイスのダウンリンクを活動状態に維持することによって行うことができる。

ＳＬＥＥＰ状態においては、電力を節減するために位相同期を停止することができる。ベースバンド部１２０は、ＳＬＥＥＰ状態の間に、異なるクロックまたは発振器を使用することができる。ＡＣＴＩＶＥ状態に入る前に、ベースバンド部１２０は、そのクロックをラジオ部分と再び位相同期させる。

アップリンクは、ラジオ／ベースバンド・インターフェイス１４０のダウンリンクに位相同期される。

ラジオ／ベースバンド・インターフェイス１４０がデータを伝送するのに使用される前に、それは、インターフェイス１４０のダウンリンクおよびアップリンクにおいて、インターフェイスのＰＬＬ（図示せず）を同期するために、トレーニング手順で初期化される。

この初期化手順は、以下のＳＹＮＣ基本命令：Ｋ２８．３、Ｄ２１．４、Ｄ２１．５、Ｄ２１．５の６回の反復（１５０ｕｓ）として定義される。

８ｂ／１０ｂ受信装置は、初期化の後に、正または負の不一致を仮定する必要がある。

好ましくは、初期化は、この初期化手順でダウンリンクを初期化することから開始する。ダウンリンクが初期化された後に、アップリンクが初期化手順によって初期化される。

低レイテンシ・ラジオ／ベースバンド・インターフェイスをよく認識するために、低レイテンシではない他のインターフェイスを最初に説明する。

図２は、ラジオ／ベースバンド・フレーム・プロトコルの第１の代替案である。２つのフレーム・フォーマットが定義されており、アップリンク用に１つ、およびダウンリンク用に１つである。各フレームは、ＳＯＦ記号で始まり、サンプリング・データ・フィールド、１つまたは複数の多目的制御フィールド、およびラジオ部１１０内部のレジスタへのアクセスを共に提供するいくつかのフィールドが続く。各フレームは、ＣＲＣフィールドで終了する。

フィールドの詳細な説明を以下に示す。
フレーム長は、ラジオ／ベースバンド・インターフェイス１４０を通過しなくてはならない時間制約制御信号（例えば、ＡＧＣ制御）に対するレイテンシ要求によって決まる。

全体レイテンシは、インターフェイス自体によるレイテンシと、直列化変換器４１７、非直列化変換器５１７、８ｂ／１０ｂ符号器および復号器４１５、５１５ならびにその他のブロックの設置によるレイテンシとによって与えられる。以下の計算は、インターフェイスのレイテンシのみを考慮するものである。
平均許容フレーム長は、
frame_length_enc＝f_clk×t latency(max)
で得られる。

インターフェイス・レイテンシ１００ｎｓおよび周波数１．６ＧＨｚに対して、平均フレーム長は次式で得られる：frame_length_enc＝1.6×10⁹×100×10^-9＝160ビット
８ｂ／１０ｂ符号化前のフレーム長は次式で得られる：
frame_length＝160×8／10＝128ビット＝16バイト

任意フィールドのために、実際フレーム長は変わる可能性がある。ＲＦ−ＢＢフレームに対する異なる構成オプションを、１０個のサンプリング・データ・サンプルについて表３および表４に示してある。

フレーム長は、２つのフレームの平均が、フレーム長データ・バイトと等しいか、または小さくなるようにする。サンプリング・データが伝送されない場合には、フレーム長は相応に減少する。減少したフレーム長は、‘アイドル・フレーム’に対するレイテンシを‘ストリーミング・フレーム’に対するレイテンシよりも最大８０％短くして、約２０ｎｓのレイテンシとすることができる点において便益がある。このような低レイテンシは、例えばＡＧＣのような時間制約ループにおいて非常に重要である。

アップリンクまたはダウンリンク上で送信するフレームがない場合には、インターフェイス１４０は、フレーム間にランダム８ｂ／１０ｂ記号を挿入する。

‘フレーム開始（ＳｔａｒｔｏｆＦｒａｍｅ）’ ＳＯＦフィールドは、フレーム開始（ｓｔａｒｔ−ｏｆ−ｆｒａｍｅ）プリアンブルを定義する。２つの異なるプリアンブルを使用して、ストリーミング・フレーム（ＳＯＦ１）とアイドル・フレーム（ＳＯＦ２）とを区別する。

ＳＯＦ１は、８ｂ／１０ｂ制御文字Ｋ２８．１となるように選び、ＳＯＦ２は制御文字Ｋ２８．７となるように選ぶ。両方の文字は、フレーム同期を容易にするためのカンマ文字である。

‘サンプリング・データ・フィールド’ サンプリング・データ・フィールドは、ストリーミング・フレームにおいてのみ利用可能である。サンプリング・データ・フィールドは、ラジオ部１１０におけるＡＤＣおよびＤＡＣ（図示せず）からのアップリンクまたはダウンリンクでサンプリングされたデータを含む。

サンプリング・データ・フィールドは、ＳＯＦ２シンボルを伴う場合にのみ使用される。

ラジオ／ベースバンド・インターフェイス‘データ・サンプル・フォーマット・レジスタ’を使用して、次のようにデータ・サンプル・フォーマットを指定する。

ｄｎ＿ｓａｍｐｌｅｓおよびｕｐ＿ｓａｍｐｌｅｓの値は、それぞれダウンリンクおよびアップリンクでのサンプリング・データ・サンプル数を定義する。ｄｎ＿ｓ＿ｗｉｄｔｈおよびｕｐ＿ｓ＿ｗｉｄｔｈの値は、それぞれダウンリンクおよびアップリング用の各サンプルにおけるビット数を定義する。値ｄｎ＿ｓａｍｐｌｅ＿ｂｉｔｓおよびｕｐ＿ｓａｍｐｌｅ＿ｂｉｔｓは、それぞれダウンリンクおよびアップリンクに対するサンプリング・データ・フィールドにおけるビット数を定義する。値ｄｎ＿ｓａｍｐｌｅ＿ｂｉｔｓ_ｅｎｃおよびｕｐ＿ｓａｍｐｌｅ＿ｂｉｔｓ_ｅｎｃは、それぞれダウンリンクおよびアップリンクに対するサンプリング・データ・フィールドにおける８ｂ／１０ｂ符号化ビット数を定義する。

推奨されるサンプリング・データ・サンプルの数は８に設定されて、それがＩ／Ｑサンプルの４０Ｍサンプル／秒サンプル率、または８０２．１１ｇベースバンド・プロセッサへ／からのＩＦサンプルに対して８０Ｍサンプル／秒に相当するように選ばれている。この配設によって、データ・サンプルに要求されるバッファ量が減少し、データ・サンプルに対するインターフェイス・レイテンシを最小化する。

‘制御フィールド（ＣｏｎｔｒｏｌＦｉｅｌｄｓ）’ ＣＴＲＬフィールドは、ＡＧＣのような時間制約制御信号用に使用するが、これは、必ずしも時間制約ではないが、その他の信号と同時に発生する可能性のある信号事象に対して使用することもできる。アップリンクＣＴＲＬフィールドは、６ビット幅であり、ダウンリンクＣＴＲＬフィールドは８ビット幅である。

ダウンリンク内のＭＯＮフィールドは、ＲＳＳＩのようなラジオ部分内の値を監視するのに使用することができる。

ＣＲＴＬおよびＭＯＮフィールドの使用は、ラジオ部の製造業者によって決まる。

‘レジスタ・データ（ＲｅｇｉｓｔｅｒＤａｔａ）’ ラジオ部へのＲ／Ｗレジスタ・アクセスは、アップリンク・フレームによって開始される。ＲＡＡフィールド（レジスタ・アドレス・利用可能）が１に設定されて、ベースバンド部１２０がラジオ部１１０にあるレジスタの１つにアクセスすることが必要であることを示す。現在フレームには、アクセスする必要のあるレジスタのアドレスが含まれる。読出しアクセスに対して、ＲＷｎフィールドは１に設定され、書込みアクセスに対してＲＷｎフィールドは０に設定される。

書込みトランザクションの場合には、アップリンク・フレームには、ＲＤフィールド内のラジオ・レジスタに書き込む必要のあるレジスタ・データが含まれる。読出しトランザクションの場合には、次のダウンリンク・フレームの１つが、ＲＤフィールドにおいて、レジスタ読出しデータをベースバンド部に戻す。

ＤＲフィールド（データ利用可能（ＤａｔａＲｅａｄｙ））は、ＲＤフィールドが正当なレジスタ値を含む場合には、１に設定される。その他のすべての場合には、ＤＲフィールドは０に設定される。

前回の読出しがダウンリンクにおいてベースバンド部によって受信されるまでは、新規のレジスタの読み出しはできない。アップリンクおよびダウンリンクにおけるＲＡフィールドおよびＲＤフィールドは任意選択であり、ラジオ部分におけるレジスタに対して読出しまたは書込みが必要なときにのみ必要となる。ＲＡフィールドおよびＲＤフィールドの存在は、ＲＡＡフィールドおよびＲ／Ｗフィールドの値によって決まる。

‘巡回冗長検査（Cyclic Redundancy Check）’ ８ビットＣＲＣフィールドは、フレーム内の最後のフィールドであり、ＣＲＣ計算の結果を包含する。アップリンクにおけるＣＲＣ値は、ＳＯＦフィールドの後のフレーム内のデータにおけるすべてのデータについて計算される。ダウンリンクにおいてＣＲＣは、ＳＯＦフィールドの後のフレーム内におけるすべてのデータについて計算される。送信時には、ＣＲＣは８ｂ／１０ｂ符号化の前に計算され、受信時にＣＲＣは８ｂ／１０ｂ符号化の後に計算される。

例示的な一実施形態においては、ＣＲＣ多項式は、ｇ（ｘ）＝ｘ８＋ｘ２＋ｘ＋１である。ＣＲＣは、すべてゼロの状態から開始して計算される。

デフォルト構成における前述のプロトコル代替案のインターフェイス・レイテンシは１００ｎｓである。

図３は、低レイテンシのために最適化された、ラジオ／ベースバンド・フレーム・プロトコルの代替実施形態を示す。いくつかのフレームおよびストリーミング・フォーマットが定義されている。

特定のタイプのデータ・ストリームまたはフレーム・タイプの伝送が、８ｂ／１０ｂ制御ワードによって開始される。表６には、例示的な実施形態における定義された制御ワードをリストしてある。

‘データ・ストリーミング（ＤａｔａＳｔｒｅａｍｉｎｇ）’ データ・ストリーミングは、ＳＯＦ０１制御ワードによって開始される。初期制御ワードの後にサンプリング・データが続く。またＳＯＦ０１制御ワードを挿入して、データ率が、サンプリング・データとインターフェイス速度の間に適合される。

データ・ストリーミングの間に、その他の制御フレームは、ＳＯＦ０１速度調整記号（rate adaptation symbols）の代わりに単に挿入される。挿入された制御フレームの終わりに、追加のＳＯＦ０１記号を送る必要なくデータ・サンプルの送信が再開される。

‘データ・サンプル・フィールド（Data Sample Field）’ データ・サンプルの数およびＳＭＰＬフィールド内のサンプル当りのビットは、レジスタ・アクセスを介してプログラム可能である。ＳＭＰＬ内のビット数が８の倍数でない場合には、ＳＭＰＬフィールドは、ゼロで埋められる。この配設によって、サンプル・フィールドは、低ＩＦラジオ、１つのＩ／Ｑサンプル対または複数サンプルの場合に、単一のサンプルを包含できるので、サンプル・フィールドの柔軟性が非常に高くなる。

‘アイドル・フレーム（ＩｄｌｅＦｒａｍｅ）’ アイドル・フレームは、データ・サンプルを伝送する必要がない場合に伝送される。このフレームは、ランダム・データに続く固有のＳＯＦ０６記号で始まる。ほぼ１０００データ記号毎に、１つのＳＯＦ０７記号が挿入され、その結果、伝送誤りの場合に、インターフェイスの再同期が容易になる。制御フレームは、データ・サンプル・ストリームに対して行うのと同じ方法で、アイドル・フレーム・ストリーム中に挿入される。

‘レジスタ書込み（ＷｒｉｔｅＲｇｉｓｔｅｒ）’ レジスタ書込みフレームは、いつでも、データ・サンプル・ストリームまたはアイドル期間中に挿入することができる。このフレームは、固有のＳＯＦ０２制御ワードで始まり、それに８つのアドレス・ビットと１６のデータ・ビットが続く。追加の誤り検出能力を提供するために、フレームは８ビットＣＲＣで終わる。

‘レジスタ読み出し（ＲｅａｄＲｅｇｉｓｔｅｒ）’ レジスタ読出しフレームは、いつでも、データ・サンプル・ストリームまたはアイドル期間中に挿入することができる。このフレームは、その後に８つのアドレス・ビットが続く、固有のＳＯＦ０３制御ワードで始まる。追加の誤り検出能力を提供するために、このフレームは、８ビットＣＲＣで終わる。ラジオ部分のレジスタ読出しフレームの到着時に、ラジオ部分は、内部レジスタを読み出す。インターフェイスは、レジスタ値を、ダウンリンク上の読出し結果フレームに配置して、このフレームを、任意の時間にデータ・サンプル・ストリーム中またはアイドル期間中に挿入する。

‘ＶＧＡ／ＬＮＡ書込み（ＷｒｉｔｅＶＧＡ／ＬＮＡ）’ ＶＧＡ／ＬＮＡ書込みフレームは、データ・サンプル・ストリームまたはアイドル期間中に、いつでも挿入することができる。このフレームは、その後にＶＧＡ／ＬＮＡ設定用の８ビットが続く、固有のＳＯＦ０４制御ワードで始まる。

‘書込み制御（ＷｒｉｔｅＣｏｎｔｒｏｌ）’ 書込み制御フレームは、データ・サンプル・ストリームまたはアイドル期間中に、いつでも挿入することができる。このフレームは、それの後に８つの制御ビットが続く、ＳＯＦ０５制御ワードで始まる。この制御ビットは、電力増幅器（図示せず）を動作可能としたり、アンテナを切り換えたり、またはＲｘとＴｘを切り換えるのに使用することができる。

‘ＲＳＳＩストリーム（ＲＳＳＩＳｔｒｅａｍ）’ ‘ＲＳＳＩストリーム’フレームは、ダウンリンクにおけるデータ・サンプル・ストリームまたはアイドル期間ストリーム中に、いつでも挿入することができる。このフレームは、その後に８ビットＲＳＳＩ値が続くＳＯＦ０４制御ワードで始まる。‘ＲＳＳＩストリーム’フレームの転送速度はプログラム可能である。ユーザは、データ・サンプル・ストリームおよびＲＳＳＩストリーム・フレームの結合データ率が、インターフェイスの帯域幅を超えないことを確認しなくてはならない。

‘制御情報（Control Information）’ 制御情報フレームは、ダウンリンク内のデータ・サンプル・ストリームまたはアイドル期間ストリーム中に、いつでも挿入することができる。このフレームは、その後に８つの制御ビットが続く、固有のＳＯＦ０５ワードで始まる。これらの制御ビットは、ラジオ部分が生成する割込みまたはその他の事象を示すのに使用することができる。制御フレームは、制御信号が変化する度に送り出される。

‘巡回冗長性検査（Cyclic Redundancy Check）’ ８ビットＣＲＣフィールドは、レジスタ・アクセス・フレームの最後のフィールドであり、ＣＲＣ計算の結果を収納する。アップリンクにおけるＣＲＣ値は、ＳＯＦフィールドの後のフレーム内のすべてのデータについて計算される。ダウンリンクにおいては、ＣＲＣは、ＳＯＦフィールドの後のフレーム内のすべてのデータについて計算される。送信時には、ＣＲＣは８ｂ／１０ｂ符号化前に計算され、受信時には、ＣＲＣは８ｂ／１０ｂ復号化後に計算される。例示的な一実施形態においては、ＣＲＣ多項式は、ｇ（ｘ）＝ｘ８＋ｘ２＋ｘ＋１である。ＣＲＣは、すべてゼロの状態から開始して計算される。

‘伝送誤り処理（Transmission Error Handling)’ ダウンリンクにおける、ＣＲＣ誤りまたは８ｂ／１０ｂ復号誤りを検出した後に、ベースバンド部は、レジスタ・アクセス・フレームを送り出し、ラジオ部に‘再同期（Ｒｅｓｙｎｃ）’フレーム（ＳＯＦ０７）を伝送することを要求する。

ＣＲＣ誤りまたは８ｂ／１０ｂ決定誤りがアップリンクにおいて検出されると、ラジオ部は、制御情報フレームをベースバンド部に送り出して、Ｒｅｓｙｎｃフレーム（ＳＯＦ０７）を要求する。

この代替案プロトコルにおいて、デフォルト構成におけるインターフェイス・レイテンシは１８．７５ｎｓである。このような低レイテンシは、ラジオ部およびベースバンド部の統合を実質的に簡略化する。

記述した基本インターフェイスに対して、様々な修正および改良を加えることができる。例えば、制御情報は、データ・サンプル・フィールド間だけでなく、個々の８ｂ／１０ｂデータ・ワードの間にも挿入することができる。さらに、制御フレームは、一方の制御フレームが他方の制御フレームよりも高い優先順位を有する場合には、その他の制御フレームに挿入することができる。誤り検出および誤り処理に関しては、フレームは、情報の重要度に応じて、ＣＲＣコードによって選択的に保護することができる。伝送誤りが発生すると、ベースバンド部分およびラジオ部分の間の制御情報交換を実行して、他方側に、受信データが破損していたことを知らせることができる。さらなる修正形態によれば、ある数の連続するアイドル・コードが発生すると、インターフェイスは自動的にスリープ・モードに入るようにすることができる。ラジオ／ベースバンド・インターフェイスとは別に、同一または類似のインターフェイスを、別の場所、例えば物理層部分と中間アクセス制御部分との間で使用することができる。

本発明を特定の実施形態について記述したが、当業者であれば、本発明を、その趣旨または本質的特徴から逸脱することなく、その他の具体的な形態で具現することができることを理解するであろう。したがって、本明細書において開示する実施形態は、すべての点において、説明のためのものであり、限定するものではないとみなされる。本発明の範囲は、前述の説明ではなく、添付の請求項によって示されるものであり、本発明の等価な意味および範囲内に入るすべての変更は、その中に含めることを意図するものである。

本発明をそれと共に使用することのできる、通信システムのブロック図である。第１のラジオ／ベースバンド・インターフェイス・プロトコルを示す図である。第２の低レイテンシ・ラジオ／ベースバンド・インターエフィス・プロトコルを示す図である。図１のラジオ／ベースバンド・インターフェイス回路の送信部分をより詳細に示す図である。図１のラジオ／ベースバンド・インターフェイス回路の受信部分をより詳細に示す図である。

Claims

通信装置の第１の部分と通信装置の第２の部分の間の信号伝達を実行する方法であって、所定のビット数のデータ・ユニットを符号化してコードを形成し、各コードを前記所定のビット数よりも大きいビット数のデータ・ユニットとすること；複数の異なるタイプの情報交換を定義し、それぞれのタイプの情報交換に異なるコードを割り当てること；さらに所定の情報交換に対して：選択された情報交換タイプに応じたメッセージ・フレームを形成して、メッセージに前記情報交換タイプを識別するコードを含ませること；およびベースバンド部分とラジオ部分との間で前記メッセージ・フレームを伝送することを含む方法。
前記通信装置の第１の部分がベースバンド部分であり、前記通信装置の第２の部分がラジオ部分である、請求項１に記載の方法。
前記通信装置の第１の部分が物理層部分であり、前記通信装置の第２の部分が媒体アクセス制御部分である、請求項１に記載の方法。
サンプル・データと制御情報とが、前記ラジオ部分と前記ベースバンド部分の間で交換され、前記サンプル・データと制御情報とが、異なる定義タイプの情報交換を使用して交換される、請求項１に記載の方法。
データ・ストリーミング交換が、ラジオ部分およびベースバンド部分の一方から前記ラジオ部分および前記ベースバンド部分の他方へ、複数のデータ・サンプル・フィールドを隣接して送り出すことを含む、請求項４に記載の方法。
データ・サンプル・フィールド内のある数のデータ・サンプルと、データ・サンプル毎のある数のデータ・ビットの、少なくとも１つがプログラム可能である、請求項４に記載の方法。
データ・サンプル・フィールド内のある数のデータ・サンプルと、データ・サンプル毎のある数のデータ・ビットの、両方がプログラム可能である、請求項４に記載の方法。
データ・ストリーミング交換に割り当てたコードを、選択したデータ・サンプル・フィールド間に挿入して、所望の全体データ率を達成する、請求項５に記載の方法。
対応するコードを含む制御情報交換を、選択したデータ・サンプル・フィールド間に挿入して、所望の全体データ率を達成する、請求項８に記載の方法。
複数の異なるタイプの制御情報交換が定義される、請求項４に記載の方法。
コードが、データまたは制御情報とタイミング情報との両方を伝達する、請求項１に記載の方法。
コードが、８ｂ／１０ｂコードである、請求項１１に記載の方法。
対応するコードを含む制御情報交換を、選択した８ｂ／１０ｂデータ・ワードの間に挿入して、所望の全体データ率を達成する、請求項１２に記載の方法。
次のもの、すなわちアイドル状態を示すアイドル・コードと、特に特徴的な１および０のパターンを有する再同期コードとの少なくとも１つが定義される、請求項１１に記載の方法。
以下のもの、すなわちアイドル状態を示すアイドル・コードと、特に特徴的な１および０のパターンを有する再同期コードとの両方が定義される、請求項１１に記載の方法。
隣接して発生する複数のアイドル・コードを含み、アイドル・ストリームが伝送される、請求項１５に記載の方法。
所定の数の連続するアイドル・コードが送信または受信されると、スリープ・モードに自動的に開始される、請求項１６に記載の方法。
対応するコードを含む制御情報が、選択されたアイドル・コードの間に挿入される、請求項１６に記載の方法。
メッセージ・フレームの重要度に応じて、メッセージ・フレームにＣＲＣ情報を選択的に追加することを含む、請求項１に記載の方法。
伝送誤りを検出すること、および前記伝送誤りに応答して、前記伝送誤りを報告する制御情報交換を開始することを含む、請求項１に記載の方法。
第１の制御情報交換を開始すること、および前記第１の制御情報交換の結論に先立って、より優先順位の高い第２の制御情報交換を開始することを含む、請求項１に記載の方法。
別の無線通信用の回路に対してインターフェイスを提供するインターフェイス回路を有する、同様に無線通信用の回路であって、前記インターフェイス回路が：所定のビット数のデータ・ユニットを符号化してコードを形成する符号化回路であって、各コードが前記所定のビット数よりも大きなビット数のデータ・ユニットである符号化回路と；情報交換の複数の異なるタイプを定義して、各情報交換タイプに対して異なるコードを割り当てる制御回路と；選択された情報交換タイプに応じたメッセージ・フレームを形成するフレーム指示回路であって、メッセージが情報交換タイプを識別するコードを含むフレーム指示回路と；前記一方の回路と前記他方の回路の間で前記メッセージ・フレームを伝送する伝送回路とを含む回路。
前記一方の回路および前記他方の回路が、通信装置のベースバンド部分および前記通信装置のラジオ部分である、請求項２２に記載のインターフェイス回路。
別の無線通信用の回路に対してインターフェイスを提供するインターフェイス回路を有する、無線通信用の回路であって、前記インターフェイス回路が：前記一方の回路と前記他方の回路の間で伝達されるメッセージ・フレームを受信するための受信回路であって、前記メッセージ・フレームが情報交換タイプを識別するコードを含む受信回路と；コードを復号して所定のビット数のデータを取得する復号回路であって、各コードが前記所定のビット数よりも大きいビット数のデータ・ユニットである復号回路と；それぞれの情報交換のタイプに割り当てられた異なるコードに応じた複数の異なるタイプの情報交換を検出するとともに、検出された情報交換タイプに応じて前記メッセージ・フレームから情報を抽出する制御・フレーム分解回路とを含む、回路。
前記一方の回路および他方の回路が、通信装置のベースバンド部分および通信装置のラジオ部分である、請求項２４に記載のインターフェイス回路。