JP2006352100A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2006352100A
JP2006352100A JP2006138567A JP2006138567A JP2006352100A JP 2006352100 A JP2006352100 A JP 2006352100A JP 2006138567 A JP2006138567 A JP 2006138567A JP 2006138567 A JP2006138567 A JP 2006138567A JP 2006352100 A JP2006352100 A JP 2006352100A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
film
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006138567A
Other languages
Japanese (ja)
Other versions
JP2006352100A5 (en
JP5089082B2 (en
Inventor
Hiromi Yamada
大幹 山田
Yoshitaka Michimae
芳隆 道前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006138567A priority Critical patent/JP5089082B2/en
Publication of JP2006352100A publication Critical patent/JP2006352100A/en
Publication of JP2006352100A5 publication Critical patent/JP2006352100A5/ja
Application granted granted Critical
Publication of JP5089082B2 publication Critical patent/JP5089082B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device by which a manufacturing cost can be reduced, manufacturing time is reduced and productivity is improved. <P>SOLUTION: A method for manufacturing a semiconductor device comprises a step for forming a first layer comprising a metal on a substrate, a step for forming a second layer comprising an inorganic material on the first layer, a step for forming a third layer comprising a thin film transistor on the second layer, a step for irradiating the first, second and third layers with a laser beam to form an opening part by removing at least the second and third layers, a step for bonding a film to the surface of the third layer, and a step for separating the third layer from the substrate with the inside part of the first layer or the part between the first layer and the second layer as a boundary by using the film. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の作製方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.

近年、絶縁表面上に設けられた薄膜トランジスタを含む半導体装置の開発が進められている。このような半導体装置のうち、基板上に剥離層を形成し、剥離層上にトランジスタを形成し、続いて、フッ化ハロゲン等のエッチング剤を用いて、剥離層を除去する技術がある(例えば、特許文献1参照)。
特許第3406727号
In recent years, a semiconductor device including a thin film transistor provided over an insulating surface has been developed. Among such semiconductor devices, there is a technique in which a release layer is formed over a substrate, a transistor is formed over the release layer, and then the release layer is removed using an etchant such as halogen fluoride (for example, , See Patent Document 1).
Japanese Patent No. 3406727

剥離層を除去するためのエッチング剤として使用されるフッ化ハロゲン、例えば三フッ化塩素(ClF)は高価であった。そのため、このようなエッチング剤を用いると、半導体装置の作製費用の削減が困難であった。また、剥離層をエッチング剤により徐々に後退させて除去する工程は、数時間必要であり、半導体装置の生産性が悪い要因の一つであった。 Halogen fluoride used as an etchant to remove the release layer, such as chlorine trifluoride (ClF 3 ), was expensive. Therefore, when such an etchant is used, it is difficult to reduce the manufacturing cost of the semiconductor device. In addition, the process of removing the release layer by gradually retreating it with an etching agent requires several hours, which is one of the causes of poor productivity of semiconductor devices.

そこで本発明は、作製費用を削減することができる半導体装置の作製方法を提供することを課題とする。また、作製時間を短縮し、生産性を向上させることができる半導体装置の作製方法を提供することを課題とする。 Thus, an object of the present invention is to provide a method for manufacturing a semiconductor device, which can reduce manufacturing costs. It is another object of the present invention to provide a method for manufacturing a semiconductor device that can reduce manufacturing time and improve productivity.

本発明の半導体装置の作製方法は、基板上に第1の層を形成する工程と、第1の層に接するように第2の層を形成する工程と、第2の層に接するように第3の層を形成する工程と、第3の層に接するように薄膜トランジスタを含む第4の層を形成する工程と、第2の層、第3の層及び第4の層にレーザー光(レーザービームともいう)を照射して、少なくとも第2の層を露出させる開口部を形成する工程と、第4の層の表面を第1のフィルムに接着させて、第2の層の内部又は第2の層と第3の層の間を境界として、基板から第4の層を分離する工程とを有する。 The method for manufacturing a semiconductor device of the present invention includes a step of forming a first layer on a substrate, a step of forming a second layer so as to be in contact with the first layer, and a step of being in contact with the second layer. 3, a step of forming a fourth layer including a thin film transistor so as to be in contact with the third layer, a laser beam (laser beam) on the second layer, the third layer, and the fourth layer. The surface of the fourth layer is bonded to the first film, and the inside of the second layer or the second layer is exposed to at least the second layer. Separating the fourth layer from the substrate with a boundary between the layer and the third layer as a boundary.

また、上記の工程の後に、第2の層又は第3の層の表面を第2のフィルムに接着させる工程を有する。この工程を経ると、第2の層と第3の層は、第1のフィルムと第2のフィルムにより覆われる。 Moreover, it has the process of adhere | attaching the surface of a 2nd layer or a 3rd layer to a 2nd film after said process. After this step, the second layer and the third layer are covered with the first film and the second film.

なお、第2の層の内部を境界として、基板からの第4の層の分離が行われた場合は、第2のフィルムは第2の層の表面に接着される。また、第2の層と第3の層の間を境界として、基板からの第4の層の分離が行われた場合は、第2のフィルムは第3の層の表面に接着される。 Note that when the fourth layer is separated from the substrate with the inside of the second layer as a boundary, the second film is bonded to the surface of the second layer. In addition, when the fourth layer is separated from the substrate with the boundary between the second layer and the third layer, the second film is adhered to the surface of the third layer.

上記の半導体装置の作製方法において、第1の層として珪素の酸化物又は珪素の窒化物を含む層を形成する。第2の層として、タングステン又はモリブデンを含む層を形成する。第3の層として、珪素の酸化物又は珪素の窒化物を含む層を形成する。第4の層として、薄膜トランジスタとアンテナとして機能する導電層を形成する。 In the above method for manufacturing a semiconductor device, a layer containing silicon oxide or silicon nitride is formed as the first layer. A layer containing tungsten or molybdenum is formed as the second layer. As the third layer, a layer containing silicon oxide or silicon nitride is formed. As the fourth layer, a thin film transistor and a conductive layer functioning as an antenna are formed.

なお、第1の層を形成する工程は省略してもよい。 Note that the step of forming the first layer may be omitted.

本発明は、少なくとも第2の層を露出させるような開口部を形成することを特徴とする。そして、第2の層が露出した部分を作成すると、その露出した部分がきっかけとなり、第2の層を境界として、第1の層が形成された基板から、第3の層と第4の層を有する積層体を分離することができる。 The present invention is characterized in that an opening that exposes at least the second layer is formed. Then, when the portion where the second layer is exposed is created, the exposed portion becomes a trigger, and the third layer and the fourth layer are formed from the substrate on which the first layer is formed with the second layer as a boundary. Can be separated.

なお、少なくとも第2の層を露出させるような開口部を形成するとは、少なくとも第3の層と第4の層を除去した開口部を形成するということに相当する。 Note that forming an opening that exposes at least the second layer corresponds to forming an opening from which at least the third layer and the fourth layer are removed.

また本発明は、第2の層を露出させるような開口部を形成するために、レーザー光を照射することを特徴とする。このように、レーザー光の照射を用いる本発明は、フォトリソグラフィ法のように複数の工程を必要とせずに、開口部を形成することができる。従って、作製時間を短縮し、生産性を大幅に向上することができる。 Further, the present invention is characterized in that laser light is irradiated to form an opening that exposes the second layer. As described above, the present invention using laser light irradiation can form an opening without requiring a plurality of steps as in the photolithography method. Therefore, production time can be shortened and productivity can be significantly improved.

本発明は、第4の層として、薄膜トランジスタとアンテナとして機能する導電層を形成することを特徴とする。上記特徴により、本発明により作製される半導体装置は、電磁波の送信と受信を行う機能を有する。 The present invention is characterized in that as the fourth layer, a thin film transistor and a conductive layer functioning as an antenna are formed. With the above characteristics, the semiconductor device manufactured according to the present invention has a function of transmitting and receiving electromagnetic waves.

本発明は、作製費用を削減した半導体装置の作製方法を提供することができる。また、作製時間を短縮し、生産性を向上させた半導体装置の作製方法を提供することができる。 The present invention can provide a method for manufacturing a semiconductor device with reduced manufacturing costs. In addition, a method for manufacturing a semiconductor device with reduced manufacturing time and improved productivity can be provided.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)

本発明の実施の形態について、図1の断面図と図2の上面図を参照して説明する。 An embodiment of the present invention will be described with reference to a cross-sectional view of FIG. 1 and a top view of FIG.

絶縁表面を有する基板10の一表面に、第1の層11を形成する(図1(A)参照)。基板10は、シリコン基板、ガラス基板、プラスチック基板、石英基板等に相当する。 The first layer 11 is formed over one surface of the substrate 10 having an insulating surface (see FIG. 1A). The substrate 10 corresponds to a silicon substrate, a glass substrate, a plastic substrate, a quartz substrate, or the like.

なお、好適には、ガラス基板やプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、一辺が1メートル以上のものを作成することが容易であり、また、四角形や円形などの所望の形状のものを作成することが容易である。従って、基板10として、例えば、1辺が1メートル以上のガラス基板やプラスチック基板を用いれば、生産性を向上させることができる。このような長所は、円形のシリコン基板から半導体装置を作製する場合と比較すると大きな優位点である。 Note that a glass substrate or a plastic substrate is preferably used. A glass substrate or a plastic substrate can be easily formed with a side of 1 meter or more, and can be easily formed with a desired shape such as a square or a circle. Therefore, productivity can be improved by using, for example, a glass substrate or plastic substrate having a side of 1 meter or more as the substrate 10. Such an advantage is a great advantage compared with the case of manufacturing a semiconductor device from a circular silicon substrate.

第1の層11は、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。第1の層11を設けることにより、基板10が含む不純物が上層に侵入してしまうことを防止することができる。また、後にレーザー光を照射する工程があるが、その工程の際、基板10がエッチングされてしまうことを防止することができる。 The first layer 11 is formed of silicon oxide, silicon nitride, silicon oxide containing nitrogen, silicon nitride containing oxygen, or the like by plasma CVD, sputtering, or the like. By providing the first layer 11, impurities contained in the substrate 10 can be prevented from entering the upper layer. Further, although there is a step of irradiating laser light later, it is possible to prevent the substrate 10 from being etched during the step.

なお、第1の層11を形成する工程は省略してもよい。そして、基板10の一表面に、第2の層12を形成してもよい。 Note that the step of forming the first layer 11 may be omitted. Then, the second layer 12 may be formed on one surface of the substrate 10.

次に、第1の層11に接するように、第2の層12を形成する。第2の層12は、プラズマCVD法やスパッタリング法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。 Next, the second layer 12 is formed so as to be in contact with the first layer 11. The second layer 12 is formed by tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co) by plasma CVD or sputtering. An element selected from zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si) A layer made of an alloy material or a compound material as a component is formed as a single layer or a stacked layer. The crystal structure of the layer containing silicon may be any of amorphous, microcrystalline, and polycrystalline.

第2の層12が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。 When the second layer 12 has a single-layer structure, preferably tungsten, molybdenum, a mixture of tungsten and molybdenum, tungsten oxide, tungsten oxynitride, tungsten nitride oxide, molybdenum oxide, molybdenum oxidation A layer including any of nitride, oxide of molybdenum nitride, oxide of a mixture of tungsten and molybdenum, oxynitride of a mixture of tungsten and molybdenum, and nitride oxide of a mixture of tungsten and molybdenum is formed. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum.

第2の層12が積層構造の場合、好ましくは、1層目として、タングステン、モリブデン、タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの酸化物、タングステンの窒化物、タングステンの窒化酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒化物を形成する。 In the case where the second layer 12 has a stacked structure, preferably, a first layer is formed of tungsten, molybdenum, a layer containing a mixture of tungsten and molybdenum, and a second layer is formed of tungsten oxide, tungsten nitride, Tungsten nitride oxide, molybdenum oxide, tungsten-molybdenum oxide, tungsten oxynitride, molybdenum oxynitride, tungsten-molybdenum oxynitride.

次に、第2の層12に接するように、第3の層13を形成する。第3の層13は、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物等を形成する。 Next, the third layer 13 is formed so as to be in contact with the second layer 12. The third layer 13 is formed of silicon oxide, silicon nitride, silicon oxide containing nitrogen, silicon nitride containing oxygen, or the like by plasma CVD, sputtering, or the like.

なお、第2の層12として、タングステンとタングステンの酸化物の積層構造を形成する場合、第2の層12としてタングステンを含む層を形成し、第3の層13として珪素の酸化物を含む層を形成することにより、タングステン層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。 Note that in the case where a stacked structure of tungsten and a tungsten oxide is formed as the second layer 12, a layer containing tungsten is formed as the second layer 12 and a layer containing silicon oxide is formed as the third layer 13. The formation of a layer containing tungsten oxide between the tungsten layer and the layer containing silicon oxide may be utilized. The same applies to the case where a tungsten nitride, a tungsten oxynitride, a layer containing tungsten nitride oxide, or the like is formed. After a layer containing tungsten is formed, a layer containing silicon nitride is formed thereon. A silicon nitride layer containing oxygen and a silicon oxide layer containing nitrogen are preferably formed.

次に、第3の層13に接するように、トランジスタを含む第4の層14を形成する(図2(A)参照)。例えば、複数の薄膜トランジスタと、複数の薄膜トランジスタを覆う第1の絶縁膜と、第1の絶縁膜に接し複数の薄膜トランジスタのソース電極又はドレイン電極に接続するソース配線及びドレイン配線とを形成する。続いて、ソース配線及びドレイン配線を覆う第2の絶縁膜と、第2の絶縁膜に接しアンテナとして機能する導電層と、アンテナとして機能する導電層を覆う第3の絶縁膜とを含む第4の層14を形成する。このような場合、完成する半導体装置は、電磁波を送受信する機能を有する。 Next, a fourth layer 14 including a transistor is formed so as to be in contact with the third layer 13 (see FIG. 2A). For example, a plurality of thin film transistors, a first insulating film that covers the plurality of thin film transistors, and a source wiring and a drain wiring that are in contact with the first insulating film and are connected to source or drain electrodes of the plurality of thin film transistors are formed. Subsequently, a fourth insulating film that includes a second insulating film that covers the source wiring and the drain wiring, a conductive layer that is in contact with the second insulating film and functions as an antenna, and a third insulating film that covers the conductive layer that functions as an antenna. Layer 14 is formed. In such a case, the completed semiconductor device has a function of transmitting and receiving electromagnetic waves.

また、上記とは異なり、データを記憶する機能を有する半導体装置を形成する場合、記憶素子(薄膜トランジスタ等)とその記憶素子を制御する複数の素子(薄膜トランジスタ、容量素子、抵抗素子等)を含む第4の層14を形成する。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置(例えば、CPU、信号生成回路等)を形成する場合、複数の素子(薄膜トランジスタ、容量素子、抵抗素子等)を含む第4の層14を形成する。 Unlike the above, when a semiconductor device having a function of storing data is formed, a memory device (thin film transistor, etc.) and a plurality of elements (thin film transistor, capacitor element, resistance element, etc.) that control the memory element are included. Four layers 14 are formed. In the case of forming a semiconductor device having a function of controlling a circuit, a function of generating a signal, or the like (eg, a CPU, a signal generation circuit, or the like), Four layers 14 are formed.

なお、基板10として、シリコン基板を用いる場合、シリコン基板をチャネル部に用いた電界効果トランジスタ、又は薄膜トランジスタを含む第4の層14を形成する。 Note that in the case where a silicon substrate is used as the substrate 10, a field effect transistor using the silicon substrate for a channel portion or a fourth layer 14 including a thin film transistor is formed.

次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する(図1(B)、図2(B)参照)。このように、開口部20を形成して、第2の層12が露出した部分を作成すると、露出した部分がきっかけとなり、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を簡単に分離することができる。この分離は、第2の層12の内部、又は第2の層12と第3の層13の間を境界として行われる。 Next, the opening 20 is formed by irradiating laser light so that at least the second layer 12 is exposed (see FIGS. 1B and 2B). As described above, when the opening 20 is formed and a portion where the second layer 12 is exposed is created, the exposed portion becomes a trigger, and the third layer 13 starts from the substrate 10 provided with the first layer 11. And the fourth layer 14 can be easily separated. This separation is performed with the inside of the second layer 12 or between the second layer 12 and the third layer 13 as a boundary.

なお、レーザー光の照射により、第2の層12の側面を少し除去し、後退させてもよい(図1(C)参照)。このような、第2の層12の後退は、レーザー光のパワーに依存するため、適宜、レーザー光のパワーを制御するとよい。また、レーザー光の照射は、第2の層12の表面が露出されることを目的としている。従って、上記の工程では、第1の層11はレーザー光の照射により分断されているが、レーザー光のパワーを制御することにより、第1の層11を分断しなくてもよい。 Note that the side surface of the second layer 12 may be removed a little by irradiation with laser light (see FIG. 1C). Such retreat of the second layer 12 depends on the power of the laser beam, and therefore the power of the laser beam may be appropriately controlled. The purpose of the laser light irradiation is to expose the surface of the second layer 12. Therefore, in the above process, the first layer 11 is divided by the irradiation of the laser beam, but the first layer 11 may not be divided by controlling the power of the laser beam.

本発明では、少なくとも、第2の層12を露出させればよいが、上記のように、レーザー光のパワーを制御して、第2の層12の側面を少し除去することにより、後に行う分離工程(基板10から、第3の層13と第4の層14を有する積層体の分離)をより容易に行うことができる。 In the present invention, at least the second layer 12 may be exposed. However, as described above, the laser beam power is controlled and the side surface of the second layer 12 is slightly removed to perform separation later. The process (separation of the laminated body having the third layer 13 and the fourth layer 14 from the substrate 10) can be performed more easily.

つまり、本発明では、少なくとも、第3の層13と第4の層14を除去して、開口部20を形成する。開口部20が形成されると、第2の層12の一部が露出される。 In other words, in the present invention, at least the third layer 13 and the fourth layer 14 are removed to form the opening 20. When the opening 20 is formed, a part of the second layer 12 is exposed.

また、本発明に用いるレーザーには、特に制約はない。レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。 Moreover, there is no restriction | limiting in particular in the laser used for this invention. The laser is composed of a laser medium, an excitation source, and a resonator. Lasers are classified into gas lasers, liquid lasers, and solid-state lasers according to the medium. Free lasers, semiconductor lasers, and X-ray lasers are classified according to the characteristics of oscillation. In the present invention, any laser is used. Also good. Note that a gas laser or a solid laser is preferably used, and a solid laser is more preferably used.

気体レーザーは、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キセノンの3種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオンレーザー、金属蒸気イオンレーザーがある。 Gas lasers include helium neon laser, carbon dioxide laser, excimer laser, and argon ion laser. The excimer laser includes a rare gas excimer laser and a rare gas halide excimer laser. A rare gas excimer laser oscillates by three types of excited molecules, argon, krypton, and xenon. Argon ion lasers include rare gas ion lasers and metal vapor ion lasers.

液体レーザーは、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。 Liquid lasers include inorganic liquid lasers, organic chelate lasers, and dye lasers. Inorganic liquid lasers and organic chelate lasers use rare earth ions such as neodymium, which are used in solid-state lasers, as laser media.

固体レーザーが用いるレーザー媒質は、固体の母体に、レーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウム・ガーネット結晶)、YLF、YVO、YAlO、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)である。 The laser medium used by the solid-state laser is obtained by doping a solid matrix with an active species that acts as a laser. The solid matrix is a crystal or glass. The crystal is YAG (yttrium / aluminum / garnet crystal), YLF, YVO 4 , YAlO 3 , sapphire, ruby, or alexandride. In addition, the active species having a laser action are, for example, trivalent ions (Cr 3+ , Nd 3+ , Yb 3+ , Tm 3+ , Ho 3+ , Er 3+ , Ti 3+ ).

Nd:YVOレーザーは、レーザー発振波長における誘導断面積が大きい点、励起波長において、吸収係数が高く、かつ吸収バンド幅が広い点物理的、光学的、機械的特性に優れている点、高出力で高安定である点の優れた点を有する。従って、Nd:YVOレーザーを用いることが好ましい。 Nd: YVO 4 laser has a large induced cross section at the lasing wavelength, a high absorption coefficient and a wide absorption bandwidth at the excitation wavelength, and excellent physical, optical, and mechanical characteristics. It has the advantage of being highly stable at output. Therefore, it is preferable to use an Nd: YVO 4 laser.

なお、レーザーの媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状のものが用いられている。また、媒質としてセラミック(多結晶)を用いる場合、単結晶の媒質よりもさらに大きい円柱状のものを作ることが可能である。 When ceramic (polycrystal) is used as the laser medium, the medium can be formed into a free shape in a short time and at a low cost. When a single crystal is used as the medium, a cylindrical one having a diameter of several mm and a length of several tens of mm is usually used. In addition, when ceramic (polycrystal) is used as a medium, it is possible to make a cylindrical shape that is larger than a single crystal medium.

また、発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられない。そのため、媒質として単結晶を用いる場合、濃度を増加させることによるレーザーの出力向上には、限界がある。しかしながら、媒質としてセラミックを用いる場合、単結晶の媒質と比較して、媒質を著しく大きくすることができるため、大幅な出力向上が期待できる。 Further, the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission cannot be changed greatly regardless of single crystal or polycrystal. Therefore, when a single crystal is used as the medium, there is a limit to improving the laser output by increasing the concentration. However, when ceramic is used as the medium, the medium can be remarkably increased as compared with a single crystal medium, so that a significant improvement in output can be expected.

さらに、媒質としてセラミックを用いる場合、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くすることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。 Furthermore, when ceramic is used as the medium, it is possible to easily form a parallelepiped or rectangular parallelepiped medium. When the oscillation light is made to progress in a zigzag manner inside the medium using such a medium, the oscillation optical path can be lengthened. As a result, amplification is increased and oscillation can be performed with high output.

また、上記のような形状の媒質から射出されるレーザー光は、射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザー光を、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。 In addition, since the laser light emitted from the medium having the above shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser light by using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become.

また、励起光を媒質に均一に照射することにより、線状ビームは、長辺方向のエネルギー分布が均一なものとなる。この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニール(レーザーを照射すること)が必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するとよい。 Further, by uniformly irradiating the medium with the excitation light, the linear beam has a uniform energy distribution in the long side direction. By irradiating the semiconductor film with this linear beam, the entire surface of the semiconductor film can be annealed more uniformly. When uniform annealing (irradiation with a laser) is required up to both ends of the linear beam, it is preferable to arrange slits at both ends to shield the energy attenuation portion.

本発明に用いるレーザーには、連続発振型のレーザー光やパルス発振型のレーザー光を用いることができる。レーザー光の照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、第1の層11、第2の層12、第3の層13及び第4の層14の厚さやその材料等を考慮して適宜制御する。 As the laser used in the present invention, a continuous wave laser beam or a pulsed laser beam can be used. The laser light irradiation conditions, such as frequency, power density, energy density, beam profile, and the like, are the thicknesses of the first layer 11, the second layer 12, the third layer 13, and the fourth layer 14, their materials, and the like. Is controlled as appropriate.

次に、第4の層14の表面に、第1のフィルム15(第1の基板15、第1の基体15、第5の層15、樹脂を含む第5の層15と呼んでもよい)を接着させて、第2の層12の内部又は第2の層12と第3の層13の境界において、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を分離する(図1(D)参照)。このような分離処理には、ローラーを用いるとよい。ローラーを回転させることにより、分離処理を連続的に行うことができる。 Next, a first film 15 (which may be referred to as a first substrate 15, a first base 15, a fifth layer 15, or a fifth layer 15 containing a resin) is formed on the surface of the fourth layer 14. The third layer 13 and the fourth layer are bonded to each other from the substrate 10 provided with the first layer 11 inside the second layer 12 or at the boundary between the second layer 12 and the third layer 13. 14 is separated (see FIG. 1D). A roller may be used for such a separation process. By rotating the roller, the separation process can be performed continuously.

次に、第2の層12又は第3の層13の表面に、第2のフィルム16(第2の基板16、第2の基体16、第6の層16、樹脂を含む第6の層16と呼んでもよい)を接着させる(図1(E)参照)。具体的には、基板10からの第3の層13と第4の層14を有する積層体の分離が、第2の層12の内部において行われた場合、第2のフィルム16は、第2の層12の表面に接着される。また、第2の層12と第3の層13の境界において行われた場合、第2のフィルム16は、第3の層13の表面に接着される。 Next, on the surface of the second layer 12 or the third layer 13, a second film 16 (second substrate 16, second base 16, sixth layer 16, sixth layer 16 containing resin) is formed. Is attached (see FIG. 1E). Specifically, when separation of the laminate having the third layer 13 and the fourth layer 14 from the substrate 10 is performed inside the second layer 12, the second film 16 is Is adhered to the surface of the layer 12. Further, when performed at the boundary between the second layer 12 and the third layer 13, the second film 16 is adhered to the surface of the third layer 13.

上記工程を経て、第1のフィルム15と第2のフィルム16により、第3の層13と第4の層14を有する積層体が封止される。次に、切断手段17により、第1のフィルム15と第2のフィルム16が密着した部分を切断する。切断手段17は、レーザー照射装置、ダイサー、ワイヤソー、ナイフ、カッター、はさみなどに相当する。 The laminated body which has the 3rd layer 13 and the 4th layer 14 is sealed with the 1st film 15 and the 2nd film 16 through the said process. Next, the cutting unit 17 cuts the portion where the first film 15 and the second film 16 are in close contact. The cutting means 17 corresponds to a laser irradiation device, a dicer, a wire saw, a knife, a cutter, scissors and the like.

第1のフィルム15と第2のフィルム16の各々の基材としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料、繊維質の材料(例えば紙)を用いることができる。フィルムは、単層のフィルムでもよいし、複数のフィルムが積層したフィルムでもよい。また、その表面には、接着層が設けられていてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。 As a base material of each of the first film 15 and the second film 16, materials such as polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, ethylene vinyl acetate, urethane, polyethylene terephthalate, and fibrous materials ( For example, paper) can be used. The film may be a single layer film or a film in which a plurality of films are laminated. Further, an adhesive layer may be provided on the surface. Adhesive layer is thermosetting resin, UV curable resin, vinyl acetate resin adhesive, vinyl copolymer resin adhesive, epoxy resin adhesive, urethane resin adhesive, rubber adhesive, acrylic resin adhesive, etc. This corresponds to a layer containing an adhesive.

また、第1のフィルム15と第2のフィルム16の各々の表面は、二酸化珪素(シリカ)の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、薄膜集積回路を静電気から保護することができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボン)によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、第1のフィルム15と第2のフィルム16は、基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。 The surfaces of the first film 15 and the second film 16 may be coated with silicon dioxide (silica) powder. The coating can maintain waterproofness even in a high temperature and high humidity environment. Further, the surface thereof may be coated with a conductive material such as indium tin oxide. The coated material can be charged with static electricity to protect the thin film integrated circuit from static electricity. The surface may be coated with a material containing carbon as a main component (for example, diamond-like carbon). The coating increases the strength and can suppress deterioration and destruction of the semiconductor device. The first film 15 and the second film 16 may be formed of a material obtained by mixing a base material (for example, a resin) with silicon dioxide, a conductive material, or a material containing carbon as a main component. Good.

第1のフィルム15と第2のフィルム16による第3の層13と第4の層14を有する積層体の封止は、第1のフィルム15と第2のフィルム16の各々の表面の層、又は第1のフィルム15と第2のフィルム16の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理を行って接着される。 The sealing of the laminated body having the third layer 13 and the fourth layer 14 by the first film 15 and the second film 16 is performed on each surface layer of the first film 15 and the second film 16, Alternatively, it is performed by melting the adhesive layers on the surfaces of the first film 15 and the second film 16 by heat treatment. Further, if necessary, pressure treatment is performed for adhesion.

なお、場合によっては、第2のフィルム16を設けなくてもよい。例えば、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を有する積層体を分離し、その後、積層体をそのまま物品に貼り付ける場合は、第2のフィルム16を設けなくてもよい。 In some cases, the second film 16 may not be provided. For example, when the laminated body having the third layer 13 and the fourth layer 14 is separated from the substrate 10 using the first film 15 and then the laminated body is directly attached to an article, the second film The film 16 may not be provided.

上記の作製工程を含む本発明により、費用を削減することができる。例えば、エッチング剤として用いられるClFガスは、大変高価である。しかしながら、本発明は、エッチング剤を必要としないため、費用を削減した半導体装置の作製方法を提供することができる。 Cost can be reduced by the present invention including the above manufacturing steps. For example, ClF 3 gas used as an etchant is very expensive. However, since the present invention does not require an etchant, a method for manufacturing a semiconductor device with reduced costs can be provided.

また、本発明により、作製時間を短縮し、生産性を向上させることができる。例えば、剥離層をエッチング剤により徐々に後退させて除去する工程は、数時間が必要であった。しかしながら本発明は、レーザー光により、第2の層12が露出する部分を容易に形成し、その露出した部分をきっかけとして、簡単に分離することができる。そして、分離に必要な時間は数10秒〜数分程度である。従って、作製時間を短縮し、生産性を大幅に向上させた半導体装置の作製方法を提供することができる。
(実施の形態2)
Further, according to the present invention, manufacturing time can be shortened and productivity can be improved. For example, the process of removing the release layer by gradually retreating with an etching agent requires several hours. However, according to the present invention, a portion where the second layer 12 is exposed can be easily formed by laser light, and can be easily separated by using the exposed portion as a trigger. The time required for the separation is about several tens of seconds to several minutes. Accordingly, it is possible to provide a method for manufacturing a semiconductor device in which the manufacturing time is shortened and the productivity is significantly improved.
(Embodiment 2)

本発明の実施の形態について、図3の断面図と図4の上面図を参照して説明する。 An embodiment of the present invention will be described with reference to a cross-sectional view of FIG. 3 and a top view of FIG.

絶縁表面を有する基板10の一表面に、第1の層11を形成する(図3(A)、図4(A)参照)。次に、第1の層11に接するように、第2の層12を形成する。次に、第2の層12に接するように、第3の層13を形成する。次に、第3の層13に接するように、薄膜トランジスタを含む第4の層14を形成する。 The first layer 11 is formed over one surface of the substrate 10 having an insulating surface (see FIGS. 3A and 4A). Next, the second layer 12 is formed so as to be in contact with the first layer 11. Next, the third layer 13 is formed so as to be in contact with the second layer 12. Next, a fourth layer 14 including a thin film transistor is formed so as to be in contact with the third layer 13.

次に、第4の層14上にフィルム18を配置する。次に、フィルム18が分断されるように、フィルム18にレーザー光を照射して、開口部21を形成する。開口部21の形成により、フィルム18は、内側のフィルム(図示せず)と外側のフィルム19に分離される。そして、内側のフィルムを除去する(図3(B)、図4(B)参照)。 Next, the film 18 is disposed on the fourth layer 14. Next, an opening 21 is formed by irradiating the film 18 with laser light so that the film 18 is divided. By forming the opening 21, the film 18 is separated into an inner film (not shown) and an outer film 19. Then, the inner film is removed (see FIGS. 3B and 4B).

次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部22を形成する(図3(C)、図4(C)参照)。 Next, the opening 22 is formed by irradiating with laser light so that at least the second layer 12 is exposed (see FIGS. 3C and 4C).

次に、第4の層14の表面を、第1のフィルム15に接着させて、第2の層12の内部、第1の層11と第2の層12の境界、または第2の層12と第3の層13の境界において、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を分離する(図3(D)参照)。 Next, the surface of the fourth layer 14 is adhered to the first film 15, and the inside of the second layer 12, the boundary between the first layer 11 and the second layer 12, or the second layer 12. And the third layer 13 are separated from the substrate 10 provided with the first layer 11 from the stacked layer having the third layer 13 and the fourth layer 14 (see FIG. 3D).

次に、第3の層13の表面を、第2のフィルム16に接着させる(図3(E)参照)。次に、切断手段17により、第1のフィルム15と第2のフィルム16が密着した部分を切断する。 Next, the surface of the third layer 13 is bonded to the second film 16 (see FIG. 3E). Next, the cutting unit 17 cuts the portion where the first film 15 and the second film 16 are in close contact.

上記の作製方法では、第4の層14上に、フィルム18を設けていることを特徴とする。上記特徴により、第4の層14の表面を第1のフィルム15に接着させる際に、基板10と第1のフィルム15が接着してしまうことを防止することができる。
(実施の形態3)
In the above manufacturing method, the film 18 is provided over the fourth layer 14. Due to the above feature, the substrate 10 and the first film 15 can be prevented from adhering when the surface of the fourth layer 14 is adhered to the first film 15.
(Embodiment 3)

本発明の半導体装置の作製方法について、図5〜図8を参照して説明する。より詳しくは、薄膜トランジスタとアンテナとして機能する導電層を含む半導体装置の作製方法について図面を参照して説明する。なお、薄膜トランジスタは、電源回路、復調回路、変調回路等の半導体装置を構成する各回路を構成する素子である。 A method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a semiconductor device including a thin film transistor and a conductive layer functioning as an antenna will be described with reference to drawings. Note that a thin film transistor is an element included in each circuit included in a semiconductor device such as a power supply circuit, a demodulation circuit, and a modulation circuit.

基板10の一表面に、第1の層11を形成する(図5(A)参照)。次に、第1の層11に接するように、第2の層12を形成する。続いて、第2の層12に接するように、第3の層13を形成する。 The first layer 11 is formed on one surface of the substrate 10 (see FIG. 5A). Next, the second layer 12 is formed so as to be in contact with the first layer 11. Subsequently, the third layer 13 is formed so as to be in contact with the second layer 12.

次に、第3の層13上に、薄膜トランジスタ701〜705を形成する。薄膜トランジスタ701〜705は、結晶質半導体層をチャネル部に用いたトランジスタである。結晶質半導体層は、スパッタリング法、LPCVD法、プラズマCVD法等により、非晶質半導体層を形成後、結晶化法により結晶化したものである。結晶化法とは、レーザー結晶化法、RTA(Rapid thermal Annel)又はファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等である。 Next, thin film transistors 701 to 705 are formed over the third layer 13. Thin film transistors 701 to 705 are transistors using a crystalline semiconductor layer for a channel portion. The crystalline semiconductor layer is formed by crystallization after forming an amorphous semiconductor layer by sputtering, LPCVD, plasma CVD, or the like. The crystallization method is a laser crystallization method, a thermal crystallization method using a rapid thermal annealing (RTA) or furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a metal element that promotes crystallization. A combination of a thermal crystallization method using a laser and a laser crystallization method.

次に、薄膜トランジスタ701〜705を覆うように、絶縁層を単層又は積層して形成する。薄膜トランジスタ701〜705を覆う絶縁層は、SOG(Spin On Glass)法や液滴吐出法等により、珪素の酸化物、珪素の窒化物、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等により、単層又は積層で形成する。シロキサンは、Si−O−Si結合を含む樹脂である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)、又は、フルオロ基、又は、少なくとも水素を含む有機基とフルオロ基が用いられる。例えば、薄膜トランジスタ701〜705を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成する。 Next, an insulating layer is formed as a single layer or a stacked layer so as to cover the thin film transistors 701 to 705. The insulating layer covering the thin film transistors 701 to 705 is made of silicon oxide, silicon nitride, polyimide, polyamide, benzocyclobutene, acrylic, epoxy, siloxane, or the like by an SOG (Spin On Glass) method or a droplet discharge method. A single layer or a stacked layer is formed. Siloxane is a resin containing a Si—O—Si bond. Siloxane has a skeletal structure composed of a bond of silicon (Si) and oxygen (O), and as a substituent, an organic group containing at least hydrogen (for example, an alkyl group or aromatic hydrocarbon), a fluoro group, or An organic group containing at least hydrogen and a fluoro group are used. For example, when the insulating layer covering the thin film transistors 701 to 705 has a three-layer structure, a layer containing silicon oxide is formed as the first insulating layer 749, and a layer containing resin is formed as the second insulating layer 750. A layer containing silicon nitride is formed as the third insulating layer 751.

次に、フォトリソグラフィ法により、絶縁層749〜751をエッチングして、薄膜トランジスタ701〜705のソース領域とドレイン領域を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層752〜761を形成する。 Next, the insulating layers 749 to 751 are etched by photolithography to form openings that expose the source and drain regions of the thin film transistors 701 to 705. Subsequently, a conductive layer is formed so as to fill the opening, and the conductive layer is patterned to form conductive layers 752 to 761 functioning as a source wiring or a drain wiring.

次に、導電層752〜761を覆うように、絶縁層762を形成する(図5(B)参照)。絶縁層762は、SOG法や液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。 Next, an insulating layer 762 is formed so as to cover the conductive layers 752 to 761 (see FIG. 5B). The insulating layer 762 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, or the like.

次に、フォトリソグラフィ法により、絶縁層762をエッチングして、導電層757、759、761を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成する。導電層は、プラズマCVD法やスパッタリング法等を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。 Next, the insulating layer 762 is etched by photolithography to form openings that expose the conductive layers 757, 759, and 761. Subsequently, a conductive layer is formed so as to fill the opening. The conductive layer is formed using a conductive material by a plasma CVD method, a sputtering method, or the like. Next, the conductive layer is patterned to form conductive layers 763 to 765.

次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、SOG法や液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させる開口部767〜769を形成する。 Next, an insulating layer 766 is formed so as to cover the conductive layers 763 to 765. The insulating layer 766 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, or the like. Subsequently, the insulating layer 766 is etched by photolithography to form openings 767 to 769 that expose the conductive layers 763 to 765.

次に、導電層765に接し、アンテナとして機能する導電層786を形成する(図6(A)参照)。導電層786は、プラズマCVD法、スパッタリング法、印刷法、液滴吐出法、めっき法等を用いて、導電性材料により形成する。好ましくは、導電層786は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、スクリーン印刷法により、銀、アルミニウム、チタン、銅の微粒子を含むペーストを用いて形成し、その後、50〜350℃の加熱処理を行って形成する。または、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。 Next, a conductive layer 786 functioning as an antenna is formed in contact with the conductive layer 765 (see FIG. 6A). The conductive layer 786 is formed using a conductive material by a plasma CVD method, a sputtering method, a printing method, a droplet discharge method, a plating method, or the like. Preferably, the conductive layer 786 is an element selected from aluminum (Al), titanium (Ti), silver (Ag), and copper (Cu), or an alloy material or a compound material containing these elements as a main component. Or it forms by lamination. For example, it is formed by a screen printing method using a paste containing fine particles of silver, aluminum, titanium, and copper, and then heat-treated at 50 to 350 ° C. Alternatively, an aluminum layer is formed by a sputtering method, and the aluminum layer is formed by patterning.

次に、導電層763、764に接するように有機化合物を含む層787を形成する(図6(B)参照)。有機化合物を含む層787は、液滴吐出法や蒸着法等により形成する。有機化合物を含む層787は、例えば、発光物質、正孔輸送性の高い物質、正孔注入性の高い物質、電子輸送性の高い物質、電子注入性の高い物質を含む層に相当する。発光物質とは、例えば、N,N’−ジメチルキナクリドン(略称:DMQd)、3−(2−ベンゾチアゾリル)−7−ジエチルアミノクマリン(略称:クマリン6)、トリス(8−キノリノラト)アルミニウム(略称:Alq)等に相当する。正孔輸送性の高い物質とは、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’−ジアミン(略称:TPD)に相当する。正孔注入性の高い物質とは、フタロシアニン、銅フタロシアニン、酸化モリブデン、酸化タングステン、酸化チタン等に相当する。電子輸送性の高い物質とは、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)に相当する。電子注入性の高い物質とは、例えば、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF)等のようなアルカリ金属又はアルカリ土類金属の化合物等に相当する。 Next, a layer 787 containing an organic compound is formed so as to be in contact with the conductive layers 763 and 764 (see FIG. 6B). The layer 787 containing an organic compound is formed by a droplet discharge method, an evaporation method, or the like. The layer 787 including an organic compound corresponds to, for example, a layer including a light-emitting substance, a substance having a high hole-transport property, a substance having a high hole-injection property, a substance having a high electron-transport property, and a substance having a high electron-injectability. Examples of the light-emitting substance include N, N′-dimethylquinacridone (abbreviation: DMQd), 3- (2-benzothiazolyl) -7-diethylaminocoumarin (abbreviation: coumarin 6), and tris (8-quinolinolato) aluminum (abbreviation: Alq). 3 ) etc. Examples of the substance having a high hole-transport property include 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: α-NPD), N, N′-bis (3- Methylphenyl) -N, N′-diphenyl- [1,1′-biphenyl] -4,4′-diamine (abbreviation: TPD). A substance having a high hole-injecting property corresponds to phthalocyanine, copper phthalocyanine, molybdenum oxide, tungsten oxide, titanium oxide, or the like. A substance having a high electron transporting property corresponds to, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ). The substance having a high electron-injecting property corresponds to, for example, an alkali metal or alkaline earth metal compound such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ), or the like.

続いて、有機化合物を含む層787に接するように、導電層771を形成する。導電層771は、スパッタリング法や蒸着法等により形成する。 Subsequently, a conductive layer 771 is formed so as to be in contact with the layer 787 containing an organic compound. The conductive layer 771 is formed by a sputtering method, an evaporation method, or the like.

以上の工程を経て、導電層763、有機化合物を含む層787及び導電層771の積層体789と、導電層764、有機化合物を含む層787及び導電層771の積層体790が完成する。 Through the above steps, the conductive layer 763, the layer 789 including the organic compound layer 787 and the conductive layer 771, and the layer 789 including the conductive layer 764, the organic compound layer 787 and the conductive layer 771 are completed.

次に、積層体789、790、アンテナとして機能する導電層786を覆うように、SOG法や液滴吐出法等により、保護層として機能する絶縁層772を形成する。絶縁層772は、ダイヤモンドライクカーボン(DLC)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料(好ましくはエポキシ樹脂)により形成する。 Next, an insulating layer 772 functioning as a protective layer is formed by an SOG method, a droplet discharge method, or the like so as to cover the stacked bodies 789 and 790 and the conductive layer 786 functioning as an antenna. The insulating layer 772 is formed using a layer containing carbon such as diamond-like carbon (DLC), a layer containing silicon nitride, a layer containing silicon nitride oxide, or an organic material (preferably an epoxy resin).

上記の作製工程を経て、薄膜トランジスタ701〜705と、積層体789、790を含む素子群と、アンテナとして機能する導電層786とを含む第4の層14が完成する。なお、上記の作製工程では、有機化合物を含む層787の耐熱性が強くないため、アンテナとして機能する導電層786を形成する工程の後に、有機化合物を含む層787を形成する工程を行うことを特徴とする。 Through the above manufacturing steps, the fourth layer 14 including the thin film transistors 701 to 705, the element group including the stacked bodies 789 and 790, and the conductive layer 786 functioning as an antenna is completed. Note that in the above manufacturing process, since the heat resistance of the layer 787 including an organic compound is not strong, the step of forming the layer 787 including an organic compound is performed after the step of forming the conductive layer 786 functioning as an antenna. Features.

次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部773、774を形成する(図7(A)参照)。 Next, irradiation with laser light is performed so that at least the second layer 12 is exposed, so that openings 773 and 774 are formed (see FIG. 7A).

なお、絶縁層772は、第2の層12を露出する開口部773、774を形成した後に、第3の層13と第4の層14を有する積層体が飛散しないように設けたものである。第3の層13と第4の層14を有する積層体は薄く軽いために、開口部773、774を形成後、第2の層12の露出した部分をきっかけとして飛散してしまう場合がある。しかしながら、絶縁層772を形成することで、第4の層14に重みが付き、基板10からの飛散を防止することができる。また、第4の層14は、単体では薄くて軽いが、絶縁層772を形成することで、応力が生じて巻かれた形状になることがなく、ある程度の強度を確保することができる。 Note that the insulating layer 772 is provided so that the stacked body including the third layer 13 and the fourth layer 14 is not scattered after the openings 773 and 774 exposing the second layer 12 are formed. . Since the stacked body including the third layer 13 and the fourth layer 14 is thin and light, after the openings 773 and 774 are formed, the stacked portion may be scattered by using the exposed portion of the second layer 12 as a trigger. However, by forming the insulating layer 772, the fourth layer 14 is weighted, and scattering from the substrate 10 can be prevented. In addition, the fourth layer 14 is thin and light by itself, but by forming the insulating layer 772, a stress is not generated and the wound layer is not formed, and a certain degree of strength can be secured.

次に、第4の層14の表面を、第1のフィルム15に接着させて、第3の層13と第4の層14を有する積層体を基板10から完全に剥離する(図7(B)参照)。続いて、第3の層13と第4の層14を覆うように、第2のフィルム16を接着させ、その後加熱処理と加圧処理の一方又は両方を行って、第4の層14を、第1のフィルム15と第2のフィルム16により封止する(図8参照)。 Next, the surface of the fourth layer 14 is adhered to the first film 15, and the laminate including the third layer 13 and the fourth layer 14 is completely peeled from the substrate 10 (FIG. 7B )reference). Subsequently, the second film 16 is adhered so as to cover the third layer 13 and the fourth layer 14, and then one or both of heat treatment and pressure treatment are performed, and the fourth layer 14 is It seals with the 1st film 15 and the 2nd film 16 (refer FIG. 8).

第1のフィルム15と第2のフィルム16がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。 When the first film 15 and the second film 16 are made of plastic, they are thin, lightweight, and can be bent, so that they are excellent in design and easy to be processed into a flexible shape. Moreover, it is excellent in impact resistance, and can be easily affixed or embedded in various articles, and can be used in various fields.

上記の構成において、積層体789、790は、一対の導電層間に、有機化合物を含む層が設けられた素子である。積層体789、790を記憶素子として用いる場合、データの書き込みは、一対の導電層を短絡させることにより行う。また、データの読み出しは、積層体789、790の抵抗値の相違を読み取ることにより行う。積層体789、790は、不揮発性である点、データの書き換えが不可能である点、データの書き込みを行っていない記憶素子がある限り、データの追記が可能である点を特徴とする。また、3層の積層体からなるため、作製が簡単である点を特徴とする。また、積層部分の面積の縮小が容易であるため、高集積化を容易に実現することができる点を特徴とする。なお、導電層763〜765は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層763〜765は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。 In the above structure, the stacked bodies 789 and 790 are elements in which a layer containing an organic compound is provided between a pair of conductive layers. In the case where the stacks 789 and 790 are used as memory elements, data is written by short-circuiting a pair of conductive layers. Data is read by reading the difference in resistance value between the stacked bodies 789 and 790. The stacked bodies 789 and 790 are characterized in that they are nonvolatile, data cannot be rewritten, and data can be additionally written as long as there is a memory element to which data is not written. Moreover, since it consists of a laminated body of 3 layers, it is characterized by the easy production. Further, since the area of the stacked portion can be easily reduced, high integration can be easily realized. Note that the conductive layers 763 to 765 are one of a pair of conductive layers included in the memory element. Therefore, the conductive layers 763 to 765 are preferably formed as a single layer or a stacked layer using titanium, or an alloy material or compound material containing titanium as a main component. Titanium has a low resistance value, which leads to a reduction in the size of the memory element and can achieve high integration.

また、積層体789、790を発光素子として用いてもよい。積層体789、790を発光素子として用いることにより、半導体装置を表示デバイスとして用いることができる。また、第1のフィルム15と第2のフィルム16として、フレキシブルなものを用いれば、半導体装置は丸めることができるために持ち運びが便利であり、壊れにくく、曲面表示が可能であるという利点がある。従って、携帯機器用のフレキシブルディスプレイ、電子書籍、電子新聞、電子ポスター等として用いることができる。 In addition, the stacked bodies 789 and 790 may be used as a light-emitting element. By using the stacked bodies 789 and 790 as light-emitting elements, a semiconductor device can be used as a display device. In addition, if a flexible film is used as the first film 15 and the second film 16, the semiconductor device can be rolled up, so that it is convenient to carry, is not easily broken, and can display a curved surface. . Therefore, it can be used as a flexible display for portable devices, an electronic book, an electronic newspaper, an electronic poster, and the like.

なお、積層体789、790を発光素子として用いる場合は、導電層763、764、又は導電層771を、透光性を有する材料により形成する。 Note that in the case where the stacked bodies 789 and 790 are used as a light-emitting element, the conductive layers 763 and 764 or the conductive layer 771 are formed using a light-transmitting material.

また、上記の断面構造では、薄膜トランジスタ703、704と積層体789、790が重なるように設けられている。しかし、積層体789、790を発光素子として用いる場合であって、積層体789、790の発する光の方向が薄膜トランジスタ703、704の方向である場合、積層体789、790と、薄膜トランジスタ703、704とが重ならない領域を設ける必要がある。また、積層体789、790が発する光の方向が絶縁層772の方向の場合、絶縁層772は透光性を有する必要がある。 In the cross-sectional structure, the thin film transistors 703 and 704 and the stacked bodies 789 and 790 are provided so as to overlap with each other. However, in the case where the stacked bodies 789 and 790 are used as light emitting elements and the direction of light emitted from the stacked bodies 789 and 790 is the direction of the thin film transistors 703 and 704, the stacked bodies 789 and 790 and the thin film transistors 703 and 704 It is necessary to provide a region where the two do not overlap. In addition, when the direction of light emitted from the stacked bodies 789 and 790 is the direction of the insulating layer 772, the insulating layer 772 needs to have a light-transmitting property.

本発明の半導体装置の構成について、図9を参照して説明する。本発明の半導体装置100は、命令解析回路と記憶制御回路を含む回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適宜設けられる。 The structure of the semiconductor device of the present invention will be described with reference to FIG. The semiconductor device 100 of the present invention includes a circuit 101 including a command analysis circuit and a storage control circuit, a storage circuit 103, an antenna 104, a power supply circuit 109, a demodulation circuit 110, and a modulation circuit 111. The semiconductor device 100 includes the antenna 104 and the power supply circuit 109 as essential components, and other components are provided as appropriate according to the use of the semiconductor device 100.

命令解析回路と記憶制御回路を含む回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。 A circuit 101 including a command analysis circuit and a storage control circuit performs command analysis, control of the storage circuit 103, output of data to be transmitted to the modulation circuit 111, and the like based on a signal input from the demodulation circuit 110.

記憶回路103は、記憶素子を含む回路107と、データの書き込みやデータの読み出しを制御する制御回路108を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減することができる。また、構造が単純であるために、積層体の面積を小型化することが容易であり、大容量化(高集積化)を容易に実現することができる。また、不揮発性であり、電池を内蔵する必要がないという長所がある。従って、記憶回路103として、有機メモリを用いることが好ましい。 The memory circuit 103 includes a circuit 107 including a memory element and a control circuit 108 that controls data writing and data reading. The memory circuit 103 stores at least an identification number of the semiconductor device itself. The identification number is used to distinguish from other semiconductor devices. The memory circuit 103 includes an organic memory, a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FeRAM (Ferroelectric Random Access Memory), and a mask ROM (Read Only Memory PROM). It has one or more types selected from EPROM (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Programmable Read Only Memory) and flash memory. An organic memory has a structure in which a layer containing an organic compound is sandwiched between a pair of conductive layers. Since the organic memory has a simple structure, the manufacturing process can be simplified and the cost can be reduced. In addition, since the structure is simple, the area of the stacked body can be easily reduced, and a large capacity (high integration) can be easily realized. In addition, it is non-volatile and does not require a built-in battery. Therefore, it is preferable to use an organic memory as the memory circuit 103.

アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。 The antenna 104 converts the carrier wave supplied from the reader / writer 112 into an AC electrical signal. Further, load modulation is applied by the modulation circuit 111. The power supply circuit 109 generates a power supply voltage using the AC electrical signal converted by the antenna 104 and supplies the power supply voltage to each circuit.

復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、命令解析回路と記憶制御回路を含む回路101に供給する。変調回路111は、命令解析回路と記憶制御回路を含む回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。 The demodulation circuit 110 demodulates the AC electrical signal converted by the antenna 104 and supplies the demodulated signal to the circuit 101 including the instruction analysis circuit and the storage control circuit. The modulation circuit 111 applies load modulation to the antenna 104 based on a signal supplied from a circuit 101 including a command analysis circuit and a storage control circuit.

リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が発する電磁波である。 The reader / writer 112 receives the load modulation applied to the antenna 104 as a carrier wave. Further, the reader / writer 112 transmits a carrier wave to the semiconductor device 100. The carrier wave is an electromagnetic wave emitted from the reader / writer 112.

上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施例は、実施の形態1乃至実施の形態3と自由に組み合わせることができる。 As described above, the semiconductor device of the present invention having a function of transmitting and receiving electromagnetic waves wirelessly includes an RFID (Radio Frequency IDentification), an RF chip, an RF tag, an IC chip, an IC tag, an IC label, a wireless chip, a wireless tag, and an electronic chip. Called electronic tag, wireless processor, wireless memory. This embodiment can be freely combined with Embodiment Modes 1 to 3.

本発明の半導体装置25は、電磁波の送信と受信ができるという機能を活用することにより、その用途は広範にわたる。例えば、鍵(図10(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図10(B)参照)、書籍類、容器類(例えば、シャーレ、図10(C)参照)、包装用容器類(包装紙やボトル等)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図10(D)参照))、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等に貼り付けたり、埋め込んだりして物品に固定される。例えば、紙幣、硬貨、証書類なら、その表面に貼り付けたり、埋め込んだりすることにより固定される。また、書籍類なら、用紙に貼り付けたり、埋め込んだりすることにより固定される。包装容器類なら、包装容器類を構成する有機樹脂に、貼り付けたり、埋め込んだりすることにより固定される。また、半導体装置が含む記憶回路に識別番号を記憶させて、半導体装置に識別機能を持たせることにより、物品管理システム、認証機能システム、流通システム等に活用することにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施例は、実施の形態1乃至実施の形態3、実施例1と自由に組み合わせることができる。 The semiconductor device 25 of the present invention has a wide range of uses by utilizing the function of transmitting and receiving electromagnetic waves. For example, keys (see FIG. 10A), banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 10B), books, containers (for example, , Petri dish, see FIG. 10 (C)), packaging containers (wrapping paper, bottles, etc.), recording media (discs, video tapes, etc.), vehicles (bicycles, etc.), accessories (such as bags and glasses), FIG. D)))), food products, clothes, daily necessities, electronic devices (liquid crystal display devices, EL display devices, television devices, portable terminals, etc.), etc., and are fixed to articles by being embedded. For example, if it is a banknote, a coin, and a certificate, it is fixed by sticking on the surface or embedding. In the case of books, they are fixed by pasting or embedding them on paper. If it is packaging containers, it will be fixed by sticking or embedding in the organic resin which comprises packaging containers. In addition, by storing the identification number in the memory circuit included in the semiconductor device, and by providing the semiconductor device with an identification function, it can be used in an article management system, an authentication function system, a distribution system, etc. Multifunctionality and high added value can be achieved. This embodiment can be freely combined with Embodiment Modes 1 to 3 and Embodiment 1.

本実施例では、実験の結果について説明する。実験には、ガラス基板上に、第1の層、第2の層、第3の層を積層したサンプルを用いた。第1の層は、プラズマCVD法により酸化珪素からなる層を形成した。第2の層は、スパッタリング法によりタングステンからなる層を形成した。第3の層は、エポキシ樹脂からなる層を形成した。 In this example, the results of the experiment will be described. In the experiment, a sample in which a first layer, a second layer, and a third layer were stacked on a glass substrate was used. As the first layer, a layer made of silicon oxide was formed by a plasma CVD method. As the second layer, a layer made of tungsten was formed by a sputtering method. As the third layer, a layer made of an epoxy resin was formed.

次に、波長266nmのNd:YVOレーザーを用いてレーザー光を照射して、基板を露出させる開口部を形成した。この際、レーザー光の走査速度は15mm/sec、パワーは2.43〜2.68Wとした。 Next, an Nd: YVO 4 laser with a wavelength of 266 nm was used to irradiate laser light to form an opening that exposes the substrate. At this time, the scanning speed of the laser beam was 15 mm / sec, and the power was 2.43 to 2.68 W.

次に、第3の層とフィルムとを接着させて、基板から第3の層を分離することを試みた。その結果、基板から第3の層を分離することができた。なお、前記開口部の形成により第1の層、第2の層及び第3の層の側面が露出されるが、そのうち、第2の層の側面は、第1の層と第3の層の側面よりも後退していた(図1(C)参照)。 Next, an attempt was made to bond the third layer and the film to separate the third layer from the substrate. As a result, the third layer could be separated from the substrate. Note that the side surfaces of the first layer, the second layer, and the third layer are exposed by the formation of the opening, and the side surfaces of the second layer are the first layer and the third layer. It was retracted from the side (see FIG. 1C).

上記の実施の形態1において、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する工程(以下工程Aと表記、図1(B)参照)と、第4の層14の表面に、第1のフィルム15を接着する工程(以下工程Bと表記、図1(D)参照)と、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を含む積層体を分離する工程(以下工程Cと表記、図1(D)参照)について説明したが、以下では、工程A、B、Cについて、図11を参照してより詳しく説明する。 In the first embodiment, a step of forming an opening 20 by irradiating laser light so that at least the second layer 12 is exposed (hereinafter referred to as step A, see FIG. 1B); A step of adhering the first film 15 to the surface of the fourth layer 14 (hereinafter referred to as a step B, see FIG. 1D) and a third film 15 are used to form a third film 15 from the substrate 10. Although the process of separating the stacked body including the layer 13 and the fourth layer 14 (hereinafter referred to as process C, see FIG. 1D) has been described, the process A, B, and C are described below with reference to FIG. Will be described in more detail.

まず、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する(図11(A)参照)。開口部20が形成されると、第4の層14と第3の層13の一方または両方の端部に歪みが発生する。歪みの発生により、第4の層14と第3の層13の一方または両方の端部が上部に持ち上げられる。つまり、第4の層14と第3の層13の一方または両方の端部が巻き付けられたような状態になる。歪みが発生する方向は、後に分離を行う方向と同じであるため、歪みが発生することにより、後の分離を容易に行うことができる。そのため、第4の層14と第3の層13の一方または両方の層の厚さは、第4の層14と第3の層13の一方または両方に歪みが生じるような厚さにするとよい。なお、歪みの発生は、応力に起因する。また、歪みを発生させるために、第4の層14に、樹脂を含む材料を用いるとよい。 First, the opening 20 is formed by irradiating laser light so that at least the second layer 12 is exposed (see FIG. 11A). When the opening 20 is formed, distortion occurs at one or both ends of the fourth layer 14 and the third layer 13. Due to the occurrence of strain, one or both ends of the fourth layer 14 and the third layer 13 are lifted upward. That is, one or both ends of the fourth layer 14 and the third layer 13 are wound. Since the direction in which the distortion is generated is the same as the direction in which the separation is performed later, the subsequent separation can be easily performed by the generation of the distortion. Therefore, the thickness of one or both of the fourth layer 14 and the third layer 13 may be set to a thickness such that one or both of the fourth layer 14 and the third layer 13 are distorted. . The generation of strain is caused by stress. In order to generate distortion, a material containing a resin may be used for the fourth layer 14.

次に、第4の層14の表面に、第1のフィルム15を接着する(図11(B)参照)。 Next, the first film 15 is bonded to the surface of the fourth layer 14 (see FIG. 11B).

次に、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を含む積層体を分離する(図11(C)参照)。分離は、第2の層12の内部または/および第2の層12と第3の層13の境界において行われる。また、分離は、開口部20から順に進行していく。つまり、分離は、開口部20が始点となって順に進行していく。 Next, the stacked body including the third layer 13 and the fourth layer 14 is separated from the substrate 10 by using the first film 15 (see FIG. 11C). Separation takes place inside the second layer 12 and / or at the boundary between the second layer 12 and the third layer 13. Separation proceeds in order from the opening 20. That is, the separation proceeds in order starting from the opening 20.

本実施例では、基板上の有機樹脂からなる層の歪み(たわみ)の変位量(μm、縦軸)と基板上の有機樹脂からなる層の位置(mm、横軸)の関係について、図12を参照して説明する。まず、ガラス基板上に、有機樹脂からなる層を30nmの厚さで形成したサンプルを3つ(サンプルA、B、C)形成した。有機樹脂からなる層は、エポキシ樹脂を用いて、スクリーン印刷法により形成した。 In this embodiment, the relationship between the displacement (μm, vertical axis) of the strain (deflection) of the layer made of organic resin on the substrate and the position (mm, horizontal axis) of the layer made of organic resin on the substrate is shown in FIG. Will be described with reference to FIG. First, three samples (samples A, B, and C) in which a layer made of an organic resin was formed to a thickness of 30 nm on a glass substrate were formed. The layer made of an organic resin was formed by screen printing using an epoxy resin.

続いて、サンプルAは、加熱炉を用いて、110℃で10分間、加熱処理を行った。サンプルBは、加熱炉を用いて、110℃で10分間、加熱処理を行い、その後、水中に4時間放置した。サンプルCは、加熱炉を用いて、110℃で10分間、加熱処理を行い、次に、水中に4時間放置し、続いて、加熱炉を用いて、110℃で10分間、加熱処理を行った。 Subsequently, Sample A was heat-treated at 110 ° C. for 10 minutes using a heating furnace. Sample B was heat-treated at 110 ° C. for 10 minutes using a heating furnace, and then left in water for 4 hours. Sample C was heat-treated at 110 ° C. for 10 minutes using a heating furnace, then left in water for 4 hours, and then heat-treated at 110 ° C. for 10 minutes using a heating furnace. It was.

続いて、サンプルA〜Cのエポキシ樹脂の歪みの変位量を、レーザー変位計を用いて測定した。その結果、サンプルAは、最大で120μmの歪みが発生していた。サンプルBは、最大で20μmの歪みが発生していた。サンプルCは、最大で130μmの歪みが発生していた。 Subsequently, the displacement amount of distortion of the epoxy resins of Samples A to C was measured using a laser displacement meter. As a result, the sample A had a distortion of 120 μm at the maximum. Sample B had a maximum distortion of 20 μm. Sample C had a maximum distortion of 130 μm.

サンプルAの結果から、エポキシ樹脂からなる層は、加熱処理を行うことにより、歪みが発生することがわかった。このような歪みは、後の分離処理を容易に行うことを手助けするものである。 From the results of Sample A, it was found that the layer made of epoxy resin was distorted by heat treatment. Such distortion helps to facilitate the subsequent separation process.

また、サンプルBの結果から、サンプルを水中に放置すると、エポキシ樹脂からなる層が水分を吸収し、歪みの変化量が減少することがわかった。そのため、エポキシ樹脂からなる層が水分を吸収した場合、後の分離処理を容易に行うことが困難になることが分かった。 Further, from the results of Sample B, it was found that when the sample was left in water, the epoxy resin layer absorbed moisture and the amount of change in strain decreased. For this reason, it has been found that when the layer made of the epoxy resin absorbs moisture, it is difficult to easily perform the subsequent separation process.

また、サンプルCの結果から、サンプルを水中に放置した後、再度加熱処理を行うことにより、吸収した水分が放出され、再び、歪みが発生することがわかった。そのため、有機樹脂からなる層が水分を吸収した場合、再度加熱処理を行った後に、分離処理を行うとよい。 From the results of Sample C, it was found that when the sample was left in water and then subjected to heat treatment again, absorbed moisture was released and distortion occurred again. Therefore, when the layer made of an organic resin absorbs moisture, the separation treatment may be performed after the heat treatment is performed again.

本発明の半導体装置の作製方法について説明する図(実施の形態1)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment Mode 1). 本発明の半導体装置の作製方法について説明する図(実施の形態1)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment Mode 1). 本発明の半導体装置の作製方法について説明する図(実施の形態2)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment Mode 2). 本発明の半導体装置の作製方法について説明する図(実施の形態2)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment Mode 2). 本発明の半導体装置の作製方法について説明する図(実施の形態3)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment 3). 本発明の半導体装置の作製方法について説明する図(実施の形態3)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment 3). 本発明の半導体装置の作製方法について説明する図(実施の形態3)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment 3). 本発明の半導体装置の作製方法について説明する図(実施の形態3)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Embodiment 3). 本発明の半導体装置について説明する図(実施例1)。FIG. 10 illustrates a semiconductor device of the present invention (Example 1); 本発明の半導体装置を用いた物品を示す図(実施例2)。(Example 2) which shows the articles | goods using the semiconductor device of this invention. 本発明の半導体装置の作製方法について説明する図(実施例4)。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention (Example 4). 実験の結果を示すグラフ(実施例5)。The graph which shows the result of an experiment (Example 5).

Claims (6)

基板上に、金属を含む第1の層を形成し、
前記第1の層上に、無機材料を含む第2の層を形成し、
前記第2の層上に、薄膜トランジスタを含む第3の層を形成し、
前記第1の層、前記第2の層及び前記第3の層にレーザー光を照射して、少なくとも前記第2の層と前記第3の層を除去する開口部を形成し、
前記第3の層上に、樹脂を含む第4の層を形成し、
前記基板から、前記第3の層と前記第4の層を分離することを特徴とする半導体装置の作製方法。
Forming a first layer containing a metal on a substrate;
Forming a second layer containing an inorganic material on the first layer;
Forming a third layer including a thin film transistor on the second layer;
Irradiating the first layer, the second layer, and the third layer with laser light to form an opening for removing at least the second layer and the third layer;
Forming a fourth layer containing a resin on the third layer;
A method for manufacturing a semiconductor device, wherein the third layer and the fourth layer are separated from the substrate.
基板上に、第1の無機材料を含む第1の層を形成し、
前記第1の層上に、金属を含む第2の層を形成し、
前記第2の層上に、第2の無機材料を含む第3の層を形成し、
前記第3の層上に、薄膜トランジスタを含む第4の層を形成し、
前記第2の層、前記第3の層及び前記第4の層にレーザー光を照射して、少なくとも前記第3の層と前記第4の層を除去する開口部を形成し、
前記第4の層上に、樹脂を含む第5の層を形成し、
前記基板から、前記第3の層、前記第4の層及び前記第5の層を分離することを特徴とする半導体装置の作製方法。
Forming a first layer containing a first inorganic material on a substrate;
Forming a second layer containing a metal on the first layer;
Forming a third layer containing a second inorganic material on the second layer;
Forming a fourth layer including a thin film transistor on the third layer;
Irradiating the second layer, the third layer, and the fourth layer with laser light to form an opening for removing at least the third layer and the fourth layer;
Forming a fifth layer containing a resin on the fourth layer;
A method for manufacturing a semiconductor device, wherein the third layer, the fourth layer, and the fifth layer are separated from the substrate.
請求項1において、
前記第1の層の内部又は前記第1の層と前記第2の層の間を境界として、前記基板から、前記第3の層及び前記第4の層を分離することを特徴とする半導体装置の作製方法。
In claim 1,
A semiconductor device characterized in that the third layer and the fourth layer are separated from the substrate with the inside of the first layer or between the first layer and the second layer as a boundary. Manufacturing method.
請求項1において、
前記金属として、タングステン又はモリブデンを含む層を形成し、
前記無機材料として、珪素の酸化物又は珪素の窒化物を形成し、
前記第3の層として、前記薄膜トランジスタとアンテナとして機能する導電層を形成することを特徴とする半導体装置の作製方法。
In claim 1,
Forming a layer containing tungsten or molybdenum as the metal;
As the inorganic material, silicon oxide or silicon nitride is formed,
A method for manufacturing a semiconductor device, wherein a conductive layer functioning as the thin film transistor and an antenna is formed as the third layer.
請求項2において、
前記第2の層の内部又は前記第2の層と前記第3の層の間を境界として、前記基板から、前記第3の層、前記第4の層及び前記第5の層を分離することを特徴とする半導体装置の作製方法。
In claim 2,
Separating the third layer, the fourth layer, and the fifth layer from the substrate with the inside of the second layer or between the second layer and the third layer as a boundary. A method for manufacturing a semiconductor device.
請求項2において、
前記第1の無機材料として、第1の珪素の酸化物又は第1の珪素の窒化物を形成し、
前記金属として、タングステン又はモリブデンを含む層を形成し、
前記第2の無機材料として、第2の珪素の酸化物又は第2の珪素の窒化物を形成し、
前記第4の層として、前記薄膜トランジスタとアンテナとして機能する導電層を形成することを特徴とする半導体装置の作製方法。
In claim 2,
Forming the first silicon oxide or the first silicon nitride as the first inorganic material;
Forming a layer containing tungsten or molybdenum as the metal;
Forming the second silicon oxide or the second silicon nitride as the second inorganic material;
A method for manufacturing a semiconductor device, wherein a conductive layer functioning as the thin film transistor and an antenna is formed as the fourth layer.
JP2006138567A 2005-05-20 2006-05-18 Method for manufacturing semiconductor device Expired - Fee Related JP5089082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138567A JP5089082B2 (en) 2005-05-20 2006-05-18 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005148405 2005-05-20
JP2005148405 2005-05-20
JP2006138567A JP5089082B2 (en) 2005-05-20 2006-05-18 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2006352100A true JP2006352100A (en) 2006-12-28
JP2006352100A5 JP2006352100A5 (en) 2009-04-23
JP5089082B2 JP5089082B2 (en) 2012-12-05

Family

ID=37647561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138567A Expired - Fee Related JP5089082B2 (en) 2005-05-20 2006-05-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5089082B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270761A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096018A (en) * 2002-09-03 2004-03-25 Seiko Epson Corp Manufacturing method for circuit substrate, electrooptical apparatus, and electronic appliance
JP2004179649A (en) * 2002-11-12 2004-06-24 Sony Corp Method and apparatus for producing ultra-thin semiconductor device
JP2004282050A (en) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd Thin-film integrated circuit device, ic label, vessel including thin-film integrated circuit mounted thereon, manufacturing method therefor, and commodity management method for commodity including vessel
JP2004349520A (en) * 2003-05-23 2004-12-09 Toppoly Optoelectronics Corp Method for transferring thin film device onto plastic substrate and flexible liquid crystal display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096018A (en) * 2002-09-03 2004-03-25 Seiko Epson Corp Manufacturing method for circuit substrate, electrooptical apparatus, and electronic appliance
JP2004179649A (en) * 2002-11-12 2004-06-24 Sony Corp Method and apparatus for producing ultra-thin semiconductor device
JP2004282050A (en) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd Thin-film integrated circuit device, ic label, vessel including thin-film integrated circuit mounted thereon, manufacturing method therefor, and commodity management method for commodity including vessel
JP2004349520A (en) * 2003-05-23 2004-12-09 Toppoly Optoelectronics Corp Method for transferring thin film device onto plastic substrate and flexible liquid crystal display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270761A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
KR101389758B1 (en) 2007-03-26 2014-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5089082B2 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
US7820526B2 (en) Manufacturing method of semiconductor device
JP4916680B2 (en) Manufacturing method and peeling method of semiconductor device
US8546210B2 (en) Semiconductor device and method for manufacturing the same
TWI447822B (en) Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers and method for manufacturing the same
TWI564962B (en) Semiconductor device
JP2019091900A (en) Electronic device
JP5376706B2 (en) Method for manufacturing semiconductor device
KR101443176B1 (en) Semiconductor device and manufacturing method thereof
US8168512B2 (en) Manufacturing method of semiconductor device
JP5331917B2 (en) Semiconductor device
JP5600714B2 (en) Method for manufacturing semiconductor device
JP5296360B2 (en) Semiconductor device and manufacturing method thereof
JP2006093678A (en) Wireless chip and method of manufacturing the same
JP5089082B2 (en) Method for manufacturing semiconductor device
JP5352048B2 (en) Method for manufacturing semiconductor device
JP5159053B2 (en) Semiconductor device
JP5004503B2 (en) Semiconductor device
JP5127167B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees