JP2006351825A - Optical ignition semiconductor device - Google Patents

Optical ignition semiconductor device Download PDF

Info

Publication number
JP2006351825A
JP2006351825A JP2005176014A JP2005176014A JP2006351825A JP 2006351825 A JP2006351825 A JP 2006351825A JP 2005176014 A JP2005176014 A JP 2005176014A JP 2005176014 A JP2005176014 A JP 2005176014A JP 2006351825 A JP2006351825 A JP 2006351825A
Authority
JP
Japan
Prior art keywords
optical
light
gate signal
semiconductor device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005176014A
Other languages
Japanese (ja)
Inventor
Takafumi Fujimoto
貴文 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2005176014A priority Critical patent/JP2006351825A/en
Publication of JP2006351825A publication Critical patent/JP2006351825A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical ignition semiconductor device of which no optical ignition semiconductor element is not turned on when an anode-cathode voltage reaches a forward tolerable voltage at each cycle, even if an optical gate signal supply system fails. <P>SOLUTION: Optical trigger thyristors 211, 212, ..., 21n composed by connecting snubber circuits 26 in parallel are connected to one another in series in a plurality of numbers. Optical gate signals La and Lb from a gate signal generating part 22 are applied to light receiving parts 42 on silicon wafers 28 of the optical trigger thyristors 211, 212, ..., 21n, to ignite the optical trigger thyristors 211, 212, ..., 21n. Each of the optical trigger thyristors 211, 212, ..., 21n comprises an internal optical guide 37 comprising optical fiber bundles 40a and 40b in two systems for applying optical gate signal to the light receiving part 42. Each of the optical trigger thyristors 211, 212, ..., 21n comprises two optical signal source systems Pa and Pb corresponding to the optical fiber bundles 40a and 40b of two systems. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、スナバ回路が並列接続された光トリガサイリスタ等の光点弧半導体素子を備えた光点弧半導体装置に関する。   The present invention relates to an optical ignition semiconductor device including an optical ignition semiconductor element such as an optical trigger thyristor in which snubber circuits are connected in parallel.

背景技術を図15乃至図18を参照して説明する。図15は直流送電システムを示す構成図であり、図16は光点弧半導体装置の要部を示す構成図であり、図17は光トリガサイリスタの要部の概略構成を示す断面図であり、図18は光点弧半導体装置の動作波形を示す図であり、図19は光点弧半導体装置における主回路電流を説明するための図である。   Background art will be described with reference to FIGS. FIG. 15 is a configuration diagram illustrating a direct current power transmission system, FIG. 16 is a configuration diagram illustrating a main part of a light ignition semiconductor device, and FIG. 17 is a cross-sectional view illustrating a schematic configuration of a main part of the light trigger thyristor. FIG. 18 is a diagram illustrating operation waveforms of the light ignition semiconductor device, and FIG. 19 is a diagram for explaining a main circuit current in the light ignition semiconductor device.

周知の通り、超高圧直流送電(UHVDC)における交直変換を行う電力変換装置や無効電力補償のための電力変換装置、あるいはサイクロコンバータ、チョッパ回路等の電力変換装置には、主回路と制御回路とを電気的に絶縁でき、電磁誘導による誤動作を起こし難いということで、光点弧半導体装置が用いられている。光点弧半導体装置は、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンするVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)と、これを点弧するための所定の光ゲート信号を出力するゲート信号発生部を備えて構成される。   As is well known, power converters that perform AC / DC conversion in ultra high voltage direct current transmission (UHVDC), power converters for reactive power compensation, or power converters such as cycloconverters and chopper circuits include main circuits and control circuits. The light ignition semiconductor device is used because it can be electrically insulated from each other and is unlikely to malfunction due to electromagnetic induction. A light-ignited semiconductor device ignites a VBO-free light-ignited semiconductor element, such as a light-triggered thyristor (LTT), that self-turns on when an applied voltage exceeds a forward withstand voltage (VBO). And a gate signal generator for outputting a predetermined optical gate signal.

以下、従来の技術を図15乃至図18により説明する。図15に示す直流送電システムおいて、1は3相の交流電源系統であり、2は昇圧用の変圧器であり、3は3相ブリッジにより構成した電力変換装置であり、4は電圧変動を平滑化するためのリアクトルである。これにより、交流電源系統1からの交流電力は、電力変換装置3で直流に変換され、リアクトル4、図示しない送電系統を介して同じく図示しない受電側に送電される。   Hereinafter, the conventional technique will be described with reference to FIGS. In the DC power transmission system shown in FIG. 15, 1 is a three-phase AC power supply system, 2 is a step-up transformer, 3 is a power converter configured by a three-phase bridge, and 4 is a voltage fluctuation. It is a reactor for smoothing. Thereby, the alternating current power from the alternating current power supply system 1 is converted into direct current by the power converter 3 and transmitted to the power receiving side (not shown) through the reactor 4 and the power transmission system (not shown).

そして、交直変換を行う3相ブリッジ構成の電力変換装置3は、主回路として複数のVBOフリーの光トリガサイリスタ51,52,‥‥,5nを直列に接続した素子ブロック6を、各相にそれぞれ2つ有するようにして構成された6つのアームを持つものとなっている。そして、図16に1つの素子ブロック6に対応した光点弧半導体装置の要部を示すように、素子ブロック6の各光トリガサイリスタ51,52,‥‥,5nには、スナバコンデンサ7とスナバ抵抗8を直列接続したスナバ回路9が並列に接続されていて、1つの光トリガサイリスタ51,52,‥‥,5nとスナバ回路9により、1つの素子ユニット101,102,‥‥,10nが構成され、1つのアームに複数の素子ユニット101,102,‥‥,10nが直列に接続された形態となっている。   The power converter 3 having a three-phase bridge configuration that performs AC / DC conversion includes, as a main circuit, element blocks 6 each having a plurality of VBO-free optical trigger thyristors 51, 52,. It has six arms configured to have two. In addition, as shown in FIG. 16 showing the main part of the light-ignition semiconductor device corresponding to one element block 6, each of the light trigger thyristors 51, 52,..., 5n of the element block 6 includes a snubber capacitor 7 and a snubber. A snubber circuit 9 having resistors 8 connected in series is connected in parallel, and one optical trigger thyristor 51, 52,..., 5n and a snubber circuit 9 constitute one element unit 101, 102,. A plurality of element units 101, 102,..., 10n are connected in series to one arm.

また、電力変換装置3の複数の光トリガサイリスタ51,52,‥‥,5nを点弧する光ゲート信号を出力するゲート信号発生部11は、各相に対応する位相信号を出力する制御盤12と、制御盤12からの対応する位相信号を受けて当該相の光ゲート信号Lを、各光トリガサイリスタ51,52,‥‥,5nに対応して設けた、例えば発光ダイオード(LED)により形成した光信号源131,132,‥‥,13nから出力するゲート信号発生ブロック14を備えて構成されている。   Further, the gate signal generator 11 that outputs optical gate signals for igniting the plurality of optical trigger thyristors 51, 52,..., 5n of the power conversion device 3 outputs a control panel 12 that outputs phase signals corresponding to the respective phases. In response to the corresponding phase signal from the control panel 12, the optical gate signal L of the phase is formed by, for example, a light emitting diode (LED) provided corresponding to each of the optical trigger thyristors 51, 52,. .., 13n, and a gate signal generation block 14 that is output from the optical signal sources 131, 132,.

そして、各光信号源131,132,‥‥,13nからの光ゲート信号Lは、対応する各光トリガサイリスタ51,52,‥‥,5nとゲート信号発生ブロック14との間にそれぞれ設けられた外部光ガイド15を通して、各光トリガサイリスタ51,52,‥‥,5nの内部光ガイド16の受光端に送出される。さらに、光ゲート信号Lは、内部光ガイド16の光放射端部17からウェハ18上の受光部位19に放射され、各光トリガサイリスタ51,52,‥‥,5nを点弧するようになっている。   The optical gate signals L from the optical signal sources 131, 132,..., 13n are respectively provided between the corresponding optical trigger thyristors 51, 52,. The light trigger thyristors 51, 52,..., 5n are sent to the light receiving end of the internal light guide 16 through the external light guide 15. Further, the optical gate signal L is radiated from the light emitting end portion 17 of the internal light guide 16 to the light receiving portion 19 on the wafer 18 to ignite the respective light trigger thyristors 51, 52,. Yes.

しかしながら上記の従来技術においては、ゲート信号発生部11からの光ゲート信号Lが何らかの理由、例えば光ファイバで形成された外部光ガイド15の断線やゲート信号発生部11の光信号源131,132,‥‥,13nの故障、光信号源131,132,‥‥,13nを駆動する回路の故障等により、光トリガサイリスタ51,52,‥‥,5nのうちで、例えば光トリガサイリスタ52に光ゲート信号Lが送出されなかった場合、光トリガサイリスタ52は、所定のタイミングで点弧せず、さらにアノード・カソード間電圧が上昇し順方向耐電圧(VBO)を超えた時点で自己ターンオンすることになる。   However, in the above prior art, the optical gate signal L from the gate signal generation unit 11 is for some reason, for example, the disconnection of the external light guide 15 formed of an optical fiber or the optical signal sources 131, 132, .., 13n, optical signal sources 131, 132,..., 13n, etc., due to failure of the optical signal sources 131, 132,. When the signal L is not sent, the optical trigger thyristor 52 does not fire at a predetermined timing, and further turns on itself when the anode-cathode voltage rises and exceeds the forward withstand voltage (VBO). Become.

すなわち、光トリガサイリスタ52を除く点弧が正常に行われた各光トリガサイリスタ51,‥‥,5nのアノード・カソード間電圧Vは、図18(a)に示す通りであり、その主回路電流Iは、図18(b)に示す通りとなっている。一方、時間Txの時点で光ゲート信号Lに故障を生じた光トリガサイリスタ52のアノード・カソード間電圧V2は、図18(c)に示す通りであり、光トリガサイリスタ52の光ゲート信号Lは、図18(d)に示す通りで、時間Txでアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点で自己ターンオンすることになる。そして、以後はアノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンし、光トリガサイリスタ52は、毎サイクル、高電圧でのターンオンを強いられることになる。   That is, the anode-cathode voltage V of each of the light trigger thyristors 51,..., 5n that has been normally fired excluding the light trigger thyristor 52 is as shown in FIG. I is as shown in FIG. On the other hand, the anode-cathode voltage V2 of the optical trigger thyristor 52 that has failed in the optical gate signal L at time Tx is as shown in FIG. 18C, and the optical gate signal L of the optical trigger thyristor 52 is As shown in FIG. 18D, the self-turn-on occurs when the anode-cathode voltage exceeds the forward withstand voltage (VBO) at time Tx. After that, it turns on every time the anode-cathode voltage reaches the forward withstand voltage (VBO), and the light trigger thyristor 52 is forced to turn on at a high voltage every cycle.

また、この時、光トリガサイリスタ52に並列接続されたスナバ回路9には高い電圧が印加されるため、スナバコンデンサ7はその高い電圧に相応した絶縁耐力が要求されることになる。また光トリガサイリスタ52が過電圧保護動作(VBO動作)して自己ターンオンする際、並列接続されているスナバ回路9のスナバコンデンサ7からの放電電流が大きくなるため、この放電電流にスナバコンデンサ7は耐えるものでなければならない。また同時に、スナバ抵抗8で消費しなければならないエネルギも大きく、この大きなエネルギを消費できるだけの熱処理能力をスナバ抵抗8は有していることが要求される。   At this time, since a high voltage is applied to the snubber circuit 9 connected in parallel to the optical trigger thyristor 52, the snubber capacitor 7 is required to have a dielectric strength corresponding to the high voltage. Further, when the optical trigger thyristor 52 is turned on by an overvoltage protection operation (VBO operation), the discharge current from the snubber capacitor 7 of the snubber circuit 9 connected in parallel increases, so that the snubber capacitor 7 can withstand this discharge current. Must be a thing. At the same time, the energy that must be consumed by the snubber resistor 8 is large, and the snubber resistor 8 is required to have a heat treatment capacity that can consume this large energy.

さらに、光トリガサイリスタ52が時間Txの時点でターンオンしないことから、光トリガサイリスタ52が接続されている素子ブロック6の主回路電流Iは、図19に破線で示すように、素子ユニット101,‥‥,10nでは光トリガサイリスタ51,‥‥,5nを流れるものの、素子ユニット102ではスナバコンデンサ7とスナバ抵抗8を流れ、光トリガサイリスタ52には流れないことになる。このため、スナバ抵抗8で消費するエネルギがさらに大きく、これを処理するだけの熱処理能力がスナバ抵抗8には必要となってくる。   Further, since the optical trigger thyristor 52 is not turned on at the time Tx, the main circuit current I of the element block 6 to which the optical trigger thyristor 52 is connected is, as shown by a broken line in FIG. .., 10n flows through the optical trigger thyristors 51,..., 5n, but the element unit 102 flows through the snubber capacitor 7 and the snubber resistor 8 and does not flow through the optical trigger thyristor 52. For this reason, the energy consumed by the snubber resistor 8 is even greater, and the snubber resistor 8 needs to have a heat treatment capacity sufficient to process this energy.

上記のように、光ゲート信号の供給系統に故障が生じ、光トリガサイリスタに光ゲート信号が供給されなかった場合には、毎サイクル、その光トリガサイリスタは、アノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることになるため、並列に接続されているスナバ回路には過大なストレスが加わることになり、スナバコンデンサやスナバ抵抗はそのストレスに耐えるだけの性能が要求されることになる。   As described above, when a failure occurs in the optical gate signal supply system and no optical gate signal is supplied to the optical trigger thyristor, the optical trigger thyristor has a forward withstand voltage between the anode and cathode. Since it will turn on when the voltage (VBO) is exceeded, excessive stress will be applied to the snubber circuit connected in parallel, and the snubber capacitor and snubber resistance must be able to withstand that stress. Will be.

こうした状況に鑑みて本発明はなされたもので、その目的とするところは、光ゲート信号の供給系統に故障が生じた場合でも、毎サイクル、光点弧半導体素子がアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることがないようにし、スナバ回路に過大なストレスが加わることがないようにした光点弧半導体装置を提供することにある。   The present invention has been made in view of such circumstances, and the object of the present invention is to ensure that the anode-cathode voltage of the light-igniting semiconductor element is in order every cycle even when a failure occurs in the optical gate signal supply system. It is an object of the present invention to provide a light-igniting semiconductor device that is prevented from being turned on when a directional withstand voltage (VBO) is exceeded and an excessive stress is not applied to a snubber circuit.

本発明の光点弧半導体装置は、
スナバ回路が並列接続された光点弧半導体素子を複数直列接続し、ゲート信号発生部からの光ゲート信号を前記光点弧半導体素子のウェハ上の受光部位に与えて該光点弧半導体素子を点弧するよう構成した光点弧半導体装置であって、
前記光点弧半導体素子は、前記受光部位に対し前記光ゲート信号を与える複数系統の光ガイドを備え、前記ゲート信号発生部は、前記光点弧半導体素子の複数系統の前記光ガイドに対応した複数の光信号源を備えていることを特徴とするものであり、
さらに、複数系統の前記光ガイドの端部から放射された光の範囲が、前記受光部位の範囲内となっていることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、放射光の範囲が前記受光部位の範囲内となるよう各端部の形状を調整したものであることを特徴とするものであり、
さらに、前記光ガイドが、前記端部に向けて断面形状を小寸法としたテーパ形状を有するものであることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、それぞれの前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とするものであり、
さらに、前記ゲート信号発生部は、複数系統の前記光ガイドに対し、前記光ゲート信号を複数の前記光信号源系の光信号源から同時に出力するものであることを特徴とするものであり、
さらに、前記ゲート信号発生部は、複数系統の前記光ガイドに対し、各光ゲート信号を複数の前記光信号源系の光信号源から出力タイミングが重複しないよう出力するものであることを特徴とするものであり、
さらに、複数の前記光信号源から出力される前記光ゲート信号は、各光ゲート信号の出力タイミングが信号幅のずれを持って出力されたものであることを特徴とするものである。
The light ignition semiconductor device of the present invention includes:
A plurality of light-igniting semiconductor elements connected in parallel with a snubber circuit are connected in series, and a light gate signal from a gate signal generating unit is applied to a light receiving portion on the wafer of the light-igniting semiconductor element to thereby form the light-igniting semiconductor element. A light-ignition semiconductor device configured to ignite,
The light ignition semiconductor element includes a plurality of light guides for providing the light gate signal to the light receiving portion, and the gate signal generation unit corresponds to the light guides for the plurality of light ignition semiconductor elements. It is characterized by having a plurality of optical signal sources,
Furthermore, the range of the light emitted from the end of the light guide of a plurality of systems is within the range of the light receiving portion,
Furthermore, the light guides of a plurality of systems are characterized in that the shape of each end is adjusted so that the range of radiated light is within the range of the light receiving part,
Furthermore, the light guide has a tapered shape with a small cross-sectional shape toward the end portion,
Furthermore, the light guides of a plurality of systems are provided with an optical system for condensing radiated light at the light receiving part at the end,
Further, the light guides of a plurality of systems are characterized in that each end has an optical system that condenses radiated light on the light receiving part,
Furthermore, the gate signal generation unit is characterized in that the optical gate signal is simultaneously output from a plurality of optical signal sources of the optical signal source system to the optical guides of a plurality of systems,
Furthermore, the gate signal generation unit outputs each optical gate signal from a plurality of optical signal sources of the optical signal source system so that output timing does not overlap with respect to the plurality of optical guides. Is what
Further, the optical gate signals output from the plurality of optical signal sources are characterized in that the output timing of each optical gate signal is output with a deviation in signal width.

本発明によれば、光ゲート信号の供給系統に故障が生じた場合でも、毎サイクル、光点弧半導体素子はアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることがなく、スナバ回路に過大なストレスが加わることがない等の効果を奏する。   According to the present invention, even if a failure occurs in the optical gate signal supply system, the light-ignited semiconductor element is turned on every cycle when the anode-cathode voltage exceeds the forward withstand voltage (VBO). There is an effect that no excessive stress is applied to the snubber circuit.

以下本発明の実施の形態を、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

先ず第1の実施形態を、図1乃至図4により説明する。図1は光点弧半導体装置の要部を示す構成図であり、図2は光トリガサイリスタの断面図であり、図3は光トリガサイリスタの要部の構成を示す断面図であり、図4は光トリガサイリスタの動作波形を示す図である。   First, a first embodiment will be described with reference to FIGS. FIG. 1 is a configuration diagram showing a main part of the light-igniting semiconductor device, FIG. 2 is a cross-sectional view of the light trigger thyristor, and FIG. 3 is a cross-sectional view showing a configuration of the main part of the light trigger thyristor. FIG. 4 is a diagram showing operation waveforms of the optical trigger thyristor.

本実施形態は、例えば上述の背景技術で述べた超高圧直流送電における交直変換を行う3相ブリッジ構成の電力変換装置等に用いられる光点弧半導体装置である。光点弧半導体装置は、図1乃至図4を示して以下に説明する通り、電力変換装置の3相ブリッジの主回路を構成するところの、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンする直列接続された複数のVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)211,212,‥‥,21nと、これら光トリガサイリスタ211,212,‥‥,21nを点弧するための所定の光ゲート信号La,Lbを出力するゲート信号発生部22を備えて構成されている。   The present embodiment is a light ignition semiconductor device used in, for example, a power converter having a three-phase bridge configuration that performs AC / DC conversion in the ultrahigh-voltage DC power transmission described in the background art described above. As will be described below with reference to FIGS. 1 to 4, the light-ignition semiconductor device constitutes the main circuit of the three-phase bridge of the power converter, and the applied voltage is the forward withstand voltage (VBO). A plurality of VBO-free light-ignited semiconductor elements connected in series, such as light trigger thyristors (LTT) 211, 212,..., 21n, and these light trigger thyristors 211, 212,. The gate signal generator 22 is configured to output predetermined optical gate signals La and Lb for firing 21n.

また電力変換装置の3相ブリッジ構成は、背景技術に示したものと同様に、主回路として複数の光トリガサイリスタ211,212,‥‥,21nを直列に接続した素子ブロック23を、各相の2つのアームにそれぞれ有する構成となっている。そして、各光トリガサイリスタ211,212,‥‥,21nには、スナバコンデンサ24とスナバ抵抗25を直列接続したスナバ回路26が並列に接続されていて、1つの光トリガサイリスタ211,212,‥‥,21nとスナバ回路26により、1つの素子ユニット271,272,‥‥,27nが構成され、1つのアームに複数の素子ユニット271,272,‥‥,27nが直列に接続された形態となっている。なお、各相、各アームの素子ブロック23がそれぞれ同一の構成であるため、1つの素子ブロック23を例示するようにして光点弧半導体装置を、以下に説明する。   Further, the three-phase bridge configuration of the power conversion device is similar to the one shown in the background art, in which an element block 23 in which a plurality of optical trigger thyristors 211, 212,. Each of the two arms has a configuration. Each of the optical trigger thyristors 211, 212,..., 21n is connected in parallel to a snubber circuit 26 in which a snubber capacitor 24 and a snubber resistor 25 are connected in series, and one optical trigger thyristor 211, 212,. , 21n and the snubber circuit 26 constitute one element unit 271, 272,..., 27n, and a plurality of element units 271, 272,. Yes. In addition, since the element block 23 of each phase and each arm has the same configuration, the light ignition semiconductor device will be described below by exemplifying one element block 23.

電力変換装置の主回路を構成する光トリガサイリスタ211,212,‥‥,21nは、図2に示すように、シリコンウェハ28をタングステンあるいはモリブデンで形成された2枚の緩衝板29,30で挟み、その外側を銅製のアノードポスト31とカソードポスト32で挟むようにして構成されている。さらに、アノードポスト31とカソードポスト32の外周部間には、外囲器33が設けられており、また外囲器33のカソードポスト側には、内外を気密に保持するようにして光導入部34が設けられている。またさらに、カソードポスト32には、光導入部34からシリコンウェハ28上面のゲート部35に至る経路を構成する収納溝36が形成されている。   As shown in FIG. 2, the optical trigger thyristors 211, 212,..., 21n constituting the main circuit of the power conversion device sandwich the silicon wafer 28 between two buffer plates 29, 30 formed of tungsten or molybdenum. The outside is sandwiched between an anode post 31 and a cathode post 32 made of copper. Further, an envelope 33 is provided between the outer peripheral portions of the anode post 31 and the cathode post 32, and the light introduction portion is provided on the cathode post side of the envelope 33 so as to keep the inside and outside airtight. 34 is provided. Further, the cathode post 32 is formed with a storage groove 36 that forms a path from the light introducing portion 34 to the gate portion 35 on the upper surface of the silicon wafer 28.

そして光導入部34とゲート部35の間には、内部光ガイド37が、その受光端側を光導入部34に、また光放射端側をゲート部35にそれぞれ位置させるよう保持部材38,39に保持され、中間部分に屈曲部37aを設けて収納溝36内に収納されている。また内部光ガイド37は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。そして、光ファイバ束40a,40bの2つの光放射端部41a,41bは、それぞれ図3に示すように、シリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されている。なお、43はP型エミッタ層、44はN型ベース層、45はP型ベース層、46はN型エミッタ層、47はP型高濃度拡散層、48はアノード電極であり、Thはサイリスタ領域である。   Between the light introducing portion 34 and the gate portion 35, an internal light guide 37 is provided with holding members 38, 39 so that the light receiving end side thereof is located at the light introducing portion 34 and the light emitting end side thereof is located at the gate portion 35, respectively. The bent portion 37a is provided at the intermediate portion and is stored in the storage groove 36. The internal light guide 37 is constituted by two optical fiber bundles 40a and 40b so that a plurality of systems, for example, two systems of optical paths are formed. The two light emitting end portions 41a and 41b of the optical fiber bundles 40a and 40b are arranged so as to face the light receiving portion 42 (turn-on region G) of the gate portion 35 on the upper surface of the silicon wafer 28, as shown in FIG. Has been. 43 is a P-type emitter layer, 44 is an N-type base layer, 45 is a P-type base layer, 46 is an N-type emitter layer, 47 is a P-type high concentration diffusion layer, 48 is an anode electrode, and Th is a thyristor region. It is.

一方、電力変換装置の複数の光トリガサイリスタ211,212,‥‥,21nを点弧する光ゲート信号La,Lbを出力するゲート信号発生部22は、U相、V相、W相の各相に対応する位相信号を出力端子50u,50v,50wを通じて出力する制御盤50と、制御盤50からの対応する位相信号を受けて所定のタイミングで当該相の光ゲート信号La,Lbを、各光トリガサイリスタ211,212,‥‥,21nに出力するゲート信号発生ブロック51を備えて構成されている。   On the other hand, the gate signal generator 22 that outputs the optical gate signals La and Lb that ignite the plurality of optical trigger thyristors 211, 212,..., 21n of the power conversion device has each phase of U phase, V phase, and W phase. The control panel 50 that outputs the phase signal corresponding to the output signal through the output terminals 50u, 50v, and 50w, and the optical gate signals La and Lb of the corresponding phase at the predetermined timing in response to the corresponding phase signal from the control panel 50, The gate thyristor 211, 212,..., 21n is provided with a gate signal generation block 51.

さらにゲート信号発生ブロック51は、各光トリガサイリスタ211,212,‥‥,21nに設けられた複数系統の光通路を形成する2本の光ファイバ束40a,40bに対応して、2つの光信号源系Pa,Pbを構成するそれぞれ2個ずつ設けた発光ダイオード(LED)等の発光源により形成した光信号源521,522,‥‥,52n,531,532,‥‥,53nと、これらの光信号源521,522,‥‥,52n,531,532,‥‥,53nを所定のタイミングで駆動する信号源駆動回路54を備えて構成されている。なお、光信号源521,522,‥‥,52n,531,532,‥‥,53nは、直列接続された光信号源521,522,‥‥,52nの第1の光信号源群Aと、同じく直列接続された光信号源531,532,‥‥,53nの第2の光信号源群Bとが、並列接続された状態で信号源駆動回路54に接続されており、同時に駆動される。   Further, the gate signal generation block 51 includes two optical signals corresponding to the two optical fiber bundles 40a and 40b forming a plurality of optical paths provided in each optical trigger thyristor 211, 212,. Optical signal sources 521, 522,..., 52n, 531, 532,..., 53n formed by light emitting sources such as two light emitting diodes (LEDs) constituting the source systems Pa and Pb, and .., 52n, 531, 532,..., 53n are provided with a signal source drive circuit 54 that drives the optical signal sources 521, 522,. The optical signal sources 521, 522,..., 52n, 531, 532,..., 53n are connected to the first optical signal source group A of the optical signal sources 521, 522,. Similarly, the second optical signal source group B of optical signal sources 531, 532,..., 53n connected in series is connected to the signal source driving circuit 54 in a state of being connected in parallel, and driven simultaneously.

また、各光トリガサイリスタ211,212,‥‥,21nとゲート信号発生部22のゲート信号発生ブロック51の間には、複数本の外部光ガイド55が配設されている。各外部光ガイド55は、内部光ガイド37と同様に複数系統の光通路が形成されるよう、すなわち、内部光ガイド37と同数の2系統の光通路が形成されるように、光信号源系Pa,Pbを構成する2本の光ファイバ束56a,56bによって構成されている。本実施形態では、外部光ガイド55を2本の光ファイバ束56a,56bで構成したが、単一の光ファイバで構成してもよい。   In addition, a plurality of external light guides 55 are disposed between the light trigger thyristors 211, 212,..., 21n and the gate signal generation block 51 of the gate signal generation unit 22. Each of the external light guides 55 has a plurality of optical paths as in the case of the internal light guide 37, that is, the same number of two optical paths as the internal light guide 37 are formed. It is constituted by two optical fiber bundles 56a and 56b constituting Pa and Pb. In the present embodiment, the external light guide 55 is configured by the two optical fiber bundles 56a and 56b, but may be configured by a single optical fiber.

さらに、各外部光ガイド55の光ファイバ束56a,56bは、一方端部がそれぞれ対応する光信号源521,522,‥‥,52n,531,532,‥‥,53nからの光ゲート信号La,Lbを導入するようゲート信号発生ブロック51に配設されている。また光ファイバ束56a,56bの他方端部は、対応する光トリガサイリスタ211,212,‥‥,21nの各光導入部34に固定具57により取り付けられ、それぞれの対応する内部光ガイド37の光ファイバ束40a,40bの受光端に、光ゲート信号La,Lbを伝送するようになっている。そして、各光トリガサイリスタ211,212,‥‥,21nのシリコンウェハ28上の受光部位42に対し、内部光ガイド37の光ファイバ束40a,40bの各光放射端部41a,41bからは、各端部単独でもターンオン可能な光量の光ゲート信号La,Lbが与えられるようになっている。   Further, the optical fiber bundles 56a and 56b of each external light guide 55 have optical gate signals La, 53n, 532, 532,. The gate signal generation block 51 is arranged to introduce Lb. The other ends of the optical fiber bundles 56a and 56b are attached to the respective light introducing portions 34 of the corresponding light trigger thyristors 211, 212,. Optical gate signals La and Lb are transmitted to the light receiving ends of the fiber bundles 40a and 40b. The light triggering thyristors 211, 212,..., And 21n on the silicon wafer 28 are respectively connected to the light emitting portions 41a and 41b of the optical fiber bundles 40a and 40b of the internal light guide 37. Optical gate signals La and Lb having a light quantity that can be turned on even at the end alone are provided.

また、上記のように構成したものでは、制御盤50から対応する位相信号が出力されると、この信号に基づき信号源駆動回路54からは光信号源521,522,‥‥,52n,531,532,‥‥,53nを駆動するための駆動信号が所定のタイミングで出力される。そして、出力された駆動信号によって2つの光信号源群A,Bの光信号源521,522,‥‥,52n,531,532,‥‥,53nは共に発光し、両光信号源群A,Bに対応する光ゲート信号La,Lbが、外部光ガイド55の対応する光ファイバ束56a,56bの一方端部にそれぞれ送出される。   In the configuration as described above, when a corresponding phase signal is output from the control panel 50, the optical signal sources 521, 522,..., 52n, 531 are output from the signal source driving circuit 54 based on this signal. Drive signals for driving 532,..., 53n are output at a predetermined timing. The optical signal sources 521, 522,..., 52n, 531, 532,..., 53n of the two optical signal source groups A, B emit light by the output drive signal, and both optical signal source groups A, Optical gate signals La and Lb corresponding to B are sent to one end portions of the corresponding optical fiber bundles 56a and 56b of the external light guide 55, respectively.

さらに、外部光ガイド55の光ファイバ束56a,56bを伝送された光ゲート信号La,Lbは、光ファイバ束56a,56bの他方端部から各光トリガサイリスタ211,212,‥‥,21nの光導入部34に位置する対応する内部光ガイド37の光ファイバ束40a,40bの受光端に送出される。そして、光ゲート信号La,Lbは、内部光ガイド37の光ファイバ束40a,40bを伝送され、光放射端部41a,41bからシリコンウェハ28上の受光部位42に同時に放射され、各光トリガサイリスタ211,212,‥‥,21nが2つの光ゲート信号La,Lbによって正常に点弧される。   Further, the optical gate signals La and Lb transmitted through the optical fiber bundles 56a and 56b of the external light guide 55 are transmitted from the other ends of the optical fiber bundles 56a and 56b to the light of the respective optical trigger thyristors 211, 212,. The optical fiber bundles 40a and 40b of the corresponding internal light guide 37 located at the introduction part 34 are sent to the light receiving ends. The optical gate signals La and Lb are transmitted through the optical fiber bundles 40a and 40b of the internal light guide 37, and are simultaneously radiated from the light emitting end portions 41a and 41b to the light receiving portion 42 on the silicon wafer 28. 211, 212,..., 21n are normally fired by the two optical gate signals La and Lb.

また、ゲート信号発生部22からの光ゲート信号La,Lbが何らかの理由、例えば外部光ガイド55の断線やゲート信号発生部22の光信号源521,522,‥‥,52n,531,532,‥‥,53nの故障等により送出されなかった場合、例えば光トリガサイリスタ212の対応する内部光ガイド37の光ファイバ束40aの受光端に、外部光ガイド55の光ファイバ束56aの断線で、時間Tyの時点から光ゲート信号Laが送出されなかったとする。この場合には、光トリガサイリスタ212は、光ゲート信号Lbのみが光ファイバ束56bを通じて光ファイバ束40bの受光端に送出され、光ゲート信号Lbのみで点弧される。   Further, the optical gate signals La and Lb from the gate signal generation unit 22 are for some reason, for example, the disconnection of the external light guide 55, the optical signal sources 521, 522,..., 52n, 531, 532,. If the optical fiber bundle 56a of the external light guide 55 is disconnected at the light receiving end of the optical fiber bundle 40a of the internal light guide 37 corresponding to the light trigger thyristor 212, for example, the time Ty. It is assumed that the optical gate signal La has not been transmitted from the point of time. In this case, only the optical gate signal Lb is sent to the light receiving end of the optical fiber bundle 40b through the optical fiber bundle 56b, and the optical trigger thyristor 212 is fired only by the optical gate signal Lb.

そして、上述の光ゲート信号La,Lbによって正常に点弧された場合と、故障により光ゲート信号Lbのみで点弧された場合の動作波形は、経過時間tを横軸にとった図4に示す通りのものとなっている。すなわち、光トリガサイリスタ212を除いた点弧が光ゲート信号La,Lbによって正常に行われた各光トリガサイリスタ211,‥‥,21nのアノード・カソード間電圧Vは、図4(a)に示す通りであり、その主回路電流Iは、図4(b)に示す通りとなっている。またその間の光トリガサイリスタ211,‥‥,21nのゲート部35の受光部位42に与えられる正常な光ゲート信号La,Lbは、それぞれ図4(e)に示す通りとなっている。   The operation waveforms when normally fired by the above-described optical gate signals La and Lb and when fired only by the optical gate signal Lb due to failure are shown in FIG. 4 with the elapsed time t on the horizontal axis. It is as shown. That is, the anode-cathode voltage V of each of the light trigger thyristors 211,..., 21n that is normally fired by the light gate signals La and Lb except for the light trigger thyristor 212 is shown in FIG. The main circuit current I is as shown in FIG. In addition, the normal optical gate signals La and Lb given to the light receiving portions 42 of the gate portions 35 of the optical trigger thyristors 211,..., 21n in the meantime are as shown in FIG.

一方、光トリガサイリスタ212に対応する外部光ガイド55において、時間Tyの時点で光ファイバ束56aの断線が生じた場合、光ゲート信号Laは、図4(d)に示すようになり、時間Ty以降は受光部位42に与えられなくなる。これに対し、異常が生じていない光ファイバ束56bを通じ、光トリガサイリスタ212の受光部位42には、図4(e)に示す正常な光ゲート信号Lbが与えられ続ける。そして、光ゲート信号Lbの光量が、光トリガサイリスタ212をターンオンさせるのに充分な値のものであるから、光トリガサイリスタ212は、時間Ty以降も正常にターンオンする。なお、図4(f)は、光トリガサイリスタ212の受光部位42に与えられる光ゲート信号La,Lbの状態を示す図である。また、アノード・カソード間電圧V2については、図4(c)に示す通りとなり、その主回路には、直列接続された他の光トリガサイリスタ211,‥‥,21nと同じ、図4(b)に示す主回路電流Iが流れることになる。   On the other hand, in the external light guide 55 corresponding to the light trigger thyristor 212, when the disconnection of the optical fiber bundle 56a occurs at the time Ty, the optical gate signal La becomes as shown in FIG. Thereafter, the light receiving part 42 is not given. On the other hand, the normal optical gate signal Lb shown in FIG. 4E continues to be given to the light receiving portion 42 of the optical trigger thyristor 212 through the optical fiber bundle 56b where no abnormality has occurred. Then, since the light amount of the optical gate signal Lb is a value sufficient to turn on the optical trigger thyristor 212, the optical trigger thyristor 212 is normally turned on after the time Ty. FIG. 4F shows the state of the optical gate signals La and Lb given to the light receiving portion 42 of the optical trigger thyristor 212. The anode-cathode voltage V2 is as shown in FIG. 4C, and the main circuit thereof is the same as the other optical trigger thyristors 211,..., 21n connected in series, FIG. The main circuit current I shown in FIG.

この結果、光トリガサイリスタ212は、アノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンすることがなく、高電圧でのターンオンを毎サイクルに強いられることがなくなる。また、光トリガサイリスタ212に並列接続されたスナバ回路26には高い電圧が印加されないため、スナバコンデンサ24は特に高い絶縁耐力を有していなくても、さらに特に大きな放電電流に耐えるものでなくてもよい。またスナバ抵抗25についても、特に大きな熱処理能力を有していなくてもよくなる。   As a result, the light trigger thyristor 212 is not turned on every time the anode-cathode voltage reaches the forward withstand voltage (VBO), and is not forced to turn on at a high voltage every cycle. Further, since a high voltage is not applied to the snubber circuit 26 connected in parallel to the optical trigger thyristor 212, the snubber capacitor 24 does not endure a particularly large discharge current even if it does not have a particularly high dielectric strength. Also good. Further, the snubber resistor 25 does not have to have a particularly large heat treatment capability.

なお、上記実施形態では、光信号源521,522,‥‥,52n,531,532,‥‥,53nを、それぞれ直列接続された光信号源521,522,‥‥,52nと、光信号源531,532,‥‥,53nで構成し、これらによる2つの光信号源群A,Bを並列接続した状態で信号源駆動回路54に接続し、同時駆動するようにしたが、同一の位相信号に基づいて、信号源駆動回路で個々の光信号源521,522,‥‥,52n,531,532,‥‥,53nを独立に駆動するようにしてもよい。   In the above embodiment, the optical signal sources 521, 522,..., 52n, 531, 532,..., 53n are respectively connected in series with the optical signal sources 521, 522,. 53, 532,..., 53n, and these two optical signal source groups A and B are connected in parallel and connected to the signal source drive circuit 54 to drive them simultaneously. Based on the above, the individual optical signal sources 521, 522,..., 52 n, 531, 532,.

次に第2の実施形態を、図5により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図5は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。   Next, a second embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 5 is a cross-sectional view showing a configuration of a main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.

図5において、61は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド61は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束62a,62bによって構成されている。また、光ファイバ束62a,62bの2つの光放射端部63a,63bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されている。さらに光放射端部63a,63bについては、その端部形状が、放射された光ゲート信号La,Lbが全て受光部位42に与えられるように、受光部位42形状以下の大きさに調整されたものとなっている。   In FIG. 5, reference numeral 61 denotes an internal light guide, which is disposed between the light introducing portion of the light trigger thyristor and the gate portion 35 with a bent portion at an intermediate portion. The internal light guide 61 is constituted by two optical fiber bundles 62a and 62b so that a plurality of systems, for example, two systems of optical paths are formed. Further, the two light emitting end portions 63a and 63b of the optical fiber bundles 62a and 62b are disposed so as to face the light receiving portion 42 (turn-on region G) of the gate portion 35 on the upper surface of the silicon wafer 28, respectively. Further, the end portions of the light emitting end portions 63a and 63b are adjusted to a size equal to or smaller than the shape of the light receiving portion 42 so that the emitted light gate signals La and Lb are all given to the light receiving portion 42. It has become.

そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド61に導入される。さらに内部光ガイド61に導入された光ゲート信号La,Lbは、光ファイバ束62a,62bを伝送され、光放射端部63a,63bから放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。   In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. Introduced into the internal light guide 61. Further, the optical gate signals La and Lb introduced into the internal light guide 61 are transmitted through the optical fiber bundles 62a and 62b, are radiated from the light emitting ends 63a and 63b, and are all given to the opposing light receiving portions 42. Thus, each trigger thyristor is normally fired by the two optical gate signals La and Lb.

また、この時、例えば外部光ガイドの一方の光ファイバ束63aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光ファイバ束62a,62bの光放射端部63a,63bの形状が調整されたものとなっているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。   At this time, for example, when one optical fiber bundle 63a of the external light guide is disconnected, the light gate signal La is not given to the light receiving portion 42 of the corresponding light trigger thyristor. However, since the light gate signal Lb continues to be normally applied to the light receiving portion 42, the corresponding light trigger thyristor is normally fired, and the same effect as in the first embodiment can be obtained. In addition, since the shapes of the light emitting end portions 63a and 63b of the optical fiber bundles 62a and 62b are adjusted so that the optical gate signals La and Lb are all given to the opposing light receiving parts 42, the first embodiment. As a result, it is possible to save power of the optical gate signals La and Lb.

なお、内部光ガイド61の光ファイバ束62a,62bの光放射端部63a,63bの形状を、光ゲート信号La,Lbが全て対向する受光部位42に与えられるような形状とする調整は、光ファイバ束62a,62bを全長にわたって等断面形状とするようにして行ってもよく、また、光放射端部63a,63bに向けて漸次小断面形状とするテーパ形状を全長、あるいは部分的に設けるようにして行ってもよい。   The adjustment of the light emitting ends 63a and 63b of the optical fiber bundles 62a and 62b of the internal light guide 61 so that the optical gate signals La and Lb are all given to the opposing light-receiving portions 42 The fiber bundles 62a and 62b may be formed to have an equal cross-sectional shape over the entire length, and a taper shape having a gradually smaller cross-sectional shape toward the light emitting end portions 63a and 63b may be provided over the entire length or partially. You may do it.

次に第3の実施形態を、図6により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図6は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。   Next, a third embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 6 is a cross-sectional view showing a configuration of a main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.

図6において、65は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド65は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。さらに、光ファイバ束40a,40bの2つの光放射端部41a,41bの先端部分には、例えば平凸レンズ、メニスカスレンズ、屈折率分布型レンズ等の集光光学系66が、それぞれ設けられている。   In FIG. 6, reference numeral 65 denotes an internal light guide, which is disposed between the light introducing portion of the light trigger thyristor and the gate portion 35 with a bent portion at an intermediate portion. The internal light guide 65 is constituted by two optical fiber bundles 40a and 40b so that a plurality of systems, for example, two systems of optical paths are formed. Further, a condensing optical system 66 such as a plano-convex lens, a meniscus lens, and a gradient index lens is provided at the tip of the two light emitting ends 41a and 41b of the optical fiber bundles 40a and 40b, respectively. .

またさらに、集光光学系66が設けられた光放射端部41a,41bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されており、光放射端部41a,41bから集光光学系66を介して放射された光ゲート信号La,Lbが、全て受光部位42に与えられるようになっている。   Furthermore, the light emitting end portions 41a and 41b provided with the condensing optical system 66 are arranged so as to face the light receiving portion 42 (turn-on region G) of the gate portion 35 on the upper surface of the silicon wafer 28, respectively. All of the optical gate signals La and Lb emitted from the end portions 41a and 41b through the condensing optical system 66 are given to the light receiving portion 42.

そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド65に導入される。さらに内部光ガイド65に導入された光ゲート信号La,Lbは、光ファイバ束40a,40bを伝送され、光放射端部41a,41bから集光光学系66を介して放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。   In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. Introduced into the internal light guide 65. Further, the optical gate signals La and Lb introduced into the internal light guide 65 are transmitted through the optical fiber bundles 40a and 40b, and are radiated from the light emitting end portions 41a and 41b through the condensing optical system 66, and are opposed to the light receiving portions. All are given to 42. Thus, each trigger thyristor is normally fired by the two optical gate signals La and Lb.

また、この時、例えば外部光ガイドの一方の光ファイバ束40aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光放射端部41a,41bに集光光学系66を設けているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。   At this time, for example, when one optical fiber bundle 40a of the external light guide is disconnected, the light gate signal La is not given to the light receiving portion 42 of the corresponding light trigger thyristor. However, since the light gate signal Lb continues to be normally applied to the light receiving portion 42, the corresponding light trigger thyristor is normally fired, and the same effect as in the first embodiment can be obtained. Further, since the condensing optical system 66 is provided at the light emitting end portions 41a and 41b so that the optical gate signals La and Lb are all given to the opposing light receiving portions 42, the optical gate signals La and Lb are more effective than those of the first embodiment. It is possible to save power.

次に第4の実施形態を、図7により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図7は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。   Next, a fourth embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 7 is a cross-sectional view showing the configuration of the main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.

図7において、68は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド68は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。さらに、光ファイバ束40a,40bの2つの光放射端部41a,41bの先端部分には、例えば平凸レンズ、メニスカスレンズ、屈折率分布型レンズ等でなる1つの集光光学系69が、両光放射端部41a,41bに設けられている。   In FIG. 7, reference numeral 68 denotes an internal light guide, which is disposed between the light introducing portion of the light trigger thyristor and the gate portion 35 with a bent portion at an intermediate portion. The internal light guide 68 is constituted by two optical fiber bundles 40a and 40b so as to form a plurality of systems, for example, two systems of optical paths. Furthermore, at one end portion of the two light emitting end portions 41a and 41b of the optical fiber bundles 40a and 40b, one condensing optical system 69 composed of, for example, a plano-convex lens, a meniscus lens, a refractive index distribution type lens, etc. It is provided at the radiation end portions 41a and 41b.

またさらに、集光光学系69が設けられた光放射端部41a,41bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されており、光放射端部41a,41bから集光光学系69を介して放射された光ゲート信号La,Lbが、全て受光部位42に与えられるようになっている。   Furthermore, the light emitting end portions 41a and 41b provided with the condensing optical system 69 are arranged so as to face the light receiving portion 42 (turn-on region G) of the gate portion 35 on the upper surface of the silicon wafer 28, respectively. All of the optical gate signals La and Lb emitted from the end portions 41a and 41b through the condensing optical system 69 are supplied to the light receiving portion.

そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド68に導入される。さらに内部光ガイド68に導入された光ゲート信号La,Lbは、光ファイバ束40a,40bを伝送され、光放射端部41a,41bから集光光学系69を介して放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。   In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. , Introduced into the internal light guide 68. Further, the optical gate signals La and Lb introduced into the internal light guide 68 are transmitted through the optical fiber bundles 40a and 40b, and are radiated from the light emitting end portions 41a and 41b via the condensing optical system 69, and are opposed to the light receiving portions. All are given to 42. Thus, each trigger thyristor is normally fired by the two optical gate signals La and Lb.

また、この時、例えば外部光ガイドの一方の光ファイバ束40aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光放射端部41a,41bに集光光学系69を設けているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。   At this time, for example, when one optical fiber bundle 40a of the external light guide is disconnected, the light gate signal La is not given to the light receiving portion 42 of the corresponding light trigger thyristor. However, since the light gate signal Lb continues to be normally applied to the light receiving portion 42, the corresponding light trigger thyristor is normally fired, and the same effect as in the first embodiment can be obtained. In addition, since the condensing optical system 69 is provided at the light emitting end portions 41a and 41b so that the optical gate signals La and Lb are all given to the opposing light receiving portions 42, the optical gate signals La and Lb are more effective than those in the first embodiment. It is possible to save power.

次に第5の実施形態を、図8乃至図14により説明する。図8は光点弧半導体装置の要部を示す構成図であり、図9は光トリガサイリスタの要部の構成を示す断面図であり、図10はゲート信号発生部を示す構成図であり、図11はゲート信号発生部における信号波形を示す図であり、図12は光トリガサイリスタの動作波形を示す図であり、図13はゲート部における正常時の光ゲート信号を示す図であり、図14はゲート部における故障発生時及びそれ以降の光ゲート信号を示す図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。   Next, a fifth embodiment will be described with reference to FIGS. FIG. 8 is a block diagram showing the main part of the light ignition semiconductor device, FIG. 9 is a cross-sectional view showing the structure of the main part of the optical trigger thyristor, and FIG. 10 is a block diagram showing the gate signal generating part. 11 is a diagram showing signal waveforms in the gate signal generation unit, FIG. 12 is a diagram showing operation waveforms of the optical trigger thyristor, and FIG. 13 is a diagram showing an optical gate signal in the gate unit in a normal state. 14 is a diagram showing optical gate signals when a failure occurs in the gate section and thereafter. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.

本実施形態は、第1の実施形態と同様に、例えば上述の背景技術で述べた超高圧直流送電における交直変換を行う3相ブリッジ構成の電力変換装置等に用いられる光点弧半導体装置である。光点弧半導体装置は、図8乃至図14を示して以下に説明する通り、電力変換装置の3相ブリッジの主回路を構成するところの、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンする直列接続された複数のVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)211,212,‥‥,21nと、これら光トリガサイリスタ211,212,‥‥,21nを点弧するための所定の光ゲート信号Lm,Lnを出力するゲート信号発生部71を備えて構成されている。また本実施形態においても、電力変換装置の3相ブリッジ構成は、各相、各アームの素子ブロック23がそれぞれ同一の構成であるため、1つの素子ブロック23を例示するようにして光点弧半導体装置を、以下に説明する。   As in the first embodiment, the present embodiment is a light ignition semiconductor device used in, for example, a three-phase bridge-structured power conversion device that performs AC / DC conversion in the ultrahigh-voltage DC power transmission described in the background art above. . As will be described below with reference to FIGS. 8 to 14, the light-ignited semiconductor device constitutes the main circuit of the three-phase bridge of the power converter, and the applied voltage is the forward withstand voltage (VBO). A plurality of series-connected VBO-free light-ignited semiconductor elements, such as light trigger thyristors (LTT) 211, 212,..., 21n, and these light trigger thyristors 211, 212,. The gate signal generating unit 71 is configured to output predetermined optical gate signals Lm and Ln for firing 21n. Also in this embodiment, since the element block 23 of each phase and each arm is the same structure in the three-phase bridge configuration of the power conversion device, the light ignition semiconductor is illustrated by exemplifying one element block 23. The apparatus is described below.

電力変換装置の複数の光トリガサイリスタ211,212,‥‥,21nを点弧する光ゲート信号Lm,Lnを出力するゲート信号発生部70は、U相、V相、W相の各相に対応する位相信号を出力端子50u,50v,50wを通じて出力する制御盤50と、制御盤50からの対応する位相信号を受けて所定のタイミングで当該相の光ゲート信号Lm,Lnを、各光トリガサイリスタ211,212,‥‥,21nに出力するゲート信号発生ブロック71を備えて構成されている。   The gate signal generator 70 for outputting the optical gate signals Lm and Ln for igniting the plurality of optical trigger thyristors 211, 212,..., 21n of the power converter corresponds to each of the U phase, V phase, and W phase. The control panel 50 that outputs the phase signal to be transmitted through the output terminals 50u, 50v, and 50w, and the corresponding phase signal from the control panel 50, and the optical gate signals Lm and Ln of the phase at the predetermined timing, 21, 212,..., 21 n are provided with a gate signal generation block 71.

また図8及び図10、図11に示すように、ゲート信号発生部70のゲート信号発生ブロック71には、光ゲート信号Lm,Lnを出力する各光トリガサイリスタ211,212,‥‥,21nに設けられた複数系統の光通路を形成する2本の光ファイバ束40a,40bに対応して、2つの光信号源系Pm,Pnを構成するそれぞれ2個ずつ設けた発光ダイオード(LED)等の発光源により形成した光信号源721,722,‥‥,72n,731,732,‥‥,73nが設けられている。これらの光信号源721,722,‥‥,72n,731,732,‥‥,73nは、光信号源721,722,‥‥,72nが第1の光信号源群Aとして直列接続されており、同じく光信号源731,732,‥‥,73nが第2の光信号源群Bとして直列接続されている。   8, 10, and 11, the gate signal generation block 71 of the gate signal generation unit 70 includes optical trigger thyristors 211, 212,..., 21 n that output optical gate signals Lm and Ln. Corresponding to the two optical fiber bundles 40a and 40b forming the plurality of optical paths provided, there are two light-emitting diodes (LEDs) provided for each of the two optical signal source systems Pm and Pn. Optical signal sources 721, 722,..., 72n, 731, 732,. These optical signal sources 721, 722,..., 72n, 731, 732,..., 73n are connected in series as the first optical signal source group A. Similarly, optical signal sources 731, 732,..., 73 n are connected in series as a second optical signal source group B.

さらにゲート信号発生ブロック71には、各光トリガサイリスタ211,212,‥‥,21nに、各光信号源721,722,‥‥,72n,731,732,‥‥,73nからそれぞれ所定のタイミングで光ゲート信号Lm,Lnを送出し、ターンオンさせるように、ゲートロジック回路74、第1のワンショット回路75、出力に所定の時間遅れを生じさせるオンディレイ回路76、第2のワンショット回路77が備えられている。   Further, the gate signal generation block 71 includes optical trigger thyristors 211, 212,..., 21n, and optical signal sources 721, 722,..., 72n, 731, 732,. A gate logic circuit 74, a first one-shot circuit 75, an on-delay circuit 76 that causes a predetermined time delay in the output, and a second one-shot circuit 77 so that the optical gate signals Lm and Ln are sent and turned on. Is provided.

すなわち、ゲートロジック回路74は、制御盤50の出力である位相信号S1を入力とし、第1のワンショット回路75とオンディレイ回路76は、ゲートロジック回路74の出力である所定信号幅の出力信号S2を入力とし、第2のワンショット回路77は、オンディレイ回路76の出力である出力信号S4を入力としている。そして、第1のワンショット回路75からは、例えば約10μs〜15μsの信号幅を持つ駆動信号S3が出力され、第1の光信号源群Aの光信号源721,722,‥‥,72nが駆動される。また、オンディレイ回路76からは、駆動信号S3の信号幅、例えば約10μs〜15μsだけ遅れたタイミングで出力された出力信号S4に基づき第2のワンショット回路77から出力された、例えば約10μs〜15μsの信号幅を持つ駆動信号S5が出力され、第2の光信号源群Bの光信号源731,732,‥‥,73nが駆動される。   That is, the gate logic circuit 74 receives the phase signal S1 output from the control panel 50, and the first one-shot circuit 75 and the on-delay circuit 76 output signals having a predetermined signal width output from the gate logic circuit 74. The second one-shot circuit 77 receives the output signal S4 that is the output of the on-delay circuit 76 as input. The first one-shot circuit 75 outputs a drive signal S3 having a signal width of about 10 μs to 15 μs, for example, and the optical signal sources 721, 722,. Driven. The on-delay circuit 76 outputs a signal width of the drive signal S3, for example, about 10 μs to about 10 μs output from the second one-shot circuit 77 based on the output signal S4 output at a timing delayed by about 10 μs to 15 μs. A drive signal S5 having a signal width of 15 μs is output, and the optical signal sources 731, 732,..., 73 n of the second optical signal source group B are driven.

これにより、第1の光信号源群Aの光信号源721,722,‥‥,72nから送出された光ゲート信号Lmと、第2の光信号源群Bの光信号源731,732,‥‥,73nから送出された光ゲート信号Lnとが、各光トリガサイリスタ211,212,‥‥,21nの受光部位42にそれぞれ与えられる。なお、光信号源721,722,‥‥,72n,731,732,‥‥,73nから各光トリガサイリスタ211,212,‥‥,21nへの光ゲート信号Lm,Lnの伝送は、一方端部がそれぞれ対応する光ゲート信号Lm,Lnを導入するようゲート信号発生ブロック71に配設され、他方端部が対応する光トリガサイリスタ211,212,‥‥,21nの各光導入部に取り付けられた光信号源系Pm,Pnの2本の光ファイバ束56a,56bによりなる各外部光ガイド55を介して行われる。   Thereby, the optical gate signal Lm transmitted from the optical signal sources 721, 722,..., 72n of the first optical signal source group A and the optical signal sources 731, 732,. .., 73n and the optical gate signal Ln sent from the optical trigger thyristors 211, 212,. The transmission of the optical gate signals Lm, Ln from the optical signal sources 721, 722,..., 72n, 731, 732,..., 73n to the respective optical trigger thyristors 211, 212,. Are arranged in the gate signal generating block 71 so as to introduce the corresponding optical gate signals Lm and Ln, respectively, and the other end is attached to each optical introducing portion of the corresponding optical trigger thyristor 211, 212,. This is performed via each external light guide 55 formed by two optical fiber bundles 56a and 56b of the optical signal source systems Pm and Pn.

また、光ゲート信号Lm,Lnは、各光トリガサイリスタ211,212,‥‥,21nのシリコンウェハ28上の受光部位42に対し、内部光ガイド37の光ファイバ束40a,40bの各光放射端部41a,41bから、各端部単独でも各光トリガサイリスタ211,212,‥‥,21nをターンオンさせることが可能な光量の信号となっている。   Further, the optical gate signals Lm, Ln are sent to the light emitting ends of the optical fiber bundles 40a, 40b of the internal light guide 37 with respect to the light receiving portions 42 on the silicon wafer 28 of the respective optical trigger thyristors 211, 212,. From the portions 41a and 41b, the light trigger thyristors 211, 212,..., 21n can be turned on even at each end alone.

そして、上記のように構成したものでは、制御盤50から対応する位相信号S1が出力されると、この位相信号S1に基づきゲート信号発生ブロック71では、第1の光信号源群Aの光信号源721,722,‥‥,72nを駆動する約10μs〜15μsの信号幅を持つ駆動信号S3が出力され、発光して光ゲート信号Lmが外部光ガイド55の対応する光ファイバ束56aの一方端部に送出される。また第2の光信号源群Bの光信号源731,732,‥‥,73nを駆動する駆動信号S3の信号幅だけ遅れた約10μs〜15μsの信号幅を持つ駆動信号S5が出力され、発光して光ゲート信号Lnが外部光ガイド55の対応する光ファイバ束56bの一方端部にそれぞれ送出される。   In the configuration as described above, when the corresponding phase signal S1 is output from the control panel 50, the gate signal generation block 71 based on the phase signal S1 outputs the optical signal of the first optical signal source group A. A drive signal S3 having a signal width of about 10 μs to 15 μs for driving the sources 721, 722,..., 72n is output, and the light gate signal Lm is emitted to one end of the corresponding optical fiber bundle 56a of the external light guide 55. Sent to the department. Further, a drive signal S5 having a signal width of about 10 μs to 15 μs delayed by the signal width of the drive signal S3 for driving the optical signal sources 731, 732,. Then, the optical gate signal Ln is sent to one end of the corresponding optical fiber bundle 56b of the external light guide 55, respectively.

さらに、外部光ガイド55の光ファイバ束56a,56bを伝送された光ゲート信号Lm,Lnは、光ファイバ束56a,56bの他方端部から各光トリガサイリスタ211,212,‥‥,21nの光導入部に位置する対応する内部光ガイド37の光ファイバ束40a,40bの受光端に送出される。そして、光ゲート信号Lm,Lnは、内部光ガイド37の光ファイバ束40a,40bを伝送され、光放射端部41a,41bからシリコンウェハ28上の受光部位42に、それぞれ所定のタイミングで放射され、各光トリガサイリスタ211,212,‥‥,21nが2つの光ゲート信号Lm,Lnを受けて、正常に点弧される。   Further, the optical gate signals Lm and Ln transmitted through the optical fiber bundles 56a and 56b of the external light guide 55 are transmitted from the other ends of the optical fiber bundles 56a and 56b to the light of the respective optical trigger thyristors 211, 212,. It is sent to the light receiving ends of the optical fiber bundles 40a and 40b of the corresponding internal light guide 37 located at the introduction portion. The optical gate signals Lm and Ln are transmitted through the optical fiber bundles 40a and 40b of the internal light guide 37, and are emitted from the light emitting end portions 41a and 41b to the light receiving portion 42 on the silicon wafer 28 at predetermined timings, respectively. Each of the optical trigger thyristors 211, 212,..., 21n receives the two optical gate signals Lm and Ln and is normally fired.

また、ゲート信号発生部70からの光ゲート信号Lm,Lnが何らかの理由、例えば外部光ガイド55の断線やゲート信号発生部70の光信号源721,722,‥‥,72n,731,732,‥‥,73nの故障等により送出されなかった場合、例えば光トリガサイリスタ212の対応する内部光ガイド37の光ファイバ束40aの受光端に、外部光ガイド55の光ファイバ束56aの断線で、時間Tzの時点から光ゲート信号Lmが送出されなかったとする。この場合には、光トリガサイリスタ212は、光ゲート信号Lnのみが光ファイバ束56bを通じて光ファイバ束40bの受光端に送出され、光ゲート信号Lnのみで点弧される。   Further, the optical gate signals Lm and Ln from the gate signal generating unit 70 are for some reason, for example, the disconnection of the external light guide 55, the optical signal sources 721, 722,..., 72n, 731, 732,. If the optical fiber bundle 56a of the external light guide 55 is disconnected at the light receiving end of the optical fiber bundle 40a of the internal light guide 37 corresponding to the light trigger thyristor 212, for example, the time Tz. It is assumed that the optical gate signal Lm has not been sent from the point of time. In this case, the optical trigger thyristor 212 transmits only the optical gate signal Ln to the light receiving end of the optical fiber bundle 40b through the optical fiber bundle 56b, and is fired only by the optical gate signal Ln.

そして、上述の光ゲート信号Lm,Lnによって正常に点弧された場合と、故障により光ゲート信号Lnのみで点弧された場合の動作波形は、時間tを横軸にとった図12に示すようになっており、光ゲート信号の状態は図13、図14に示すようになっている。すなわち、光トリガサイリスタ212を除いた点弧が光ゲート信号Lm,Lnによって正常に行われた各光トリガサイリスタ211,‥‥,21nのアノード・カソード間電圧Vは、図12(a)に示す通りであり、その主回路電流Iは、図12(b)に示す通りとなっている。またその間の光トリガサイリスタ211,‥‥,21nのゲート部35の受光部位42に与えられる正常な光ゲート信号Lm,Lnは、それぞれ図12(e)及び図13(d),(e)に示す通りであり、受光部位42に与えられる光ゲート信号Lm,Lnの状態は、図13(f)に示す通りとなっている。   The operation waveforms when normally fired by the above-described optical gate signals Lm and Ln and when fired only by the optical gate signal Ln due to failure are shown in FIG. The state of the optical gate signal is as shown in FIGS. That is, the anode-cathode voltage V of each of the light trigger thyristors 211,..., 21n that is normally fired by the light gate signals Lm, Ln, excluding the light trigger thyristor 212, is shown in FIG. The main circuit current I is as shown in FIG. In addition, normal optical gate signals Lm and Ln given to the light receiving portions 42 of the gate portions 35 of the optical trigger thyristors 211,..., 21n in the meantime are shown in FIGS. 12 (e), 13 (d) and 13 (e), respectively. The state of the optical gate signals Lm and Ln given to the light receiving portion 42 is as shown in FIG.

一方、光トリガサイリスタ212に対応する外部光ガイド55において、時間Tzの時点で光ファイバ束56aの断線が生じた場合、光ゲート信号Lmは、図12(d)に示すようになり、時間Tz以降は受光部位42に与えられなくなる。これに対し、異常の生じていない光ファイバ束56bを通じ、光トリガサイリスタ212の受光部位42には、図12(e)に示す正常な光ゲート信号Lnが与えられ続ける。   On the other hand, in the external light guide 55 corresponding to the light trigger thyristor 212, when the disconnection of the optical fiber bundle 56a occurs at the time Tz, the optical gate signal Lm becomes as shown in FIG. Thereafter, the light receiving part 42 is not given. On the other hand, the normal optical gate signal Ln shown in FIG. 12E continues to be given to the light receiving portion 42 of the optical trigger thyristor 212 through the optical fiber bundle 56b where no abnormality has occurred.

そして、光ゲート信号Lnの光量が、光トリガサイリスタ212をターンオンさせるのに充分な値のものであるから、光トリガサイリスタ212は、時間Tz以降も正常にターンオンする。なお、この時に光トリガサイリスタ212のゲート部35の受光部位42に与えられる光ゲート信号Lm,Lnは、それぞれ図12(f)及び図14(d),(e)に示す通りであり、受光部位42に与えられる光ゲート信号Lm,Lnの状態は、図14(f)に示す通りとなっている。また、アノード・カソード間電圧V2については、図12(c)に示す通りとなり、その主回路には、直列接続された他の光トリガサイリスタ211,‥‥,21nと同じ、図12(b)に示す主回路電流Iが流れることになる。   The light trigger signal thyristor 212 is normally turned on after the time Tz because the light amount of the optical gate signal Ln is a value sufficient to turn on the light trigger thyristor 212. At this time, the optical gate signals Lm and Ln given to the light receiving portion 42 of the gate portion 35 of the optical trigger thyristor 212 are as shown in FIGS. 12 (f), 14 (d) and 14 (e), respectively. The state of the optical gate signals Lm and Ln given to the part 42 is as shown in FIG. Further, the anode-cathode voltage V2 is as shown in FIG. 12C, and the main circuit thereof is the same as the other optical trigger thyristors 211,..., 21n connected in series, FIG. The main circuit current I shown in FIG.

この結果、第1の実施形態と同様に、光トリガサイリスタ212は、アノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンすることがなく、高電圧でのターンオンを毎サイクルに強いられることがなくなる。また、光トリガサイリスタ212に並列接続されたスナバ回路26には高い電圧が印加されないため、スナバコンデンサ24は特に高い絶縁耐力を有していなくても、さらに特に大きな放電電流に耐えるものでなくてもよい。またスナバ抵抗25についても、特に大きな熱処理能力を有していなくてもよくなる。   As a result, as in the first embodiment, the optical trigger thyristor 212 does not turn on every time the anode-cathode voltage reaches the forward withstand voltage (VBO), and turns on at a high voltage every cycle. It will not be forced. Further, since a high voltage is not applied to the snubber circuit 26 connected in parallel to the optical trigger thyristor 212, the snubber capacitor 24 does not endure a particularly large discharge current even if it does not have a particularly high dielectric strength. Also good. Further, the snubber resistor 25 does not have to have a particularly large heat treatment capability.

さらに、光ゲート信号Lm,Lnを、システム全体の動作に影響を与えない範囲で時間的に重複しないようずらすことにより、光の干渉による光ゲート信号の喪失といった現象を回避することができる。   Furthermore, by shifting the optical gate signals Lm and Ln so that they do not overlap in time within a range that does not affect the operation of the entire system, a phenomenon such as loss of the optical gate signal due to light interference can be avoided.

なお、上記実施形態では、光トリガサイリスタ211,212,‥‥,21nに設けられた2系統の光通路の数に合わせ、2つの光ゲート信号Lm,Lnを時間的に重複しないようにずらしたが、光通路をさらに多数系統設けると共に、光ゲート信号を光通路の系統数に合わせ時間的に重複しないようにずらすようにしてもよい。   In the above embodiment, the two optical gate signals Lm and Ln are shifted so as not to overlap in time in accordance with the number of two optical paths provided in the optical trigger thyristors 211, 212,. However, a plurality of optical paths may be provided and the optical gate signal may be shifted so as not to overlap in time according to the number of optical paths.

また、上記の実施形態においては光トリガサイリスタ211,212,‥‥,21nの受光部位42に対し、図9に示すように内部光ガイド37の光ファイバ束40a,40bの光放射端部41a,41bからの光ゲート信号Lm,Lnの一部が、受光部位42外に洩れてしまうものであるが、前述の第2、第3、第4の実施形態と同様に形成して内部光ガイドの光ファイバ束の光放射端部からの光ゲート信号Lm,Lnが、全て光トリガサイリスタ211,212,‥‥,21nの受光部位42に与えられるようにしてもよい。   Further, in the above-described embodiment, the light emitting end portions 41a of the optical fiber bundles 40a and 40b of the internal light guide 37 as shown in FIG. 9 with respect to the light receiving portions 42 of the light trigger thyristors 211, 212,. A part of the optical gate signals Lm and Ln from 41b leaks out of the light receiving portion 42, but it is formed in the same manner as in the second, third and fourth embodiments described above, and the internal light guide The optical gate signals Lm and Ln from the light emitting end of the optical fiber bundle may all be given to the light receiving portions 42 of the optical trigger thyristors 211, 212,.

本発明の第1の実施形態の光点弧半導体装置の要部を示す構成図である。It is a block diagram which shows the principal part of the optical ignition semiconductor device of the 1st Embodiment of this invention. 本発明の第1の実施形態に係る光トリガサイリスタの断面図である。It is sectional drawing of the optical trigger thyristor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る光トリガサイリスタの要部の構成を示す断面図である。It is sectional drawing which shows the structure of the principal part of the optical trigger thyristor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る光トリガサイリスタの動作波形を示す図である。It is a figure which shows the operation | movement waveform of the optical trigger thyristor which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係る光トリガサイリスタの要部の構成を示す断面図である。It is sectional drawing which shows the structure of the principal part of the optical trigger thyristor which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る光トリガサイリスタの要部の構成を示す断面図である。It is sectional drawing which shows the structure of the principal part of the optical trigger thyristor which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る光トリガサイリスタの要部の構成を示す断面図である。It is sectional drawing which shows the structure of the principal part of the optical trigger thyristor which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態の光点弧半導体装置の要部を示す構成図である。It is a block diagram which shows the principal part of the optical ignition semiconductor device of the 5th Embodiment of this invention. 本発明の第5の実施形態に係る光トリガサイリスタの要部の構成を示す断面図である。It is sectional drawing which shows the structure of the principal part of the optical trigger thyristor which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態のゲート信号発生部を示す構成図である。It is a block diagram which shows the gate signal generation part of the 5th Embodiment of this invention. 本発明の第5の実施形態のゲート信号発生部における信号波形を示す図である。It is a figure which shows the signal waveform in the gate signal generation part of the 5th Embodiment of this invention. 本発明の第5の実施形態に係る光トリガサイリスタの動作波形を示す図である。It is a figure which shows the operation | movement waveform of the optical trigger thyristor which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る光トリガサイリスタのゲート部における正常時の光ゲート信号を示す図である。It is a figure which shows the optical gate signal at the time of normal in the gate part of the optical trigger thyristor which concerns on the 5th Embodiment of this invention. 本発明の第5の実施形態に係る光トリガサイリスタのゲート部における故障発生時及びそれ以降の光ゲート信号を示す図である。It is a figure which shows the optical gate signal at the time of the failure occurrence in the gate part of the optical trigger thyristor concerning the 5th Embodiment of this invention, and after that. 直流送電システムを示す構成図である。It is a lineblock diagram showing a direct-current power transmission system. 従来技術の光点弧半導体装置の要部を示す構成図である。It is a block diagram which shows the principal part of the optical ignition semiconductor device of a prior art. 従来技術の光トリガサイリスタの要部の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the principal part of the optical trigger thyristor of a prior art. 従来技術の光点弧半導体装置の動作波形を示す図である。It is a figure which shows the operation | movement waveform of the optical ignition semiconductor device of a prior art. 従来技術の光点弧半導体装置における主回路電流を説明するための図である。It is a figure for demonstrating the main circuit current in the optical ignition semiconductor device of a prior art.

符号の説明Explanation of symbols

211,212,‥‥,21n…光トリガサイリスタ
22,70…ゲート信号発生部
26…スナバ回路
28…シリコンウェハ
37…内部光ガイド
40a,40b…光ファイバ束
42…受光部位
51,71…ゲート信号発生ブロック
521,522,‥‥,52n,531,532,‥‥,53n…光信号源
721,722,‥‥,72n,731,732,‥‥,73n…光信号源
A…第1の信号源群
B…第2の信号源群
La,Lb,Lm,Ln…光ゲート信号
Pa,Pb,Pm,Pn…光信号源系
211, 212,..., 21n ... optical trigger thyristors 22, 70 ... gate signal generator 26 ... snubber circuit 28 ... silicon wafer 37 ... internal light guide 40a, 40b ... optical fiber bundle 42 ... light receiving part 51, 71 ... gate signal Generation blocks 521, 522,..., 52n, 531, 532,..., 53n, optical signal sources 721, 722,..., 72n, 731, 732, ..., 73n, optical signal sources A, first signal Source group B: Second signal source group La, Lb, Lm, Ln: Optical gate signal Pa, Pb, Pm, Pn: Optical signal source system

Claims (9)

スナバ回路が並列接続された光点弧半導体素子を複数直列接続し、ゲート信号発生部からの光ゲート信号を前記光点弧半導体素子のウェハ上の受光部位に与えて該光点弧半導体素子を点弧するよう構成した光点弧半導体装置であって、
前記光点弧半導体素子は、前記受光部位に対し前記光ゲート信号を与える複数系統の光ガイドを備え、前記ゲート信号発生部は、前記光点弧半導体素子の複数系統の前記光ガイドに対応した複数の光信号源系を備えていることを特徴とする光点弧半導体装置。
A plurality of light-igniting semiconductor elements connected in parallel with a snubber circuit are connected in series, and a light gate signal from a gate signal generating unit is applied to a light receiving portion on the wafer of the light-igniting semiconductor element to thereby form the light-igniting semiconductor element. A light-ignition semiconductor device configured to ignite,
The light ignition semiconductor element includes a plurality of light guides for providing the light gate signal to the light receiving portion, and the gate signal generation unit corresponds to the light guides for the plurality of light ignition semiconductor elements. An optical ignition semiconductor device comprising a plurality of optical signal source systems.
複数系統の前記光ガイドの端部から放射された光の範囲が、前記受光部位の範囲内となっていることを特徴とする請求項1記載の光点弧半導体装置。   2. The light-igniting semiconductor device according to claim 1, wherein a range of light emitted from an end portion of the light guides of a plurality of systems is within a range of the light receiving part. 複数系統の前記光ガイドは、放射光の範囲が前記受光部位の範囲内となるよう各端部の形状を調整したものであることを特徴とする請求項2記載の光点弧半導体装置。   3. The light-igniting semiconductor device according to claim 2, wherein the plurality of light guides are formed by adjusting the shape of each end so that the range of radiated light is within the range of the light receiving part. 前記光ガイドが、前記端部に向けて断面形状を小寸法としたテーパ形状を有するものであることを特徴とする請求項3記載の光点弧半導体装置。   4. The light-igniting semiconductor device according to claim 3, wherein the light guide has a tapered shape having a small cross-sectional shape toward the end portion. 複数系統の前記光ガイドは、前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とする請求項2記載の光点弧半導体装置。   The light-igniting semiconductor device according to claim 2, wherein the light guides of a plurality of systems are provided with an optical system that collects radiated light at the light receiving portion at the end. 複数系統の前記光ガイドは、それぞれの前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とする請求項5記載の光点弧半導体装置。   6. The light-igniting semiconductor device according to claim 5, wherein each of the plurality of light guides includes an optical system that collects radiated light at the light receiving portion at each of the end portions. 前記ゲート信号発生部は、複数系統の前記光ガイドに対し、前記光ゲート信号を複数の前記光信号源系の光信号源から同時に出力するものであることを特徴とする請求項1記載の光点弧半導体装置。   2. The light according to claim 1, wherein the gate signal generation unit outputs the optical gate signal simultaneously from a plurality of optical signal sources of the optical signal source system to the optical guides of a plurality of systems. Ignition semiconductor device. 前記ゲート信号発生部は、複数系統の前記光ガイドに対し、各光ゲート信号を複数の前記光信号源系の光信号源から出力タイミングが重複しないよう出力するものであることを特徴とする請求項1記載の光点弧半導体装置。   The gate signal generator outputs each optical gate signal from a plurality of optical signal sources of the optical signal source system so that output timings do not overlap with each other for the light guides of a plurality of systems. Item 2. A light-ignition semiconductor device according to Item 1. 複数の前記光信号源から出力される前記光ゲート信号は、各光ゲート信号の出力タイミングが信号幅のずれを持って出力されたものであることを特徴とする請求項8記載の光点弧半導体装置。   9. The optical ignition according to claim 8, wherein the optical gate signals output from the plurality of optical signal sources are output with the output timing of each optical gate signal having a difference in signal width. Semiconductor device.
JP2005176014A 2005-06-16 2005-06-16 Optical ignition semiconductor device Pending JP2006351825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176014A JP2006351825A (en) 2005-06-16 2005-06-16 Optical ignition semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176014A JP2006351825A (en) 2005-06-16 2005-06-16 Optical ignition semiconductor device

Publications (1)

Publication Number Publication Date
JP2006351825A true JP2006351825A (en) 2006-12-28

Family

ID=37647351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176014A Pending JP2006351825A (en) 2005-06-16 2005-06-16 Optical ignition semiconductor device

Country Status (1)

Country Link
JP (1) JP2006351825A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014117116A (en) * 2012-12-12 2014-06-26 Toshiba Mitsubishi-Electric Industrial System Corp Control device of power conversion apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5546872A (en) * 1978-09-27 1980-04-02 Toshiba Corp Light-triggered thyristor
JPS55117276A (en) * 1979-03-05 1980-09-09 Hitachi Ltd Light semiconductor controlled rectifier
JPS57200044U (en) * 1981-06-15 1982-12-20
JPS60120564A (en) * 1983-12-05 1985-06-28 Hitachi Ltd Control system of photodrive type semiconductor device
JPS60182166A (en) * 1984-02-28 1985-09-17 Fuji Electric Corp Res & Dev Ltd Photo-induction device of photoarc thyristor
JPS61203678A (en) * 1985-03-07 1986-09-09 Fuji Electric Co Ltd Light source part of photo-trigger thyristor
JPS61281551A (en) * 1985-06-06 1986-12-11 Fuji Electric Co Ltd Photo-thyristor device
JPS62151768U (en) * 1986-03-18 1987-09-26
JPH104672A (en) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp Optical trigger thyristor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5546872A (en) * 1978-09-27 1980-04-02 Toshiba Corp Light-triggered thyristor
JPS55117276A (en) * 1979-03-05 1980-09-09 Hitachi Ltd Light semiconductor controlled rectifier
JPS57200044U (en) * 1981-06-15 1982-12-20
JPS60120564A (en) * 1983-12-05 1985-06-28 Hitachi Ltd Control system of photodrive type semiconductor device
JPS60182166A (en) * 1984-02-28 1985-09-17 Fuji Electric Corp Res & Dev Ltd Photo-induction device of photoarc thyristor
JPS61203678A (en) * 1985-03-07 1986-09-09 Fuji Electric Co Ltd Light source part of photo-trigger thyristor
JPS61281551A (en) * 1985-06-06 1986-12-11 Fuji Electric Co Ltd Photo-thyristor device
JPS62151768U (en) * 1986-03-18 1987-09-26
JPH104672A (en) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp Optical trigger thyristor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014117116A (en) * 2012-12-12 2014-06-26 Toshiba Mitsubishi-Electric Industrial System Corp Control device of power conversion apparatus

Similar Documents

Publication Publication Date Title
RU2628007C2 (en) Light-emitting device on white leds, excited by direct current like alternating current supply
TW201824682A (en) Modular power system
JP5220487B2 (en) LIGHT EMITTING DEVICE AND LIGHTING SYSTEM HAVING THE SAME
CN102612861A (en) Light-emitting diode drive device and light-emitting diode illumination control method
JP2008131007A (en) Light-emitting circuit and lighting device having the same
JP6316792B2 (en) Laser power supply device for controlling a plurality of light emitting elements
CN102026437A (en) Modular alternating current light-emitting diode (LED) luminous circuit
US10096972B1 (en) Current control device and current control method
CN102313163A (en) The alternating-current light emitting diode luminescent device
TWI565356B (en) Light-emitting diode lighting device with adjustable color rendering indexes
JP2009170917A (en) Bi-directional light emitting diode drive circuit in bi-directional power parallel resonance
CN101636028B (en) Protective circuit and a lighting tube driving device using same
JP2006351825A (en) Optical ignition semiconductor device
JP6174647B2 (en) Low flicker LED lighting equipment
JP2013179794A (en) Led power supply device
KR101474081B1 (en) Light emitting diode driving apparatus
KR20140077574A (en) Led lighting and led lighting system
BR102013026569A2 (en) DRIVER CIRCUIT FOR A LED SET, DRIVER CIRCUIT FOR DRIVING A LIGHT SOURCE AND LED FRAME
CN102804569A (en) Power supply connected in parallel to a power switch for the control circuit thereof
JP5359931B2 (en) Light emitting device
US20110210236A1 (en) Optical power converter
KR20110005559A (en) Power supply unit with flicker prevention circuit for light emitting diode
KR100757827B1 (en) Light emitting element
Feng et al. Packaging and AC powering of LED array
JP2020065347A (en) Controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313