JP2006351825A - Optical ignition semiconductor device - Google Patents
Optical ignition semiconductor device Download PDFInfo
- Publication number
- JP2006351825A JP2006351825A JP2005176014A JP2005176014A JP2006351825A JP 2006351825 A JP2006351825 A JP 2006351825A JP 2005176014 A JP2005176014 A JP 2005176014A JP 2005176014 A JP2005176014 A JP 2005176014A JP 2006351825 A JP2006351825 A JP 2006351825A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- light
- gate signal
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、スナバ回路が並列接続された光トリガサイリスタ等の光点弧半導体素子を備えた光点弧半導体装置に関する。 The present invention relates to an optical ignition semiconductor device including an optical ignition semiconductor element such as an optical trigger thyristor in which snubber circuits are connected in parallel.
背景技術を図15乃至図18を参照して説明する。図15は直流送電システムを示す構成図であり、図16は光点弧半導体装置の要部を示す構成図であり、図17は光トリガサイリスタの要部の概略構成を示す断面図であり、図18は光点弧半導体装置の動作波形を示す図であり、図19は光点弧半導体装置における主回路電流を説明するための図である。 Background art will be described with reference to FIGS. FIG. 15 is a configuration diagram illustrating a direct current power transmission system, FIG. 16 is a configuration diagram illustrating a main part of a light ignition semiconductor device, and FIG. 17 is a cross-sectional view illustrating a schematic configuration of a main part of the light trigger thyristor. FIG. 18 is a diagram illustrating operation waveforms of the light ignition semiconductor device, and FIG. 19 is a diagram for explaining a main circuit current in the light ignition semiconductor device.
周知の通り、超高圧直流送電(UHVDC)における交直変換を行う電力変換装置や無効電力補償のための電力変換装置、あるいはサイクロコンバータ、チョッパ回路等の電力変換装置には、主回路と制御回路とを電気的に絶縁でき、電磁誘導による誤動作を起こし難いということで、光点弧半導体装置が用いられている。光点弧半導体装置は、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンするVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)と、これを点弧するための所定の光ゲート信号を出力するゲート信号発生部を備えて構成される。 As is well known, power converters that perform AC / DC conversion in ultra high voltage direct current transmission (UHVDC), power converters for reactive power compensation, or power converters such as cycloconverters and chopper circuits include main circuits and control circuits. The light ignition semiconductor device is used because it can be electrically insulated from each other and is unlikely to malfunction due to electromagnetic induction. A light-ignited semiconductor device ignites a VBO-free light-ignited semiconductor element, such as a light-triggered thyristor (LTT), that self-turns on when an applied voltage exceeds a forward withstand voltage (VBO). And a gate signal generator for outputting a predetermined optical gate signal.
以下、従来の技術を図15乃至図18により説明する。図15に示す直流送電システムおいて、1は3相の交流電源系統であり、2は昇圧用の変圧器であり、3は3相ブリッジにより構成した電力変換装置であり、4は電圧変動を平滑化するためのリアクトルである。これにより、交流電源系統1からの交流電力は、電力変換装置3で直流に変換され、リアクトル4、図示しない送電系統を介して同じく図示しない受電側に送電される。
Hereinafter, the conventional technique will be described with reference to FIGS. In the DC power transmission system shown in FIG. 15, 1 is a three-phase AC power supply system, 2 is a step-up transformer, 3 is a power converter configured by a three-phase bridge, and 4 is a voltage fluctuation. It is a reactor for smoothing. Thereby, the alternating current power from the alternating current
そして、交直変換を行う3相ブリッジ構成の電力変換装置3は、主回路として複数のVBOフリーの光トリガサイリスタ51,52,‥‥,5nを直列に接続した素子ブロック6を、各相にそれぞれ2つ有するようにして構成された6つのアームを持つものとなっている。そして、図16に1つの素子ブロック6に対応した光点弧半導体装置の要部を示すように、素子ブロック6の各光トリガサイリスタ51,52,‥‥,5nには、スナバコンデンサ7とスナバ抵抗8を直列接続したスナバ回路9が並列に接続されていて、1つの光トリガサイリスタ51,52,‥‥,5nとスナバ回路9により、1つの素子ユニット101,102,‥‥,10nが構成され、1つのアームに複数の素子ユニット101,102,‥‥,10nが直列に接続された形態となっている。
The
また、電力変換装置3の複数の光トリガサイリスタ51,52,‥‥,5nを点弧する光ゲート信号を出力するゲート信号発生部11は、各相に対応する位相信号を出力する制御盤12と、制御盤12からの対応する位相信号を受けて当該相の光ゲート信号Lを、各光トリガサイリスタ51,52,‥‥,5nに対応して設けた、例えば発光ダイオード(LED)により形成した光信号源131,132,‥‥,13nから出力するゲート信号発生ブロック14を備えて構成されている。
Further, the
そして、各光信号源131,132,‥‥,13nからの光ゲート信号Lは、対応する各光トリガサイリスタ51,52,‥‥,5nとゲート信号発生ブロック14との間にそれぞれ設けられた外部光ガイド15を通して、各光トリガサイリスタ51,52,‥‥,5nの内部光ガイド16の受光端に送出される。さらに、光ゲート信号Lは、内部光ガイド16の光放射端部17からウェハ18上の受光部位19に放射され、各光トリガサイリスタ51,52,‥‥,5nを点弧するようになっている。
The optical gate signals L from the
しかしながら上記の従来技術においては、ゲート信号発生部11からの光ゲート信号Lが何らかの理由、例えば光ファイバで形成された外部光ガイド15の断線やゲート信号発生部11の光信号源131,132,‥‥,13nの故障、光信号源131,132,‥‥,13nを駆動する回路の故障等により、光トリガサイリスタ51,52,‥‥,5nのうちで、例えば光トリガサイリスタ52に光ゲート信号Lが送出されなかった場合、光トリガサイリスタ52は、所定のタイミングで点弧せず、さらにアノード・カソード間電圧が上昇し順方向耐電圧(VBO)を超えた時点で自己ターンオンすることになる。
However, in the above prior art, the optical gate signal L from the gate
すなわち、光トリガサイリスタ52を除く点弧が正常に行われた各光トリガサイリスタ51,‥‥,5nのアノード・カソード間電圧Vは、図18(a)に示す通りであり、その主回路電流Iは、図18(b)に示す通りとなっている。一方、時間Txの時点で光ゲート信号Lに故障を生じた光トリガサイリスタ52のアノード・カソード間電圧V2は、図18(c)に示す通りであり、光トリガサイリスタ52の光ゲート信号Lは、図18(d)に示す通りで、時間Txでアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点で自己ターンオンすることになる。そして、以後はアノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンし、光トリガサイリスタ52は、毎サイクル、高電圧でのターンオンを強いられることになる。
That is, the anode-cathode voltage V of each of the
また、この時、光トリガサイリスタ52に並列接続されたスナバ回路9には高い電圧が印加されるため、スナバコンデンサ7はその高い電圧に相応した絶縁耐力が要求されることになる。また光トリガサイリスタ52が過電圧保護動作(VBO動作)して自己ターンオンする際、並列接続されているスナバ回路9のスナバコンデンサ7からの放電電流が大きくなるため、この放電電流にスナバコンデンサ7は耐えるものでなければならない。また同時に、スナバ抵抗8で消費しなければならないエネルギも大きく、この大きなエネルギを消費できるだけの熱処理能力をスナバ抵抗8は有していることが要求される。
At this time, since a high voltage is applied to the
さらに、光トリガサイリスタ52が時間Txの時点でターンオンしないことから、光トリガサイリスタ52が接続されている素子ブロック6の主回路電流Iは、図19に破線で示すように、素子ユニット101,‥‥,10nでは光トリガサイリスタ51,‥‥,5nを流れるものの、素子ユニット102ではスナバコンデンサ7とスナバ抵抗8を流れ、光トリガサイリスタ52には流れないことになる。このため、スナバ抵抗8で消費するエネルギがさらに大きく、これを処理するだけの熱処理能力がスナバ抵抗8には必要となってくる。
Further, since the
上記のように、光ゲート信号の供給系統に故障が生じ、光トリガサイリスタに光ゲート信号が供給されなかった場合には、毎サイクル、その光トリガサイリスタは、アノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることになるため、並列に接続されているスナバ回路には過大なストレスが加わることになり、スナバコンデンサやスナバ抵抗はそのストレスに耐えるだけの性能が要求されることになる。 As described above, when a failure occurs in the optical gate signal supply system and no optical gate signal is supplied to the optical trigger thyristor, the optical trigger thyristor has a forward withstand voltage between the anode and cathode. Since it will turn on when the voltage (VBO) is exceeded, excessive stress will be applied to the snubber circuit connected in parallel, and the snubber capacitor and snubber resistance must be able to withstand that stress. Will be.
こうした状況に鑑みて本発明はなされたもので、その目的とするところは、光ゲート信号の供給系統に故障が生じた場合でも、毎サイクル、光点弧半導体素子がアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることがないようにし、スナバ回路に過大なストレスが加わることがないようにした光点弧半導体装置を提供することにある。 The present invention has been made in view of such circumstances, and the object of the present invention is to ensure that the anode-cathode voltage of the light-igniting semiconductor element is in order every cycle even when a failure occurs in the optical gate signal supply system. It is an object of the present invention to provide a light-igniting semiconductor device that is prevented from being turned on when a directional withstand voltage (VBO) is exceeded and an excessive stress is not applied to a snubber circuit.
本発明の光点弧半導体装置は、
スナバ回路が並列接続された光点弧半導体素子を複数直列接続し、ゲート信号発生部からの光ゲート信号を前記光点弧半導体素子のウェハ上の受光部位に与えて該光点弧半導体素子を点弧するよう構成した光点弧半導体装置であって、
前記光点弧半導体素子は、前記受光部位に対し前記光ゲート信号を与える複数系統の光ガイドを備え、前記ゲート信号発生部は、前記光点弧半導体素子の複数系統の前記光ガイドに対応した複数の光信号源を備えていることを特徴とするものであり、
さらに、複数系統の前記光ガイドの端部から放射された光の範囲が、前記受光部位の範囲内となっていることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、放射光の範囲が前記受光部位の範囲内となるよう各端部の形状を調整したものであることを特徴とするものであり、
さらに、前記光ガイドが、前記端部に向けて断面形状を小寸法としたテーパ形状を有するものであることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とするものであり、
さらに、複数系統の前記光ガイドは、それぞれの前記端部に、放射光を前記受光部位に集光する光学系を備えていることを特徴とするものであり、
さらに、前記ゲート信号発生部は、複数系統の前記光ガイドに対し、前記光ゲート信号を複数の前記光信号源系の光信号源から同時に出力するものであることを特徴とするものであり、
さらに、前記ゲート信号発生部は、複数系統の前記光ガイドに対し、各光ゲート信号を複数の前記光信号源系の光信号源から出力タイミングが重複しないよう出力するものであることを特徴とするものであり、
さらに、複数の前記光信号源から出力される前記光ゲート信号は、各光ゲート信号の出力タイミングが信号幅のずれを持って出力されたものであることを特徴とするものである。
The light ignition semiconductor device of the present invention includes:
A plurality of light-igniting semiconductor elements connected in parallel with a snubber circuit are connected in series, and a light gate signal from a gate signal generating unit is applied to a light receiving portion on the wafer of the light-igniting semiconductor element to thereby form the light-igniting semiconductor element. A light-ignition semiconductor device configured to ignite,
The light ignition semiconductor element includes a plurality of light guides for providing the light gate signal to the light receiving portion, and the gate signal generation unit corresponds to the light guides for the plurality of light ignition semiconductor elements. It is characterized by having a plurality of optical signal sources,
Furthermore, the range of the light emitted from the end of the light guide of a plurality of systems is within the range of the light receiving portion,
Furthermore, the light guides of a plurality of systems are characterized in that the shape of each end is adjusted so that the range of radiated light is within the range of the light receiving part,
Furthermore, the light guide has a tapered shape with a small cross-sectional shape toward the end portion,
Furthermore, the light guides of a plurality of systems are provided with an optical system for condensing radiated light at the light receiving part at the end,
Further, the light guides of a plurality of systems are characterized in that each end has an optical system that condenses radiated light on the light receiving part,
Furthermore, the gate signal generation unit is characterized in that the optical gate signal is simultaneously output from a plurality of optical signal sources of the optical signal source system to the optical guides of a plurality of systems,
Furthermore, the gate signal generation unit outputs each optical gate signal from a plurality of optical signal sources of the optical signal source system so that output timing does not overlap with respect to the plurality of optical guides. Is what
Further, the optical gate signals output from the plurality of optical signal sources are characterized in that the output timing of each optical gate signal is output with a deviation in signal width.
本発明によれば、光ゲート信号の供給系統に故障が生じた場合でも、毎サイクル、光点弧半導体素子はアノード・カソード間電圧が順方向耐電圧(VBO)を超えた時点でターンオンすることがなく、スナバ回路に過大なストレスが加わることがない等の効果を奏する。 According to the present invention, even if a failure occurs in the optical gate signal supply system, the light-ignited semiconductor element is turned on every cycle when the anode-cathode voltage exceeds the forward withstand voltage (VBO). There is an effect that no excessive stress is applied to the snubber circuit.
以下本発明の実施の形態を、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
先ず第1の実施形態を、図1乃至図4により説明する。図1は光点弧半導体装置の要部を示す構成図であり、図2は光トリガサイリスタの断面図であり、図3は光トリガサイリスタの要部の構成を示す断面図であり、図4は光トリガサイリスタの動作波形を示す図である。 First, a first embodiment will be described with reference to FIGS. FIG. 1 is a configuration diagram showing a main part of the light-igniting semiconductor device, FIG. 2 is a cross-sectional view of the light trigger thyristor, and FIG. 3 is a cross-sectional view showing a configuration of the main part of the light trigger thyristor. FIG. 4 is a diagram showing operation waveforms of the optical trigger thyristor.
本実施形態は、例えば上述の背景技術で述べた超高圧直流送電における交直変換を行う3相ブリッジ構成の電力変換装置等に用いられる光点弧半導体装置である。光点弧半導体装置は、図1乃至図4を示して以下に説明する通り、電力変換装置の3相ブリッジの主回路を構成するところの、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンする直列接続された複数のVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)211,212,‥‥,21nと、これら光トリガサイリスタ211,212,‥‥,21nを点弧するための所定の光ゲート信号La,Lbを出力するゲート信号発生部22を備えて構成されている。
The present embodiment is a light ignition semiconductor device used in, for example, a power converter having a three-phase bridge configuration that performs AC / DC conversion in the ultrahigh-voltage DC power transmission described in the background art described above. As will be described below with reference to FIGS. 1 to 4, the light-ignition semiconductor device constitutes the main circuit of the three-phase bridge of the power converter, and the applied voltage is the forward withstand voltage (VBO). A plurality of VBO-free light-ignited semiconductor elements connected in series, such as light trigger thyristors (LTT) 211, 212,..., 21n, and these
また電力変換装置の3相ブリッジ構成は、背景技術に示したものと同様に、主回路として複数の光トリガサイリスタ211,212,‥‥,21nを直列に接続した素子ブロック23を、各相の2つのアームにそれぞれ有する構成となっている。そして、各光トリガサイリスタ211,212,‥‥,21nには、スナバコンデンサ24とスナバ抵抗25を直列接続したスナバ回路26が並列に接続されていて、1つの光トリガサイリスタ211,212,‥‥,21nとスナバ回路26により、1つの素子ユニット271,272,‥‥,27nが構成され、1つのアームに複数の素子ユニット271,272,‥‥,27nが直列に接続された形態となっている。なお、各相、各アームの素子ブロック23がそれぞれ同一の構成であるため、1つの素子ブロック23を例示するようにして光点弧半導体装置を、以下に説明する。
Further, the three-phase bridge configuration of the power conversion device is similar to the one shown in the background art, in which an
電力変換装置の主回路を構成する光トリガサイリスタ211,212,‥‥,21nは、図2に示すように、シリコンウェハ28をタングステンあるいはモリブデンで形成された2枚の緩衝板29,30で挟み、その外側を銅製のアノードポスト31とカソードポスト32で挟むようにして構成されている。さらに、アノードポスト31とカソードポスト32の外周部間には、外囲器33が設けられており、また外囲器33のカソードポスト側には、内外を気密に保持するようにして光導入部34が設けられている。またさらに、カソードポスト32には、光導入部34からシリコンウェハ28上面のゲート部35に至る経路を構成する収納溝36が形成されている。
As shown in FIG. 2, the
そして光導入部34とゲート部35の間には、内部光ガイド37が、その受光端側を光導入部34に、また光放射端側をゲート部35にそれぞれ位置させるよう保持部材38,39に保持され、中間部分に屈曲部37aを設けて収納溝36内に収納されている。また内部光ガイド37は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。そして、光ファイバ束40a,40bの2つの光放射端部41a,41bは、それぞれ図3に示すように、シリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されている。なお、43はP型エミッタ層、44はN型ベース層、45はP型ベース層、46はN型エミッタ層、47はP型高濃度拡散層、48はアノード電極であり、Thはサイリスタ領域である。
Between the
一方、電力変換装置の複数の光トリガサイリスタ211,212,‥‥,21nを点弧する光ゲート信号La,Lbを出力するゲート信号発生部22は、U相、V相、W相の各相に対応する位相信号を出力端子50u,50v,50wを通じて出力する制御盤50と、制御盤50からの対応する位相信号を受けて所定のタイミングで当該相の光ゲート信号La,Lbを、各光トリガサイリスタ211,212,‥‥,21nに出力するゲート信号発生ブロック51を備えて構成されている。
On the other hand, the
さらにゲート信号発生ブロック51は、各光トリガサイリスタ211,212,‥‥,21nに設けられた複数系統の光通路を形成する2本の光ファイバ束40a,40bに対応して、2つの光信号源系Pa,Pbを構成するそれぞれ2個ずつ設けた発光ダイオード(LED)等の発光源により形成した光信号源521,522,‥‥,52n,531,532,‥‥,53nと、これらの光信号源521,522,‥‥,52n,531,532,‥‥,53nを所定のタイミングで駆動する信号源駆動回路54を備えて構成されている。なお、光信号源521,522,‥‥,52n,531,532,‥‥,53nは、直列接続された光信号源521,522,‥‥,52nの第1の光信号源群Aと、同じく直列接続された光信号源531,532,‥‥,53nの第2の光信号源群Bとが、並列接続された状態で信号源駆動回路54に接続されており、同時に駆動される。
Further, the gate
また、各光トリガサイリスタ211,212,‥‥,21nとゲート信号発生部22のゲート信号発生ブロック51の間には、複数本の外部光ガイド55が配設されている。各外部光ガイド55は、内部光ガイド37と同様に複数系統の光通路が形成されるよう、すなわち、内部光ガイド37と同数の2系統の光通路が形成されるように、光信号源系Pa,Pbを構成する2本の光ファイバ束56a,56bによって構成されている。本実施形態では、外部光ガイド55を2本の光ファイバ束56a,56bで構成したが、単一の光ファイバで構成してもよい。
In addition, a plurality of external light guides 55 are disposed between the
さらに、各外部光ガイド55の光ファイバ束56a,56bは、一方端部がそれぞれ対応する光信号源521,522,‥‥,52n,531,532,‥‥,53nからの光ゲート信号La,Lbを導入するようゲート信号発生ブロック51に配設されている。また光ファイバ束56a,56bの他方端部は、対応する光トリガサイリスタ211,212,‥‥,21nの各光導入部34に固定具57により取り付けられ、それぞれの対応する内部光ガイド37の光ファイバ束40a,40bの受光端に、光ゲート信号La,Lbを伝送するようになっている。そして、各光トリガサイリスタ211,212,‥‥,21nのシリコンウェハ28上の受光部位42に対し、内部光ガイド37の光ファイバ束40a,40bの各光放射端部41a,41bからは、各端部単独でもターンオン可能な光量の光ゲート信号La,Lbが与えられるようになっている。
Further, the
また、上記のように構成したものでは、制御盤50から対応する位相信号が出力されると、この信号に基づき信号源駆動回路54からは光信号源521,522,‥‥,52n,531,532,‥‥,53nを駆動するための駆動信号が所定のタイミングで出力される。そして、出力された駆動信号によって2つの光信号源群A,Bの光信号源521,522,‥‥,52n,531,532,‥‥,53nは共に発光し、両光信号源群A,Bに対応する光ゲート信号La,Lbが、外部光ガイド55の対応する光ファイバ束56a,56bの一方端部にそれぞれ送出される。
In the configuration as described above, when a corresponding phase signal is output from the
さらに、外部光ガイド55の光ファイバ束56a,56bを伝送された光ゲート信号La,Lbは、光ファイバ束56a,56bの他方端部から各光トリガサイリスタ211,212,‥‥,21nの光導入部34に位置する対応する内部光ガイド37の光ファイバ束40a,40bの受光端に送出される。そして、光ゲート信号La,Lbは、内部光ガイド37の光ファイバ束40a,40bを伝送され、光放射端部41a,41bからシリコンウェハ28上の受光部位42に同時に放射され、各光トリガサイリスタ211,212,‥‥,21nが2つの光ゲート信号La,Lbによって正常に点弧される。
Further, the optical gate signals La and Lb transmitted through the
また、ゲート信号発生部22からの光ゲート信号La,Lbが何らかの理由、例えば外部光ガイド55の断線やゲート信号発生部22の光信号源521,522,‥‥,52n,531,532,‥‥,53nの故障等により送出されなかった場合、例えば光トリガサイリスタ212の対応する内部光ガイド37の光ファイバ束40aの受光端に、外部光ガイド55の光ファイバ束56aの断線で、時間Tyの時点から光ゲート信号Laが送出されなかったとする。この場合には、光トリガサイリスタ212は、光ゲート信号Lbのみが光ファイバ束56bを通じて光ファイバ束40bの受光端に送出され、光ゲート信号Lbのみで点弧される。
Further, the optical gate signals La and Lb from the gate
そして、上述の光ゲート信号La,Lbによって正常に点弧された場合と、故障により光ゲート信号Lbのみで点弧された場合の動作波形は、経過時間tを横軸にとった図4に示す通りのものとなっている。すなわち、光トリガサイリスタ212を除いた点弧が光ゲート信号La,Lbによって正常に行われた各光トリガサイリスタ211,‥‥,21nのアノード・カソード間電圧Vは、図4(a)に示す通りであり、その主回路電流Iは、図4(b)に示す通りとなっている。またその間の光トリガサイリスタ211,‥‥,21nのゲート部35の受光部位42に与えられる正常な光ゲート信号La,Lbは、それぞれ図4(e)に示す通りとなっている。
The operation waveforms when normally fired by the above-described optical gate signals La and Lb and when fired only by the optical gate signal Lb due to failure are shown in FIG. 4 with the elapsed time t on the horizontal axis. It is as shown. That is, the anode-cathode voltage V of each of the
一方、光トリガサイリスタ212に対応する外部光ガイド55において、時間Tyの時点で光ファイバ束56aの断線が生じた場合、光ゲート信号Laは、図4(d)に示すようになり、時間Ty以降は受光部位42に与えられなくなる。これに対し、異常が生じていない光ファイバ束56bを通じ、光トリガサイリスタ212の受光部位42には、図4(e)に示す正常な光ゲート信号Lbが与えられ続ける。そして、光ゲート信号Lbの光量が、光トリガサイリスタ212をターンオンさせるのに充分な値のものであるから、光トリガサイリスタ212は、時間Ty以降も正常にターンオンする。なお、図4(f)は、光トリガサイリスタ212の受光部位42に与えられる光ゲート信号La,Lbの状態を示す図である。また、アノード・カソード間電圧V2については、図4(c)に示す通りとなり、その主回路には、直列接続された他の光トリガサイリスタ211,‥‥,21nと同じ、図4(b)に示す主回路電流Iが流れることになる。
On the other hand, in the external
この結果、光トリガサイリスタ212は、アノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンすることがなく、高電圧でのターンオンを毎サイクルに強いられることがなくなる。また、光トリガサイリスタ212に並列接続されたスナバ回路26には高い電圧が印加されないため、スナバコンデンサ24は特に高い絶縁耐力を有していなくても、さらに特に大きな放電電流に耐えるものでなくてもよい。またスナバ抵抗25についても、特に大きな熱処理能力を有していなくてもよくなる。
As a result, the
なお、上記実施形態では、光信号源521,522,‥‥,52n,531,532,‥‥,53nを、それぞれ直列接続された光信号源521,522,‥‥,52nと、光信号源531,532,‥‥,53nで構成し、これらによる2つの光信号源群A,Bを並列接続した状態で信号源駆動回路54に接続し、同時駆動するようにしたが、同一の位相信号に基づいて、信号源駆動回路で個々の光信号源521,522,‥‥,52n,531,532,‥‥,53nを独立に駆動するようにしてもよい。
In the above embodiment, the
次に第2の実施形態を、図5により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図5は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。 Next, a second embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 5 is a cross-sectional view showing a configuration of a main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.
図5において、61は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド61は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束62a,62bによって構成されている。また、光ファイバ束62a,62bの2つの光放射端部63a,63bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されている。さらに光放射端部63a,63bについては、その端部形状が、放射された光ゲート信号La,Lbが全て受光部位42に与えられるように、受光部位42形状以下の大きさに調整されたものとなっている。
In FIG. 5,
そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド61に導入される。さらに内部光ガイド61に導入された光ゲート信号La,Lbは、光ファイバ束62a,62bを伝送され、光放射端部63a,63bから放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。
In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. Introduced into the internal
また、この時、例えば外部光ガイドの一方の光ファイバ束63aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光ファイバ束62a,62bの光放射端部63a,63bの形状が調整されたものとなっているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。
At this time, for example, when one
なお、内部光ガイド61の光ファイバ束62a,62bの光放射端部63a,63bの形状を、光ゲート信号La,Lbが全て対向する受光部位42に与えられるような形状とする調整は、光ファイバ束62a,62bを全長にわたって等断面形状とするようにして行ってもよく、また、光放射端部63a,63bに向けて漸次小断面形状とするテーパ形状を全長、あるいは部分的に設けるようにして行ってもよい。
The adjustment of the light emitting ends 63a and 63b of the
次に第3の実施形態を、図6により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図6は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。 Next, a third embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 6 is a cross-sectional view showing a configuration of a main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.
図6において、65は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド65は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。さらに、光ファイバ束40a,40bの2つの光放射端部41a,41bの先端部分には、例えば平凸レンズ、メニスカスレンズ、屈折率分布型レンズ等の集光光学系66が、それぞれ設けられている。
In FIG. 6,
またさらに、集光光学系66が設けられた光放射端部41a,41bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されており、光放射端部41a,41bから集光光学系66を介して放射された光ゲート信号La,Lbが、全て受光部位42に与えられるようになっている。
Furthermore, the light emitting
そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド65に導入される。さらに内部光ガイド65に導入された光ゲート信号La,Lbは、光ファイバ束40a,40bを伝送され、光放射端部41a,41bから集光光学系66を介して放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。
In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. Introduced into the internal
また、この時、例えば外部光ガイドの一方の光ファイバ束40aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光放射端部41a,41bに集光光学系66を設けているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。
At this time, for example, when one
次に第4の実施形態を、図7により説明する。本実施形態は、第1の実施形態と光トリガサイリスタの構成、特に内部光ガイドの構成を異にするもので、他は同一の構成となっている。図7は光トリガサイリスタの要部の構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。 Next, a fourth embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the configuration of the light trigger thyristor, particularly the configuration of the internal light guide, and the other configurations are the same. FIG. 7 is a cross-sectional view showing the configuration of the main part of the optical trigger thyristor. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.
図7において、68は内部光ガイドで、光トリガサイリスタの光導入部とゲート部35の間に、中間部分に屈曲部を設けて配設されている。また内部光ガイド68は、複数系統、例えば2系統の光通路形成されるよう2本の光ファイバ束40a,40bによって構成されている。さらに、光ファイバ束40a,40bの2つの光放射端部41a,41bの先端部分には、例えば平凸レンズ、メニスカスレンズ、屈折率分布型レンズ等でなる1つの集光光学系69が、両光放射端部41a,41bに設けられている。
In FIG. 7,
またさらに、集光光学系69が設けられた光放射端部41a,41bは、それぞれシリコンウェハ28上面のゲート部35の受光部位42(ターンオン領域G)に対向するよう配置されており、光放射端部41a,41bから集光光学系69を介して放射された光ゲート信号La,Lbが、全て受光部位42に与えられるようになっている。
Furthermore, the light emitting
そして、このように構成されたものでは、制御盤からの位相信号のもとにゲート信号発生部の光信号源から送出され、外部光ガイドの対応する光ファイバ束を通じ光ゲート信号La,Lbは、内部光ガイド68に導入される。さらに内部光ガイド68に導入された光ゲート信号La,Lbは、光ファイバ束40a,40bを伝送され、光放射端部41a,41bから集光光学系69を介して放射され、対向する受光部位42に全て与えられる。これにより、各トリガサイリスタが2つの光ゲート信号La,Lbによって正常に点弧される。
In such a configuration, the optical gate signals La and Lb are transmitted from the optical signal source of the gate signal generation unit based on the phase signal from the control panel, and through the corresponding optical fiber bundle of the external light guide. , Introduced into the internal
また、この時、例えば外部光ガイドの一方の光ファイバ束40aが断線した場合、対応する光トリガサイリスタの受光部位42には光ゲート信号Laが与えられなくなる。しかし、受光部位42には光ゲート信号Lbが正常に与えられ続けるので、対応する光トリガサイリスタは正常に点弧することになり、第1の実施形態と同様の効果を得ることができる。また光ゲート信号La,Lbが全て対向する受光部位42に与えられるよう光放射端部41a,41bに集光光学系69を設けているので、第1の実施形態よりも光ゲート信号La,Lbの省電力化を図ることが可能となる。
At this time, for example, when one
次に第5の実施形態を、図8乃至図14により説明する。図8は光点弧半導体装置の要部を示す構成図であり、図9は光トリガサイリスタの要部の構成を示す断面図であり、図10はゲート信号発生部を示す構成図であり、図11はゲート信号発生部における信号波形を示す図であり、図12は光トリガサイリスタの動作波形を示す図であり、図13はゲート部における正常時の光ゲート信号を示す図であり、図14はゲート部における故障発生時及びそれ以降の光ゲート信号を示す図である。なお、第1の実施形態と同一部分には同一符号を付して説明を省略し、第1の実施形態と異なる本実施形態の構成について説明する。 Next, a fifth embodiment will be described with reference to FIGS. FIG. 8 is a block diagram showing the main part of the light ignition semiconductor device, FIG. 9 is a cross-sectional view showing the structure of the main part of the optical trigger thyristor, and FIG. 10 is a block diagram showing the gate signal generating part. 11 is a diagram showing signal waveforms in the gate signal generation unit, FIG. 12 is a diagram showing operation waveforms of the optical trigger thyristor, and FIG. 13 is a diagram showing an optical gate signal in the gate unit in a normal state. 14 is a diagram showing optical gate signals when a failure occurs in the gate section and thereafter. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, description is abbreviate | omitted, and the structure of this embodiment different from 1st Embodiment is demonstrated.
本実施形態は、第1の実施形態と同様に、例えば上述の背景技術で述べた超高圧直流送電における交直変換を行う3相ブリッジ構成の電力変換装置等に用いられる光点弧半導体装置である。光点弧半導体装置は、図8乃至図14を示して以下に説明する通り、電力変換装置の3相ブリッジの主回路を構成するところの、印加された電圧が順方向耐電圧(VBO)を超えた場合に自己ターンオンする直列接続された複数のVBOフリー光点弧型半導体素子、例えば光トリガサイリスタ(LTT)211,212,‥‥,21nと、これら光トリガサイリスタ211,212,‥‥,21nを点弧するための所定の光ゲート信号Lm,Lnを出力するゲート信号発生部71を備えて構成されている。また本実施形態においても、電力変換装置の3相ブリッジ構成は、各相、各アームの素子ブロック23がそれぞれ同一の構成であるため、1つの素子ブロック23を例示するようにして光点弧半導体装置を、以下に説明する。
As in the first embodiment, the present embodiment is a light ignition semiconductor device used in, for example, a three-phase bridge-structured power conversion device that performs AC / DC conversion in the ultrahigh-voltage DC power transmission described in the background art above. . As will be described below with reference to FIGS. 8 to 14, the light-ignited semiconductor device constitutes the main circuit of the three-phase bridge of the power converter, and the applied voltage is the forward withstand voltage (VBO). A plurality of series-connected VBO-free light-ignited semiconductor elements, such as light trigger thyristors (LTT) 211, 212,..., 21n, and these
電力変換装置の複数の光トリガサイリスタ211,212,‥‥,21nを点弧する光ゲート信号Lm,Lnを出力するゲート信号発生部70は、U相、V相、W相の各相に対応する位相信号を出力端子50u,50v,50wを通じて出力する制御盤50と、制御盤50からの対応する位相信号を受けて所定のタイミングで当該相の光ゲート信号Lm,Lnを、各光トリガサイリスタ211,212,‥‥,21nに出力するゲート信号発生ブロック71を備えて構成されている。
The
また図8及び図10、図11に示すように、ゲート信号発生部70のゲート信号発生ブロック71には、光ゲート信号Lm,Lnを出力する各光トリガサイリスタ211,212,‥‥,21nに設けられた複数系統の光通路を形成する2本の光ファイバ束40a,40bに対応して、2つの光信号源系Pm,Pnを構成するそれぞれ2個ずつ設けた発光ダイオード(LED)等の発光源により形成した光信号源721,722,‥‥,72n,731,732,‥‥,73nが設けられている。これらの光信号源721,722,‥‥,72n,731,732,‥‥,73nは、光信号源721,722,‥‥,72nが第1の光信号源群Aとして直列接続されており、同じく光信号源731,732,‥‥,73nが第2の光信号源群Bとして直列接続されている。
8, 10, and 11, the gate
さらにゲート信号発生ブロック71には、各光トリガサイリスタ211,212,‥‥,21nに、各光信号源721,722,‥‥,72n,731,732,‥‥,73nからそれぞれ所定のタイミングで光ゲート信号Lm,Lnを送出し、ターンオンさせるように、ゲートロジック回路74、第1のワンショット回路75、出力に所定の時間遅れを生じさせるオンディレイ回路76、第2のワンショット回路77が備えられている。
Further, the gate
すなわち、ゲートロジック回路74は、制御盤50の出力である位相信号S1を入力とし、第1のワンショット回路75とオンディレイ回路76は、ゲートロジック回路74の出力である所定信号幅の出力信号S2を入力とし、第2のワンショット回路77は、オンディレイ回路76の出力である出力信号S4を入力としている。そして、第1のワンショット回路75からは、例えば約10μs〜15μsの信号幅を持つ駆動信号S3が出力され、第1の光信号源群Aの光信号源721,722,‥‥,72nが駆動される。また、オンディレイ回路76からは、駆動信号S3の信号幅、例えば約10μs〜15μsだけ遅れたタイミングで出力された出力信号S4に基づき第2のワンショット回路77から出力された、例えば約10μs〜15μsの信号幅を持つ駆動信号S5が出力され、第2の光信号源群Bの光信号源731,732,‥‥,73nが駆動される。
That is, the gate logic circuit 74 receives the phase signal S1 output from the
これにより、第1の光信号源群Aの光信号源721,722,‥‥,72nから送出された光ゲート信号Lmと、第2の光信号源群Bの光信号源731,732,‥‥,73nから送出された光ゲート信号Lnとが、各光トリガサイリスタ211,212,‥‥,21nの受光部位42にそれぞれ与えられる。なお、光信号源721,722,‥‥,72n,731,732,‥‥,73nから各光トリガサイリスタ211,212,‥‥,21nへの光ゲート信号Lm,Lnの伝送は、一方端部がそれぞれ対応する光ゲート信号Lm,Lnを導入するようゲート信号発生ブロック71に配設され、他方端部が対応する光トリガサイリスタ211,212,‥‥,21nの各光導入部に取り付けられた光信号源系Pm,Pnの2本の光ファイバ束56a,56bによりなる各外部光ガイド55を介して行われる。
Thereby, the optical gate signal Lm transmitted from the
また、光ゲート信号Lm,Lnは、各光トリガサイリスタ211,212,‥‥,21nのシリコンウェハ28上の受光部位42に対し、内部光ガイド37の光ファイバ束40a,40bの各光放射端部41a,41bから、各端部単独でも各光トリガサイリスタ211,212,‥‥,21nをターンオンさせることが可能な光量の信号となっている。
Further, the optical gate signals Lm, Ln are sent to the light emitting ends of the
そして、上記のように構成したものでは、制御盤50から対応する位相信号S1が出力されると、この位相信号S1に基づきゲート信号発生ブロック71では、第1の光信号源群Aの光信号源721,722,‥‥,72nを駆動する約10μs〜15μsの信号幅を持つ駆動信号S3が出力され、発光して光ゲート信号Lmが外部光ガイド55の対応する光ファイバ束56aの一方端部に送出される。また第2の光信号源群Bの光信号源731,732,‥‥,73nを駆動する駆動信号S3の信号幅だけ遅れた約10μs〜15μsの信号幅を持つ駆動信号S5が出力され、発光して光ゲート信号Lnが外部光ガイド55の対応する光ファイバ束56bの一方端部にそれぞれ送出される。
In the configuration as described above, when the corresponding phase signal S1 is output from the
さらに、外部光ガイド55の光ファイバ束56a,56bを伝送された光ゲート信号Lm,Lnは、光ファイバ束56a,56bの他方端部から各光トリガサイリスタ211,212,‥‥,21nの光導入部に位置する対応する内部光ガイド37の光ファイバ束40a,40bの受光端に送出される。そして、光ゲート信号Lm,Lnは、内部光ガイド37の光ファイバ束40a,40bを伝送され、光放射端部41a,41bからシリコンウェハ28上の受光部位42に、それぞれ所定のタイミングで放射され、各光トリガサイリスタ211,212,‥‥,21nが2つの光ゲート信号Lm,Lnを受けて、正常に点弧される。
Further, the optical gate signals Lm and Ln transmitted through the
また、ゲート信号発生部70からの光ゲート信号Lm,Lnが何らかの理由、例えば外部光ガイド55の断線やゲート信号発生部70の光信号源721,722,‥‥,72n,731,732,‥‥,73nの故障等により送出されなかった場合、例えば光トリガサイリスタ212の対応する内部光ガイド37の光ファイバ束40aの受光端に、外部光ガイド55の光ファイバ束56aの断線で、時間Tzの時点から光ゲート信号Lmが送出されなかったとする。この場合には、光トリガサイリスタ212は、光ゲート信号Lnのみが光ファイバ束56bを通じて光ファイバ束40bの受光端に送出され、光ゲート信号Lnのみで点弧される。
Further, the optical gate signals Lm and Ln from the gate
そして、上述の光ゲート信号Lm,Lnによって正常に点弧された場合と、故障により光ゲート信号Lnのみで点弧された場合の動作波形は、時間tを横軸にとった図12に示すようになっており、光ゲート信号の状態は図13、図14に示すようになっている。すなわち、光トリガサイリスタ212を除いた点弧が光ゲート信号Lm,Lnによって正常に行われた各光トリガサイリスタ211,‥‥,21nのアノード・カソード間電圧Vは、図12(a)に示す通りであり、その主回路電流Iは、図12(b)に示す通りとなっている。またその間の光トリガサイリスタ211,‥‥,21nのゲート部35の受光部位42に与えられる正常な光ゲート信号Lm,Lnは、それぞれ図12(e)及び図13(d),(e)に示す通りであり、受光部位42に与えられる光ゲート信号Lm,Lnの状態は、図13(f)に示す通りとなっている。
The operation waveforms when normally fired by the above-described optical gate signals Lm and Ln and when fired only by the optical gate signal Ln due to failure are shown in FIG. The state of the optical gate signal is as shown in FIGS. That is, the anode-cathode voltage V of each of the
一方、光トリガサイリスタ212に対応する外部光ガイド55において、時間Tzの時点で光ファイバ束56aの断線が生じた場合、光ゲート信号Lmは、図12(d)に示すようになり、時間Tz以降は受光部位42に与えられなくなる。これに対し、異常の生じていない光ファイバ束56bを通じ、光トリガサイリスタ212の受光部位42には、図12(e)に示す正常な光ゲート信号Lnが与えられ続ける。
On the other hand, in the external
そして、光ゲート信号Lnの光量が、光トリガサイリスタ212をターンオンさせるのに充分な値のものであるから、光トリガサイリスタ212は、時間Tz以降も正常にターンオンする。なお、この時に光トリガサイリスタ212のゲート部35の受光部位42に与えられる光ゲート信号Lm,Lnは、それぞれ図12(f)及び図14(d),(e)に示す通りであり、受光部位42に与えられる光ゲート信号Lm,Lnの状態は、図14(f)に示す通りとなっている。また、アノード・カソード間電圧V2については、図12(c)に示す通りとなり、その主回路には、直列接続された他の光トリガサイリスタ211,‥‥,21nと同じ、図12(b)に示す主回路電流Iが流れることになる。
The light
この結果、第1の実施形態と同様に、光トリガサイリスタ212は、アノード・カソード間電圧が順方向耐電圧(VBO)に達する毎にターンオンすることがなく、高電圧でのターンオンを毎サイクルに強いられることがなくなる。また、光トリガサイリスタ212に並列接続されたスナバ回路26には高い電圧が印加されないため、スナバコンデンサ24は特に高い絶縁耐力を有していなくても、さらに特に大きな放電電流に耐えるものでなくてもよい。またスナバ抵抗25についても、特に大きな熱処理能力を有していなくてもよくなる。
As a result, as in the first embodiment, the
さらに、光ゲート信号Lm,Lnを、システム全体の動作に影響を与えない範囲で時間的に重複しないようずらすことにより、光の干渉による光ゲート信号の喪失といった現象を回避することができる。 Furthermore, by shifting the optical gate signals Lm and Ln so that they do not overlap in time within a range that does not affect the operation of the entire system, a phenomenon such as loss of the optical gate signal due to light interference can be avoided.
なお、上記実施形態では、光トリガサイリスタ211,212,‥‥,21nに設けられた2系統の光通路の数に合わせ、2つの光ゲート信号Lm,Lnを時間的に重複しないようにずらしたが、光通路をさらに多数系統設けると共に、光ゲート信号を光通路の系統数に合わせ時間的に重複しないようにずらすようにしてもよい。
In the above embodiment, the two optical gate signals Lm and Ln are shifted so as not to overlap in time in accordance with the number of two optical paths provided in the
また、上記の実施形態においては光トリガサイリスタ211,212,‥‥,21nの受光部位42に対し、図9に示すように内部光ガイド37の光ファイバ束40a,40bの光放射端部41a,41bからの光ゲート信号Lm,Lnの一部が、受光部位42外に洩れてしまうものであるが、前述の第2、第3、第4の実施形態と同様に形成して内部光ガイドの光ファイバ束の光放射端部からの光ゲート信号Lm,Lnが、全て光トリガサイリスタ211,212,‥‥,21nの受光部位42に与えられるようにしてもよい。
Further, in the above-described embodiment, the light emitting
211,212,‥‥,21n…光トリガサイリスタ
22,70…ゲート信号発生部
26…スナバ回路
28…シリコンウェハ
37…内部光ガイド
40a,40b…光ファイバ束
42…受光部位
51,71…ゲート信号発生ブロック
521,522,‥‥,52n,531,532,‥‥,53n…光信号源
721,722,‥‥,72n,731,732,‥‥,73n…光信号源
A…第1の信号源群
B…第2の信号源群
La,Lb,Lm,Ln…光ゲート信号
Pa,Pb,Pm,Pn…光信号源系
211, 212,..., 21n ...
Claims (9)
前記光点弧半導体素子は、前記受光部位に対し前記光ゲート信号を与える複数系統の光ガイドを備え、前記ゲート信号発生部は、前記光点弧半導体素子の複数系統の前記光ガイドに対応した複数の光信号源系を備えていることを特徴とする光点弧半導体装置。 A plurality of light-igniting semiconductor elements connected in parallel with a snubber circuit are connected in series, and a light gate signal from a gate signal generating unit is applied to a light receiving portion on the wafer of the light-igniting semiconductor element to thereby form the light-igniting semiconductor element. A light-ignition semiconductor device configured to ignite,
The light ignition semiconductor element includes a plurality of light guides for providing the light gate signal to the light receiving portion, and the gate signal generation unit corresponds to the light guides for the plurality of light ignition semiconductor elements. An optical ignition semiconductor device comprising a plurality of optical signal source systems.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176014A JP2006351825A (en) | 2005-06-16 | 2005-06-16 | Optical ignition semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176014A JP2006351825A (en) | 2005-06-16 | 2005-06-16 | Optical ignition semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351825A true JP2006351825A (en) | 2006-12-28 |
Family
ID=37647351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005176014A Pending JP2006351825A (en) | 2005-06-16 | 2005-06-16 | Optical ignition semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351825A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014117116A (en) * | 2012-12-12 | 2014-06-26 | Toshiba Mitsubishi-Electric Industrial System Corp | Control device of power conversion apparatus |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5546872A (en) * | 1978-09-27 | 1980-04-02 | Toshiba Corp | Light-triggered thyristor |
JPS55117276A (en) * | 1979-03-05 | 1980-09-09 | Hitachi Ltd | Light semiconductor controlled rectifier |
JPS57200044U (en) * | 1981-06-15 | 1982-12-20 | ||
JPS60120564A (en) * | 1983-12-05 | 1985-06-28 | Hitachi Ltd | Control system of photodrive type semiconductor device |
JPS60182166A (en) * | 1984-02-28 | 1985-09-17 | Fuji Electric Corp Res & Dev Ltd | Photo-induction device of photoarc thyristor |
JPS61203678A (en) * | 1985-03-07 | 1986-09-09 | Fuji Electric Co Ltd | Light source part of photo-trigger thyristor |
JPS61281551A (en) * | 1985-06-06 | 1986-12-11 | Fuji Electric Co Ltd | Photo-thyristor device |
JPS62151768U (en) * | 1986-03-18 | 1987-09-26 | ||
JPH104672A (en) * | 1996-06-14 | 1998-01-06 | Mitsubishi Electric Corp | Optical trigger thyristor |
-
2005
- 2005-06-16 JP JP2005176014A patent/JP2006351825A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5546872A (en) * | 1978-09-27 | 1980-04-02 | Toshiba Corp | Light-triggered thyristor |
JPS55117276A (en) * | 1979-03-05 | 1980-09-09 | Hitachi Ltd | Light semiconductor controlled rectifier |
JPS57200044U (en) * | 1981-06-15 | 1982-12-20 | ||
JPS60120564A (en) * | 1983-12-05 | 1985-06-28 | Hitachi Ltd | Control system of photodrive type semiconductor device |
JPS60182166A (en) * | 1984-02-28 | 1985-09-17 | Fuji Electric Corp Res & Dev Ltd | Photo-induction device of photoarc thyristor |
JPS61203678A (en) * | 1985-03-07 | 1986-09-09 | Fuji Electric Co Ltd | Light source part of photo-trigger thyristor |
JPS61281551A (en) * | 1985-06-06 | 1986-12-11 | Fuji Electric Co Ltd | Photo-thyristor device |
JPS62151768U (en) * | 1986-03-18 | 1987-09-26 | ||
JPH104672A (en) * | 1996-06-14 | 1998-01-06 | Mitsubishi Electric Corp | Optical trigger thyristor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014117116A (en) * | 2012-12-12 | 2014-06-26 | Toshiba Mitsubishi-Electric Industrial System Corp | Control device of power conversion apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2628007C2 (en) | Light-emitting device on white leds, excited by direct current like alternating current supply | |
TW201824682A (en) | Modular power system | |
JP5220487B2 (en) | LIGHT EMITTING DEVICE AND LIGHTING SYSTEM HAVING THE SAME | |
CN102612861A (en) | Light-emitting diode drive device and light-emitting diode illumination control method | |
JP2008131007A (en) | Light-emitting circuit and lighting device having the same | |
JP6316792B2 (en) | Laser power supply device for controlling a plurality of light emitting elements | |
CN102026437A (en) | Modular alternating current light-emitting diode (LED) luminous circuit | |
US10096972B1 (en) | Current control device and current control method | |
CN102313163A (en) | The alternating-current light emitting diode luminescent device | |
TWI565356B (en) | Light-emitting diode lighting device with adjustable color rendering indexes | |
JP2009170917A (en) | Bi-directional light emitting diode drive circuit in bi-directional power parallel resonance | |
CN101636028B (en) | Protective circuit and a lighting tube driving device using same | |
JP2006351825A (en) | Optical ignition semiconductor device | |
JP6174647B2 (en) | Low flicker LED lighting equipment | |
JP2013179794A (en) | Led power supply device | |
KR101474081B1 (en) | Light emitting diode driving apparatus | |
KR20140077574A (en) | Led lighting and led lighting system | |
BR102013026569A2 (en) | DRIVER CIRCUIT FOR A LED SET, DRIVER CIRCUIT FOR DRIVING A LIGHT SOURCE AND LED FRAME | |
CN102804569A (en) | Power supply connected in parallel to a power switch for the control circuit thereof | |
JP5359931B2 (en) | Light emitting device | |
US20110210236A1 (en) | Optical power converter | |
KR20110005559A (en) | Power supply unit with flicker prevention circuit for light emitting diode | |
KR100757827B1 (en) | Light emitting element | |
Feng et al. | Packaging and AC powering of LED array | |
JP2020065347A (en) | Controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |