JP2014117116A - Control device of power conversion apparatus - Google Patents

Control device of power conversion apparatus Download PDF

Info

Publication number
JP2014117116A
JP2014117116A JP2012271151A JP2012271151A JP2014117116A JP 2014117116 A JP2014117116 A JP 2014117116A JP 2012271151 A JP2012271151 A JP 2012271151A JP 2012271151 A JP2012271151 A JP 2012271151A JP 2014117116 A JP2014117116 A JP 2014117116A
Authority
JP
Japan
Prior art keywords
switching element
gate pulse
thyristor
pulse
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012271151A
Other languages
Japanese (ja)
Other versions
JP5986910B2 (en
Inventor
Asuka Otake
飛鳥 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2012271151A priority Critical patent/JP5986910B2/en
Publication of JP2014117116A publication Critical patent/JP2014117116A/en
Application granted granted Critical
Publication of JP5986910B2 publication Critical patent/JP5986910B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a control device of a power conversion apparatus capable of determining which system in multiplex-system gate pulses is abnormal.SOLUTION: There is provided a gate pulse generator 1 configured to ignite a thyristor 22 by duplex-system gate pulses GPa, GPb. When gate pulses GPa, GPb of a system that ignites the thyristor 22 first are selected from duplex-system gate pulses GPa, GPb, ignition of the thyristor 22 is detected, and the detected ignition of the ignition thyristor 22 is determined as not being performed by the gate pulses of the system that ignites the thyristor 22 first, the system is determined as being abnormal.

Description

本発明は、電力変換装置を制御する制御装置に関する。   The present invention relates to a control device that controls a power converter.

一般に、スイッチング素子を用いた電力変換装置が知られている。スイッチング素子は、ゲートパルスにより駆動する。また、故障に対する運転継続性を高めるために、二重系に構成したゲートパルスによりスイッチング素子を駆動することが知られている。例えば、2組のゲートパルス発生器によりゲートパルスを発生させるサイリスタバルブのゲート制御が開示されている(特許文献1参照)。   In general, a power conversion device using a switching element is known. The switching element is driven by a gate pulse. In addition, in order to improve the operation continuity against a failure, it is known that the switching element is driven by a gate pulse configured in a double system. For example, gate control of a thyristor valve in which gate pulses are generated by two sets of gate pulse generators is disclosed (see Patent Document 1).

特開平9−322524号公報JP-A-9-322524

しかしながら、二重系のゲートパルスによりスイッチング素子を駆動させる場合、片系のゲートパルスが異常でも、スイッチング素子は、正常に駆動するため、どちらの系が異常なのか分からない。   However, when the switching element is driven by a double gate pulse, even if the one-system gate pulse is abnormal, the switching element is driven normally, so it is not known which system is abnormal.

そこで、本発明の目的は、多重系のゲートパルスのうちいずれの系が異常か判断することのできる電力変換装置の制御装置を提供することにある。   Accordingly, an object of the present invention is to provide a control device for a power conversion device that can determine which of the multiple gate pulses is abnormal.

本発明の観点に従った電力変換装置の制御装置は、多重系のゲートパルスによりスイッチング素子を点弧する電力変換装置の制御装置であって、前記多重系のゲートパルスのうち前記スイッチング素子を最初に点弧する系のゲートパルスを選択するゲートパルス選択手段と、前記スイッチング素子の点弧を検出する点弧検出手段と、前記点弧検出手段により検出された前記スイッチング素子の点弧が、前記ゲートパルス選択手段により選択された前記系のゲートパルスで点弧されていないと判断した場合、前記系の異常と判断する異常判断手段とを備える。   A control device for a power conversion device according to an aspect of the present invention is a control device for a power conversion device that ignites a switching element by a multi-system gate pulse. Gate pulse selection means for selecting a gate pulse of the system to be fired on, ignition detection means for detecting the ignition of the switching element, and ignition of the switching element detected by the ignition detection means, When it is determined that the system has not been fired by the gate pulse of the system selected by the gate pulse selection unit, the system includes an abnormality determination unit that determines that the system is abnormal.

本発明によれば、多重系のゲートパルスのうちいずれの系が異常か判断することのできる電力変換装置の制御装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the control apparatus of the power converter device which can determine which system is abnormal among the multiplex system gate pulses can be provided.

本発明の実施形態に係るゲートパルス発生器を適用した電力変換装置の構成を示す構成図。The block diagram which shows the structure of the power converter device to which the gate pulse generator which concerns on embodiment of this invention is applied. 本実施形態に係る第1のパルスパターンの生成方法を示す簡易図。FIG. 3 is a simplified diagram showing a first pulse pattern generation method according to the present embodiment. 本実施形態に係る第2のパルスパターンの生成方法を示す簡易図。FIG. 5 is a simplified diagram showing a second pulse pattern generation method according to the present embodiment.

以下図面を参照して、本発明の実施形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(実施形態)
図1は、本発明の実施形態に係るゲートパルス発生器1を適用した電力変換装置の構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
(Embodiment)
FIG. 1 is a configuration diagram showing a configuration of a power conversion device to which a gate pulse generator 1 according to an embodiment of the present invention is applied. In addition, the same code | symbol is attached | subjected to the same part in drawing, the detailed description is abbreviate | omitted, and a different part is mainly described.

ゲートパルス発生器1は、VBE(valve base electronics)盤に組み込まれている。VBE盤は、サイリスタバルブ2を制御する制御装置である。ゲートパルス発生器1は、上位制御系の制御盤3から受信するサイリスタバルブコントロール信号(TVC(thyristor valve control)信号)Stvcに基づいて、サイリスタバルブ2のサイリスタ22を駆動する二重系のゲートパルスGPa,GPbを発生させる。   The gate pulse generator 1 is incorporated in a VBE (valve base electronics) board. The VBE board is a control device that controls the thyristor valve 2. The gate pulse generator 1 is a double gate pulse for driving the thyristor 22 of the thyristor valve 2 based on a thyristor valve control signal (TVC (thyristor valve control) signal) Stvc received from the control panel 3 of the host control system. GPa and GPb are generated.

サイリスタバルブ2は、複数のサイリスタ22で構成された電力変換装置である。サイリスタバルブ2には、1つのサイリスタ22に対して、2つのレーザダイオードユニット21a,21b、1つの抵抗23、及び1つの順電圧検出器24が設けられている。ここでは、主に1つのサイリスタ22についての構成について説明し、他のサイリスタ22については同様に構成されているものとして説明を省略する。   The thyristor valve 2 is a power conversion device including a plurality of thyristors 22. In the thyristor valve 2, two laser diode units 21 a and 21 b, one resistor 23, and one forward voltage detector 24 are provided for one thyristor 22. Here, the configuration of one thyristor 22 will be mainly described, and the description of the other thyristor 22 is omitted because it is configured similarly.

サイリスタ22は、電力変換回路を構成するスイッチング素子である。サイリスタ22は、光信号により点弧する光トリガサイリスタである。   The thyristor 22 is a switching element that constitutes a power conversion circuit. The thyristor 22 is an optical trigger thyristor that is ignited by an optical signal.

2つのレーザダイオードユニット21a,21bは、A系及びB系からなる二重系に構成されている。A系レーザダイオードユニット21aは、ゲートパルス発生器1から受信したA系ゲートパルスGPaにより、サイリスタ22を点弧するためのA系の光信号(ゲートパルス)を出力する。B系レーザダイオードユニット21bは、ゲートパルス発生器1から受信したB系ゲートパルスGPbにより、サイリスタ22を点弧するためのB系の光信号(ゲートパルス)を出力する。   The two laser diode units 21a and 21b are configured in a double system including an A system and a B system. The A-system laser diode unit 21 a outputs an A-system optical signal (gate pulse) for firing the thyristor 22 by the A-system gate pulse GPa received from the gate pulse generator 1. The B-system laser diode unit 21 b outputs a B-system optical signal (gate pulse) for firing the thyristor 22 by the B-system gate pulse GPb received from the gate pulse generator 1.

抵抗23は、サイリスタバルブ2の極間に印加される直流電圧成分を各サイリスタ22に均一分圧するための分圧抵抗である。また、抵抗23は、順電圧検出器24に流れる電流を抑制する。   The resistor 23 is a voltage dividing resistor for uniformly dividing a DC voltage component applied between the poles of the thyristor valve 2 to each thyristor 22. Further, the resistor 23 suppresses a current flowing through the forward voltage detector 24.

順電圧検出器24は、サイリスタ22の順方向(サイリスタに電流が流れる方向)に印加された電圧(以下、「順方向電圧」という。)を検出するための検出器である。順電圧検出器24は、サイリスタ22がオフ状態のときに、FV信号(順電圧信号)Sfvを出力する。従って、順電圧検出器24は、サイリスタ22が点弧(ターンオン)されると、FV信号Sfvを出力しなくなる。順電圧検出器24は、発光ダイオードで構成されている。発光ダイオードは、スナバ回路のインピーダンスにより発生する電圧を利用して発光する。発光ダイオードから発せられた光は、ライトガイドを介して、FV信号Sfvとして、VBE盤のゲートパルス発生器1に出力される。   The forward voltage detector 24 is a detector for detecting a voltage (hereinafter referred to as “forward voltage”) applied in the forward direction of the thyristor 22 (direction in which current flows through the thyristor). The forward voltage detector 24 outputs an FV signal (forward voltage signal) Sfv when the thyristor 22 is off. Therefore, the forward voltage detector 24 does not output the FV signal Sfv when the thyristor 22 is fired (turned on). The forward voltage detector 24 is composed of a light emitting diode. The light emitting diode emits light using a voltage generated by the impedance of the snubber circuit. The light emitted from the light emitting diode is output to the gate pulse generator 1 of the VBE board as the FV signal Sfv through the light guide.

ゲートパルス発生器1は、パルスパターン選択部11、ゲートパルス出力部12、及び故障検出部13を備える。   The gate pulse generator 1 includes a pulse pattern selection unit 11, a gate pulse output unit 12, and a failure detection unit 13.

パルスパターン選択部11は、制御盤3からTVC信号Stvcを受信すると、図2及び図3に示す2つのパルスパターンPT1,PT2のいずれかを選択する。パルスパターンPT1,PT2では、予めサイリスタ22をターンオンさせる系のゲートパルスの順番が決められている。パルスパターンPT1,PT2を選択することにより、サイリスタ22を最初にターンオンする系が決定される。パルスパターン選択部11によるパルスパターンPT1,PT2の選択方法は、どのようにしてもよい。例えば、パルスパターン選択部11は、2つのパルスパターンPT1,PT2を交互に選択する。パルスパターン選択部11は、選択したパルスパターンPT1,PT2をゲートパルス出力部12及び故障検出部13に出力する。   When receiving the TVC signal Stvc from the control board 3, the pulse pattern selection unit 11 selects one of the two pulse patterns PT1 and PT2 shown in FIGS. In the pulse patterns PT1 and PT2, the order of the gate pulses of the system for turning on the thyristor 22 is determined in advance. By selecting the pulse patterns PT1 and PT2, a system for first turning on the thyristor 22 is determined. The pulse pattern selection unit 11 may select any method for selecting the pulse patterns PT1 and PT2. For example, the pulse pattern selection unit 11 alternately selects two pulse patterns PT1, PT2. The pulse pattern selection unit 11 outputs the selected pulse patterns PT1 and PT2 to the gate pulse output unit 12 and the failure detection unit 13.

ゲートパルス出力部12は、パルスパターン選択部11により選択されたパルスパターンPT1,PT2に従って、サイリスタバルブ2の両系のレーザダイオードユニット21a,21bにそれぞれゲートパルスGPa,GPbを出力する。   The gate pulse output unit 12 outputs the gate pulses GPa and GPb to the laser diode units 21a and 21b of both systems of the thyristor valve 2 according to the pulse patterns PT1 and PT2 selected by the pulse pattern selection unit 11, respectively.

図2は、第1のパルスパターンPT1の生成方法を示す簡易図である。図3は、第2のパルスパターンPT2の生成方法を示す簡易図である。   FIG. 2 is a simplified diagram showing a method for generating the first pulse pattern PT1. FIG. 3 is a simplified diagram showing a method for generating the second pulse pattern PT2.

第1のパルスパターンPT1は、A系パルスPaの方がB系パルスPbよりも早くサイリスタ22に入力される。従って、A系及びB系が共に正常であれば、A系パルスPaによりサイリスタ22がターンオンされる。即ち、A系パルスPaが時刻t1で発生し、その後、B系パルスPbが時刻t2で発生した場合、通常は、ほぼ時刻t1でA系パルスPaによりサイリスタ22がターンオンされる。   In the first pulse pattern PT1, the A pulse P is input to the thyristor 22 earlier than the B pulse Pb. Therefore, if both the A system and the B system are normal, the thyristor 22 is turned on by the A system pulse Pa. That is, when the A-system pulse Pa is generated at time t1, and then the B-system pulse Pb is generated at time t2, the thyristor 22 is normally turned on by the A-system pulse Pa at approximately time t1.

第2のパルスパターンPT2は、B系パルスPbの方がA系パルスPaよりも早くサイリスタ22に入力される。従って、A系及びB系が共に正常であれば、B系パルスPbによりサイリスタ22がターンオンされる。即ち、B系パルスPbが時刻t1で発生し、その後、A系パルスPaが時刻t2で発生した場合、通常は、ほぼ時刻t1でB系パルスPbによりサイリスタ22がターンオンされる。   In the second pulse pattern PT2, the B pulse Pb is input to the thyristor 22 earlier than the A pulse P. Therefore, if both the A system and the B system are normal, the thyristor 22 is turned on by the B system pulse Pb. That is, when the B-system pulse Pb is generated at time t1 and thereafter the A-system pulse Pa is generated at time t2, the thyristor 22 is normally turned on by the B-system pulse Pb at approximately time t1.

故障検出部13は、順電圧検出器24により検出されたFV信号Sfv及びパルスパターン選択部11により選択されたパルスパターンPT1,PT2に基づいて、A系又はB系の故障を検出する。故障検出部13は、故障を検出すると、故障検出信号NGを出力する。故障検出信号NGは、表示器又は機器類等に出力される。   The failure detection unit 13 detects an A-system or B-system failure based on the FV signal Sfv detected by the forward voltage detector 24 and the pulse patterns PT1 and PT2 selected by the pulse pattern selection unit 11. When the failure detection unit 13 detects a failure, it outputs a failure detection signal NG. The failure detection signal NG is output to a display device or devices.

例えば、故障検出信号NGを受信した表示器は、A系又はB系のいずれの故障であるかを示す表示をする。これにより、管理者などは、A系又はB系の故障を知ることができる。また、故障検出信号NGを受信した機器類は、A系又はB系の故障に対応するための動作を自動的にすることができる。   For example, the display device that has received the failure detection signal NG displays whether the failure is in the A system or the B system. Thereby, the administrator or the like can know the failure of the A system or the B system. In addition, the devices that have received the failure detection signal NG can automatically perform an operation for responding to a failure in the A system or the B system.

次に、故障検出部13による故障の検出方法について説明する。   Next, a failure detection method by the failure detection unit 13 will be described.

第1のパルスパターンPT1が選択された場合は、故障検出部13は、A系の故障(例えば、A系レーザダイオードユニット21aの故障)を検出する。第2のパルスパターンPT2が選択された場合は、故障検出部13は、B系の故障(例えば、B系レーザダイオードユニット21bの故障)を検出する。   When the first pulse pattern PT1 is selected, the failure detector 13 detects an A-system failure (for example, a failure of the A-system laser diode unit 21a). When the second pulse pattern PT2 is selected, the failure detection unit 13 detects a B-system failure (for example, a failure of the B-system laser diode unit 21b).

まず、パルスパターン選択部11により選択された第1のパルスパターンPT1が選択された場合について説明する。   First, a case where the first pulse pattern PT1 selected by the pulse pattern selection unit 11 is selected will be described.

第1のパルスパターンPT1の場合、A系が正常であれば、最初にサイリスタ22に入力されるA系パルスPaにより、サイリスタ22がターンオンする。サイリスタ22がターンオンすると、FV信号Sfvが消滅する。その後、サイリスタ22にB系パルスPbが入力されても、既に、サイリスタ22は、ターンオンされているため、FV信号Sfvは、消滅したままである。故障検出部13は、FV信号Sfvが消滅する時刻により、サイリスタ22がターンオンした時刻を判断する。   In the case of the first pulse pattern PT1, if the A system is normal, the thyristor 22 is turned on by the A system pulse Pa first input to the thyristor 22. When the thyristor 22 is turned on, the FV signal Sfv disappears. Thereafter, even if the B-system pulse Pb is input to the thyristor 22, since the thyristor 22 has already been turned on, the FV signal Sfv remains extinguished. The failure detection unit 13 determines the time when the thyristor 22 is turned on based on the time when the FV signal Sfv disappears.

ここで、A系が正常であれば、図2に示す時刻t1でサイリスタ22がターンオンする。即ち、A系パルスPaにより、サイリスタ22がターンオンする。一方、A系に異常があれば、図2に示す時刻t2でサイリスタ22がターンオンする。即ち、B系パルスPbにより、サイリスタ22がターンオンする。   Here, if the system A is normal, the thyristor 22 is turned on at time t1 shown in FIG. That is, the thyristor 22 is turned on by the A-system pulse Pa. On the other hand, if there is an abnormality in the A system, the thyristor 22 is turned on at time t2 shown in FIG. That is, the thyristor 22 is turned on by the B-system pulse Pb.

故障検出部13は、パルスパターン選択部11から選択されたパルスパターンPT1を示す信号を受信すると、サイリスタ22に最初に入力されるA系パルスPaによりサイリスタ22がターンオンされる時刻t1を予測する。故障検出部13は、伝送時間、各種検出器の動作時間、又は演算処理時間などを考慮して、サイリスタ22がターンオンされる時刻t1を予測する。なお、故障検出部13は、サイリスタ22がターンオンされる時刻t1を予測するために、他の信号を受信してもよい。例えば、故障検出部13は、ゲートパルス出力部12からゲートパルスGPa,GPbが出力される際に、ゲートパルスGPa,GPbが出力されたことを示す信号をゲートパルス出力部12から受信してもよい。   When the failure detection unit 13 receives a signal indicating the pulse pattern PT1 selected from the pulse pattern selection unit 11, the failure detection unit 13 predicts a time t1 at which the thyristor 22 is turned on by the A-system pulse Pa first input to the thyristor 22. The failure detection unit 13 predicts a time t1 at which the thyristor 22 is turned on in consideration of transmission time, operation time of various detectors, calculation processing time, and the like. The failure detection unit 13 may receive another signal in order to predict the time t1 when the thyristor 22 is turned on. For example, the failure detection unit 13 may receive a signal indicating that the gate pulses GPa and GPb are output from the gate pulse output unit 12 when the gate pulses GPa and GPb are output from the gate pulse output unit 12. Good.

故障検出部13は、FV信号Sfvの消滅により測定したサイリスタ22が実際にターンオンした時刻が、サイリスタ22がターンオンされると予測した時刻t1とほぼ同時刻であるか否かを判断する。故障検出部13は、予測した時刻t1にサイリスタ22がターンオンされていないと判断した場合、A系が故障であると判断する。具体的には、故障検出部13は、予測した時刻t1から予め設定された時間内に、FV信号Sfvが消滅しなければ、A系が故障であると判断する。一方、故障検出部13は、予測した時刻t1にサイリスタ22がターンオンされていると判断した場合、A系が正常であると判断する。   The failure detection unit 13 determines whether or not the time when the thyristor 22 measured by the disappearance of the FV signal Sfv is actually turned on is substantially the same as the time t1 when the thyristor 22 is predicted to be turned on. If the failure detection unit 13 determines that the thyristor 22 is not turned on at the predicted time t1, the failure detection unit 13 determines that the A system is in failure. Specifically, the failure detection unit 13 determines that the A system is in failure if the FV signal Sfv does not disappear within a preset time from the predicted time t1. On the other hand, when the failure detection unit 13 determines that the thyristor 22 is turned on at the predicted time t1, the failure detection unit 13 determines that the A system is normal.

次に、パルスパターン選択部11により選択された第2のパルスパターンPT2が選択された場合について説明する。基本的には、第1のパルスパターンPT1が選択された場合と同様であるため、簡単に説明する。   Next, a case where the second pulse pattern PT2 selected by the pulse pattern selection unit 11 is selected will be described. Since this is basically the same as when the first pulse pattern PT1 is selected, a brief description will be given.

故障検出部13は、パルスパターン選択部11から選択されたパルスパターンPT2を示す信号を受信すると、B系が正常であれば、サイリスタ22がターンオンされる図3に示す時刻t1を予測する。故障検出部13は、受信しているFV信号Sfvの消滅により、予測した時刻t1にサイリスタ22がターンオンされていないと判断すると、B系が故障であると判断する。一方、故障検出部13は、予測した時刻t1にサイリスタ22がターンオンされていると判断した場合、B系が正常であると判断する。   When the failure detection unit 13 receives the signal indicating the pulse pattern PT2 selected from the pulse pattern selection unit 11, the failure detection unit 13 predicts the time t1 shown in FIG. 3 when the thyristor 22 is turned on if the B system is normal. If the failure detection unit 13 determines that the thyristor 22 is not turned on at the predicted time t1 due to the disappearance of the received FV signal Sfv, the failure detection unit 13 determines that the B system is in failure. On the other hand, when the failure detection unit 13 determines that the thyristor 22 is turned on at the predicted time t1, the failure detection unit 13 determines that the B system is normal.

本実施形態によれば、二重系のゲートパルスGPa,GPbでサイリスタ22を点弧するゲートパルス発生器1において、A系ゲートパルスGPaとB系ゲートパルスGPbの出力に時間差を設けることで、A系又はB系のいずれの系で異常が発生したかを検出することができる。   According to the present embodiment, in the gate pulse generator 1 that ignites the thyristor 22 with the double gate pulses GPa and GPb, by providing a time difference between the outputs of the A gate pulse GPa and the B gate pulse GPb, It is possible to detect whether an abnormality has occurred in either the A system or the B system.

なお、本実施形態では、サイリスタ22を駆動する構成について説明したが、ゲートパルスによりスイッチングさせるスイッチング素子であれば、サイリスタ以外の素子を駆動する構成にしてもよい。また、スイッチング素子は、光信号により駆動するものに限らず、電気信号により駆動するものでもよい。   In the present embodiment, the configuration for driving the thyristor 22 has been described. However, as long as the switching element is switched by a gate pulse, an element other than the thyristor may be driven. The switching element is not limited to being driven by an optical signal, but may be driven by an electrical signal.

本実施形態では、二重系のゲートパルスGPa,GPbによりサイリスタ22を駆動する構成について説明したが、二重系に限らず、多重系で構成されていてもよい。最初に、スイッチング素子を駆動させる系のゲートパルスを選択的に変更することで、各系の異常を検出することができる。   In the present embodiment, the configuration in which the thyristor 22 is driven by the dual gate pulses GPa and GPb has been described. However, the configuration is not limited to the dual system, and may be configured by a multiple system. First, an abnormality in each system can be detected by selectively changing the gate pulse of the system that drives the switching element.

本実施形態では、サイリスタ22の点弧をFV信号Sfvにより検出したが、サイリスタ22の点弧を検出できれば、どのような構成で検出してもよい。   In this embodiment, the ignition of the thyristor 22 is detected by the FV signal Sfv. However, any configuration may be used as long as the ignition of the thyristor 22 can be detected.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

1…ゲートパルス発生器、2…サイリスタバルブ、3…制御盤、11…パルスパターン選択部、12…ゲートパルス出力部、13…故障検出部、21a,21b…レーザダイオードユニット、22…サイリスタ、23…抵抗、24…順電圧検出器、GPa,GPb…ゲートパルス、NG…故障検出信号、Stvc…TVC信号、Sfv…FV信号。   DESCRIPTION OF SYMBOLS 1 ... Gate pulse generator, 2 ... Thyristor valve, 3 ... Control board, 11 ... Pulse pattern selection part, 12 ... Gate pulse output part, 13 ... Failure detection part, 21a, 21b ... Laser diode unit, 22 ... Thyristor, 23 ... resistance, 24 ... forward voltage detector, GPa, GPb ... gate pulse, NG ... failure detection signal, Stvc ... TVC signal, Sfv ... FV signal.

Claims (5)

多重系のゲートパルスによりスイッチング素子を点弧する電力変換装置の制御装置であって、
前記多重系のゲートパルスのうち前記スイッチング素子を最初に点弧する系のゲートパルスを選択するゲートパルス選択手段と、
前記スイッチング素子の点弧を検出する点弧検出手段と、
前記点弧検出手段により検出された前記スイッチング素子の点弧が、前記ゲートパルス選択手段により選択された前記系のゲートパルスで点弧されていないと判断した場合、前記系の異常と判断する異常判断手段と
を備えることを特徴とする電力変換装置の制御装置。
A control device for a power conversion device that ignites a switching element by a multi-system gate pulse,
Gate pulse selection means for selecting a gate pulse of the system that first ignites the switching element among the gate pulses of the multiple system;
Ignition detection means for detecting the ignition of the switching element;
An abnormality that determines that the system is abnormal when it is determined that the ignition of the switching element detected by the ignition detection means is not ignited by the gate pulse of the system selected by the gate pulse selection means And a control unit for the power conversion device.
ゲートパルス選択手段は、前記スイッチング素子を点弧する系のゲートパルスが予め決められたパルスパターンを選択すること
を特徴とする請求項1に記載の電力変換装置の制御装置。
2. The control device for a power converter according to claim 1, wherein the gate pulse selecting means selects a pulse pattern in which a gate pulse of a system for igniting the switching element is determined in advance.
前記異常判断手段は、前記スイッチング素子の端子間の電圧に基づいて、前記スイッチング素子の点弧を検出すること
を特徴とする請求項1又は請求項2に記載の電力変換装置の制御装置。
The control device for a power conversion apparatus according to claim 1 or 2, wherein the abnormality determination unit detects ignition of the switching element based on a voltage between terminals of the switching element.
多重系のゲートパルスによりスイッチング素子を点弧する電力変換装置の制御方法であって、
前記多重系のゲートパルスのうち前記スイッチング素子を最初に点弧する系のゲートパルスを選択し、
前記スイッチング素子の点弧を検出し、
検出した前記スイッチング素子の点弧が、選択した前記系のゲートパルスで点弧されていないと判断した場合、前記系の異常と判断すること
を含むことを特徴とする電力変換装置の制御方法。
A control method of a power converter that ignites a switching element by a multi-system gate pulse,
Selecting a gate pulse of the system that first fires the switching element among the gate pulses of the multiple system;
Detecting the ignition of the switching element;
A control method for a power converter, comprising: determining that the detected switching element is not ignited by a gate pulse of the selected system, and determining that the system is abnormal.
多重系のゲートパルスにより点弧されるスイッチング素子と、
前記多重系のゲートパルスのうち前記スイッチング素子を最初に点弧する系のゲートパルスを選択するゲートパルス選択手段と、
前記スイッチング素子の点弧を検出する点弧検出手段と、
前記点弧検出手段により検出された前記スイッチング素子の点弧が、前記ゲートパルス選択手段により選択された前記系のゲートパルスで点弧されていないと判断した場合、前記系の異常と判断する異常判断手段と
を備えることを特徴とする電力変換装置。
A switching element ignited by a multi-system gate pulse;
Gate pulse selection means for selecting a gate pulse of the system that first ignites the switching element among the gate pulses of the multiple system;
Ignition detection means for detecting the ignition of the switching element;
An abnormality that determines that the system is abnormal when it is determined that the ignition of the switching element detected by the ignition detection means is not ignited by the gate pulse of the system selected by the gate pulse selection means A power conversion device comprising: a determination unit.
JP2012271151A 2012-12-12 2012-12-12 Control device for power converter Expired - Fee Related JP5986910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012271151A JP5986910B2 (en) 2012-12-12 2012-12-12 Control device for power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012271151A JP5986910B2 (en) 2012-12-12 2012-12-12 Control device for power converter

Publications (2)

Publication Number Publication Date
JP2014117116A true JP2014117116A (en) 2014-06-26
JP5986910B2 JP5986910B2 (en) 2016-09-06

Family

ID=51172585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012271151A Expired - Fee Related JP5986910B2 (en) 2012-12-12 2012-12-12 Control device for power converter

Country Status (1)

Country Link
JP (1) JP5986910B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646099A (en) * 2015-10-29 2017-05-10 全球能源互联网研究院 High-voltage direct-current power transmission TTM board card fault positioning system and fault positioning method thereof
CN107807287A (en) * 2017-08-30 2018-03-16 全球能源互联网研究院有限公司 A kind of test system of valve base control device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112180192A (en) * 2020-09-27 2021-01-05 云南电网有限责任公司昭通供电局 Power electronic equipment field test detection method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04200264A (en) * 1990-11-29 1992-07-21 Toshiba Syst Technol Kk Gate control device for thyristor valve
JPH0530728A (en) * 1991-07-22 1993-02-05 Toshiba Corp Semiconductor switching device
JP2005328405A (en) * 2004-05-17 2005-11-24 Hitachi Ltd Multiplexed switching circuit
JP2006351825A (en) * 2005-06-16 2006-12-28 Toshiba Mitsubishi-Electric Industrial System Corp Optical ignition semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04200264A (en) * 1990-11-29 1992-07-21 Toshiba Syst Technol Kk Gate control device for thyristor valve
JPH0530728A (en) * 1991-07-22 1993-02-05 Toshiba Corp Semiconductor switching device
JP2005328405A (en) * 2004-05-17 2005-11-24 Hitachi Ltd Multiplexed switching circuit
JP2006351825A (en) * 2005-06-16 2006-12-28 Toshiba Mitsubishi-Electric Industrial System Corp Optical ignition semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646099A (en) * 2015-10-29 2017-05-10 全球能源互联网研究院 High-voltage direct-current power transmission TTM board card fault positioning system and fault positioning method thereof
CN106646099B (en) * 2015-10-29 2019-06-14 全球能源互联网研究院 A kind of D.C. high voltage transmission TTM board faults positioning system and its Fault Locating Method
CN107807287A (en) * 2017-08-30 2018-03-16 全球能源互联网研究院有限公司 A kind of test system of valve base control device
CN107807287B (en) * 2017-08-30 2019-11-15 全球能源互联网研究院有限公司 A kind of test macro of valve base control equipment

Also Published As

Publication number Publication date
JP5986910B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
JP6196293B2 (en) Method and apparatus for locating and extinguishing arc locations
JP5986910B2 (en) Control device for power converter
JP6390985B2 (en) Light grid synchronization method
JP5520652B2 (en) Fault detection circuit for thyristor series circuit
JP2014011053A (en) Illumination apparatus
JP2015106828A (en) Illumination device and power line communication system transmitting signal thereto
JP2008305941A (en) Driver circuit of light emitting diode, method for detecting failure of light emitting diode, or the like
JP6541269B2 (en) Light gate circuit
WO2009070828A9 (en) An led driver method for traffic lanterns
JPH0328150B2 (en)
JP2008180653A (en) Multiple optical axis photoelectric sensor
JP6944870B2 (en) Short-circuit judgment device and light irradiation device
WO2018105294A1 (en) Light-emitting device, fiber laser, and, ground fault determination method
JPH0575421A (en) Multi-axis photoelectric switch
JP2008154372A (en) Power device short-circuit detecting circuit
JP2009219171A (en) Thyristor protector
JP2016169984A (en) Poor connection detector
KR101603248B1 (en) Method and apparatus for operating a emergency generator
JP5268294B2 (en) Fault detection device for chopper circuit
JP6245364B2 (en) Semiconductor laser device
JP2007333623A (en) Ac output circuit with failure detecting function
JP7011446B2 (en) Short-circuit judgment device and light irradiation device
KR102628411B1 (en) Apparatus and method for detecting fan failure
JP2013186946A (en) Method and circuit of detecting short circuit failures of organic el element
JPH08168168A (en) Voltage detection circuit, drive circuit and failure detection circuit for thyristor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160808

R150 Certificate of patent or registration of utility model

Ref document number: 5986910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees