JP2006345541A - 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路 - Google Patents

光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路 Download PDF

Info

Publication number
JP2006345541A
JP2006345541A JP2006178243A JP2006178243A JP2006345541A JP 2006345541 A JP2006345541 A JP 2006345541A JP 2006178243 A JP2006178243 A JP 2006178243A JP 2006178243 A JP2006178243 A JP 2006178243A JP 2006345541 A JP2006345541 A JP 2006345541A
Authority
JP
Japan
Prior art keywords
stage
signal
optical
inp layer
soa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006178243A
Other languages
English (en)
Other versions
JP4395151B2 (ja
JP2006345541A5 (ja
Inventor
Jithamithra Sarathy
ジサミスラ サラシー
Bharat Dave
バラト デイヴ
Boris Stefanov
ボリス ステファノフ
Ronald Simprini
ロナルド シンプリニ
Tan Thai
タン タイ
Roman Antosik
ロマン アントシック
David B Lidsky
デイヴィッド ビー リドスキー
Doruk Engin
ドラック エンジン
Kwang Kim
クワン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alphion Corp
Original Assignee
Alphion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/848,968 external-priority patent/US6570697B2/en
Priority claimed from US09/849,441 external-priority patent/US6563621B2/en
Application filed by Alphion Corp filed Critical Alphion Corp
Publication of JP2006345541A publication Critical patent/JP2006345541A/ja
Publication of JP2006345541A5 publication Critical patent/JP2006345541A5/ja
Application granted granted Critical
Publication of JP4395151B2 publication Critical patent/JP4395151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29Repeaters
    • H04B10/291Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
    • H04B10/299Signal waveform processing, e.g. reshaping or retiming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0075Arrangements for synchronising receiver with transmitter with photonic or optical means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】AO3R機能性に関する方法及びシステムを提供する。
【解決手段】本システムでは、AO2R装置の後にAOCRクロック回復モジュール及びAOR時間調整装置が続いている。AOR時間調整装置は、AOCRクロック回復モジュールによってAO2Rの出力から抽出された再生クロック信号を入力として取る。出力は、再生され再整形された入力信号によってゲート制御された回復クロック信号であり、時間調整装置の最適動作を設定するためにモニター回路が使用される。
【選択図】図1

Description

本発明は、遠距離通信に関し、より厳密には、光−電気−光(OEO)変換の必要性をなくした、データネットワーク内の光学信号の全光学的再整形、再生及び時間調整(時間変更)(AO3R)のための改良されたシステム及び方法に関する。
(他の出願に関するクロスリファレンス)
本願は、米国仮特許出願第60/238,296号の恩典を主張する。この出願は、米国特許出願第09/849,441号及び09/848,968号(特許出願)の一部係属出願であり、上記各特許の明細書全体を参考文献として本出願に援用する。
長距離用光学ラインシステム内のノイズ、タイミング・ジッタ、及び減衰は、送信信号の劣化の原因となる。必然的に、光学ネットワーク内の接続点装置の基本的要件の1つは、光学パルスの再生、再整形、及び時間調整(3R再生)能力である。「全光学」システムを実施するための様々な会社からの過剰な請求にもかかわらず、現時点では光学パルスの時間調整は、着信光学信号を電気信号に変換することにより実現されている。これに続いて、特定用途集積回路(ASIC)を使った電気信号の完全再生及び時間調整が行われる。レーザー源は、ここで、この完全に再生され且つ時間調整された電気信号を使って変調される。しかしながら、光学信号を電気信号に変換し更に再度光学信号に戻すことにはある種の欠点が存在する。第1に、データ信号の電気的処理は、ビットレートにとって透明ではなく、フォーマットの影響を受ける。従って、OEOシステムは任意の着信データ信号を処理することはできず、即ち、ビットレート、フォーマット及びコーディングを、先験的に知る必要がある。第2に、電気的ドメインに変換し、更にそこから光学ドメインに変換するのに、相当なパワー損失が生じる。
光学ネットワークが、益々透明になるにつれ、信号の光学対電気変換、即ちOEO変換に頼らずに信号を再生する必要が生じている。
現在、光学ネットワークの信号コーディングは、通常、非ゼロ復帰(NRZ)コードを使う。このようなコーディングでは、高ビットの信号レベルは、一連の高ビットから成る着信信号の部分の間、ゼロには戻らない。NRZコーディングは、それに関わる信号帯域幅効率のため、光学通信システムにおいて今日選択されているコーディングである。このコードは、こうして10Gb/sまでのライン速度で作動する光学ラインシステムに使用されてきた。しかしながら、サービスライン速度が40Gb/sまで上がると、ファイバー分散及びシンボル間干渉(ISI)ペナルティの低下に関係する理由により、ゼロ復帰(RZ)コーディングのほうが一般的に好まれる。RZコーディングでは、信号は、各ビット期間毎にゼロに戻る。
将来の光学ネットワーキングラインシステムは、10Gb/s及び40Gb/sの両方におけるサービス信号を、その関係付けられた前進型誤信号訂正(FEC)オーバーヘッドと共に組み込むことになるであろう。10Gb/sデータ転送に関係するFEC速度は、10Gb/sイーサネット用の64/63コーディング、SONET−OC192FECの15/14エンコーディング及び12.25Gb/sの強FEC速度、並びにこれからの開発が見込まれる数多くのコーディングスキームを含んでいる。効果上、複数のFEC及び他のコーディング関連のプロトコルをサポートするためには、光学ネットワークノードは数多くのライン速度を処理できなければならない。
ネットワークは光学的透明に向かう傾向にあるので、光学ネットワーク内の接続点装置は、全ての利用可能ライン速度で、そのコーディングとは関係なく作動しなければならない。これらの装置の基本的な機能の1つは、全体が光学ドメイン内にある信号からクロックを抽出する能力である。RZ信号のRFスペクトルは、ライン速度で強力なスペクトル成分を示す。必然的に、着信信号はクロック信号の抽出に直接的に使用される。NRZ信号フォーマットの場合には、RFスペクトルは、ライン速度でスペクトル成分を全く示さない。理想的なNRZ信号のRFスペクトルは、ライン速度で最初がゼロである正弦関数のように見える。親特許出願に説明しているように、NRZ信号からの全光学クロック回復の根本的な問題は、ライン速度でのRFスペクトル成分の生成である。親特許出願に説明しているように、NRZ/PRZ(非ゼロ復帰/ゼロ擬似復帰)変換器を使用して、着信NRZ信号をRZ様の信号に変換することにより、強力なライン速度周波数成分を生成する。
上記の結果として、これらネットワーク要素内のクロック回復は、幅広いレンジの周波数に亘って調整可能でなくてはならない。従って、必要とされるのは、真に全光学的であって、幅広いレンジのビットレート周波数に亘って調整可能で、且つ現在の遠距離通信システムの搬送波周波数レンジ(波長範囲)、即ちC及びL波長帯域で作動するAO3Rシステムである。
AO3R機能性のための方法及びシステムを提示する。本システムは、AO2R装置と、これに続くAOCRクロック回復モジュール、及びAOR時間調整装置を含んでいる。AOR時間調整装置は、入力として、AOCRクロック回復モジュールによってAO2Rの出力から抽出された回復済みクロック信号を取る。出力は、再生され再整形された入力信号によりゲート制御された回復済みクロック信号であり、時間調整装置の最適作動を設定するためにモニター回路が使用される。第1の実施形態では、AOR時間調整装置の出力は、DWDM送信システムとの固定された波長接続に整合するように変換されたサービス波長で、信号をNRZコーディングに戻すAOCコード及び波長変換出力ステージに与えられる。第2の実施形態では、コード変換はAOR時間調整装置に組み込まれ、波長変換はAOCRクロック回復装置内で実現される。
O3R機能性を実行するためのこれまでのスキームでは、あるレベルの光学対電子(OEO)変換を使用してクロック信号を生成する。ここに提示したAO3Rスキームは、光学ドメイン内の全3機能を実行し、選択波長上で、同一のコーディングを入力として使用し、クリーンな出力信号を戻す。
光学交差接続スイッチのような高減衰要素は、AO2R装置の後で、信号がAOCRクロック回復装置とAOR時間調整装置に分割される前の、AO3R装置の前又はその内部の何れかに配置される。
AO3R装置の概略線図を図1に示す。入力ステージ110は、着信信号をブーストするため光学増幅器を備えている。120に示す全光学2R装置は、基本的には、ブーストされた信号からノイズを取り除き、それを高減衰率の方形波に再整形する。この装置は、色々なやり方で実現することができる。半導体光学増幅器−マッハ・ツェンダー(Mach-Zehnder)干渉計(SOA−MZI)を使用する市場で入手可能な装置を、この目的に利用することができる。ファイバー及びSOAの四波混合非線型性を利用した他の実施形態も、この目的に使用することができる。
次に、本図の点150に示すように、信号は2つの部分に分割される。分割比は、−3dBから−10dBのレンジ(範囲)に亘る。信号の一方の部分150Aは、クロック回復モジュール130へ入力され、信号の他方の部分150Bは、全光学時間調整(AOR)モジュール131に入力される。クロック回復モジュール130は全光学装置である。光学信号を電気的ドメインへ変換することはない。このような全光学クロック回復の装置及び方法は、米国特許出願第09/849,441号に詳しく説明されている。米国特許出願第09/848,968号では、クロック回復モジュールの第1ステージを含む、ライン速度を抽出するプリプロセッサについて説明している。
図2に、クロック回復の概略を説明する。NRZ対PRZライン速度回復プリプロセッサ250は、AOCRスキームの第1ステージを形成する。これは、経路遅延非対称マッハ−ツェンダー干渉計(AMZI)で構成されている。AMZIは、アームそれぞれに半導体光学増幅器(SOA)205、206を、アームの1つに位相遅延207を組み込んでいる。ライン遅延は、両アーム間の位相差がπになるようにセットされる。AMZIは、2つの経路の信号が破壊干渉を起こすように設定されている。その結果、高ビットと、その経路遅延しπ−位相反転したコピーとの干渉によって、RZ様のビット、名づけてPRZビットが、元の高ビットの立ち上がり端及び降下端の両方に生成される。この後者の信号は、元のNRZビット速度の信号を効果的に二倍にするビット速度で、PRZ出力信号となる。
ビット速度の効果的な二倍化は、AMZI250の出力信号210のRFスペクトルにライン速度周波数の大きな成分が生成される原因になる。通常は、入力信号が並外れて異常でなければ、この線速度周波数は、スペクトルの優性周波数から大きく離れたものとなるはずである。プリプロセッサは、作動するのに、入力データの実際のビット速度又はコーディングを先験的に知る必要はないので、ライン速度の抽出は、データ速度でありフォーマットの影響を受けない。明らかであるように、これは波長の影響も受けない。
この様に、プリプロセッサは、PRZ信号を再整形する能力、及びそのデューティサイクルを調整する能力を有している。第1ステージ250の出力210は、第2ステージ260への入力となる。ある好適な実施形態では、第2ステージ260は、対称のマッハ−ツェンダー干渉計を備えており、各アームにはそれぞれ半導体光学増幅器211と212が入っている。
クロック回復の原理は、2つのレーザーDFB1 213とDFB2 214の間に振動を誘起することに基づいている。この振動は、第1ステージ210の出力がトリガする。上記のように、この出力はRZ又はPRZの何れかである。DFB2 214への電流は、そのレージング閾値近くに合わされ、同時にDFB1 213はレージングモードとなるようにエネルギーが供給される。こうして、トリガパルス210は、DFB2 214にレージングを誘起する。DFB2 214からのフィードバックは、DFB1 213のレージングを切り、結果的にDFB2 214自身も切れることになる。DFB2 214からのフィードバックが低下することにより、今度はDFB1 213がレージング状態に復帰する。このようにして、2つのレーザーは振動して互いに刺激し合う。入力信号210内の優性周波数が元の信号200のクロック速度であることを思い起こすと、入力210からのパルスは、DFBレーザーの振動をその速度にロックするのに、そして、一般的には(元の信号200が高ビットのロングランを有していた場合に現れるような)かなり多くの低ビットを保持するのに十分である。こうして、PRZ/RZ入力210による強制トリガは、振動の位相を元の信号200のクロック速度にロックする。
干渉計は、DFB2 214への位相入力の制御を改善する。SOA−MZIを使用すると、DFB2 214への入力信号位相を調整することで、振動速度の調整がやり易くなる。MZI出力の位相が同調されると、DFB2 214の利得回復時間が調整される。その結果、振動速度が変更される。この様にして、クロック周波数は、望ましいライン速度へと更に調整される。非線形SOA要素を使用することによっても、より少ないエネルギー費用で出力クロックの整形ができるようになる。更に、第2ステージ干渉計内の2つのSOAそれぞれの電流を調整することにより、各SOA導波管の屈折率が操作され、それによってDFB2 214に入るパルスの位相が変更され、更には、図1の時間調整された入力信号の位相152と整列するように振動の位相が調整される。この様にして、回路の振動速度及び位相を変更することができる。同一の回路をネットワーク内で利用可能な各種ビット速度に同調させ、システムをビット速度に依存しないものにすることができる。
図1に戻るが、上記の様に、AO2R120から導き出された信号の第2部分150Bは、AOCRクロック回復モジュール130内で回復されそこから出力されたライン速度クロッキング信号151と共にAOR時間調整装置131に入力されるが、そのプロセスについては図2に示した通りである。AORでは、クロッキング信号151は、再生され再整形された入力信号150BでANDゲート制御され、AOR131の出力152を与える。フィードバック回路145は、確実にクロック信号151とデータ信号152が位相整列するようにする。このフィードバック回路145は、例えば、図3に示すように、信号レベルが確実に最大化されるように、AOR152の出力でDCパワーレベルを監視する単純な光検出器ベースの回路で作ることができる。図3に355で示すモニター信号155は、(図1のフィードバック回路145に対応する)図3の光検出器及びピーク検出器345に送られ、図1の信号154に対応する負のフィードバック信号354を生成する。このフィードバック回路からの負のフィードバックは、AORの静止位相状態を、(即ち、後に説明するように、AORのMZI内のSOAを制御する調整電流を調節することにより)検出される光電流が最大になるように調整する。これは、元の信号100とAOR時間調整回路内の回復されたクロック151との間の最適移相を示す。
AOR131の出力は、全光学RZ対NRZ及び波長変換器140に送給される。コーディング変換器のCW(連続波長)レーザー源を使用して波長変換を実行する。この機能性は、図1にラムダ変換モジュール142で示されている。
米国特許出願第09/849,441号及び09/848,968号に説明されているAOCRモジュールの機能性を想起すると、クロック回復は、NRZ入力信号をPRZ信号に変換する。ネットワークが、NRZコード化データを扱うように設定されている場合は、出力はNRZコーディングに変換して戻されねばならない。同様に、ネットワーク状態及び条件によっては、入力データ信号が、着信時の波長とは異なる発信波長で搬送されるのが望ましい場合もある。この様に、波長変換は出力ステージで与えられる。別の実施形態では、後に説明する様に、波長変換はAOCR装置130内で実行することができ、コード変換はAOR装置131に一体化され、図1の140及び142は不要になる。
光学交差接続スイッチのような高減衰要素は、AO2R装置の後で、信号がAOCRクロック回復装置とAOR時間調整装置に分割される前の、AO3R装置の前又はその内部の何れかに配置される。
市販されているAOCR装置130を使用するのは、図1に示すような全体的AO3Rスキームに対するモジュラー構造を意味している。このアッセンブリの1つの実施形態は、シリコン光学ベンチ(SiOB)技術に基づくマルチチップモジュール(MCM)である。このような実施形態では、それぞれが各アーム構造内でSOAと同じ対称MZIを使用している4つの主要要素、即ちAO2R 120、AOCR 130、AOR 131、及びAOC RZ/NRZ及び波長変換器140、を構成している個々のチップ間の相互接続は、シリコン基板上のシリカ導波管により提供される。
AO3Rの好適な実施形態としては、InP基板上の完全統合型サブシステムがある。これは、AO2Rの構造がレーザーと一体化したSOA−MZIで構成されることを示唆しており、同様の構造はその機能(例えば、AOCR、波長変換器)により要求されるレーザーと一体化したSOA−MZIで構成される。このような一体化は、米国特許出願第09/849,441号に論じられているAOCRの実装に似ている。
上記のように、本発明の方法は、個別の構成要素を使用して実施することもできるし、好適な実施形態でのように、InPベースの半導体内の一体化デバイスで実施することもできる。次に、後者の実施形態について、図4を参照しながら説明する。
代表的な集積回路SOAの断面図を図4に示す。図2に関し、図4では、干渉計アーム内の光学信号フローの方向に垂直に切断した、何れかの図示のSOAの断面図を示している。図4に示す多くの種類のデバイスは、プリプロセッサの干渉計、即ちクロック回復、と容易に一体化できるので、回路全体を1つのIC上に製作することができる。デバイスは、InGaAsPで作られた2つの導波管層410及び412の間に活性歪多量子井戸領域(active Strained Multiple Quantum Well region)411を挟んだ、埋め込み型サンドイッチ構造450で構成されている。ある代表的な実施形態では、層410及び412内のInGaAsPのλgは1.17μmである。サンドイッチ構造は、デバイスの幅に沿って横方向に伸びているのではなく、埋め込まれているInP領域404により両側が囲まれている。
活性歪MQW層は、入力信号偏光の偏光とは独立して、SOAに対し一定の利得及び位相特性を保証するために使用される。SMQW層は、GaAsP層とInGaAs層の対で構成され、層境界面間に歪が生まれるように一方が他方の上に重ねられており、当該技術では既知である。ある好適な実施形態では、このような対が3個で、合計6層となっている。活性領域/導波管サンドイッチ構造450は、ドープされていないInP層404内に埋め込まれており、ドープされていないInP層403上に横方向に配置されている。後者の層403は、実質的にドープされたn−型InP基板の表面に成長させたn−型InP層402上に横方向に配置されている。基板層401は、ある好適な実施形態では、ドーピングが4−6×1018/cm-3である。成長層402のドーピングは、精密に制御され、ある好適な実施形態では5×1018/cm-3程度である。埋め込まれた活性領域/波長管サンドイッチ構造450と、それを覆っているドープされていないInP層の上には、p−型InP領域421が横方向に配置されている。ある好適な実施形態では、この領域は、ドーピングが5×1017/cm-3である。p−型InP領域421の上には、高度にドープされたp+-型InGaAs層が設けられている。ある好適な実施形態では、この後者の領域のドーピングは1×1019/cm-3である。p−型層420と421は、図4に示すように、それぞれ、幅が活性領域/導波管サンドイッチ構造の幅と等しい。上記のように、光学信号経路は、図4の面に垂直でかつ同面に向かっている。
上記SOAを利用すると、全光学3R装置全体を1つの回路に統合することができる。図5には、代表的な完全統合型AO3R装置の概略配置を示している。なお、図5には、分かり易いように、回路の活性部品だけを示している。この様に、冗長構造を備えた装置は、図示のモジュールの何れにおいても使用できる。同様に、図5では、図1に概略図示する各種デバイスとモジュールから成る回路の部分の周りのブロックが描かれている。従って、2つの図面を容易に相関させることができる。図5に示す一体型装置は、図1の各種機能性の全てを実装しており、次にこれについて説明する。
一体型装置には、図1のAO2Rステージ120、クロック回復ステージ130(プリプロセッサステージを含む)、AORステージ131、及びAOC RZ/NRZコード及び波長変換器ステージ140に対応して、4つのステージがある。概括的には、図1及び図5の符号は、ここでも相関付けを容易にするために、十の位と末の位は同じである。
図5の一番上には、入力信号500、前置増幅器510、及びAO2Rステージ520がある。着信信号500は、図の右上に入りSOA510を通過する。そこから信号は、ステージ520の一体型レーザーを備えたMZIに入る。AO2Rステージからの出力は、次に、信号550A及び550Bに分かれる。出力550B、即ち今や再生・再整形された光学パルストレインは、プリプロセッサ530PPとクロック抽出530CEのサブステージを備えたクロック回復ステージ530に入る。親特許に記載のように、元の入力がRZコード化されている場合、ステージ520のAMZIの上側アームの利得はゼロに設定され、中間信号5501も同様にRZコード化される。元の入力がNRZコード化されている場合、中間信号5501はPRZコード化される。プリプロセッサ5501からの中間出力は、クロック抽出サブステージ530CEに送給され、ここから今やRZコード化されたクロック信号551が出力される(また、後に説明する本発明の第2の実施形態によれば、DFB−2Rレーザー560を介した波長変換を受けることも考えられる)。この後者の信号551は、データ信号でありSOA570でAORに入力されるステージ520からの分割出力550Aと共に、AORステージ531に入力される。この入力550Aは、SOA571及び572を含有するMZIでの位相変調を介して、クロック信号551をゲート制御し、このステージの時間調整された出力552を生成する。
AOR出力信号552は、RZコード化された信号である。この信号552はコード及び波長変換モジュール540に入力される。入力信号500がNRZコード化されていれば、AOR出力信号552は、SOA575及び576から成るMZI590に、SOA573及び574の両方を経由して送給される。遅延のない(SOA573経由の)高ビット位相は、構成的干渉のためにDFB−2R542からの連続波長光を変調し(ここで、SOA575及び576は初期には相対移相πに設定されており(一般的にはMZIの両側のアームの全SOAはそのように設定されている)、従って、上側アームの高ビットは、2つのSOA間の位相差をゼロに変更し、各SOA上の高ビットは、相対移相をπに変更し戻す)、CW光は出力553で組み合わされて“1”を生成する。MZI590の上側アームを通る高ビットが通過し終わったら、SOA574は、次に、同じビットの遅延コピーをMZIに遅延要素580を介して送る。
とりわけ、SOA内の移相待ち時間及び回復されたクロック信号の全期間ビット速度次第で、適切な遅延を使って、RZ信号はNRZコード化された信号に変換される。
このようにして、NRZパルスは着信RZパルス552から生成される。入力信号552がRZコード化されると、SOA574は切られ、こうしてMZI590コード変換器に対する遅延信号を遮断する。変換器は、こうして、RZパルスを変更させずにシステム出力553に送る。
再生され、再整形され、時間調整された信号552の波長変換は、DFBレーザー542の周波数を合わせることにより実行される。サンプル採取されたパワーモニター、PM545は、上記の様に、フィードバック制御装置に送られ、SOA571及び572の調整電流を設定するのに使用される。
最終結果は、AO3R装置全体の最終出力553であり、これは、ユーザーにより選定された波長の、再生され、再整形され、時間調整されたクリーンな光学パルストレインである。
図6は図5と同じであるが、各ステージを示すブロックを取り除いて分かり易くしたものである。符号は、百の位が、図5では“5”になっているのに対し、対応するものが、図6では“6”になっている点を除いて、同じである。
このような一体型AO3R装置を実効化する代表的方法を次に説明する。
エピウェーハが導波管及びSOA活性領域を備えて成長した後、ウェーハはSOA、AMZI、及び各種MZIの輪郭を描くためにパターン形成される。ある好適な実施形態では、クロック抽出サブステージのAMZIの2つのアームの間の経路長差は凡そ1mmである。
次に、ホログラフィー手法又は非接触干渉リソグラフィー手法の何れかを使って、装置の第2ステージのDFB領域が形成される。好適な実施形態の格子の周期性は、凡そ2850Aである。格子はオーダー1であり、第2オーダー回析により光学フィードバックを提供する。次に、ドープされていないInP表面被膜層、p−型InP層、及び接触層を、パターン化された基板上に再成長させる。このステップの次には、表面接触(接点)金属化のためのフォトリソグラフィーが続く。このデバイスを分割してパッケージする。
本発明の第2の実施形態を図7−9に示す。本発明の第2の実施形態では、RZ対NRZ変換は、AOR時間調整装置により実行される。これにより、図5のAOC装置540の必要性がなくなる。本事例では、波長変換は、AOCRのクロック抽出装置530CE内でDFBレーザー#1及び#2の搬送波周波数を同調させることにより実現される。図7は、本事例の機能ブロック線図を示す。図7と図1の同様の符号(十の位と末の位)は、同様の機能性に相関している。図7では、ラムダ変換742はAOCRモジュール730で、RZ/NRZ変換はAOR時間調整モジュール731で行われることになる。
図8及び図9それぞれに、この第2の実施形態の2つの事例、即ち変型例を示している。図8は、AOR/RZ対NRZ変換装置の逆方向伝搬の例を示している。この構成では、AOR831に対する遅延入力信号850Aと遅延回復クロック信号851の両入力は、RZ対NRZ変換に関し、上記のように、共に同量遅延されねばならず、かくして遅延要素880及び880’が設けられている。
図9は、AOR/RZ対NRZ変換装置の同方向伝搬の例を示している。この構成では、入力信号と回復されたクロック信号が連結されたものに、唯1つの遅延980しか必要でない。この形態では、時間調整され変換された出力951、及び再生された入力信号950Aは、共にAOR装置の出力に伝送される。この構成では、再生された入力信号950A、950AA、及び950ABをフィルタにかけて除外するのに、光学フィルタ999が必要である。
以上、本発明の好適な実施形態について説明してきたが、当業者には様々な変更又は補足を加え得ることが自明であろう。そのような変更又は補足は、上記特許請求の範囲に述べる事項の範囲に含まれるものとする。
第1の実施形態による、本発明のシステムの概略線図である。 図1に示す全光学クロック回復ステージの概略線図である。 本発明によるデータ/クロック位相整列のためのフィードバック回路を示す図である。 本発明による、代表的なSOA−AMZI装置の断面図である。 本発明の第1の実施形態による、完全一体型AO3Rサブシステムの概略図であり、各種ブロックを示している。 ブロック識別子のない、図5のサブシステムを示す図である。 本発明の第2の実施形態による概略線図である。 完全一体型AO3Rサブシステムの、第2の実施形態の第1事例を示す図である。 完全一体型AO3Rサブシステムの、第2の実施形態の第2事例を示す図である。

Claims (21)

  1. 光学データ信号の全光学的再生、再整形、及び時間調整の方法において、
    再生及び再整形ステージと、
    クロック回復ステージと、
    コード及び波長変換ステージと、から成ることを特徴とする方法。
  2. 前記方法は、入力信号のビットレート及びコーディング方法の影響を受けないことを特徴とする請求項1に記載の方法。
  3. 前記方法は、入力信号の波長の影響を受けないことを特徴とする請求項2に記載の方法。
  4. 前記方法は、少なくともC及びL波長帯域の搬送波周波数レンジで機能することを特徴とする請求項3に記載の方法。
  5. 全光学的再生・再整形・時間調整装置において、
    4つのマッハ−ツェンダー干渉計と、
    1つの非対称マッハ−ツェンダー干渉計と、
    4つの光源と、を備えていることを特徴とする装置。
  6. 前記光源は連続した波長光を発することを特徴とする請求項5に記載の装置。
  7. 前記光源は分散フィードバックレーザーであることを特徴とする請求項6に記載の装置。
  8. 前記干渉計の各アームにはSOAがあることを特徴とする請求項7に記載の装置。
  9. MZIを備えたAO2Rの第1ステージと、
    AMZIと、2つの光源と一体化されたMZIとを備えたクロック回復の第2ステージと、
    全光学的時間調整の第3ステージと、
    コード及び波長変換の第4ステージがあることを特徴とする請求項5−8の何れかに記載の装置。
  10. 全光学的再生・再整形・時間調整装置において、
    3つのマッハ−ツェンダー干渉計と、
    1つの非対称マッハ−ツェンダー干渉計と、
    3つの光源と、を備えていることを特徴とする装置。
  11. 前記光源は連続波長光を発することを特徴とする請求項10に記載の装置。
  12. 前記光源は分散型フィードバックレーザーであることを特徴とする請求項11に記載の装置。
  13. 前記干渉計の各アームにはSOAがあることを特徴とする請求項12に記載の装置。
  14. MZIを備えたAO2Rの第1ステージと、
    AMZIと、2つの光源と一体化したMZIとを備えたクロック回復の第2ステージと、
    全光学的時間調整及びコード変換の第3ステージと、があることを特徴とする請求項10−13の何れかに記載の装置。
  15. 波長変換は前記第2ステージで行われることを特徴とする請求項14に記載の装置。
  16. 前記第3ステージ内で、回復されたクロック信号とデータ信号は同方向伝搬することを特徴とする請求項15に記載の装置。
  17. 前記第3ステージ内で、前記回復されたクロック信号と前記データ信号は逆方向伝搬することを特徴とする請求項16に記載の装置。
  18. 半導体デバイスにおいて、
    第1ドーピングタイプのInP基板と、
    その上に設けられた前記第1ドーピングタイプの第2InP層と、
    前記第2層上に設けられたドープされていない第3InP層と、
    前記第3InP層の表面に横方向に設けられ、その幅は前記基板の幅並びに前記第1及び第2InP層の幅よりも狭い、第1InGaAsP導波管領域と、
    前記第1導波管領域の表面に横方向に中心を合わせて設けられ、前記第1導波管領域と同じ幅を有する活性歪多量子井戸(SMQW)領域と、
    前記SMQW層の表面に横方向に設けられ、前記第1導波管領域及び前記SMQW領域と同じ幅を有する第2InGaAsP導波管領域と、
    前記第2導波管領域上に設けられ、前記基板の方向に前記活性領域及び前記第1導波管領域の側辺に沿って下向きに伸び、その幅は前記基板の幅並びに前記第1及び第2InP層の幅と同じである、ドープされていない第4InP層と、
    前記第4InP層上に横方向に設けられ、前記第1導波管領域及び前記SMQW領域と同じ幅を有する、第2ドーピングタイプの第1InP層と、
    前記第2ドーピングタイプの前記第1InP層上に横方向に設けられ、前記第2ドーピングタイプの前記第1InP層と同じ幅を有する、第2ドーピングタイプの第2InP層と、
    前記第2ドーピングタイプの前記第2InP層上に横方向に設けられた接触層と、
    前記接触層上に設けられた金属電極と、を備えていることを特徴とする半導体デバイス。
  19. 前記SOAは請求項18のデバイスを備えていることを特徴とする請求項15に記載の装置。
  20. 前記SOAは請求項18のデバイスを備えていることを特徴とする請求項16に記載の装置。
  21. 前記SOAは請求項18のデバイスを備えていることを特徴とする請求項17に記載の装置。
JP2006178243A 2000-10-06 2006-06-28 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路 Expired - Fee Related JP4395151B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23829800P 2000-10-06 2000-10-06
US23829600P 2000-10-06 2000-10-06
US23829700P 2000-10-06 2000-10-06
US09/848,968 US6570697B2 (en) 2000-10-06 2001-05-04 Format insensitive and bit rate independent optical preprocessor
US09/849,441 US6563621B2 (en) 2000-10-06 2001-05-04 Bit-rate and format insensitive all-optical clock extraction circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002533480A Division JP2004530312A (ja) 2000-10-06 2001-10-05 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路

Publications (3)

Publication Number Publication Date
JP2006345541A true JP2006345541A (ja) 2006-12-21
JP2006345541A5 JP2006345541A5 (ja) 2007-04-05
JP4395151B2 JP4395151B2 (ja) 2010-01-06

Family

ID=27540097

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002533480A Pending JP2004530312A (ja) 2000-10-06 2001-10-05 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路
JP2006178243A Expired - Fee Related JP4395151B2 (ja) 2000-10-06 2006-06-28 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002533480A Pending JP2004530312A (ja) 2000-10-06 2001-10-05 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路

Country Status (7)

Country Link
EP (1) EP1332390B1 (ja)
JP (2) JP2004530312A (ja)
AT (1) ATE489652T1 (ja)
AU (1) AU2002211461A1 (ja)
CA (2) CA2636572C (ja)
DE (1) DE60143540D1 (ja)
WO (1) WO2002029981A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008763A (ja) * 2008-06-27 2010-01-14 Mitsubishi Electric Corp 光変調デバイス及び光半導体装置
US8971702B2 (en) 2010-01-05 2015-03-03 Nec Corporation Method and apparatus for detecting chromatic dispersion, and method and apparatus for compensating chromatic dispersion

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118958B4 (de) * 2001-04-10 2006-11-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optischer 3R Regenerator mit Wellenlängenumsetzung
KR100459571B1 (ko) * 2002-07-20 2004-12-03 삼성전자주식회사 전광 신호 재생장치 및 방법
US7010234B2 (en) * 2002-07-29 2006-03-07 Alcatel Optronics Usa, Inc. All-optical regenerator for retiming, reshaping and retransmitting an optical signal
US7035550B2 (en) * 2002-12-10 2006-04-25 The Trustees Of Princeton University All-optical, 3R regeneration using the Sagnac and Mach-Zehnder versions of the terahertz optical asymmetric demultiplexer (TOAD)
WO2009030822A1 (en) * 2007-09-05 2009-03-12 Luxdyne Oy Protocol-independent regeneration of optical data signals
ITMI20080718A1 (it) * 2008-04-18 2009-10-19 Milano Politecnico Apparato di rigenerazione di un segnale ottico
US9319141B2 (en) 2010-04-06 2016-04-19 Nec Corporation Optical transmitting/receiving system and timing extracting method in optical transmitting/receiving system
JP2024518250A (ja) * 2021-03-28 2024-05-01 ニューフォトニクス リミテッド 全光メモリバッファ付き光スイッチ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735637B1 (fr) * 1995-06-13 1997-08-22 France Telecom Dispositif tout optique pour la regeneration d'un signal optique module selon un format rz
EP0854379B1 (en) * 1996-12-19 2010-11-03 Nortel Networks Limited Interferometer for all-optical timing recovery
JPH11101922A (ja) * 1997-07-30 1999-04-13 Nec Corp 光タイミングパルス生成方法及び光タイミング回路
EP0901245B1 (en) * 1997-08-27 2006-05-17 Interuniversitair Micro-Elektronica Centrum Vzw Optical decision circuit and use thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008763A (ja) * 2008-06-27 2010-01-14 Mitsubishi Electric Corp 光変調デバイス及び光半導体装置
US8971702B2 (en) 2010-01-05 2015-03-03 Nec Corporation Method and apparatus for detecting chromatic dispersion, and method and apparatus for compensating chromatic dispersion

Also Published As

Publication number Publication date
CA2425263A1 (en) 2002-04-11
JP2004530312A (ja) 2004-09-30
DE60143540D1 (de) 2011-01-05
EP1332390A4 (en) 2007-06-20
ATE489652T1 (de) 2010-12-15
WO2002029981A3 (en) 2003-04-10
CA2425263C (en) 2008-12-09
EP1332390B1 (en) 2010-11-24
JP4395151B2 (ja) 2010-01-06
WO2002029981A2 (en) 2002-04-11
AU2002211461A1 (en) 2002-04-15
CA2636572C (en) 2010-08-17
EP1332390A2 (en) 2003-08-06
CA2636572A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP4395151B2 (ja) 光学パルスストリームの再整形、再生、及び時間調整のための、ビットレートとフォーマットの影響を受けない全光学回路
US20040037500A1 (en) Optical code divistion multiple access network utilizing reconfigurable spectral phase coding
US6778730B2 (en) Optical signal processing device
US6671467B2 (en) Bit-rate and format insensitive all-optical clock extraction circuit
US6229633B1 (en) Optical sampling by modulating a pulse train
US20050053377A1 (en) Reconfigurable multi-channel all-optical regenerators
EP1649559A2 (en) All-optical, tunable regenerator, reshaper and wavelength converter
US6636318B2 (en) Bit-rate and format insensitive all-optical circuit for reshaping, regeneration and retiming of optical pulse streams
US20030058500A1 (en) Optical signal processing system
CA2222669C (en) Optical timing detection
US6570697B2 (en) Format insensitive and bit rate independent optical preprocessor
JP3874242B2 (ja) 光クロック再生装置
EP0849622B1 (en) All-optical sampling by modulating a pulse train
WO2002032027A2 (en) Bit-rate and format insensitive all-optical clock extraction circuit
US6724484B2 (en) Format insensitive and bit rate independent optical preprocessor
Gimlett et al. 11 Gbit/s optical transmission experiment using 1540nm DFB laser with non-return-to-zero modulation and pin/HEMT receiver
Dummer et al. Field-modulated packet forwarding chips for label-switched optical routing

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees