JP2006344781A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006344781A
JP2006344781A JP2005169341A JP2005169341A JP2006344781A JP 2006344781 A JP2006344781 A JP 2006344781A JP 2005169341 A JP2005169341 A JP 2005169341A JP 2005169341 A JP2005169341 A JP 2005169341A JP 2006344781 A JP2006344781 A JP 2006344781A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor chip
temperature
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005169341A
Other languages
English (en)
Inventor
Tatsuhiro Urushido
達大 漆戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005169341A priority Critical patent/JP2006344781A/ja
Publication of JP2006344781A publication Critical patent/JP2006344781A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 半導体装置の製造方法は、複数の電極15を有する半導体チップ10を用意する工程と、複数の電気的接続部25を有する配線基板20を用意する肯定と、配線基板20上の二点間の距離を測定する肯定と、二点間距離の測定値Xと、測定工程時の配線基板10の温度Tと、配線基板20の熱膨張係数αと、を利用して、二点間の距離が設定値Lになるように配線基板20を膨張させるための配線基板20の加熱温度Tを算出する工程と、配線基板20をTに加熱し、半導体チップ10を予め設定された温度Tに加熱して、電極15の配列パターンと電気的接続部25の配列パターンとを一致させる工程と、配線基板20に半導体チップ10を搭載して、電極15と電気的接続部25とを対向させて電気的に接続する工程とを含む。
【選択図】 図4

Description

本発明は、半導体装置の製造方法に関する。
配線基板の配線と半導体チップの電極とを対向させて電気的に接続することが知られている。また、配線と電極とを電気的に接続するために、配線基板及び半導体チップを加熱することが知られている。信頼性の高い半導体装置を製造するためには、配線と電極との配列が一致するように、配線基板と半導体チップとを加熱することが望ましい。
本発明の目的は、信頼性の高い半導体装置の製造方法を提供することにある。
特許第3633442号公報
(1)本発明に係る半導体装置の製造方法は、複数の電極を有する半導体チップを用意する工程と、
複数の電気的接続部を有する配線基板を用意する工程と、
前記配線基板上の二点間の距離を測定する工程と、
前記二点間距離の測定値Xと、前記測定工程時の前記配線基板の温度Tと、前記配線基板の熱膨張係数αと、を利用して、前記二点間の距離が設定値Lになるように前記配線基板を膨張させるための前記配線基板の加熱温度Tを算出する工程と、
前記配線基板を前記温度Tに加熱し、前記半導体チップを予め設定された温度Tに加熱して、前記電極の配列パターンと前記電気的接続部の配列パターンとを一致させる工程と、
前記配線基板に前記半導体チップを搭載して、前記電極を、それぞれ、対応するいずれかの前記電気的接続部と対向させて電気的に接続する工程とを含む。本発明によると、電気的接続部の配列パターンを、電極の配列パターンと一致させるために必要な加熱温度を、配線基板毎に算出することができる。そのため、電極と電気的接続部とを確実に対向させることができる。また、配線基板を必要最低限の温度に加熱することができるため、配線基板が受ける熱ストレスを軽減することができる。そのため、信頼性の高い半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
Figure 2006344781
に基づいて前記温度Tを算出してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
図1〜図5は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図1に示す、半導体チップ10を用意することを含んでいてもよい。半導体チップ10には、集積回路11が形成されていてもよい。集積回路11の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ10は、電極15を有する。電極15は、半導体チップ10の内部と電気的に接続されていてもよい。あるいは、半導体チップ10の内部と電気的に接続されていない電極を含めて、電極15と称してもよい。電極15は、例えば、パッドと該パッド上に形成されたバンプとを含んでいてもよい。このとき、バンプは、金バンプであってもよい。あるいは、バンプは、ニッケルバンプに金メッキがなされた構造をなしていてもよい。さらに、半導体チップ10は、図示しないパッシベーション膜を有してもよい。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂等で形成してもよい。
本実施の形態に係る半導体装置の製造方法は、配線基板20を用意することを含んでいてもよい。以下、図2及び図3を利用して、配線基板20の構成について説明する。なお、図2は、配線基板20の上視図であり、図3は、図2のIII−III線断面の一部拡大図である。
配線基板20は、ベース基板22を有していてもよい。ベース基板22の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板22は、フレキシブル基板であってもよく、リジッド基板であってもよい。あるいは、ベース基板22は、テープ基板であってもよい。ベース基板22は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、ベース基板22の外形も特に限定されるものではない。また、ベース基板22の材料についても特に限定されるものではない。ベース基板22は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造をなしていてもよい。ベース基板22は、樹脂基板であってもよい。ベース基板22として、例えばポリエチレンテレフタレート(PET)からなる基板又はフィルムを使用してもよい。あるいは、ベース基板22としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板22として、例えばセラミックス基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。ベース基板22として、貫通穴(いわゆるデバイスホール)を有しない基板を利用してもよい。ただし、ベース基板22は、図示しない貫通穴(デバイスホール)を有する基板であってもよい。
配線基板20は、配線パターン24を含んでいてもよい。配線パターン24は、ベース基板22の表面に形成されていてもよい。ベース基板22がテープ状をなす場合、1つのベース基板22に複数の配線パターン24が形成されていてもよい。このとき、1つのベース基板22のうち個々の配線パターン24が形成された領域を、それぞれ、配線基板20と称してもよい。すなわち、1つのテープ状のベース基板22に、複数の配線基板20が形成されていてもよい。あるいは、1つのベース基板には、1つの配線パターンのみが形成されていてもよい。すなわち、配線基板20は、1つのベース基板に1つの配線パターンが形成された構造をなしていてもよい。配線パターン24の構造は特に限定されるものではないが、単一の金属層で形成されていてもよく、複数の金属層で形成されていてもよい。配線パターン24は、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかが積層された構造をなしていてもよい。なお、配線パターン24は、ベース基板22の内側を通る内部配線(図示せず)を含んでいてもよい。
配線基板20は、複数の電気的接続部25を有する。電気的接続部25は、ベース基板22の表面に形成されていてもよい。電気的接続部25は、配線パターン24の一部であってもよい。電気的接続部25は、半導体チップ10の電極15との電気的な接続に利用される部分である。すなわち、電気的接続部25は、後述する配線基板20に半導体チップ10を搭載する工程で、半導体チップ10の電極15と対向して電気的に接続される部分である(図4(B)参照)。
また、配線基板20は、図示しない樹脂層を有していてもよい。樹脂層を、ソルダレジストと称してもよい。樹脂層は、配線パターン24を部分的に覆うように形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、配線基板20上の二点間の距離を測定することを含む。このときの二点間の距離の測定値をXとする。本工程で測定に利用する二点は特に限定されないが、例えば、いずれか2つの電気的接続部25であってもよい。あるいは、当該二点として、半導体チップ10と配線基板20との位置合わせのためのアライアメントマークを利用してもよい。あるいは、当該二点として、いずれか2つの配線上の点を利用してもよい。なお、後述する、配線基板を加熱する工程の前に、二点間の距離を測定してもよい。
本実施の形態に係る半導体装置の製造方法は、上述の二点間の距離が設定値Lになるように配線基板20を膨張させるための、配線基板20の加熱温度Tを算出することを含む。ここで、設定値Lとは、温度Tに加熱された半導体チップ10の電極15の配列パターンと、配線基板20の電気的接続部25の配列パターンとが一致するように配線基板20を膨張させたときの、当該二点間の距離である。すなわち、二点間距離がLになるように配線基板20を膨張させると、電気的接続部25の配列パターンと、温度Tに加熱された半導体チップ10の電極15の配列パターンとが一致する。そして、二点間距離がLになるように配線基板20を膨張させるための、配線基板20の加熱温度がTである。そのため、半導体チップ10を温度Tに加熱し、配線基板20を温度Tに加熱すると、電極15と電気的接続部25とを対向させて、電気的に接続することが可能になる。なお、本工程は、半導体チップ10を配線基板20に搭載するための加熱工程の前に行ってもよい。すなわち、配線基板20を加熱する前に、加熱温度Tを算出してもよい。また、本工程は、配線基板20(配線パターン24)毎に行ってもよい。
本工程では、加熱温度Tを、測定値Xと、上記二点間距離測定工程時の配線基板20の温度Tと、配線基板20の熱膨張係数αと、を利用して算出してもよい。なお、配線基板20の温度Tは、測定装置(例えば、サーモグラフィー等)を利用して、配線基板20から直接検出してもよい。ただし、上記測定工程時に配線基板20が置かれた環境の設定温度をもって、配線基板20の温度Tとしてもよい。
加熱温度Tは、
Figure 2006344781
に基づいて算出してもよい。すなわち、(1)式に、各値を代入して計算することによって、加熱温度Tを算出してもよい。以下、この式について説明する。
熱膨張係数がαで、温度がTの時に二点間距離がXである配線基板20を、温度Tになるように加熱すると、該二点間距離の変化量ΔXは、
Figure 2006344781
であらわせる。該二点間距離の初期値(測定値)はXであることから、加熱後の二点間距離は(X+ΔX)となる。これが設計値Lとなるから、
Figure 2006344781
の関係が導き出せる。
この(3)式に(2)式を代入してΔXを消去し、Tについて解くことによって、(1)式を導き出すことができる。
本実施の形態に係る半導体装置の製造方法は、配線基板20を温度Tに加熱し、半導体チップ10を予め設定された温度Tに加熱して、電極15の配列パターンと電気的接続部25の配列パターンとを一致させることを含む。先に説明したように、温度Tは、配線基板20(配線パターン24)毎の最適加熱温度である。そのため、配線基板20を温度Tに加熱し、半導体チップ10を温度Tに加熱することで、電極15の配列パターンと電気的接続部25の配列パターンとを一致させることができる。半導体チップ10は、例えば、ボンディングツール42(図4(A)参照)によって加熱してもよい。すなわち、ヒーターが内臓されたボンディングツール42で半導体チップ10を保持することで、半導体チップ10を加熱してもよい。このとき、ヒーターの出力を調整して、半導体チップ10の加熱温度を制御してもよい。また、配線基板20は、ボンディングのための支持台44(図4(B)参照)によって加熱してもよい。すなわち、ヒーターが内蔵された支持台44で配線基板20を支持することによって、配線基板20を加熱してもよい。このとき、ヒーターの出力を調整して、配線基板20の加熱温度を制御してもよい。
本実施の形態に係る半導体装置の製造方法は、配線基板20に半導体チップ10を搭載して、電極15を、それぞれ、対応するいずれかの電気的接続部25と対向させて電気的に接続することを含む。先に説明したように、配線基板20は、最適の加熱温度に加熱されている。そのため、電極15と電気的接続部25とを、確実に対向させることができる。本工程では、例えば、半導体チップ10をボンディングツール42で保持して配線基板20の上方に配置して、電極15と電気的接続部25とがオーバーラップするように位置合わせしてもよい(図4(A)参照)。その後、ボンディングツール42と支持台44とによって半導体チップ10と配線基板20とを押圧し、半導体チップ10を配線基板20に搭載してもよい(図4(B)参照)。電極15と電気的接続部25とは、接触させて電気的に接続してもよい。このとき、電極15と電気的接続部25とによって、共晶合金を形成してもよい。すなわち、電極15と電気的接続部25とを共晶合金接合してもよい。あるいは、電極15と電気的接続部25とは、接触させずに、図示しない導電粒子を介して電気的に接続してもよい。
本実施の形態に係る半導体装置の製造方法は、図示しない封止樹脂を形成することを含んでいてもよい。そして、検査工程や打ち抜き工程をさらに経て、図5に示す、半導体装置1を形成してもよい。
半導体装置の製造方法として、半導体チップを配線基板に搭載して、電極と電気的接続部とを対向させて電気的に接続することが知られている。また、本工程を、加熱環境下で行うことが知られている。通常、電極15の配列パターンと電気的接続部25の配列パターンとを一致させるための、半導体チップ10及び配線基板20の加熱温度は予め設定されている。ところが、当該設定温度は、半導体チップ10と配線基板20とが設計通りの形状をなす場合の加熱温度である。そのため、半導体チップ10又は配線基板20が、設計と異なる形状をなす場合には、半導体チップ10及び配線基板20を設定温度に加熱しても、電極15の配列パターンと電気的接続部25の配列パターンとが一致しない状況が発生することが予想される。特に、配線基板20(ベース基板22)は、環境の影響を受けやすく、配線パターンは、設計と異なる形状に形成されることがあった。また、配線基板20(配線パターン24)は、公差をもって製造されることがある。すなわち、設計ルールに合致した製品であっても、配線パターン毎に形状(大きさ)が異なることがある。例えば、設計パターンと相似形をなす配線パターンが形成されることがあった。そのため、厳密に言うと、電極15の配列パターンと電気的接続部25の配列パターンとを一致させるための最適な加熱温度は、配線基板20(配線パターン24)毎に異なっているといえる。そして、配線基板20毎に最適な加熱温度で加熱することができれば、半導体チップ10の電極15と配線基板20の電気的接続部25とを、確実に対向させることができる。
ところで、本実施の形態に係る半導体装置の製造方法によると、配線基板20(配線パターン24)毎に、最適の加熱温度を算出することができる。そのため、半導体チップ10の電極15と配線基板20の電気的接続部25とを、確実に対向させることができる。また、本方法によると、配線基板20を加熱するための最適温度を、加熱工程を行う前に算出することが可能になる。そのため、加熱しながら加熱温度を微調整する方法に較べて、効率よく半導体装置を製造することができる。また、必要以上に配線基板20を加熱することがなくなるため、配線基板20にかかる熱ストレスを軽減することができる。さらに、配線基板20の膨張量を、高精度に制御することが可能になる。このことから、本実施の形態に係る半導体装置の製造方法によると、信頼性の高い半導体装置を製造することができる。
なお、設定値Lは、配線基板20の設計時に設定してもよいが、半導体チップ10を利用して設定してもよい。例えば、半導体チップ10を温度Tに加熱した時の、半導体チップ10上の二点間距離を実測し、その実測値をLとしてもよい。このとき、半導体チップ10上の二点と、配線基板20上の二点とは、配線基板20に半導体チップ10を搭載する際に対向する位置関係にあってもよい。
あるいは、ボンディング工程のための加熱前に、半導体チップ10上の二点間距離Yを測定し、該測定工程時の半導体チップ10の温度T´と、半導体チップ10の熱膨張係数α´とを、
Figure 2006344781
に代入することによって、Lを算出してもよい。半導体チップ10は、一般的に、配線パターンよりも公差が小さく設定されており、また、配線基板に較べて膨張収縮しにくいため、上記(4)式によって、正確にLを設定することが可能である。なお、(1)式に(4)式を代入することによって、(1)式からLを消去してもよい。これによると、設定値Lを特定することなく、配線基板20の加熱温度Tを算出することが可能になる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図3は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図4(A)及び図4(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 図5は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
符号の説明
10…半導体チップ、 11…集積回路、 15…電極、 20…配線基板、 22…ベース基板、 24…配線パターン、 25…電気的接続部、 42…ボンディングツール、 44…支持台

Claims (2)

  1. 複数の電極を有する半導体チップを用意する工程と、
    複数の電気的接続部を有する配線基板を用意する工程と、
    前記配線基板上の二点間の距離を測定する工程と、
    前記二点間距離の測定値Xと、前記測定工程時の前記配線基板の温度Tと、前記配線基板の熱膨張係数αと、を利用して、前記二点間の距離が設定値Lになるように前記配線基板を膨張させるための前記配線基板の加熱温度Tを算出する工程と、
    前記配線基板を前記温度Tに加熱し、前記半導体チップを予め設定された温度Tに加熱して、前記電極の配列パターンと前記電気的接続部の配列パターンとを一致させる工程と、
    前記配線基板に前記半導体チップを搭載して、前記電極を、それぞれ、対応するいずれかの前記電気的接続部と対向させて電気的に接続する工程とを含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    Figure 2006344781
    に基づいて前記温度Tを算出する半導体装置の製造方法。
JP2005169341A 2005-06-09 2005-06-09 半導体装置の製造方法 Withdrawn JP2006344781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005169341A JP2006344781A (ja) 2005-06-09 2005-06-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169341A JP2006344781A (ja) 2005-06-09 2005-06-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006344781A true JP2006344781A (ja) 2006-12-21

Family

ID=37641513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169341A Withdrawn JP2006344781A (ja) 2005-06-09 2005-06-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006344781A (ja)

Similar Documents

Publication Publication Date Title
JP5418510B2 (ja) 評価用半導体チップ、評価システム及びそのリペア方法
KR20090081472A (ko) 실장 기판 및 이를 이용한 반도체 패키지의 제조 방법
CN105280567A (zh) 半导体封装件及其制造方法
JPH10163368A (ja) 半導体装置の製造方法及び半導体装置
US10405419B2 (en) Wiring substrate and method for manufacturing said wiring substrate
JP2005072268A (ja) 金属抵抗器
JP2011089859A (ja) 温度センサ
JP2005072268A5 (ja)
JP2006344781A (ja) 半導体装置の製造方法
US20230113930A1 (en) Temperature-sensor assembly and method for producing a temperature sensor assembly
CN102356461B (zh) 半导体装置及其制造方法、电子装置以及电子零件
KR100749592B1 (ko) 반도체 장치 및 그 제조방법
KR20090080146A (ko) 탐침 부착용 패드 구조물 및 상기 패드 구조물의 제조방법, 패드 구조물을 갖는 기판 구조물 및 상기 기판구조물의 제조 방법
WO2012026057A1 (ja) ヒータ配線付き半導体チップ
US7621042B2 (en) Method for mounting electronic components on a substrate
JP6392630B2 (ja) 回路基板および回路装置
US20220295633A1 (en) Electrical solder connection, sensor with a solder connection and method of manufacture
JP3737886B2 (ja) プローブ装置
JP4442426B2 (ja) 半導体装置及びその製造方法
JP2000002746A (ja) プローブ構造
TWM556054U (zh) 線路板
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH10189660A (ja) フリップチップ接続用回路素子
JP2006173435A (ja) 配線基板、半導体装置及びその製造方法
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090618