JP2006344702A

JP2006344702A - Chip component mounted wiring board

Info

Publication number: JP2006344702A
Application number: JP2005167627A
Authority: JP
Inventors: Isao Horikoshi; 功堀越
Original assignee: Calsonic Kansei Corp
Current assignee: Marelli Corp
Priority date: 2005-06-08
Filing date: 2005-06-08
Publication date: 2006-12-21

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip component mounted wiring board capable of solving the problem of tensile stress due to thermal expansion, and freely forming a pattern circuit on the board without enlarging a board size. <P>SOLUTION: The chip component mounted wiring board has a pair of lands 16 and 17 for soldering terminals 11 and 12 of a chip component 10 of an electronic device provided on one of surfaces 15A, while a groove 19 is formed on the surface 15A between the pair of lands 16 and 17. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、電子装置のチップ部品の端子を半田付けする少なくとも１対のランドを設けたチップ部品搭載配線基板に関する。 The present invention relates to a chip component mounting wiring board provided with at least one pair of lands for soldering terminals of chip components of an electronic device.

従来から、電子部品であるチップ部品を半田付けするチップ部品搭載配線基板が知られている（特許文献１参照）。 2. Description of the Related Art Conventionally, a chip component mounting wiring board for soldering a chip component which is an electronic component is known (see Patent Document 1).

かかるチップ部品搭載配線基板は、基板上に所定間隔を隔てて設けた２つのランド間にスリットや複数の孔を形成している。このスリットや孔によって、熱膨張による引張応力がチップ部品に加わることを緩和させ、半田付け部のクラックの発生の防止などを図っている。
実用新案登録第２５５３１０２号公報 In such a chip component mounting wiring board, a slit and a plurality of holes are formed between two lands provided at a predetermined interval on the board. These slits and holes alleviate the application of tensile stress due to thermal expansion to the chip component, thereby preventing the occurrence of cracks in the soldered portion.
Utility Model Registration No. 2553102

しかしながら、このようなチップ部品搭載配線基板にあっては、２つのランド間にスリットや複数の孔を形成しているため、特に両面実装の基板において、基板上のパターン回路の形成が限定されてしまい、実質的に基板サイズを大きくしなければならないという問題があった。 However, in such a chip component mounting wiring board, since a slit and a plurality of holes are formed between two lands, the formation of a pattern circuit on the board is limited particularly in a double-sided mounting board. Therefore, there is a problem that the substrate size has to be substantially increased.

この発明の目的は、熱膨張による引張応力の問題を解消することができるとともに、基板サイズを大きくすることなく基板上のパターン回路を自由に形成することのできるチップ部品搭載配線基板を提供することにある。 An object of the present invention is to provide a chip component mounting wiring board that can solve the problem of tensile stress due to thermal expansion and can freely form a pattern circuit on the board without increasing the board size. It is in.

上記目的を達成するため、この発明は、電子装置のチップ部品の端子を半田付けする少なくとも１対のランドを片面に設けたチップ部品搭載配線基板であって、
前記１対のランドの間の前記片面上に溝部を形成したことを特徴とする。 In order to achieve the above object, the present invention provides a chip component mounting wiring board provided with at least one pair of lands for soldering terminals of chip components of an electronic device on one side,
A groove is formed on the one surface between the pair of lands.

この発明によれば、１対のランドの間の片面上に溝部を形成したものであるから、熱膨張による引張応力の問題を解消することができるとともに、基板サイズを大きくすることなく基板上のパターン回路を自由に形成することができる。 According to this invention, since the groove is formed on one surface between the pair of lands, the problem of tensile stress due to thermal expansion can be solved, and the substrate size can be increased without increasing the substrate size. A pattern circuit can be freely formed.

以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１において、符号１０は、例えばコントローラ等の電子装置に用いられるチップ部品としての電子部品、１５は電子部品１０が半田付け部１３，１３により半田付けされる配線基板１５を示している。 In FIG. 1, reference numeral 10 denotes an electronic component as a chip component used in an electronic device such as a controller, and 15 denotes a wiring board 15 to which the electronic component 10 is soldered by soldering portions 13 and 13.

配線基板１５の片面（図１においては上面）１５Ａには、所定間隔で隔てた少なくとも１対のランド１６，１７が設けられている。この１対のランド１６，１７には、電子部品１０の端子１１，１２が半田付け部１３，１３によりそれぞれ半田付けされている。 On one surface (upper surface in FIG. 1) 15A of the wiring substrate 15, at least a pair of lands 16 and 17 are provided at a predetermined interval. The terminals 11 and 12 of the electronic component 10 are soldered to the pair of lands 16 and 17 by soldering portions 13 and 13, respectively.

前記１対のランド１６，１７間の前記片面１５Ａ上には、溝部１９が形成されている。この溝部１９は、１対のランド１６，１７を結ぶ方向（図１においては左右方向）と直交する方向に延びていると共に、溝部１９の断面形状は、扁平な矩形状になっている。 A groove portion 19 is formed on the one surface 15 </ b> A between the pair of lands 16 and 17. The groove portion 19 extends in a direction orthogonal to a direction connecting the pair of lands 16 and 17 (left and right direction in FIG. 1), and the cross-sectional shape of the groove portion 19 is a flat rectangular shape.

配線基板１５に上述のような溝部１９を設けることにより、配線基板１５には薄肉部２０が形成されている。 By providing the wiring board 15 with the groove 19 as described above, a thin-walled portion 20 is formed in the wiring board 15.

電子部品１０から発生する熱により、電子部品１０及び配線基板１５が共に熱膨張する際、電子部品１０と配線基板１５との熱膨張係数の違いにより配線基板１５から電子部品１０に引張応力が作用するが、配線基板１５には、上述したように薄肉部２０を有する溝部１９が形成されているので、この溝部１９によって、配線基板１５の熱膨張による引張応力が接合部（半田付け部１３，１３）に加わることを緩和させ、半田付け部１３，１３のクラックの発生等を防止することができる。 When both the electronic component 10 and the wiring board 15 are thermally expanded due to heat generated from the electronic component 10, a tensile stress acts on the electronic component 10 from the wiring board 15 due to a difference in thermal expansion coefficient between the electronic component 10 and the wiring board 15. However, since the groove portion 19 having the thin wall portion 20 is formed in the wiring substrate 15 as described above, the tensile stress due to the thermal expansion of the wiring substrate 15 is caused by the groove portion 19 to be a joint portion (soldering portion 13, 13) can be mitigated, and cracking of the soldering portions 13 and 13 can be prevented.

また、薄肉部２０を形成するための溝部１９は、配線基板１５の片面１５Ａに設けられていて、片面１５Ａの反対側の裏面１５Ｂは一様な平面が保持されているので、この裏面１５Ｂには電子装置のパターン回路（図示せず）を形成することができる。 Further, the groove portion 19 for forming the thin portion 20 is provided on one side 15A of the wiring board 15, and the back surface 15B opposite to the one surface 15A has a uniform flat surface. Can form a pattern circuit (not shown) of an electronic device.

しかも、このパターン回路は、配線基板１５のサイズを大きくすることなく、配線基板１５に形成できて、配線基板１５に対する電子部品１０等の両面実装を実現することができる。 Moreover, this pattern circuit can be formed on the wiring board 15 without increasing the size of the wiring board 15, and double-sided mounting of the electronic component 10 and the like on the wiring board 15 can be realized.

図２は、配線基板１５の片面１５Ａに形成される溝部１９Ａの断面形状が逆３角形である場合を示しており、この溝部１９Ａを配線基板１５の片面１５Ａに設けることにより、配線基板１５には、薄肉部２０Ａが形成されている。 FIG. 2 shows a case where the cross-sectional shape of the groove 19A formed on one side 15A of the wiring board 15 is an inverted triangle, and the groove 19A is provided on the single side 15A of the wiring board 15 so that the wiring board 15 The thin-walled portion 20A is formed.

このように、片面１５Ａに薄肉部２０Ａを有する溝部１９Ａを設けた配線基板１５においても、図１に示す溝部１９を有する配線基板１５と同様に、配線基板１５の熱膨張による引張応力が接合部（半田付け部１３，１３）に加わることを緩和させ、半田付け部１３，１３のクラックの発生等を防止することができる。 Thus, also in the wiring board 15 provided with the groove portion 19A having the thin portion 20A on one side 15A, the tensile stress due to the thermal expansion of the wiring substrate 15 is bonded to the joint portion as in the wiring board 15 having the groove portion 19 shown in FIG. It is possible to relax the application to (soldering parts 13, 13), and to prevent the occurrence of cracks in the soldering parts 13, 13.

また、本実施例では、配線基板１５の片面１５Ａに形成される溝部が、図１に示した断面形状が矩形状の溝部１９及び図２に示した断面形状が逆３角形の溝部１９Ａである場合を説明したが、溝部１９の断面形状はこれに限らず、例えば、半円形状のもであってもよい。 Further, in this embodiment, the groove formed on one surface 15A of the wiring board 15 is the groove 19 having a rectangular cross section shown in FIG. 1 and the groove 19A having an inverted triangle shown in FIG. Although the case has been described, the cross-sectional shape of the groove portion 19 is not limited to this, and may be, for example, a semicircular shape.

さらに、ランド１６，１７間に設けられる溝部１９，１９Ａ等は、１本に限らず、例えば複数本にすることも可能である。 Further, the number of the groove portions 19 and 19A provided between the lands 16 and 17 is not limited to one, and for example, a plurality of grooves can be provided.

本発明の実施の形態に係わるチップ部品搭載配線基板の正面図である。It is a front view of the chip component mounting wiring board concerning an embodiment of the invention. 内面上部、配線基板に設けられる溝部の変形例を示すチップ部品搭載配線基板の正面図である。It is a front view of the chip component mounting wiring board showing the modification of the groove part provided in the inner surface upper part and the wiring board.

Explanation of symbols

１０電子部品（チップ部品）
１１，１２電子部品の端子
１３半田付け部（接合部）
１５配線基板
１５Ａ配線基板の片面
１６，１７ランド
１９，１９Ａ溝部
２０，２０Ａ薄肉部 10 Electronic parts (chip parts)
11, 12 Terminal of electronic component 13 Soldering part (joining part)
15 Wiring board 15A One side of wiring board 16, 17 Land 19, 19A Groove part 20, 20A Thin part

Claims

A chip component mounting wiring board provided with at least one pair of lands for soldering terminals of chip components of an electronic device on one side,
A chip component mounting wiring board, wherein a groove is formed between the pair of lands.

The chip part mounting wiring board according to claim 1, wherein the groove portion extends in a direction orthogonal to a direction connecting the pair of lands.