JP2006333357A

JP2006333357A - 受信装置

Info

Publication number: JP2006333357A
Application number: JP2005157558A
Authority: JP
Inventors: Takeshi Tokunaga; 猛徳永
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2006-12-07

Abstract

【課題】受信回路の電源をoffした場合でも、分配回路からより高品位な歪みの少ない信号を配信する事を可能にした受信装置を提供する。
【解決手段】信号を入力する入力端子と、前記入力端子に入力された前記信号を分配する分配回路と、前記分配回路の分配口の１つに接続されている出力端子と、前記分配回路の分配口の他の１つにカソードが接続されているダイオードと、前記ダイオードのカソードに前記分配回路電源電圧を抵抗分割して供給する第１の直列抵抗回路と、前記ダイオードのアノードに接続されている受信回路と、前記ダイオードのアノードに前記受信回路電源電圧を抵抗分割して供給する第２の直列抵抗回路とを備え、前記分配回路電源が投入されかつ前記受信回路電源が投入されている場合は前記ダイオードが導通し前記分配回路電源が投入されかつ前記受信回路電源が遮断されている場合は前記ダイオードが逆バイアスとなることを特徴とする受信装置。
【選択図】図１

Description

本発明は、受信装置に係り、特に分配回路を含んだ受信装置に関する。

テレビ信号受信端末等において、受信信号の分配回路が提案されている。例えば特開２００４−３６４００３号公報（特許文献１）によるものは、入力端子に入力された信号を１つはスルーアウトして出力端子１２から出力し他の１つは分配回路経由で他の出力端子１７から出力するものである。

この機能としては、セットの電源の状態がオン状態の場合、入力端子１１に入力された信号は、スルーアウトして出力端子１２から出力されるとともに、トランジスタ１６のバッファにより、出力端子１７からも出力され即ち分配がなされる。

このように先行技術は、セットの電源からの電圧を直接印加することができる（レベルＶｃｃの電圧として直接印加することができる）ので、セットの電源のオン状態とオフ状態のそれぞれと、分配回路の分配の有無のそれぞれとを対応付けることができるものである。

しかしながらこの先行技術では、セット電源offの状態においてダイオード22のカソードへは逆バイアスがかからず包括的に言えば結合インピーダンスが低い状態である。先行技術はAV信号（およそ４〜５MHz）を扱う回路として想定しているためこれでも問題無いが、800MHzまであるRF信号を扱う場合はこのダイオード22の容量は無視できず、ダイオード22を通過してRF信号が電源off状態のトランジスタ16に注入され、ダイオード22やトランジスタ16で発生した歪みはスルーアウトの出力端子１２に影響を与えてしまうという問題があった。
特開２００４−３６４００３号公報（第１７頁、図１）

本発明は、受信回路の電源をoffした場合でも、分配回路からより高品位な歪みの少ない信号を配信する事を可能にした受信装置を提供することを目的とする。

上記課題を解決するために、信号を入力する入力端子と、前記入力端子に入力された前記信号を分配する分配回路と、前記分配回路の分配口の１つに接続されている出力端子と、前記分配回路の分配口の他の１つに接続されている前記分配回路電源電圧と前記受信回路電源電圧を制御入力とする結合インピーダンス増大回路と、

前記結合インピーダンス増大回路に接続されている受信回路とを備え、
前記結合インピーダンス増大回路は前記分配回路から前記受信回路へ前記信号を導きかつ前記分配回路と前記受信回路との結合インピーダンスを増大することを特徴とする。

本発明によれば、受信回路の電源をoffした場合でも、分配回路からより高品位な歪みの少ないＲＦ信号を配信する事を可能にした受信装置が得られる。

以下、本発明の実施例を説明する。

本発明による受信装置の実施例１を図１乃至図３を参照して説明する。
図１は、受信装置の構成説明図である。本受信装置は、図１に示されるように分配回路と受信回路と両者を繋ぐ回路部分とからなる。分配回路１０１は、信号入力端子１０２に入力したRF信号を信号出力端子１０３へスルーアウトし、他方信号出力端子１０４を経由してダイオード２０１のカソードへ分配信号を供給する。ダイオード２０１のアノードは受信回路のアンプ３０１の入力へと接続されている。アンプ３０１はUHF帯、VHF帯いずれのRF信号も増幅する。スイッチングダイオード３０２はUHF帯、スイッチングダイオード３０３はVHF帯への信号を選択しそれぞれ次の同調部３０４、３０５でチャネルの同調を行う。局部発信回路３０６はIF（中間信号出力）を得るための回路であり、同調部３０４、３０５の出力は混合回路３０７において局部発信回路３０６よりの発信信号と混合されIFが得られる。

図２は、分配回路１０１の構成説明図である。信号入力端子１０２はフィルタ１１０の入力側に接続しフィルタ１１０の出力側はアンプ１１１の入力側に接続し、アンプ１１１の出力側はトランス１１２の一次側に濾波増幅された信号を供給する。トランス１１２の一次側の反対側は分配口の一つとして信号出力端子１０３へと接続してこの信号をトランス１１２の一次側インダクタを経由して供給する。分配回路１０１のための図示せぬ電源はアンプ１１１に供給されている。またトランス１１２の二次側は分配口の他の一つとして信号出力端子１０４へと接続している。

図３は、受信装置の構成例である。分配回路と受信回路は同一の筐体に収められている。ダイオード２０１と直列抵抗２０２，２０３も分配回路と受信回路と同一の筐体に収められている。

ここで分配回路電源が投入されていないときには、信号入力端子１０２に入力した信号は信号出力端子１０３へスルーアウトされるのみで特段他の動作はない。他方、分配回路電源が投入されている場合は、受信回路電源が投入されている場合と受信回路電源が投入されていない場合とでダイオード２０１の動作が異なる。

分配回路電源が投入され受信回路電源が投入されている場合は、ダイオードが導通し、RF信号は受信回路のアンプ３０１の入力へと導かれ、受信回路が作動してIF信号が出力される。ダイオードが導通するためには例えばカソード側に１V程度、アノード側に３〜４V程度の電圧がかかるように、抵抗比を定めておく。分配回路電源が５Vならカソード側は４：１、受信回路電源が５Vならアノード側は２：３〜１：４という設定である。

分配回路電源が投入されかつ受信回路電源が遮断されている場合は、ダイオード２０１が逆バイアスとなる。このときアノード電位はほぼ０Vとなっている。ダイオード２０１の逆バイアスにより、分配回路と受信回路は小容量（例えば、ダイオード２０１が１SS381ならば約１ｐF程度）の結合で等価的に分離される。このため受信回路に流れ込むRF信号を押さえられる事で、電源off状態の受信回路内の半導体部品で発生する歪みを抑制し、分配回路１０１からより高品位な歪みの少ないＲＦ信号を信号出力端子１０３へ配信する事ができる。分配回路と受信回路とを繋ぐ回路部分は言わば結合インピーダンス増大回路に対応している。分配回路電源２０２と受信回路電源２０３とは同一の電源でもよく、また電気的な干渉を防ぐ等のために別の電源でもよい。

尚、実施例１では一筐体の中に分配回路１０１と結合インピーダンス増大回路が収められているので両回路の境界としての信号出力端子１０４は特に設けていない。

本発明による受信装置の実施例２を図１、図２、図４を参照して説明する。実施例１と同一符号の部分は実施例１と同様の部分であり説明を省略する。
図４は、受信装置の構成例である。分配回路と受信回路は別の筐体に収められている。ダイオード２０１と直列抵抗２０２，２０３は分配回路と同一の筐体に収められている。この場合は、受信回路電源電圧を図示せぬ結線により受信回路の筐体より分配回路の筐体へと導く構成をとる。実施例１は多い構成と想定され、実施例２は一方従来から有る独立筐体の受信回路と組合わせた応用が期待できるものである。

尚、実施例２でも実施例１と同様一筐体の中に分配回路１０１と結合インピーダンス増大回路が収められているので両回路の境界としての信号出力端子１０４は特に設けていない。

本発明による受信装置の実施例３を図１、図２、図５を参照して説明する。実施例１、２と同一符号の部分は実施例１、２と同様の部分であり説明を省略する。
図５は、受信装置の構成例である。分配回路と受信回路は別の筐体に収められている。ダイオード２０１と直列抵抗２０２，２０３は受信回路と同一の筐体に収められている。この場合は、分配回路電源電圧を図示せぬ結線により分配回路の筐体より受信回路の筐体へと導く構成をとる。

尚、実施例３が実施例１、実施例２と異なるのは、分配回路１０１と結合インピーダンス増大回路が別筐体の中に収められているので、両回路の境界としての信号出力端子１０４を具備していることである。

なお、これら実施例では、受信回路の半導体部品で発生する歪みを取り上げたが、スイッチングダイオード３０２、３０３を用いず替わってLC共振回路を用いる場合でも歪みを抑制する効果が、期待できる。

本発明による受信装置の実施例１の構成説明図。受信装置の実施例１の分配回路の構成説明図。受信装置の実施例１の構成例。受信装置の実施例２の構成例。受信装置の実施例３の構成例。

符号の説明

１０１分配回路
１０２信号入力端子
１０３信号出力端子
１０４信号出力端子
１１０フィルタ
１１１アンプ
１１２トランス
２０１ダイオード
２０２第１の直列抵抗
２０３第２の直列抵抗
３０１アンプ
３０２スイッチングダイオード
３０３スイッチングダイオード
３０４同調部
３０５同調部
３０６局部発信回路
３０７混合回路

Claims

信号を入力する入力端子と、
前記入力端子に入力された前記信号を分配する分配回路と、
前記分配回路の分配口の１つに接続されている出力端子と、
前記分配回路の分配口の他の１つに接続されている前記分配回路電源電圧と前記受信回路電源電圧を制御入力とする結合インピーダンス増大回路と、
前記結合インピーダンス増大回路に接続されている受信回路とを備え、
前記結合インピーダンス増大回路は前記分配回路から前記受信回路へ前記信号を導きかつ前記分配回路と前記受信回路との結合インピーダンスを増大することを特徴とする受信装置。
信号を入力する入力端子と、
前記入力端子に入力された前記信号を分配する分配回路と、
前記分配回路の分配口の１つに接続されている出力端子と、
前記分配回路の分配口の他の１つに接続されている前記分配回路電源電圧と前記受信回路電源電圧を制御入力とする結合容量低減回路と、
前記結合容量低減回路に接続されている受信回路とを備え、
前記結合容量低減回路は前記分配回路から前記受信回路へ前記信号を導きかつ前記分配回路と前記受信回路との結合容量を低減することを特徴とする受信装置。
信号を入力する入力端子と、
前記入力端子に入力された前記信号を分配する分配回路と、
前記分配回路の分配口の１つに接続されている出力端子と、
前記分配回路の分配口の他の１つに接続されている前記分配回路電源電圧と前記受信回路電源電圧を制御入力とする結合インピーダンス増大回路と、
前記結合インピーダンス増大回路に接続されている受信回路とを備え、
前記結合インピーダンス増大回路は前記分配回路から前記受信回路へ前記信号を導きかつ前記受信回路の電源の遮断時に前記分配回路と前記受信回路との結合インピーダンスを増大することを特徴とする受信装置。
信号を入力する入力端子と、
前記入力端子に入力された前記信号を分配する分配回路と、
前記分配回路の分配口の１つに接続されている出力端子と、
前記分配回路の分配口の他の１つにカソードが接続されているダイオードと、
前記ダイオードのカソードに前記分配回路電源電圧を抵抗分割して供給する第１の直列抵抗回路と、
前記ダイオードのアノードに接続されている受信回路と、
前記ダイオードのアノードに前記受信回路電源電圧を抵抗分割して供給する第２の直列抵抗回路とを備え、
前記分配回路電源が投入されかつ前記受信回路電源が投入されている場合は前記ダイオードが導通し前記分配回路電源が投入されかつ前記受信回路電源が遮断されている場合は前記ダイオードが逆バイアスとなることを特徴とする受信装置。