JP2006332614A - Semiconductor device, organic transistor and manufacturing method thereof - Google Patents
Semiconductor device, organic transistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006332614A JP2006332614A JP2006117481A JP2006117481A JP2006332614A JP 2006332614 A JP2006332614 A JP 2006332614A JP 2006117481 A JP2006117481 A JP 2006117481A JP 2006117481 A JP2006117481 A JP 2006117481A JP 2006332614 A JP2006332614 A JP 2006332614A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive layer
- gate insulating
- layer
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、有機半導体層を有する有機トランジスタ、有機トランジスタを有する半導体装置及びその作製方法に関する。 The present invention relates to an organic transistor having an organic semiconductor layer, a semiconductor device having an organic transistor, and a manufacturing method thereof.
電界効果トランジスタは、ソース電極とドレイン電極の2つの電極間に設けられている半導体層の電気伝導度をゲート電極に印加する電圧で制御するものであり、正孔もしくは電子のいずれか一方のキャリアの輸送を用いた、ユニポーラ素子の代表的なものである。 A field effect transistor controls the electrical conductivity of a semiconductor layer provided between two electrodes, a source electrode and a drain electrode, by a voltage applied to a gate electrode, and is a carrier of either a hole or an electron. This is a typical unipolar device using the following transport.
これらの電界効果トランジスタは、その組み合わせによって種々のスイッチング素子や増幅素子を形成することができるため、様々な分野で応用されている。例えば、アクティブマトリクス型ディスプレイにおける画素のスイッチング素子などがその応用例として挙げられる。 These field effect transistors are applied in various fields because various switching elements and amplifying elements can be formed by their combination. For example, a switching element of a pixel in an active matrix display can be cited as an application example.
これまで、電界効果トランジスタに用いる半導体材料としては、シリコンに代表される無機半導体材料が広く用いられてきたが、無機半導体材料を半導体層として成膜するためには高温で処理する必要があるため、基板にプラスチックやフィルムを用いることが難しい。 Until now, an inorganic semiconductor material typified by silicon has been widely used as a semiconductor material for a field effect transistor. However, in order to form an inorganic semiconductor material as a semiconductor layer, it needs to be processed at a high temperature. It is difficult to use plastic or film for the substrate.
これに対し、有機半導体材料を半導体層として用いると、比較的低温でも成膜が可能であるため、ガラス基板のみならずプラスチックなどの熱耐久性の小さい基板上にも原理的に電界効果トランジスタを作製することが可能となる。 In contrast, when an organic semiconductor material is used as a semiconductor layer, a film can be formed even at a relatively low temperature. Therefore, a field effect transistor is theoretically applied not only on a glass substrate but also on a substrate having low thermal durability such as plastic. It can be produced.
有機半導体材料からなる半導体層を低温プロセスにて成膜し形成された有機トランジスタが、特許文献1に開示されている。なお、特許文献1に記載されている有機トランジスタのゲート絶縁膜は、プラズマCVD法を用いて形成されている。
トランジスタの微細化に伴い、チャネル長を短くすると同時にゲート絶縁膜を薄膜化する必要がある。しかしながら、ゲート絶縁膜を薄膜化するとトンネルリーク電流が大きくなり、信頼性の低下が懸念される。そのため、より耐性の強いゲート絶縁膜が必要となる。 With the miniaturization of transistors, it is necessary to reduce the channel length and simultaneously reduce the thickness of the gate insulating film. However, when the gate insulating film is thinned, the tunnel leakage current increases, and there is a concern that the reliability may be lowered. Therefore, a more durable gate insulating film is required.
本発明では、従来のCVD法を用いて形成したゲート絶縁膜より緻密かつ絶縁耐性が強いゲート絶縁膜を形成し、トンネルリーク電流がより少ない有機トランジスタを提案することを目的とする。 An object of the present invention is to propose an organic transistor in which a gate insulating film that is denser and stronger in insulation resistance than a gate insulating film formed by using a conventional CVD method is formed, and the tunnel leakage current is smaller.
上記目的を達成するために本発明は以下の手段を講じる。 In order to achieve the above object, the present invention takes the following measures.
本発明の有機トランジスタの一形態は、ゲート電極となる導電層を形成し、電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下の高密度プラズマを用いて酸素(もしくは酸素を含むガス)や窒素(もしくは窒素を含むガス)などをプラズマ励起によって活性化し、ゲート電極となる導電層の一部と直接反応させ絶縁化することにより、ゲート絶縁膜を形成することを特徴とする。 One embodiment of the organic transistor of the present invention is a method in which a conductive layer to be a gate electrode is formed and oxygen (using an high-density plasma having an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less. Or a gas containing oxygen) or nitrogen (or a gas containing nitrogen) is activated by plasma excitation to form a gate insulating film by directly reacting with a part of a conductive layer to be a gate electrode and insulating. Features.
本発明の有機トランジスタの一形態は、ゲート電極と、ゲート絶縁膜と、有機半導体材料を含む半導体層と、ソース及びドレイン電極とを有し、ソース及びドレイン電極は、有機化合物及び金属酸化物との複合層と導電層とを有し、ゲート絶縁膜はゲート電極となる導電層に対し高密度プラズマ処理を行うことによって形成されることを特徴とする。 One embodiment of an organic transistor of the present invention includes a gate electrode, a gate insulating film, a semiconductor layer containing an organic semiconductor material, and a source and drain electrode, and the source and drain electrodes include an organic compound and a metal oxide. The gate insulating film is formed by performing high-density plasma treatment on the conductive layer to be a gate electrode.
本発明の有機トランジスタの別の一形態は、ゲート電極と、ゲート電極上に接して形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された有機半導体材料を含む半導体層と、半導体層上にソース及びドレイン電極とを有し、ソース及びドレイン電極は、有機化合物及び金属酸化物との複合層と導電層とを有し、ゲート絶縁膜は前記ゲート電極となる導電層に対し高密度プラズマ処理を行うことによって形成されることを特徴とする。 Another embodiment of the organic transistor of the present invention includes a gate electrode, a gate insulating film formed on and in contact with the gate electrode, a semiconductor layer containing an organic semiconductor material formed on the gate insulating film, and a semiconductor layer The source and drain electrodes have a composite layer of an organic compound and a metal oxide and a conductive layer, and the gate insulating film has a high density plasma with respect to the conductive layer to be the gate electrode. It is formed by performing processing.
本発明の有機トランジスタの別の一形態は、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された有機半導体材料を含む半導体層と、半導体層上にソース及びドレイン電極とを有し、ソース及びドレイン電極は、有機化合物及び金属酸化物との複合層と導電層とを有し、ゲート絶縁膜は高密度プラズマ処理が施された膜であることを特徴とする。 Another embodiment of the organic transistor of the present invention includes a gate electrode, a gate insulating film formed on the gate electrode, a semiconductor layer including an organic semiconductor material formed on the gate insulating film, and a source on the semiconductor layer And the drain electrode, the source and drain electrodes have a composite layer of an organic compound and a metal oxide, and a conductive layer, and the gate insulating film is a film subjected to high-density plasma treatment. And
本発明の有機トランジスタの一作製方法は、基板上に第1の導電層を形成し、第1の導電層の表面を高密度プラズマ処理により絶縁化し、絶縁化された第1の導電膜上に有機半導体材料を含む半導体層を形成し、半導体層上に有機化合物及び金属酸化物とが混合された複合層を形成し、複合層上に第2の導電層を形成することを特徴とする。この時、複合層と第2の導電層はソース及びドレイン電極であり、第1の導電層のうち導電性を有する部分はゲート電極であり、第1の導電層のうち絶縁性を有する部分はゲート絶縁膜であることを特徴とする。 In one manufacturing method of an organic transistor of the present invention, a first conductive layer is formed over a substrate, the surface of the first conductive layer is insulated by high-density plasma treatment, and the insulated first conductive film is formed on the insulated first conductive film. A semiconductor layer including an organic semiconductor material is formed, a composite layer in which an organic compound and a metal oxide are mixed is formed over the semiconductor layer, and a second conductive layer is formed over the composite layer. At this time, the composite layer and the second conductive layer are the source and drain electrodes, the conductive portion of the first conductive layer is the gate electrode, and the insulating portion of the first conductive layer is It is a gate insulating film.
本発明の有機トランジスタの別の作製方法は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に有機半導体材料を含む半導体層を形成し、半導体層上に有機化合物及び金属酸化物とが混合された複合層を形成し、複合層上に導電層を形成し、複合層と前記導電層はソース及びドレイン電極であり、ゲート絶縁膜は高密度プラズマ処理が施されていることを特徴とする。 Another method for manufacturing an organic transistor of the present invention includes forming a gate electrode over a substrate, forming a gate insulating film over the gate electrode, forming a semiconductor layer containing an organic semiconductor material over the gate insulating film, A composite layer in which an organic compound and a metal oxide are mixed is formed thereon, a conductive layer is formed on the composite layer, the composite layer and the conductive layer are source and drain electrodes, and the gate insulating film is a high-density plasma. It is characterized by being treated.
前記高密度プラズマ処理は、電子密度が1011cm−3以上かつ電子温度が0.2以上2.0eV以下(より好ましくは0.5以上1.5eV以下)のプラズマを用いていることを特徴とする。 The high-density plasma treatment uses plasma having an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 to 2.0 eV (more preferably 0.5 to 1.5 eV). And
上記ゲート電極は、タンタル、ニオブ、アルミニウム、モリブデン、タングステン、チタン、銅、クロム、ニッケル、コバルト、マグネシウムのいずれか一であることを特徴としても良い。 The gate electrode may be any one of tantalum, niobium, aluminum, molybdenum, tungsten, titanium, copper, chromium, nickel, cobalt, and magnesium.
上記ゲート絶縁膜は8以上の誘電率を有することを特徴としても良い。 The gate insulating film may have a dielectric constant of 8 or more.
上記複合層を形成する有機化合物は、芳香族アミン骨格を有することを特徴としても良い。 The organic compound forming the composite layer may have an aromatic amine skeleton.
上記複合層を形成する金属酸化物は、チタン、バナジウム、クロム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、レニウムの酸化物から選ばれた一または複数であることを特徴としても良い。 The metal oxide forming the composite layer may be one or more selected from oxides of titanium, vanadium, chromium, zirconium, niobium, molybdenum, hafnium, tantalum, tungsten, and rhenium.
本発明の半導体装置の一形態は、電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下(より好ましくは0.5以上1.5eV以下)の高密度プラズマを用いて形成された絶縁膜と有機半導体材料を含む半導体層が接する有機トランジスタで回路が形成することを特徴とする。 One embodiment of a semiconductor device of the present invention uses high-density plasma with an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less (more preferably 0.5 or more and 1.5 eV or less). A circuit is formed by an organic transistor in which an insulating film formed in contact with a semiconductor layer containing an organic semiconductor material is in contact.
高密度プラズマを用いて形成されたゲート絶縁膜は、プラズマダメージが少なく、欠陥が少ない高品質な膜を形成することができるため、トンネルリーク電流を低減することができる。よって、信頼性が高い有機トランジスタを得ることが可能となる。また、ゲート電極となる導電層を絶縁化してゲート絶縁膜とすることで、高集積化が可能となる。 A gate insulating film formed using high-density plasma can form a high-quality film with little plasma damage and few defects, so that tunnel leakage current can be reduced. Therefore, an organic transistor with high reliability can be obtained. Further, high integration can be achieved by insulating a conductive layer to be a gate electrode to form a gate insulating film.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals may be used in common in different drawings.
(実施の形態1)
本発明の有機トランジスタの構造の一形態を図1に示す。なお、10が基板、11がゲート電極、12がゲート絶縁膜、13が有機半導体材料を含む半導体層、14が有機化合物と金属酸化物とを有する複合層、15が導電層であり、ソース及びドレイン電極16a、bは、複合層14および導電層15を有する。各層及び電極の配置は、素子の用途により適宜選択できる。また、図1では複合層14が半導体層13に接して設けられているがこの限りではなく、ソース電極及び/またはドレイン電極の一部に含まれていれば良い。
(Embodiment 1)
One mode of the structure of the organic transistor of the present invention is shown in FIG. 10 is a substrate, 11 is a gate electrode, 12 is a gate insulating film, 13 is a semiconductor layer containing an organic semiconductor material, 14 is a composite layer containing an organic compound and a metal oxide, 15 is a conductive layer, a source and The
図1(A)の構造について、図2の作製方法に沿って説明する。基板10は、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板や、セラミック基板、ステンレス基板、プラスチック基板(ポリイミド、アクリル、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート、ポリエーテルスルホン等)等を用いることができる。また、これら基板は必要に応じてCMP等により研磨してから用いても良い。
The structure in FIG. 1A will be described along the manufacturing method in FIG. As the
基板10上に後にゲート電極となる導電層17を形成する(図2(A))。導電層17に用いる材料は、窒化及び/または酸化することで絶縁性を有する金属であれば良く、特にタンタル、ニオブ、アルミニウム、モリブデン、銅、チタンが好ましい。その他、タングステン、クロム、ニッケル、コバルト、マグネシウムなどが挙げられる。導電層17の形成方法について特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングなどの方法により所望の形状に加工すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。
A
次に、高密度プラズマを用いて導電層17を窒化及び/または酸化することで上記金属の窒化物、酸化物もしくは酸化窒化物からなるゲート絶縁膜12を形成する(図2(B))。高密度プラズマは、高い周波数のマイクロ波、たとえば2.45GHzを使うことによって生成される。このような高密度プラズマを用い、酸素(もしくは酸素を含むガス)や窒素(もしくは窒素を含むガス)などをプラズマ励起によって活性化し、これらをゲート電極の材料と直接反応させ導電層17を絶縁化する。
Next, the
なお、高密度プラズマとしては電子密度が1011cm−3以上かつ電子温度が0.2以上2.0eV以下(より好ましくは0.5以上1.5eV以下)であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。また、この絶縁膜は、陽極酸化法を用いて形成される絶縁膜より緻密な膜である。なお、導電層17のうち高密度プラズマを用いて絶縁化したゲート絶縁膜12以外はゲート電極11として機能する。
Note that high-density plasma having an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 to 2.0 eV (more preferably 0.5 to 1.5 eV) is used. As described above, high-density plasma characterized by low electron temperature has low kinetic energy of active species, and thus can form a film with less plasma damage and fewer defects than conventional plasma treatment. Further, this insulating film is a denser film than the insulating film formed by using the anodic oxidation method. Note that the
たとえば、上記の高密度プラズマ処理は図6の装置を用いて行う。61は誘電体導波路、62は複数のスロットを有するスロットアンテナ、63は石英や酸化アルミニウムからなる誘電板、64は基板を設置する台である。なお、台64には加熱ヒーターを有する。60よりマイクロ波を伝送し、プラズマ発生領域66においてガス供給口65より供給されたガスを活性化する。なお、スロットアンテナ62におけるスロットの位置や長さは、60より伝送されたマイクロ波の波長に応じて適宜選択する。
For example, the high-density plasma treatment is performed using the apparatus shown in FIG. 61 is a dielectric waveguide, 62 is a slot antenna having a plurality of slots, 63 is a dielectric plate made of quartz or aluminum oxide, and 64 is a table on which a substrate is placed. The table 64 has a heater. The microwave is transmitted from 60, and the gas supplied from the
このような装置を用いることで、均一な高密度かつ低電子温度のプラズマを励起でき、低温プロセス(基板温度400℃以下)の実現が可能である。なお、一般的に耐熱性が低いと言われているプラスチックを基板としても利用することができる。 By using such an apparatus, uniform high density and low electron temperature plasma can be excited and a low temperature process (substrate temperature of 400 ° C. or lower) can be realized. In addition, a plastic that is generally said to have low heat resistance can also be used as a substrate.
なお、供給するガスは、アルゴン、クリプトン、ヘリウムやキセノンなどの不活性ガスに酸素(もしくは酸素を含むガス)や窒素(もしくは窒素を含むガス)を混入させたものを用いる。そのため、高密度プラズマ酸化もしく窒化処理により形成されたゲート絶縁膜にはこれらの不活性な元素が混入されている。なお、供給するガスには水素が含まれていても良い。 Note that as a gas to be supplied, an inert gas such as argon, krypton, helium, or xenon mixed with oxygen (or a gas containing oxygen) or nitrogen (or a gas containing nitrogen) is used. Therefore, these inactive elements are mixed in the gate insulating film formed by high-density plasma oxidation or nitriding treatment. Note that the supplied gas may contain hydrogen.
さらに、装置内部67にシャワープレートを設けることで、より均一な活性化されたガスを処理対象物に供給することができる。なお、以後の記載において、ゲート絶縁膜の作製における高密度プラズマ処理は上記の特徴を有するプラズマを用いて行う。
Furthermore, by providing a shower plate inside the
次にゲート絶縁膜12を覆う半導体層13を形成する(図2(C))。半導体層13を形成する有機半導体材料はキャリア輸送性があり、かつ電界効果によりキャリア密度の変調が起こりうる有機材料であれば、低分子、高分子のいずれも用いることができ、その種類は特に限定されるものではないが、多環芳香族化合物、共役二重結合化合物、金属フタロシアニン錯体、電荷移動錯体、縮合環テトラカルボン酸ジイミド類、オリゴチオフェン類、フラーレン類、カーボンナノチューブ、などが挙げられる。例えばポリピロール、ポリチオフェン、ポリ(3−アルキルチオフェン)、ポリチエニレンビニレン、ポリ(p−フェニレンビニレン)、ポリアニリン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリフラン、ポリ(p−フェニレン)、ポリインドール、ポリビリダジン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、アントラセン、トリフェノジオキサジン、トリフェノジリアジン、ヘキサセン−6,15−キノン、ポリビニルカルバゾール、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリビニルピリジン、ナフタレンテトラカルボン酸ジイミド、アントラセンテトラカルボン酸ジイミド、C60、C70、C76、C78、C84及びこれらの誘導体を用いることができる。また、これらの具体例としては、一般的にP型半導体とされるテトラセン、ペンタセン、セクシチオフェン(6T)、銅フタロシアニン、ビス−(1,2,5−チアジアゾロ)−p−キノビス(1、3−ジチオール)、ルブレン、ポリ(2、5−チェニレンビニレン)(PTV)、ポリ(3−ヘキシルチオフェン)(P3HT)、ジオクチルフルオレン−ビチオフェンコポリマー(F8T2)、一般的にN型半導体とされる7,7,8,8,−テトラシアノキノジメタン(TCNQ)、3,4,9,10−ペリレンテトラカルボン酸二無水物(PTCDA)、1,4,5,8,−ナフタレンテトラカルボン酸二無水物(NTCDA)、9,9,10,10−テトラシアノ−2,6−ナフトキノジメタン(TCNNQ)、N,N’−ジオクチルー3,4,9,10−ペリレンテトラカルボン酸ジイミド(PTCDI−C8H)、銅十六フッ化フタロシアニン(F16CuPc)、3’,4’−ジブチル−5,5’’−ビス(ジシアノメチレン)−5,5’’−ジヒドロ−2,2’:5’,2’’−テルチオフェン)(DCMT)等がある。なお、有機半導体においてP型やN型の特性はその物質固有のものでは無く、キャリアを注入する電極との関係や注入の際の電界の強度に依存し、どちらになりやすいという傾向はあるもののP型半導体としてもN型半導体としても使用することができる。なお、本実施の形態においては、P型半導体がより好ましい。
Next, a
これらの有機半導体材料は、蒸着法やスピンコート法、液滴吐出法などの方法により成膜することができる。 These organic semiconductor materials can be formed by a method such as an evaporation method, a spin coating method, or a droplet discharge method.
次に半導体層13の上に複合層14を形成する(図2(D))。本発明の複合層14に使用する有機化合物の種類は特に限定されるものではないが、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(NPB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(TPD)、4,4’−ビス(N−{4−[N,N−ビス(3−メチルフェニル)アミノ]フェニル}−N−フェニルアミノ)ビフェニル((DNTPD)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(m−MTDATA)、4,4’,4’’−トリス[N−(1−ナフチル)−N−フェニルアミノ]トリフェニルアミン(1−TNATA)のような芳香族アミン骨格を有するものが好ましい。また、N−(2−ナフチル)カルバゾール(NCz)、4,4’−ジ(N−カルバゾリル)ビフェニル(CBP)などのN−アリールカルバゾール誘導体やアントラセンや9,10−ジフェニルアントラセン(DPA)などの芳香族炭化水素を用いることもできる。また、半導体層13として用いることが可能な材料も使用することができる。この場合、半導体層13と複合層14との密着性や界面の化学安定性が向上する。また、製造プロセスが簡便になるといった利点があげられる。
Next, the
本発明の複合層14に使用する金属酸化物は特に限定されるものではないが、チタン、バナジウム、クロム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、レニウムの酸化物であることが好ましい。なお、金属酸化物が5wt%以上80wt%以下、より好ましくは10wt%以上50wt%以下で含有されている複合層であることが望ましい。
The metal oxide used in the
なお、金属酸化物の代わりに7,7,8,8−テトラシアノキノジメタン(TCNQ)、2,3,5,6−テトラフルオロ−7,7,8,8−テトラシアノキノジメタン(F4−TCNQ)等、電子受容性を示す有機化合物を用いても良い。 In addition, 7,7,8,8-tetracyanoquinodimethane (TCNQ), 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (TCNQ) instead of metal oxide (TCNQ) An organic compound exhibiting an electron accepting property such as F 4 -TCNQ) may be used.
複合層14は、これらの材料を用いて抵抗加熱を用いた共蒸着による成膜や、抵抗加熱蒸着と電子銃蒸着(EB蒸着)を用いた共蒸着による成膜、スパッタリングと抵抗加熱による同時成膜などにより形成すればよい。また、ゾルーゲル法などによる湿式法を用いて成膜しても良い。
The
また、複合層14は電気伝導度が10−5[S/cm]程度と高く、膜厚を数nmから数百nmまで変化させてもトランジスタの抵抗値に変化が少ないため、複合層の膜厚は数nmから数百nm以上まで、作製する素子の用途や形状などに合わせて適宜調製することができる。
In addition, the
次に、導電層15を形成する(図2(E))。導電層15に使用する材料は、特に限定されるものではないが、金、白金、アルミニウム、タングステン、チタン、銅、モリブデン、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及びそれらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレンなどの導電性高分子化合物等が挙げられる。一般的にはソース及びドレイン電極16a、bに用いる導電層15としては、金属を用いることが多い。
Next, the
なお、形成方法は半導体層13が分解しないようなものであれば特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法により所望の形状に加工し作製すればよい。また、導電物を含む液滴を用いてインクジェット法等によって形成してもよい。
The formation method is not particularly limited as long as the
以上のようにして作製した有機トランジスタにおいて、半導体層13と導電層15との間に複合層14を挿入した構成のソース及びドレイン電極16a、bを用いることにより、半導体層13とソース及びドレイン電極16a、bとの間のエネルギー障壁が低減し、ソース及びドレイン電極の一方の電極から半導体層へのキャリアの注入と半導体層から他方の電極へのキャリアの排出が容易になる。このため、導電層15の材料は半導体層13とエネルギー障壁が低い材料を選択する必要がなく、仕事関数の制約無しに選択することが可能となる。
In the organic transistor manufactured as described above, by using the source and
また、複合層14はキャリア注入性に優れている他、化学的に安定であり、半導体層13との密着性も導電層15に比較して良好である。なお、本構成のソース及びドレイン電極16a、bは、配線と兼用することができる。
In addition, the
高密度プラズマを用いて形成されたゲート絶縁膜12は、プラズマダメージが少なく、欠陥が少ない膜を形成することができるため、トンネルリーク電流を低減することができる。また、表面の粗さが小さいため、キャリア移動度を大きくすることができる。さらに、ゲート絶縁膜上に形成される半導体層13を構成する有機半導体材料の配向がそろいやすくなる。また、ゲート電極にたとえばTaやAl等といった窒化及び/または酸化処理により高誘電率となる材料を選択することで、誘電率の高いゲート絶縁膜を形成することができる。よって、ゲート絶縁膜を薄膜化しても等価酸化膜厚(EOT:Equivalent Oxide Thickness)をかせぐことが可能となり、トンネルリーク電流を防ぎつつより高速な動作が可能となる。また、駆動電圧を下げることもできる。さらに、ゲート電極を直接反応させることでゲート電極の幅を狭くかつゲート電極を薄くすることができるため、チャネル長を短くできる。よって、高集積化が可能となる。
Since the
さらに半導体層13の下面に接して、ポリイミド、ポリアミック酸、ポリビニルフェニールなど有機絶縁材料を成膜しても良い。このような構成により、有機半導体材料の配向をさらに高めるほか、ゲート絶縁膜12と半導体層13との密着性をさらに向上することができる。
Further, an organic insulating material such as polyimide, polyamic acid, or polyvinyl phenyl may be formed in contact with the lower surface of the
また、図1(A)の構造のように半導体層13上にソース及びドレイン電極16a、bが設けられた構造(以後、トップコンタクト型構造と表記する)を例示したが、本発明は図1(B)の構造のような有機半導体層の下にソース電極、ドレイン電極を設ける構造(以後、ボトムコンタクト型構造と表記する)であっても良い。
Further, the structure in which the source and
ボトムゲート型の場合には、トップコンタクト型構造を採用したほうがキャリア移動度が大きいといった利点がある。一方、ボトムコンタクト型構造を用いた場合、ソース及びドレイン配線の微細加工を施すためにフォトリソグラフィなどの工程を容易に用いることができる。そのため、有機トランジスタの構造はその長所、短所に合わせて適宜選択すれば良い。 In the case of the bottom gate type, there is an advantage that the carrier mobility is higher when the top contact type structure is adopted. On the other hand, when the bottom contact type structure is used, a process such as photolithography can be easily used to finely process the source and drain wiring. Therefore, the structure of the organic transistor may be appropriately selected according to its advantages and disadvantages.
以上のことから、信頼性に優れた有機トランジスタを提供することができる。 From the above, an organic transistor with excellent reliability can be provided.
(実施の形態2)
実施の形態1に示した有機トランジスタは、ゲート電極となる導電層に対し高密度プラズマ処理を施すことにより形成した絶縁膜をゲート絶縁膜として利用しているが、本実施の形態では図3のようにあらかじめ形成した絶縁膜に対しさらに高密度プラズマによる窒化もしくは酸化を行うことでゲート絶縁膜を形成する。なお、ゲート絶縁膜及びゲート電極以外は実施の形態1と同様であるため、共通の符号を用いて示し、説明は省略する。
(Embodiment 2)
In the organic transistor described in Embodiment 1, an insulating film formed by performing high-density plasma treatment on the conductive layer serving as the gate electrode is used as the gate insulating film. In this embodiment, FIG. Thus, the gate insulating film is formed by performing nitridation or oxidation with high-density plasma on the previously formed insulating film. Note that the components other than the gate insulating film and the gate electrode are the same as those in Embodiment Mode 1, and thus are denoted by common reference numerals and description thereof is omitted.
基板10上にゲート電極31を形成する。ゲート電極31に用いる材料は、特に限定は無く、たとえば、金、白金、アルミニウム、タングステン、チタン、銅、モリブデン、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及びそれらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレン、不純物をドープしたポリシリコンなどの導電性高分子化合物等が挙げられる。ゲート電極31の形成方法は特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法により所望の形状に加工し作製すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。
A
次にゲート電極31を覆う絶縁膜32を形成する。絶縁膜32は、酸化珪素、窒化珪素、酸窒化珪素などの無機絶縁材料を用いる。なお、これらの絶縁膜32はディップ法、スピンコート法、液滴吐出法などの塗布法や、CVD法、スパッタ法などの方法によって成膜することができる。
Next, an insulating
この絶縁膜32に対し、高密度プラズマを用いて窒化及び/または酸化処理を行いゲート絶縁膜を形成する。たとえば、酸化珪素の絶縁膜32に対し高密度プラズマ窒化処理や窒化珪素の絶縁膜32に対し高密度プラズマ酸化処理を行い酸化窒化珪素を形成する。また、酸化珪素もしくは窒化珪素と酸化窒化珪素との積層構造であるゲート絶縁膜を形成しても良い。なお、ゲート絶縁膜の積層数は特に限定されない。また、窒化珪素に対しさらに高密度プラズマ窒化を行うことで、より高い濃度の窒素を含有する窒化珪素膜を得ることも可能である。
The insulating
高密度プラズマは、高い周波数のマイクロ波、たとえば2.45GHzを使うことによって生成される。このような高密度プラズマを用い、酸素(もしくは酸素を含むガス)や窒素(もしくは窒素を含むガス)などをプラズマ励起によって活性化し、これらを絶縁膜と反応させる。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。なお、ゲート絶縁膜には、実施の形態1に示した供給ガスに用いられる不活性ガスが混入されている。 The high density plasma is generated by using a high frequency microwave, for example 2.45 GHz. Using such high-density plasma, oxygen (or a gas containing oxygen), nitrogen (or a gas containing nitrogen), and the like are activated by plasma excitation, and these are reacted with the insulating film. Since high-density plasma characterized by low electron temperature has low kinetic energy of active species, it is possible to form a film with less plasma damage and fewer defects than conventional plasma treatment. Note that an inert gas used for the supply gas described in Embodiment Mode 1 is mixed in the gate insulating film.
ゲート絶縁膜上に半導体層13を形成する。次に、ソース及びドレイン電極16a、bを形成する。
A
このような構成を有する有機トランジスタにおいて、半導体層13と導電層15との間に複合層14を挿入した構成のソース及びドレイン電極16a、bを用いることにより、半導体層13とソース及びドレイン電極16a、bとの間のエネルギー障壁が低減し、ソース及びドレイン電極の一方の電極から半導体層へのキャリアの注入と半導体層から他方の電極へのキャリアの排出が容易になる。このため、導電層15の材料は半導体層13とエネルギー障壁が低い材料を選択する必要がなく、仕事関数の制約無しに選択することが可能となる。
In the organic transistor having such a configuration, by using the source and
また、複合層14はキャリア注入性に優れている他、化学的に安定であり、半導体層13との密着性も導電層15に比較して良好である。なお、本構成のソース及びドレイン電極16a、bは、配線と兼用することができる。
In addition, the
高密度プラズマを用いて形成されたゲート絶縁膜は、プラズマダメージが少なく、欠陥が少ない膜を形成することができるため、トンネルリーク電流を低減することができる。また、表面の粗さが小さいため、キャリア移動度を大きくすることができる。さらに、ゲート絶縁膜上に形成される半導体層13を構成する有機半導体材料の配向がそろいやすくなる。
A gate insulating film formed using high-density plasma can form a film with little plasma damage and few defects, so that tunnel leakage current can be reduced. Further, since the surface roughness is small, the carrier mobility can be increased. Furthermore, it becomes easy to align the organic semiconductor material constituting the
図3(A)のようなトップコンタクト型構造を例示したが、本発明は図3(B)のようなボトムコンタクト型構造であっても良い。 Although the top contact type structure as shown in FIG. 3A is illustrated, the present invention may be a bottom contact type structure as shown in FIG.
ボトムゲート型の場合には、トップコンタクト型構造を採用したほうがキャリア移動度が大きいといった利点がある。一方、ボトムコンタクト型構造を用いた場合、ソース及びドレイン配線の微細加工を施すためにフォトリソグラフィなどの工程を容易に用いることができる。そのため、有機トランジスタの構造はその長所、短所に合わせて適宜選択すれば良い。 In the case of the bottom gate type, there is an advantage that the carrier mobility is higher when the top contact type structure is adopted. On the other hand, when the bottom contact type structure is used, a process such as photolithography can be easily used in order to finely process the source and drain wiring. Therefore, the structure of the organic transistor may be appropriately selected according to its advantages and disadvantages.
また、実施の形態1のように、ゲート電極となる導電層を高密度プラズマを用いて絶縁化し、得られた絶縁膜をゲート絶縁膜の一部として用いても良い。ただし、その際に使用できるゲート電極の材料は、実施の形態1に記載した導電層17の材料である。この場合、ゲート電極となる導電層を絶縁化することでゲート電極の幅を狭くかつゲート電極を薄くすることができるため、チャネル長を短くできる。よって、高集積化が可能となる。
Further, as in Embodiment Mode 1, a conductive layer to be a gate electrode may be insulated using high-density plasma, and the obtained insulating film may be used as part of the gate insulating film. However, the material of the gate electrode that can be used at that time is the material of the
以上のことから、信頼性に優れた有機トランジスタを提供することができる。 From the above, an organic transistor with excellent reliability can be provided.
(実施の形態3)
本実施の形態では、実施の形態1及び2に示した構造とは異なる構造を有する有機トランジスタについて、図4を用いて説明する。なお、実施の形態1及び2の有機トランジスタはボトムゲート型であったのに対し、本実施の形態ではトップゲート型である。実施の形態1と同様のものに関しては、共通の符号を用いて示し、詳細な説明は省略する。
(Embodiment 3)
In this embodiment, an organic transistor having a structure different from those described in Embodiments 1 and 2 is described with reference to FIGS. Note that the organic transistors of Embodiments 1 and 2 are of the bottom gate type, whereas in the present embodiment, they are of the top gate type. Components similar to those in Embodiment 1 are denoted by common reference numerals, and detailed description thereof is omitted.
図4(A)の構造について説明する。基板10上に、半導体層13を形成する。さらに、半導体層13上に複合層14及び導電層15を有するソース及びドレイン電極16a、bを形成する。
The structure of FIG. 4A will be described. A
次に、半導体層13とソース及びドレイン電極16a、bを覆う絶縁膜42を形成する。絶縁膜42は、酸化珪素、窒化珪素、酸窒化珪素などの無機絶縁材料を用いる。なお、これらの絶縁膜はディップ法、スピンコート法、液滴吐出法などの塗布法や、CVD法、スパッタ法などの方法によって成膜することができる。ただし、半導体層13が破壊されないような条件や手法を用いる必要がある。
Next, an insulating
この絶縁膜に対し、高密度プラズマを用いて窒化及び/または酸化処理を行いゲート絶縁膜を形成する。たとえば、酸化珪素の絶縁膜42に対し高密度プラズマ窒化処理や窒化珪素の絶縁膜42に対し高密度プラズマ酸化処理を行い酸化窒化珪素を形成する。また、酸化珪素もしくは窒化珪素と酸化窒化珪素との積層構造であるゲート絶縁膜を形成しても良い。なお、ゲート絶縁膜の積層数は特に限定されない。また、窒化珪素に対しさらに高密度プラズマ窒化を行うことで、より高い濃度の窒素を含有する窒化珪素膜を得ることも可能である。
The insulating film is nitrided and / or oxidized using high-density plasma to form a gate insulating film. For example, silicon oxynitride is formed by performing high-density plasma nitriding treatment on the silicon
高密度プラズマは、高い周波数のマイクロ波、たとえば2.45GHzを使うことによって生成される。このような高密度プラズマを用い、酸素(もしくは酸素を含むガス)や窒素(もしくは窒素を含むガス)などをプラズマ励起によって活性化し、これらを絶縁膜と反応させる。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。なお、ゲート絶縁膜には、実施の形態1に示した供給ガスに用いられる不活性ガスが混入されている。 The high density plasma is generated by using a high frequency microwave, for example 2.45 GHz. Using such high-density plasma, oxygen (or a gas containing oxygen), nitrogen (or a gas containing nitrogen), and the like are activated by plasma excitation, and these are reacted with the insulating film. Since high-density plasma characterized by low electron temperature has low kinetic energy of active species, it is possible to form a film with less plasma damage and fewer defects than conventional plasma treatment. Note that an inert gas used for the supply gas described in Embodiment Mode 1 is mixed in the gate insulating film.
次に、ゲート電極41を形成する。ゲート電極41に用いる材料は、特に限定は無く、たとえば、金、白金、アルミニウム、タングステン、チタン、銅、モリブデン、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及びそれらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレンなどの導電性高分子化合物等が挙げられる。ゲート電極41の形成方法について特に限定は無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法により所望の形状に加工すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。ただし、半導体層が破壊されないような条件や手法を用いる必要がある。
Next, the
このような構成を有する有機トランジスタにおいて、半導体層13と導電層15との間に複合層14を挿入した構成のソース及びドレイン電極16a、bを用いることにより、半導体層13とソース及びドレイン電極16a、bとの間のエネルギー障壁が低減し、ソース及びドレイン電極の一方の電極から半導体層へのキャリアの注入と半導体層から他方の電極へのキャリアの排出が容易になる。このため、導電層15の材料は半導体層13とエネルギー障壁が低い材料を選択する必要がなく、仕事関数の制約無しに選択することが可能となる。
In the organic transistor having such a configuration, by using the source and
また、複合層14はキャリアの注入性に優れている他、化学的に安定であり、半導体層13との密着性も導電層15に比較して良好である。なお、本構成のソース及びドレイン電極16a、bは、配線と兼用することができる。
The
また、高密度プラズマを用いて形成されたゲート絶縁膜は、プラズマダメージが少なく、欠陥が少ない膜を形成することができるため、トンネルリーク電流を低減することができる。 In addition, since the gate insulating film formed using high-density plasma can form a film with little plasma damage and few defects, tunnel leakage current can be reduced.
また、図4(A)の構造のようなトップコンタクト構造を例示したが、本発明は図4(B)の構造のようなボトムコンタクト型構造であっても良い。 Moreover, although the top contact structure like the structure of FIG. 4 (A) was illustrated, this invention may be a bottom contact type structure like the structure of FIG. 4 (B).
さらに、ゲート電極を高密度プラズマを用いて窒化処理することで耐熱性を向上させることも可能である。また、ゲート電極となる導電層を絶縁化した場合には、ゲート電極の幅を狭くかつゲート電極を薄くすることができるため、チャネル長を短くできる。よって、高集積化が可能となる。 Furthermore, heat resistance can be improved by nitriding the gate electrode using high-density plasma. In addition, when the conductive layer to be the gate electrode is insulated, the width of the gate electrode can be narrowed and the gate electrode can be thinned, so that the channel length can be shortened. Therefore, high integration is possible.
以上のことから、信頼性に優れた有機トランジスタを提供することができる。 From the above, an organic transistor with excellent reliability can be provided.
(実施の形態4)
本実施の形態では、電子をキャリアとするN型の有機トランジスタの構造例を図5を用いて説明する。実施の形態1におけるソース及びドレイン電極16a、bを、本実施の形態では、さらにアルカリ金属またはアルカリ土類金属、もしくはそれらを含む化合物(酸化物や窒化物や塩)を含む第2の複合層58を有する構成としたものである。なお、本実施の形態においては、実施の形態1における有機化合物と金属酸化物とを有する複合層14を第1の複合層14と記載する。実施の形態1と同様のものに関しては、同様の符号を用いて示し、詳細な説明は省略する。
(Embodiment 4)
In this embodiment, a structural example of an N-type organic transistor using electrons as carriers will be described with reference to FIGS. In this embodiment, the source and
半導体層53に使用する有機半導体材料は、実施の形態1に記載した半導体材料を使用することができ、特にN型半導体として挙げられている材料が好ましい。
As the organic semiconductor material used for the
第2の複合層58に使用するアルカリ金属及びアルカリ土類金属、もしくはそれらを含む化合物(酸化物や窒化物や塩)の種類は特に限定されるものではないが以下に挙げる、リチウム、ナトリウム、カリウム、セシウム、マグネシウム、カルシウム、ストロンチウム、バリウム、リチウム酸化物、マグネシウム窒化物、カルシウム窒化物であることが好ましい。なお、第2の複合層58の形成方法は、半導体層53が分解しないようなものであれば特に限定は無く、スパッタリング法や蒸着法などを用いることができる。
The type of alkali metal and alkaline earth metal used in the second
また、これらの材料と電子輸送性を有する有機化合物との混合材料によって、第2の複合層58を形成しても良い。電子輸送性を有する有機化合物としては、半導体層に使用されるペリレンテトラカルボン酸無水物及びその誘導体、ペリレンテトラカルボキシジイミド誘導体、ナフタレンテトラカルボン酸無水物及びその誘導体、ナフタレンテトラカルボキシジイミド誘導体、金属フタロシアニン誘導体、フラーレン類の他、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。なお、電子輸送性を有する有機化合物が混合された第2の複合層58は、抵抗加熱を用いた共蒸着による成膜や、抵抗加熱蒸着と電子銃蒸着(EB蒸着)を用いた共蒸着による成膜、スパッタリングと抵抗加熱による同時成膜などにより成膜すればよい。
Alternatively, the second
まず、基板10上にゲート電極となる導電層17を形成する。次に、高密度プラズマを用いてゲート電極となる導電層17を窒化及び/または酸化することでゲート電極材料の窒化物、酸化物もしくは酸化窒化物からなるゲート絶縁膜12を形成する。さらに、第2の複合層58、第1の複合層14及び導電層15を有するソース及びドレイン電極56a、bを形成し、有機トランジスタを作製する。なお、ゲート絶縁膜12には、実施の形態1で示したように供給ガスに用いられたアルゴン、クリプトン、ヘリウムやキセノンなどの不活性ガスが混入されている。
First, a
このようにして作製された有機トランジスタにおいて、第2の複合層58、第1の複合層14、導電層15が積層された構造を有する電極に電圧を印加すると、第2の複合層58と第1の複合層14の界面近傍においてホール及び電子がキャリア分離により発生する。発生したキャリアのうち電子は第2の複合層58から半導体層53へと供給され、ホールは導電層15へと流れる。このようにして半導体層53内部には電子をキャリアとする電流が流れることになる。
In the organic transistor manufactured as described above, when a voltage is applied to an electrode having a structure in which the second
また、半導体層53と導電層15との間に第2の複合層58と第1の複合層14とを挿入した構成のソース及びドレイン電極56a、bを用いることにより、半導体層53とソース及びドレイン電極56a、bとの間のエネルギー障壁が低減し、ソース及びドレイン電極の一方の電極から半導体層へのキャリアの注入と半導体層から他方の電極へのキャリアの排出が容易になる。このため、導電層15の材料はエネルギー障壁が低い材料を選択する必要がなく、仕事関数の制約無しに選択することが可能となる。
In addition, by using the source and drain
また、第1の複合層14はキャリア注入性に優れている他、化学的に安定であり、半導体層53との密着性も導電層15に比較して良好である。なお、本構成のソース及びドレイン電極56a、bは、配線と兼用することができる。
The first
高密度プラズマを用いて形成されたゲート絶縁膜は、プラズマダメージが少なく、欠陥が少ない膜を形成することができるため、トンネルリーク電流を低減することができる。また、表面の粗さが小さいため、キャリア移動度を大きくすることができる。さらに、ゲート絶縁膜上に形成される半導体層53を構成する有機半導体材料の配向がそろいやすくなる。また、ゲート電極にたとえばTaやAl等といった窒化及び/または酸化処理により高誘電率となる材料を選択することで、誘電率の高いゲート絶縁膜を形成することができる。よって、ゲート絶縁膜を薄膜化しても物理膜厚をかせぐことが可能となり、トンネルリーク電流を防ぎつつより高速な動作が可能となる。また、駆動電圧を下げることもできる。さらに、ゲート電極を直接反応させることでゲート電極の幅を狭くかつゲート電極を薄くすることができるため、チャネル長を短くできる。よって、高集積化が可能となる。
A gate insulating film formed using high-density plasma can form a film with little plasma damage and few defects, so that tunnel leakage current can be reduced. Further, since the surface roughness is small, the carrier mobility can be increased. Further, the organic semiconductor material constituting the
また、さらに半導体層53の下面に接して、ポリイミド、ポリアミック酸、ポリビニルフェニールなど有機絶縁材料を成膜しても良い。このような構成により、有機半導体材料の配向をさらに高めるほか、ゲート絶縁膜12と半導体層53との密着性をさらに向上することができる。
Further, an organic insulating material such as polyimide, polyamic acid, or polyvinyl phenyl may be formed in contact with the lower surface of the
以上のことから、信頼性に優れた有機トランジスタを提供することができる。 From the above, an organic transistor with excellent reliability can be provided.
(実施の形態5)
本発明の有機トランジスタを含む液晶表示装置(液晶装置)の態様について、図7を用いて説明する。
(Embodiment 5)
A mode of a liquid crystal display device (liquid crystal device) including the organic transistor of the present invention will be described with reference to FIG.
図7は液晶表示装置を模式的に表した上面図である。点線で示された601は駆動回路部(ソース側駆動回路)、602は画素部、603は駆動回路部(ゲート側駆動回路)であり、これらは素子基板600、対向基板604及びシール材605により封止されている。
FIG. 7 is a top view schematically showing the liquid crystal display device.
ソース側駆動回路601およびゲート側駆動回路603は、外部入力端子となるFPC(フレキシブルプリントサーキット)609からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。なお、ここではFPCしか図示していないが、このFPCにはプリント配線基盤(PWB)が取り付けられていてもよい。本発明の液晶表示装置には、液晶表示装置本体だけの場合はもちろん、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。
The source
画素部602について特に限定はなく、例えば図8の断面図のように、液晶素子とそれを駆動するためのトランジスタとを有する。
The
図8の断面図で表される液晶表示装置は、実施の形態1に記載された有機トランジスタと同様にゲート電極となる導電層が高密度プラズマ処理により絶縁化されて形成されたゲート絶縁膜12を有する有機トランジスタ527を有する。なお、実施の形態1と同様のものは共通の符号を用いて示し、説明は省略する。
The liquid crystal display device represented by the cross-sectional view of FIG. 8 includes a
基板10上に形成された有機トランジスタ527は、絶縁層528によって覆われており、コンタクトホールを介してソース及びドレイン電極の一部として機能する導電層15の一方と画素電極529とが電気的に接続されている。液晶素子は、対向基板531に形成された対向電極532と画素電極529との間に液晶層534を挟んで成り、液晶層534と接する側の対向電極532及び画素電極529の表面には、それぞれ配向膜533、530が設けられている。なお、液晶層534は、スペーサ535によりセルギャップが保たれている。なお、液晶装置の構成について特に限定はない。
The
続いて、本発明の有機トランジスタ527を用いた発光装置について図9を参照しながら説明する。図9の断面図で表される発光装置は、実施の形態1に記載された有機トランジスタと同様にゲート電極となる導電層が高密度プラズマ処理により絶縁化されて形成されたゲート絶縁膜12を有する有機トランジスタ527を有する。なお、実施の形態1と同様のものは共通の符号を用いて示し、説明は省略する。
Next, a light emitting device using the
基板10上に形成された有機トランジスタ527は、絶縁層528によって覆われており、コンタクトホールを介してソース及びドレイン電極の一部として機能する導電層15の一方と第1の電極610とが電気的に接続されている。第1の電極610の端部は絶縁層611で覆われており、絶縁層611から露出した部分を覆うように発光層612が形成されている。発光層612上には第2の電極613及びパッシベーション膜614が形成されている。なお、基板10と対向基板615とを画素部の外側においてシール材(図示しない)を用いて封止することによって、発光層612を外気から隔離する。対向基板615と基板10との間の空間616には乾燥した窒素などの不活性気体を充填しても良いし、シール材の代わりに空間616に樹脂などを充填することによって封止を行っても良い。なお、発光装置の構成について特に限定はない。
The
有機トランジスタ527に高密度プラズマを用いて形成されたゲート絶縁膜を用いることで、トンネルリーク電流を低減することが可能となり信頼性の高い表示装置を得ることができる。
When a gate insulating film formed using high-density plasma is used for the
なお、本実施の形態では、有機トランジスタ527に用いるゲート絶縁膜は、ゲート電極となる導電層に高密度プラズマ処理を施して形成した絶縁膜を利用しているが、高密度プラズマ処理を行ったゲート絶縁膜であれば良い。
Note that in this embodiment, the gate insulating film used for the
以上のような表示装置は、図10(A)、(B)に示すように、電話機や、テレビ受像機等の電子機器に実装される表示装置として用いることができる。また、図10(C)に示すようにIDカードの様な個人情報を管理する機能を有するカードや図10(D)に示すようにフレキシブルな電子ペーパー等に実装してもよい。 As shown in FIGS. 10A and 10B, the display device as described above can be used as a display device mounted on an electronic device such as a telephone or a television receiver. Further, it may be mounted on a card having a function of managing personal information such as an ID card as shown in FIG. 10C or flexible electronic paper as shown in FIG.
図10(A)は電話機の図であり、本体710には表示部711と、音声出力部713、音声入力部714、操作スイッチ715、716、アンテナ717等によって構成されている。
FIG. 10A is a diagram of a telephone set. A
表示部711にはアクティブマトリクス表示装置が設けられている。表示方式は液晶表示であってもEL表示であってもよい。表示部711は画素ごとに有機トランジスタを有し、当該有機トランジスタには上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を用いる。また、表示部711を駆動するための集積回路は当該有機トランジスタと同様に基板上に形成もしくは実装されている。集積回路に設けられたトランジスタにも上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を有する有機トランジスタを用いても良い。本発明の有機トランジスタを用いることで、電気特性が良好で信頼性が高い電話機を得ることができる。
The
図10(B)は、本発明を適用して作製したテレビ受像機であり、表示部720、筐体721、スピーカー722などによって構成されている。
FIG. 10B illustrates a television receiver manufactured by applying the present invention, which includes a
表示部720にはアクティブマトリクス表示装置が設けられている。表示方式は液晶表示であってもEL表示であってもよい。表示部720は画素ごとに有機トランジスタを有し、当該有機トランジスタには上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を用いる。また、表示部720を駆動するための集積回路は当該有機トランジスタと同様に基板上に形成もしくは実装されている。集積回路に設けられたトランジスタにも上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を有する有機トランジスタを用いても良い。本発明の有機トランジスタを用いることで、電気特性が良好で信頼性が高いテレビ受像機を得ることができる。
The
図10(C)は、本発明を適用して作製したIDカードであり、支持体730、表示部731、支持体730内に組み込まれた集積回路チップ732等によって構成されている。なお、表示部731を駆動するための集積回路733、734についても支持体730内に組み込まれている。
FIG. 10C illustrates an ID card manufactured by applying the present invention, which includes a support 730, a
表示部731にはアクティブマトリクス表示装置が設けられている。表示方式は液晶表示であってもEL表示であってもよい。表示部731は画素ごとに有機トランジスタを有し、当該有機トランジスタには上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を用いる。また、表示部731を駆動するための集積回路733、734は当該有機トランジスタと同様に基板上に形成もしくは実装されている。集積回路733、734に設けられたトランジスタにも上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を有する有機トランジスタを用いても良い。本発明の有機トランジスタを用いることで、電気特性が良好で信頼性が高いIDカードを得ることができる。
The
また、表示部731において、集積回路チップ732において入出力された情報を表示し、どのような情報が入出力されたかを確認することができる。
The
図10(D)は、本発明を適用して作製した電子ペーパーであり、本体740は表示部741、受信装置742、駆動回路743、フィルムバッテリー744等によって構成されている。
FIG. 10D illustrates an electronic paper manufactured by applying the present invention. A
表示部741にはアクティブマトリクス表示装置が設けられている。表示方式は液晶表示であってもEL表示であってもよい。表示部741は画素ごとに有機トランジスタを有し、当該有機トランジスタには上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を用いる。また、受信装置742や表示部741を駆動するための駆動回路743は当該有機トランジスタと同様に基板上に形成もしくは実装されている。受信装置742や駆動回路743に設けられたトランジスタにも上記実施の形態を用いて高密度プラズマ処理を行ったゲート絶縁膜を有する有機トランジスタを用いても良い。なお、情報処理機能は受信装置742及び通信機能を有する他の装置を利用することで、表示装置の負荷を軽減できる。本発明の有機トランジスタは、プラスチック基板などフレキシブルな基板に作製できるため電子ペーパーに適用することは非常に効果的であり、電気特性が良好で信頼性が高い電子ペーパーを作製することができる。
The
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の表示装置に用いることが可能である。また、本実施形態は実施の形態1乃至4の構成を自由に組み合わせることができる。 As described above, the applicable range of the present invention is extremely wide and can be used for display devices in various fields. Further, in this embodiment, the configurations of Embodiments 1 to 4 can be freely combined.
本発明を用いて作製した有機トランジスタについて図1を用いて説明する。 An organic transistor manufactured using the present invention will be described with reference to FIG.
基板10上にスパッタリング法によってアルミニウムからなる100nmの厚さの導電層17を形成する。次に、導電層17に対し高密度プラズマ酸化を行い、30nmのゲート絶縁膜12を形成する。図6の高密度プラズマ処理装置を用いた場合、プラズマ源から処理対象物である基板までの距離は20mm以上80mm以下であれば良いが、20mm以上60mm以下が好ましい。なお、導電層17のうち高密度プラズマを用いて絶縁化したゲート絶縁膜12以外はゲート電極11として機能する。
A
次に、ゲート絶縁膜12上に、ゲート絶縁膜12とゲート電極11との重畳部を覆うように50nmの厚さのペンタセンを蒸着法により成膜することで半導体層13を形成する。
Next, a
次に、複合層14として酸化モリブデン(VI)と芳香族アミン化合物であるTPDをモル比で1対1となるよう共蒸着により10nmの厚さで成膜し、さらに導電層15としてアルミニウムをマスクを用いて真空蒸着により形成し、ソース及びドレイン電極16a、bを作製する。
Next, molybdenum oxide (VI) and aromatic amine compound TPD are formed as a
以上のようにして、信頼性の高いPチャネル型の有機トランジスタを得ることができる。 As described above, a highly reliable P-channel organic transistor can be obtained.
10 基板
11 ゲート電極
12 ゲート絶縁膜
13 半導体層
14 複合層(第1の複合層)
15 導電層
16a、b ソース及びドレイン電極
17 導電層
31 ゲート電極
32 絶縁膜
41 ゲート電極
42 絶縁膜
53 半導体層
56a、b ソース及びドレイン電極
58 第2の複合層
61 誘電体導波路
62 スロットアンテナ
63 誘電板
64 台
65 ガス供給口
66 プラズマ発生領域
67 装置内部
527 有機トランジスタ
528 絶縁層
529 画素電極
530 配向膜
531 対向基板
532 対向電極
533 配向膜
534 液晶層
535 スペーサ
600 素子基板
601 ソース側駆動回路部
602 画素部
603 ゲート側駆動回路部
604 対向基板
605 シール材
609 FPC
610 第1の電極
611 絶縁層
612 発光層
613 第2の電極
614 パッシベーション膜
615 対向基板
616 空間
710 本体
711 表示部
713 音声出力部
714 音声入力部
715 操作スイッチ
716 操作スイッチ
717 アンテナ
720 表示部
721 筐体
722 スピーカー
730 支持体
731 表示部
732 集積回路チップ
733 集積回路
734 集積回路
740 本体
741 表示部
742 受信装置
743 駆動回路
744 フィルムバッテリー
10
15
610
Claims (15)
有機半導体材料を含む半導体層とが接する有機トランジスタで回路が形成された半導体装置。 An insulating film formed using high-density plasma having an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less;
A semiconductor device in which a circuit is formed by an organic transistor in contact with a semiconductor layer containing an organic semiconductor material.
前記ソース及びドレイン電極は、導電層と、前記導電層と前記半導体層との間に形成された有機化合物及び金属酸化物との複合層とを有し、
前記ゲート絶縁膜は前記ゲート電極となる導電層に対し電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下の高密度プラズマ処理を行うことによって形成されることを特徴とする有機トランジスタ。 A gate electrode, a gate insulating film, a semiconductor layer containing an organic semiconductor material, and source and drain electrodes;
The source and drain electrodes have a conductive layer and a composite layer of an organic compound and a metal oxide formed between the conductive layer and the semiconductor layer,
The gate insulating film is formed by performing high-density plasma treatment with an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less on the conductive layer to be the gate electrode. An organic transistor.
前記ソース及びドレイン電極は、導電層と、前記導電層と前記半導体層との間に形成された有機化合物及び金属酸化物との複合層とを有し、
前記ゲート絶縁膜は前記ゲート電極となる導電層に対し電子密度が1011cm−3以上かつ電子温度が0.5eV以上1.5eV以下の高密度プラズマ処理を行うことによって形成されることを特徴とする有機トランジスタ。 A gate electrode, a gate insulating film, a semiconductor layer containing an organic semiconductor material, and source and drain electrodes;
The source and drain electrodes have a conductive layer and a composite layer of an organic compound and a metal oxide formed between the conductive layer and the semiconductor layer,
The gate insulating film is formed by performing high-density plasma treatment with an electron density of 10 11 cm −3 or more and an electron temperature of 0.5 eV or more and 1.5 eV or less on the conductive layer to be the gate electrode. An organic transistor.
前記ゲート電極上に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された有機半導体材料を含む半導体層と、
前記半導体層上にソース及びドレイン電極とを有し、
前記ソース及びドレイン電極は、導電層と、前記導電層と前記半導体層との間に形成された有機化合物及び金属酸化物との複合層とを有し、
前記ゲート絶縁膜は前記ゲート電極となる導電層に対し電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下の高密度プラズマ処理を行うことによって形成されることを特徴とする有機トランジスタ。 A gate electrode;
A gate insulating film formed on and in contact with the gate electrode;
A semiconductor layer including an organic semiconductor material formed on the gate insulating film;
A source and drain electrode on the semiconductor layer;
The source and drain electrodes have a conductive layer and a composite layer of an organic compound and a metal oxide formed between the conductive layer and the semiconductor layer,
The gate insulating film is formed by performing high-density plasma treatment with an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less on the conductive layer to be the gate electrode. An organic transistor.
前記ゲート電極は、タンタル、ニオブ、アルミニウム、モリブデン、チタン、銅のいずれか一であることを特徴とする有機トランジスタ。 In any one of Claims 2 thru | or 4,
The organic transistor according to claim 1, wherein the gate electrode is any one of tantalum, niobium, aluminum, molybdenum, titanium, and copper.
前記ゲート絶縁膜は8以上の誘電率を有することを特徴とする有機トランジスタ。 In any one of Claims 2 thru | or 4,
The organic transistor according to claim 1, wherein the gate insulating film has a dielectric constant of 8 or more.
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された有機半導体材料を含む半導体層と、
前記半導体層上にソース及びドレイン電極とを有し、
前記ソース及びドレイン電極は、導電層と、前記導電層と前記半導体層との間に形成された有機化合物及び金属酸化物との複合層とを有し、
前記ゲート絶縁膜は高密度プラズマ処理が施された膜であることを特徴とする有機トランジスタ。 A gate electrode;
A gate insulating film formed on the gate electrode;
A semiconductor layer including an organic semiconductor material formed on the gate insulating film;
A source and drain electrode on the semiconductor layer;
The source and drain electrodes have a conductive layer and a composite layer of an organic compound and a metal oxide formed between the conductive layer and the semiconductor layer,
The organic transistor according to claim 1, wherein the gate insulating film is a film subjected to high-density plasma treatment.
前記有機化合物は、芳香族アミン骨格を有することを特徴とする有機トランジスタ。 In any one of Claims 2 thru | or 7,
2. The organic transistor according to claim 1, wherein the organic compound has an aromatic amine skeleton.
前記金属酸化物は、チタン、バナジウム、クロム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、レニウムの酸化物から選ばれた一または複数であることを特徴とする有機トランジスタ。 In any one of Claims 2 thru | or 8,
2. The organic transistor according to claim 1, wherein the metal oxide is one or more selected from oxides of titanium, vanadium, chromium, zirconium, niobium, molybdenum, hafnium, tantalum, tungsten, and rhenium.
前記第1の導電層の表面を電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下の高密度プラズマ処理により絶縁化し、
絶縁化された前記第1の導電膜上に有機半導体材料を含む半導体層を形成し、
前記半導体層上に有機化合物及び金属酸化物とが混合された複合層を形成し、
前記複合層上に第2の導電層を形成し、
前記複合層と前記第2の導電層はソース及びドレイン電極であり、
前記第1の導電層のうち導電性を有する部分はゲート電極であり、
前記第1の導電層のうち絶縁性を有する部分はゲート絶縁膜であることを特徴とする有機トランジスタの作製方法。 Forming a first conductive layer on the substrate;
Insulating the surface of the first conductive layer by high-density plasma treatment with an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV or more and 2.0 eV or less;
Forming a semiconductor layer containing an organic semiconductor material on the insulated first conductive film;
Forming a composite layer in which an organic compound and a metal oxide are mixed on the semiconductor layer;
Forming a second conductive layer on the composite layer;
The composite layer and the second conductive layer are source and drain electrodes,
The conductive portion of the first conductive layer is a gate electrode,
A method for manufacturing an organic transistor, wherein the insulating portion of the first conductive layer is a gate insulating film.
前記ゲート電極は、タンタル、ニオブ、アルミニウム、モリブデン、チタン、銅のいずれか一であることを特徴とする有機トランジスタの作製方法。 In claim 10,
The method for manufacturing an organic transistor, wherein the gate electrode is any one of tantalum, niobium, aluminum, molybdenum, titanium, and copper.
前記ゲート絶縁膜は8以上の誘電率を有することを特徴とする有機トランジスタの作製方法。 In claim 10,
The method for manufacturing an organic transistor, wherein the gate insulating film has a dielectric constant of 8 or more.
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に有機半導体材料を含む半導体層を形成し、
前記半導体層上に有機化合物及び金属酸化物とが混合された複合層を形成し、
前記複合層上に導電層を形成し、
前記複合層と前記導電層はソース及びドレイン電極であり、
前記ゲート絶縁膜は電子密度が1011cm−3以上かつ電子温度が0.2eV以上2.0eV以下の高密度プラズマ処理が施されていることを特徴とする有機トランジスタの作製方法。 Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Forming a semiconductor layer containing an organic semiconductor material on the gate insulating film;
Forming a composite layer in which an organic compound and a metal oxide are mixed on the semiconductor layer;
Forming a conductive layer on the composite layer;
The composite layer and the conductive layer are source and drain electrodes,
The method for manufacturing an organic transistor, wherein the gate insulating film is subjected to high-density plasma treatment with an electron density of 10 11 cm −3 or more and an electron temperature of 0.2 eV to 2.0 eV.
前記有機化合物は、芳香族アミン骨格を有することを特徴とする有機トランジスタの作製方法。 In any one of claims 10 to 13,
The method for manufacturing an organic transistor, wherein the organic compound has an aromatic amine skeleton.
前記金属酸化物は、チタン、バナジウム、クロム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、レニウムの酸化物から選ばれた一または複数であることを特徴とする有機トランジスタの作製方法。
In any one of claims 10 to 14,
The method of manufacturing an organic transistor, wherein the metal oxide is one or more selected from oxides of titanium, vanadium, chromium, zirconium, niobium, molybdenum, hafnium, tantalum, tungsten, and rhenium.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006117481A JP2006332614A (en) | 2005-04-25 | 2006-04-21 | Semiconductor device, organic transistor and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005125930 | 2005-04-25 | ||
JP2006117481A JP2006332614A (en) | 2005-04-25 | 2006-04-21 | Semiconductor device, organic transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332614A true JP2006332614A (en) | 2006-12-07 |
JP2006332614A5 JP2006332614A5 (en) | 2009-05-28 |
Family
ID=37553926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006117481A Withdrawn JP2006332614A (en) | 2005-04-25 | 2006-04-21 | Semiconductor device, organic transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332614A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007086534A1 (en) * | 2006-01-26 | 2007-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor and semiconductor device |
JP2007250715A (en) * | 2006-03-15 | 2007-09-27 | Konica Minolta Holdings Inc | Process for fabricating semiconductor device |
JP2010263144A (en) * | 2009-05-11 | 2010-11-18 | Kenichi Nakayama | Transistor element |
JP2011505065A (en) * | 2007-11-27 | 2011-02-17 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Organic thin film transistor and manufacturing method thereof |
KR20110035444A (en) * | 2009-09-30 | 2011-04-06 | 엘지디스플레이 주식회사 | Method of fabricating for dual panel type organic electro-luminescent device |
JP2011165778A (en) * | 2010-02-08 | 2011-08-25 | Nippon Hoso Kyokai <Nhk> | P-type organic thin film transistor, method of manufacturing the same, and coating solution |
US8049208B2 (en) | 2005-04-22 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device having composite electrode |
JP2015173277A (en) * | 2009-12-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | semiconductor device |
US9159749B2 (en) | 2011-05-17 | 2015-10-13 | Samsung Display Co., Ltd. | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
JP2020098880A (en) * | 2018-12-19 | 2020-06-25 | 凸版印刷株式会社 | Organic thin film transistor and electronic device |
CN113196457A (en) * | 2018-12-12 | 2021-07-30 | 夏普株式会社 | Scanning antenna and method for manufacturing scanning antenna |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338492A (en) * | 1993-05-31 | 1994-12-06 | Matsushita Electric Ind Co Ltd | Method of forming insulation film and method of manufacturing gate insulation film for thin film transistor |
JP2002359371A (en) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
JP2003124472A (en) * | 2001-10-18 | 2003-04-25 | Nec Corp | Organic thin film transistor |
JP2003133550A (en) * | 2001-07-18 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
JP2004107651A (en) * | 2002-08-26 | 2004-04-08 | Sharp Corp | Dendritic polymer and electronic device element using the same |
JP2004235277A (en) * | 2003-01-28 | 2004-08-19 | Dainippon Printing Co Ltd | Organic semiconductor element, organic semiconductor device, organic electroluminescent element, and organic electroluminescent equipment |
JP2004335756A (en) * | 2003-05-08 | 2004-11-25 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and its manufacturing method |
JP2005026468A (en) * | 2003-07-02 | 2005-01-27 | Tokyo Electron Ltd | Forming method of low dielectric constant insulating film for semiconductor device, and semiconductor device and low dielectric constant insulating film forming device by means thereof |
JP2005093633A (en) * | 2003-09-17 | 2005-04-07 | Sony Corp | Field effect transistor |
-
2006
- 2006-04-21 JP JP2006117481A patent/JP2006332614A/en not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338492A (en) * | 1993-05-31 | 1994-12-06 | Matsushita Electric Ind Co Ltd | Method of forming insulation film and method of manufacturing gate insulation film for thin film transistor |
JP2002359371A (en) * | 2001-03-28 | 2002-12-13 | Toshiba Corp | Semiconductor device and its manufacturing method |
JP2003133550A (en) * | 2001-07-18 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
JP2003124472A (en) * | 2001-10-18 | 2003-04-25 | Nec Corp | Organic thin film transistor |
JP2004107651A (en) * | 2002-08-26 | 2004-04-08 | Sharp Corp | Dendritic polymer and electronic device element using the same |
JP2004235277A (en) * | 2003-01-28 | 2004-08-19 | Dainippon Printing Co Ltd | Organic semiconductor element, organic semiconductor device, organic electroluminescent element, and organic electroluminescent equipment |
JP2004335756A (en) * | 2003-05-08 | 2004-11-25 | Semiconductor Leading Edge Technologies Inc | Semiconductor device and its manufacturing method |
JP2005026468A (en) * | 2003-07-02 | 2005-01-27 | Tokyo Electron Ltd | Forming method of low dielectric constant insulating film for semiconductor device, and semiconductor device and low dielectric constant insulating film forming device by means thereof |
JP2005093633A (en) * | 2003-09-17 | 2005-04-07 | Sony Corp | Field effect transistor |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049208B2 (en) | 2005-04-22 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device having composite electrode |
US8362474B2 (en) | 2006-01-26 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor and semiconductor device |
WO2007086534A1 (en) * | 2006-01-26 | 2007-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor and semiconductor device |
KR101381365B1 (en) | 2006-01-26 | 2014-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Organic field effect transistor and semiconductor device |
US8049206B2 (en) | 2006-01-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor and semiconductor device |
JP2007250715A (en) * | 2006-03-15 | 2007-09-27 | Konica Minolta Holdings Inc | Process for fabricating semiconductor device |
JP2011505065A (en) * | 2007-11-27 | 2011-02-17 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Organic thin film transistor and manufacturing method thereof |
JP2010263144A (en) * | 2009-05-11 | 2010-11-18 | Kenichi Nakayama | Transistor element |
KR20110035444A (en) * | 2009-09-30 | 2011-04-06 | 엘지디스플레이 주식회사 | Method of fabricating for dual panel type organic electro-luminescent device |
KR101587097B1 (en) * | 2009-09-30 | 2016-01-21 | 엘지디스플레이 주식회사 | Method of fabricating for dual panel type organic electro-luminescent device |
JP2015173277A (en) * | 2009-12-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | semiconductor device |
US10083996B2 (en) | 2009-12-25 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11676975B2 (en) | 2009-12-25 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011165778A (en) * | 2010-02-08 | 2011-08-25 | Nippon Hoso Kyokai <Nhk> | P-type organic thin film transistor, method of manufacturing the same, and coating solution |
US9159749B2 (en) | 2011-05-17 | 2015-10-13 | Samsung Display Co., Ltd. | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
CN113196457A (en) * | 2018-12-12 | 2021-07-30 | 夏普株式会社 | Scanning antenna and method for manufacturing scanning antenna |
CN113196457B (en) * | 2018-12-12 | 2023-06-13 | 夏普株式会社 | Scanning antenna and method for manufacturing scanning antenna |
JP2020098880A (en) * | 2018-12-19 | 2020-06-25 | 凸版印刷株式会社 | Organic thin film transistor and electronic device |
JP7206887B2 (en) | 2018-12-19 | 2023-01-18 | 凸版印刷株式会社 | Organic thin film transistors and electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8785259B2 (en) | Organic transistor, manufacturing method of semiconductor device and organic transistor | |
JP2006332614A (en) | Semiconductor device, organic transistor and manufacturing method thereof | |
JP5164338B2 (en) | Semiconductor device | |
CN101116187B (en) | Organic field-effect transistor and semiconductor device including the same | |
US8592821B2 (en) | Semiconductor element, organic transistor, light-emitting device, and electronic device | |
KR100708720B1 (en) | A organic thin film transistor, a method for preparing the same and a flat panel display comprising the same | |
Dhar et al. | Trends in molecular design strategies for ambient stable n-channel organic field effect transistors | |
JP4486000B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND FLAT DISPLAY DEVICE EQUIPPED WITH SAME | |
JP2009026751A (en) | Pattern forming method, luminescent device manufacturing method and luminescent device | |
JPWO2009044614A1 (en) | Organic semiconductor device | |
KR101424815B1 (en) | Multilayer Bipolar Field-effect Transistor and Preparation Method thereof | |
JP4635181B2 (en) | Organic semiconductor device | |
JP5025151B2 (en) | Method of making the deposit | |
JP5025948B2 (en) | Organic field effect transistor and semiconductor device | |
JP2006324649A (en) | Manufacturing method of organic semiconductor device | |
JP2009087907A (en) | Organic semiconductor light-emitting device | |
JP4741359B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121017 |