JP2006332364A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2006332364A JP2006332364A JP2005154336A JP2005154336A JP2006332364A JP 2006332364 A JP2006332364 A JP 2006332364A JP 2005154336 A JP2005154336 A JP 2005154336A JP 2005154336 A JP2005154336 A JP 2005154336A JP 2006332364 A JP2006332364 A JP 2006332364A
- Authority
- JP
- Japan
- Prior art keywords
- mesa structure
- semiconductor
- mesa
- semiconductor substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、半導体素子およびその製造方法に関し、特に平坦な頂上の両側方に急な崖を有する外形構造であるメサ構造を有する半導体レーザ等に採用して有益な素子構造およびその製造方法の改良に関する。
BACKGROUND OF THE
従来、半導体レーザは、位相が揃った波長光を出射する光源として光記録媒体との間での情報の読み書きや、自動車間の距離測定等のさまざまな用途に用いられており、さらに近年は、光通信における情報通信媒体などとしても利用されている。図16に、こうした半導体レーザとして従来一般に採用されている素子構造についてその断面構造を示す。 Conventionally, semiconductor lasers are used in various applications such as reading and writing information with optical recording media as a light source that emits light with a wavelength that is aligned in phase, distance measurement between automobiles, and more recently, It is also used as an information communication medium in optical communication. FIG. 16 shows a cross-sectional structure of an element structure that has been conventionally employed as such a semiconductor laser.
この図16に示されるように、この半導体レーザは、例えばn型GaAs(ガリウム、砒素)からなる基板(半導体基板)11上に、複数の層からなるエピタキシャル膜12が結晶成長により積層形成されて構成されている。このエピタキシャル膜12を構成する層は、例えばn型AlGaAs(アルミニウム、ガリウム、砒素)クラッド層12a、n型GaAs(ガリウム、砒素)活性層12b、そしてp型AlGaAsクラッド層12cといった各層からなる。すなわち、このエピタキシャル膜12は、活性層12bがクラッド層12aおよび12cによって挟み込まれるかたちで積層形成されており、これによって上記活性層12bがpn接合層(領域)となって反転分布条件が満たされ、このpn接合からなる活性層12bでの誘導放出によってレーザ発振を促す光の増幅作用が行われる。
As shown in FIG. 16, in this semiconductor laser, an
また、上記クラッド層12a、活性層12bおよびクラッド層12cからなるエピタキシャル膜12は、同図16からも明らかなように、平坦な頂上の周囲に急な崖状の部分を有する、いわゆるメサ構造13を有するかたちで形成されている。そして、このメサ構造13を含む基板11の下面11aには、上記メサ構造13に対応する位置にウィンドウ(開口部)15を有する態様で、例えばSiO2(酸化珪素)からなる絶縁膜14が形成されている。そして、さらにその表面には、上記ウィンドウ15部分で上記エピタキシャル膜12とコンタクトをとる態様で、例えばCr/Pt/Au/Pt/AuあるいはTi/Pt/Au/Ti/Au等の多層膜からなる下部電極16が形成されている。また一方、上記基板11の上面11bには、例えばAu−Ge合金/Ni/Au/Pt/Au等の多層膜からなる上部電極26が形成されている。すなわちこの半導体レーザでは、これら下部電極16および上部電極26を介して、上記基板11に電流が供給されることとなる。なお、上記メサ構造13が形成された部分には、上記下部電極16に代えて、上記レーザバーとなる基板11を適宜の台座に電気的かつ機械的に接合するためのはんだ層が形成されることもある。またさらには、必要に応じて、同基板11に電流を流す領域と流さない領域とを分離するための絶縁膜を別途形成する場合もある。
Further, as is apparent from FIG. 16, the
いずれにせよ、半導体レーザではこのように、その一方面(図16の例では下面11a)にメサ構造13を有しており、このメサ構造13が形成された部分に対応して、半導体レーザとしての発光部が形成されるようになる。そして、こうしたメサ構造13は通常、同一幅かつ等間隔に形成されるため、当該半導体レーザとしての発光部(発光ポイント)も、これに応じて等間隔に配列されるようになる。
In any case, the semiconductor laser has the
また、半導体レーザをこのようなメサ構造13を有する構造とすることで、各メサ構造13の両側に形成される崖状の部分を通じて電流の狭窄性が高められるようになるとともに、同メサ構造13を通じて上記はんだ層が形成される場合には、上記基板11との接触面積も拡大され、ひいては該基板11と上記台座との密着性も高められるようになる。
Further, by making the semiconductor laser have such a
次に、図17および図18を参照して、こうしたメサ構造を有する半導体レーザの製造方法の一例についてその概要を説明する。
こうした半導体レーザの製造に際しては、まず、図17(a)に示されるように、上記n型GaAsからなる基板11の下面11aに、例えばn型AlGaAsからなるクラッド層12a、n型GaAsからなる活性層12b、およびp型AlGaAsからなるクラッド層12cを結晶成長により積層形成する。次いで、図17(b)に示される態様で、これらクラッド層12a、活性層12bおよびクラッド層12cからなるエピタキシャル膜12を、例えばエッチングにより部分的に除去することにより、メサ構造13を形成する。その後、図17(c)に示されるように、このメサ構造13を含む基板11の下面11aに絶縁膜14を形成し、さらにこの絶縁膜14には、例えばフォトリソグラフィやエッチング等により、上記メサ構造13の頂上部分に対応したウィンドウ(開口部)15を形成する。そしてこの絶縁膜14の表面には、図18(a)に示されるように、このウィンドウ15を介して上記エピタキシャル膜12とのコンタクトをとる態様で、例えばCr/Pt/Au/Pt/AuあるいはTi/Pt/Au/Ti/Au等の多層膜からなる下部電極16を形成する。一方、図18(b)に示されるように、上記基板11の上面11bには、例えばAu−Ge合金/Ni/Au/Pt/Auの多層膜からなる上部電極26を形成する。そして、この半導体レーザを例えば半導体レーザアレイとして使用する場合には、図18(c)に示すように、上記各メサ構造13の延設方向と直交する態様で所定の幅をもつ棒状に、すなわちレーザバーとして基板11をへき開し、該へき開面11cとなる端面に適宜のコーティング処理が施される。
When manufacturing such a semiconductor laser, first, as shown in FIG. 17A, on the
上述のように、メサ構造を有する半導体レーザでは、同メサ構造を通じて、電流の狭窄が高められる、あるいははんだ層が形成される場合の接触面積が的確に確保される、等々の優れた特性が得られるようになる。ただし、このような半導体レーザの場合、逆にこのメサ構造に起因する次のような不都合も無視できないものとなっている。 As described above, a semiconductor laser having a mesa structure has excellent characteristics such as that the current confinement is increased or the contact area when a solder layer is formed is ensured through the mesa structure. Be able to. However, in the case of such a semiconductor laser, the following inconvenience due to this mesa structure cannot be ignored.
すなわち、メサ構造が形成される上記エピタキシャル膜12において、そのクラッド層12a、活性層12bおよびクラッド層12cは通常、高温(例えば800℃)雰囲気中において各層間の格子整合がとられるように積層される。このため、同エピタキシャル膜12が常温に冷却される過程で、上記レーザバーとなる基板11に、該エピタキシャル膜12の層間における、あるいは同エピタキシャル膜12と基板11と間における熱膨張率差に起因する歪みが生じてしまうことがある。しかもこうした半導体レーザは、メサ構造はもとより、上記各電極も含めて、その上面11b側と下面11a側とで膜組成あるいは膜厚の異なる上下非対称な構造となっており、特に上記メサ構造が形成される部分では、メサになる部分とそうではない部分との段差によって、通常よりも大きな膜応力が生じる構造ともなっている。このため結局は、図19に模式的に縮小して示す態様で、上記レーザバーに反りが生じ、この半導体レーザが特に上記半導体レーザアレイとして形成される場合などには、歩留まりの低下も避けられない。
That is, in the
なお従来、こうしたレーザバーの反りを抑制する方法として、例えば特許文献1に記載の方法、あるいは特許文献2に記載の方法等も講じられてはいるが、実用上はなお改善の余地を残すものとなっている。ちなみに、特許文献1に記載の方法では、こうしたレーザバーの上面および下面にヒートシンクを加熱接合する際、該ヒートシンクとして熱膨張率の異なる材料を使用してレーザバーの反りを矯正するようにしている。しかしこの方法では、レーザバーの反りそのものが解消されるわけではないため、こうした反りに起因する半導体結晶へのダメージを阻止することはできない。一方、特許文献2に記載の方法では、レーザバーとなる基板とこれに積層されるエピタキシャル膜とをそれぞれ構成する材料の格子定数を調整し、意図的に格子不整合を生じさせることで層間の歪みを制御するようにしている。しかしこの方法の場合、こうした格子不整合を生じさせることのできる材料の組み合わせが制限されるため、レーザバーを形成する全ての材料系に適用できる方法ではない。
Conventionally, as a method for suppressing the warpage of the laser bar, for example, the method described in
また、上記半導体レーザに限らず、メサ構造を有する半導体素子にとっては、そのメサ構造に起因する上記実情も概ね共通したものとなっている。
この発明は、こうした実情に鑑みてなされたものであり、より簡易でかつ普遍性のある方法をもって、メサ構造に起因する反りの発生を抑制することのできる半導体素子およびその製造方法を提供することを目的とする。
Further, not only the semiconductor laser but also a semiconductor element having a mesa structure has the above-mentioned actual situation due to the mesa structure.
The present invention has been made in view of such circumstances, and provides a semiconductor device capable of suppressing the occurrence of warpage due to a mesa structure and a method for manufacturing the same by a simpler and more universal method. With the goal.
こうした目的を達成するため、請求項1に記載の発明では、半導体素子の素子構造として、平坦な頂上の両側方に急な崖を有する外形構造である1乃至複数のメサ構造が半導体基板の上面および下面の両面に形成される構造を採用することとした。 In order to achieve such an object, according to the first aspect of the present invention, as the element structure of the semiconductor element, one or more mesa structures, which are external structures having steep cliffs on both sides of the flat top, are formed on the upper surface of the semiconductor substrate. And the structure formed on both sides of the lower surface was adopted.
半導体素子としてのこのような構造によれば、上記半導体基板の上面および下面の両面に形成されたメサ構造を通じて、上記半導体素子の上面および下面にかかる応力のバランスをとることができるようになる。これにより、半導体素子中の歪みの発生を抑制することができ、ひいては半導体素子の反りの発生を抑制することができるようになる。 According to such a structure as a semiconductor element, the stress applied to the upper surface and the lower surface of the semiconductor element can be balanced through the mesa structure formed on both the upper surface and the lower surface of the semiconductor substrate. Thereby, generation | occurrence | production of the distortion in a semiconductor element can be suppressed, and by extension, generation | occurrence | production of the curvature of a semiconductor element can be suppressed now.
そしてこの場合、上記半導体基板の上面および下面に形成されるメサ構造について、特に請求項2に記載の発明によるように、前記半導体基板の一方面に形成される第1のメサ構造についてはこれを活性層を備える素子機能を有するメサ構造とし、同半導体基板の他方面に形成される第2のメサ構造についてはこれを活性層をもたないダミーのメサ構造とすることができる。 In this case, the mesa structure formed on the upper surface and the lower surface of the semiconductor substrate, particularly the first mesa structure formed on one surface of the semiconductor substrate, as described in claim 2, is used. A mesa structure having an element function having an active layer can be used, and a second mesa structure formed on the other surface of the semiconductor substrate can be a dummy mesa structure having no active layer.
前述のように、こうした半導体素子に活性層を備える素子機能を有するメサ構造を形成する場合には、半導体基板の上面側と下面側とで、その膜組成あるいは膜厚の異なる上下非対称な構造となり、また上記半導体基板と素子機能を形成する材料層間とで熱膨張率差が生じることから、これらに起因する歪みが半導体素子に生じることがある。この点、同半導体素子に上記構造を採用することで、こうした歪みが緩和されるかたちで半導体素子の上面および下面にかかる応力のバランスがとられるようになるため、半導体素子の反りの発生を好適に抑制することができるようになる。また、上記第2のメサ構造をダミーのメサ構造とすることで、同素子構造をとる割には、製造にかかる自由度も高く維持されるようになる。 As described above, when a mesa structure having an element function including an active layer is formed in such a semiconductor element, the semiconductor substrate has an asymmetric structure with different film compositions or film thicknesses on the upper surface side and the lower surface side. Further, since a difference in thermal expansion coefficient is generated between the semiconductor substrate and the material layer forming the element function, the distortion caused by these may occur in the semiconductor element. In this regard, by adopting the above structure in the semiconductor element, the stress applied to the upper surface and the lower surface of the semiconductor element can be balanced in such a manner that such strain is alleviated. Can be suppressed. In addition, since the second mesa structure is a dummy mesa structure, a high degree of freedom in manufacturing can be maintained for the same element structure.
また、上記構造の半導体素子としては、例えば請求項3に記載の発明によるように、
・前記第1のメサ構造と前記第2のメサ構造とが前記半導体基板を挟んで対称に形成される構造。
あるいは請求項4に記載の発明によるように、
・前記第1のメサ構造および前記第2のメサ構造としてそれらメサ構造としての幅の同一のものが前記半導体基板を挟んで互い違いに形成される構造。
あるいは請求項5に記載の発明によるように、
・前記第1のメサ構造および前記第2のメサ構造としてそれらメサ構造としての幅および配設間隔の少なくとも一方が互いに異なる態様で形成される構造。
等々、上記素子機能を有する第1のメサ構造と、ダミーの第2のメサ構造との配設態様を適宜調整することも有効である。これにより、対象となる半導体素子の構造や膜特性等に応じて同半導体素子の上面および下面にかかる応力のバランスをとることができるようになるため、より好適に半導体素子の反りの抑制が図られるようにもなる。
Further, as the semiconductor element having the above structure, for example, according to the invention of claim 3,
A structure in which the first mesa structure and the second mesa structure are formed symmetrically across the semiconductor substrate.
Alternatively, as in the invention according to
A structure in which the first mesa structure and the second mesa structure having the same width as the mesa structure are alternately formed across the semiconductor substrate.
Alternatively, as in the invention according to claim 5,
A structure in which at least one of a width and an arrangement interval as the first mesa structure and the second mesa structure is different from each other.
It is also effective to appropriately adjust the arrangement of the first mesa structure having the element function and the dummy second mesa structure. This makes it possible to balance the stress applied to the upper and lower surfaces of the semiconductor element according to the structure and film characteristics of the target semiconductor element. You will be able to.
なお、上記請求項5に記載の構造について、具体的には、請求項6に記載の発明によるように、
・前記第2のメサ構造の幅が前記第1のメサ構造の幅よりも広く形成される構造。
あるいは請求項7に記載の発明によるように、
・前記第2のメサ構造の幅が前記第1のメサ構造の幅よりも狭く形成される構造。
等々が採用可能である。そして、これら請求項6あるいは請求項7に記載の構造についてはさらに、例えば請求項8に記載の発明によるように、
・前記第1のメサ構造と前記第2のメサ構造とが前記半導体基板を挟んで各々頂上の中心が一致する態様で形成される構造。
あるいは請求項9に記載の発明によるように、
・前記第1のメサ構造と前記第2のメサ構造とが前記半導体基板を挟んで互い違いに形成される構造。
等々を採用することができる。
In addition, about the structure of the said Claim 5, specifically, according to the invention of Claim 6,
A structure in which the width of the second mesa structure is formed wider than the width of the first mesa structure.
Or, according to the invention of claim 7,
A structure in which the width of the second mesa structure is narrower than the width of the first mesa structure.
Etc. can be adopted. And about these structures of Claim 6 or Claim 7, further, for example by the invention of Claim 8,
A structure in which the first mesa structure and the second mesa structure are formed in such a manner that the centers of the tops coincide with each other across the semiconductor substrate.
Alternatively, as in the invention according to claim 9,
A structure in which the first mesa structure and the second mesa structure are alternately formed across the semiconductor substrate.
And so on.
他方、上記請求項5に記載の構造については、他にも例えば、請求項10に記載の発明によるように、
・前記第1のメサ構造と前記第2のメサ構造とが異なる数にて形成される構造。
を採用することもでき、特にこの場合には、請求項11に記載の発明によるように、
・前記第2のメサ構造が前記第1のメサ構造よりも少ない数にて形成される構造。
あるいは請求項12に記載の発明によるように、
・前記第2のメサ構造が前記第1のメサ構造よりも多い数にて形成される構造。
等々の構造を採用することができる。
On the other hand, for the structure according to claim 5, for example, according to the invention according to claim 10,
A structure in which the first mesa structure and the second mesa structure are formed in different numbers.
In particular, in this case, according to the invention of
A structure in which the second mesa structure is formed with a smaller number than the first mesa structure.
Or, according to the invention of
A structure in which the second mesa structure is formed in a larger number than the first mesa structure.
Etc. can be adopted.
また、同じく上記請求項5に記載の構造については、さらに次のような構造、すなわち請求項13に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけて同メサ構造としての幅が部分的に異なる態様にて形成される構造。
あるいは請求項14に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけて同メサ構造としての幅が順次広がる態様にて形成される構造。
あるいは請求項15に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけて同メサ構造としての幅が順次狭まる態様にて形成される構造。
あるいは請求項16に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけてその配設間隔が部分的に異なる態様にて形成される構造。
あるいは請求項17に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけてその配設間隔が順次広がる態様にて形成される構造。
あるいは請求項18に記載の発明によるように、
・前記第2のメサ構造が前記半導体基板の中央部から端部にかけてその配設間隔が順次狭まる態様にて形成される構造。
等々も適宜採用することができる。
Similarly, the structure according to claim 5 is further structured as follows, that is, according to the invention according to
A structure in which the second mesa structure is formed in a manner in which the width of the mesa structure is partially different from the center to the end of the semiconductor substrate.
Alternatively, as in the invention according to
A structure in which the second mesa structure is formed in such a manner that the width of the mesa structure gradually increases from the center to the end of the semiconductor substrate.
Or, according to the invention of
A structure in which the second mesa structure is formed in such a manner that the width of the mesa structure is gradually narrowed from the center to the end of the semiconductor substrate.
Or, according to the invention of
A structure in which the second mesa structure is formed in a manner in which the arrangement interval is partially different from the center to the end of the semiconductor substrate.
Alternatively, as in the invention according to claim 17,
A structure in which the second mesa structure is formed in such a manner that the arrangement interval gradually increases from the center to the end of the semiconductor substrate.
Or, according to the invention of claim 18,
A structure in which the second mesa structure is formed in such a manner that the arrangement interval is gradually reduced from the central part to the end part of the semiconductor substrate.
Etc. can be adopted as appropriate.
これらいずれの構造によっても、上記第2のメサ構造が形成される半導体素子の上面にかかる応力をより高い自由度をもって調整することができるようになる。すなわち、上述した歪みに起因して生じる半導体素子の上面および下面の応力差が、例えば半導体素子の面内で異なる場合であれ、上記第2のメサ構造の形成態様あるいは配設態様を適宜調整することで、同半導体素子の上面および下面にかかる応力のバランスについてその微調整を図ることができるようになる。 In any of these structures, the stress applied to the upper surface of the semiconductor element on which the second mesa structure is formed can be adjusted with a higher degree of freedom. In other words, even when the stress difference between the upper surface and the lower surface of the semiconductor element caused by the above-described strain is different, for example, in the plane of the semiconductor element, the formation mode or arrangement mode of the second mesa structure is adjusted as appropriate. This makes it possible to finely adjust the balance of stress applied to the upper surface and the lower surface of the semiconductor element.
また、上記請求項2〜18のいずれか一項に記載の半導体素子に関しては、請求項19に記載の発明によるように、前記第1のメサ構造および前記第2のメサ構造が共に、その頂上の高さが数十nm〜数μmの範囲で形成される構造とすることが特に有効である。 In addition, with respect to the semiconductor device according to any one of claims 2 to 18, both the first mesa structure and the second mesa structure are at the top, as in the invention according to claim 19. It is particularly effective to make the structure formed in a range of several tens nm to several μm.
こうした構造とすることで、これら第1のメサ構造および第2のメサ構造を通じた電流の狭窄が好適に高められるようになる。また、これらメサ構造に対して前述した台座等と電気的かつ機械的に接合するためのはんだ層等を形成する場合にも、該はんだ層との接触面積が拡大されてその密着性が高められるようになる。さらに、同構造によれば、これらメサ構造を例えば周知のエッチング等により容易に形成することができるため、上記請求項2〜18のいずれかに記載の構造を容易に実現することができるようにもなる。 By adopting such a structure, current confinement through the first mesa structure and the second mesa structure is preferably enhanced. In addition, when forming a solder layer or the like for electrically and mechanically joining these mesas to the above-described pedestal or the like, the contact area with the solder layer is expanded and the adhesion is enhanced. It becomes like this. Furthermore, according to the structure, since these mesa structures can be easily formed by, for example, well-known etching or the like, the structure according to any one of claims 2 to 18 can be easily realized. Also become.
そして、これら請求項2〜19のいずれかに記載の半導体素子は、請求項20に記載の発明によるように、前記第1のメサ構造が、クラッド層にて挟まれた前記活性層が発光部となる半導体レーザを形成して、前記半導体基板上にこうした半導体レーザがアレイ配列されるレーザバーに適用して特に有効である。 In the semiconductor device according to any one of claims 2 to 19, as in the invention according to claim 20, the active layer in which the first mesa structure is sandwiched between clad layers is a light emitting portion. The present invention is particularly effective when applied to a laser bar in which such semiconductor lasers are arrayed on the semiconductor substrate.
なお、こうしたレーザバーが特に上記請求項19に記載の構造をもって実現される場合には、同レーザバーの「横幅:奥行き」のアスペクト比を「10:1」〜「10:3」に設定することが望ましい。また、レーザバーは通常、その横幅が約10mm、発光ポイントは19〜49ポイント程度となる。したがって、レーザバーの横幅が例えば「10mm」であるときに、発光ポイントを例えば「19」ポイントに設定すれば、上記第1のメサ構造の横幅は「200μm」程度、その配設間隔(ピッチ)は「500μm」程度となる。また、このようなレーザバーにあっては、上記第1および第2のメサ構造の形成態様に応じて、自ずとその上面と下面での電極構造も異なるようになる。このように各電極も含めて、レーザバーの上面側と下面側とで上下非対称な構造となる場合であれ、上記各構造を採用することで、その上面および下面にかかる応力のバランスの微調整が図られるようになり、レーザバーの反りが抑制されるようになる。そして、こうしてレーザバーの反りが抑制されることで、上記発光部の配列も適正に制御され、ひいては半導体レーザとしての集光特性の向上が期待できるようになる。 When such a laser bar is realized particularly with the structure according to the nineteenth aspect, the aspect ratio of “horizontal width: depth” of the laser bar may be set to “10: 1” to “10: 3”. desirable. Further, the laser bar usually has a width of about 10 mm and a light emission point of about 19 to 49 points. Accordingly, when the horizontal width of the laser bar is, for example, “10 mm”, if the emission point is set to, for example, “19” point, the horizontal width of the first mesa structure is about “200 μm” and the arrangement interval (pitch) is It is about “500 μm”. Further, in such a laser bar, the electrode structures on the upper surface and the lower surface are naturally different depending on the formation mode of the first and second mesa structures. In this way, even when the upper surface side and the lower surface side of the laser bar including each electrode are vertically asymmetrical, the use of each of the above structures allows fine adjustment of the balance of stress applied to the upper and lower surfaces. As a result, the warpage of the laser bar is suppressed. In addition, by suppressing the warpage of the laser bar in this way, the arrangement of the light emitting portions is also appropriately controlled, and as a result, improvement of the light collecting characteristics as a semiconductor laser can be expected.
一方、請求項21に記載の発明では、半導体基板の一方面に平坦な頂上の両側方に急な崖を有する外形構造である1乃至複数のメサ構造が形成される半導体素子を製造する方法として、前記半導体基板への前記メサ構造の形成に際し、同半導体基板の他方面にも前記メサ構造を併せて形成し、該他方面へのメサ構造の形成態様の調整を通じて前記半導体基板の反りを吸収することとしている。 On the other hand, in the invention described in claim 21, as a method of manufacturing a semiconductor element in which one or more mesa structures which are external structures having steep cliffs on both sides of a flat top on one surface of a semiconductor substrate are formed. When forming the mesa structure on the semiconductor substrate, the mesa structure is also formed on the other surface of the semiconductor substrate, and the warpage of the semiconductor substrate is absorbed through adjustment of the formation mode of the mesa structure on the other surface. To do.
このような製造方法によれば、上記半導体素子を形成する材料組成等に制限されることなく、しかも上記メサ構造の形成態様の調整を通じて上記半導体基板の反りが吸収されることから、製造過程において半導体結晶がダメージを受けることもない。すなわち、上記メサ構造を有する半導体素子を安定して製造することができるようになる。 According to such a manufacturing method, the warpage of the semiconductor substrate is absorbed through the adjustment of the formation mode of the mesa structure without being limited by the material composition or the like forming the semiconductor element. The semiconductor crystal is not damaged. That is, the semiconductor element having the mesa structure can be manufactured stably.
また、この請求項21に記載の半導体素子の製造方法において、請求項22の記載の発明によるように、前記半導体基板の一方面に形成するメサ構造についてはこれを活性層を備える素子機能を有するメサ構造とし、同半導体基板の他方面に形成する調整用のメサ構造についてはこれを活性層をもたないダミーのメサ構造とすることで、同部分には任意の材料を使用することができ、上記素子構造をとる割には、製造方法としての自由度も高く維持されるようになる。 Further, in the method for manufacturing a semiconductor device according to claim 21, as in the invention according to claim 22, the mesa structure formed on one surface of the semiconductor substrate has an element function including an active layer. The mesa structure for adjustment, which is formed on the other side of the semiconductor substrate, is a dummy mesa structure that does not have an active layer, so that any material can be used for this part. However, the degree of freedom as a manufacturing method is kept high for the above element structure.
そして、この請求項22に記載の半導体素子の製造方法についても、請求項23に記載の発明によるように、前記活性層を備えるメサ構造が、同活性層がクラッド層により挟まれて発光部となる半導体レーザとして形成されて、前記半導体基板上にこの半導体レーザがアレイ配列されるレーザバーの製造方法に適用することで、上述のごとく反りの抑制されたレーザバーを歩留まりよく生産することができるようになる。
Also in the method for manufacturing a semiconductor device according to claim 22, as in the invention according to
(第1の実施の形態)
以下、この発明にかかる半導体素子およびその製造方法を半導体レーザ(レーザバー)およびその製造方法に適用した第1の実施の形態について、図1〜図4を参照して説明する。
(First embodiment)
A first embodiment in which a semiconductor element and a manufacturing method thereof according to the present invention are applied to a semiconductor laser (laser bar) and a manufacturing method thereof will be described below with reference to FIGS.
図1は、この実施の形態にかかる半導体レーザの素子構造を示したものである。
すなわち、この半導体レーザも、その発光部としての基本的な構造は先の図15に例示した半導体レーザの構造と同様であり、例えばn型GaAs(ガリウム、砒素)からなる基板(半導体基板)11上に、複数の層からなるエピタキシャル膜12が結晶成長により積層形成された構造となっている。このエピタキシャル膜12を構成する層は、例えばn型AlGaAs(アルミニウム、ガリウム、砒素)クラッド層12a、n型GaAs(ガリウム、砒素)活性層12b、およびp型AlGaAs(アルミニウム、ガリウム、砒素)クラッド層12cといった各層からなる。すなわちここでも、前記発光部(発光ポイント)となる活性層12bがクラッド層12aおよび12cにより挟み込まれるかたちで積層形成されている。
FIG. 1 shows an element structure of a semiconductor laser according to this embodiment.
That is, this semiconductor laser also has the same basic structure as the light emitting portion as that of the semiconductor laser illustrated in FIG. 15, for example, a substrate (semiconductor substrate) 11 made of n-type GaAs (gallium, arsenic). On top of this, an
また、上記クラッド層12a、活性層12b、およびクラッド層12cからなるエピタキシャル膜12は、これも先の図15に例示した半導体レーザと同様、平坦な頂上の周囲に急な崖状の部分を有する、いわゆるメサ構造(第1のメサ構造)13として形成されている。そして、これらメサ構造13を含む基板11の下面(一方面)11aには、同メサ構造13に対応する位置にウィンドウ(開口部)15を有する態様で、例えばSiO2(酸化珪素)からなる絶縁膜14が形成されている。そして、さらにその表面には、上記ウィンドウ15部分で上記エピタキシャル膜12とコンタクトをとる態様で、例えばCr/Pt/Au/Pt/AuあるいはTi/Pt/Au/Ti/Au等の多層膜からなる下部電極16が形成されている。
Further, the
一方、この実施の形態にかかる半導体レーザでは、その素子構造として、上記基板11の上面(他方面)11bにも、上記メサ構造13と同様、平坦な頂上の周囲に急な崖状の部分を有するメサ構造(第2のメサ構造)23が形成されている。このメサ構造23は、活性層をもたないダミーのメサ構造である。そしてここでは、このメサ構造23が基板11を挟んで上記メサ構造13とそれぞれ上下対称となる位置に、しかも等幅かつ等間隔に配設されている。このため、これらメサ構造13およびメサ構造23を形成する部分においては、互いにメサになる部分とそうではない部分との段差によって、基板11の下面11aおよび上面11bに大きな膜応力が生じることとなり、同基板11の下面11aおよび上面11bにかかる応力のバランスがとられるようになる。そしてこの実施の形態の半導体レーザにおいては、上記メサ構造23を覆うかたちで、基板11の上面11bに、例えばAu−Ge合金/Ni/Au/Pt/Au等の多層膜からなる上部電極26が形成されており、上記下部電極16とこの上部電極26とを介して、上記基板11に電流が供給されることとなる。
On the other hand, in the semiconductor laser according to this embodiment, as the element structure, a steep cliff-like portion is formed around the flat top on the upper surface (other surface) 11b of the
このように、この実施の形態においては、基板11の下面11aおよび上面11bにそれぞれ形成されたメサ構造13および23を通じて同基板11にかかる応力のバランスがとられるようになる。このため、例えば基板11とこれに積層形成されるエピタキシャル膜12との熱膨張率差に起因する歪み、あるいは同基板11の上面11b側と下面11a側との各電極構造を含めて、膜組成や膜厚が非対称であることに起因する歪み等も自ずと緩和されるようになる。このため、この半導体レーザが前述したレーザバーとして形成される場合であれ、結局は、先の図19に対応する図として図2に模式的に示す態様でこのレーザバーとしての反りが解消され、ひいてはレーザバーを生産するうえでの歩留まりの向上が図られるようになる。
Thus, in this embodiment, the stress applied to the
なお、ここで例示するレーザバーは、図2に示す横幅Lが約10mm、またその奥行き(図示略)が約1〜3mmとなる棒状に形成され、そのアスペクト比、すなわち「横幅:奥行き」の比は「10:1」〜「10:3」となっている。そして、このようなレーザバーの横幅方向に、上記メサ構造13を通じて、発光ポイントが通常は19〜49ポイント程度作り込まれる。したがって、横幅Lが「10mm」であるレーザバーに「19」ポイントの発光ポイントを形成することとすれば、図1に示した上記メサ構造13の横幅(メサ幅)dは「200μm」程度、またその配設間隔(ピッチ)tは「500μm」程度となる。そしてこの場合には、上記メサ構造13および23として、その頂上の高さを共に「数10nm〜数μm」の範囲に設定することで、上述した基板11の両面にかかる応力のバランスがとられ、レーザバーとしての反りも好適に抑制されることが発明者らによって確認されている。
The laser bar exemplified here is formed in a rod shape having a lateral width L shown in FIG. 2 of about 10 mm and a depth (not shown) of about 1 to 3 mm, and its aspect ratio, that is, a ratio of “horizontal width: depth”. Is “10: 1” to “10: 3”. Then, in the horizontal direction of such a laser bar, the light emitting point is normally formed by about 19 to 49 points through the
次に、こうした素子構造を有する半導体レーザ(レーザバー)の製造方法について、図3および図4を参照して説明する。
この製造に際してはまず、図3(a)に示されるように、上記n型GaAsからなる基板11の下面11aに、例えばn型AlGaAsからなるクラッド層12a、n型GaAsからなる活性層12b、およびp型AlGaAsからなるクラッド層12cを結晶成長により順次積層形成する。
Next, a method for manufacturing a semiconductor laser (laser bar) having such an element structure will be described with reference to FIGS.
In this manufacturing, first, as shown in FIG. 3A, on the
次いで、上記基板11の下面11aに形成したクラッド層12a、活性層12b、およびクラッド層12cからなるエピタキシャル膜12と、同基板11の上面11bを、例えば異方性エッチングにより部分的に除去することにより、図3(b)に示される態様で、それぞれメサ構造13および23を形成する。ここで、上記異方性エッチングのエッチャントとしては、例えばH3PO4(燐酸)、H2O2(過酸化水素)、および(CH2OH)2(ジメチルエーテル)を「1:1:2」の比率で混合した混合液が用いられる。そして、これらメサ構造13および23を形成するに際してのエッチングの深さ、すなわちメサエッチングの深さは、共に「数10nm〜数μm」の範囲とする。なお、メサ構造23の形成に際しては、このように基板11の上面11bを直接エッチングするようにしてもよいし、あるいは適宜の膜材を堆積形成してこれをエッチングするようにしてもよい。
Next, the
その後、図4(a)に示されるように、上記メサ構造13を含む基板11の下面11aに例えばシリコン酸化膜(SiO2)からなる絶縁膜14を形成するとともに、この形成した絶縁膜14の上記メサ構造13の頂上部分に対応する部分に、例えばフォトリソグラフィやエッチング等によってウィンドウ(開口部)15を形成する。そして、絶縁膜14の表面には、図4(b)に示されるように、このウィンドウ15を介して上記エピタキシャル膜12とのコンタクトをとる態様で、例えばCr/Pt/Au/Pt/AuあるいはTi/Pt/Au/Ti/Au等の多層膜からなる下部電極16を形成する。
Thereafter, as shown in FIG. 4A, an insulating
一方、図4(c)に示されるように、上記メサ構造23を含む基板11の上面11bには、例えばAu−Ge合金/Ni/Au/Pt/Au等の多層膜からなる上部電極26を形成する。そしてその後、この半導体レーザを半導体レーザアレイ(レーザバー)として使用すべく、図4(d)に示すように、上記各メサ構造13および23の延設方向と直交する態様で約1〜3mmの奥行きをもつ棒状に基板11をへき開し、該へき開面11cとなる端面に適宜のコーティング処理を施して、図1に例示したレーザバーを得る。
On the other hand, as shown in FIG. 4C, an
以上説明したように、この実施の形態にかかる半導体レーザ(レーザバー)およびその製造方法によれば、以下に列記するような効果が得られるようになる。
(1)半導体基板11の下面11aおよび上面11bの両面に、平坦な頂上の両側方に急な崖を有する外形構造である複数のメサ構造13および23を形成する構造とした。これにより、半導体基板11の両面において応力バランスがとられるようになり、またこうして応力バランスがとられることで、レーザバーとしての反りの発生も好適に抑制されるようになる。そして、このように反りの発生が抑制されることで、上記発光部(発光ポイント)の配列も適正に制御され、半導体レーザあるいは半導体レーザアレイとしての集光特性の向上が期待できるとともに、レーザバーの生産にかかる歩留まりも大幅に向上されるようになる。
As described above, according to the semiconductor laser (laser bar) and the manufacturing method thereof according to this embodiment, the effects listed below can be obtained.
(1) A structure is formed in which a plurality of
(2)また、レーザバーとしての反りそのものが抑制される構造であることから、製造過程において半導体結晶がダメージを受けることもない。
(3)しかも上記構造は、素子構造そのものが簡素であるとともに、レーザバーを形成する全ての材料系において有効であるため、高い普遍性をもってレーザバーの製造に適用することもできる。
(2) Further, since the warpage itself as a laser bar is suppressed, the semiconductor crystal is not damaged during the manufacturing process.
(3) Moreover, since the device structure itself is simple and effective in all material systems for forming the laser bar, the above structure can be applied to the manufacture of the laser bar with high universality.
(4)また、上記メサ構造13および23のうち、特にメサ構造23については活性層をもたない、すなわち素子機能を有しないダミーのメサ構造としたことで、この部分には任意の材料を使用することができ、上記素子構造をとる割には、製造方法としての自由度も高く維持されるようになる。
(4) Of the
(5)さらには、上記メサ構造23自体、メサ構造13と同様、例えば周知のエッチング等により形成することができるため、その実現も容易である。
(第2の実施の形態)
次に、この発明にかかる半導体素子を同じく半導体レーザ(レーザバー)に適用した第2の実施の形態について、図5を参照しつつ、主に第1の実施の形態との相違点を中心に説明する。なお、この第2の実施の形態にかかる半導体レーザも、基本的には図1に例示した第1の実施の形態の半導体レーザに準じたかたちで絶縁膜や電極等が施されることとなるが、図5では便宜上、その製造過程における先の図3(b)に対応する図として、同第2の実施の形態の半導体レーザの素子構造を図示している。
(5) Furthermore, since the
(Second Embodiment)
Next, a second embodiment in which the semiconductor element according to the present invention is similarly applied to a semiconductor laser (laser bar) will be described with reference to FIG. 5 mainly focusing on differences from the first embodiment. To do. Note that the semiconductor laser according to the second embodiment is also provided with an insulating film, an electrode, and the like basically in accordance with the semiconductor laser according to the first embodiment illustrated in FIG. However, in FIG. 5, for convenience, the element structure of the semiconductor laser of the second embodiment is shown as a diagram corresponding to FIG. 3B in the manufacturing process.
この図5に示されるように、この第2の実施の形態にかかる半導体レーザ素子にあっても、基板(半導体基板)11の下面11aに形成された素子機能を有するメサ構造(第1のメサ構造)13に加え、同基板11の上面11bに、ダミーとしてのメサ構造(第2のメサ構造)33が形成されている。
As shown in FIG. 5, even in the semiconductor laser device according to the second embodiment, a mesa structure (first mesa) having an element function formed on the
ただしこの実施の形態においては、同図5からも明らかなように、基板11の下面11aに形成されるメサ構造13に対し、基板11の上面11bに形成されるメサ構造33が、同基板11を挟んで互い違いに形成されている。もっとも、同実施の形態においても、それらメサ構造13および33としての幅(メサ幅)、ならびに配設間隔(ピッチ)は互いに同じに設定されている。基板11の材料やダミーとなるメサ構造33部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、むしろこのような素子構造によって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
However, in this embodiment, as is clear from FIG. 5, the
以上説明したように、この第2の実施の形態にかかる半導体レーザ(レーザバー)によっても、先の第1の実施の形態による前記(1)〜(5)の効果と同等、もしくはそれに準じた効果が得られるようになる。 As described above, also by the semiconductor laser (laser bar) according to the second embodiment, the effects equivalent to or equivalent to the effects (1) to (5) according to the first embodiment described above. Can be obtained.
なお、こうした半導体レーザ(レーザバー)に使用される材料、あるいは加工(製造)方法によっては、上記第1あるいは第2の実施の形態を適宜に変形した、例えば以下に列記する態様での実施も可能である。 Depending on the material or processing (manufacturing) method used for such a semiconductor laser (laser bar), the first or second embodiment can be modified as appropriate, for example, in the modes listed below. It is.
(第1変形例)
第1の実施の形態では、図1に例示したように基板11の下面11aおよび上面11bに、基板11を挟んで上下対称となる態様で、メサ構造13および23を形成することとし、これらメサ構造13および23はその横幅(d)が同じ長さからなることとしたが、これに代えて図6に例示するような構造とすることもできる。この図6も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(First modification)
In the first embodiment, as illustrated in FIG. 1, the
同図6に示されるように、この変形例にかかる半導体レーザ(レーザバー)も、その基本的な構造は先の第1の実施の形態と同様である。すなわち、上記基板11の下面11aおよび上面11bには、メサ構造13および23aが基板11を挟んで上下同一の位置に形成されている。ただし、この変形例では、基板11の上面11bに形成されるメサ構造23aについてはその横幅を、下面11aに形成されるメサ構造13の横幅(d)よりも広く形成するようにしている。具体的には、下面11aに形成されるメサ構造13の横幅(d)が「200μm」程度であるのに対して、上面11bに形成されるメサ構造23aの横幅は例えば「201〜450μm」程度、より好ましくは「250〜300μm」程度の範囲に設定される。基板11の材料やダミーとなるメサ構造23a部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 6, the basic structure of the semiconductor laser (laser bar) according to this modification is the same as that of the first embodiment. That is, the
(第2変形例)
先の第1の実施の形態については、上記第1変形例とは逆の構造、すなわち図7に例示する構造とすることもできる。この図7も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Second modification)
The first embodiment may have a structure opposite to that of the first modification, that is, a structure illustrated in FIG. For convenience, FIG. 7 is also shown as a diagram corresponding to FIG. 3B in the manufacturing process.
同図7に示されるように、この変形例にかかる半導体レーザ(レーザバー)も、その基本的な構造は先の第1の実施の形態と同様である。すなわち、上記基板11の下面11aおよび上面11bには、メサ構造13および23bが基板11を挟んで上下同一の位置に形成されている。ただし、この変形例では、基板11の上面11bに形成されるメサ構造23bについてはその横幅を、下面11aに形成されるメサ構造13の横幅(d)よりも狭く形成するようにしている。具体的には、下面11aに形成されるメサ構造13の横幅(d)が「200μm」程度であるのに対して、上面11bに形成されるメサ構造23bの横幅は例えば「10〜199μm」程度、より好ましくは「100〜150μm」程度の範囲に設定される。基板11の材料やダミーとなるメサ構造23b部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 7, the basic structure of the semiconductor laser (laser bar) according to this modification is the same as that of the first embodiment. That is, the
(第3変形例)
一方、第2の実施の形態では、図5に例示したように基板11の下面11aおよび上面11bに、基板11を挟んで互い違いとなる態様で、メサ構造13および33を形成することとし、これらメサ構造13および33はその横幅が同じ長さからなることとしたが、これに代えて図8に例示するような構造とすることもできる。この図8も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Third Modification)
On the other hand, in the second embodiment, as illustrated in FIG. 5, the
同図8に示されるように、この変形例にかかる半導体レーザ(レーザバー)も、その基本的な構造は先の第2の実施の形態と同様である。すなわち、上記基板11の下面11aおよび上面11bには、メサ構造13および33aが基板11を挟んで互い違いの位置に形成されている。ただし、この変形例では、基板11の上面11bに形成されるメサ構造33aについてはその横幅を、下面11aに形成されるメサ構造13の横幅(d)よりも広く形成するようにしている。具体的には、下面11aに形成されるメサ構造13の横幅(d)が「200μm」程度であるのに対して、上面11bに形成されるメサ構造33aの横幅は例えば「201〜450μm」程度、より好ましくは「250〜300μm」程度の範囲に設定される。基板11の材料やダミーとなるメサ構造33a部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 8, the basic structure of the semiconductor laser (laser bar) according to this modification is the same as that of the second embodiment. That is,
(第4変形例)
第2の実施の形態については、上記第3変形例とは逆の構造、すなわち図9に例示する構造とすることもできる。この図9も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Fourth modification)
About 2nd Embodiment, it can also be set as the structure contrary to the said 3rd modification, ie, the structure illustrated in FIG. For convenience, FIG. 9 is also shown as a diagram corresponding to FIG. 3B in the manufacturing process.
同図9に示されるように、この変形例にかかる半導体レーザ(レーザバー)も、その基本的な構造は先の第2の実施の形態と同様である。すなわち、上記基板11の下面11aおよび上面11bには、メサ構造13および33bが基板11を挟んで互い違いの位置に形成されている。ただし、この変形例では、基板11の上面11bに形成されるメサ構造33bについてはその横幅を、下面11aに形成されるメサ構造13の横幅(d)よりも狭く形成するようにしている。具体的には、下面11aに形成されるメサ構造13の横幅(d)が「200μm」程度であるのに対して、上面11bに形成されるメサ構造33bの横幅は例えば「10〜199μm」程度、より好ましくは「100〜150μm」程度の範囲に設定される。基板11の材料やダミーとなるメサ構造33b部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 9, the basic structure of the semiconductor laser (laser bar) according to this modification is the same as that of the second embodiment. That is,
(第5変形例)
他方、上記第1の実施の形態であれ、あるいは上記第2の実施の形態であれ、基板11の下面11aおよび上面11bに形成するメサ構造の数を異ならしめる構造とすることもできる。図10にその一例を示す。なお、この図10も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(5th modification)
On the other hand, in the first embodiment or the second embodiment, the number of mesa structures formed on the
同図10に示されるように、この変形例では、基本的に先の第1あるいは第2の実施の形態にかかる素子構造をとりながら、基板11の下面11aに形成されるメサ構造13の数に対して同基板の上面11bに形成されるメサ構造43の数を減らした構造となっている。基板11の材料やダミーとなるメサ構造43部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 10, in this modification, the number of
(第6変形例)
上記第5変形例(図10)とは逆の素子構造を図11に示す。この図11も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Sixth Modification)
An element structure opposite to that of the fifth modification (FIG. 10) is shown in FIG. For convenience, FIG. 11 is also shown as a diagram corresponding to FIG. 3B in the manufacturing process.
同図11に示されるように、この変形例では、基本的に先の第1あるいは第2の実施の形態にかかる素子構造をとりながら、基板11の下面11aに形成されるメサ構造13の数に対して同基板の上面11bに形成されるメサ構造53の数を増やした構造となっている。基板11の材料やダミーとなるメサ構造53部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 11, in this modification, the number of
(第7変形例)
また一方、基板11の下面11aおよび上面11bに形成するメサ構造の数を異ならしめる場合、特に基板11の上面11bに形成するメサ構造については、その幅(メサ幅)や配設間隔を複数の態様に設定する素子構造も有効である。図12にその一例を示す。なお、この図12も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Seventh Modification)
On the other hand, when the number of mesa structures formed on the
同図12に示されるように、この変形例では、基板11の上面11bに形成されるメサ構造として、幅(メサ幅)や配設間隔の異なるメサ構造63aおよびメサ構造63bといった2種のメサ構造を採用するようにしている。基板11の材料やダミーとなるメサ構造63aおよび63b部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造とすることによって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 12, in this modification, as the mesa structure formed on the
(第8変形例)
また、このように基板11の上面11bに形成されるメサ構造として、幅(メサ幅)や配設間隔の異なるメサ構造を採用する場合、例えば図13に例示する構造も有効である。この図13も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Eighth modification)
Further, when adopting mesa structures having different widths (mesa widths) and arrangement intervals as the mesa structures formed on the
同図13に示されるように、この変形例では、基板11の上面11bに形成されるメサ構造として、中央部から両側方に順次その幅(メサ幅)および配設間隔が広がる態様の、あるいはその繰り返しパターンとなるメサ構造73a、73bおよび73cが形成される素子構造を採用するようにしている。基板11の材料やダミーとなるメサ構造73a、73bおよび73c部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造によって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 13, in this modification, the mesa structure formed on the
(第9変形例)
上記第8変形例(図13)とは逆の素子構造を図14に示す。この図14も便宜上、その製造過程における先の図3(b)に対応する図として図示したものである。
(Ninth Modification)
FIG. 14 shows an element structure opposite to that of the eighth modification (FIG. 13). For convenience, FIG. 14 is also shown as a diagram corresponding to FIG. 3B in the manufacturing process.
同図14に示されるように、この変形例では、基板11の上面11bに形成されるメサ構造として、中央部から両側方に順次その幅(メサ幅)および配設間隔が狭まる態様の、あるいはその繰り返しパターンとなるメサ構造83a、83bおよび83cが形成される素子構造を採用するようにしている。基板11の材料やダミーとなるメサ構造83a、83bおよび83c部分の材料、さらにはエピタキシャル膜(メサ構造13)としての膜特性等によっては、このような素子構造によって、基板11の下面11aおよび上面11bにかかる応力のバランスをとることができるようになり、ひいてはレーザバーとしての反りの抑制が図られるようになる。
As shown in FIG. 14, in this modification, the mesa structure formed on the
(他の実施の形態)
その他、上記各実施の形態、ならびに上記各変形例に共通して変更可能な要素としては以下のようなものがある。
(Other embodiments)
In addition, there are the following elements that can be changed in common with each of the above embodiments and each of the above modifications.
・特に基板11の上面11bに形成されるダミーのメサ構造については、上記第1および第2の実施の形態をはじめ、上記第1〜第9変形例を通じて、基本的には何らかの規則性をもったかたちでの配設態様を各種例示したが、必ずしもこれら態様に限定されることなく、その配設態様は非規則的であってもよい。要は、こうしたダミーのメサ構造の配設を通じて基板11の下面11aおよび上面11bにかかる応力のバランスをとることができ、ひいてはレーザバーとしての反りの抑制を図ることができればよい。
-In particular, the dummy mesa structure formed on the
・上記各実施の形態では(上記各変形例もこれに準ずる)、半導体基板11の下面側に形成される下部電極16と同基板11の上面側に形成される上部電極26とが異なる組成の多層膜からなることとしたが、これら各電極は同一の組成からなる膜としてもよい。
In each of the above embodiments (the same applies to the above-described modifications), the
・上記各実施の形態では(上記各変形例もこれに準ずる)、半導体基板11の下面11aに形成するメサ構造(第1のメサ構造)13を通じて、横幅L(図2)が約10mmのレーザバーに「19」ポイントの発光ポイントをもつ半導体レーザアレイを形成する場合について例示したが、これら発光ポイントの数は任意である。横幅が約10mmのレーザバーにあっては通常、19〜49ポイントの発光ポイントが形成されることは前述の通りであり、その範囲であれば、任意の数の発光ポイントをもたせることができる。なおこの場合、発光ポイントの数が増えるに従って、図1に示したメサ構造13の幅dおよびその配設間隔(ピッチ)tの値も自ずと小さくなる。また、レーザバーとしての横幅Lも上述した約10mmに限られることなく任意である。
In each of the above-described embodiments (the same applies to the above-described modifications), a laser bar having a lateral width L (FIG. 2) of about 10 mm is passed through a mesa structure (first mesa structure) 13 formed on the
・上記各実施の形態では(上記各変形例もこれに準ずる)、活性層をもつ、すなわち素子機能を有するメサ構造(第1のメサ構造)13が発光部となる半導体レーザ(レーザバー)にこの発明にかかる半導体素子を適用する場合について説明したが、この発明の素子構造が適用可能である半導体素子は上記半導体レーザには限られない。すなわちこの発明は、メサ構造を有する半導体素子の全てに適用可能であり、この発明の適用によって、メサ構造の配設に起因する基板の反り等の解消、緩和を図ることができるようになる。 In each of the above-described embodiments (the same applies to the above-described modified examples), a semiconductor laser (laser bar) having an active layer, that is, a mesa structure (first mesa structure) 13 having an element function as a light emitting unit is used. Although the case where the semiconductor element according to the invention is applied has been described, the semiconductor element to which the element structure of the invention can be applied is not limited to the semiconductor laser. In other words, the present invention can be applied to all semiconductor elements having a mesa structure, and by applying the present invention, it becomes possible to eliminate and mitigate the warpage of the substrate caused by the mesa structure.
またこの場合、適用する半導体素子によっては、半導体基板の両面にそれぞれ形成されるメサ構造の双方が活性層を備えて素子機能を有していてもよいし、逆に、同基板の両面にそれぞれ形成されるメサ構造の双方が素子機能を有しないダミーのメサ構造であってもよい。要は、半導体基板の反り等が解消される態様で、同基板の両面にメサ構造が形成される構造であればよい。その意味では、例えば上記半導体レーザ(レーザバー)についても、例えば先の図1に対応する図として図15に例示するように、メサエッチングの深さ、各層の膜厚によっては、エピタキシャル膜12を除去せずに、例えばダミーのメサ構造23と同様、あるいはそれに準じたかたちでメサ構造13aの形成を行うようにしてもよい。
In this case, depending on the semiconductor element to be applied, both of the mesa structures formed on both sides of the semiconductor substrate may have an active layer and have an element function. Both of the formed mesa structures may be dummy mesa structures having no element function. In short, any structure in which the mesa structure is formed on both surfaces of the substrate in a manner in which the warpage of the semiconductor substrate is eliminated may be used. In that sense, for example, the semiconductor laser (laser bar) also removes the
11…基板、11a…下面、11b…上面、11c…へき開面、12…エピタキシャル膜、12a、12c…クラッド層、12b…活性層、13…メサ構造(第1のメサ構造)、23、23a、23b、33、33a、33b、43、53、63a、63b、73a〜73c、83a〜83c…メサ構造(第2のメサ構造)、14…絶縁膜、15…ウィンドウ(開口部)、16…下部電極、26…上部電極。
DESCRIPTION OF
Claims (23)
請求項1に記載の半導体素子。 The first mesa structure formed on one surface of the semiconductor substrate is a mesa structure having an element function including an active layer, and the second mesa structure formed on the other surface of the semiconductor substrate includes an active layer. The semiconductor element according to claim 1, wherein the semiconductor element has a dummy mesa structure.
請求項2に記載の半導体素子。 The semiconductor element according to claim 2, wherein the first mesa structure and the second mesa structure are formed symmetrically with the semiconductor substrate interposed therebetween.
請求項2に記載の半導体素子。 3. The semiconductor element according to claim 2, wherein the first mesa structure and the second mesa structure are formed in such a manner that the mesa structures having the same width are alternately formed with the semiconductor substrate interposed therebetween.
請求項2に記載の半導体素子。 The semiconductor element according to claim 2, wherein the first mesa structure and the second mesa structure are formed such that at least one of a width and an arrangement interval as the mesa structure is different from each other.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure has a width wider than that of the first mesa structure.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure has a width narrower than a width of the first mesa structure.
請求項6または7に記載の半導体素子。 The semiconductor element according to claim 6, wherein the first mesa structure and the second mesa structure are formed in such a manner that the centers of the apexes coincide with each other across the semiconductor substrate.
請求項6または7に記載の半導体素子。 The semiconductor element according to claim 6, wherein the first mesa structure and the second mesa structure are alternately formed with the semiconductor substrate interposed therebetween.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the first mesa structure and the second mesa structure are formed in different numbers.
請求項10に記載の半導体素子。 The semiconductor element according to claim 10, wherein the second mesa structure is formed with a smaller number than the first mesa structure.
請求項10に記載の半導体素子。 The semiconductor element according to claim 10, wherein the second mesa structure is formed in a larger number than the first mesa structure.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in a mode in which a width of the mesa structure is partially different from a center portion to an end portion of the semiconductor substrate.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in such a manner that a width of the mesa structure is gradually increased from a center portion to an end portion of the semiconductor substrate.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in such a manner that a width of the mesa structure is gradually narrowed from a center portion to an end portion of the semiconductor substrate.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in a mode in which an arrangement interval is partially different from a center portion to an end portion of the semiconductor substrate.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in such a manner that an arrangement interval is gradually increased from a central portion to an end portion of the semiconductor substrate.
請求項5に記載の半導体素子。 The semiconductor element according to claim 5, wherein the second mesa structure is formed in such a manner that an arrangement interval is gradually narrowed from a center portion to an end portion of the semiconductor substrate.
請求項2〜18のいずれか一項に記載の半導体素子。 The semiconductor element according to any one of claims 2 to 18, wherein both the first mesa structure and the second mesa structure are formed such that a top height thereof is in the range of several tens of nanometers to several micrometers. .
請求項2〜19のいずれか一項に記載の半導体素子。 The first mesa structure forms a semiconductor laser in which the active layer sandwiched between cladding layers serves as a light emitting portion, and the semiconductor element is a laser bar in which the semiconductor lasers are arrayed on the semiconductor substrate. The semiconductor element as described in any one of Claims 2-19.
前記半導体基板への前記メサ構造の形成に際し、同半導体基板の他方面にも前記メサ構造を併せて形成し、該他方面へのメサ構造の形成態様の調整を通じて前記半導体基板の反りを吸収する
ことを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device in which one or more mesa structures, which are external structures having steep cliffs on both sides of a flat top on one side of a semiconductor substrate, are formed,
When forming the mesa structure on the semiconductor substrate, the mesa structure is also formed on the other surface of the semiconductor substrate, and the warp of the semiconductor substrate is absorbed through adjustment of the formation mode of the mesa structure on the other surface. A method for manufacturing a semiconductor device, comprising:
請求項21に記載の半導体素子の製造方法。 The mesa structure formed on one surface of the semiconductor substrate is a mesa structure having an element function having an active layer, and the adjustment mesa structure formed on the other surface of the semiconductor substrate is a dummy mesa having no active layer. The method for manufacturing a semiconductor element according to claim 21, wherein the structure is a structure.
請求項22に記載の半導体素子の製造方法。 The mesa structure including the active layer is formed as a semiconductor laser that becomes a light emitting portion with the active layer sandwiched between cladding layers, and the semiconductor element is a laser bar in which the semiconductor laser is arrayed on the semiconductor substrate. The method for manufacturing a semiconductor element according to claim 22.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005154336A JP2006332364A (en) | 2005-05-26 | 2005-05-26 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005154336A JP2006332364A (en) | 2005-05-26 | 2005-05-26 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332364A true JP2006332364A (en) | 2006-12-07 |
Family
ID=37553732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005154336A Pending JP2006332364A (en) | 2005-05-26 | 2005-05-26 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332364A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281418A (en) * | 2006-04-10 | 2007-10-25 | Top Engineering Co Ltd | Ejector collision avoidance system |
CN107567671A (en) * | 2015-04-09 | 2018-01-09 | 迪拉斯二极管有限公司 | One chip diode laser arrangement |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193315A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Semiconductor laser system and manufacture thereof |
JPH1012971A (en) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | Optical module and fabrication thereof |
JP2002289491A (en) * | 2001-03-26 | 2002-10-04 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and method for manufacturing nitride semiconductor element using the same |
JP2002353547A (en) * | 2001-05-22 | 2002-12-06 | Nichia Chem Ind Ltd | Method of manufacturing nitride semiconductor element and the nitride semiconductor element obtained thereby |
JP2003017790A (en) * | 2001-07-03 | 2003-01-17 | Matsushita Electric Ind Co Ltd | Nitride-based semiconductor device and manufacturing method |
-
2005
- 2005-05-26 JP JP2005154336A patent/JP2006332364A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193315A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Semiconductor laser system and manufacture thereof |
JPH1012971A (en) * | 1996-06-21 | 1998-01-16 | Hitachi Ltd | Optical module and fabrication thereof |
JP2002289491A (en) * | 2001-03-26 | 2002-10-04 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and method for manufacturing nitride semiconductor element using the same |
JP2002353547A (en) * | 2001-05-22 | 2002-12-06 | Nichia Chem Ind Ltd | Method of manufacturing nitride semiconductor element and the nitride semiconductor element obtained thereby |
JP2003017790A (en) * | 2001-07-03 | 2003-01-17 | Matsushita Electric Ind Co Ltd | Nitride-based semiconductor device and manufacturing method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281418A (en) * | 2006-04-10 | 2007-10-25 | Top Engineering Co Ltd | Ejector collision avoidance system |
CN107567671A (en) * | 2015-04-09 | 2018-01-09 | 迪拉斯二极管有限公司 | One chip diode laser arrangement |
CN107567671B (en) * | 2015-04-09 | 2020-07-28 | 迪拉斯二极管有限公司 | Monolithic diode laser arrangement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151400B2 (en) | Manufacturing method of semiconductor device | |
KR20060107333A (en) | Semiconductor laser apparatus | |
JP2010245242A (en) | Semiconductor laser device, method of manufacturing semiconductor laser device and method of diffusing impurity | |
JP2006332364A (en) | Semiconductor device and its manufacturing method | |
JP2009164512A (en) | Semiconductor laser device | |
JP2008021885A (en) | Semiconductor wafer, manufacturing method therefor, semiconductor device, and manufacturing method therefor | |
JP2010016281A (en) | Method for manufacturing semiconductor laser | |
WO2000021169A1 (en) | Semiconductor laser | |
JP6657537B2 (en) | Semiconductor laser device and method of manufacturing semiconductor laser device | |
JP4212040B2 (en) | Composite optical waveguide | |
JP5043495B2 (en) | Semiconductor light emitting device | |
CN100356641C (en) | Method for manufacturing semiconductor laser element | |
JP2012222205A (en) | Semiconductor laser element and method of making the same | |
JP2007103403A (en) | Semiconductor laser element | |
JP2006148032A (en) | Semiconductor laser device | |
JP5437109B2 (en) | Semiconductor laser device | |
JP2006261446A (en) | Method of manufacturing semiconductor light-emitting device | |
JP2007273897A (en) | Multiple wavelength semiconductor laser device and method for manufacturing same | |
JP4331137B2 (en) | Semiconductor laser | |
JP4839497B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP4812649B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
JP3889772B2 (en) | Nitride semiconductor light emitting device | |
JP3717507B2 (en) | Semiconductor laser element | |
KR20050001605A (en) | Semiconductor Laser device and Producing Method Thereof | |
JP2006261445A (en) | Semiconductor light-emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |