JP2006332125A - Semiconductor element - Google Patents

Semiconductor element Download PDF

Info

Publication number
JP2006332125A
JP2006332125A JP2005149827A JP2005149827A JP2006332125A JP 2006332125 A JP2006332125 A JP 2006332125A JP 2005149827 A JP2005149827 A JP 2005149827A JP 2005149827 A JP2005149827 A JP 2005149827A JP 2006332125 A JP2006332125 A JP 2006332125A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005149827A
Other languages
Japanese (ja)
Inventor
Yukio Narukawa
幸男 成川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2005149827A priority Critical patent/JP2006332125A/en
Publication of JP2006332125A publication Critical patent/JP2006332125A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element for improving the crystallinity of a nitride semiconductor layer 8 formed on an Si substrate 1, and further, to provide a semiconductor element for improving the conductivity. <P>SOLUTION: The semiconductor element has the nitride semiconductor layer 8 on the Si substrate 1. The semiconductor element 1 has a first multilayered film structure 2, in which at least a first layer 4 and a second layer 5 are alternately laminated on the side of the Si substrate 1, and a second multilayer film structure 3, in which at least a third layer 6 and a fourth layer 7 are alternately laminated on the first multilayer film structure 2. The first layer 4 and the third layer 6 are nitride semiconductors, having a composition in which the difference in a lattice constant to the Si substrate 1, is smaller than that of the second layer 5 and the fourth layer 7, the film thickness is larger than that of the second layer 5 and the fourth layer 7, and the first layer 4 has a larger film thickness than that of the third layer 6. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体素子に関し、特に、窒化物系の半導体素子に関する。   The present invention relates to a semiconductor device, and more particularly to a nitride-based semiconductor device.

窒化物半導体と異なる基板上に窒化物半導体層を形成して、窒化物半導体素子を得る場合、窒化物半導体層と基板との間には格子定数に差があるため、多くの場合、窒化物半導体層と基板との間には、バッファ層が形成される。例えば、特許文献1には、Si(シリコン)やSiC(炭化シリコン)、Ai(サファイア)などの基板の上に、第1の層と第2の層とを基板上に交互に所定数積層して超格子構造を形成する発明が提案されている。
特開2002−170776号公報
When a nitride semiconductor layer is formed on a substrate different from the nitride semiconductor to obtain a nitride semiconductor element, there is a difference in lattice constant between the nitride semiconductor layer and the substrate. A buffer layer is formed between the semiconductor layer and the substrate. For example, in Patent Document 1, a first layer and a second layer are alternately provided on a substrate such as Si (silicon), SiC (silicon carbide), or Ai 2 O 3 (sapphire). An invention has been proposed in which a superlattice structure is formed by stacking several layers.
JP 2002-170776 A

しかしながら、特にSi基板上に窒化物半導体層を形成する場合は、結晶性のよい窒化物半導体層が得られにくい傾向にある。このため、かかる従来の超格子構造では、特にSi基板を基板として窒化物半導体層を形成する場合において、依然結晶性のよい窒化物半導体層が得られないのが現状である。
そこで、本発明は、Si基板の上に形成される窒化物半導体層の結晶性を向上させた半導体素子を、さらには導電性をも向上させることができる半導体素子を提供することを目的とする。
However, particularly when a nitride semiconductor layer is formed on a Si substrate, a nitride semiconductor layer with good crystallinity tends to be difficult to obtain. Therefore, in the conventional superlattice structure, a nitride semiconductor layer with good crystallinity still cannot be obtained particularly when a nitride semiconductor layer is formed using a Si substrate as a substrate.
Accordingly, an object of the present invention is to provide a semiconductor element in which the crystallinity of a nitride semiconductor layer formed on a Si substrate is improved, and further a semiconductor element capable of improving conductivity. .

本発明によれば、上記課題は、次の手段により解決される。   According to the present invention, the above problem is solved by the following means.

第1の発明は、Si基板の上に窒化物半導体層を備えた半導体素子であって、前記窒化物半導体層は、前記Si基板の側に、少なくとも第1の層と第2の層とを交互に積層した第1多層膜構造と、前記第1多層膜構造の上に、少なくとも第3の層と第4の層とを交互に積層した第2多層膜構造と、を有し、前記第1の層及び前記第3の層は、前記第2の層及び前記第4の層のいずれよりも前記Si基板との格子定数差が小さな組成の窒化物半導体であり、且つ、前記第2の層及び第4の層のいずれよりも膜厚が大きく、前記第1の層は、前記第3の層よりも膜厚が大きい、ことを特徴とする半導体素子である。
第1の発明によれば、Si基板との格子定数差が大きい層(第2の層、第4の層)が、Si基板との格子定数差が小さい層(第1の層、第3の層)よりも薄膜で形成される。第1の層と第2の層について説明する。第1の層と第2の層とは、いずれも窒化物半導体であるため、Si基板に対して、格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層と第2の層との関係は、第3と第4の層とについても同様のことがいえる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた多層膜構造の上に、第3の層と第4の層とを交互に積層した多層膜構造を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第1の発明によれば、第1の層は、第3の層よりも膜厚が大きい。つまり、第3の層は第1の層よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第3の層と第4の層との多層膜構造は、第1の層と第2の層との多層膜構造の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層と第4の層との多層膜構造をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第3の層と第4の層との多層膜構造は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第1の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
A first invention is a semiconductor device comprising a nitride semiconductor layer on a Si substrate, wherein the nitride semiconductor layer includes at least a first layer and a second layer on the Si substrate side. A first multilayer film structure alternately laminated, and a second multilayer film structure in which at least a third layer and a fourth layer are alternately laminated on the first multilayer film structure, The first layer and the third layer are nitride semiconductors having a composition having a smaller lattice constant difference from the Si substrate than any of the second layer and the fourth layer, and the second layer The semiconductor element is characterized in that the film thickness is larger than any of the layer and the fourth layer, and the first layer is thicker than the third layer.
According to the first invention, a layer having a large lattice constant difference from the Si substrate (second layer, fourth layer) is a layer having a small lattice constant difference from the Si substrate (first layer, third layer). Layer). The first layer and the second layer will be described. Since the first layer and the second layer are both nitride semiconductors, the lattice constant is smaller than that of the Si substrate. That is, when a nitride semiconductor layer is formed on a Si substrate, there is a difference in lattice constant, so that compressive stress and tensile stress act on the interface between the Si substrate and the nitride semiconductor layer, respectively. Specifically, when a first layer made of a nitride semiconductor is formed on a Si substrate, compressive stress acts on a Si substrate having a large lattice constant, whereas tensile stress acts on a first layer having a small lattice constant. . Since tensile stress acts on the first layer, if the first layer continues to grow, cracks will occur on the growth surface. Further, the occurrence of this crack makes it difficult to further grow the nitride semiconductor layer. Here, when the second layer made of a nitride semiconductor having a larger lattice constant difference than the first layer is formed as a thin film, the second layer is formed at the interface between the first layer and the second layer. A tensile stress acts on the layer, and a compressive stress acts on the first layer. That is, since compressive stress acts on the growth surface of the first layer that continues to have tensile stress, the occurrence of cracks can be suppressed. In other words, the first layer can be formed while suppressing the occurrence of cracks, and is made of a nitride semiconductor that suppresses cracks by forming a multilayer film structure in which the first layers and the second layers are alternately laminated. A multilayer film structure can be obtained. The relationship between the first layer and the second layer is the same for the third and fourth layers.
Furthermore, on the Si substrate, a multilayer film structure in which the third layer and the fourth layer are alternately stacked on the multilayer film structure in which the occurrence of cracks between the first layer and the second layer is suppressed. By forming, a nitride semiconductor layer with good crystallinity can be formed. Here, according to the first invention, the first layer is thicker than the third layer. That is, the third layer is thinner than the first layer. Thereby, a nitride semiconductor layer with good crystallinity can be obtained. The multilayer film structure of the third layer and the fourth layer exhibits its function by being on the multilayer film structure of the first layer and the second layer. For example, a nitride semiconductor layer with good crystallinity cannot be obtained even if a multilayer film structure of the third layer and the fourth layer having the same thickness is directly formed on the Si substrate. That is, the multilayer film structure of the third layer and the fourth layer can exhibit its effect by being formed on the Si substrate and on the film in which the generation of cracks is suppressed.
As described above, according to the first invention, it is possible to obtain a nitride semiconductor layer having good crystallinity.

第2の発明は、前記第1多層膜構造の総膜厚が前記第2多層膜構造の総膜厚よりも小さいことを特徴とする第1の発明に係る半導体素子である。
第1多層膜構造の総膜厚を第2多層膜構造の総膜厚よりも小さくすれば、窒化物半導体層の結晶性をさらに良くすることができる。
A second invention is a semiconductor element according to the first invention, wherein a total film thickness of the first multilayer film structure is smaller than a total film thickness of the second multilayer film structure.
If the total film thickness of the first multilayer structure is smaller than the total film thickness of the second multilayer structure, the crystallinity of the nitride semiconductor layer can be further improved.

第3の発明は、前記第2の層と前記第4の層とは膜厚が略同一であることを特徴とする第1の発明または第2の発明に係る半導体素子である。
第3の発明によれば、第2の層と第4の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
A third invention is the semiconductor element according to the first invention or the second invention, wherein the second layer and the fourth layer have substantially the same film thickness.
According to the third aspect, since the thicknesses of the second layer and the fourth layer are substantially the same, it is easy to design the periodicity and thickness ratio change of the multilayer film.

第4の発明は、前記第2の層および前記第4の層は、Alを含み、前記第1の層および第3の層は、Gaを含むことを特徴とする第1の発明〜第3の発明いずれか1つに係る半導体素子である。
第4の発明によれば、第2の層と第4の層とがAlを含む窒化物半導体であり、第1の層と第3の層とがGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
In a fourth aspect of the invention, the second layer and the fourth layer contain Al, and the first layer and the third layer contain Ga. This is a semiconductor device according to any one of the inventions.
According to the fourth invention, since the second layer and the fourth layer are nitride semiconductors containing Al, and the first layer and the third layer are nitride semiconductors containing Ga, Furthermore, a multilayer film structure that effectively utilizes the properties of a nitride semiconductor containing Al and the properties of a nitride semiconductor containing Ga can be obtained.

第5の発明は、前記第1の層と前記第3の層は、Alを含み、前記第2の層および前記第4の層よりもAl混晶比が小さいことを特徴とする第1の発明〜第4の発明のいずれか1つに係る半導体素子である。
第5の発明によれば、Alの混晶比でもって、格子定数の異なる層を設けており、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
According to a fifth aspect of the invention, the first layer and the third layer contain Al, and the Al mixed crystal ratio is smaller than that of the second layer and the fourth layer. A semiconductor device according to any one of the inventions to the fourth invention.
According to the fifth aspect of the invention, layers having different lattice constants are provided with a mixed crystal ratio of Al, and a multilayer film structure that effectively utilizes the properties of a nitride semiconductor containing Al can be obtained.

第6の発明は、前記第2の層および前記第4の層は、Gaを含み、前記第1の層および前記第3の層よりもGa混晶比が小さいことを特徴とする第1の発明〜第5の発明のいずれか1つに係る半導体素子である。
第6の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
According to a sixth aspect of the invention, the second layer and the fourth layer contain Ga, and the Ga mixed crystal ratio is smaller than that of the first layer and the third layer. It is a semiconductor element which concerns on any one of invention-5th invention.
According to the sixth aspect of the present invention, layers having different lattice constants are provided with a Ga mixed crystal ratio, and a multilayer film structure that effectively utilizes the properties of a nitride semiconductor containing Ga can be obtained.

第7の発明は、前記第1の層および前記第3の層は、AlGa1−xN(0≦x≦0.5)であり、前記第2の層および前記第4の層は、AlGa1−yN(0.5<y≦1)である、ことを特徴とする第1の発明〜第6の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第7の発明によれば、第1の層および第3の層がAlGaN(0≦x<0.5)とされ、第2の層および第4の層がAlGaN(0.5<y≦1)とされるため、第1の層および第2の層(第3の層および第4の層)の双方の性質を引き出して、結晶成長を果たすことができる。
In a seventh aspect of the invention, the first layer and the third layer are Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer and the fourth layer are A semiconductor element according to any one of the first to sixth inventions, characterized in that Al y Ga 1-y N (0.5 <y ≦ 1).
In the multilayer film, unless the difference in the composition ratio between the two layers constituting this is taken large, the difference in crystal properties and mechanical properties peculiar to each composition becomes small, and the first layer and the second layer According to the seventh aspect, according to the seventh aspect, the first layer and the third layer are made of AlGaN (0 ≦ 0) where it is difficult to achieve the purpose of crystal growth by extracting the compositional properties of the (third layer and fourth layer). x <0.5) and the second layer and the fourth layer are AlGaN (0.5 <y ≦ 1), so that the first layer and the second layer (the third layer and the second layer) The crystal growth can be achieved by taking out the properties of both of the four layers.

第8の発明は、前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlGa1−yN(0.5<y≦1)であり、(y−x)>0.5である、ことを特徴とする第1の発明〜第7の発明のいずれか1つに係る半導体素子である。
第8の発明によれば、第1の層がAlGa1−xN(0≦x≦0.5)とされ、第2の層がAlGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
In an eighth aspect of the invention, the first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer is Al y Ga 1-y N (0.5 <Y ≦ 1) and (y−x)> 0.5. The semiconductor element according to any one of the first to seventh inventions.
According to the eighth invention, the first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer is Al y Ga 1-y N (0.5 <y Since ≦ 1) and (y−x)> 0.5, the difference in composition ratio between the two layers can be increased, and the layer sufficiently functions as a layer for suppressing cracks.

第9の発明は、前記第1の層および前記第3の層は窒化物半導体のn型不純物を含むことを特徴とする第1の発明〜第8の発明のいずれか1つに係る半導体素子である。
第9の発明によれば、第1の層および第3の層に窒化物半導体のn型不純物が含まれることで、多層膜構造を好適な電荷移動層とできる。また、Si基板と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層および第3の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vの低減が図れる。特に第1の層がn型不純物を含むことで、Vの低減が効果的となる。
According to a ninth aspect of the invention, in the semiconductor element according to any one of the first to eighth aspects, the first layer and the third layer contain an n-type impurity of a nitride semiconductor. It is.
According to the ninth aspect of the invention, the n-type impurity of the nitride semiconductor is contained in the first layer and the third layer, so that the multilayer structure can be a suitable charge transfer layer. In addition, band discontinuity due to the difference in band structure occurs at the interface between the Si substrate and the multilayer structure, so that a potential barrier is formed at the interface. Therefore, by including an n-type impurity of a nitride semiconductor in the first layer and the third layer of the multilayer structure, the thickness of the potential barrier is reduced, and V f can be reduced. In particular, since the first layer includes an n-type impurity, it is effective to reduce V f .

第10の発明は、前記第1の層は、前記第3の層よりも窒化物半導体のn型不純物を多く含むことを特徴とする第1の発明〜第9の発明のいずれか1つに係る半導体素子である。
第10の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで、第10の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
According to a tenth invention, in any one of the first to ninth inventions, the first layer contains more n-type impurities of a nitride semiconductor than the third layer. This is a semiconductor element.
In the tenth invention, Vf is reduced because the first layer of the multilayer structure contains an n-type impurity. This effect is due to a potential barrier generated at the interface between the Si substrate and the multilayer film. Therefore, the layer containing the n-type impurity is preferably the first layer on the Si substrate side, and conversely, it is difficult to obtain a remarkable effect on the nitride semiconductor layer side opposite to the Si substrate side. From the viewpoint of crystallinity, the inclusion of n-type impurities reduces the crystallinity of the nitride semiconductor layer on the multilayer structure. Therefore, according to the tenth invention, by reducing the n-type impurity on the nitride semiconductor layer side relative to the Si substrate side, a nitride semiconductor layer with good crystallinity can be obtained in addition to the reduction of Vf. . Further, the first layer closest to the Si substrate side contains a larger amount of n-type impurities than the other first layers, thereby reducing the thickness of the potential barrier between the Si substrate and the multilayer structure. In addition, the crystallinity can be suppressed and a suitable charge transfer layer can be obtained.

第11の発明は、前記第1多層膜構造と第2多層膜構造が第1導電型であり、前記窒化物半導体層が基板側から順に、少なくとも活性層と、第2導電型層とを備える、ことを特徴とする第1の発明〜第10の発明のいずれか1つに係る半導体素子である。
第11の発明によれば、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第11の発明によれば、第1多層膜構造および第2多層膜構造が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
In an eleventh invention, the first multilayer film structure and the second multilayer film structure are of a first conductivity type, and the nitride semiconductor layer includes at least an active layer and a second conductivity type layer in order from the substrate side. A semiconductor device according to any one of the first to tenth inventions.
According to the eleventh aspect of the invention, since the nitride semiconductor layer is improved in crystallinity by the first multilayer structure and the second multilayer structure, the active layer and the second conductivity type layer are formed. The function of each layer can be suitably exhibited. In addition, according to the eleventh aspect, since the first multilayer film structure and the second multilayer film structure are accommodated in one conductivity type region, synergistic problem deterioration due to the change in crystallinity and the change in conductivity is avoided. It becomes possible to do.

第12の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、基板側の第1の領域と、前記第1の領域よりも前記Si基板から離れた第2の領域を有し、前記第1の領域及び前記第2の領域は、窒化物半導体からなる第1の層と、前記第1の層よりも膜厚が小さくかつ前記第1の層と組成が異なる窒化物半導体からなる第2の層と、を交互に積層した多層膜構造をそれぞれ有し、前記第1の領域が有する第1の層の膜厚は、前記第2の領域が有する第1の層の膜厚よりも大きい、ことを特徴とする半導体素子である。
第12の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第12の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第12の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
A twelfth aspect of the invention is a semiconductor device including a nitride semiconductor layer on a Si substrate, and a buffer region between the Si substrate and the nitride semiconductor layer, wherein the buffer region is formed on the substrate side. A first region and a second region farther from the Si substrate than the first region, wherein the first region and the second region are a first layer made of a nitride semiconductor; Each having a multilayer structure in which a second layer made of a nitride semiconductor having a film thickness smaller than that of the first layer and having a composition different from that of the first layer is laminated. The semiconductor element is characterized in that the thickness of the first layer included in the region is larger than the thickness of the first layer included in the second region.
According to the twelfth aspect, the layer (second layer) having a large lattice constant difference from the Si substrate is formed as a thin film than the layer (first layer) having a small lattice constant difference from the Si substrate. Since the first layer is a nitride semiconductor, it has a smaller lattice constant than the Si substrate. That is, when a nitride semiconductor layer is formed on a Si substrate, there is a difference in lattice constant, so that compressive stress and tensile stress act on the interface between the Si substrate and the nitride semiconductor layer, respectively. Specifically, when a first layer made of a nitride semiconductor is formed on a Si substrate, compressive stress acts on a Si substrate having a large lattice constant, whereas tensile stress acts on a first layer having a small lattice constant. . Since tensile stress acts on the first layer, if the first layer continues to grow, cracks will occur on the growth surface. Further, the occurrence of this crack makes it difficult to further grow the nitride semiconductor layer. Here, when the second layer made of a nitride semiconductor having a larger lattice constant difference than the first layer is formed as a thin film, the second layer is formed at the interface between the first layer and the second layer. A tensile stress acts on the layer, and a compressive stress acts on the first layer. That is, since compressive stress acts on the growth surface of the first layer that continues to have tensile stress, the occurrence of cracks can be suppressed. In other words, the first layer can be formed while suppressing the occurrence of cracks, and is made of a nitride semiconductor that suppresses cracks by forming a multilayer film structure in which the first layers and the second layers are alternately laminated. A buffer region can be obtained.
Further, a second layer in which the first layer and the second layer are alternately stacked on the first region where the occurrence of cracks between the first layer and the second layer is suppressed on the Si substrate. By forming the region, a nitride semiconductor layer with good crystallinity can be formed. Here, according to the twelfth aspect, the film thickness of the first layer included in the first region is larger than the film thickness of the first layer included in the second region, that is, the second region has. The thickness of the first layer is a layer thinner than the thickness of the first layer included in the first region. Thereby, a nitride semiconductor layer with good crystallinity can be obtained. The second region exhibits its function by being on the first region. For example, a nitride semiconductor layer with good crystallinity cannot be obtained even if the second region having the same thickness is directly formed on the Si substrate. That is, the effect can be exhibited by forming the second region on the Si substrate and on the film in which the generation of cracks is suppressed.
As described above, according to the twelfth invention, a nitride semiconductor layer with good crystallinity can be obtained.

第13の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、窒化物半導体の組成が異なる第1の層と第2の層とを周期的に有し、膜厚方向における一周期の長さ(一周期長)が前記Si基板側よりも前記窒化物半導体層側が短くなる、または、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数が前記Si基板よりも前記窒化物半導体層側が大きくなる、ことを特徴とする半導体素子である。
第13の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第13の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第13の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
A thirteenth invention is a semiconductor device comprising a nitride semiconductor layer on a Si substrate and a buffer region between the Si substrate and the nitride semiconductor layer, wherein the buffer region is a nitride semiconductor The first layer and the second layer having different compositions are periodically provided, and the length of one cycle in the film thickness direction (one cycle length) is shorter on the nitride semiconductor layer side than on the Si substrate side. Alternatively, in the semiconductor element, the number of periods in a desired length in the film thickness direction (at least two periods or more) is larger on the nitride semiconductor layer side than on the Si substrate.
According to the thirteenth aspect, the layer (second layer) having a large lattice constant difference from the Si substrate is formed as a thin film than the layer (first layer) having a small lattice constant difference from the Si substrate. Since the first layer is a nitride semiconductor, it has a smaller lattice constant than the Si substrate. That is, when a nitride semiconductor layer is formed on a Si substrate, there is a difference in lattice constant, so that compressive stress and tensile stress act on the interface between the Si substrate and the nitride semiconductor layer, respectively. Specifically, when a first layer made of a nitride semiconductor is formed on a Si substrate, compressive stress acts on a Si substrate having a large lattice constant, whereas tensile stress acts on a first layer having a small lattice constant. . Since tensile stress acts on the first layer, if the first layer continues to grow, cracks will occur on the growth surface. Further, the occurrence of this crack makes it difficult to further grow the nitride semiconductor layer. Here, when the second layer made of a nitride semiconductor having a larger lattice constant difference than the first layer is formed as a thin film, the second layer is formed at the interface between the first layer and the second layer. A tensile stress acts on the layer, and a compressive stress acts on the first layer. That is, since compressive stress acts on the growth surface of the first layer that continues to have tensile stress, the occurrence of cracks can be suppressed. In other words, the first layer can be formed while suppressing the occurrence of cracks, and is made of a nitride semiconductor that suppresses cracks by forming a multilayer film structure in which the first layers and the second layers are alternately laminated. A buffer region can be obtained.
Further, a second layer in which the first layer and the second layer are alternately stacked on the first region where the occurrence of cracks between the first layer and the second layer is suppressed on the Si substrate. By forming the region, a nitride semiconductor layer with good crystallinity can be formed. Here, according to the thirteenth aspect, the thickness of the first layer included in the first region is larger than the thickness of the first layer included in the second region, that is, the second region has. The thickness of the first layer is a layer thinner than the thickness of the first layer included in the first region. Thereby, a nitride semiconductor layer with good crystallinity can be obtained. The second region exhibits its function by being on the first region. For example, a nitride semiconductor layer with good crystallinity cannot be obtained even if the second region having the same thickness is directly formed on the Si substrate. That is, the effect can be exhibited by forming the second region on the Si substrate and on the film in which the generation of cracks is suppressed.
As described above, according to the thirteenth invention, it is possible to obtain a nitride semiconductor layer with good crystallinity.

第14の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、少なくとも、窒化物半導体からなる第1の層と、前記第1の層より膜厚が小さく前記Si基板との格子定数差が前記第1の層よりも大きな組成の窒化物半導体からなる第2の層と、を交互に積層した多層膜構造であり、前記第1の層と前記第2の層との膜厚差(〔第1の層〕−〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、または、前記第1の層と前記第2の層との膜厚比(〔第1の層〕/〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、ことを特徴とする半導体素子である。
第14の発明においても、第13の発明と同様の効果を得ることができる。
A fourteenth aspect of the invention is a semiconductor device comprising a nitride semiconductor layer on a Si substrate and a buffer region between the Si substrate and the nitride semiconductor layer, wherein the buffer region is at least nitrided A first layer made of a nitride semiconductor, and a second layer made of a nitride semiconductor having a smaller lattice constant difference than the first substrate and having a composition larger than that of the first layer. The film thickness difference between the first layer and the second layer ([first layer]-[second layer]) is more than that on the Si substrate side. The nitride semiconductor layer side is small, or the film thickness ratio ([first layer] / [second layer]) between the first layer and the second layer is higher than that of the Si substrate side. The semiconductor element is characterized in that the semiconductor layer side is small.
In the fourteenth invention, the same effect as in the thirteenth invention can be obtained.

第15の発明は、前記緩衝領域における前記第2の層は膜厚が略同一であることを特徴とする第12の発明〜第14の発明のいずれか1つに係る半導体素子である。
第15の発明によれば、第2の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
A fifteenth aspect of the present invention is the semiconductor element according to any one of the twelfth to fourteenth aspects, wherein the second layer in the buffer region has substantially the same film thickness.
According to the fifteenth aspect, since the thickness of the second layer is substantially the same, it is easy to design the periodicity of the multilayer film and the change in the film thickness ratio.

第16の発明は、前記第2の層は、Alを含み、前記第1の層は、Gaを含むことを特徴とする第12の発明〜第15の発明のいずれか1つに係る半導体素子である。
第16の発明によれば、第2の層がAlを含む窒化物半導体であり、第1の層がGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域とすることができる。
According to a sixteenth aspect of the invention, in the semiconductor element according to any one of the twelfth to fifteenth aspects, the second layer contains Al, and the first layer contains Ga. It is.
According to the sixteenth aspect, since the second layer is a nitride semiconductor containing Al and the first layer is a nitride semiconductor containing Ga, the properties of the nitride semiconductor further containing Al, and Ga It is possible to provide a buffer region that effectively utilizes the properties of nitride semiconductors including

第17の発明は、前記第1の層は、Alを含み、前記第2の層よりもAl混晶比が小さいことを特徴とする第12の発明〜第16の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第17の発明によれば、第1の層のAl混晶比が第2の層よりも小さいとされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
According to a seventeenth aspect of the invention, in any one of the twelfth to sixteenth aspects, the first layer contains Al and has an Al mixed crystal ratio smaller than that of the second layer. This is a semiconductor element.
In a multilayer film, unless the difference in the composition ratio of the two layers constituting this is taken large, the difference in crystal properties and mechanical properties peculiar to each composition will be small, and the properties of both compositions will be extracted and crystallized. Where the purpose of achieving growth is difficult to achieve, according to the seventeenth aspect, since the Al mixed crystal ratio of the first layer is smaller than that of the second layer, both the first layer and the second layer It is possible to achieve crystal growth by extracting the properties of.

第18の発明は、前記第2の層は、Gaを含み、前記第1の層よりもGa混晶比が小さいことを特徴とする第12の発明〜第17の発明のいずれか1つに係る半導体素子である。
第18の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域とすることができる。
According to an eighteenth aspect of the invention, in any one of the twelfth aspect to the seventeenth aspect, the second layer contains Ga and has a Ga mixed crystal ratio smaller than that of the first layer. This is a semiconductor element.
According to the eighteenth aspect of the present invention, layers having different lattice constants are provided with a Ga mixed crystal ratio, and a buffer region that effectively utilizes the properties of a nitride semiconductor containing Ga can be obtained.

第19の発明は、前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlGa1−yN(0.5<y≦1)である、ことを特徴とする第12の発明〜第18の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第19の発明によれば、第1の層がAlGaN(0≦x<0.5)とされ、第2の層がAlGaN(0.5<y≦1)とされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
In a nineteenth aspect of the invention, the first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer is Al y Ga 1-y N (0.5 <Y ≦ 1). A semiconductor element according to any one of the twelfth to eighteenth inventions.
In a multilayer film, unless the difference in the composition ratio of the two layers constituting this is taken large, the difference in crystal properties and mechanical properties peculiar to each composition will be small, and the properties of both compositions will be extracted and crystallized. Where the purpose of achieving growth is difficult to achieve, according to the nineteenth invention, the first layer is made of AlGaN (0 ≦ x <0.5), and the second layer is made of AlGaN (0.5 <y ≦ 1). Therefore, the crystal growth can be achieved by extracting the properties of both the first layer and the second layer.

第20の発明は、前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlGa1−yN(0.5<y≦1)であり、(y−x)>0.5である、ことを特徴とする第12の発明〜第19の発明のいずれか1つに係る半導体素子である。
第20の発明によれば、第1の層がAlGa1−xN(0≦x≦0.5)とされ、第2の層がAlGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
In a twentieth aspect, the first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer is Al y Ga 1-y N (0.5 <Y ≦ 1) and (y−x)> 0.5. The semiconductor element according to any one of the twelfth to nineteenth inventions.
According to the twentieth invention, the first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5), and the second layer is Al y Ga 1-y N (0.5 <y Since ≦ 1) and (y−x)> 0.5, the difference in composition ratio between the two layers can be increased, and the layer sufficiently functions as a layer for suppressing cracks.

第21の発明は、前記第1の層は窒化物半導体のn型不純物を含むことを特徴とする第12の発明〜第20の発明のいずれか1つに係る半導体素子である。
第21の発明によれば、第1の層に窒化物半導体のn型不純物が含まれることで、緩衝領域を好適な電荷移動層とできる。また、Si基板と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで、緩衝領域の第1の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vの低減が図れる。特に第1の層がn型不純物を含むことで、Vの低減が効果的となる。
A twenty-first invention is the semiconductor element according to any one of the twelfth to twentieth inventions, wherein the first layer contains an n-type impurity of a nitride semiconductor.
According to the twenty-first aspect, the buffer layer can be a suitable charge transfer layer by including the n-type impurity of the nitride semiconductor in the first layer. In addition, since a band discontinuity occurs due to a difference in band structure at the interface between the Si substrate and the multilayer film, a potential barrier is formed at the interface. Therefore, by including the n-type impurity of the nitride semiconductor in the first layer of the buffer region, the thickness of the potential barrier can be reduced and V f can be reduced. In particular, since the first layer includes an n-type impurity, it is effective to reduce V f .

第22の発明は、前記緩衝領域は、前記Si基板側が前記窒化物半導体層側よりも窒化物半導体のn型不純物を多く含むことを特徴とする第12の発明〜第21の発明のいずれか1つに係る半導体素子である。
第22の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで第22の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
In a twenty-second aspect of the invention, any one of the twelfth to twenty-first aspects, wherein the buffer region contains more n-type impurities of the nitride semiconductor on the Si substrate side than on the nitride semiconductor layer side. This is a semiconductor device according to one.
In the twenty-second aspect, Vf is reduced because the first layer of the multilayer structure contains an n-type impurity. This effect is due to a potential barrier generated at the interface between the Si substrate and the multilayer film. Therefore, the layer containing the n-type impurity is preferably the first layer on the Si substrate side, and conversely, it is difficult to obtain a remarkable effect on the nitride semiconductor layer side opposite to the Si substrate side. From the viewpoint of crystallinity, the inclusion of n-type impurities reduces the crystallinity of the nitride semiconductor layer on the multilayer structure. Accordingly, in the twenty-second aspect, by reducing the n-type impurity on the nitride semiconductor layer side relative to the Si substrate side, a nitride semiconductor layer with good crystallinity can be obtained in addition to the reduction in Vf. Further, the first layer closest to the Si substrate side contains a larger amount of n-type impurities than the other first layers, thereby reducing the thickness of the potential barrier between the Si substrate and the multilayer structure. In addition, the crystallinity can be suppressed and a suitable charge transfer layer can be obtained.

第23の発明は、第12の発明〜第22の発明のいずれか1つに係る半導体素子において、前記緩衝領域が第1導電型層であり、前記緩衝領域の上に、活性層と、前記緩衝領域とは逆の導電型の第2導電型層と、を備えた、ことを特徴とする半導体素子である。
第23の発明によれば、上記緩衝領域によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第23の発明によれば、緩衝領域が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
According to a twenty-third aspect, in the semiconductor element according to any one of the twelfth to twenty-second aspects, the buffer region is a first conductivity type layer, and an active layer is formed on the buffer region, A semiconductor element comprising a second conductivity type layer having a conductivity type opposite to that of the buffer region.
According to the twenty-third aspect, since the active layer and the second conductivity type layer are formed after the crystallinity of the nitride semiconductor layer is improved by the buffer region, the functions of these layers can be suitably exhibited. According to the twenty-third aspect, since the buffer region is accommodated in one conductivity type region, it becomes possible to avoid synergistic problem deterioration due to the change in crystallinity and the change in conductivity.

本発明によれば、半導体素子において、Si基板の上に形成される窒化物半導体層の結晶性と導電性とをともに向上させることができる。   According to the present invention, in the semiconductor element, both the crystallinity and conductivity of the nitride semiconductor layer formed on the Si substrate can be improved.

以下に、添付した図面を参照しつつ、本発明を実施するための最良の形態を詳細に説明する。   The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings.

図1は、本発明の第1の実施の形態に係る半導体素子の一部を示す図である。
図1に示すように、本発明の第1の実施の形態に係る半導体素子は、Si基板1を備えており、その上に、第1の多層膜構造2と、第2の多層膜構造3と、を備えている。第1の多層膜構造2においては、第1の層4と第2の層5とが交互に積層されており、第2の多層膜構造3においては、第3の層6と第4の層7とが交互に積層されている。ここで、第1の層4は、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。また、第3の層6も、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。さらに、第1の層4は、第3の層6よりも膜厚が大きい。また、この第1の実施の形態に係る半導体素子においては、Si基板1との格子定数差が大きい層(第2の層5、第4の層7)が、Si基板1との格子定数差が小さい層(第1の層4、第3の層6)よりも薄膜で形成される。
この第1の実施の形態に係る半導体素子においては、第1の層4と第2の層5とがいずれも窒化物半導体であるため、Si基板1よりも格子定数が小さい。このため、Si基板1に窒化物半導体を形成すると、格子定数に差があるので、Si基板1と窒化物半導体との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層4を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層4には引張応力が働く。第1の層4に引張応力が働くので、この第1の層4を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が第1の層よりも大きい窒化物半導体からなる第2の層5を薄膜で形成すると、第1の層4と第2の層5との界面において、第2の層5には引張応力が、第1の層4には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層4の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層4を形成することができ、第1の層4と第2の層5とを交互に積層した多層膜構造2とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層4と第2の層5との関係は、第3の層6と第4の層7とについても同様のことがいえる。
また、第1の実施の形態に係る半導体素子においては、Si基板1上に、第1の層4と第2の層5とのクラックの発生を抑えた第1多層膜構造2の上に、第3の層6と第4の層7とを交互に積層した第2多層膜構造3が形成されるため、結晶性のよい窒化物半導体層8を形成することが可能となる。また、第1の実施の形態に係る半導体素子においては、第1の層4は、第3の層6よりも膜厚が大きい。つまり、第3の層6が第1の層4よりも薄い層となっている。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第3の層6と第4の層7との第2多層膜構造3は、第1の層4と第2の層5との第1多層膜構造2の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層6と第4の層7との第2多層膜構造3をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第3の層6と第4の層7との第2多層膜構造3は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。なお、第1の実施の形態においては、第1多層膜構造2の直上に第2多層膜構造3が形成されているが、本発明においては、第2多層膜構造3を第1多層膜構造2よりも上に形成していれば、直上に形成していなくとも、結晶性及び導電性の向上という効果を得ることができる。もっとも、第1多層膜構造2の直上に第2多層膜構造3が形成されている場合には、直上に形成されていない場合と比較して、結晶性および導電性をより向上させることができる。
以上から、第1の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
FIG. 1 is a diagram showing a part of a semiconductor element according to the first embodiment of the present invention.
As shown in FIG. 1, the semiconductor device according to the first embodiment of the present invention includes a Si substrate 1, on which a first multilayer film structure 2 and a second multilayer film structure 3 are provided. And. In the first multilayer film structure 2, the first layers 4 and the second layers 5 are alternately stacked. In the second multilayer film structure 3, the third layers 6 and the fourth layers are stacked. 7 are alternately stacked. Here, the first layer 4 is a nitride semiconductor having a smaller lattice constant difference from the Si substrate 1 than the second layer 5 and the fourth layer 7. The third layer 6 is also a nitride semiconductor having a smaller lattice constant difference from the Si substrate 1 than the second layer 5 and the fourth layer 7. Further, the first layer 4 is thicker than the third layer 6. Further, in the semiconductor element according to the first embodiment, the layer having the large lattice constant difference from the Si substrate 1 (the second layer 5 and the fourth layer 7) has a lattice constant difference from the Si substrate 1. Is formed of a thin film than the smaller layers (the first layer 4 and the third layer 6).
In the semiconductor element according to the first embodiment, since the first layer 4 and the second layer 5 are both nitride semiconductors, the lattice constant is smaller than that of the Si substrate 1. For this reason, when a nitride semiconductor is formed on the Si substrate 1, there is a difference in lattice constant, so that compressive stress and tensile stress act on the interface between the Si substrate 1 and the nitride semiconductor, respectively. Specifically, when the first layer 4 made of a nitride semiconductor is formed on the Si substrate 1, compressive stress is applied to the Si substrate 1 having a large lattice constant, whereas the first layer 4 having a small lattice constant is applied to the first layer 4 having a small lattice constant. Tensile stress works. Since tensile stress acts on the first layer 4, if the first layer 4 continues to grow, cracks will occur on the growth surface. In addition, the occurrence of cracks makes it difficult to grow a nitride semiconductor. When the second layer 5 made of a nitride semiconductor having a lattice constant difference larger than that of the first layer is formed as a thin film, at the interface between the first layer 4 and the second layer 5, A tensile stress acts on the second layer 5 and a compressive stress acts on the first layer 4. That is, since compressive stress acts on the growth surface of the first layer 4 that continues to have tensile stress, the occurrence of cracks can be suppressed. In other words, the first layer 4 can be formed while suppressing the occurrence of cracks, and the nitridation with reduced cracks can be achieved by forming the multilayer film structure 2 in which the first layers 4 and the second layers 5 are alternately stacked. It is possible to obtain a multilayer film structure made of a physical semiconductor. The same holds true for the third layer 6 and the fourth layer 7 regarding the relationship between the first layer 4 and the second layer 5.
Further, in the semiconductor element according to the first embodiment, on the first multilayer film structure 2 in which the occurrence of cracks between the first layer 4 and the second layer 5 is suppressed on the Si substrate 1, Since the second multilayer structure 3 in which the third layers 6 and the fourth layers 7 are alternately stacked is formed, the nitride semiconductor layer 8 with good crystallinity can be formed. In the semiconductor element according to the first embodiment, the first layer 4 is thicker than the third layer 6. That is, the third layer 6 is thinner than the first layer 4. Thereby, the nitride semiconductor layer 8 with good crystallinity can be obtained. The second multilayer structure 3 of the third layer 6 and the fourth layer 7 is on the first multilayer structure 2 of the first layer 4 and the second layer 5, so that its function is achieved. Demonstrate. For example, even if the second multilayer structure 3 of the third layer 6 and the fourth layer 7 having the same film thickness is directly formed on the Si substrate 1, the nitride semiconductor layer 8 with good crystallinity can be obtained. Absent. In other words, the second multilayer film structure 3 of the third layer 6 and the fourth layer 7 exhibits its effect by being formed on the Si substrate 1 and a film in which the generation of cracks is suppressed. Can do. In the first embodiment, the second multilayer film structure 3 is formed immediately above the first multilayer film structure 2. However, in the present invention, the second multilayer film structure 3 is replaced with the first multilayer film structure. If it is formed above 2, the effect of improving crystallinity and conductivity can be obtained even if it is not formed directly above. However, when the second multilayer film structure 3 is formed immediately above the first multilayer film structure 2, the crystallinity and conductivity can be further improved as compared with the case where the second multilayer film structure 3 is not formed immediately above. .
From the above, according to the first embodiment, it is possible to obtain the nitride semiconductor layer 8 with good crystallinity.

なお、図1に示すように、第1多層膜構造2の総膜厚が第2多層膜構造3の総膜厚よりも小さい場合には、窒化物半導体層8の結晶性をさらに良くすることができる。
また、第2の層5と第4の層7の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。なお、本発明において「略同一」とは、厳密に同一であることはもちろんのこと、厳密には同一でない場合をも含む意味である。
また、第2の層5と第4の層7とがAlを含む窒化物半導体であり、第1の層4と第3の層6とがGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
また、第1の層4と第3の層6が、Alを含み、第2の層5および第4の層7よりもAl混晶比が小さい場合には、Alの混晶比でもって格子定数の異なる層が設けられ、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、第2の層5および第4の層7が、Gaを含み、第1の層4および第3の層6よりもGa混晶比が小さい場合には、Gaの混晶比でもって格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層4および第3の層6がAlGaN(0≦x<0.5)とされ、第2の層5および第4の層7がAlGaN(0.5<y≦1)とされる場合には、第1の層4および第2の層5(第3の層6および第4の層7)の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5である場合には、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層4および第3の層6に窒化物半導体のn型不純物が含まれる場合には、多層膜構造が好適な電荷移動層となる。Si基板1と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層4および第3の層6に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vの低減が図れる。特に第1の層4がn型不純物を含むことで、Vの低減が効果的となる。
また、多層膜構造の第1の層がn型不純物を含む場合には、Vfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層4であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層4を、他の第1の層4に対してn型不純物を多く含むことで、Si基板1と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
As shown in FIG. 1, when the total film thickness of the first multilayer film structure 2 is smaller than the total film thickness of the second multilayer film structure 3, the crystallinity of the nitride semiconductor layer 8 is further improved. Can do.
Further, if the film thicknesses of the second layer 5 and the fourth layer 7 are substantially the same, it is easy to design the periodicity of the multilayer film and the film thickness ratio change. In the present invention, “substantially the same” means not only strictly the same, but also includes a case where they are not strictly the same.
In addition, if the second layer 5 and the fourth layer 7 are nitride semiconductors containing Al, and the first layer 4 and the third layer 6 are nitride semiconductors containing Ga, then Al is further added. A multilayer film structure that effectively utilizes the properties of the nitride semiconductor containing Ga and the properties of the nitride semiconductor containing Ga can be obtained.
Further, when the first layer 4 and the third layer 6 contain Al and the Al mixed crystal ratio is smaller than that of the second layer 5 and the fourth layer 7, the lattice is formed with the mixed crystal ratio of Al. Layers having different constants are provided, and a multilayer film structure that effectively utilizes the properties of a nitride semiconductor containing Al can be obtained.
Further, when the second layer 5 and the fourth layer 7 contain Ga and the Ga mixed crystal ratio is smaller than that of the first layer 4 and the third layer 6, the lattice is formed with the Ga mixed crystal ratio. Layers having different constants are provided, and a multilayer film structure that effectively utilizes the properties of a nitride semiconductor containing Ga can be obtained.
Also, in the multilayer film, unless the difference in composition ratio between the two types of layers constituting this is taken large, the difference in crystal properties and mechanical properties peculiar to each composition becomes small, and the first layer and the second layer. It is difficult to achieve the purpose of crystal growth by extracting the compositional properties of the layers (third layer and fourth layer). Therefore, the first layer 4 and the third layer 6 are AlGaN (0 ≦ x <0.5), and the second layer 5 and the fourth layer 7 are AlGaN (0.5 <y ≦ 1). In such a case, the properties of both the first layer 4 and the second layer 5 (the third layer 6 and the fourth layer 7) can be brought out to achieve crystal growth. Further, when (y−x)> 0.5, the difference in composition ratio between the two layers can be increased, and the layer sufficiently functions as a layer for suppressing cracks.
When the first layer 4 and the third layer 6 contain an n-type impurity of a nitride semiconductor, a multilayer structure is a suitable charge transfer layer. At the interface between the Si substrate 1 and the multilayer structure, band discontinuity occurs due to the difference in the band structure, so that a potential barrier is formed at the interface. Therefore, by adding the n-type impurity of the nitride semiconductor to the first layer 4 and the third layer 6 having a multilayer structure, the thickness of the potential barrier is reduced, and V f can be reduced. In particular, since the first layer 4 contains an n-type impurity, V f can be effectively reduced.
Further, when the first layer of the multilayer structure contains an n-type impurity, Vf is reduced, but this effect is due to a potential barrier generated at the interface between the Si substrate 1 and the multilayer film. The layer containing n-type impurities is preferably the first layer 4 on the Si substrate 1 side, and conversely, a remarkable effect is hardly obtained on the nitride semiconductor layer 8 side opposite to the Si substrate 1 side. From the viewpoint of crystallinity, the inclusion of n-type impurities reduces the crystallinity of the nitride semiconductor layer 8 on the multilayer structure. Therefore, by reducing the n-type impurities on the nitride semiconductor layer 8 side with respect to the Si substrate 1 side, the nitride semiconductor layer 8 with good crystallinity can be obtained in addition to the reduction of Vf. Further, the first layer 4 closest to the Si substrate 1 side contains a larger amount of n-type impurities than the other first layers 4, so that the potential barrier between the Si substrate 1 and the multilayer structure is present. By reducing the thickness of the substrate and suppressing the decrease in crystallinity, a suitable charge transfer layer can be obtained.

以上説明したように、第1の実施の形態によれば、後述する図2に示す半導体素子と同様に、半導体素子が、Si基板1と窒化物半導体層8との間に緩衝領域9を備えることとなる。また、この緩衝領域9は、基板側の第1の領域10と、第1の領域10よりもSi基板1から離れた第2の領域11において、窒化物半導体からなる第1の層12と、第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13と、を交互に積層した多層膜構造をそれぞれ有することとなる。そして、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きくなる。したがって、第1の実施の形態においては、基板側から近い領域と遠い領域において、窒化物半導体からなる第1の層12と第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13とを交互に積層した多層膜構造がそれぞれ形成されるため、各層(第1の層12・第2の層13)の特性(結晶的、機械的)を好適に引き出せる。また、第1の実施の形態によれば、第1の領域10が有する第1の層12の膜厚が、第2の領域11が有する第1の層12の膜厚よりも大きいため、基板距離に依存した結晶性(格子不整合)・機械的(応力)な問題を、それに適合した多層膜構造とでき、好適な結晶が得られる。
また、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成される場合には、これらの各層の機能を好適に発揮できる。また、第1多層膜構造2および第2多層膜構造3が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
As described above, according to the first embodiment, the semiconductor element includes the buffer region 9 between the Si substrate 1 and the nitride semiconductor layer 8 as in the semiconductor element shown in FIG. It will be. The buffer region 9 includes a first region 10 on the substrate side, and a first layer 12 made of a nitride semiconductor in a second region 11 farther from the Si substrate 1 than the first region 10; Each has a multilayer structure in which the second layer 13 made of a nitride semiconductor having a thickness smaller than that of the first layer 12 and having a composition different from that of the first layer 12 is alternately laminated. The film thickness of the first layer 12 included in the first region 10 is larger than the film thickness of the first layer 12 included in the second region 11. Therefore, in the first embodiment, the first layer 12 made of a nitride semiconductor and the first layer 12 are smaller in thickness than the first layer 12 in a region near and far from the substrate side. Since a multilayer structure is formed by alternately laminating second layers 13 made of nitride semiconductors having different compositions, the characteristics (crystallographic and mechanical) of each layer (first layer 12 and second layer 13) are formed. Can be suitably extracted. Further, according to the first embodiment, since the film thickness of the first layer 12 included in the first region 10 is larger than the film thickness of the first layer 12 included in the second region 11, the substrate The problem of crystallinity (lattice mismatch) and mechanical (stress) depending on the distance can be made into a multilayer film structure adapted thereto, and a suitable crystal can be obtained.
Further, when the active layer and the second conductivity type layer are formed after the crystallinity of the nitride semiconductor layer 8 is improved by the first multilayer film structure and the second multilayer film structure, the functions of these layers are formed. Can be suitably exhibited. Further, since the first multilayer film structure 2 and the second multilayer film structure 3 are accommodated in one conductivity type region, it becomes possible to avoid synergistic problem deterioration due to the change in crystallinity and the change in conductivity. .

なお、第1の実施の形態においては、第1多層膜構造2が第1の層4と第2の層5とを有するとしたが、第1多層膜構造2は、第1の層4及び第2の層5以外の層を有していてもよい。同様に、第1の実施の形態においては、第2多層膜構造3が第3の層6と第4の層7とを有するとしたが、第2多層膜構造3は、第3の層6及び第4の層7以外の層を有していてもよい。
また、これらの第1の実施の形態を実現する第1の層〜第4の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層および第4の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下、第3の層は、第2の層よりも厚くかつ、第1の層よりも薄い。また好ましくは第1の層は、第3の層の2倍程度である。
In the first embodiment, the first multilayer film structure 2 includes the first layer 4 and the second layer 5, but the first multilayer film structure 2 includes the first layer 4 and the second layer 5. A layer other than the second layer 5 may be included. Similarly, in the first embodiment, the second multilayer film structure 3 includes the third layer 6 and the fourth layer 7. However, the second multilayer film structure 3 includes the third layer 6. In addition, layers other than the fourth layer 7 may be included.
Moreover, the preferable film thickness of the 1st layer-4th layer which implement | achieves these 1st Embodiments is as follows. The first layer is 5 nm to 100 nm, more preferably 10 nm to 40 nm, the second layer and the fourth layer are thinner than the first layer, and 1 nm to 10 nm, more preferably 1 nm to 5 nm. The third layer is thicker than the second layer and thinner than the first layer. Preferably, the first layer is about twice as large as the third layer.

図2は、本発明の第2の実施の形態に係る半導体素子の一部を示す図である。
図2に示すように、第2の実施の形態に係る半導体素子は、Si基板1の上に窒化物半導体層8を備え、また、Si基板1と窒化物半導体層8との間に緩衝領域9を備えている。この緩衝領域9は、窒化物半導体の組成が異なる第1の層12と第2の層13とを周期的に有し、膜厚方向における一周期の長さ(一周期長)がSi基板1側よりも窒化物半導体層8側が短くなっている。
この第2の実施の形態に係る半導体素子によれば、Si基板1との格子定数差が大きい層(第2の層13)が、Si基板1との格子定数差が小さい層(第1の層12)よりも薄膜で形成される。第1の層12は、窒化物半導体であるため、Si基板1に対して格子定数が小さい。つまり、Si基板1に窒化物半導体層8を形成すると、格子定数に差があるので、Si基板1と窒化物半導体層8との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層12を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層12には引張応力が働く。第1の層12に引張応力が働くので、この第1の層12を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層8を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が、第1の層12よりも大きい窒化物半導体からなる第2の層13を薄膜で形成すると、第1の層12と第2の層13との界面において、第2の層13には引張応力が、第1の層12には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層12の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層12を形成することができ、第1の層12と第2の層13とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域9を得ることが可能となる。
さらに、Si基板1上に、第1の層12と第2の層13とのクラックの発生を抑えた第1の領域10の上に、第1の層12と第2の層13とを交互に積層した第2の領域11を形成することで、結晶性のよい窒化物半導体層8を形成することが可能となる。ここで第2の実施の形態によれば、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きい、つまり、第2の領域11が有する第1の層12の膜厚は第1の領域10が有する第1の層12の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第2の領域11は、第1の領域10の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域11をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第2の領域11は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第2の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
第2の実施の形態によれば、半導体素子が、Si基板1と窒化物半導体層8との間に緩衝領域9を備えることとなる。また、この緩衝領域9は、基板側の第1の領域10と、第1の領域10よりもSi基板1から離れた第2の領域11において、窒化物半導体からなる第1の層12と、第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13と、を交互に積層した多層膜構造をそれぞれ有することとなる。そして、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きくなる。したがって、第2の実施の形態においては、基板側から近い領域と遠い領域において、窒化物半導体からなる第1の層12と第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13とを交互に積層した多層膜構造がそれぞれ形成されるため、各層(第1の層12・第2の層13)の特性(結晶的、機械的)を好適に引き出せる。また、第1の実施の形態によれば、第1の領域10が有する第1の層12の膜厚が、第2の領域11が有する第1の層12の膜厚よりも大きいため、基板距離に依存した結晶性(格子不整合)・機械的(応力)な問題を、それに適合した多層膜構造とでき、好適な結晶が得られる。
FIG. 2 is a diagram showing a part of a semiconductor element according to the second embodiment of the present invention.
As shown in FIG. 2, the semiconductor device according to the second embodiment includes a nitride semiconductor layer 8 on a Si substrate 1, and a buffer region between the Si substrate 1 and the nitride semiconductor layer 8. 9 is provided. The buffer region 9 periodically includes a first layer 12 and a second layer 13 having different nitride semiconductor compositions, and the length of one cycle (one cycle length) in the film thickness direction is the Si substrate 1. The nitride semiconductor layer 8 side is shorter than the side.
According to the semiconductor element of the second embodiment, a layer having a large lattice constant difference from the Si substrate 1 (second layer 13) is a layer having a small lattice constant difference from the Si substrate 1 (the first layer). It is formed of a thinner film than layer 12). Since the first layer 12 is a nitride semiconductor, it has a smaller lattice constant than the Si substrate 1. That is, when the nitride semiconductor layer 8 is formed on the Si substrate 1, there is a difference in lattice constant, so that compressive stress and tensile stress act on the interface between the Si substrate 1 and the nitride semiconductor layer 8, respectively. Specifically, when the first layer 12 made of a nitride semiconductor is formed on the Si substrate 1, compressive stress is applied to the Si substrate 1 having a large lattice constant, whereas the first layer 12 having a small lattice constant is applied to the first layer 12 having a small lattice constant. Tensile stress works. Since tensile stress acts on the first layer 12, if the first layer 12 continues to grow, cracks will occur on the growth surface. Further, the occurrence of this crack makes it difficult to further grow the nitride semiconductor layer 8. When the second layer 13 made of a nitride semiconductor having a lattice constant difference larger than that of the first layer 12 is formed as a thin film, the interface between the first layer 12 and the second layer 13 is formed. 2, tensile stress is applied to the second layer 13, and compressive stress is applied to the first layer 12. That is, since compressive stress acts on the growth surface of the first layer 12 that continues to have tensile stress, the occurrence of cracks can be suppressed. In other words, the first layer 12 can be formed while suppressing the occurrence of cracks, and a nitride film in which cracks are suppressed by forming a multilayer film structure in which the first layers 12 and the second layers 13 are alternately stacked. A buffer region 9 made of a semiconductor can be obtained.
Furthermore, the first layer 12 and the second layer 13 are alternately formed on the Si region 1 on the first region 10 in which the occurrence of cracks between the first layer 12 and the second layer 13 is suppressed. By forming the second region 11 stacked on the nitride semiconductor layer 8, it is possible to form the nitride semiconductor layer 8 with good crystallinity. Here, according to the second embodiment, the film thickness of the first layer 12 included in the first region 10 is larger than the film thickness of the first layer 12 included in the second region 11. The film thickness of the first layer 12 included in the second region 11 is smaller than the film thickness of the first layer 12 included in the first region 10. Thereby, the nitride semiconductor layer 8 with good crystallinity can be obtained. The second region 11 exhibits its function by being on the first region 10. For example, even if the second region 11 having the same thickness is directly formed on the Si substrate 1, the nitride semiconductor layer 8 with good crystallinity cannot be obtained. That is, the effect can be exhibited by forming the second region 11 on the Si substrate 1 and a film in which the occurrence of cracks is suppressed.
From the above, according to the second embodiment, it is possible to obtain the nitride semiconductor layer 8 with good crystallinity.
According to the second embodiment, the semiconductor element includes the buffer region 9 between the Si substrate 1 and the nitride semiconductor layer 8. The buffer region 9 includes a first region 10 on the substrate side, and a first layer 12 made of a nitride semiconductor in a second region 11 farther from the Si substrate 1 than the first region 10; Each has a multilayer structure in which the second layer 13 made of a nitride semiconductor having a thickness smaller than that of the first layer 12 and having a composition different from that of the first layer 12 is alternately laminated. The film thickness of the first layer 12 included in the first region 10 is larger than the film thickness of the first layer 12 included in the second region 11. Therefore, in the second embodiment, the first layer 12 made of a nitride semiconductor and the first layer 12 are smaller in thickness than the first layer 12 in a region near and far from the substrate side. Since a multilayer structure is formed by alternately laminating second layers 13 made of nitride semiconductors having different compositions, the characteristics (crystallographic and mechanical) of each layer (first layer 12 and second layer 13) are formed. Can be suitably extracted. Further, according to the first embodiment, since the film thickness of the first layer 12 included in the first region 10 is larger than the film thickness of the first layer 12 included in the second region 11, the substrate The problem of crystallinity (lattice mismatch) and mechanical (stress) depending on the distance can be made into a multilayer film structure adapted thereto, and a suitable crystal can be obtained.

なお、第2の実施の形態においては、緩衝領域9が窒化物半導体の組成が異なる第1の層12と第2の層13とを周期的に有し、膜厚方向における一周期の長さ(一周期長)がSi基板1側よりも窒化物半導体層8側が短くなっているとしたが、本発明には、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数がSi基板1よりも窒化物半導体層8側が大きくなっている場合や、第1の層12と第2の層13との膜厚差(〔第1の層12〕−〔第2の層13〕)がSi基板1側よりも窒化物半導体層8側が小さい場合や、第1の層12と第2の層13との膜厚比(〔第1の層12〕/〔第2の層13〕)がSi基板1側よりも窒化物半導体層8側が小さい場合も含まれる。
なお、上記第2の実施の形態に係る半導体素子において、第2の層13の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。
また、第2の層13がAlを含む窒化物半導体であり、第1の層12がGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層12のAl混晶比が第2の層13よりも小さい場合には、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。
また、第2の層13が、Gaを含み、第1の層12よりもGa混晶比が小さい場合には、Gaの混晶比でもって、格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいため、第1の層12がAlGaN(0≦x<0.5)とされ、第2の層13がAlGaN(0.5<y≦1)とされれば、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5とされれば、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層12に窒化物半導体のn型不純物が含まれる場合には、緩衝領域9を好適な電荷移動層となる。Si基板1と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成されるが、緩衝領域9の第1の層12に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vの低減が図れる。特に第1の層12がn型不純物を含むことで、Vの低減が効果的となる。
また、緩衝領域9の第1の層12がn型不純物を含む場合にはVfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層12であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、緩衝領域9上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層12を、他の第1の層12に対してn型不純物を多く含むことで、Si基板1と緩衝領域9との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
また、緩衝領域9を第1導電型層とし、この緩衝領域9の上に、活性層と、緩衝領域9とは逆の導電型の第2導電型層と、を備えることとすれば、上記緩衝領域9によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、このようにすれば、緩衝領域9が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
なお、第2の実施の形態においては、緩衝領域9が第1の層12と第2の層13とを有するとしたが、緩衝領域9は、第1の層12及び第2の層13以外の層を有していてもよい。
また、これらの第2の実施の形態を実現する第1の層と第2の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下である。
In the second embodiment, the buffer region 9 periodically includes the first layer 12 and the second layer 13 having different nitride semiconductor compositions, and has a length of one cycle in the film thickness direction. Although the (one cycle length) is shorter on the nitride semiconductor layer 8 side than the Si substrate 1 side, the present invention has a cycle in a desired length (at least two cycles or more) in the film thickness direction. When the number of the nitride semiconductor layer 8 is larger than that of the Si substrate 1, or the difference in film thickness between the first layer 12 and the second layer 13 ([first layer 12]-[second layer 13]) is smaller on the nitride semiconductor layer 8 side than on the Si substrate 1, or the film thickness ratio between the first layer 12 and the second layer 13 ([first layer 12] / [second layer] 13]) is included when the nitride semiconductor layer 8 side is smaller than the Si substrate 1 side.
In the semiconductor element according to the second embodiment, if the thickness of the second layer 13 is substantially the same, it is easy to design the periodicity of the multilayer film and the change in the film thickness ratio.
Further, if the second layer 13 is a nitride semiconductor containing Al and the first layer 12 is a nitride semiconductor containing Ga, the characteristics of the nitride semiconductor further containing Al and the nitride semiconductor containing Ga Thus, the buffer region 9 can be effectively used.
In addition, in a multilayer film, unless the difference in composition ratio between the two types of layers constituting it is taken large, the difference in crystal properties and mechanical properties peculiar to each composition is reduced, and the properties of both compositions are extracted. It is difficult to achieve the purpose of crystal growth. Therefore, when the Al mixed crystal ratio of the first layer 12 is smaller than that of the second layer 13, the properties of both the first layer 12 and the second layer 13 can be extracted to achieve crystal growth. it can.
Further, when the second layer 13 contains Ga and has a Ga mixed crystal ratio smaller than that of the first layer 12, a layer having a different lattice constant is provided with the Ga mixed crystal ratio and contains Ga. The buffer region 9 that effectively utilizes the properties of the nitride semiconductor can be obtained.
In addition, in a multilayer film, unless the difference in composition ratio between the two types of layers constituting it is taken large, the difference in crystal properties and mechanical properties peculiar to each composition is reduced, and the properties of both compositions are extracted. If the first layer 12 is AlGaN (0 ≦ x <0.5) and the second layer 13 is AlGaN (0.5 <y ≦ 1), the purpose of achieving crystal growth is difficult to achieve. The crystal growth can be achieved by extracting the properties of both the first layer 12 and the second layer 13. Furthermore, if (y−x)> 0.5, the difference in composition ratio between the two layers can be increased, and the function can be sufficiently exerted as a layer for suppressing cracks.
Further, when the first layer 12 contains an n-type impurity of a nitride semiconductor, the buffer region 9 becomes a suitable charge transfer layer. Band discontinuity due to the difference in band structure occurs at the interface between the Si substrate 1 and the multilayer film, so that a potential barrier is formed at the interface. However, a nitride semiconductor is formed in the first layer 12 of the buffer region 9. By including the n-type impurity, the thickness of the potential barrier is reduced, and V f can be reduced. In particular, since the first layer 12 contains an n-type impurity, it is effective to reduce V f .
Further, Vf is reduced when the first layer 12 of the buffer region 9 contains n-type impurities, but this effect is due to a potential barrier generated at the interface between the Si substrate 1 and the multilayer film. The layer containing n-type impurities is preferably the first layer 12 on the Si substrate 1 side, and conversely, a remarkable effect is hardly obtained on the nitride semiconductor layer 8 side opposite to the Si substrate 1 side. From the viewpoint of crystallinity, the inclusion of n-type impurities reduces the crystallinity of the nitride semiconductor layer 8 on the buffer region 9. Therefore, by reducing the n-type impurities on the nitride semiconductor layer 8 side with respect to the Si substrate 1 side, the nitride semiconductor layer 8 with good crystallinity can be obtained in addition to the reduction of Vf. Furthermore, the first layer 12 closest to the Si substrate 1 side contains a larger amount of n-type impurities than the other first layers 12, so that the potential barrier between the Si substrate 1 and the buffer region 9 is increased. By reducing the thickness of the substrate and suppressing the decrease in crystallinity, a suitable charge transfer layer can be obtained.
Further, if the buffer region 9 is a first conductivity type layer, and an active layer and a second conductivity type layer having a conductivity type opposite to the buffer region 9 are provided on the buffer region 9, After the crystallinity of the nitride semiconductor layer 8 is improved by the buffer region 9, the active layer and the second conductivity type layer are formed. Therefore, the functions of these layers can be suitably exhibited. In this way, since the buffer region 9 is accommodated in one conductivity type region, it becomes possible to avoid synergistic problem deterioration due to the change in crystallinity and the change in conductivity.
In the second embodiment, the buffer region 9 includes the first layer 12 and the second layer 13, but the buffer region 9 is other than the first layer 12 and the second layer 13. You may have a layer of.
Moreover, the preferable film thickness of the 1st layer and 2nd layer which implement | achieve these 2nd Embodiment is as follows. The first layer is 5 nm to 100 nm, more preferably 10 nm to 40 nm, and the second layer is thinner than the first layer and is 1 nm to 10 nm, more preferably 1 nm to 5 nm.

なお、本発明は、Si基板1の導電型を特に限定するものではなく、n型、p型のいずれとすることもできる。しかしながら、Si基板1の少なくとも表面の導電型をp型とすれば、Si基板1と第1の多層膜構造2または緩衝領域9との間でキャリアの注入をより良好に行うことができ、n型のSi基板1よりも効率よく第1の多層膜構造2または緩衝領域9にキャリアが注入されるので好ましい。この理由は明らかではないが、これを仮説として述べると次のようになる。Si基板1における能動領域の導電型をp型とすれば、Si基板1の能動領域におけるフェルミ準位が価電子帯に近づき、さらに高濃度ドーピングすることにより、全部または一部が縮退してフェルミ準位が価電子帯中に存在することとなる。また、第1の多層膜構造2または緩衝領域9における能動領域に多くの電子が存在すると、第1の多層膜構造2または緩衝領域9の能動領域におけるフェルミ準位が導電帯に近づき、さらに高濃度ドーピングすることにより、縮退してフェルミ準位が導電帯中に存在することとなる。このような状態で、半導体素子に順方向電圧(Vf)をかけると、Si基板1と第1の多層膜構造2または緩衝領域9との接合面には逆バイアスがかかるため、Si基板1の能動領域における価電子帯が第1の多層膜構造2または緩衝領域9の能動領域における導電帯よりも高くなり、かつ接合部に形成されていた空乏層がせまくなる。これによりSi基板1の価電子帯における多数の電子が狭い空乏層をトンネルして第1の多層膜構造2または緩衝領域9の伝導帯に注入されると考えられる。このため、n型のSi基板1よりも効率よく第1の多層膜構造2または緩衝領域9にキャリアが注入されるようになったものと考えられる。なお、基板にSiを用いる場合には、このSi基板1の裏面にn電極を設けてp電極とn電極とを対向させることができ、半導体素子の小型化を図ることができる。ここで能動領域とは、半導体素子の基本構造を決定する領域であり、素子において正電極と負電極との間に電圧を印加したときに電流が通過する領域のことをいう。   In the present invention, the conductivity type of the Si substrate 1 is not particularly limited, and can be either n-type or p-type. However, if the conductivity type of at least the surface of the Si substrate 1 is p-type, carriers can be injected more favorably between the Si substrate 1 and the first multilayer structure 2 or the buffer region 9, and n This is preferable because carriers are injected into the first multilayer structure 2 or the buffer region 9 more efficiently than the Si substrate 1 of the type. The reason for this is not clear, but the following is a hypothesis. If the conductivity type of the active region in the Si substrate 1 is p-type, the Fermi level in the active region of the Si substrate 1 approaches the valence band, and further, due to high-concentration doping, all or part of it degenerates and Fermi The level exists in the valence band. Further, when many electrons are present in the active region of the first multilayer structure 2 or the buffer region 9, the Fermi level in the active region of the first multilayer structure 2 or the buffer region 9 approaches the conduction band, and further increases. By concentration doping, degeneration occurs and Fermi levels exist in the conduction band. In such a state, when a forward voltage (Vf) is applied to the semiconductor element, a reverse bias is applied to the bonding surface between the Si substrate 1 and the first multilayer film structure 2 or the buffer region 9. The valence band in the active region becomes higher than the conduction band in the active region of the first multilayer film structure 2 or the buffer region 9, and the depletion layer formed at the junction becomes clogged. Thereby, it is considered that many electrons in the valence band of the Si substrate 1 are injected into the conduction band of the first multilayer structure 2 or the buffer region 9 through the narrow depletion layer. Therefore, it is considered that carriers are injected into the first multilayer film structure 2 or the buffer region 9 more efficiently than the n-type Si substrate 1. When Si is used for the substrate, an n electrode can be provided on the back surface of the Si substrate 1 so that the p electrode and the n electrode can be opposed to each other, and the semiconductor element can be miniaturized. Here, the active region is a region that determines the basic structure of the semiconductor element, and refers to a region through which a current passes when a voltage is applied between the positive electrode and the negative electrode in the element.

図3は、本発明の実施例に係る半導体素子を示す図である。
以下、本発明の実施例に係る半導体素子について説明する。
〔Si基板1〕
基板1は、Siである。本発明は、基板1の導電型を限定しないため、基板1は、n型、p型のいずれともすることもできる。
〔バッファ層14〕
バッファ層14は、上記した第1の実施の形態で説明した第1多層膜構造2及び第2多層膜構造3、または、上記した第2の実施の形態で説明した緩衝領域9を有している。
〔窒化物半導体層8〕
窒化物半導体層8は、n型窒化物半導体層15、活性層16、p型窒化物半導体層17を有している。
(n型窒化物半導体層15)
n型窒化物半導体層15は、たとえば、一般式InAlGa1−e−fN(0≦e、0≦f、e+f≦1)で表される材料で構成できるが、結晶欠陥の少ない窒化物半導体層を得るために、GaN又はf値0.2以下のAlGa1−fNとすることが好ましい。また、n型窒化物半導体層15の膜厚は、クラックの発生を防止しつつ、抵抗値を低くし半導体素子の順方向電圧(Vf)を低くするために、好ましくは0.1〜5μm、より好ましくは0.3〜2μmとする。
(活性層16)
活性層16には、単一量子井戸構造や多重量子井戸構造を用いることができ、In及びGaを含有する窒化物半導体、好ましくは、InGa1−aN(0≦a<1)で形成される。多重量子井戸構造を用いる場合には、活性層16が障壁層および井戸層を有することとなるが、障壁層は例えばアンドープGaNとし、井戸層は例えばアンドープIn0.35Ga0.65Nとすることができる。井戸層の膜厚としては100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは50オングストローム以下に調整する。井戸層の膜厚の下限は、特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。井戸層が100オングストロームよりも厚いと、出力が向上しにくい傾向にある。なお、順方向電圧(Vf)を下げるために、活性層5の一部にSiをドープしてもよい。障壁層の厚さは2000オングストローム以下、好ましくは500オングストローム以下、より好ましくは200オングストローム以下に調整する。障壁層の膜厚の下限は特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。障壁層の膜厚を上記範囲とすると出力を向上させることができる。また、活性層16全体の膜厚はとくに限定されるものではなく、発光波長等を考慮して、障壁層及び井戸層の各積層数や積層順を調整し活性層16の総膜厚を設定することができる。
(p型窒化物半導体層17)
p型窒化物半導体層17は、Si基板1側から順に、p型クラッド層(図示せず)とp型コンタクト層(図示せず)とを有している。
p型クラッド層は、多層膜構造(超格子構造)または単一膜構造である。p型クラッド層を超格子構造とすると、結晶性を良くでき、抵抗率を低くできるので、順方向電圧(Vf)を低くすることができる。p型クラッド層にドープされるp型不純物としては、Mg、Zn、Ca、Be等の周期律表第IIA族、IIB族元素を選択し、好ましくはMg、Ca等をp型不純物とする。また、p型不純物ドープのp型クラッド層が、p型不純物を含むAlGa1−tN(0≦t≦1)よりなる単一層からなる場合は、やや発光出力が低下するが、静電耐圧は超格子の場合とほぼ同等の良好なものにできる。
p型コンタクト層は、一般式InAlGa1−r−sN(0≦r<1、0≦s<1、r+s<1)で表される窒化物半導体を用いて形成することができるが、結晶性の良好な層を形成するために、好ましくは3元混晶の窒化物半導体、より好ましくはIn、Alを含まない二元混晶のGaNからなる窒化物半導体とする。更にp型コンタクト層をIn、Alを含まない2元混晶とすると、正電極とのオーミック接触をより良好にでき、発光効率を向上させることができる。p型コンタクト層のp型不純物としては、p型クラッド層と同様の種々のp型不純物を用いることができるが、好ましくはMgとする。p型コンタクト層にドープするp型不純物をMgとすると、p型特性が容易に得られ、またオーミック接触を容易に形成することができる。
なお、本発明においては、不純物濃度の測定方法を限定するものでないが、不純物濃度は、たとえば二次イオン質量分析(SIMS;Secondary Ion Mass Spectrometry)で測定することができる。
本実施例で得られる窒化物半導体素子は、Si基板上の窒化物半導体層の結晶性と導電性に優れ、Vfの低い半導体素子を得ることができた。
また実施例1の比較例として、第1の層と第2の層との膜厚を同じにした多層膜構造を形成して、他は実施例1と同様にして半導体素子を得たところ、Vfは実施例1よりも高かった。特に、第1の層を第2の層と同じ程度の膜厚としたところ、実施例1よりもVfが1V程度高く、窒化物半導体層へのキャリアが十分に供給されないことによるものと考えられる。また第2の層を第1の層と同じ程度の膜厚としたところ、Vfは10V以上で測定不能であり、ほとんど電気を通さないものであった。
さらに別の比較例として、Si基板上に第1の層と第2の層との多層膜構造とするときの、第1の層の膜厚をn型窒化物半導体層を形成するまで同じ膜厚で形成して、他は実施例1と同様にして半導体素子を得たところ、第1の層が比較的厚い場合、多層膜構造にクラックが発生し、半導体素子としては、リークの発生や部分的な発光領域しか得られず、第1の層が比較的薄い場合、ほとんど電気の通さない素子であった。
FIG. 3 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.
Hereinafter, semiconductor devices according to examples of the present invention will be described.
[Si substrate 1]
The substrate 1 is Si. Since the present invention does not limit the conductivity type of the substrate 1, the substrate 1 can be either n-type or p-type.
[Buffer layer 14]
The buffer layer 14 has the first multilayer structure 2 and the second multilayer structure 3 described in the first embodiment, or the buffer region 9 described in the second embodiment. Yes.
[Nitride semiconductor layer 8]
The nitride semiconductor layer 8 includes an n-type nitride semiconductor layer 15, an active layer 16, and a p-type nitride semiconductor layer 17.
(N-type nitride semiconductor layer 15)
The n-type nitride semiconductor layer 15 can be made of, for example, a material represented by the general formula In e Al f Ga 1-ef N (0 ≦ e, 0 ≦ f, e + f ≦ 1). In order to obtain a small number of nitride semiconductor layers, GaN or Al f Ga 1-f N having an f value of 0.2 or less is preferable. The thickness of the n-type nitride semiconductor layer 15 is preferably 0.1 to 5 μm in order to reduce the resistance value and the forward voltage (Vf) of the semiconductor element while preventing the occurrence of cracks. More preferably, it is 0.3-2 μm.
(Active layer 16)
The active layer 16 can use a single quantum well structure or a multiple quantum well structure, and is a nitride semiconductor containing In and Ga, preferably In a Ga 1-a N (0 ≦ a <1). It is formed. When the multiple quantum well structure is used, the active layer 16 has a barrier layer and a well layer. The barrier layer is, for example, undoped GaN, and the well layer is, for example, undoped In 0.35 Ga 0.65 N. be able to. The thickness of the well layer is adjusted to 100 angstroms or less, preferably 70 angstroms or less, more preferably 50 angstroms or less. The lower limit of the thickness of the well layer is not particularly limited, but it is 1 atomic layer or more, preferably 10 Å or more. If the well layer is thicker than 100 angstroms, the output tends to be difficult to improve. In order to lower the forward voltage (Vf), a part of the active layer 5 may be doped with Si. The thickness of the barrier layer is adjusted to 2000 angstroms or less, preferably 500 angstroms or less, more preferably 200 angstroms or less. The lower limit of the thickness of the barrier layer is not particularly limited, but it is 1 atomic layer or more, preferably 10 Å or more. When the thickness of the barrier layer is within the above range, the output can be improved. The total thickness of the active layer 16 is not particularly limited, and the total thickness of the active layer 16 is set by adjusting the number and order of the barrier layers and well layers in consideration of the emission wavelength and the like. can do.
(P-type nitride semiconductor layer 17)
The p-type nitride semiconductor layer 17 has a p-type cladding layer (not shown) and a p-type contact layer (not shown) in order from the Si substrate 1 side.
The p-type cladding layer has a multilayer film structure (superlattice structure) or a single film structure. When the p-type cladding layer has a superlattice structure, the crystallinity can be improved and the resistivity can be lowered, so that the forward voltage (Vf) can be lowered. As the p-type impurity doped in the p-type cladding layer, elements of Group IIA and IIB of the periodic table such as Mg, Zn, Ca and Be are selected, and Mg, Ca and the like are preferably used as p-type impurities. In addition, when the p-type cladding layer doped with p-type impurities is composed of a single layer made of Al t Ga 1-t N (0 ≦ t ≦ 1) containing p-type impurities, the light emission output is slightly reduced, but static The withstand voltage can be as good as that of the superlattice.
The p-type contact layer may be formed using a nitride semiconductor represented by the general formula In r Al s Ga 1-rs N (0 ≦ r <1, 0 ≦ s <1, r + s <1). However, in order to form a layer with good crystallinity, it is preferably a ternary mixed crystal nitride semiconductor, more preferably a nitride semiconductor composed of binary mixed crystal GaN containing no In or Al. Furthermore, when the p-type contact layer is a binary mixed crystal containing no In or Al, ohmic contact with the positive electrode can be made better, and luminous efficiency can be improved. As the p-type impurity of the p-type contact layer, various p-type impurities similar to the p-type cladding layer can be used, but Mg is preferable. When the p-type impurity doped in the p-type contact layer is Mg, p-type characteristics can be easily obtained, and ohmic contact can be easily formed.
In the present invention, the method for measuring the impurity concentration is not limited, but the impurity concentration can be measured by, for example, secondary ion mass spectrometry (SIMS).
The nitride semiconductor device obtained in this example was excellent in the crystallinity and conductivity of the nitride semiconductor layer on the Si substrate, and a semiconductor device having a low Vf could be obtained.
Further, as a comparative example of Example 1, a multilayer film structure in which the first layer and the second layer have the same film thickness was formed, and the others were obtained in the same manner as in Example 1 to obtain a semiconductor element. Vf was higher than Example 1. In particular, when the thickness of the first layer is approximately the same as that of the second layer, Vf is higher than that of Example 1 by about 1 V, and it is considered that carriers are not sufficiently supplied to the nitride semiconductor layer. . When the thickness of the second layer was set to the same level as that of the first layer, Vf was 10 V or more, which was not measurable and hardly conducted electricity.
As yet another comparative example, when the multilayer structure of the first layer and the second layer is formed on the Si substrate, the film thickness of the first layer is the same until the n-type nitride semiconductor layer is formed. When the semiconductor element was obtained in the same manner as in Example 1 except that the first layer was relatively thick, cracks occurred in the multilayer film structure. When only a partial light emitting region was obtained and the first layer was relatively thin, the device was hardly conducting electricity.

実施例1に係る半導体素子は、たとえば次のようにして製造することができる。
まず、Si基板1を反応容器内にセットし、水素を流しながら、Si基板1の温度を上昇させ、Si基板1のクリーニングを行う。
次ぎに、Si基板1の上に、第1の実施の形態に係るバッファ層14または第2の実施の形態に係るバッファ層14を成長させる。
次に、所定の温度でn型窒化物半導体層15を成長させる。
次に、障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を5層、井戸層を4層、交互に積層して、多重量子井戸構造よりなる活性層16を成長させる。
次に、超格子構造の多層膜よりなるp型多層膜クラッド層を成長させる。
次に、p型コンタクト層を成長させる。
次に、窒素雰囲気中、Si基板1を反応容器内においてアニーリングを行い、p型窒化物半導体層17をさらに低抵抗化する。
ここで、正電極18と負電極19を同一面側に設ける場合には、Si基板1を反応容器から取り出し、最上層のp型コンタクト層において、正電極18を形成する位置に所定の形状のSiOマスクを厚さ1μmで形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側からエッチングを行う。そして、形成したSiOマスクの上に更に一部を残してレジスト膜を形成し、RIEによってSi基板11またはn型窒化物半導体層15における一部の表面を露出させる。
次ぎに、最上層にあるp型コンタクト層のほぼ全面に膜厚200オングストロームのNiとAuを含む透光性の正電極18と、その正電極18の上にボンディング用のAuよりなるパッド電極(図示せず)を0.5μmの膜厚で形成する。一方、Si基板1の反窒化物半導体層側(またはエッチングにより露出させたSi基板1ないしはn型窒化物半導体層15の表面)にはWとAlを含む負電極19を形成する。
以上のようにして形成したSi基板1をチップ化すれば、実施例1に係る半導体素子を得ることができる。
このようにして得た半導体素子を、リードフレーム(図示せず)などにマウントしてボンディングした後、封止部材(図示せず)で封止する。ここで、封止部材としては、所望の波長の光を透過させる透光性樹脂が用いられ、たとえば、エポキシ樹脂やSi樹脂やアクリル樹脂などが適している。なお、封止部材には、光を拡散させる光拡散材や、半導体素子からの光によって励起されてその波長よりも長波長の光が発光可能な蛍光物質などを混入させてもよい。封止部材の形状は、任意に設計することができ、たとえば半円柱状や直線状などとすることができる。
The semiconductor element according to Example 1 can be manufactured, for example, as follows.
First, the Si substrate 1 is set in a reaction vessel, the temperature of the Si substrate 1 is raised while flowing hydrogen, and the Si substrate 1 is cleaned.
Next, the buffer layer 14 according to the first embodiment or the buffer layer 14 according to the second embodiment is grown on the Si substrate 1.
Next, the n-type nitride semiconductor layer 15 is grown at a predetermined temperature.
Next, five barrier layers and four well layers are alternately stacked in the order of barrier + well + barrier + well... + Barrier to grow an active layer 16 having a multiple quantum well structure.
Next, a p-type multilayer clad layer made of a multilayer film having a superlattice structure is grown.
Next, a p-type contact layer is grown.
Next, the Si substrate 1 is annealed in a reaction vessel in a nitrogen atmosphere, and the resistance of the p-type nitride semiconductor layer 17 is further reduced.
Here, when the positive electrode 18 and the negative electrode 19 are provided on the same surface side, the Si substrate 1 is taken out of the reaction container, and a predetermined shape is formed at the position where the positive electrode 18 is formed in the uppermost p-type contact layer. An SiO 2 mask is formed with a thickness of 1 μm, and etching is performed from the p-type contact layer side with an RIE (reactive ion etching) apparatus. Then, a resist film is formed on the formed SiO 2 mask while leaving a part, and a part of the surface of the Si substrate 11 or the n-type nitride semiconductor layer 15 is exposed by RIE.
Next, a translucent positive electrode 18 containing Ni and Au with a film thickness of 200 angstroms is formed on almost the entire surface of the p-type contact layer as the uppermost layer, and a pad electrode made of Au for bonding on the positive electrode 18 ( (Not shown) with a film thickness of 0.5 μm. On the other hand, a negative electrode 19 containing W and Al is formed on the anti-nitride semiconductor layer side of the Si substrate 1 (or the surface of the Si substrate 1 or the n-type nitride semiconductor layer 15 exposed by etching).
If the Si substrate 1 formed as described above is made into a chip, the semiconductor element according to Example 1 can be obtained.
The semiconductor element thus obtained is mounted on a lead frame (not shown) or the like and bonded, and then sealed with a sealing member (not shown). Here, as the sealing member, a translucent resin that transmits light having a desired wavelength is used. For example, epoxy resin, Si resin, acrylic resin, or the like is suitable. Note that the sealing member may be mixed with a light diffusing material that diffuses light, a fluorescent material that is excited by light from a semiconductor element and can emit light having a wavelength longer than that wavelength. The shape of the sealing member can be arbitrarily designed, and can be, for example, a semi-cylindrical shape or a linear shape.

本発明は、すべての半導体素子に適用できるが、特に、窒化物系の半導体素子に適している。   The present invention can be applied to all semiconductor elements, but is particularly suitable for nitride-based semiconductor elements.

本発明の第1の実施の形態に係る半導体素子の一部を示す図である。It is a figure which shows a part of semiconductor element based on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る半導体素子の一部を示す図である。It is a figure which shows a part of semiconductor element based on the 2nd Embodiment of this invention. 本発明の実施例に係る半導体素子を示す図である。It is a figure which shows the semiconductor element which concerns on the Example of this invention.

符号の説明Explanation of symbols

1 Si基板、
2 第1多層膜構造、
3 第2多層膜構造、
4 第1の層、
5 第2の層、
6 第3の層、
7 第4の層、
8 窒化物半導体層、
9 緩衝領域、
10 第1の領域、
11 第2の領域、
12 第1の層、
13 第2の層
14 バッファ層、
15 n型窒化物半導体層、
16 活性層、
17 p型窒化物半導体層、
18 正電極、
19 負電極。
1 Si substrate,
2 first multilayer structure,
3 Second multilayer structure,
4 First layer,
5 Second layer,
6 Third layer,
7 Fourth layer,
8 Nitride semiconductor layer,
9 Buffer area,
10 first region,
11 second region,
12 first layer,
13 Second layer 14 Buffer layer,
15 n-type nitride semiconductor layer,
16 active layer,
17 p-type nitride semiconductor layer,
18 positive electrode,
19 Negative electrode.

Claims (23)

Si基板の上に窒化物半導体層を備えた半導体素子であって、
前記窒化物半導体層は、
前記Si基板の側に、少なくとも第1の層と第2の層とを交互に積層した第1多層膜構造と、
前記第1多層膜構造の上に、少なくとも第3の層と第4の層とを交互に積層した第2多層膜構造と、
を有し、
前記第1の層及び前記第3の層は、前記第2の層及び前記第4の層のいずれよりも前記Si基板との格子定数差が小さな組成の窒化物半導体であり、且つ、前記第2の層及び第4の層のいずれよりも膜厚が大きく、
前記第1の層は、前記第3の層よりも膜厚が大きい、
ことを特徴とする半導体素子。
A semiconductor device comprising a nitride semiconductor layer on a Si substrate,
The nitride semiconductor layer is
A first multilayer structure in which at least a first layer and a second layer are alternately stacked on the Si substrate side;
A second multilayer structure in which at least a third layer and a fourth layer are alternately stacked on the first multilayer structure;
Have
The first layer and the third layer are nitride semiconductors having a composition having a smaller lattice constant difference from the Si substrate than any of the second layer and the fourth layer, and The film thickness is larger than any of the second layer and the fourth layer,
The first layer is thicker than the third layer.
The semiconductor element characterized by the above-mentioned.
前記第1多層膜構造の総膜厚が前記第2多層膜構造の総膜厚よりも小さいことを特徴とする請求項2に記載の半導体素子。   The semiconductor device according to claim 2, wherein a total film thickness of the first multilayer film structure is smaller than a total film thickness of the second multilayer film structure. 前記第2の層と前記第4の層とは膜厚が略同一であることを特徴とする請求項1または請求項2に記載の半導体素子。   The semiconductor element according to claim 1, wherein the second layer and the fourth layer have substantially the same film thickness. 前記第2の層および前記第4の層は、Alを含み、前記第1の層および第3の層は、Gaを含むことを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体素子。   4. The method according to claim 1, wherein the second layer and the fourth layer contain Al, and the first layer and the third layer contain Ga. 5. The semiconductor element as described. 前記第1の層および前記第3の層は、Alを含み、前記第2の層および前記第4の層よりもAl混晶比が小さいことを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体素子。   The said 1st layer and the said 3rd layer contain Al, and Al mixed crystal ratio is smaller than the said 2nd layer and the said 4th layer, Any one of Claims 1-4 characterized by the above-mentioned. 2. The semiconductor element according to item 1. 前記第2の層および前記第4の層は、Gaを含み、前記第1の層および前記第3の層よりもGa混晶比が小さいことを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体素子。   The said 2nd layer and the said 4th layer contain Ga, Ga mixed crystal ratio is smaller than the said 1st layer and the said 3rd layer, Any one of Claims 1-5 2. The semiconductor element according to item 1. 前記第1の層および前記第3の層は、AlGa1−xN(0≦x≦0.5)であり、
前記第2の層および前記第4の層は、AlGa1−yN(0.5<y≦1)である、
ことを特徴とする請求項1〜請求項6のいずれか1項に記載の半導体素子。
The first layer and the third layer are Al x Ga 1-x N (0 ≦ x ≦ 0.5),
The second layer and the fourth layer are Al y Ga 1-y N (0.5 <y ≦ 1).
The semiconductor element according to claim 1, wherein:
前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlGa1−yN(0.5<y≦1)であり、
(y−x)>0.5である、
ことを特徴とする請求項1〜請求項7のいずれか1項に記載の半導体素子。
The first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5),
The second layer is Al y Ga 1-y N (0.5 <y ≦ 1),
(Y−x)> 0.5,
The semiconductor element according to claim 1, wherein the semiconductor element is a semiconductor element.
前記第1の層および前記第3の層は窒化物半導体のn型不純物を含むことを特徴とする請求項1〜請求項8のいずれか1項に記載の半導体素子。   9. The semiconductor device according to claim 1, wherein the first layer and the third layer include an n-type impurity of a nitride semiconductor. 前記第1の層は、前記第3の層よりも窒化物半導体のn型不純物を多く含むことを特徴とする請求項1〜請求項9のいずれか1項に記載の半導体素子。   10. The semiconductor device according to claim 1, wherein the first layer includes a larger amount of an n-type impurity of a nitride semiconductor than the third layer. 前記第1多層膜構造と第2多層膜構造が第1導電型であり、
前記窒化物半導体層が基板側から順に、少なくとも活性層と、第2導電型層とを備える、
ことを特徴とする請求項1〜請求項10のいずれか1項に記載の半導体素子。
The first multilayer structure and the second multilayer structure are of a first conductivity type;
The nitride semiconductor layer includes at least an active layer and a second conductivity type layer in order from the substrate side.
The semiconductor element according to claim 1, wherein the semiconductor element is a semiconductor element.
Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、基板側の第1の領域と、前記第1の領域よりも前記Si基板から離れた第2の領域を有し、
前記第1の領域及び前記第2の領域は、窒化物半導体からなる第1の層と、前記第1の層よりも膜厚が小さくかつ前記第1の層と組成が異なる窒化物半導体からなる第2の層と、を交互に積層した多層膜構造をそれぞれ有し、
前記第1の領域が有する第1の層の膜厚は、前記第2の領域が有する第1の層の膜厚よりも大きい、
ことを特徴とする半導体素子。
A semiconductor device comprising a nitride semiconductor layer on a Si substrate, and comprising a buffer region between the Si substrate and the nitride semiconductor layer,
The buffer region has a first region on the substrate side and a second region farther from the Si substrate than the first region,
The first region and the second region are formed of a first layer made of a nitride semiconductor and a nitride semiconductor having a film thickness smaller than that of the first layer and having a composition different from that of the first layer. Each has a multilayer structure in which the second layers are alternately laminated,
The film thickness of the first layer in the first region is larger than the film thickness of the first layer in the second region.
The semiconductor element characterized by the above-mentioned.
Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、窒化物半導体の組成が異なる第1の層と第2の層とを周期的に有し、
膜厚方向における一周期の長さ(一周期長)が前記Si基板側よりも前記窒化物半導体層側が短くなる、または、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数が前記Si基板よりも前記窒化物半導体層側が大きくなる、
ことを特徴とする半導体素子。
A semiconductor device comprising a nitride semiconductor layer on a Si substrate, and comprising a buffer region between the Si substrate and the nitride semiconductor layer,
The buffer region periodically includes a first layer and a second layer having different nitride semiconductor compositions,
The length of one cycle in the film thickness direction (one cycle length) is shorter on the nitride semiconductor layer side than the Si substrate side, or at a desired length in the film thickness direction (at least two cycles or more) The number of periods becomes larger on the nitride semiconductor layer side than the Si substrate,
The semiconductor element characterized by the above-mentioned.
Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、少なくとも、窒化物半導体からなる第1の層と、前記第1の層より膜厚が小さく前記Si基板との格子定数差が前記第1の層よりも大きな組成の窒化物半導体からなる第2の層と、を交互に積層した多層膜構造であり、
前記第1の層と前記第2の層との膜厚差(〔第1の層〕−〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、または、前記第1の層と前記第2の層との膜厚比(〔第1の層〕/〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、
ことを特徴とする半導体素子。
A semiconductor device comprising a nitride semiconductor layer on a Si substrate, and comprising a buffer region between the Si substrate and the nitride semiconductor layer,
The buffer region includes at least a nitride semiconductor having a composition in which the difference in lattice constant between the first layer made of a nitride semiconductor and the Si substrate is smaller than the first layer and having a smaller film thickness than the first layer. A multilayer film structure in which second layers made of
The film thickness difference between the first layer and the second layer ([first layer]-[second layer]) is smaller on the nitride semiconductor layer side than on the Si substrate side, or The thickness ratio of the first layer to the second layer ([first layer] / [second layer]) is smaller on the nitride semiconductor layer side than on the Si substrate side,
The semiconductor element characterized by the above-mentioned.
前記緩衝領域における前記第2の層は膜厚が略同一であることを特徴とする請求項12〜請求項14のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 12, wherein the second layer in the buffer region has substantially the same film thickness. 前記第2の層は、Alを含み、前記第1の層は、Gaを含むことを特徴とする請求項12〜請求項15のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 12, wherein the second layer includes Al, and the first layer includes Ga. 前記第1の層は、Alを含み、前記第2の層よりもAl混晶比が小さいことを特徴とする請求項12〜請求項16のいずれか1項に記載の半導体素子。   17. The semiconductor device according to claim 12, wherein the first layer contains Al and has an Al mixed crystal ratio smaller than that of the second layer. 前記第2の層は、Gaを含み、前記第1の層よりもGa混晶比が小さいことを特徴とする請求項12〜請求項17のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 12, wherein the second layer contains Ga and has a Ga mixed crystal ratio smaller than that of the first layer. 前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlGa1−yN(0.5<y≦1)である、
ことを特徴とする請求項12〜請求項18のいずれか1項に記載の半導体素子。
The first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5),
The second layer is Al y Ga 1-y N (0.5 <y ≦ 1).
The semiconductor device according to claim 12, wherein the semiconductor device is a semiconductor device.
前記第1の層は、AlGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlGa1−yN(0.5<y≦1)であり、
(y−x)>0.5である、
ことを特徴とする請求項12〜請求項19のいずれか1項に記載の半導体素子。
The first layer is Al x Ga 1-x N (0 ≦ x ≦ 0.5),
The second layer is Al y Ga 1-y N (0.5 <y ≦ 1),
(Y−x)> 0.5,
The semiconductor device according to claim 12, wherein the semiconductor device is a semiconductor device.
前記第1の層は窒化物半導体のn型不純物を含むことを特徴とする請求項12〜請求項20のいずれか1項に記載の半導体素子。   21. The semiconductor device according to claim 12, wherein the first layer includes an n-type impurity of a nitride semiconductor. 前記緩衝領域は、前記Si基板側が前記窒化物半導体層側よりも窒化物半導体のn型不純物を多く含むことを特徴とする請求項12〜請求項21のいずれか1項に記載の半導体素子。   The semiconductor element according to any one of claims 12 to 21, wherein the buffer region contains more n-type impurities of a nitride semiconductor on the Si substrate side than on the nitride semiconductor layer side. 請求項12〜請求項22のいずれか1項に記載の半導体素子において、
前記緩衝領域が第1導電型層であり、
前記緩衝領域の上に、活性層と、前記緩衝領域とは逆の導電型の第2導電型層と、を備えた、
ことを特徴とする半導体素子。
The semiconductor device according to any one of claims 12 to 22,
The buffer region is a first conductivity type layer;
An active layer and a second conductivity type layer having a conductivity type opposite to that of the buffer region are provided on the buffer region.
The semiconductor element characterized by the above-mentioned.
JP2005149827A 2005-05-23 2005-05-23 Semiconductor element Pending JP2006332125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005149827A JP2006332125A (en) 2005-05-23 2005-05-23 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005149827A JP2006332125A (en) 2005-05-23 2005-05-23 Semiconductor element

Publications (1)

Publication Number Publication Date
JP2006332125A true JP2006332125A (en) 2006-12-07

Family

ID=37553539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005149827A Pending JP2006332125A (en) 2005-05-23 2005-05-23 Semiconductor element

Country Status (1)

Country Link
JP (1) JP2006332125A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159621A (en) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The Semiconductor electronic device
JP2008171842A (en) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The Semiconductor electronic device
JP2013084819A (en) * 2011-10-11 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
JP2013123046A (en) * 2012-11-19 2013-06-20 Toshiba Corp Method of manufacturing semiconductor light-emitting element
EP2615650A2 (en) * 2012-01-13 2013-07-17 DOWA Electronics Materials Co., Ltd. III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159621A (en) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The Semiconductor electronic device
JP2008171842A (en) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The Semiconductor electronic device
JP2013084819A (en) * 2011-10-11 2013-05-09 Toshiba Corp Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
US8835983B2 (en) 2011-10-11 2014-09-16 Kabushiki Kaisha Toshiba Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
EP2615650A2 (en) * 2012-01-13 2013-07-17 DOWA Electronics Materials Co., Ltd. III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same
EP2615650A3 (en) * 2012-01-13 2013-08-07 DOWA Electronics Materials Co., Ltd. III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same
KR101398340B1 (en) 2012-01-13 2014-05-23 도와 일렉트로닉스 가부시키가이샤 Iii nitride epitaxial substrate and deep ultraviolet light emitting device using the same
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
TWI502766B (en) * 2012-01-13 2015-10-01 Dowa Electronics Materials Co Iii nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP2013123046A (en) * 2012-11-19 2013-06-20 Toshiba Corp Method of manufacturing semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
KR101319512B1 (en) Nitride based semiconductor element and method for fabricating the same
US7808010B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
CA2528719C (en) Nitride semiconductor light emitting device
KR100574738B1 (en) Nitride Semiconductor Device
JP4881491B2 (en) Semiconductor light emitting device
JP5048496B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP3680558B2 (en) Nitride semiconductor device
CN108550675B (en) A kind of LED epitaxial slice and preparation method thereof
JP2008244307A (en) Semiconductor light-emitting element and nitride semiconductor light-emitting element
TW201007838A (en) Semiconductor structures
US8053794B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
JP2002305323A (en) n-TYPE NITRIDE SEMICONDUCTOR LAMINATE AND SEMICONDUCTOR DEVICE USING IT
US11817528B2 (en) Nitride-based light-emitting diode device
JP2005056922A (en) Semiconductor light emitting element
JP2006332125A (en) Semiconductor element
JPWO2005029587A1 (en) Nitride semiconductor device
TWI242896B (en) Group III-nitride-based compound semiconductor device
TWI804370B (en) Nitride semiconductor light-emitting element
US20220384681A1 (en) Nitride semiconductor light-emitting element
JP2005051170A (en) Group iii nitride compound semiconductor light emitting element
JP2006310688A (en) Semiconductor structure, semiconductor device and method of forming nitride semiconductor crystal
JP7481618B2 (en) Method for manufacturing nitride semiconductor device
JP5741350B2 (en) Light emitting element
JP5135465B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5545272B2 (en) Group III nitride semiconductor light emitting device