JP2006324616A - Thin-film capacitor and manufacturing method thereof - Google Patents

Thin-film capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP2006324616A
JP2006324616A JP2005206940A JP2005206940A JP2006324616A JP 2006324616 A JP2006324616 A JP 2006324616A JP 2005206940 A JP2005206940 A JP 2005206940A JP 2005206940 A JP2005206940 A JP 2005206940A JP 2006324616 A JP2006324616 A JP 2006324616A
Authority
JP
Japan
Prior art keywords
conductor
green sheet
dielectric layer
film capacitor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005206940A
Other languages
Japanese (ja)
Inventor
Tadahiro Namikawa
忠洋 南川
Yutaka Takeshima
裕 竹島
Masayoshi Maeda
昌禎 前田
Yasunobu Yoneda
康信 米田
Hiroyasu Yoshida
寛康 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005206940A priority Critical patent/JP2006324616A/en
Publication of JP2006324616A publication Critical patent/JP2006324616A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-film capacitor capable of eliminating the necessity of a film forming substrate and suppressing a manufacturing cost, and a manufacturing method thereof. <P>SOLUTION: The thin-film capacitor is composed of a dielectric layer 10 and conductor layers 21, 22 formed on both surfaces of the dielectric layer 10. The dielectric layer 10 is formed by baking a ceramic green sheet containing dielectric ceramic powder and a binder, and the conductor layers 21, 22 are formed by baking a conductor green sheet containing conductive powder and a binder. At least either of the conductor layers 21, 22 is patterned, and D<SB>90</SB>of a diameter of a crystallite in its surface direction is not larger than 1/10 of the minimum dimension of a pattern or not larger than 10 μm. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、集積回路のデカップリングなどに用いられる薄膜キャパシタの製造方法に関する。   The present invention relates to a method for manufacturing a thin film capacitor used for decoupling of an integrated circuit.

集積回路のデカップリングなどに用いられる薄膜キャパシタは従来、Si基板上に下部導体、誘電体薄膜、上部導体を成膜することによって形成されてきた。この方法で薄膜キャパシタを作製した場合、薄膜キャパシタ全体の厚さを、容量に貢献しないSi基板の厚さ以下にすることが不可能である。よって、小型化を進めるためには基板を必要としない構造および製造方法を実現する必要がある。   Conventionally, a thin film capacitor used for decoupling of an integrated circuit has been formed by forming a lower conductor, a dielectric thin film, and an upper conductor on a Si substrate. When a thin film capacitor is manufactured by this method, it is impossible to make the thickness of the entire thin film capacitor equal to or less than the thickness of the Si substrate that does not contribute to the capacitance. Therefore, in order to advance miniaturization, it is necessary to realize a structure and manufacturing method that do not require a substrate.

特許文献1に記載された発明では、金属箔体上にRFマグネトロンスパッタ法で誘電体薄膜を成膜し、誘電体薄膜上にRFマグネトロンスパッタ法で金属体を成膜することによって薄膜キャパシタを形成している。   In the invention described in Patent Document 1, a thin film capacitor is formed by forming a dielectric thin film on a metal foil body by RF magnetron sputtering and forming a metal body on the dielectric thin film by RF magnetron sputtering. is doing.

一方、一般的に電子部品は小型且つ安価であることが要求されるため、薄膜キャパシタにおいても製造コストの低減が課題となっている。
特開平8−78283号公報
On the other hand, since electronic parts are generally required to be small and inexpensive, reduction of manufacturing cost is also an issue for thin film capacitors.
JP-A-8-78283

特許文献1に記載された発明では、金属箔体上に誘電体薄膜を形成するので、Si基板などの成膜用の基板を設ける必要がなく、薄膜キャパシタの小型化が可能である。   In the invention described in Patent Document 1, since a dielectric thin film is formed on a metal foil body, it is not necessary to provide a film formation substrate such as a Si substrate, and the thin film capacitor can be miniaturized.

しかしながら、特許文献1には誘電体薄膜の成膜は蒸着やスパッタリング等の真空プロセスで行うことが好ましいと記載されているが、これらの真空プロセスはプロセスコストが高く、製造コストの高騰を招く。また、金属箔の材料コストも高く、やはり製造コストの高騰につながる。   However, Patent Document 1 describes that the formation of the dielectric thin film is preferably performed by a vacuum process such as vapor deposition or sputtering. However, these vacuum processes are high in process cost and cause an increase in manufacturing cost. In addition, the material cost of the metal foil is high, which also leads to an increase in manufacturing cost.

本発明は上記の課題を解決するためになされたものであり、Si等の成膜基板が不要であるとともに、製造コストを低廉に抑えることができる薄膜キャパシタおよびその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a thin-film capacitor that does not require a film-forming substrate such as Si and can be manufactured at low cost, and a method for manufacturing the same. And

上記問題点を解決するために本発明に係る薄膜キャパシタは、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする。 In order to solve the above problems, a thin film capacitor according to the present invention is a thin film capacitor comprising a dielectric layer and conductor layers formed on both principal surfaces of the dielectric layer, wherein the dielectric layer A ceramic green sheet containing a dielectric ceramic powder and a binder is fired, and the conductor layer is fired a conductor green sheet containing a conductive powder and a binder, and at least one of the conductor layers is patterned. The D 90 of the crystallite size distribution in the plane direction is 1/10 or less of the minimum dimension of the pattern.

また、本発明に係る薄膜キャパシタは、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90が10μm以下であることを特徴とする。 The thin film capacitor according to the present invention is a thin film capacitor comprising a dielectric layer and conductor layers formed on both principal surfaces of the dielectric layer, wherein the dielectric layer comprises a dielectric ceramic powder. A ceramic green sheet containing a binder and a binder, and the conductor layer is a conductor green sheet containing a conductive powder and a binder, and at least one of the conductor layers is patterned and has a planar direction. The D 90 of the crystallite size distribution is 10 μm or less.

また、本発明に係る薄膜キャパシタの製造方法は、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、前記積層体を焼成して焼結体を形成する工程と、前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、パターニングされた導体層の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする。 The method for manufacturing a thin film capacitor according to the present invention is a method for manufacturing a thin film capacitor comprising a dielectric layer and conductor layers formed on both principal surfaces of the dielectric layer. And a step of preparing a ceramic green sheet including a binder and a conductive green sheet including a conductive powder and a binder, and forming a laminate in which the conductive green sheets are disposed on both main surfaces of the ceramic green sheet. A step of forming a sintered body by firing the laminate, and a step of patterning at least one of the conductor layers exposed on the end face in the stacking direction of the sintered body by etching. D 90 of the crystallite diameter distribution of the conductor layer formed is 1/10 or less of the minimum dimension of the pattern.

また、本発明に係る薄膜キャパシタの製造方法は、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、前記積層体を焼成して焼結体を形成する工程と、前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、パターニングされた導体層の結晶子径分布のD90が10μm以下であることを特徴とする。 The method for manufacturing a thin film capacitor according to the present invention is a method for manufacturing a thin film capacitor comprising a dielectric layer and conductor layers formed on both principal surfaces of the dielectric layer. And a step of preparing a ceramic green sheet including a binder and a conductive green sheet including a conductive powder and a binder, and forming a laminate in which the conductive green sheets are disposed on both main surfaces of the ceramic green sheet. A step of forming a sintered body by firing the laminate, and a step of patterning at least one of the conductor layers exposed on the end face in the stacking direction of the sintered body by etching. D 90 of the crystallite diameter distribution of the conductor layer formed is 10 μm or less.

本発明に係る薄膜キャパシタおよびその製造方法によれば、セラミックグリーンシートを焼成して誘電体層を形成するとともに、導体グリーンシートを焼成して導体層を形成しているので、成膜用の基板が不要であるとともに、製造コストも安価である。   According to the thin film capacitor and the manufacturing method thereof according to the present invention, the ceramic green sheet is fired to form the dielectric layer, and the conductor green sheet is fired to form the conductor layer. Is not necessary, and the manufacturing cost is low.

また、パターニングされている導体層の結晶子径のD90がパターンの最小寸法の1/10以下または10μm以下とされているので、高いパターニング精度を得ることができる。 Further, since the crystallite diameter D 90 of the patterned conductor layer is set to 1/10 or less of the minimum dimension of the pattern or 10 μm or less, high patterning accuracy can be obtained.

これは、本発明者らが鋭意研究して得られた以下の知見に基づく。すなわち、導体層のパターニングをウェットエッチングなどのエッチングによって行う場合、導体層は粒子脱落的にエッチングされるため、エッチングで形成されるパターンの精度が導体層の結晶子径に大きく影響されることがわかった。そのため、導体層の結晶子径分布のD90をパターンの最小寸法の1/10以下または10μm以下に制御することにより、十分なパターニングの精度を得ることができる。より好ましくは、導体層の結晶子径分布のD90は、パターンの最小寸法の1/10または10μmのうち小さいほうを超えないように制御される。 This is based on the following findings obtained by the inventors of the present invention. That is, when patterning of the conductor layer is performed by etching such as wet etching, the conductor layer is etched in such a way that particles are dropped off, so that the accuracy of the pattern formed by etching may be greatly influenced by the crystallite diameter of the conductor layer. all right. Therefore, sufficient patterning accuracy can be obtained by controlling D 90 of the crystallite size distribution of the conductor layer to 1/10 or less of the minimum pattern size or 10 μm or less. More preferably, D 90 of the crystallite size distribution of the conductor layer is controlled so as not to exceed the smaller one of 1/10 or 10 μm of the minimum dimension of the pattern.

以下において図面を参照しつつ、本発明を実施するための最良の形態について説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1は本発明に係る薄膜キャパシタを示す断面図である。本発明に係る薄膜キャパシタは、誘電体セラミックスからなる誘電体層10と、誘電体層10の両主面に形成され、誘電体層10を介して対向している第1の導体層21と第2の導体層22を有し、一つの誘電体層と2つの導体層とからなる、所謂MIMキャパシタである。   FIG. 1 is a sectional view showing a thin film capacitor according to the present invention. The thin film capacitor according to the present invention includes a dielectric layer 10 made of dielectric ceramics, a first conductor layer 21 formed on both main surfaces of the dielectric layer 10 and opposed to each other with the dielectric layer 10 therebetween. This is a so-called MIM capacitor having two conductor layers 22 and comprising one dielectric layer and two conductor layers.

誘電体層10は、BaTiO3系、SrTiO3系、(Ba,Sr)TiO3系などの誘電体セラミックスからなり、誘電体セラミック粉末とバインダとを含んでなるセラミックグリーンシートが焼成されて形成されたものである。 The dielectric layer 10 is made of a dielectric ceramic such as BaTiO 3 , SrTiO 3 , (Ba, Sr) TiO 3, and the like, and is formed by firing a ceramic green sheet containing a dielectric ceramic powder and a binder. It is a thing.

第1および第2の導体層21,22は、Ni,Ag,Cuなどの金属や、導電性を有する金属酸化物を主成分としてなり、導電性粉末とバインダとを含んでなる導体グリーンシートが焼成されて形成されたものである。そして、第1および第2の導体層はエッチングによってパターニングされており、第1および第2の導体層の結晶子径分布のD90(積算90%結晶子径)は最小のパターン寸法の1/10以下、または10μm以下とされている。 The first and second conductor layers 21 and 22 are made of a conductive green sheet mainly composed of a metal such as Ni, Ag, or Cu, or a conductive metal oxide, and includes a conductive powder and a binder. It is formed by firing. The first and second conductor layers are patterned by etching, and D 90 (cumulative 90% crystallite diameter) of the crystallite diameter distribution of the first and second conductor layers is 1 / minimum of the minimum pattern dimension. 10 or less, or 10 μm or less.

なお、ここで最小のパターン寸法とは、パターニングによって形成されたパターンの平面方向の長さ(配線の線幅、ランドの径、導体間の間隔など)のうちで最小のものをいう。図1より、この薄膜キャパシタの最小のパターン寸法は100μmである。ただし、図1に示した各部の寸法はあくまで一例である。   Here, the minimum pattern dimension refers to the minimum length in the plane direction of the pattern formed by patterning (line width of wiring, diameter of land, spacing between conductors, etc.). From FIG. 1, the minimum pattern dimension of this thin film capacitor is 100 μm. However, the dimension of each part shown in FIG. 1 is an example to the last.

次に本発明に係る薄膜キャパシタの製造方法について説明する。   Next, a method for manufacturing a thin film capacitor according to the present invention will be described.

(1)セラミックグリーンシートと導体グリーンシートを準備する工程
BaTiO3系、SrTiO3系、(Ba,Sr)TiO3系などの誘電体セラミックスからなる誘電体セラミック粉末と、バインダーと、溶剤とを混合し、セラミックスラリーを得る。セラミックスラリーには、必要に応じて可塑剤、分散剤、消泡剤などを加えてもよい。誘電体セラミック粉末の粒径は0.05〜0.30μm程度が好ましい。バインダーとしては、ポリビニルブチラール、酢酸ビニル、メタクリル酸エステル、ポリビニルアルコール、ポリビニルアセテートなどを用いることができ、これらを2種類以上併用してもよい。次に、セラミックスラリーをドクターブレード法などの周知の方法でシート状に成形してセラミックグリーンシートを得る。
(1) Step of preparing ceramic green sheet and conductive green sheet Dielectric ceramic powder made of dielectric ceramics such as BaTiO 3 series, SrTiO 3 series, (Ba, Sr) TiO 3 series, a binder and a solvent are mixed. To obtain a ceramic slurry. You may add a plasticizer, a dispersing agent, an antifoamer, etc. to a ceramic slurry as needed. The particle size of the dielectric ceramic powder is preferably about 0.05 to 0.30 μm. As the binder, polyvinyl butyral, vinyl acetate, methacrylic acid ester, polyvinyl alcohol, polyvinyl acetate and the like can be used, and two or more of these may be used in combination. Next, the ceramic slurry is formed into a sheet shape by a known method such as a doctor blade method to obtain a ceramic green sheet.

また、Ni,Ag,Cuなどの金属やこれらの合金、および導電性金属酸化物などの導電性材料からなる導電性粉末と、バインダーと、溶剤とを混合し、導体スラリーを得る。導体スラリーには必要に応じて可塑剤、分散剤、消泡剤などを加えてもよい。導電性粉末の粒径は0.2〜1.0μm程度が好ましい。バインダーとしては、ポリビニルブチラール、酢酸ビニル、メタクリル酸エステル、ポリビニルアルコール、ポリビニルアセテートなどを用いることができ、これらを2種類以上併用してもよい。次に、導電性スラリーをドクターブレード法、ロールコーター法、浸漬引き上げ法などの周知のシート成形法でシート状に成形して導体グリーンシートを得る。   Moreover, conductive powder made of a conductive material such as a metal such as Ni, Ag, or Cu, an alloy thereof, or a conductive metal oxide, a binder, and a solvent are mixed to obtain a conductor slurry. You may add a plasticizer, a dispersing agent, an antifoamer, etc. to a conductor slurry as needed. The particle size of the conductive powder is preferably about 0.2 to 1.0 μm. As the binder, polyvinyl butyral, vinyl acetate, methacrylic acid ester, polyvinyl alcohol, polyvinyl acetate and the like can be used, and two or more of these may be used in combination. Next, a conductive green sheet is obtained by forming the conductive slurry into a sheet by a known sheet forming method such as a doctor blade method, a roll coater method, or a dipping and pulling method.

このとき、導体グリーンシートの厚みはセラミックグリーンシートよりも厚く、且つ焼成後に2μm以上となるようにすることが好ましい。その理由については後述する。   At this time, it is preferable that the thickness of the conductor green sheet is thicker than that of the ceramic green sheet and becomes 2 μm or more after firing. The reason will be described later.

(2)積層体を形成する工程
図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、所定の条件で圧着を行って積層体を得る。
(2) Step of Forming Laminated Body As shown in FIG. 2A, the laminated body is laminated so that the conductor green sheets 32 are arranged on both sides of the ceramic green sheet 31, and press-bonded under predetermined conditions. obtain.

(3)焼結体を得る工程
次にこの積層体を図2(b)に示すように高純度アルミナ(Al23)からなるセッタ40で上下から挟み、さらに必要に応じて適当な荷重をかけて焼成する。
(3) Step of obtaining sintered body Next, this laminate is sandwiched from above and below by a setter 40 made of high-purity alumina (Al 2 O 3 ) as shown in FIG. And fire.

このとき、焼成中に積層体がセッタ40に固着することを防止するために、積層体の焼成温度で焼結しない難焼結性材料の粉末を積層体とセッタ40の接触面に散布しておいてもよい。そのような難焼結性の粉末としては例えばアルミナ(Al23)、ジルコニア(ZrO2)、アルミニウムとジルコニウムの複合酸化物、窒化ホウ素(BN)などを利用可能であるが、セッタ40と同一の材料からなることが好ましい。焼成条件は、誘電体の焼結が進んで十分に緻密化するように適宜設定する。 At this time, in order to prevent the laminate from sticking to the setter 40 during firing, a powder of a hardly sinterable material that does not sinter at the firing temperature of the laminate is applied to the contact surface between the laminate and the setter 40. It may be left. For example, alumina (Al 2 O 3 ), zirconia (ZrO 2 ), a composite oxide of aluminum and zirconium, boron nitride (BN), or the like can be used as the hardly sinterable powder. It is preferable to consist of the same material. The firing conditions are appropriately set so that the dielectric is sufficiently sintered and sufficiently densified.

焼成を行うことにより、誘電体層10と第1および第2の導体層21,22からなる焼結体を得る。このとき、導体グリーンシート32の厚みをセラミックグリーンシート31よりも厚く、且つ焼成後に(第1および第2の導体層21,22の状態で)2μm以上、より好ましくは5μm以上となるようにすることにより、誘電体層10を緻密化することができる。   By firing, a sintered body composed of the dielectric layer 10 and the first and second conductor layers 21 and 22 is obtained. At this time, the thickness of the conductor green sheet 32 is thicker than that of the ceramic green sheet 31, and is 2 μm or more, more preferably 5 μm or more after firing (in the state of the first and second conductor layers 21 and 22). As a result, the dielectric layer 10 can be densified.

そのメカニズムについて説明する。焼成時に一般的には導体グリーンシート32はセラミックグリーンシート31よりも収縮量が大きいため、導体グリーンシート32がセラミックグリーンシート31に対して面内方向の圧縮力を及ぼす。導体グリーンシート32を上記の厚みにすることによって、この応力がセラミックグリーンシート31に対して効果的に作用し、緻密な誘電体層10を得ることができる。   The mechanism will be described. Since the conductor green sheet 32 generally has a larger shrinkage than the ceramic green sheet 31 during firing, the conductor green sheet 32 exerts a compressive force in the in-plane direction on the ceramic green sheet 31. By setting the conductor green sheet 32 to the above thickness, this stress effectively acts on the ceramic green sheet 31, and the dense dielectric layer 10 can be obtained.

また、導体グリーンシート32を上記厚みとすることにより、支持体などを用いずに焼結体をハンドリングすることが可能となる。ハンドリングに耐えうる機械的強度を焼結体に具備させるためには、誘電体層10か第1および/または第2の導体層21,22の厚みを大きくすればよいが、誘電体層10を厚くすると容量の低下を招くので、主として第1および/または第2の導体層21,22の厚みによって焼結体の機械的強度を確保するようにすることが好ましい。   Also, by setting the conductor green sheet 32 to the above thickness, the sintered body can be handled without using a support or the like. In order to provide the sintered body with mechanical strength that can withstand handling, the thickness of the dielectric layer 10 or the first and / or second conductor layers 21 and 22 may be increased. When the thickness is increased, the capacity is reduced. Therefore, it is preferable to ensure the mechanical strength of the sintered body mainly by the thickness of the first and / or second conductor layers 21 and 22.

(4)パターニング工程
次に、第1および第2の導体層21,22上に図2(c)に示すようにレジスト41を形成し、レジスト41を露光、現像して図2(d)に示すようにレジスト41の一部を除去する。そして焼結体をエッチング液に浸漬して第1および第2の導体層21,22をパターニングする。これにより、図2(e)に示した薄膜キャパシタが完成する。エッチング液は、第1および第2の導体層21,22の材質に合わせて適当な周知のエッチング液を選択すればよいが、誘電体層10を実質的に溶解しないものを選択する必要がある。なお、ここでは第1および第2の導体層21,22の両方をパターニングしたが、どちらか一方のみをパターニングするようにしてもよい。
(4) Patterning Step Next, a resist 41 is formed on the first and second conductor layers 21 and 22 as shown in FIG. 2 (c), and the resist 41 is exposed and developed to obtain FIG. 2 (d). As shown, a part of the resist 41 is removed. Then, the first and second conductor layers 21 and 22 are patterned by immersing the sintered body in an etching solution. Thereby, the thin film capacitor shown in FIG. 2E is completed. As the etching solution, an appropriate well-known etching solution may be selected according to the material of the first and second conductor layers 21 and 22, but it is necessary to select an etching solution that does not substantially dissolve the dielectric layer 10. . Although both the first and second conductor layers 21 and 22 are patterned here, only one of them may be patterned.

なお、第1および第2の導体層21,22の結晶子径の制御方法について説明すると、結晶子径に影響する主要な条件として、(ア)焼成温度、(イ)焼成雰囲気、(ウ)導体グリーンシートの厚みがある。   The method for controlling the crystallite diameter of the first and second conductor layers 21 and 22 will be described. The main conditions affecting the crystallite diameter are (a) firing temperature, (b) firing atmosphere, and (c). There is a thickness of the conductor green sheet.

(ア)焼成温度
焼成温度が高いほど金属の結晶粒の成長が促進されるため、焼成温度を高くしすぎないことが好ましい。しかしながら、焼成温度を低くしすぎると誘電体層の焼結および緻密化が不十分になって高い誘電率を得られなくなるので、誘電体層の焼結および緻密化を妨げない程度に焼成温度を低く保つことが好ましい。
(A) Firing temperature Since the growth of metal crystal grains is promoted as the firing temperature is higher, it is preferable that the firing temperature is not set too high. However, if the firing temperature is too low, sintering and densification of the dielectric layer become insufficient and a high dielectric constant cannot be obtained. Therefore, the firing temperature should be set to such an extent that does not hinder sintering and densification of the dielectric layer. It is preferable to keep it low.

(イ)焼成雰囲気
焼成中の酸素分圧が低いほど金属の結晶成長が促進されるため、酸素分圧を低くしすぎないことが好ましい。
(A) Firing atmosphere Since the crystal growth of the metal is promoted as the oxygen partial pressure during firing is lower, it is preferable not to make the oxygen partial pressure too low.

(ウ)導体グリーンシートの厚み
導体グリーンシートの厚みが厚くなるほど金属の結晶粒の成長が促進されて結晶子径が大きくなるので、導体グリーンシートの厚みを厚くしすぎないことが好ましい。ただし、前述のように導体グリーンシートの厚みは誘電体層の厚みよりも厚く且つ焼成後の厚みで2μm以上とすることが好ましいので、この条件を満たすようにしつつ、できるだけ厚くならないようにすることが好ましい。
(C) Thickness of the conductor green sheet Since the growth of metal crystal grains is promoted and the crystallite diameter increases as the thickness of the conductor green sheet increases, it is preferable that the thickness of the conductor green sheet is not excessively increased. However, as described above, it is preferable that the thickness of the conductor green sheet is larger than the thickness of the dielectric layer and the thickness after firing is 2 μm or more, so that it does not become as thick as possible while satisfying this condition. Is preferred.

以下において、本発明のさらに具体的な実施例について説明する。   In the following, more specific examples of the present invention will be described.

(1)セラミックグリーンシートと導体グリーンシートを準備する工程
(Ba,Ca)TiO3を主成分とする誘電体セラミックスからなる平均粒径0.2μmの誘電体セラミック粉末と、ポリビニルブチラールを主成分とするバインダーを体積比1:1の比率で混合し、さらにトルエンとエタノールを1:1の比率で混合した溶媒と分散剤を加えて混合・分散してセラミックスラリーを得た。このとき、スラリー中の固形分体積比率(スラリー中に占める誘電体セラミック粉末およびバインダの比率)は15%となるように調製した。次に、このセラミックスラリーをドクターブレード法によってシート状に成形して厚さ2μmのセラミックグリーンシートを得た。
(1) Step of preparing a ceramic green sheet and a conductor green sheet (Ba, Ca) Dielectric ceramic powder having an average particle diameter of 0.2 μm made of dielectric ceramics containing TiO 3 as a main component, and polyvinyl butyral as a main component The binder to be mixed was mixed at a volume ratio of 1: 1, and further a solvent and a dispersant in which toluene and ethanol were mixed at a ratio of 1: 1 were added and mixed and dispersed to obtain a ceramic slurry. At this time, the volume ratio of solid content in the slurry (dielectric ceramic powder and binder ratio in the slurry) was adjusted to 15%. Next, this ceramic slurry was formed into a sheet by a doctor blade method to obtain a ceramic green sheet having a thickness of 2 μm.

また、Niからなる平均粒径0.5μmの導電性粉末と、ポリビニルブチラールを主成分とするバインダーを体積比1:1の比率で混合し、さらにトルエンとエタノールを1:1の比率で混合した溶媒と分散剤を加えて混合・分散して導体スラリーを得た。このとき、スラリー中の固形分体積比率(スラリー中に占める導電性粉末およびバインダの比率)は15%となるように調製した。次に、この導体スラリーをドクターブレード法によってシート状に成形して厚さ6μmの導体グリーンシートを得た。   Also, conductive powder made of Ni having an average particle size of 0.5 μm and a binder mainly composed of polyvinyl butyral were mixed at a volume ratio of 1: 1, and toluene and ethanol were further mixed at a ratio of 1: 1. A solvent and a dispersant were added and mixed and dispersed to obtain a conductor slurry. At this time, the solid content volume ratio in the slurry (the ratio of the conductive powder and the binder in the slurry) was adjusted to 15%. Next, this conductor slurry was formed into a sheet by a doctor blade method to obtain a conductor green sheet having a thickness of 6 μm.

(2)積層体を形成する工程
再び図2を参照して、図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、50℃に加熱しながら200mPaで30秒間の圧着を行って、1つのセラミックグリーンシート31と2つの導体グリーンシート32とからなる積層体を形成した。
(2) Step of Forming Laminated Body Referring again to FIG. 2, as shown in FIG. 2 (a), lamination is performed so that the conductor green sheets 32 are arranged on both sides of the ceramic green sheet 31, and the temperature is set to 50 ° C. While being heated, pressure bonding was performed at 200 mPa for 30 seconds to form a laminate composed of one ceramic green sheet 31 and two conductor green sheets 32.

(3)焼結体を得る工程
次にこの積層体を図2(b)に示すように高純度アルミナ(Al23)からなるセッタ40で上下から挟んだ状態で0.03MPaの荷重をかけながら、還元雰囲気中1100℃で2時間焼成する。これにより、誘電体層10と第1および第2の導体層21,22からなる焼結体を得る。
(3) Step of obtaining a sintered body Next, a load of 0.03 MPa is applied in a state where this laminate is sandwiched from above and below by a setter 40 made of high purity alumina (Al 2 O 3 ) as shown in FIG. Baking is performed for 2 hours at 1100 ° C. in a reducing atmosphere. Thus, a sintered body composed of the dielectric layer 10 and the first and second conductor layers 21 and 22 is obtained.

(4)パターニング工程
次に、図2(c)に示すように第1および第2の導体層21,22上にレジスト41を形成し、露光および現像を行って図2(d)に示すようにレジスト41の一部を除去する。続いて焼結体をFeCl3溶液に浸漬して第1および第2の導体層21,22をパターニングする。さらにレジスト41を除去して、図2(e)に示した薄膜キャパシタが完成する。
(4) Patterning Step Next, as shown in FIG. 2 (c), a resist 41 is formed on the first and second conductor layers 21 and 22, and exposed and developed, as shown in FIG. 2 (d). Then, a part of the resist 41 is removed. Subsequently, the sintered body is immersed in an FeCl 3 solution, and the first and second conductor layers 21 and 22 are patterned. Further, the resist 41 is removed to complete the thin film capacitor shown in FIG.

(5)結晶子径の測定とエッチング端面の確認
得られた薄膜キャパシタを主面に対して略垂直に切断し、切断面のSIM(走査型イオン顕微鏡)像を画像解析して面方向の結晶子径(最大径)を測定することによって、面方向の結晶子径のD90を求めたところ、D90=8μmであった。
(5) Measurement of crystallite diameter and confirmation of etching end face The obtained thin film capacitor is cut substantially perpendicular to the main surface, and a SIM (scanning ion microscope) image of the cut surface is subjected to image analysis to obtain a crystal in the plane direction. By measuring the core diameter (maximum diameter), the D 90 of the crystallite diameter in the plane direction was determined, and D 90 = 8 μm.

また、薄膜キャパシタの主面に現れたエッチング端面をSEM(走査型電子顕微鏡)によって観察した(図3)。図3において、図の上下方向の中央付近に左右方向に現れた淡色の線がエッチング端面であり、エッチング端面より上が誘電体層が露出する部分で、下が第1あるいは第2の導体層が形成されている部分である。図3から明らかなように、エッチング端面は大きな乱れなくほぼ直線上に形成されており、十分なエッチング精度(パターニング精度)が得られている。   Moreover, the etching end surface which appeared on the main surface of the thin film capacitor was observed by SEM (scanning electron microscope) (FIG. 3). In FIG. 3, the light line appearing in the left-right direction near the center in the vertical direction in the figure is the etching end face, the portion above the etching end face is the exposed portion of the dielectric layer, and the bottom is the first or second conductor layer Is the part where is formed. As is clear from FIG. 3, the etching end face is formed on a substantially straight line without significant disturbance, and sufficient etching accuracy (patterning accuracy) is obtained.

(6)誘電体層の緻密性の確認
薄膜キャパシタを主面に対して略垂直に切断し、その切断面に現れた誘電体層の断面のSEM像を撮影した(図4)。誘電体層が十分な緻密性を有することが確認された。
(6) Confirmation of Denseness of Dielectric Layer The thin film capacitor was cut substantially perpendicular to the main surface, and a SEM image of a cross section of the dielectric layer that appeared on the cut surface was taken (FIG. 4). It was confirmed that the dielectric layer has sufficient density.

[比較例1]
導体グリーンシートの厚みを15μmとし、焼成温度を1320℃にした以外は上記実施例と同じ条件で薄膜キャパシタを作製した。上記と同じ方法で面方向の結晶子径分布のD90を求めたところ、D90=15μmであった。これは実施例よりも焼成温度が高いため、導体グリーンシート内で金属の結晶成長が促進されたためと考えられる。
[Comparative Example 1]
A thin film capacitor was fabricated under the same conditions as in the above example except that the thickness of the conductor green sheet was 15 μm and the firing temperature was 1320 ° C. When D 90 of the crystallite size distribution in the plane direction was determined by the same method as described above, D 90 = 15 μm. This is considered to be because the crystal growth of the metal was promoted in the conductor green sheet because the firing temperature was higher than in the examples.

また、上記と同じ方法でエッチング端面をSEMによって観察した(図5)。図5において、図の上下方向の中央付近に左右方向に現れた淡色の線がエッチング端面であり、エッチング端面より上が誘電体層が露出する部分で、下が第1あるいは第2の導体層が形成されている部分である。図3と図5を比較して明らかなように、比較例1ではエッチング端面は図の上下方向に大きくうねって形成されており、十分なエッチング精度(パターニング精度)が得られていない。これは、結晶子径分布のD90が15μmと大きかったためと考えられる。 Moreover, the etching end surface was observed by SEM by the same method as above (FIG. 5). In FIG. 5, a light-colored line appearing in the left-right direction near the center in the vertical direction in the figure is the etching end face, the portion above the etching end face is the exposed portion of the dielectric layer, and the bottom is the first or second conductor layer. Is the part where is formed. As is clear from comparison between FIG. 3 and FIG. 5, in Comparative Example 1, the etching end face is greatly formed in the vertical direction in the figure, and sufficient etching accuracy (patterning accuracy) is not obtained. This is presumably because D 90 of the crystallite size distribution was as large as 15 μm.

[比較例2]
導体グリーンシートの代わりにNiからなる厚み20μmの金属箔を用いて、実施例と同条件の圧着によって積層体を形成し、これを実施例と同条件で焼成して焼結体を作製した。
[Comparative Example 2]
Using a 20 μm thick metal foil made of Ni instead of the conductor green sheet, a laminate was formed by pressure bonding under the same conditions as in the example, and this was fired under the same conditions as in the example to produce a sintered body.

この焼結体の切断面に現れた誘電体層をSEMによって観察したところ(図6)、図3に示される実施例の誘電体層と比較して、緻密性に劣ることがわかった。これは、焼成時にセラミックグリーンシートが面内方向に収縮しようとするのに対して、金属箔では面内方向への収縮がほとんど起こらないため、セラミックグリーンシートの両主面に積層された金属箔がセラミックグリーンシートの収縮を抑制してしまうためである。この結果、誘電体薄膜の緻密性が低下し、リーク電流の増加や耐電圧性の低下を招くおそれがある。   When the dielectric layer that appeared on the cut surface of the sintered body was observed by SEM (FIG. 6), it was found that the dielectric layer was inferior to the dielectric layer of the example shown in FIG. 3. This is because the ceramic green sheet tends to shrink in the in-plane direction during firing, whereas the metal foil hardly shrinks in the in-plane direction, so the metal foil laminated on both main surfaces of the ceramic green sheet This is because the shrinkage of the ceramic green sheet is suppressed. As a result, the denseness of the dielectric thin film is lowered, which may cause an increase in leakage current and a decrease in voltage resistance.

[変形例]
本発明の変形例について説明する。上記実施例では、板状のセッタに挟んで積層体を焼成したが、セッタは格子状、網状、ハニカム状などにしてもよい。格子状のセッタの一例を図7に示す。
[Modification]
A modification of the present invention will be described. In the above embodiment, the laminate is fired by sandwiching it between plate-like setters, but the setters may have a lattice shape, a net shape, a honeycomb shape or the like. An example of a grid-like setter is shown in FIG.

このセッタ42はアルミナからなり、格子の桟の幅はおよそ0.5mm、貫通孔の一辺はおよそ3.0mmとなっている。このような格子状のセッタ42を用いることにより、(1)積層体とセッタとの接触面積が小さくなるので焼成中の固着が起こりにくくなること、(2)焼成中の積層体が炉内雰囲気に直接触れる部分が多くなるので積層体の縁端部と中心部の焼成条件の差が小さくなって特性の面内ばらつきが小さくなること、(3)セッタの体積が小さくなって熱容量が小さくなるので焼成炉の温度追従性が向上すること、(4)セッタが軽量になるので炉内に一度にたくさんの積層体を収容できて製造コストが低減できること、などの利点がある。   The setter 42 is made of alumina. The width of the grid bars is about 0.5 mm, and one side of the through hole is about 3.0 mm. By using such a grid-like setter 42, (1) the contact area between the laminated body and the setter is reduced, so that sticking during firing is less likely to occur, and (2) the laminated body during firing is in the furnace atmosphere. Since the number of parts that directly touch the surface increases, the difference in the firing conditions between the edge and the center of the laminate is reduced, and the in-plane variation in characteristics is reduced. (3) The volume of the setter is reduced and the heat capacity is reduced. Therefore, there are advantages such as improved temperature followability of the firing furnace, and (4) the setter is lighter, so that a large number of laminates can be accommodated in the furnace at a time, and the manufacturing cost can be reduced.

特に、上記(2)と(3)は導体層の結晶子径分布のD90を本発明の範囲内に制御する上において重要である。 In particular, the above (2) and (3) are important in controlling D 90 of the crystallite size distribution of the conductor layer within the range of the present invention.

本発明の薄膜コンデンサを示す断面図である。It is sectional drawing which shows the thin film capacitor of this invention. 本発明の薄膜コンデンサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the thin film capacitor of this invention. 本発明の実施例の薄膜キャパシタの、エッチング端面付近の表面を撮影したSEM像である。It is the SEM image which imaged the surface near the etching end face of the thin film capacitor of the example of the present invention. 本発明の実施例の薄膜キャパシタの、誘電体層の断面を撮影したSEM像である。It is the SEM image which image | photographed the cross section of the dielectric material layer of the thin film capacitor of the Example of this invention. 比較例1の薄膜キャパシタの、エッチング端面付近の表面を撮影したSEM像である。4 is a SEM image obtained by photographing the surface of the thin film capacitor of Comparative Example 1 in the vicinity of an etching end surface. 比較例2の薄膜キャパシタの、誘電体層の断面を撮影したSEM像である。4 is a SEM image obtained by photographing a cross section of a dielectric layer of a thin film capacitor of Comparative Example 2. 本発明の変形例のセッタを示す斜視図である。It is a perspective view which shows the setter of the modification of this invention.

符号の説明Explanation of symbols

10 誘電体層
21 第1の導体層
22 第2の導体層
31 セラミックグリーンシート
32 導体グリーンシート
40,42 セッタ
41 レジスト
DESCRIPTION OF SYMBOLS 10 Dielectric layer 21 1st conductor layer 22 2nd conductor layer 31 Ceramic green sheet 32 Conductor green sheet 40,42 Setter 41 Resist

Claims (4)

誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、
前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、
前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、
前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする薄膜キャパシタ。
A thin film capacitor comprising a dielectric layer and a conductor layer formed on both main surfaces of the dielectric layer,
The dielectric layer is formed by firing a ceramic green sheet containing a dielectric ceramic powder and a binder,
The conductor layer is formed by firing a conductor green sheet containing conductive powder and a binder,
A thin film capacitor, wherein at least one of the conductor layers is patterned, and a D 90 of a crystallite diameter distribution in a plane direction is 1/10 or less of a minimum dimension of the pattern.
誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、
前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、
前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、
前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90が10μm以下であることを特徴とする薄膜キャパシタ。
A thin film capacitor comprising a dielectric layer and a conductor layer formed on both main surfaces of the dielectric layer,
The dielectric layer is formed by firing a ceramic green sheet containing a dielectric ceramic powder and a binder,
The conductor layer is formed by firing a conductor green sheet containing conductive powder and a binder,
A thin film capacitor, wherein at least one of the conductor layers is patterned, and a D 90 of a crystallite diameter distribution in a plane direction is 10 μm or less.
誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、
誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、
前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、
前記積層体を焼成して焼結体を形成する工程と、
前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、
パターニングされた導体層の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする薄膜キャパシタの製造方法。
A method of manufacturing a thin film capacitor comprising a dielectric layer and a conductor layer formed on both main surfaces of the dielectric layer,
Preparing a ceramic green sheet containing a dielectric ceramic powder and a binder, and a conductor green sheet containing a conductive powder and a binder;
Forming a laminate in which the conductor green sheets are arranged on both main surfaces of the ceramic green sheet;
Firing the laminate to form a sintered body;
Patterning at least one of the conductor layers exposed on the end face in the stacking direction of the sintered body by etching, and
A method for producing a thin film capacitor, wherein D 90 of the crystallite diameter distribution of the patterned conductor layer is 1/10 or less of the minimum dimension of the pattern.
誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、
誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、
前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、
前記積層体を焼成して焼結体を形成する工程と、
前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、
パターニングされた導体層の結晶子径分布のD90が10μm以下であることを特徴とする薄膜キャパシタの製造方法。

A method of manufacturing a thin film capacitor comprising a dielectric layer and a conductor layer formed on both main surfaces of the dielectric layer,
Preparing a ceramic green sheet containing a dielectric ceramic powder and a binder, and a conductor green sheet containing a conductive powder and a binder;
Forming a laminate in which the conductor green sheets are arranged on both main surfaces of the ceramic green sheet;
Firing the laminate to form a sintered body;
Patterning at least one of the conductor layers exposed on the end face in the stacking direction of the sintered body by etching, and
A method for producing a thin film capacitor, wherein D 90 of the crystallite diameter distribution of the patterned conductor layer is 10 μm or less.

JP2005206940A 2005-04-20 2005-07-15 Thin-film capacitor and manufacturing method thereof Pending JP2006324616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005206940A JP2006324616A (en) 2005-04-20 2005-07-15 Thin-film capacitor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005122597 2005-04-20
JP2005206940A JP2006324616A (en) 2005-04-20 2005-07-15 Thin-film capacitor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006324616A true JP2006324616A (en) 2006-11-30

Family

ID=37544036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005206940A Pending JP2006324616A (en) 2005-04-20 2005-07-15 Thin-film capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006324616A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238920A (en) * 2008-03-26 2009-10-15 Tdk Corp Manufacturing method of electronic component
JPWO2008075504A1 (en) * 2006-12-19 2010-04-08 株式会社村田製作所 Thin layer capacitor manufacturing method, thin layer capacitor and capacitor built-in wiring board manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008075504A1 (en) * 2006-12-19 2010-04-08 株式会社村田製作所 Thin layer capacitor manufacturing method, thin layer capacitor and capacitor built-in wiring board manufacturing method
JP2009238920A (en) * 2008-03-26 2009-10-15 Tdk Corp Manufacturing method of electronic component

Similar Documents

Publication Publication Date Title
JP4200792B2 (en) Multilayer ceramic capacitor
JP3767362B2 (en) Manufacturing method of multilayer ceramic electronic component
US7771552B2 (en) Method for manufacturing thin film capacitor
JP2023003087A (en) Ceramic electronic component
CN101651044A (en) Layered ceramic electronic component and manufacturing method therefor
JP5205545B1 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2022122132A (en) Dielectric composition, electronic part, and multilayer electronic part
JP2005174974A (en) Manufacturing method for laminated piezoelectric body
JP2003234242A (en) Laminated ceramic capacitor
JP2022122129A (en) Dielectric composition, electronic part, and multilayer electronic part
JP2006324616A (en) Thin-film capacitor and manufacturing method thereof
JP2008085041A (en) Multilayer ceramic capacitor and its manufacturing method
JP4358777B2 (en) Zirconia setter and method for manufacturing ceramic substrate
JP2006253563A (en) Manufacturing method for electronic component and calcination method
JP2001217135A (en) Laminated ceramic electronic component and manufacturing method therefor
JP4385726B2 (en) Conductive paste and method for producing multilayer ceramic capacitor using the same
JP4529358B2 (en) Ceramic green sheet
JP2001052950A (en) Laminated ceramic electronic part and manufacture thereof
JP5429393B2 (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP4231653B2 (en) Manufacturing method of laminated piezoelectric actuator
US20240304367A1 (en) Multilayer coil component
US20240304379A1 (en) Multilayer coil component
WO2021235238A1 (en) Capacitor
JP2008156182A (en) Sintering aid, sintered article and ceramic capacitor
JP4993056B2 (en) Manufacturing method and oxygen supply method of multilayer piezoelectric element