JP2006323370A5 - - Google Patents

Download PDF

Info

Publication number
JP2006323370A5
JP2006323370A5 JP2006109261A JP2006109261A JP2006323370A5 JP 2006323370 A5 JP2006323370 A5 JP 2006323370A5 JP 2006109261 A JP2006109261 A JP 2006109261A JP 2006109261 A JP2006109261 A JP 2006109261A JP 2006323370 A5 JP2006323370 A5 JP 2006323370A5
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
drain
source
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006109261A
Other languages
Japanese (ja)
Other versions
JP2006323370A (en
JP5089072B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2006109261A priority Critical patent/JP5089072B2/en
Priority claimed from JP2006109261A external-priority patent/JP5089072B2/en
Publication of JP2006323370A publication Critical patent/JP2006323370A/en
Publication of JP2006323370A5 publication Critical patent/JP2006323370A5/ja
Application granted granted Critical
Publication of JP5089072B2 publication Critical patent/JP5089072B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (4)

第1乃至第3のトランジスタと、メモリ回路と、発光素子と、第1乃至第5の配線とを有し、Having first to third transistors, a memory circuit, a light emitting element, and first to fifth wirings;
前記第1のトランジスタのゲートは、前記第1の配線に電気的に接続され、A gate of the first transistor is electrically connected to the first wiring;
前記第1のトランジスタのソース又はドレインの一方は、前記第2の配線に電気的に接続され、One of a source and a drain of the first transistor is electrically connected to the second wiring;
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
前記第2のトランジスタのゲートは、前記第3の配線に電気的に接続され、A gate of the second transistor is electrically connected to the third wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲート、前記メモリ回路の第1の入力端子、及び前記メモリ回路の出力端子に電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the gate of the third transistor, the first input terminal of the memory circuit, and the output terminal of the memory circuit,
前記第3のトランジスタのソース又はドレインの一方は、前記第4の配線に電気的に接続され、One of a source and a drain of the third transistor is electrically connected to the fourth wiring;
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子に電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the light emitting element,
前記メモリ回路の第2の入力端子は、前記第5の配線に電気的に接続されていることを特徴とする半導体装置。The semiconductor device is characterized in that a second input terminal of the memory circuit is electrically connected to the fifth wiring.
第1乃至第3のトランジスタと、メモリ回路と、発光素子と、第1乃至第5の配線とを有し、Having first to third transistors, a memory circuit, a light emitting element, and first to fifth wirings;
前記第1のトランジスタのゲートは、前記第1の配線に電気的に接続され、A gate of the first transistor is electrically connected to the first wiring;
前記第1のトランジスタのソース又はドレインの一方は、前記第2の配線に電気的に接続され、One of a source and a drain of the first transistor is electrically connected to the second wiring;
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
前記第2のトランジスタのゲートは、前記第3の配線に電気的に接続され、A gate of the second transistor is electrically connected to the third wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲート、前記メモリ回路の第1の入力端子、及び前記メモリ回路の出力端子に電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the gate of the third transistor, the first input terminal of the memory circuit, and the output terminal of the memory circuit,
前記第3のトランジスタのソース又はドレインの一方は、前記第4の配線に電気的に接続され、One of a source and a drain of the third transistor is electrically connected to the fourth wiring;
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子に電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the light emitting element,
前記メモリ回路の第2の入力端子は、前記第5の配線に電気的に接続されており、A second input terminal of the memory circuit is electrically connected to the fifth wiring;
前記メモリ回路は、前記第2の配線から前記第1の入力端子に入力される第1の電位を保持する機能と、前記第5の配線から前記第2の入力端子に入力される第2の電位を保持する機能とを有し、The memory circuit has a function of holding a first potential input from the second wiring to the first input terminal, and a second input from the fifth wiring to the second input terminal. A function of holding a potential,
前記第3のトランジスタのゲートに、前記第1の電位又は前記第2の電位が印加されることで、前記発光素子の発光が制御されることを特徴とする半導体装置。The semiconductor device is characterized in that light emission of the light-emitting element is controlled by applying the first potential or the second potential to the gate of the third transistor.
第1乃至第6のトランジスタと、インバータと、発光素子と、第1乃至第5の配線とを有し、Having first to sixth transistors, an inverter, a light emitting element, and first to fifth wirings;
前記第1のトランジスタのゲートは、前記第1の配線に電気的に接続され、A gate of the first transistor is electrically connected to the first wiring;
前記第1のトランジスタのソース又はドレインの一方は、前記第2の配線に電気的に接続され、One of a source and a drain of the first transistor is electrically connected to the second wiring;
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
前記第2のトランジスタのゲートは、前記第3の配線に電気的に接続され、A gate of the second transistor is electrically connected to the third wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲート、前記インバータの入力端子、前記第4のトランジスタのソース又はドレインの一方、及び前記第5のトランジスタのソース又はドレインの一方に電気的に接続され、The other of the source and drain of the second transistor is the gate of the third transistor, the input terminal of the inverter, one of the source or drain of the fourth transistor, and the source or drain of the fifth transistor. Electrically connected to one side,
前記第3のトランジスタのソース又はドレインの一方は、前記第4の配線に電気的に接続され、One of a source and a drain of the third transistor is electrically connected to the fourth wiring;
前記第3のトランジスタのソース又はドレインの他方は、前記発光素子に電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the light emitting element,
前記インバータの出力端子は、前記第4のトランジスタのゲート、及び前記第5のトランジスタのゲートに電気的に接続され、An output terminal of the inverter is electrically connected to a gate of the fourth transistor and a gate of the fifth transistor;
前記第4のトランジスタのソース又はドレインの他方は、前記第5の配線に電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the fifth wiring;
前記第5のトランジスタのソース又はドレインの他方は、前記第6のトランジスタのソース又はドレインの一方に電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to one of the source and the drain of the sixth transistor;
前記第6のトランジスタのゲートは、前記第3の配線に電気的に接続され、A gate of the sixth transistor is electrically connected to the third wiring;
前記第6のトランジスタのソース又はドレインの他方は、前記第4の配線に電気的に接続されることを特徴とする半導体装置。The other of the source and the drain of the sixth transistor is electrically connected to the fourth wiring.
請求項3において、In claim 3,
前記第1のトランジスタと前記第2のトランジスタと前記第4のトランジスタとは、同一の極性を有するトランジスタであり、The first transistor, the second transistor, and the fourth transistor are transistors having the same polarity,
前記第3のトランジスタと前記第5のトランジスタと前記第6のトランジスタとは、前記極性とは逆の極性を有するトランジスタであることを特徴とする半導体装置。The semiconductor device, wherein the third transistor, the fifth transistor, and the sixth transistor are transistors having opposite polarities to the polarities.
JP2006109261A 2005-04-19 2006-04-12 Semiconductor device Expired - Fee Related JP5089072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006109261A JP5089072B2 (en) 2005-04-19 2006-04-12 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005121730 2005-04-19
JP2005121730 2005-04-19
JP2006109261A JP5089072B2 (en) 2005-04-19 2006-04-12 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2006323370A JP2006323370A (en) 2006-11-30
JP2006323370A5 true JP2006323370A5 (en) 2009-05-07
JP5089072B2 JP5089072B2 (en) 2012-12-05

Family

ID=37543047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109261A Expired - Fee Related JP5089072B2 (en) 2005-04-19 2006-04-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5089072B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5142507B2 (en) * 2005-10-18 2013-02-13 株式会社半導体エネルギー研究所 Semiconductor device, display device including the semiconductor device, and electronic apparatus
JP4994022B2 (en) * 2006-01-07 2012-08-08 株式会社半導体エネルギー研究所 Semiconductor device
JP2008180804A (en) * 2007-01-23 2008-08-07 Eastman Kodak Co Active matrix display device
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
CN101911166B (en) 2008-01-15 2013-08-21 株式会社半导体能源研究所 Light-emitting device
JP2018037477A (en) * 2016-08-30 2018-03-08 京セラディスプレイ株式会社 Dot matrix type display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485229B2 (en) * 1995-11-30 2004-01-13 株式会社東芝 Display device
JP2002287665A (en) * 2001-03-26 2002-10-04 Sharp Corp Memory integrated display substrate and display device and memory cell array
JP3875128B2 (en) * 2001-11-08 2007-01-31 シャープ株式会社 Display device and display method
JP4024583B2 (en) * 2001-08-30 2007-12-19 シャープ株式会社 Display device and display method
JP2003167561A (en) * 2001-12-04 2003-06-13 Sony Corp Display device and portable terminal device using the same
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
JP2006208743A (en) * 2005-01-28 2006-08-10 Sony Corp Pixel circuit and display device

Similar Documents

Publication Publication Date Title
JP2023153188A5 (en) semiconductor equipment
JP2020057016A5 (en)
JP2006323370A5 (en)
JP2017187782A5 (en)
JP2009175716A5 (en)
JP2018022185A5 (en) Semiconductor device
JP2016129394A5 (en)
JP2012257211A5 (en) Semiconductor device and display device
JP2017116927A5 (en)
JP2011087286A5 (en) Semiconductor device, display device and electronic device
JP2009047688A5 (en)
JP2010161351A5 (en) Semiconductor device
JP2013137498A5 (en)
JP2008151963A5 (en)
JP2014098901A5 (en) Semiconductor device, display device, display module and electronic device
JP2011101351A5 (en) Semiconductor device
JP2011176870A5 (en) Semiconductor device, module and electronic device
JP2016072982A5 (en) Logic circuit
JP2017225100A5 (en)
JP2011124560A5 (en)
JP2007179042A5 (en)
JP2013257545A5 (en) Display device
JP2011259418A5 (en)
JP2007206681A5 (en)
JP2015180052A5 (en) Semiconductor device