JP2006319357A - Process for fabricating dielectric capacitor - Google Patents
Process for fabricating dielectric capacitor Download PDFInfo
- Publication number
- JP2006319357A JP2006319357A JP2006194588A JP2006194588A JP2006319357A JP 2006319357 A JP2006319357 A JP 2006319357A JP 2006194588 A JP2006194588 A JP 2006194588A JP 2006194588 A JP2006194588 A JP 2006194588A JP 2006319357 A JP2006319357 A JP 2006319357A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iridium
- lower electrode
- dielectric
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は誘電体キャパシタの製造方法に関するものであり、特にその強誘電性の向上に関するものである。 The present invention relates to a method for manufacturing a dielectric capacitor, and more particularly to improvement of its ferroelectricity.
従来の強誘電体キャパシタを、図29に示す。シリコン基板2の上に、酸化シリコン層4が形成されている。その上に、白金からなる下部電極6が設けられている。下部電極6の上には、強誘電体層であるPZT(PbZrXTi1-XO3)膜8が設けられ、さらにその上には、白金からなる上部電極10が設けられている。このようにして、下部電極6、PZT膜8、上部電極10により、強誘電体キャパシタが形成される。
A conventional ferroelectric capacitor is shown in FIG. A
なお、ここで、下部電極6として白金を用いているのは、次のような理由によるものである。PZT膜8は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向しないため強誘電性が損なわれてしまうからである。一方、下部電極6は、シリコン基板2から絶縁した状態で形成しなければならない。このため、シリコン基板2上に酸化シリコン層4を形成している。この酸化シリコン層4はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファスの上においても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられている。
Here, the reason why platinum is used for the
しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。 However, the conventional ferroelectric capacitor as described above has the following problems.
白金は酸素を透過しやすいため、強誘電体(PZT)内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図30に示すように、白金の柱状結晶の間から、強誘電体中の酸素が抜け出すおそれがあった。 Since platinum easily permeates oxygen, there is a problem that the ferroelectricity decreases due to the escape of oxygen in the ferroelectric (PZT), aging, and repeated polarization inversion. That is, as shown in FIG. 30, oxygen in the ferroelectric material may escape from between the platinum columnar crystals.
また、このような問題は高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。 In addition, such a problem occurs in a capacitor using a dielectric having a high dielectric constant.
この発明は、上記の問題点を解決して、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。 An object of the present invention is to solve the above-described problems and to provide a ferroelectric capacitor or a dielectric capacitor having a high dielectric constant with little deterioration due to aging and repeated polarization inversion.
本発明の誘電体キャパシタの製造方法は、基板に絶縁層を形成するステップと、前記絶縁層の形成された基板上に柱状多結晶からなるイリジウム層を下部電極として形成するステップと、前記下部電極上に酸化物誘電体層を形成するステップと、前記酸化物誘電体層上に上部電極を形成するステップとを含み、前記柱状多結晶からなるイリジウム層を下部電極として形成するステップの後の他のステップにおいて、前記柱状多結晶からなるイリジウム層の表面に酸化イリジウムが形成されることを特徴とする。
また本発明の誘電体キャパシタの製造方法は、前記酸化イリジウムが、前記酸化物誘電体層を形成するステップにおいて形成されるものを含む。
また本発明の誘電体キャパシタの製造方法は、前記酸化イリジウムが、前記上部電極を形成するステップにおいて形成されるものを含む。
なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電気の蓄積に用いられると否とにかかわらず、この構造を有するものを含む概念である。
The dielectric capacitor manufacturing method of the present invention includes a step of forming an insulating layer on a substrate, a step of forming a columnar polycrystalline iridium layer on the substrate on which the insulating layer is formed as a lower electrode, and the lower electrode A step of forming an oxide dielectric layer thereon and a step of forming an upper electrode on the oxide dielectric layer, and the step after the step of forming the columnar polycrystalline iridium layer as a lower electrode. In this step, iridium oxide is formed on the surface of the iridium layer made of the columnar polycrystal.
The dielectric capacitor manufacturing method of the present invention includes a method in which the iridium oxide is formed in the step of forming the oxide dielectric layer.
The dielectric capacitor manufacturing method of the present invention includes a method in which the iridium oxide is formed in the step of forming the upper electrode.
In the present invention, the term “capacitor” refers to a structure in which electrodes are provided on both sides of an insulator, and is a concept including this structure regardless of whether or not it is used for storing electricity. is there.
望ましくは、少なくとも酸化イリジウム層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成された上部電極、を備えている。 Preferably, a lower electrode having at least an iridium oxide layer, a dielectric layer formed on the lower electrode and made of a ferroelectric or a dielectric having a high dielectric constant, and an upper electrode formed on the dielectric layer It is equipped with.
望ましくは、前記下部電極は、スパッタリングによって形成された酸化イリジウム層によって構成されていることを特徴としている。 Preferably, the lower electrode is formed of an iridium oxide layer formed by sputtering.
望ましくは、前記酸化イリジウム層の上に結晶配向性の良い導電体層が形成されて下部電極が構成されており、当該導電体層の上に強誘電体層が形成されていることを特徴としている。 Preferably, a conductive layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and a ferroelectric layer is formed on the conductive layer. Yes.
望ましくは、前記導電体層は、白金層であることを特徴としている。 Preferably, the conductor layer is a platinum layer.
望ましくは、前記導電体層は、イリジウム層であることを特徴としている。 Preferably, the conductor layer is an iridium layer.
望ましくは、前記導電体層は、白金とイリジウムの合金層であることを特徴としている。 Preferably, the conductor layer is an alloy layer of platinum and iridium.
望ましくは、前記下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、前記下部電極は、前記酸化シリコン層に接する接合層を有していることを特徴としている。 Preferably, the lower electrode is formed on a silicon oxide layer formed on a substrate, and the lower electrode has a bonding layer in contact with the silicon oxide layer.
望ましくは、前記下部電極は、イリジウム層およびその上に形成された酸化イリジウム層によって構成されていることを特徴としている。 Preferably, the lower electrode includes an iridium layer and an iridium oxide layer formed thereon.
望ましくは、前記下部電極は、イリジウム層の表面を酸化して形成されたものであることを特徴としている。 Preferably, the lower electrode is formed by oxidizing the surface of the iridium layer.
望ましくは、前記酸化イリジウム層の上に結晶配向性の良い導電体層が形成されて下部電極が構成されており、当該導電体層の上に強誘電体層が形成されていることを特徴としている。 Preferably, a conductive layer having a good crystal orientation is formed on the iridium oxide layer to form a lower electrode, and a ferroelectric layer is formed on the conductive layer. Yes.
望ましくは、前記導電体層は、白金層であることを特徴としている。 Preferably, the conductor layer is a platinum layer.
望ましくは、前記導電体層は、イリジウム層であることを特徴としている。 Preferably, the conductor layer is an iridium layer.
望ましくは、前記導電体層は、白金とイリジウムの合金層であることを特徴としている。 Preferably, the conductor layer is an alloy layer of platinum and iridium.
望ましくは、前記下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、前記下部電極は、前記酸化シリコン層に接する接合層を有していることを特徴としている。 Preferably, the lower electrode is formed on a silicon oxide layer formed on a substrate, and the lower electrode has a bonding layer in contact with the silicon oxide layer.
望ましくは、下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成された上部電極、を備えた誘電体キャパシタにおいて、前記下部電極は、イリジウム層の表面に結晶配向性の良い導電性薄膜を形成した後、酸化して形成したものであることを特徴としている。 Preferably, a dielectric comprising a lower electrode, a dielectric layer formed on the lower electrode and made of a ferroelectric or a dielectric having a high dielectric constant, and an upper electrode formed on the dielectric layer In the capacitor, the lower electrode is formed by forming a conductive thin film having good crystal orientation on the surface of the iridium layer and then oxidizing the conductive thin film.
望ましくは、前記導線性薄膜は、白金であることを特徴としている。 Preferably, the conductive thin film is platinum.
望ましくは、前記導線性薄膜は、イリジウムおよび白金の合金であることを特徴としている。 Preferably, the conductive thin film is an alloy of iridium and platinum.
望ましくは、下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも酸化イリジウム層を有する上部電極、を備えている。 Preferably, the lower electrode is formed on the lower electrode, and is formed of a ferroelectric or a dielectric having a high dielectric constant. The upper electrode is formed on the dielectric layer and has at least an iridium oxide layer. It is equipped with.
望ましくは、前記上部電極は、スパッタリングによって形成された酸化イリジウム層によって構成されていることを特徴としている。 Preferably, the upper electrode is formed of an iridium oxide layer formed by sputtering.
望ましくは、前記上部電極は、イリジウム層およびその上に形成された酸化イリジウム層によって構成されていることを特徴としている。 Preferably, the upper electrode includes an iridium layer and an iridium oxide layer formed thereon.
望ましくは、前記上部電極は、イリジウム層の表面を酸化して形成されたものであることを特徴としている。 Preferably, the upper electrode is formed by oxidizing the surface of the iridium layer.
望ましくは、少なくとも酸化イリジウム層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも酸化イリジウム層を有する上部電極、を備えている。 Desirably, a lower electrode having at least an iridium oxide layer, a dielectric layer formed on the dielectric layer having a ferroelectric or high dielectric constant, formed on the dielectric layer, and at least oxidized An upper electrode having an iridium layer.
本発明の誘電体キャパシタは、下部電極に酸化イリジウム層とイリジウムとを有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。
すなわち、酸化イリジウム層は下地層が配向しているか否かにかかわらず配向性を有しないが、この酸化イリジウム層上に更にイリジウム層を設けて形成した場合、イリジウム層が配向性をもつため、この上層に形成される誘電体層は良好に配向し、電流積分値がほとんど変化せず良好な特性を得ることが出来る。
また、酸化イリジウム層上にイリジウムを形成しているため、酸素の抜け出しを防止しつつ、強誘電体層の配向性を良好にすることができる。
さらにまた、強誘電体層中の鉛成分が下部電極の方に浸透することがないため、インプリント特性が向上する。
また、望ましくは、下部電極が、基板表面に酸化シリコン膜を介して形成されたイリジウム層およびその上に形成された酸化イリジウム層によって構成されている。
したがって、誘電体層が下部電極上に形成されているため、誘電体層は下層側表面全体を下部電極と接しており、誘電体層からの酸素の透過が問題となるが、かかる電極構造により、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
また本発明の誘電体キャパシタでは、基板と、前記基板の上に絶縁化された表面に形成された柱状結晶からなるイリジウム層と、前記イリジウム層の酸化により、前記柱状結晶間に形成された酸化イリジウム層とで構成された下部電極を有しているため、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
本発明の誘電体キャパシタでは、上部電極が柱状結晶からなるイリジウム層と、前記イリジウム層の酸化により、前記柱状結晶間に形成された酸化イリジウム層とで構成された上部電極を有しているため、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
The dielectric capacitor of the present invention has an iridium oxide layer and iridium on the lower electrode. Therefore, the escape of oxygen from the dielectric layer can be prevented, and the secular change of dielectric characteristics can be suppressed.
That is, the iridium oxide layer does not have orientation regardless of whether or not the underlying layer is oriented, but when the iridium layer is further formed on the iridium oxide layer, the iridium layer has orientation, The dielectric layer formed on this upper layer is well oriented, and the current integral value hardly changes and good characteristics can be obtained.
Further, since iridium is formed on the iridium oxide layer, the orientation of the ferroelectric layer can be improved while preventing escape of oxygen.
Furthermore, since the lead component in the ferroelectric layer does not penetrate into the lower electrode, the imprint characteristics are improved.
Desirably, the lower electrode is composed of an iridium layer formed on the substrate surface via a silicon oxide film and an iridium oxide layer formed thereon.
Therefore, since the dielectric layer is formed on the lower electrode, the entire surface of the dielectric layer is in contact with the lower electrode, and oxygen permeation from the dielectric layer becomes a problem. Then, iridium oxide is formed so as to fill in the space between the iridium columnar crystals. Therefore, the permeation of oxygen from the dielectric layer can be prevented very well.
For this reason, it is possible to prevent permeation of oxygen, and it is possible to provide a dielectric capacitor having excellent remanent polarization characteristics.
In the dielectric capacitor of the present invention, a substrate, an iridium layer made of a columnar crystal formed on an insulating surface on the substrate, and an oxide formed between the columnar crystals by oxidation of the iridium layer. Since it has a lower electrode composed of an iridium layer, iridium oxide is formed so as to fill in the space between columnar crystals of iridium. Therefore, the permeation of oxygen from the dielectric layer can be prevented very well.
For this reason, it is possible to prevent permeation of oxygen, and it is possible to provide a dielectric capacitor having excellent remanent polarization characteristics.
In the dielectric capacitor of the present invention, the upper electrode has an upper electrode composed of an iridium layer made of columnar crystals and an iridium oxide layer formed between the columnar crystals by oxidation of the iridium layer. Then, iridium oxide is formed so as to fill in the space between the iridium columnar crystals. Therefore, the permeation of oxygen from the dielectric layer can be prevented very well.
For this reason, it is possible to prevent permeation of oxygen, and it is possible to provide a dielectric capacitor having excellent remanent polarization characteristics.
本発明の誘電体キャパシタは、酸化イリジウム層の上に結晶配向性の良い導電層を設け、この導電層の上に誘電体層を設けている。したがって、誘電体層の配向性が良くなり、誘電特性の経年変化を抑えることができる。 In the dielectric capacitor of the present invention, a conductive layer having good crystal orientation is provided on the iridium oxide layer, and a dielectric layer is provided on the conductive layer. Therefore, the orientation of the dielectric layer is improved, and the secular change of the dielectric characteristics can be suppressed.
本発明の誘電体キャパシタは、酸化イリジウム層の上にイリジウム層を設け、このイリジウム層の上に誘電体層を設けている。したがって、誘電体層の配向性がさらに良くなり、誘電特性の経年変化を抑えることができる。 In the dielectric capacitor of the present invention, an iridium layer is provided on the iridium oxide layer, and a dielectric layer is provided on the iridium layer. Therefore, the orientation of the dielectric layer is further improved, and the secular change of the dielectric characteristics can be suppressed.
本発明の誘電体キャパシタは、イリジウム表面に結晶配向性の良い薄膜導電体を設けた後、酸化処理を行って形成している。したがって、誘電体層の酸素の抜け出しを防止できるとともに、良好な配向性を持つ誘電体層を得ることができる。したがって、誘電特性の経年変化を極めてかなり抑えることができる。 The dielectric capacitor of the present invention is formed by providing an iridium surface with a thin film conductor having good crystal orientation and then performing an oxidation treatment. Therefore, escape of oxygen from the dielectric layer can be prevented, and a dielectric layer having good orientation can be obtained. Accordingly, the secular change of the dielectric characteristics can be extremely suppressed.
本発明の誘電体キャパシタは、上部電極に酸化イリジウム層を有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。 The dielectric capacitor of the present invention has an iridium oxide layer on the upper electrode. Therefore, the escape of oxygen from the dielectric layer can be prevented, and the secular change of dielectric characteristics can be suppressed.
本発明の誘電体キャパシタは、上部電極および下部電極の双方に酸化イリジウム層を有している。したがって、誘電体層からの酸素の抜け出しを確実に防止することができ、誘電特性の経年変化を抑えることができる。 The dielectric capacitor of the present invention has an iridium oxide layer on both the upper electrode and the lower electrode. Therefore, the escape of oxygen from the dielectric layer can be reliably prevented, and the secular change of the dielectric characteristics can be suppressed.
すなわち、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。 That is, it is possible to provide a dielectric capacitor with good ferroelectricity and high dielectric property.
図1に、この発明の一実施例による強誘電体キャパシタの構図を示す。シリコン基板2の上に、酸化シリコン層4、下部電極12、強誘電体膜(強誘電体層)8、上部電極15が設けられている。下部電極12は酸化イリジウムによって形成されており、上部電極15も酸化イリジウムによって形成されている。
FIG. 1 shows a composition of a ferroelectric capacitor according to an embodiment of the present invention. A
図2に、白金とイリジウムの物性を比較して掲げる。この表からも明らかなように、酸化イリジウムの抵抗率は、49×10-6Ωcmであって、電極材料として問題はない。 FIG. 2 compares the physical properties of platinum and iridium. As is apparent from this table, the resistivity of iridium oxide is 49 × 10 −6 Ωcm, and there is no problem as an electrode material.
従来例の図30に示すように、白金は柱状の結晶であるため、強誘電体膜8中の酸素を透過してしまう。この実施例では、酸化イリジウムを下部電極12として用いている。この酸化イリジウム層12は、柱状結晶でないため酸素を透過しにくい。したがって、強誘電体膜8の酸素の欠乏を防ぐことができる。上部電極15についても同様である。これにより、強誘電体膜8の強誘電性が向上した。この点については、後に実験データとともに詳述する。
As shown in FIG. 30 of the conventional example, since platinum is a columnar crystal, oxygen in the
なお、上記実施例では、下部電極12、上部電極15の双方を酸化イリジウムによって形成しているので、酸素の透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。この点についても、後述する。
In the above embodiment, since both the
上記のような強誘電体キャパシタは、たとえば、図3に示すように、トランジスタ24と組み合わせて、不揮発性メモリとして用いることができる。
The ferroelectric capacitor as described above can be used as a nonvolatile memory in combination with the
図4に、この発明の一実施例による強誘電体キャパシタの製造工程を示す。シリコン基板2の表面を熱酸化し、酸化シリコン層4を形成する(図4A)。ここでは、酸化シリコン層4の厚さを600nmとした。次に、イリジウムをターゲットとして用いて、反応性スパッタリングにより酸化イリジウムを、酸化シリコン層4の上に形成し、これを下部電極12とする(図4B)。ここでは、200nmの厚さに形成した。
FIG. 4 shows a manufacturing process of a ferroelectric capacitor according to an embodiment of the present invention. The surface of the
次に、この下部電極12の上に、ゾルゲル法によって、強誘電体層8としてPZT膜を形成する(図4C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tーOC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、150度(摂氏、以下同じ)で乾燥させ、ドライエアー雰囲気において400度で30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、700度以上の熱処理を施した。このようにして、250nmの強誘電体層8を形成した。なお、ここでは、PbZrxTi1-xO3において、xを0.52として(以下PZT(52・48)と表わす)、PZT膜を形成している。
Next, a PZT film is formed as the
さらに、強誘電体層8の上に、反応性スパッタリングにより酸化イリジウムを形成し、上部電極15とする(図4D)。ここでは、200nmの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。
Further, iridium oxide is formed on the
図5および図6に、強誘電体膜8としてPZT(52/48)を用いて、強誘電体キャパシタを形成した場合の、残留分極Prの疲労を示す。試験は、図8のような構造で、a点とb点間に電圧を印加することによって行った。図7に示すような5Vと−5Vの電圧を、上部電極15と下部電極12の間に印加して、残留分極Prの劣化を測定した。なお、5Vと−5Vの電圧の印加を1サイクルとした。また、電圧は、500KHzの周波数で印加した。
FIG. 5 and FIG. 6 show fatigue of the remanent polarization Pr when a ferroelectric capacitor is formed using PZT (52/48) as the
図5および図6の縦軸は、最初の残留分極をPoとし、疲労後の残留分極をPrとしたとき、Pr/Poの値を表わしている。つまり、この値が大きいほど劣化が著しいことになる。横軸は、図7の電圧を、何サイクル繰り返して印加したかを表わしている。図中、曲線50は、上部電極15、下部電極12ともに酸化イリジウムで構成した場合、曲線52は上部電極15を白金で、下部電極12を酸化イリジウムで構成した場合、曲線54は上部電極15を酸化イリジウムで、下部電極12を白金で構成した場合、上部電極15、下部電極12ともに白金で構成した場合の特性変化である。
The vertical axis in FIGS. 5 and 6 represents the value of Pr / Po, where Po is the initial residual polarization and Pr is the residual polarization after fatigue. That is, the larger the value, the more significant the deterioration. The horizontal axis represents how many cycles the voltage of FIG. 7 was applied. In the figure, a
この図からも明らかなように、上部電極15または下部電極12のいずれかを酸化イリジウムで構成すると、残留分極Prの劣化がかなり改善されることが明らかである。特に、上部電極15および下部電極12の双方を酸化イリジウムで構成すると、1010サイクルまで劣化がほとんど生じないことが明らかである。
As is clear from this figure, it is clear that the deterioration of the remanent polarization Pr is considerably improved when either the
ところで、酸化イリジウムは、下地層が配向しているか否かにかかわらず配向性を有しない。このため、酸化イリジウムの上に形成される強誘電体膜8も、配向しないこととなる。
By the way, iridium oxide has no orientation regardless of whether or not the underlayer is oriented. For this reason, the
酸化イリジウムが下地層の配向いかんにかかわらず、配向性をもたないことを検証するため、次のような試験を行った。シリコン基板2上に、直接、酸化イリジウムを下部電極12として形成した強誘電体キャパシタと、酸化シリコン層4上に酸化イリジウムを下部電極12として形成した強誘電体キャパシタとの特性の比較を行った。図9に、そのヒステリシス特性を示す。図9Aが、酸化シリコン層4上に下部電極12を形成した場合であり、図9Bがシリコン基板2上に、直接、酸化イリジウムを下部電極12として形成した場合である。このグラフから明らかなように、酸化イリジウムの下地層が、シリコンであるか酸化シリコンであるかにかかわらず、強誘電体膜8の特性が同じであることが示されている。これは、酸化イリジウムが、下地層が配向しているか否かにかかわらず、配向性を持たないためであると思われる。
In order to verify that iridium oxide has no orientation regardless of the orientation of the underlying layer, the following test was conducted. The characteristics of a ferroelectric capacitor in which iridium oxide is directly formed on the
下部電極12の酸化イリジウム層が配向していないと、その上に形成される強誘電体膜8の配向性も悪くなる。したがって、酸化イリジウム層を用いつつ、強誘電体層8の配向性を向上させれば、さらに残留分極Prの疲労特性が向上する。
If the iridium oxide layer of the
これのためには、酸化イリジウム層の上に白金層を形成して下部電極12を構成すればよい。このようにした場合の、特性の変化を図10Aに示す。このグラフは、縦軸が分極の大きさを表わしており、横軸が図6と同じ電圧の印加サイクルを表わしている。また、このグラフでは、図10Bに示すヒステリシス特性の特徴量Pr、Pmax、P、Nの変化を示している。グラフから明らかなように、酸化イリジウム層の上に白金層を設けることにより、特性の劣化がさらに改善されている。つまり、1011サイクルまで、劣化がほとんど生じていない。
For this purpose, the
なお、白金層に代えて、イリジウム層や白金とイリジウムの合金等の、配向性の良い導電体層を設けてもよい(後述のように、図27の構造のものを用いてもよい)。特に、白金とイリジウムの合金は、配合比を変えることで格子定数を選択することができ、強誘電体層との格子定数のマッチングをとりやすい。 Instead of the platinum layer, a conductor layer with good orientation such as an iridium layer or an alloy of platinum and iridium may be provided (as will be described later, the structure shown in FIG. 27 may be used). In particular, an alloy of platinum and iridium can select the lattice constant by changing the compounding ratio, and can easily match the lattice constant with the ferroelectric layer.
図11に、強誘電体層8としてPZT(52/48)を用い、下部電極12としてPtxIr1-xを用いて、白金とイリジウムの組成比xを変化させた場合の、残留分極Prと抗電界Ecの変化をグラフで示す。この図からも明らかなように、下部電極12として、白金のみを用いた場合(x=1.0の場合)に比べて、イリジウムとの合金を用いた場合の方が、残留分極Prが高い値を示すことが明らかである。すなわち、強誘電性が向上しているといえる。白金0%〜50%の範囲において顕著な特性の改善が得られており、特に白金25%程度をピークとして、20%〜30%の混合比において、極めて優れた特性が得られている。したがって、酸化イリジウム層の上に上記合金を形成すれば、優れた特性の強誘電体膜8を得ることができる。
FIG. 11 shows the residual polarization Pr when PZT (52/48) is used as the
なお、酸化イリジウム層の上に導電層を形成して電極として用いる場合においても、図5、図6の場合と同様に、上下双方の電極15、12に酸化イリジウム層を有するように形成するのが好ましい。
Even when the conductive layer is formed on the iridium oxide layer and used as an electrode, the upper and
図12、図13に、上部電極15に酸化イリジウム層とイリジウム層を用いた場合のヒステリシス特性(図12A、図13A)と、上部電極15にイリジウム層のみを用いた場合のヒステリシス特性(図12B、図13B)を示す。なお、下部電極は、両方の場合ともに、酸化イリジウム層とイリジウム層によって形成した。初期特性(図12A、図12B)は双方とも変わらないが、108回(サイクル)にわたってパルスを印加した後の特性(図13A、図13B)は、明らかに、上部電極15にも酸化イリジウム層とイリジウム層を用いた場合の方が優れている。これも、やはり、酸化イリジウム層による酸素の抜け出しの防止による効果であると思われる。
FIGS. 12 and 13 show hysteresis characteristics when an iridium oxide layer and an iridium layer are used for the upper electrode 15 (FIGS. 12A and 13A), and hysteresis characteristics when only an iridium layer is used for the upper electrode 15 (FIG. 12B). FIG. 13B) is shown. In both cases, the lower electrode was formed of an iridium oxide layer and an iridium layer. Although both initial characteristics (FIGS. 12A and 12B) are not changed, the characteristics (FIGS. 13A and 13B) after applying a pulse for 108 times (cycles) clearly show that the iridium oxide layer and the
なお、酸化イリジウム層の上に、白金を設けた場合と、イリジウムを設けた場合とでは、上記のような残留分極Pr、抗電界Ecの経年変化特性に違いはなかった。しかしながら、強誘電体層8に一定方向のパルスを連続的に印加したり、一定方向の分極状態のまま長時間保持すると分極特性がかたよってしまうインプリント特性において差が生じた。
Note that there was no difference in the aging characteristics of the remanent polarization Pr and the coercive electric field Ec as described above when platinum was provided on the iridium oxide layer and when iridium was provided. However, there is a difference in imprint characteristics in which, when a pulse in a certain direction is continuously applied to the
図14に、酸化イリジウム層の上に白金を設けて下部電極12を形成した場合の、強誘電体キャパシタの特性を示す。このグラフは、分極状態にある強誘電体キャパシタ(強誘電体膜8)に、分極方向とは異なる電圧を印加した場合(図15Aに示す反転モード)と、分極方向と同じ電圧を印加した場合(図15Bに示す非反転モード)の電流(単位面積当りの電流)の時間的変化を示したものである。反転モードとなった場合のほうが大きな電流が流れることがわかる。
FIG. 14 shows the characteristics of the ferroelectric capacitor when the
この特性は、強誘電体キャパシタをメモリとして用いたときに利用される。つまり、電圧を印加したときの電流の積分値をしきい値と比べて大小を判断し、記録されていた情報を読み出すのに用いられる。したがって、使用期間の経過とともに、反転モードQPの場合の電流積分値が減少したり(つまり、しきい値に近づく)、非反転モードの場合の電流積分値が増加したり(つまり、しきい値に近づく)すると、誤読み出しを生じるおそれがある。 This characteristic is used when a ferroelectric capacitor is used as a memory. That is, it is used to read the recorded information by judging the magnitude of the integrated value of the current when the voltage is applied compared to the threshold value. Therefore, as the usage period elapses, the current integrated value in the inverting mode QP decreases (that is, approaches the threshold value), or the current integrated value in the non-inverting mode increases (that is, the threshold value). ), There is a risk of erroneous reading.
図16に、強誘電体膜8(上部電極15、下部電極12ともに、酸化イリジウム層の上に白金を設けて形成した場合)に、同方向のパルスを3×109回印加した後の、反転、非反転モードにおける電流を示す。この実験結果からも明らかなように、反転モードQP+の際の電流積分値が減少し、ほとんど、最初の非反転モードQU-の積分値に等しくなるところまで近づいている。
In FIG. 16, after applying a pulse in the same direction 3 × 10 9 times to the ferroelectric film 8 (when both the
図17に、上記の場合の電流積分値の変化を示す。横軸はパルスの印加サイクル(回数)であり、縦軸は電流積分値である。グラフからもわかるように、104回を越えたあたりから、電流積分値が大きく変化しているのがわかる。 FIG. 17 shows changes in the current integration value in the above case. The horizontal axis represents the pulse application cycle (number of times), and the vertical axis represents the current integration value. As can be seen from the graph, it can be seen that the current integrated value has changed greatly from around 10 4 times.
図18に、上部電極15、下部電極12ともに、酸化イリジウム層の上にイリジウム層を設けて形成した場合の、強誘電体膜8の電流積分値の変化を示す。グラフからも明らかなように、電流積分値がほとんど変化せず、良好な特性が選られている。つまり、上記のようなインプリント特性に関して、酸化イリジウムの上に白金を形成した電極よりも、酸化イリジウムの上にイリジウムを形成した電極の方が優れていることが明らかとなった。
FIG. 18 shows changes in the current integral value of the
図19に、上記の実験に用いた強誘電体キャパシタの各層における元素の含有量を分析した結果を示す。図19Aが酸化イリジウムの上に白金を形成した場合であり、図19Bが酸化イリジウムの上にイリジウムを形成した場合である。横軸は上部電極の表面からの深さを示し、縦軸は各元素の含有量を示している。 FIG. 19 shows the result of analyzing the element content in each layer of the ferroelectric capacitor used in the above experiment. FIG. 19A shows a case where platinum is formed on iridium oxide, and FIG. 19B shows a case where iridium is formed on iridium oxide. The horizontal axis indicates the depth from the surface of the upper electrode, and the vertical axis indicates the content of each element.
このグラフから明らかなことは、図19Aの場合には、強誘電体層8中の鉛(Pb)成分が、下部電極の白金(Pt)のところまで浸透していることである。これに対し、図19Bの場合には、強誘電体中8の鉛(Pb)成分は、ほとんど下部電極のほうに浸透していない。これが、上記のような、インプリント特性に影響を与えているものと思われる。
It is clear from this graph that in the case of FIG. 19A, the lead (Pb) component in the
図20に、この発明の他の実施例による強誘電体キャパシタの構造を示す。この実施例では、下部電極12と酸化シリコン層4との間に、チタン層(5nm)を接合層30として設けている。一般に、酸化イリジウムと酸化シリコンとの密着性はあまり良くない。このため、部分的に合金層がはがれ、強誘電特性を劣化させるおそれがある。特に、合金中のイリジウムの比率が高くなるほど、このことが顕著となる。そこで、この実施例では、酸化シリコン層4と密着性のよいチタン層を接合層30として設けている。これにより、強誘電特性を改善している。なお、チタン層は、スパッタリングによって形成すればよい。
FIG. 20 shows the structure of a ferroelectric capacitor according to another embodiment of the present invention. In this embodiment, a titanium layer (5 nm) is provided as a
なお、上記実施例では、接合層30としてチタン層を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。
In the above embodiment, a titanium layer is used as the
上記各実施例では、強誘電体膜8としてPZTを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ba4Ti3O12を用いてもよい。
In each of the above embodiments, PZT is used as the
この発明の他の実施例によるキャパシタを図21に示す。この実施例では、強誘電体層8に代えて、高誘電率を有する誘電体層90を用いている。酸化シリコン層4の上に、酸化イリジウムの下部電極12を設け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト構造を有する高誘電率薄膜を誘電体層90として形成した。この場合も、強誘電体の場合と同様、誘電性の改善が図られた。つまり、強誘電体層について述べたことが、高誘電率を有する誘電体層にも適用できることが明らかとなった。
A capacitor according to another embodiment of the present invention is shown in FIG. In this embodiment, a
図22に、この発明の他の実施例による強誘電体キャパシタの構造を示す。シリコン基板2の上に、酸化シリコン層4、下部電極12、強誘電体膜(強誘電体層)8、上部電極15が設けられている。下部電極12は、イリジウム層11とその上に形成された酸化イリジウム層13によって形成されている。また、上部電極15は、イリジウム層7とその上に形成された酸化イリジウム層9によって形成されている。
FIG. 22 shows the structure of a ferroelectric capacitor according to another embodiment of the present invention. A
下部電極12近傍の拡大図を、図23に示す。イリジウム層11は、柱状の結晶であるため、強誘電体膜8中の酸素を透過してしまう。この実施例では、イリジウム層11の上部表面に酸化イリジウム層13を形成している。前述のように、この酸化イリジウム層13によって強誘電体膜8の酸素の欠乏を防ぐことができる。上部電極15についても同様である。
An enlarged view of the vicinity of the
上記実施例では、下部電極12、上部電極15の双方に酸化イリジウム層を形成しているので、経年変化の少ない優れた特性の強誘電体キャパシタを得ることができる。なお、下部電極12、上部電極15の何れか一方を、上記の構造にしても、ある程度の効果は得られる。この点についても、後述する。
In the above embodiment, since the iridium oxide layer is formed on both the
図24に、この強誘電体キャパシタの製造工程を示す。シリコン基板2の表面を熱酸化し、酸化シリコン層4を形成する(図24A)。ここでは、酸化シリコン層4の厚さを600nmとした。次に、イリジウムをターゲットとして用いて、イリジウム層11を、酸化シリコン層4の上に形成する(図24B)。次に、O2雰囲気中で800度、1分の熱処理を行い、イリジウム層11の表面に酸化イリジウム層13を形成する。このイリジウム層11と酸化イリジウム層13を、下部電極12とする。ここでは、下部電極を、200nmの厚さに形成した。
FIG. 24 shows the manufacturing process of this ferroelectric capacitor. The surface of the
次に、この下部電極12の上に、ゾルゲル法によって、強誘電体層8としてPZT膜を形成する(図24C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tーOC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、150度(摂氏、以下同じ)で乾燥させ、ドライエアー雰囲気において400度で30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、700度以上の熱処理を施した。このようにして、250nmの強誘電体層8を形成した。なお、ここでは、PbZrXTi1-XO3において、xを0.52として(以下PZT(52・48)と表わす)、PZT膜を形成している。
Next, a PZT film is formed as the
さらに、強誘電体層8の上に、スパッタリングによりイリジウム層7を形成する。次に、O2雰囲気中で800度、1分の熱処理を行い、イリジウム層7の表面に酸化イリジウム層9を形成する(図24D)。このイリジウム層7と酸化イリジウム層9を、上部電極15とする。ここでは、上部電極15を、200nmの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。
Further, the
図25、図26に、このようにして得られた強誘電体キャパシタの残留分極Prの疲労特性を示す。このグラフの測定は、図5、図6と同様の方法によって行った。 25 and 26 show the fatigue characteristics of the remanent polarization Pr of the ferroelectric capacitor thus obtained. The measurement of this graph was performed by the same method as in FIGS.
図25、図26の縦軸は、最初の残留分極をPoとし、疲労後の残留分極をPrとしたとき、Pr/Poの値を表わしている。横軸は、図7の電圧を、何サイクル繰り返して印加したかを表わしている。図中、曲線αは、下部電極12のみを、上記実施例のように製造した場合である。ここでは、酸化シリコン層4を600nmとし、下部電極12(イリジウム層11の表面を酸化したもの)を200nmとし、強誘電体膜8(PZT(52/48))を250nmとし、上部電極を白金で構成した。曲線βは、下部電極12のイリジウム層の表面を酸化しなかった場合である(他の条件は曲線αと同じ)。また、曲線γは、下部電極12を白金によって形成した場合である(他の条件は曲線αと同じ)。
The vertical axis in FIGS. 25 and 26 represents the value of Pr / Po, where Po is the initial residual polarization and Pr is the residual polarization after fatigue. The horizontal axis represents how many cycles the voltage of FIG. 7 was applied. In the figure, a curve α represents a case where only the
この図からも明らかなように、イリジウム層11の表面を酸化して酸化イリジウム層13を形成した場合には、残留分極Prの劣化はかなり改善されている。なお、白金(曲線γ)に比べて、イリジウム(酸化しない場合)(曲線β)の方が優れているのは、特別に酸化処理をしなくとも、他の工程等でイリジウムが酸化されるためであると考えられる。
As is apparent from this figure, when the surface of the
なお、この実施例についても、図20で説明したような接合層30を設けることが好ましい。
Also in this embodiment, it is preferable to provide the
また、ここで説明したイリジウムの表面を酸化するという実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。 Further, the embodiment of oxidizing the iridium surface described here can be applied not only to the ferroelectric film but also to the above-described dielectric film having a high dielectric constant, and the same effect can be obtained.
上記のように、イリジウム層の表面を酸化することにより強誘電体膜の酸素の抜け出しを防止できるが、表面に酸化イリジウムが形成されて、強誘電体膜の配向性が悪くなる。これは、既に述べたように、酸化イリジウム層13の上に、イリジウム層、白金層、これらの合金層等を設けることにより解決できる(図10参照)。しかし、次のようにして、下部電極を形成しても解決できる。 As described above, it is possible to prevent the escape of oxygen from the ferroelectric film by oxidizing the surface of the iridium layer, but iridium oxide is formed on the surface and the orientation of the ferroelectric film is deteriorated. As described above, this can be solved by providing an iridium layer, a platinum layer, an alloy layer thereof, or the like on the iridium oxide layer 13 (see FIG. 10). However, this problem can be solved by forming the lower electrode as follows.
まず、図27に示すように、イリジウム層11の上に白金層80(薄膜導電体)をごく薄く設ける。ここでは、30nmとした。次に、この状態で熱処理を行う。表面の白金層80は酸素と反応しないので、酸化されない。また、白金層80は、薄く形成されているので、その下のイリジウム層11の結晶間が酸化され、酸化イリジウムが形成されて酸素の透過を防ぐ。したがって、表面は配向性に優れたままでありながら、酸素の透過を防ぐことのできる下部電極12を形成することができる。なお、薄膜導電体としては、配向性が良く、酸化しにくい導電体であれば、どのようなものを使用してもよい。
First, as shown in FIG. 27, a platinum layer 80 (thin film conductor) is provided very thinly on the
なお、このような薄膜白金層80を形成したのち酸化したイリジウム層11は、単独で下部電極12として使用できる。しかし、スパッタリングで形成した酸化イリジウム層の上に配向性の良い導電層(イリジウム層、白金層等)を設けて配向性を改善した実施例(図10参照)においての、配向性の良い導電層として用いることもできる。
The
図28Bに、酸化イリジウム(50nm)の上に、図27の構造のイリジウム層(200nm)および白金層(30nm)を設けて酸化処理したものを下部電極12とした場合の、強誘電体8のヒステリシス特性を示す。また、図28Aに、酸化イリジウム層(50nm)の上にイリジウム層(200nm)を設けて酸化処理した場合の、強誘電体8のヒステリシス特性を示す。図から明らかなように、図27の構造のものを用いた場合のほうが、ヒステリシス特性が優れている。
In FIG. 28B, when the iridium layer (200 nm) and the platinum layer (30 nm) having the structure of FIG. 27 are provided on the iridium oxide (50 nm) and oxidized to form the
また、ここで説明した実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。 The embodiment described here can be applied not only to the ferroelectric film but also to the above-described dielectric film having a high dielectric constant, and the same effect can be obtained.
2 シリコン基板
4 酸化シリコン層
8 強誘電体層
12 下部電極
15 上部電極
90 高誘電率を有する誘電体層
2
Claims (3)
前記絶縁層の形成された基板上に柱状多結晶からなるイリジウム層を下部電極として形成するステップと、
前記下部電極上に酸化物誘電体層を形成するステップと、
前記酸化物誘電体層上に上部電極を形成するステップとを含み、
前記柱状多結晶からなるイリジウム層を下部電極として形成するステップの後の他のステップにおいて、前記柱状多結晶からなるイリジウム層の表面に酸化イリジウムが形成される、
誘電体キャパシタの製造方法。 Forming an insulating layer on the substrate;
Forming a columnar polycrystalline iridium layer as a lower electrode on the substrate on which the insulating layer is formed;
Forming an oxide dielectric layer on the lower electrode;
Forming an upper electrode on the oxide dielectric layer;
In another step after the step of forming the columnar polycrystalline iridium layer as a lower electrode, iridium oxide is formed on the surface of the columnar polycrystalline iridium layer,
A method for manufacturing a dielectric capacitor.
前記酸化イリジウムは、前記酸化物誘電体層を形成するステップにおいて形成される、誘電体キャパシタの製造方法。 A method of manufacturing a dielectric capacitor according to claim 1,
The method of manufacturing a dielectric capacitor, wherein the iridium oxide is formed in the step of forming the oxide dielectric layer.
前記酸化イリジウムは、前記上部電極を形成するステップにおいて形成される、誘電体キャパシタの製造方法。 A method of manufacturing a dielectric capacitor according to claim 1,
The method for manufacturing a dielectric capacitor, wherein the iridium oxide is formed in the step of forming the upper electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194588A JP3954635B2 (en) | 1994-01-13 | 2006-07-14 | Method for manufacturing dielectric capacitor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP224794 | 1994-01-13 | ||
JP224594 | 1994-01-13 | ||
JP2006194588A JP3954635B2 (en) | 1994-01-13 | 2006-07-14 | Method for manufacturing dielectric capacitor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001273692A Division JP3954339B2 (en) | 1994-01-13 | 2001-09-10 | Dielectric capacitor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062301A Division JP4554631B2 (en) | 1994-01-13 | 2007-03-12 | Dielectric capacitor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319357A true JP2006319357A (en) | 2006-11-24 |
JP3954635B2 JP3954635B2 (en) | 2007-08-08 |
Family
ID=37539685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194588A Expired - Lifetime JP3954635B2 (en) | 1994-01-13 | 2006-07-14 | Method for manufacturing dielectric capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3954635B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134710A (en) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | Dielectric capacitor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3981142B2 (en) * | 1994-01-13 | 2007-09-26 | ローム株式会社 | Ferroelectric capacitor and manufacturing method thereof |
Citations (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222616A (en) * | 1986-03-25 | 1987-09-30 | 宇部興産株式会社 | Heat-resistant electrode thin film |
JPH03214717A (en) * | 1989-07-17 | 1991-09-19 | Natl Semiconductor Corp <Ns> | Electrode for electric ceramic oxide apparatus |
JPH03253065A (en) * | 1990-03-01 | 1991-11-12 | Nec Corp | Thin-film capacitor and its manufacture |
JPH03257858A (en) * | 1990-03-07 | 1991-11-18 | Nec Corp | Thin film capacitor |
JPH0451407A (en) * | 1990-06-18 | 1992-02-19 | Toshiba Corp | Manufacture of ferroelectric thin film |
JPH0485878A (en) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | Semiconductor device |
JPH0492468A (en) * | 1990-08-07 | 1992-03-25 | Seiko Epson Corp | Semiconductor device |
JPH0529567A (en) * | 1991-07-19 | 1993-02-05 | Mitsubishi Electric Corp | Memory capacitor of semiconductor memory and manufacture thereof |
JPH0555514A (en) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | Semiconductor device and fabrication thereof |
JPH05251258A (en) * | 1992-03-05 | 1993-09-28 | Nec Corp | Thin film capacitor and manufacture thereof |
JPH06151383A (en) * | 1992-11-12 | 1994-05-31 | Mitsubishi Electric Corp | Method of etching high-permittivity multicomponent oxide film and refractory metal film, manufacture of thin-film capacitor, and plasma apparatus for film formation |
JPH06204431A (en) * | 1993-01-05 | 1994-07-22 | Nec Corp | Semiconductor device |
JPH06204404A (en) * | 1992-12-28 | 1994-07-22 | Hitachi Ltd | Semiconductor device and capacitative element, and manufacture thereof |
JPH06350029A (en) * | 1993-03-31 | 1994-12-22 | Texas Instr Inc <Ti> | Microelectronic circuit structure and its manufacture |
JPH077137A (en) * | 1993-01-27 | 1995-01-10 | Texas Instr Inc <Ti> | Microelectronics structure and preparation thereof |
JP3247023B2 (en) * | 1994-01-13 | 2002-01-15 | ローム株式会社 | Dielectric capacitor, non-volatile memory and method of manufacturing the same |
JP2002134710A (en) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | Dielectric capacitor |
JP2002261252A (en) * | 1994-01-13 | 2002-09-13 | Rohm Co Ltd | Ferroelectric capacitor |
JP3349612B2 (en) * | 1994-01-13 | 2002-11-25 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP3461398B2 (en) * | 1994-01-13 | 2003-10-27 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP3689702B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Method for manufacturing dielectric capacitor |
JP3689703B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP3689674B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP2005303324A (en) * | 1994-01-13 | 2005-10-27 | Rohm Co Ltd | Dielectric capacitor |
JP3810391B2 (en) * | 1994-01-13 | 2006-08-16 | ローム株式会社 | Dielectric capacitor |
JP2006319358A (en) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | Ferroelectric capacitor and its fabrication process |
-
2006
- 2006-07-14 JP JP2006194588A patent/JP3954635B2/en not_active Expired - Lifetime
Patent Citations (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222616A (en) * | 1986-03-25 | 1987-09-30 | 宇部興産株式会社 | Heat-resistant electrode thin film |
JPH03214717A (en) * | 1989-07-17 | 1991-09-19 | Natl Semiconductor Corp <Ns> | Electrode for electric ceramic oxide apparatus |
JPH03253065A (en) * | 1990-03-01 | 1991-11-12 | Nec Corp | Thin-film capacitor and its manufacture |
JPH03257858A (en) * | 1990-03-07 | 1991-11-18 | Nec Corp | Thin film capacitor |
JPH0451407A (en) * | 1990-06-18 | 1992-02-19 | Toshiba Corp | Manufacture of ferroelectric thin film |
JPH0485878A (en) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | Semiconductor device |
JPH0492468A (en) * | 1990-08-07 | 1992-03-25 | Seiko Epson Corp | Semiconductor device |
JPH0529567A (en) * | 1991-07-19 | 1993-02-05 | Mitsubishi Electric Corp | Memory capacitor of semiconductor memory and manufacture thereof |
JPH0555514A (en) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | Semiconductor device and fabrication thereof |
JPH05251258A (en) * | 1992-03-05 | 1993-09-28 | Nec Corp | Thin film capacitor and manufacture thereof |
JPH06151383A (en) * | 1992-11-12 | 1994-05-31 | Mitsubishi Electric Corp | Method of etching high-permittivity multicomponent oxide film and refractory metal film, manufacture of thin-film capacitor, and plasma apparatus for film formation |
JPH06204404A (en) * | 1992-12-28 | 1994-07-22 | Hitachi Ltd | Semiconductor device and capacitative element, and manufacture thereof |
JPH06204431A (en) * | 1993-01-05 | 1994-07-22 | Nec Corp | Semiconductor device |
JPH077137A (en) * | 1993-01-27 | 1995-01-10 | Texas Instr Inc <Ti> | Microelectronics structure and preparation thereof |
JPH06350029A (en) * | 1993-03-31 | 1994-12-22 | Texas Instr Inc <Ti> | Microelectronic circuit structure and its manufacture |
JP3349612B2 (en) * | 1994-01-13 | 2002-11-25 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP2002134710A (en) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | Dielectric capacitor |
JP2002261252A (en) * | 1994-01-13 | 2002-09-13 | Rohm Co Ltd | Ferroelectric capacitor |
JP3247023B2 (en) * | 1994-01-13 | 2002-01-15 | ローム株式会社 | Dielectric capacitor, non-volatile memory and method of manufacturing the same |
JP3461398B2 (en) * | 1994-01-13 | 2003-10-27 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP3689702B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Method for manufacturing dielectric capacitor |
JP3689703B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP3689674B2 (en) * | 1994-01-13 | 2005-08-31 | ローム株式会社 | Dielectric capacitor and method of manufacturing the same |
JP2005303324A (en) * | 1994-01-13 | 2005-10-27 | Rohm Co Ltd | Dielectric capacitor |
JP3810391B2 (en) * | 1994-01-13 | 2006-08-16 | ローム株式会社 | Dielectric capacitor |
JP2006319358A (en) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | Ferroelectric capacitor and its fabrication process |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134710A (en) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | Dielectric capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP3954635B2 (en) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3929513B2 (en) | Dielectric capacitor and manufacturing method thereof | |
KR100329533B1 (en) | Electronic Devices Including Perovskite Oxide Films, Manufacturing Methods And Ferroelectric Capacitors | |
JP3461398B2 (en) | Dielectric capacitor and method of manufacturing the same | |
KR100268453B1 (en) | Semiconductor device and its manufacturing method | |
JP3247023B2 (en) | Dielectric capacitor, non-volatile memory and method of manufacturing the same | |
JP3349612B2 (en) | Dielectric capacitor and method of manufacturing the same | |
JP3810391B2 (en) | Dielectric capacitor | |
JP2005303324A (en) | Dielectric capacitor | |
JP3689674B2 (en) | Dielectric capacitor and method of manufacturing the same | |
JP4554631B2 (en) | Dielectric capacitor and manufacturing method thereof | |
JP3954635B2 (en) | Method for manufacturing dielectric capacitor | |
JP3954339B2 (en) | Dielectric capacitor | |
JP3689702B2 (en) | Method for manufacturing dielectric capacitor | |
JP3689703B2 (en) | Dielectric capacitor and method of manufacturing the same | |
JP3981142B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
JP3954390B2 (en) | Dielectric capacitor | |
JPH10214947A (en) | Thin film dielectric element | |
JP4931292B2 (en) | Ferroelectric memory and manufacturing method thereof | |
JP4255495B2 (en) | Dielectric capacitor | |
JP2007184623A (en) | Dielectric capacitor | |
JP2001048645A (en) | Ferroelectric thin film and its production | |
JP2007294986A (en) | Oxide dielectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |