JP2006314011A - Synchronous separation circuit - Google Patents
Synchronous separation circuit Download PDFInfo
- Publication number
- JP2006314011A JP2006314011A JP2005135676A JP2005135676A JP2006314011A JP 2006314011 A JP2006314011 A JP 2006314011A JP 2005135676 A JP2005135676 A JP 2005135676A JP 2005135676 A JP2005135676 A JP 2005135676A JP 2006314011 A JP2006314011 A JP 2006314011A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- minimum value
- video signal
- period
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、入力された映像信号から同期信号を検出する同期分離回路に関するものである。 The present invention relates to a synchronization separation circuit that detects a synchronization signal from an input video signal.
輝度信号(以下、Y信号と称する。)と色信号(以下、C信号と称する。)が重畳された複合映像信号(以下、映像信号と称する。)の平均レベルは、垂直ブランキング期間において常に低くなる。このため、映像信号は、垂直走査周波数成分(NTSCの場合、約59.94Hz)を有している。映像信号が伝送される際、一般に直流成分は阻止されて伝送されるが、この際、垂直走査周波数成分が減衰すると、垂直ブランキング期間のレベルが映像の平均レベルに近づくこととなる。この結果、垂直ブランキング期間の同期信号下端電位が他の期間の同期信号下端電位よりも高くなっていく現象が起こる。(以下の説明では、この垂直ブランキング期間の同期信号下端電位が上昇している信号状態をVサグ状態と称する。また、このような状態になることを「Vサグが発生する」ということにする。)
したがって、入力された映像信号から同期信号を検出する同期分離回路では、垂直ブランキング期間に比較的多く発生するとされるVサグが発生した時でも、入力された映像信号から同期信号を精度よく検出できるように構成する必要がある。
The average level of a composite video signal (hereinafter referred to as a video signal) on which a luminance signal (hereinafter referred to as a Y signal) and a color signal (hereinafter referred to as a C signal) are superimposed is always in the vertical blanking period. Lower. For this reason, the video signal has a vertical scanning frequency component (about 59.94 Hz in the case of NTSC). When a video signal is transmitted, a direct current component is generally blocked and transmitted. At this time, when the vertical scanning frequency component is attenuated, the level of the vertical blanking period approaches the average level of the video. As a result, a phenomenon occurs in which the lower end potential of the synchronizing signal in the vertical blanking period becomes higher than the lower end potential of the synchronizing signal in other periods. (In the following description, a signal state in which the lower end potential of the synchronizing signal during the vertical blanking period is increased is referred to as a V sag state. Also, such a state is referred to as “V sag is generated”. To do.)
Therefore, the sync separation circuit that detects the sync signal from the input video signal accurately detects the sync signal from the input video signal even when V sag, which is relatively generated during the vertical blanking period, occurs. It needs to be configured so that it can.
Vサグが発生した時でも同期信号を検出できる同期分離回路としては、入力された映像信号の一定期間における映像信号のレベルの最小値を検出し、その最小値が妥当な値かどうか(最小値が所定の範囲にあるかどうか)に応じて、所定のoffset値をその最小値に加算(または減算)して閾値を求め、求めた閾値と映像信号のレベルとを比較し、レベルが閾値以下となった映像信号の部分を同期信号として検出する同期分離回路300がある。
As a sync separation circuit that can detect a sync signal even when V sag occurs, the minimum value of the level of the video signal in a certain period of the input video signal is detected, and whether or not the minimum value is an appropriate value (minimum value). Depending on whether or not is within a predetermined range), a predetermined offset value is added to (or subtracted from) the minimum value to obtain a threshold value, and the obtained threshold value is compared with the level of the video signal. There is a
図4は、同期分離回路300の構成を示すブロック図である。同期分離回路300は、最小値検出部310、最小値判定部320、閾値算出部330、および同期分離部340を備えて構成されている。
FIG. 4 is a block diagram showing a configuration of the
最小値検出部310は、複合映像信号入力端子から入力された映像信号映像信号の所定の検出期間における信号レベルの最小値を求め、求めた最小値を示す最小値信号を最小値判定部320に出力するようになっている。最小値を検出する期間は、例えば、映像の1ラインに対する映像信号が出力された期間(以下1Hと言う。)を100%基準として110%、55%など回路により個々のパターンがある。
The minimum
最小値判定部320は、前記最小値が妥当な値であるかを判定し、判定結果を示す判定結果信号を最小値判定部320に出力するようになっている。具体的には、前ラインで検出された最小値をXとすると、X±α(αは所定の定数)の範囲内(X−α<最小値<X+α、以下この範囲を許容レンジと称する。)に前記最小値が入っている場合に、その最小値が妥当であると判定され、前記範囲内に入っていない場合に、妥当でない(例えば、検出した最小値がノイズによる場合、または同期信号以外の箇所の信号による場合等)と判定される。
The minimum
閾値算出部330は、最小値検出部310が求めた最小値に、その最小値が妥当な値かどうかに応じて、所定のoffset値を加算(または減算)した閾値を求めるようになっている。詳しくは、前記最小値が妥当な値であれば、所定のoffset値を前記最小値に加算して求めた閾値を閾値信号として出力する。前記最小値が前記許容レンジ内の値よりも大きな(または小さな)値の場合には、映像信号のレベルが変動(Vサグが発生)していると判断し、前記最小値に対して第2のoffset値(Y)を加算(または、減算)した値を新たな最小値とし、その新たな最小値に前記offset値を加算して求めた閾値を閾値信号として出力する。
The threshold
同期分離部340は、前記映像信号と、閾値算出部330が出力した閾値信号とが入力され、入力された映像信号のレベルが、閾値信号が示すレベル以下になった時の信号を同期信号として、同期信号出力端子へ出力するようになっている。
The
例えば、1Hの期間において映像信号のレベルの最小値を検出するように構成された回路に対して、図5に示す映像信号Aが入力されると、最小値検出部310によって1Hの期間における映像信号レベルの最小値が検出される(図5の映像信号Aの○印部分を参照)。この最小値は、最小値判定部320で妥当性が判定される。
For example, when the video signal A shown in FIG. 5 is input to a circuit configured to detect the minimum value of the level of the video signal in the 1H period, the video in the 1H period is input by the minimum
ここでの判定結果、最小値が妥当でないと判定された場合(図5の映像信号Aの☆印参照)には、次の1Hの期間で最小値が判定条件の範囲内で収まるように、最小値判定部320での閾値算出時に、(最小値+offset値)に対し、更に第2のoffset値Yが加算される。これにより、Vサグが発生していても閾値が信号変化に追従して求められ(図5の区間Vを参照。)、同期分離部340によって、前記映像信号のレベルが前記閾値以下になった時の信号が同期信号として同期信号出力端子に出力される(図5の同期信号Cを参照。)。
When it is determined that the minimum value is not valid (see the asterisk mark of the video signal A in FIG. 5), the minimum value is within the range of the determination condition in the next 1H period. When the threshold value is calculated by the minimum
また、例えば、0.5Hの期間において映像信号のレベルの最小値を検出するように構成された回路に対して、図6に示す映像信号Aが入力されると、最小値検出部310によって、0.5Hの期間における映像信号レベルの最小値が検出される(図6の映像信号Aの○印部分を参照)。この最小値は、最小値判定部320で妥当性が判定される。
For example, when the video signal A shown in FIG. 6 is input to the circuit configured to detect the minimum value of the level of the video signal in the period of 0.5H, the minimum
ここでの判定結果、最小値が妥当でないと判定された場合(図6の映像信号Aの☆印参照)には、次の0.5Hの期間で最小値が判定条件の範囲内で収まるように、最小値判定部320での閾値算出時に、(最小値+offset値)に対し、更に第2のoffset値(Y)が加算される。これにより、Vサグが発生していても閾値が信号変化に追従して求められ(図6の区間Vを参照。)、同期分離部340によって、前記映像信号のレベルが前記閾値以下になった時の信号が同期信号として同期信号出力端子に出力される(図6の同期信号Cを参照。)。
If it is determined that the minimum value is not valid (see the asterisk of the video signal A in FIG. 6), the minimum value is within the range of the determination condition in the next 0.5H period. In addition, when the threshold value is calculated by the minimum
このように同期分離回路300によれば、Vサグが発生しているかどうかに応じて、閾値が変更されて、入力された映像信号から適切に同期信号を検出して出力することができる。
As described above, according to the
また、レベルが低い映像信号(例えば、標準の映像信号レベルの30%程度の信号。以下、弱電界信号と称する。)の場合であっても、同期信号の検出ができることが映像品質を確保する上で重要な要素となる。 Further, even in the case of a video signal with a low level (for example, a signal of about 30% of the standard video signal level, hereinafter referred to as a weak electric field signal), the video quality can be ensured by being able to detect the synchronization signal. It is an important factor above.
弱電界信号が入力された時にも同期信号を検出できる従来の同期分離回路としては、PLL(Phase−Locked−Loop)回路で、同期分離された水平同期信号のロック状態を監視し、ロック状態によって同期分離を行うための閾値を調整しているものもある(例えば、特許文献1を参照。)。 As a conventional synchronization separation circuit that can detect a synchronization signal even when a weak electric field signal is input, a PLL (Phase-Locked-Loop) circuit is used to monitor the lock state of the synchronization-separated horizontal synchronization signal. Some have adjusted the threshold value for performing synchronous separation (see, for example, Patent Document 1).
この同期分離回路では、同期分離回路から出力した水平同期信号を所定の逓倍比で逓倍したクロック信号をPLL回路によって生成し、このPLL回路がロック状態になっているか否かを検出し、検出結果に応じて、同期分離を行うための閾値を調整する。例えば、ロック状態に達していないと判断したときは、ロック検出信号を出力せず、これに応じて同期分離回路の中の閾値をノイズ入力に強く、誤動作しにくいレベルに制御する。 In this synchronization separation circuit, a clock signal obtained by multiplying the horizontal synchronization signal output from the synchronization separation circuit by a predetermined multiplication ratio is generated by the PLL circuit, and it is detected whether or not the PLL circuit is in a locked state. The threshold for performing synchronization separation is adjusted according to the above. For example, when it is determined that the lock state has not been reached, the lock detection signal is not output, and the threshold value in the sync separation circuit is controlled to a level that is strong against noise input and is unlikely to malfunction.
この同期分離回路によれば、受信される映像信号の状態に応じて、同期分離回路の閾値を最適に制御することができ、弱電界信号入力時にも安定した水平同期信号および垂直同期信号を生成することが可能になる。
しかし、一定期間に検出した最小値に応じて前記閾値を調整する従来の同期分離回路では、映像信号が弱電界信号の場合に同期信号が精度よく検出でき、かつVサグが発生した場合にも同期信号が精度よく検出できるようにするのは困難であった。 However, in the conventional sync separator that adjusts the threshold according to the minimum value detected in a certain period, the sync signal can be detected accurately when the video signal is a weak electric field signal, and the V sag is generated. It has been difficult to accurately detect the synchronization signal.
例えば最小値を検出するための期間が1H以上の設定になっていると、画素が有効に出力されている期間(有効画素期間)では、映像信号レベルが30%程度であっても同期信号を検出できるが、垂直ブランキング期間(以下、VB期間と称する。)では、同期信号を検出できない可能性がある。すなわち、VB期間は、0.5H間隔で同期(等価)パルスが存在するため、閾値の追従が0.5H遅れることになる。したがって、VB期間にVサグが発生しても、閾値の変更が、映像信号レベルの変動に追従できず、同期信号を検出できない可能性がある。 For example, if the period for detecting the minimum value is set to 1H or more, in the period in which the pixels are effectively output (effective pixel period), the synchronization signal is output even if the video signal level is about 30%. Although it can be detected, there is a possibility that the synchronization signal cannot be detected in the vertical blanking period (hereinafter referred to as VB period). That is, in the VB period, since synchronization (equivalent) pulses exist at intervals of 0.5H, tracking of the threshold is delayed by 0.5H. Therefore, even if V sag occurs in the VB period, the change of the threshold value cannot follow the fluctuation of the video signal level, and the synchronization signal may not be detected.
また、例えば最小値を検出するための期間を0.5Hとした場合には、VB期間でVサグが発生しても、映像信号レベルの変動に対する追従を適時行うことができるが、有効画素期間(同期信号の間隔が1H)の時に、検出期間の0.5H内に同期信号がないと、最小値を誤って検出してしまうため、次の検出範囲での閾値に、前記第2のoffset値(Y)が加算される。この際の映像信号レベルが30%程度となっていると、算出した閾値が映像信号レベルを超えてしまい、同期信号を検出できない可能性がある。 For example, when the period for detecting the minimum value is 0.5H, even if a V sag occurs in the VB period, it is possible to follow the fluctuation of the video signal level in a timely manner. When the synchronization signal interval is 1H, if there is no synchronization signal within 0.5H of the detection period, the minimum value is erroneously detected. Therefore, the second offset is set to the threshold value in the next detection range. The value (Y) is added. If the video signal level at this time is about 30%, the calculated threshold value exceeds the video signal level, and the synchronization signal may not be detected.
また、PLL回路のロック状態に応じて閾値を調整する同期分離回路では、弱電界信号に対しては、安定して同期信号を検出することはできても、Vサグ状態については考慮されていなかった。 Further, in the synchronization separation circuit that adjusts the threshold according to the lock state of the PLL circuit, the V sag state is not taken into account even though the synchronization signal can be stably detected for the weak electric field signal. It was.
本発明は、前記の問題に着目してなされたものであり、映像信号が弱電界信号の場合、かつVサグが発生した場合に同期信号を精度よく検出し、同期信号の検出効率を向上できる同期分離回路を提供することを課題とする。 The present invention has been made paying attention to the above-mentioned problem, and can detect the synchronization signal accurately when the video signal is a weak electric field signal and a V sag occurs, and can improve the detection efficiency of the synchronization signal. It is an object to provide a synchronization separation circuit.
前記の課題を解決するため、請求項1の発明は、
映像信号から同期信号を検出する同期分離回路であって、
前記映像信号のライン数をカウントするラインカウンタと、
前記ライン数に基づいて、前記映像信号が有効画素期間か垂直ブランキング期間かを判定する期間判定部と、
前記映像信号が有効画素期間か垂直ブランキング期間かに応じて定められた検出期間において、前記映像信号のレベルの最小値を検出する最小値検出部と、
前記最小値検出部が検出した最小値が所定の許容レンジ内の値かどうかを判定する最小値判定回路と、
前記最小値判定回路の判定結果に応じて定められたオフセット値を前記最小値に加減算した閾値を求める閾値算出部と、
前記映像信号のレベルが前記閾値以下になった時の信号を前記同期信号として出力する同期分離部と、
を備えたことを特徴とする。
In order to solve the above problems, the invention of claim 1
A synchronization separation circuit for detecting a synchronization signal from a video signal,
A line counter for counting the number of lines of the video signal;
A period determining unit that determines whether the video signal is an effective pixel period or a vertical blanking period based on the number of lines;
A minimum value detecting unit for detecting a minimum value of the level of the video signal in a detection period determined according to whether the video signal is an effective pixel period or a vertical blanking period;
A minimum value determination circuit for determining whether the minimum value detected by the minimum value detection unit is a value within a predetermined allowable range; and
A threshold value calculation unit for obtaining a threshold value obtained by adding or subtracting an offset value determined according to a determination result of the minimum value determination circuit to the minimum value;
A sync separator that outputs a signal when the level of the video signal is equal to or lower than the threshold as the sync signal;
It is provided with.
これにより、有効画素期間とVB期間とで、映像信号レベルの最小値の検出期間が切り換えられるので、映像信号が弱電界信号の場合で、かつVサグが発生した場合にも同期信号を精度よく検出して同期分離を行うことが可能になる。 As a result, since the detection period of the minimum value of the video signal level is switched between the effective pixel period and the VB period, the synchronization signal can be accurately obtained even when the video signal is a weak electric field signal and a V sag occurs. Detection and synchronization separation can be performed.
また、請求項2の発明は、
請求項1の同期分離回路であって、
さらに、前記映像信号のレベルの変化率を検出する信号レベル変化率検出部を備え、
前記最小値検出部は、前記信号レベル変化率検出部が検出した変化率が所定の値よりも大きい場合に、前記許容レンジを広げるように構成され、
前記閾値算出部は、前記信号レベル変化率検出部が検出した変化率の大きさに応じて、前記オフセット値を増減させるように構成されていることを特徴とする。
The invention of claim 2
The synchronization separation circuit of claim 1,
Furthermore, a signal level change rate detection unit for detecting a change rate of the level of the video signal,
The minimum value detection unit is configured to widen the allowable range when the change rate detected by the signal level change rate detection unit is larger than a predetermined value,
The threshold calculation unit is configured to increase or decrease the offset value in accordance with the magnitude of the change rate detected by the signal level change rate detection unit.
これにより、映像信号レベルの最小値をより精度よく検出できる。 Thereby, the minimum value of the video signal level can be detected with higher accuracy.
本発明によれば、映像信号が弱電界信号の場合、かつVサグが発生した場合に同期信号を精度よく検出し、同期信号の検出効率を向上することができる。 According to the present invention, when a video signal is a weak electric field signal and a V sag is generated, the synchronization signal can be detected with high accuracy, and the detection efficiency of the synchronization signal can be improved.
以下、本発明の実施形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
《発明の実施形態1》
図1は、本発明の実施形態1に係る同期分離回路100の構成を示すブロック図である。同図に示すように、同期分離回路100は、ラインカウンタ110、有効画素/VB期間判定部120、最小値検出部130、最小値判定部140、閾値算出部150、および同期分離部160を備えて構成されている。
Embodiment 1 of the Invention
FIG. 1 is a block diagram showing a configuration of a
ラインカウンタ110は、同期分離部160が出力した同期信号に基づいて、映像信号のライン数をカウントし、ライン数を示す信号を有効画素/VB期間判定部120出力するようになっている。
The
有効画素/VB期間判定部120は、前記ライン数に基づいて、映像信号において画素が有効に出力されている期間(有効画素期間)か垂直ブランキング期間(VB期間)であるかを判定し、判定結果を示す判定信号を最小値検出部130に出力するようになっている。
The effective pixel / VB
最小値検出部130は、複合映像信号入力端子から入力された映像信号が有効画素期間であるかVB期間であるかに応じて定められた検出期間における映像信号レベルの最小値を求め、求めた最小値を示す最小値信号を最小値判定部140に出力するようになっている。検出期間は、具体的には、前記判定信号が有効画素期間を示している場合には、期間を1H以上に設定し、VB期間には0.5H前後に設定する。有効画素期間に検出期間を1H以上に設定することによって、検出期間に必ず同期信号が含まれるようにできる。また、VB期間に検出期間を0.5H前後に設定することによって、0.5Hごとに存在する同期パルスに追従して最小値の検出を行うことができる。
The minimum
最小値判定部140は、前記最小値信号が入力され、最小値信号が示す最小値が妥当な値であるかを判定し、判定結果を示す判定結果信号を閾値算出部150に出力するようになっている。具体的には、前ラインで検出された最小値をXとすると、X±α(αは所定の定数)の範囲内(X−α<最小値<X+α、以下この範囲を許容レンジと称する。)に前記最小値が入っている場合に、その最小値が妥当であると判定され、前記範囲内に入っていない場合に、妥当でない(例えば、検出した最小値がノイズによる場合等)と判定される。
The minimum
閾値算出部150は、最小値検出部130が求めた最小値が妥当な値であれば、所定のoffset値を前記最小値に加算して求めた閾値を閾値信号として出力する一方、前記最小値が許容レンジ内の値よりも大きな(または小さな)値の場合には、映像信号のレベルが変動(Vサグが発生)していると判断し、前記最小値に対して第2のoffset値(Y)を加算(または、減算)した値を新たな最小値とし、その新たな最小値に前記offset値を加算して求めた閾値を閾値信号として出力するようになっている。
If the minimum value obtained by the minimum
同期分離部160は、前記映像信号と、閾値算出部150が出力した閾値信号とが入力され、入力された映像信号のレベルが、閾値信号が示すレベル以下になった時の信号を同期信号として、同期信号出力端子へ出力するようになっている。
The
上記のように構成された同期分離回路100について、入力される映像信号が標準の映像信号レベルの30%程度の弱電界信号で、かつVサグが発生している場合の動作を説明する。
The operation of the
まず、同期分離回路100では、複合映像信号入力端子から映像信号が入力されるとラインカウンタ110でライン数がカウントされて、その結果が有効画素/VB期間判定部120に出力される。有効画素/VB期間判定部120では、ライン数に基づいて、有効画素期間かVB期間かが判定され、判定結果が最小値検出部130に出力される。最小値検出部130では、有効画素期間には、1Hの検出期間における最小値が検出され、また、VB期間には、0.5Hの検出期間における最小値が検出される。すなわち、有効画素期間には、検出期間に必ず同期パルスが含まれるので、最小値を誤って検出することがない。また、VB期間には0.5Hごとに存在する同期パルスに追従して最小値が検出されるので、Vサグが発生しているような場合にも精度よく最小値の検出が行われる。
First, in the
最小値検出部130によって、最小値が求められると、最小値判定部140で、その最小値が妥当な値かどうかが判定される。判定の結果、前記最小値が妥当な値であれば、閾値算出部150によって、前記最小値に所定のoffset値が加算された閾値が出力される。前記最小値が前記許容レンジ内の値よりも大きな(または、小さな)値の場合には、映像信号のレベルが変動(Vサグが発生)していると判断されて、前記最小値に対して前記第2のoffset値(Y)が加算(または、減算)された値が新たな最小値とされ、新たな最小値に前記offset値が加算された閾値が出力される。閾値が出力されると、同期分離部160によって、入力された映像信号のレベルが前記閾値以下になった時の信号が同期信号として同期信号出力端子に出力される。
When the minimum value is obtained by the minimum
このように、本実施形態によれば、有効画素期間とVB期間とで、最小値の検出期間が切り換えられるので、映像信号が弱電界信号の場合で、かつVサグが発生した場合にも同期信号を精度よく検出して同期分離を行うことが可能となり、これにより同期信号の検出効率を向上することができる。 As described above, according to the present embodiment, the minimum detection period is switched between the effective pixel period and the VB period. Therefore, even when the video signal is a weak electric field signal and a V sag is generated, the synchronization is performed. It becomes possible to detect a signal accurately and perform synchronization separation, thereby improving the detection efficiency of the synchronization signal.
《発明の実施形態2》
実施形態1に係る装置よりもさらに精度よく同期信号を検出できるように構成された回路の例を説明する。
<< Embodiment 2 of the Invention >>
An example of a circuit configured to detect a synchronization signal with higher accuracy than the apparatus according to the first embodiment will be described.
図2は、本発明の実施形態2に係る同期分離回路200の構成を示すブロック図である。なお、以下の説明において前記実施形態1と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
FIG. 2 is a block diagram illustrating a configuration of the
同期分離回路200は、実施形態1の回路において、最小値判定部140に代えて最小値判定部240、閾値算出部150に代えて閾値算出部250を備え、さらにVサグ検出部270を備えて構成されている。
The
最小値判定部240は、最小値判定部140と同様に、入力された最小値信号が示す最小値が妥当な値であるかを判定するようになっている。ただし、最小値判定部240における判定は、入力された傾き値信号(後述)が示す映像信号の傾き値(図3を参照)が所定値以上(または、以下)であった場合に、入力された映像信号にVサグが発生していると判断し、前記許容レンジを広げるようになっている。これにより、急激なVサグ発生時に誤判定するのを抑制できる。
Similar to the minimum
閾値算出部250は、最小値検出部130が求めた最小値が妥当な値であれば、所定のoffset値を前記最小値に加算して求めた閾値を閾値信号として出力する一方、前記最小値が許容レンジ内の値よりも大きな(または小さな)値の場合には、映像信号のレベルが変動(Vサグが発生)していると判断し、前記最小値に対して第2のoffset値(Y)を加算(または、減算)した値を新たな最小値とし、その新たな最小値に前記offset値を加算して求めた閾値を閾値信号として出力するようになっている。ただし、閾値算出部250では、前記offset値は、映像信号の傾き値に応じて変更されるようになっている。
If the minimum value obtained by the minimum
Vサグ検出部270は、入力された映像信号の所定期間毎の傾き値を算出し、その傾き値を示す傾き値信号を出力するようになっている。
The V
このように構成された同期分離回路200に、図3に示すようなVB期間に急激なVサグが発生した映像信号が複合映像信号入力端子から入力された場合の動作を説明する。
A description will be given of an operation when a video signal in which an abrupt V sag is generated in the VB period as shown in FIG. 3 is input from the composite video signal input terminal to the
複合映像信号入力端子から映像信号が入力されると、最小値検出部130では、有効画素期間とVB期間とで、最小値の検出期間が切り換えられて、信号レベルの最小値が検出される。
When the video signal is input from the composite video signal input terminal, the minimum
一方、Vサグ検出部270では、入力された映像信号の所定期間毎の傾きが算出される。算出された傾き値は、傾き値信号として最小値判定部240と閾値算出部250とに出力される。
On the other hand, the V
前記傾き値が所定値以上(または以下)の値であった場合には、最小値判定部240によって、入力された映像信号にVサグが発生していると判断され、前記傾き値に応じて前記許容レンジが広げられる。この広げられた許容レンジに基づいて、最小値判定部240によって、前記最小値が妥当かどうかが判定される。
When the slope value is a value greater than or equal to a predetermined value (or less), the minimum
また、閾値算出部250では、前記傾き値に応じて、前記offset値が調整される。調整されたoffset値は、前記最小値に加算(または減算)されて前記閾値が求められる。閾値が求められると、同期分離部160によって、入力された映像信号のレベルが前記閾値以下になった時の信号が同期信号として同期信号出力端子に出力される。
Further, the threshold
このように、本実施形態においてもやはり、有効画素期間とVB期間とで、最小値の検出期間が切り換えられるので、映像信号が弱電界信号の場合で、かつVサグが発生した場合にも同期信号を精度よく検出して同期分離を行うことが可能となり、これにより同期信号の検出効率を向上することができる。 As described above, also in the present embodiment, since the minimum detection period is switched between the effective pixel period and the VB period, it is synchronized even when the video signal is a weak electric field signal and a V sag is generated. It becomes possible to detect a signal accurately and perform synchronization separation, thereby improving the detection efficiency of the synchronization signal.
しかも、映像信号のレベル変動(信号の傾き値)が所定期間毎に検出されるので、Vサグなどにより映像信号レベルの変動幅が非常に大きな場合でも、検出した傾き値に応じ、閾値が映像信号レベルの変動に対してより早く追従するように調整され、より検出効率の向上が可能になる。 In addition, since fluctuations in the level of the video signal (signal slope value) are detected every predetermined period, even if the fluctuation range of the video signal level is very large due to V sag or the like, the threshold is set according to the detected slope value. Adjustment is made so as to follow the fluctuation of the signal level more quickly, and detection efficiency can be further improved.
本発明にかかる同期分離回路は、映像信号が弱電界信号の場合、かつVサグが発生した場合に同期信号を精度よく検出し、同期信号の検出効率を向上することができるという効果を有し、入力された映像信号から同期信号を検出する同期分離回路等として有用である。 The synchronization separation circuit according to the present invention has an effect that the synchronization signal can be detected accurately when the video signal is a weak electric field signal and a V sag is generated, and the detection efficiency of the synchronization signal can be improved. It is useful as a sync separation circuit for detecting a sync signal from an input video signal.
100 同期分離回路
110 ラインカウンタ
120 有効画素/VB期間判定部
130 最小値検出部
140 最小値判定部
150 閾値算出部
160 同期分離部
200 同期分離回路
240 最小値判定部
250 閾値算出部
270 Vサグ検出部
300 同期分離回路
310 最小値検出部
320 最小値判定部
330 閾値算出部
340 同期分離部
DESCRIPTION OF
Claims (2)
前記映像信号のライン数をカウントするラインカウンタと、
前記ライン数に基づいて、前記映像信号が有効画素期間か垂直ブランキング期間かを判定する期間判定部と、
前記映像信号が有効画素期間か垂直ブランキング期間かに応じて定められた検出期間において、前記映像信号のレベルの最小値を検出する最小値検出部と、
前記最小値検出部が検出した最小値が所定の許容レンジ内の値かどうかを判定する最小値判定回路と、
前記最小値判定回路の判定結果に応じて定められたオフセット値を前記最小値に加減算した閾値を求める閾値算出部と、
前記映像信号のレベルが前記閾値以下になった時の信号を前記同期信号として出力する同期分離部と、
を備えたことを特徴とする同期分離回路。 A synchronization separation circuit for detecting a synchronization signal from a video signal,
A line counter for counting the number of lines of the video signal;
A period determining unit that determines whether the video signal is an effective pixel period or a vertical blanking period based on the number of lines;
A minimum value detecting unit for detecting a minimum value of the level of the video signal in a detection period determined according to whether the video signal is an effective pixel period or a vertical blanking period;
A minimum value determination circuit for determining whether the minimum value detected by the minimum value detection unit is a value within a predetermined allowable range; and
A threshold value calculation unit for obtaining a threshold value obtained by adding or subtracting an offset value determined according to a determination result of the minimum value determination circuit to the minimum value;
A sync separator that outputs a signal when the level of the video signal is equal to or lower than the threshold as the sync signal;
A synchronization separation circuit comprising:
さらに、前記映像信号のレベルの変化率を検出する信号レベル変化率検出部を備え、
前記最小値検出部は、前記信号レベル変化率検出部が検出した変化率が所定の値よりも大きい場合に、前記許容レンジを広げるように構成され、
前記閾値算出部は、前記信号レベル変化率検出部が検出した変化率の大きさに応じて、前記オフセット値を増減させるように構成されていることを特徴とする同期分離回路。
The synchronization separation circuit of claim 1,
Furthermore, a signal level change rate detection unit for detecting a change rate of the level of the video signal,
The minimum value detection unit is configured to widen the allowable range when the change rate detected by the signal level change rate detection unit is larger than a predetermined value,
The synchronization separation circuit, wherein the threshold value calculation unit is configured to increase or decrease the offset value according to the magnitude of the change rate detected by the signal level change rate detection unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135676A JP2006314011A (en) | 2005-05-09 | 2005-05-09 | Synchronous separation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135676A JP2006314011A (en) | 2005-05-09 | 2005-05-09 | Synchronous separation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006314011A true JP2006314011A (en) | 2006-11-16 |
Family
ID=37535323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135676A Pending JP2006314011A (en) | 2005-05-09 | 2005-05-09 | Synchronous separation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006314011A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008312019A (en) * | 2007-06-15 | 2008-12-25 | Oki Electric Ind Co Ltd | Synchronization pulse detection circuit |
-
2005
- 2005-05-09 JP JP2005135676A patent/JP2006314011A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008312019A (en) * | 2007-06-15 | 2008-12-25 | Oki Electric Ind Co Ltd | Synchronization pulse detection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6965414B2 (en) | Apparatus for detecting telecine conversion method of video signal | |
EP0716539B1 (en) | Adaptive synchronizing signal separator | |
WO2003088648A1 (en) | Motion detector, image processing system, motion detecting method, program, and recording medium | |
JP2006314011A (en) | Synchronous separation circuit | |
JPWO2009118977A1 (en) | Video processing device | |
US8237861B2 (en) | Video horizontal synchronizer | |
KR20020005983A (en) | Apparatus and method for three line correlation detection, and apparatus and method for YC separation | |
US7532252B2 (en) | Video mode detection circuit | |
JP2003179777A (en) | Circuit for detecting video signal | |
US20110228165A1 (en) | Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method | |
JP2009253539A (en) | Vertical synchronization controller | |
US20100277647A1 (en) | Noise detection method and image processing method using the noise detection method | |
JP4731204B2 (en) | Sync separator and slice level determination method | |
JPH08221150A (en) | Clock abnormality detecting device | |
JP5237606B2 (en) | Sync separation circuit | |
KR100498433B1 (en) | Horizontal Synchronous Signal Generator and Method Using Digital Circuit | |
US8564722B2 (en) | Horizontal synchronization signal detection system and method | |
KR100866571B1 (en) | Apparatus and method for correcting a synchronous signal | |
JP2009077348A (en) | Clamp circuit | |
JP2000004413A (en) | Identification signal processing unit | |
JP2012065018A (en) | Synchronizing signal detection circuit and method | |
JP2007311985A (en) | Video signal processing circuit and display device | |
JP4758805B2 (en) | Phase difference correction circuit for in-vehicle television system | |
JP2009177604A (en) | Synchronization signal detection circuit, image detection circuit, synchronization signal detection method and program | |
JP2009094924A (en) | Color killer circuit |