JP2006310908A

JP2006310908A - A/d converter

Info

Publication number: JP2006310908A
Application number: JP2005127349A
Authority: JP
Inventors: Masato Tokuyama; 昌人徳山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-04-26
Filing date: 2005-04-26
Publication date: 2006-11-09
Anticipated expiration: 2025-04-26
Also published as: JP4667947B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an A/D converter capable of generating a sawtooth wave with high accuracy. <P>SOLUTION: The A/D converter includes: a sawtooth wave generation circuit 2 for generating a sawtooth wave; an analog comparator 3 for comparing two reference voltages with the sawtooth wave outputted from the sawtooth wave generating circuit 2; a counter 5 for sampling output data from the analog comparator 3 to measure a voltage difference between the two reference voltages as a time difference; an integration circuit 11 for latching the count and applying integration arithmetic operation to the latched count; a PWM signal generation circuit 13 for generating a PWM signal from the integration value; and a feedback means 18 for smoothing the produced PWM signal and using it for feedback to a gate voltage, uses a polyphase clock to carry out serial parallel conversion when sampling output data from the analog comparator 3, summates parallel data by the counter, and parallel serial conversion is carried out by using the polyphase clock in the production of the PWM signal by the PWM signal generation circuit 13. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、アナログ信号をデジタルデータに変換するＡＤ変換装置に関する。 The present invention relates to an AD converter that converts an analog signal into digital data.

特許文献１には、アナログ信号をデジタルデータに変換するＡＤ変換装置が開示されている。かかるＡＤ変換装置において、時間計測によってＡＤ変換を行う時間積分型のものでは、クロック周波数に対してＡＤ変換の変換レートや分解能が比例するため、分解能の低いものが一般的である。 Patent Document 1 discloses an AD conversion apparatus that converts an analog signal into digital data. In such an AD conversion apparatus, a time integration type that performs AD conversion by time measurement is generally low in resolution because the conversion rate and resolution of AD conversion are proportional to the clock frequency.

一方、光ディスク装置においてトラッキングやフォーカスなどのサーボ信号を扱う場合、ピックアップでは８チャンネル程度の信号があり、それをアナログ処理した後にＡＤ変換を行い、デジタル的に演算を行い各サーボへ帰還を掛けている。またレーザーダイオードの発光量の検知と書込み可能メディアへの書込み時の最適パワーのコントロールなどでも、それぞれＡＤ変換を行う必要がある。このように光ディスク装置においてはＡＤ変換を多数必要としており、チャンネル毎にＡＤ変換装置を持つと回路面積が大きくなるという問題があった。かかる問題を解決すべく、特許文献２に記載の従来技術では、周波数を複数に分割してＡＤ変換を行なっている。 On the other hand, when handling servo signals such as tracking and focus in the optical disk device, there are about 8 channels in the pickup, and after analog processing it, AD conversion is performed, and digital calculation is performed and feedback is applied to each servo. Yes. Also, it is necessary to perform AD conversion for detecting the amount of light emitted from the laser diode and controlling the optimum power when writing to a writable medium. As described above, the optical disk apparatus requires a large number of AD conversions, and there is a problem that the circuit area becomes large if an AD conversion apparatus is provided for each channel. In order to solve this problem, in the conventional technique described in Patent Document 2, AD conversion is performed by dividing the frequency into a plurality of frequencies.

特許第３４３１７６０号公報Japanese Patent No. 3431760 特公昭６１−４５４１３号公報Japanese Examined Patent Publication No. 61-45413

しかし、上述の特許文献２に記載の従来技術では、サーボ信号の周波数帯域を広くするとＡＤ変換の変換周波数が高くなり、時分割の分割数を少なくするなどの手段をとる必要があり、精度の高い鋸歯状波を生成することができ難いという問題があった。 However, in the prior art described in Patent Document 2 described above, if the frequency band of the servo signal is widened, the conversion frequency of AD conversion increases, and it is necessary to take measures such as reducing the number of time divisions. There was a problem that it was difficult to generate a high sawtooth wave.

本発明は、精度の高い鋸歯状波を生成することができるＡＤ変換装置を得ることを目的とする。 It is an object of the present invention to obtain an AD conversion apparatus that can generate a sawtooth wave with high accuracy.

前記課題を解決するために、請求項１に記載された発明は、鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較するアナログ比較器と、アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測するカウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段とを備え、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行っており、カウンタにおいてパラレルデータを加算し、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行っていることを特徴とする。 In order to solve the above-described problem, the invention described in claim 1 includes a sawtooth wave generation circuit that generates a sawtooth wave, two reference voltages, and a sawtooth wave output from the sawtooth wave generation circuit. An analog comparator to be compared, a counter that samples output data from the analog comparator and measures a voltage difference between two reference voltages as a time difference, an integration circuit that latches the counter value and performs an integral operation, and PWM from the integral value A PWM signal generation circuit for generating a signal; and feedback means for smoothing the generated PWM signal and applying feedback to the gate voltage. The sawtooth wave generation circuit includes a current charging means controlled by the gate voltage and a current discharge. A multi-phase clock is used for sampling the output data from the analog comparator, and the counter performs parallel conversion. Data adds, characterized in that it performs parallel-serial conversion by using the multi-phase clock in the generation of the PWM signal in the PWM signal generating circuit.

請求項２に記載された発明は、鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較する第１アナログ比較器と、第１アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測する第１カウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段と、入力信号と鋸歯状波生成回路から出力される鋸歯状波とを比較する第２アナログ比較器と、第２アナログ比較器からの出力データをサンプリングして第１カウンタとの時間差を計測する第２カウンタを有し、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、第１アナログ比較器及び第２アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行い、第１カウンタ及び第２カウンタにおいてパラレルデータの加算を行い、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行うことを特徴とする。 According to a second aspect of the present invention, there is provided a sawtooth wave generation circuit that generates a sawtooth wave, a first analog comparator that compares two reference voltages and a sawtooth wave output from the sawtooth wave generation circuit; A first counter that samples output data from the first analog comparator and measures a voltage difference between two reference voltages as a time difference, an integration circuit that latches the counter value and performs an integral operation, and a PWM signal from the integration value PWM signal generation circuit for generating, feedback means for smoothing the generated PWM signal and applying feedback to the gate voltage, and a second analog comparator for comparing the input signal and the sawtooth wave output from the sawtooth wave generation circuit And a second counter that samples the output data from the second analog comparator and measures a time difference from the first counter, and the sawtooth wave generation circuit is a current controlled by the gate voltage. And charging means and current discharging means, and when sampling output data from the first analog comparator and the second analog comparator, serial-parallel conversion is performed using a multi-phase clock, and the first counter and the second counter Parallel data is added in a counter, and parallel-serial conversion is performed using a multiphase clock in generating a PWM signal in a PWM signal generation circuit.

請求項３に記載された発明は、請求項１又は２に記載された発明において、二つの基準電圧とアナログ比較器との間には基準電圧の入力を切り替えるアナログスイッチが設けてあり、二つの基準電圧のうち電圧が低い側の基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較し、アナログ比較器から出力される電圧の二値化信号が反転したのを受けて、アナログスイッチを電圧が高い側の基準電圧に切り替えることを特徴とする
。 The invention described in claim 3 is the invention described in claim 1 or 2, wherein an analog switch for switching the input of the reference voltage is provided between the two reference voltages and the analog comparator. Compared to the reference voltage on the lower side of the reference voltage and the sawtooth wave output from the sawtooth wave generation circuit, the binarization signal of the voltage output from the analog comparator is inverted, The analog switch is switched to a reference voltage having a higher voltage.

請求項４に記載された発明は、請求項１〜３の何れか一項に記載の発明において、ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号の振幅を切替える振幅切替手段を備えたことを特徴とする。 According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, the PWM signal generation circuit switches the amplitude of the PWM signal based on the integration value calculated in the integration circuit. A switching means is provided.

請求項５記載された発明は、請求項１〜３の何れか一項に記載の発明において、ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号のＨｉｇｈレベル電圧及びＬｏｗレベル電圧を切替える電圧切替手段を備えたことを特徴とする。 According to a fifth aspect of the present invention, in the invention according to any one of the first to third aspects, the PWM signal generation circuit includes a high level voltage and a low level of the PWM signal based on the integration value calculated in the integration circuit. Voltage switching means for switching the level voltage is provided.

本発明によれば、アナログ比較器から出力されるデータをサンプリングする際には多相クロックを用いてシリアルパラレル変換しているので、データを高速でサンプリングでき、２つの基準電圧の電圧差に基づく時間差から鋸歯状波の傾き等のデータを詳細に取り込むことができる。また、ＰＷＭ信号の生成時においても多相クロックを用いてパラレルシリアル変換しているので、積分値を基にしてＰＷＭ信号のデューティ比を調整してゲート電圧をコントロールできる。よって、精度の高い鋸歯状波を生成できるＡＤ変換装置を得ることができる。 According to the present invention, when data output from an analog comparator is sampled, serial-parallel conversion is performed using a multiphase clock, so that data can be sampled at high speed and based on a voltage difference between two reference voltages. Data such as the slope of the sawtooth wave can be captured in detail from the time difference. In addition, since parallel-serial conversion is performed using a multiphase clock when generating a PWM signal, the gate voltage can be controlled by adjusting the duty ratio of the PWM signal based on the integral value. Therefore, it is possible to obtain an AD conversion device that can generate a sawtooth wave with high accuracy.

以下に、添付図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明の第１実施の形態に係るＡＤ変換装置に係る鋸歯状波生成回路を示す構成図、図２は２値化後の基準電圧を多相クロックによって高速サンプリング動作を示す波形図、図３は図１に示す鋸歯状波の生成回路の動作例を示す波形図、図４は図１に示すＰＷＭ生成回路の動作例を示す波形図、図５は微調整後の鋸歯状波を示す波形図である。 Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a configuration diagram showing a sawtooth wave generation circuit according to an AD converter according to a first embodiment of the present invention, and FIG. 2 is a waveform diagram showing a high-speed sampling operation using a multiphase clock for a reference voltage after binarization. 3 is a waveform diagram showing an operation example of the sawtooth wave generation circuit shown in FIG. 1, FIG. 4 is a waveform diagram showing an operation example of the PWM generation circuit shown in FIG. 1, and FIG. 5 is a sawtooth wave after fine adjustment. FIG.

第１実施の形態に係る鋸歯状波生成回路２は、鋸歯状波生成回路２から出力される鋸歯状波と２つの基準電圧（高電位側のＶＲＴ電圧及び低電位側のＶＲＢ電圧）とを比較するアナログ比較器（ＣＭＰ）３と、アナログ比較器３から出力される比較データをサンプリングする高速サンプリング回路４と、サンプリングした２つの基準電圧の電圧差を時間差として計測するカウンタ５と、ＶＲＴ電圧とＶＲＢ電圧のカウント値をそれぞれラッチするラッチ回路（ＶＲＴreg、ＶＲＢreg）７と、ラッチしたデータの差分（ＶＲＴreg−ＶＲＢreg）を演算する差分回路９と、ラッチしたデータの差分に対して積分演算を行なう積分回路１１と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路１３と、生成したＰＷＭ信号を平滑化するＬＰＦ（ローパスフィルター）回路１５と、演算増幅器であるオペアンプ１７と、平滑化したＰＷＭ信号をゲート電圧に帰還させる帰還手段１８とを備えている。 The sawtooth wave generation circuit 2 according to the first embodiment generates a sawtooth wave output from the sawtooth wave generation circuit 2 and two reference voltages (a high-potential-side VRT voltage and a low-potential-side VRB voltage). An analog comparator (CMP) 3 for comparison, a high-speed sampling circuit 4 for sampling comparison data output from the analog comparator 3, a counter 5 for measuring a voltage difference between two sampled reference voltages as a time difference, and a VRT voltage And a VRB voltage count value latch circuit (VRTreg, VRBreg) 7, a latched data difference (VRTreg−VRBreg) difference circuit 9, and an integral operation on the latched data difference. An integration circuit 11, a PWM signal generation circuit 13 for generating a PWM signal from the integration value, and an LPF (low level) for smoothing the generated PWM signal. A scan filter) circuit 15, and a operational amplifier 17 is an operational amplifier, and a feedback means 18 for feeding back the PWM signal smoothing on the gate voltage.

図２に示すように、アナログ比較器３で二値化した後のＶＲＴ電圧及びＶＲＢ電圧の各データは多相クロックを用いてサンプリングしている。本実施例では１６相（ＰＨ０〜ＰＨ１５）の多相クロックを使用し、基準ＣＬＫ毎にカウントするデータが上位ビット、基準ＣＬＫ内の１６相のクロックによってカウントされるデータを下位ビットとする。時間差として計測されるカウント値は上位ビットと下位ビットを繋げたものとなる。 As shown in FIG. 2, each data of the VRT voltage and the VRB voltage after binarization by the analog comparator 3 is sampled using a multiphase clock. In this embodiment, a 16-phase (PH0 to PH15) multiphase clock is used, and the data counted for each reference CLK is the upper bit, and the data counted by the 16-phase clock in the reference CLK is the lower bit. The count value measured as the time difference is obtained by connecting the upper bits and the lower bits.

次に、本実施の形態に係る鋸歯状波生成回路の作用及び効果を説明する。まず、ＶＲＴ電圧及びＶＲＢ電圧の処理動作について説明する。ＶＲＴ電圧とＶＲＢ電圧のカウント値はそれぞれラッチ回路７にラッチされる。ラッチされたデータは差分回路９においてそれぞれの電圧におけるカウンタ値の差分が取られる。本実施例では帰還ループが安定状態にあるとき、差分が１０００ｈになるように帰還がかけられる。積分回路１１では１０００ｈからのズレを誤差として扱い、ループゲインを掛けた誤差に対して積分を行う。 Next, the operation and effect of the sawtooth wave generation circuit according to this embodiment will be described. First, the processing operation of the VRT voltage and the VRB voltage will be described. The count values of the VRT voltage and the VRB voltage are latched in the latch circuit 7 respectively. For the latched data, the difference circuit 9 takes the difference of the counter value at each voltage. In this embodiment, when the feedback loop is in a stable state, feedback is applied so that the difference is 1000 h. The integration circuit 11 treats the deviation from 1000h as an error, and integrates the error multiplied by the loop gain.

本実施例ではループゲインは１／４を想定しており、誤差４に対して１を積分するので、積分カウンタは０５０２ｈから０５０３ｈへと増加している。ＰＷＭ信号生成回路１３では積分カウンタの値をロードし、ＰＷＭカウンタでダウンカウントする。 In this embodiment, the loop gain is assumed to be 1/4, and 1 is integrated with respect to the error 4. Therefore, the integration counter is increased from 0502h to 0503h. The PWM signal generation circuit 13 loads the value of the integration counter and counts down by the PWM counter.

次にＰＷＭ生成回路１３における動作を説明する。カウンタは上位１２ビットと下位４ビットに分かれており、基準クロックによって上位ビットをダウンカウントする。下位ビットは基準ＣＬＫ内の１６相のクロック単位でタイミングの調整を行う。ＰＷＭ生成回路１３で生成されたＰＷＭ信号はＬＰＦ（ローパスフィルター）１５で平滑化され、平滑化されたＰＷＭ信号はトランジスタのゲートへと進む。トランジスタがＣＭＯＳのＰｃｈトランジスタの場合、ゲート電圧が高い時はＶＧＳ（ゲート-ソース間電圧）が小さいため電流値は小さく、ゲート電圧が低い時はＶＧＳが大きいため電流値は大きくなる。電流は容量Ｃによって充電され、容量Ｃの電圧は時間に比例して上昇する。 Next, the operation in the PWM generation circuit 13 will be described. The counter is divided into upper 12 bits and lower 4 bits, and the upper bits are down-counted by the reference clock. The lower bits adjust timing in units of 16-phase clocks within the reference CLK. The PWM signal generated by the PWM generation circuit 13 is smoothed by an LPF (low-pass filter) 15 and the smoothed PWM signal advances to the gate of the transistor. When the transistor is a CMOS Pch transistor, VGS (gate-source voltage) is small when the gate voltage is high, and the current value is small, and when VGS is low, the current value is large because VGS is large. The current is charged by the capacitor C, and the voltage of the capacitor C increases in proportion to time.

図５に示すように、鋸歯状波とＶＲＴ電圧の比較結果が反転したことを受けて、ＶＲＴＣＭＰ信号がＨになると、充電を中止し容量Ｃの電荷を放電する。放電される容量Ｃの電圧は下降し、鋸歯状波の基準電圧ＶＲＢ−αに収束する。基準電圧をＶＲＢではなくＶＲＢ−αにしているのは、充電が開始された時に容量Ｃの電圧上昇の傾きが安定するまで助走区間を設けるためである。 As shown in FIG. 5, when the comparison result of the sawtooth wave and the VRT voltage is inverted, when the VRTCMP signal becomes H, the charging is stopped and the charge of the capacitor C is discharged. The discharged voltage of the capacitor C drops and converges to the sawtooth reference voltage VRB-α. The reason why the reference voltage is set to VRB-α instead of VRB is to provide a running section until the slope of the voltage rise of the capacitor C is stabilized when charging is started.

本実施の形態では、アナログ比較器３から出力されるデータをサンプリングする際には多相クロックを用いてシリアルデータをパラレルデータに変換しているので、データを高速でサンプリングでき、２つの基準電圧の電圧差に基づく時間差から鋸歯状波の傾き等のデータを詳細に取り込むことができる。また、ＰＷＭ信号の生成時においても多相クロックを用いてパラレルデータをシリアルデータに変換しているので、積分値を基にしてＰＷＭ信号のデューティ比を調整してゲート電圧をコントロールできる。よって、精度の高い鋸歯状波を生成することができる。 In this embodiment, when sampling the data output from the analog comparator 3, the serial data is converted into parallel data using a multiphase clock, so that the data can be sampled at high speed and two reference voltages can be obtained. It is possible to capture in detail data such as the slope of the sawtooth wave from the time difference based on the voltage difference. In addition, since parallel data is converted into serial data using a multiphase clock when generating a PWM signal, the gate voltage can be controlled by adjusting the duty ratio of the PWM signal based on the integral value. Therefore, a highly accurate sawtooth wave can be generated.

次に、他の実施の形態を説明するが、以下の説明において、上述した第１実施の形態と同一の作用効果を奏する部分には同一の符号を付することにより、その部分の詳細な説明を省略し、以下の説明では上述の第１実施の形態と異なる点を主に説明する。図６及び図７を用いて第２実施の形態について説明する。第２実施の形態では、第１実施の形態に係る鋸歯状波生成回路２に加えて、入力信号と鋸歯状波とを比較する第２アナログ比較器２３と、第２高速サンプリング回路２４と、第２カウンタ２５と、第２ラッチ回路２７と、第２差分回路２９とを持ち、入力信号及び鋸歯状波を二値化した後、多相クロックで高速サンプリングし、ＡＤＣカウンタ２５においてＶＲＴ電圧やＶＲＢ電圧と同様に二値化信号が反転するまでカウントする。 Next, other embodiments will be described. In the following description, parts having the same functions and effects as those of the first embodiment described above are denoted by the same reference numerals, and detailed description of the parts is given. In the following description, differences from the first embodiment will be mainly described. A second embodiment will be described with reference to FIGS. 6 and 7. In the second embodiment, in addition to the sawtooth wave generation circuit 2 according to the first embodiment, a second analog comparator 23 that compares an input signal and a sawtooth wave, a second high-speed sampling circuit 24, It has a second counter 25, a second latch circuit 27, and a second difference circuit 29. After binarizing the input signal and the sawtooth wave, it performs high-speed sampling with a multiphase clock, and the ADC counter 25 Similar to the VRB voltage, counting is continued until the binarized signal is inverted.

ＡＤＣカウンタ値はラッチ回路（ＡＤＣreg）２７でラッチされ、差分回路２９においてＡＤＣカウンタ値とＶＲＢカウンタ値（ＡＤＣreg−ＶＲＢreg）の差分を取る。この差分した値が入力信号に対してＡＤ変換を行った出力信号となる。 The ADC counter value is latched by the latch circuit (ADCreg) 27, and the difference circuit 29 takes the difference between the ADC counter value and the VRB counter value (ADCreg−VRBreg). The difference value becomes an output signal obtained by performing AD conversion on the input signal.

このように、本実施の形態では、入力信号及び鋸歯状波を二値化した信号について多相クロックを用いて高速でサンプリングすることで、入力信号の電圧を時間軸に詳細に変換でき、精度の高いＡＤ変換値を得ることができる。また、同様の回路を複数持つことで容易に多チャンネル化を図ることができる。 As described above, in this embodiment, the input signal voltage and the signal obtained by binarizing the sawtooth wave can be sampled at high speed using a multiphase clock, whereby the voltage of the input signal can be converted in detail on the time axis, and the accuracy A high AD conversion value can be obtained. In addition, it is possible to easily increase the number of channels by having a plurality of similar circuits.

次に図８及び図９を用いて第３実施の形態について説明する。上述の第１実施の形態及び第２実施の形態では、ＶＲＴ電圧及びＶＲＢ電圧と鋸歯状波とを比較するアナログ比較器３と高速サンプリング回路４はそれぞれ別々に持っていたが、本実施の形態ではアナログ比較器３の前にＶＲＴ電圧とＶＲＢ電圧とを切り替えるアナログスイッチ３１を挿入し、所定のタイミングで切り替えることにより、時分割で回路を共有する。 Next, a third embodiment will be described with reference to FIGS. In the first and second embodiments described above, the analog comparator 3 and the high-speed sampling circuit 4 for comparing the VRT voltage and the VRB voltage with the sawtooth wave are separately provided. Then, an analog switch 31 for switching between the VRT voltage and the VRB voltage is inserted in front of the analog comparator 3, and the circuits are shared in a time division manner by switching at a predetermined timing.

図９に示すように、二値化後のＶＲＴ電圧及びＶＲＢ電圧は一つの信号となるので１基準ＣＬＫサイクルのなかで２回、「Ｈ」レベルになる。また、ＶＲＴ電圧とＶＲＢ電圧の切替えは制御信号であるＶＲＢＣＭＰ信号により行う。ＶＲＢＣＭＰ信号はＶＲＢ電圧の二値化信号が反転したのを受けて「Ｈ」レベルになり、ＶＲＴ電圧の二値化信号が反転したのを受けて「Ｌ」レベルになる信号であり、アナログスイッチ３１は「Ｌ」レベルの時にＶＲＢ電圧に切替わり、「Ｈ」レベルの時にＶＲＴ電圧に切替わる。 As shown in FIG. 9, the binarized VRT voltage and VRB voltage become one signal, and therefore become “H” level twice in one reference CLK cycle. The VRT voltage and the VRB voltage are switched by a VRBCMP signal that is a control signal. The VRBCMP signal is a signal that becomes “H” level when the binary signal of the VRB voltage is inverted, and becomes “L” level when the binary signal of the VRT voltage is inverted. 31 switches to the VRB voltage when it is at “L” level, and switches to the VRT voltage when it is at “H” level.

本実施の形態では、ＶＲＴ電圧およびＶＲＴ電圧と鋸歯状波とを比較するアナログ比較器３を共用しているので、アナログ比較器３における入力オフセットを回避することができ、より精度高く所定の鋸歯状波を生成することができる。また、その結果として基板面積の縮小化を図ることができる。 In the present embodiment, since the analog comparator 3 that compares the VRT voltage and the VRT voltage with the sawtooth wave is shared, an input offset in the analog comparator 3 can be avoided, and a predetermined sawtooth with higher accuracy can be avoided. A wave can be generated. As a result, the substrate area can be reduced.

次に図１１を用いて第４実施の形態について説明する。第４実施の形態では、ＰＷＭ信号生成回路１３とＬＰＦ回路１５との間に振幅切替手段としてのバッファ３３を挿入すると共に、積分回路１１から生成される積分カウンタ値に閾値を設けて切替信号を生成する。積分カウンタによる切替信号により抵抗値を切替え、バッファ３３のＬレベル電圧をコントロールすることにより、ＰＷＭ信号の振幅を切り替える。 Next, a fourth embodiment will be described with reference to FIG. In the fourth embodiment, a buffer 33 as an amplitude switching unit is inserted between the PWM signal generation circuit 13 and the LPF circuit 15, and a threshold value is provided for the integration counter value generated from the integration circuit 11, and the switching signal is transmitted. Generate. The resistance value is switched by a switching signal from the integration counter, and the amplitude of the PWM signal is switched by controlling the L level voltage of the buffer 33.

このように、ＰＷＭ信号の振幅を切り替えることで、平滑化した後のＰＷＭ成分の残留成分を少なくすることができ、また平滑化した後の電圧の分解能が上がるため、より正確に電流値の微調整することができ、鋸歯状波を精度良く生成することができる。 In this way, by switching the amplitude of the PWM signal, the residual component of the PWM component after smoothing can be reduced, and the resolution of the voltage after smoothing increases, so that the current value can be more accurately reduced. The sawtooth wave can be generated with high accuracy.

次に図１２を用いて第５実施の形態について説明する。第５実施の形態ではＰＷＭ信号生成回路１３とＬＰＦ回路１５との間に電圧切替手段としてのバッファ３５を挿入すると共に積分回路１１において積分カウンタ値に閾値を設けて切替信号を生成している。第５実施の形態では、積分カウンタによる切替信号により電源側の抵抗値とＧＮＤ側の抵抗値を同時に切替え、バッファ３５のＨレベル電圧とＬレベル電圧を同時に切り替えることにより、ＰＷＭ信号の電圧レベルを切り替えている。 Next, a fifth embodiment will be described with reference to FIG. In the fifth embodiment, a buffer 35 as voltage switching means is inserted between the PWM signal generation circuit 13 and the LPF circuit 15 and a switching signal is generated by providing a threshold value for the integration counter value in the integration circuit 11. In the fifth embodiment, the voltage value of the PWM signal is changed by simultaneously switching the resistance value on the power supply side and the resistance value on the GND side by the switching signal by the integration counter, and simultaneously switching the H level voltage and the L level voltage of the buffer 35. Switching.

第５実施の形態によれば、バッファ３３のＨレベル電圧とＬレベル電圧を同時に切り替えてＰＷＭ信号の電圧レベルを切り替えることで、平滑化した後の電圧の分解能が上がり、より正確に電流値の微調整することができ、鋸歯状波を精度良く生成することができる。 According to the fifth embodiment, by simultaneously switching the H level voltage and the L level voltage of the buffer 33 and switching the voltage level of the PWM signal, the resolution of the voltage after smoothing is improved, and the current value is more accurately determined. Fine adjustment can be made, and a sawtooth wave can be generated with high accuracy.

なお、本発明は上述した実施の形態に限定されず、その要旨を逸脱しない範囲で種々の変形が可能である。図１０に示す変形例では、ＡＤ変換のチャンネル数を増やした実施例を示しており、ここではチャンネル数を４つ（３６〜３９）設けているがその数は限定されない。各入力信号（１〜４）はそれぞれ鋸歯状波生成回路２からＶＲＢカウンタ値を受け取り、それぞれのＡＤＣカウンタ値と差分を取ることでＡＤ変換を行っている。 The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. The modification shown in FIG. 10 shows an embodiment in which the number of channels for AD conversion is increased. Here, four channels (36 to 39) are provided, but the number is not limited. Each input signal (1 to 4) receives a VRB counter value from the sawtooth wave generation circuit 2, and performs AD conversion by taking a difference from each ADC counter value.

本発明の第１実施の形態に係る鋸歯状波生成回路を示す構成図である。It is a block diagram which shows the sawtooth wave generation circuit which concerns on 1st Embodiment of this invention. ２値化後の基準電圧を多相クロックによって高速サンプリング動作を示す波形図である。It is a wave form diagram which shows high-speed sampling operation | movement with the reference voltage after binarization by a multiphase clock. 図１に示す鋸歯状波の生成回路の動作例を示す波形図である。It is a wave form diagram which shows the operation example of the generation circuit of the sawtooth wave shown in FIG. 図１に示すＰＷＭ生成回路の動作例を示す波形図である。It is a wave form diagram which shows the operation example of the PWM generation circuit shown in FIG. 微調整後の鋸歯状波を示す波形図である。It is a wave form diagram which shows the sawtooth wave after fine adjustment. 本発明の第２実施の形態に係るＡＤ変換装置の構成図である。It is a block diagram of the AD converter device which concerns on 2nd Embodiment of this invention. 図６に示す鋸歯状波の生成回路の動作例を示す波形図である。FIG. 7 is a waveform diagram showing an operation example of the sawtooth wave generation circuit shown in FIG. 6. 本発明の第３実施の形態に係るＡＤ変換装置の構成図である。It is a block diagram of the AD converter device which concerns on 3rd Embodiment of this invention. 図８に示す鋸歯状波の生成回路の動作例を示す波形図である。FIG. 9 is a waveform diagram showing an operation example of the sawtooth wave generation circuit shown in FIG. 8. 第３実施の形態の変形例に係るＡＤ変換装置の構成図である。It is a block diagram of the AD converter device which concerns on the modification of 3rd Embodiment. ＰＷＭ信号の振幅切替を示す構成図である。It is a block diagram which shows the amplitude switching of a PWM signal. ＰＷＭ信号の中心電圧の切替を示す構成図である。It is a block diagram which shows switching of the center voltage of a PWM signal.

Explanation of symbols

１ＡＤ変換装置
２鋸歯状生成回路
３アナログ比較器
５カウンタ
１１積分回路
１３ＰＷＭ信号生成回路
１８帰還手段
３１アナログスイッチ
３３振幅切替手段
３５電圧切替手段
DESCRIPTION OF SYMBOLS 1 AD converter 2 Sawtooth generation circuit 3 Analog comparator 5 Counter 11 Integration circuit 13 PWM signal generation circuit 18 Feedback means 31 Analog switch 33 Amplitude switching means 35 Voltage switching means

Claims

A sawtooth wave generating circuit that generates a sawtooth wave, an analog comparator that compares two reference voltages and a sawtooth wave output from the sawtooth wave generating circuit, and sampling output data from the analog comparator A counter that measures the voltage difference between two reference voltages as a time difference, an integration circuit that latches and integrates the counter value, a PWM signal generation circuit that generates a PWM signal from the integration value, and smooths the generated PWM signal A sawtooth wave generating circuit having a current charging means and a current discharging means controlled by the gate voltage, and when sampling output data from the analog comparator Serial-parallel conversion is performed using a multi-phase clock, the parallel data is added in the counter, and the PWM signal in the PWM signal generation circuit AD conversion apparatus characterized by being performed parallel serial conversion by using the multiphase clock at generation.

A sawtooth wave generating circuit for generating a sawtooth wave, a first analog comparator for comparing two reference voltages and a sawtooth wave output from the sawtooth wave generating circuit, and output data from the first analog comparator A first counter that measures a voltage difference between two reference voltages as a time difference, an integration circuit that latches the counter value and performs an integration operation, and a PWM signal generation circuit that generates a PWM signal from the integration value Feedback means for smoothing the PWM signal and applying feedback to the gate voltage, a second analog comparator for comparing the input signal and the sawtooth wave output from the sawtooth wave generation circuit, and an output from the second analog comparator A sawtooth wave generating circuit having a second counter that samples data and measures a time difference with the first counter, and a sawtooth wave generation circuit controlled by a gate voltage. When the output data from the first analog comparator and the second analog comparator is sampled, serial-parallel conversion is performed using a multiphase clock, and parallel data is added in the first counter and the second counter. An AD converter that performs parallel-serial conversion using a multiphase clock in generating a PWM signal in a PWM signal generation circuit.

An analog switch that switches the input of the reference voltage is provided between the two reference voltages and the analog comparator, and the reference voltage on the lower side of the two reference voltages and the sawtooth output from the sawtooth wave generation circuit The analog switch is switched to a reference voltage on the higher voltage side in response to the inversion of the voltage binarization signal output from the analog comparator. The AD converter described in 2.

The AD converter according to any one of claims 1 to 3, wherein the PWM signal generation circuit includes amplitude switching means for switching the amplitude of the PWM signal based on the integration value calculated in the integration circuit. .

The PWM signal generation circuit includes voltage switching means for switching between a high level voltage and a low level voltage of the PWM signal based on the integration value calculated in the integration circuit. The AD converter described in 2.